KR100206725B1 - 전력소모를 저감하기 위한 디지탈 지연 동기회로 - Google Patents

Abstract

개시된 반도체 메모리 장치의 디지탈 지연 동기 회로는 위상지연 검출기를 중심으로 대칭적으로 설치된 제1,2동기지연라인의 단위 지연기들을 논리 게이트와 상기 논리 게이트의 출력에 연결된 인버터로 동일하게 구성하고 상기 논리 게이트의 일측입력에는 전단의 단위 지연기의 출력을 연결하고 타측입력에는 상기 전단의 단위 지연기의 전단에 위치한 단위 지연기에 대응연결된 위상지연 검출기의 캐리 출력을 연결하여, 제1클럭에 위상동기된 내부 클럭이 출력된 경우에 상기 캐리출력에 의해 그 후단에 위치한 상기 단위지연기들의 지연동작을 차단시킴에 의해 차단된 상기 단위 지연기에 연결된 상기 위상지연검출기의 동작을 금지시켜 불필요한 전력의 소비를 방지한다.

Description

전력소모를 저감하기 위한 디지탈 지연 동기회로

본 발명은 외부로부터 공급되는 시스템 클럭에 응답하여 구동되는 동기형 반도체 메모리 장치에 관한 것으로, 특히 동기형 반도체 메모리 장치의 전력소모를 줄일 수 있는 디지탈 지연 동기회로(Digital Locked Loop)에 관한 것이다.

통상적으로, 동기 반도체 메모리 장치는 고속의 동작을 수행하기 위해 외부로부터 공급되는 시스템 클럭 CLK을 수신하여 칩 내부에서 필요로 하는 클럭 PCLK_M을 생성하는 버퍼를 채용하고 있다. 이러한 버퍼의 채용에 의해, 상기 버퍼의 출력을 수신하게 되는 칩내의 각 디바이스는 결국 상기 시스템 클럭에 맞추어 동작되는 양상이다. 그러나, 상기와 같은 버퍼는 단순히 외부로부터 공급되는 시스템 클럭 CLK를 지연하여 칩의 내부에서 필요로 하는 클럭 PCLK_M을 발생하는 것이므로, 외부 시스템 클럭 CLK과 상기 클럭 PCLK_M간의 위상차가 필연적으로 발생된다. 이러한 위상차로 인하여, 외부 시스템 클럭 CLK의 인가시 칩 내부의 동작은 항상 상기 위상차 만큼 늦게 동작하게 된다. 따라서, 외부로부터 공급되는 시스템 클럭 CLK과 동일한 위상을 가지기 위한 클럭 PCLK, 즉 외부로부터 공급되는 시스템 클럭 CLK에 완전히 동기되어 상기 시스템 클럭 CLK와 위상차가 0인 클럭 PCLK을 생성하기 위한 연구가 본 분야에서 꾸준히 진행되어 왔다.

상기한 위상지연을 없애기 위한 종래의 초기 방법들로서는 위상 동기 루프(Phase locked loop:PLL)와 지연 동기 루프(Delay locked loop:DLL)등을 사용하여 외부 시스템 클럭 CLK과 내부 클럭 PCLK간의 스큐(Skew)를 최소화 하는 방법이 개시되어 있다. 그러나, 상기와 같은 PLL, DLL등을 이용하는 초기기술의 클럭 동기 방법은 록킹타임(위상일치에 걸리는 시간)이 길어 고속의 SDRAM에 적합치 않고, 디바이스가 동작하지 않는 스텐-바이(stand-by)시 스텐-바이 전류를 증가시키는 단점이 있었다. 또한, 특정 주파수에서는 PLL이나 DLL을 사용하지 않을 경우보다 더 느린 내부 클럭 PCLK이 발생될 수 있는 단점이 존재해 왔다.

그러한 클럭 동기에 대한 꾸준한 연구의 결과로서, 도 1과 같이, 최근에 외부로부터 공급되는 시스템 클럭에 보다 정확히 동기하여 내부 클럭을 발생시키도록 구성된 동기 지연라인(Synchrous Delay Line: SDL)을 이용한 디지탈 지연 동기회로가 마침내 본 분야에서 개시되었다.

상기 도 1은 일반적인 동기 지연라인을 이용한 디지탈 지연 동기회로의 블록도이다. 도면중, 참조부호 BDC는 외부 시스템 클럭 CLK을 소정 지연하여 제1클럭 PCLK_M으로서 버퍼링 출력하는 지연버퍼이다. 상기 지연버퍼 BDC로부터 출력되는 제1클럭 PCLK_M은 메인 지연기 MDC의 입력노드와 다수의 위상 지연검출기 DDC1∼DDCn의 입력노드 및 제2동기지연라인의 입력노드에 접속된다. 상기 메인 지연기 MDC의 출력노드에는 동일한 지연 길이를 갖는 다수의 단위 지연기들 FUD1∼FUDn들이 제1동기지연라인으로서 직렬 접속되며, 상기 제1동기지연라인내의 다수의 단위 지연기들 FUD1∼FUDn들은 입력되는 제2클럭 D1를 각각 지연한 클럭들 D2∼Dn들을 각각 출력한다. 그리고, 상기 제2동기지연라인은 상기 단위 지연기 FUDi(여기서 i는 자연수)들과 각각 동일한 지연 길이를 갖는 다수의 단위 지연기들 BUD1∼BUDn들이 직렬 접속되어 구성된다. 이때, 상기 제2동기지연라인을 이루는 단위 지연기들 BUD1∼BUDn들의 입력노드와 출력노드 및 내부 클럭 PCLK이 출력되는 노드의 사이에는 인에이블신호 Fi의 활성화에 응답 하여 상기 제1클럭 PCLK_M 혹은 소정 단위 길이로 지연된 클럭 Di'중 적어도 하나를 선택하여 상기 내부 클럭 PCLK의 출력노드에 공급하는 스위치들 SWC1∼SWCn 접속되어 있다. 상기 스위치들 SWC1∼SWCn들은 상기 제1클럭 PCLK_M과 상기 제1동기지연라인상에 위치된 단위 지연기들 FUD1∼FUDn로 부터 각각 출력되는 지연 클럭 Di을 두개의 입력단자로 각각 입력하여 위상을 비교하는 다수의 위상 검출기 DDC1∼DDCn의 출력 신호의 활성화에 의해 개별적으로 인에이블된다. 이때, 상기 다수의 위상 검출기 DDC1∼DDCn들 각각은 두개의 입력단자로 입력되는 클럭 PCLK_M과 Di의 위상이 일치되었을때 상기 지연된 클럭 Di를 래치하고, 상기 제1클럭 PCLK_M이 로우인 동안 인에이블 Fi를 활성화시킨다.

도 2는 도 1에 따른 동작을 개략적으로 설명하기 위한 동작 타이밍도이다. 우선 도 1의 동작예를 도 2의 동작 타이밍도를 참조하여 설명하면 하기와 같다. 지금, 도 2에 도시되어진 바와 같은 외부 시스템 클럭 CLK가 입력되면, 지연버퍼 BDC는 도 2와 같은 형태의 클럭 펄스로 지연 및 레벨변환된 제1클럭 PCLK_M을 발생한다. 상기와 같이 지연 버퍼링된 제1클럭 PCLK_M는 상기 지연버퍼 BDC의 지연에 상응하는 지연 길이를 갖는 메인 지연기 MDC에 의해 지연되어 제2클럭 D1으로서 출력된다. 또한, 상기 지연버퍼 BDC로부터 출력되는 제1클럭 PCLK_M은 다수의 위상 지연검출기 DDCi(여기서 i는 1,2,3..,등의 자연수)의 제1입력노드로 공급됨과 동시에 제2동기지연라인의 단위 지연기 BUD1에 입력된다. 상기 제2클럭 D1은 상기 메인 지연기 MDC의 출력노드에 직렬 접속된 제1동기지연라인의 단위 지연기 FUDi에 의해 소정의 단위 길이로 순차 지연되어 도 2과 같은 지연 클럭 D2, D3, D4,,,D14로서 발생된다. 여기서, 상기 다수의 단위 지연기 FUDi들의 각각의 지연 길이는 서로 동일하다. 상기 메인 지연기 MDC로부터 출력되는 제2클럭 D1 및 도 2과 같이 순차 지연된 클럭 D2, D3,,Dn들은 다수의 위상 지연검출기 DDC1∼DDCn들의 제2입력노드로 공급된다. 상기 위상 지연검출기 DDC1는 상기 지연버퍼 BDC에 의해 지연 출력되는 제1클럭 PCLK_M과 상기 메인 지연기 MDC로부터 출력되는 제2클럭 D1의 위상을 비교하며, 또다른 DDC2∼DCCn들 각각은 상기 지연버퍼 BDC에 의해 지연 출력되는 제1클럭 PCLK_M과 상기 제1동기지연라인상의 단위 지연기 FUDi의 각각의 출력노드로부터 출력되는 지연클럭 D2∼Dn들의 위상을 각각 비교한다. 상기와 같이 제1클럭 PCLK_M을 공통으로 입력하고 상기 제2입력노드로 입력되는 지연된 클럭 Di를 각각 입력하는 다수의 위상 지연검출기 DDCi들은 상기 두 클럭의 위상이 서로 일치할 때 지연된 클럭 Di와 같은 주기를 갖는 인에블신호 Fi를 활성화 시킨다. 예를들어, 도 2과 같이 상기 제1클럭 PCLK_M과 단위 지연기 FUD12로부터 출력되는 지연된 클럭 D12의 위상이 같은 동상 이라면, 위상 지연검출기 DDC12는 상기 지연된 클럭 D12를 래치하고 이를 상기 제1클럭 PCLK_M의 레벨이 로우인 기간에 인에이블신호를 출력한다. 즉, 출력신호 F12를 도 2의 파형 F12 와 같이 활성화 시킨다. 따라서, 상기 위상 지연검출기 DDC12의 출력노드에 제어단자가 접속된 스위치 SWC12가 턴온되어 단위 지연기들 BUD1∼BUD12에 의해 순차적으로 지연된 클럭 D12'를 내부 클럭 PCLK의 출력노드로 접속한다. 다시 설명하면, 상기 위상 지연검출기 DDC12의 인에이블 신호 F12에 의해, 내부 클럭 PCLK은 상기 제1클럭 PCLK_M을 단위 지연기들 BUD1∼BUD12에 거치게 한 출력 D12'으로서 출력된다. 이 경우에 상기 내부클럭 PCLK은 메인 지연기 MDC에 의한 지연은 없다.

상기와 같은 동작에 의해 선택되어 출력되는 내부 클럭 PCLK은 외부 시스템 클럭 CLK의 두 주기 이후부터는 지연차 없이 외부 클럭 CLK과 동일 위상으로 계속 출력된다. 따라서, 상기 도 1과 같이 동기 지연라인을 갖는 디지탈 지연 동기회로는 외부 클럭 CLK과 내부 클럭 PCLK의 위상이 같아지는데 걸리는 시간이 빠르므로 초기의 PLL이나 DLL의 단점을 개선함을 알 수 있다.

상기한 동기 지연라인을 가지는 통상의 디지탈 지연 동기회로의 더욱 상세한 구성을, 후술될 본 발명의 철저한 이해를 위해, 이하에서 설명하기로 한다. 도 3은 도 1의 대표적 실시예에 따른 통상의 디지탈 지연 동기회로의 상세 회로도로서, 도 1에 도시된 바로서 제1,2동기지연라인을 이루는 다수의 단위 지연기들 FUD1∼FUDn, BUD1∼BUDn의 세부구성과, 다수의 스위치들 SWC1∼SWCn 및 다수의 위상 지연검출기 DDC2∼DCCn들의 상세한 구성의 관계 및 이들 상호간의 연결관계가 상세히 도시되어 있다. 도 3에서는 도 1의 지연버퍼 BDC가 생략되어 있다. 도 3에서, 위상 지연검출기 DDC2-n은 각 내부구성이 동일하며, 하나의 구성은 피모오스와 엔모오스 트랜지스터가 서로 결합된 전송스위치 S1,S2와, 래치구성을 이루는 인버터 I1,I2,I3,I4와, 반전을 위한 인버터 I5,I6와, 낸드 게이트 N1,N2로 이루어진다.

도 4에는 도 3에 도시된 회로의 동작을 설명하기 위한 동작 타이밍 관계가 도시되어 있다.

지금, 전술한 바와 같은 외부 클럭 CLK이 회로에 입력되면, 미도시된 지연버퍼 BDC에 의해 지연 버퍼링된 도 4와 같은 제1클럭 PCLK_M으로 나타난다. 도 1의 메인 지연기 MDC는 약 4개의 인버터 딜레이만큼 상기 제1클럭 PCLK_M을 메인 지연하여 도 4에 도시된 바와 같이 제2클럭 D1을 출력한다. 이때, 상기 제1클럭 PCLK_M는 제2동기지연라인내의 직렬 접속된 다수의 단위 지연기 BUD1∼BUDn들에 의해 순차 지연되어 각각의 출력노드로부터는 지연된 클럭 D1'∼Dn'들이 각각 도 4에 보여지는 대응파형들과 같이 출력된다. 상기 지연된 클럭 D1'∼Dn'은 메인 지연기 MDC의 지연 길이 보다 앞선 출력이며, 이들은 각각의 출력노드와 내부 클럭 PCLK의 노드 사이에 접속된 스위치 SWC1∼SWCn들이 인에이블신호에 의해 온 스위칭되지 않는 한 패싱되지 못하므로 내부 클럭 PCLK으로서 출력되지 않는다.

상기 메인 지연기 MDC로부터 출력되는 제2클럭 D1은 제1동기지연라인내에서 두개의 인버터가 직렬 접속되어 구성된 다수의 단위 지연기 FUD1∼FUDn에 의해 순차지연되어 도 4와 같은 지연된 클럭 D2∼D14으로서 각기 나타난다. 도 3에서는 지연된 클럭 D10부터 관련된 단위 지연기들이 도시되어 있음을 이해하여야 한다. 상기와 같이 다수의 단위 지연기 FUD1∼FUDn의 출력노드로부터 각각 출력되는 클럭 D2∼Dn들은 다수의 위상 지연검출기들 DCC2∼DDCn들의 전송스위치 S1에 공급된다. 여기서, 상기 다수의 위상 지연검출기 DCC2∼DCCn들내의 전송 스위치 S1는 통상의 트랜스미션 게이트와 마찬가지로 하나의 엔모오스 트랜지스터와 하나의 피모오스 트랜지스터의 결합으로 구성되며, 상기 엔모오스 트랜지스터의 게이트는 상기 제1클럭 PCLK_M에 접속되고 피모오스 트랜지스터의 게이트는 상기 제1클럭 PCLK_M을 반전하는 도시되지 아니한 인버터 INT의 출력노드에 접속되어 있다. 또한, 상기 다수의 위상 지연검출기 DCC2∼DCCn들내의 전송 스위치 S1의 출력노드는 입력되는 신호를 래치하여 반전 출력하도록 구성된 반전래치부 I1,I2,I5의 입력노드에 접속되어 있다. 따라서, 상기 제1클럭 PCLK_M이 논리 하이의 상태를 가질때 상기 다수의 위상 지연검출기 DCC2∼DCCn들내의 반전래치부의 출력노드에는 상기 단위 지연기들 FUD1∼FUDn들로부터 출력되는 지연 클럭 D2∼Dn들이 각각 래치되고 그 래치된 신호는 전송스위치 S2의 턴온시 출력된다.

상기 반전래치부의 출력노드에는 상기 제1클럭 PCLK_M의 레벨이 로우일때 응답하여 스위칭되는 상기 전송스위치 S2가 접속되어 있다. 그리고, 상기 전송스위치 S2의 출력노드에는 입력되는 지연클럭 신호를 래치하여 출력하는 래치부 I3,I4 가 접속되며, 상기 래치부의 출력노드 Li는 두 개의 낸드 게이트 N1,N2 및 인버터 I6로 구성된 캐리발생부의 일측입력에 각기 접속되어 있다. 이때, 상기 캐리 발생부는 캐리 입력단자 Ti와 상기 출력노드 Li의 논리가 각각 하이, 로우일 때에만 각각의 출력노드 Fi로 출력되는 인에이블 신호를 활성화 시킴과 동시에 캐리 출력단자 Ti+1을 디스에이블 시킨다. 예를들어, 도 3의 노드 T10이 하이이고 노드 L11이 로우이면 낸드 게이트 N2의 출력은 로우가 된다. 즉, F11이 로우이므로 스위치 SWC2가 턴온되고, 캐리출력단자 T11는 로우가 되어 디스에이블 상태로 된다. 만약, 상기한 논리가 입력되지 않으면 출력노드 Fi가 하이로서 디스에이블 되고 캐리 출력단자가 하이로서 인에이블 된다. 여기서, F11로서 출력되는 인에이블 신호가 활성화된 경우라면 지연클럭 D11과 상기 제1클럭 PCLK_M간에는 위상 지연차가 없이 동기된 경우이다. 도 4에서는 도 3의 회로에서 제1동기지연라인의 지연클럭 D11이 상기 제1클럭 PCLK_M과 일치한 경우이며, 이에 따라 래치부의 출력단 L11 이후부터는 로우논리가 출력되고, T11부터 디스에이블 되며, F11이 인에이블 되어 결국 제2동기지연라인의 지연된 클럭 D11'가 대응 스위치를 통과하여 내부 클럭 PCLK으로서 통해 출력됨을 알 수 있다.

그런데, 상기한 종래의 회로는 시스템 클럭에 보다 정확히 동기하여 내부 클럭을 발생시킬 수 있지만 회로의 내부에 구성된 동기지연라인들과 다수의 위상 지연검출기들에서 전력의 소모가 많게 되는 문제점이 있다. 즉, 도 3에서 보여지는 바와 같이 특정한 위상 지연검출기가 검출동작을 행하여 동기된 내부 클럭이 생성된 이후에도 여전히 그 후단에 설치된 제1,2동기지연라인들내의 단위 지연기 및 위상 지연검출기들은 동작이 된다. 즉, 위상 지연 검출기내의 인버터 I1,I2,I5로 구성된 반전래치부는 전송스위치 S1을 통해 제공되는 지연 클럭에 의해 트랜지션되어 래치동작를 수행하고 이를 반전하는 동작을 수행하므로 전력을 소비하게 되는 것이다. 이에 따라 인버터 I3,I4로 이루어진 래치부도 동작되어 전력을 소비한다. 이는 도 4의 파형 L11이하의 파형 L12, L13,... Ln이 모두 로우레벨로 천이하는 것에서 명백히 보여진다. 단위 딜레이의 지연량을 보다 적게하여 정확한 내부클럭을 얻는 동기디램에서는 상기한 인버터 구성의 단위 지연기 및 위상 지연검출기를 상당히 많이 구비하게 되는데 상기 검출기내의 상기한 부분에서의 불필요한 전력소비는 바람직하지 못한 문제점을 유발한다.

따라서, 본 발명의 목적은 상기한 바와 같은 문제점을 해결할 수 있는 디지털 지연 동기회로를 제공함에 있다.

본 발명의 다른 목적은 외부 시스템 클럭에 정확히 동기된 내부클럭을 발생함은 물론 동기형 반도체 메모리 장치의 불필요한 전력소모를 줄일 수 있는 디지탈 지연 동기회로를 제공함에 있다.

본 발명의 또 다른 목적은 개선된 동기 지연라인을 이용한 디지탈 지연 동기 회로를 제공함에 있다.

본 발명의 또 다른 목적은 동기 지연라인을 이용한 디지탈 지연 동기 회로에서 특정한 위상 지연검출기가 검출동작을 행하여 동기된 내부 클럭이 생성된 이후에 그 후단에 설치된 단위 지연기들 및 위상 지연검출기들의 내부동작을 차단할 수 있는 동기지연라인을 제공함에 있다.

도 1은 일반적인 동기 지연라인을 이용한 디지탈 지연 동기회로의 블럭도.

도 2는 도 1에 따른 동작을 개략적으로 설명하기 위한 동작 타이밍도.

도 3은 통상기술의 대표적인 디지탈 지연 동기회로도.

도 4는 도 3에 따른 동작을 설명하기 위한 동작 타이밍도.

도 5는 본 발명의 구체적인 실시예에 따른 디지탈 지연 동기회로도.

도 6은 도 5에 따른 회로의 동작을 설명하기 위한 동작 타이밍도.

상기한 목적을 달성하기 위하여, 인가되는 제1클럭을 소정시간 동안 지연하여 제2클럭으로 출력하는 메인 지연기와, 상기 제1 및 제2클럭을 미리 설정된 단위 시간동안 각기 지연하여 출력하기 위해 서로 대칭적으로 배치되고 직렬로 연결된 다수의 단위 지연기들을 각기 가지는 제1,2동기지연라인과, 상기 제2동기지연라인내의 단위 지연기들 각각의 출력 노드와 내부 클럭의 출력노드사이에 각각 접속된 다수의 스위치를 가지며 각각의 제어단자로 인가되는 인에이블신호의 논리상태에 응답하여 해당 단위 지연 길이 만큼 지연된 제1클럭을 상기 내부 클럭으로서 출력하는 스위칭부와, 상기 제1동기지연라인내의 다수의 단위 지연기들의 각각의 출력노드와 상기 스위칭부내 다수의 스위치들의 제어단자 사이에 각기 접속되는 다수의 위상지연 검출기를 가지며 상기 제1클럭의 위상과 상기 제1동기지연라인내 다수의 단위 지연기들로부터 각각 출력되는 클럭들중 적어도 하나의 클럭의 위상이 일치될때 상기 스위칭부내의 대응되는 스위치를 활성화시키는 상기 인에이블신호를 상기 제어단자에 인가하는 위상비교검출부를 구비하여 상기 제1클럭에 위상동기된 내부 클럭을 출력하는 반도체 메모리 장치의 디지탈 지연 동기회로는;

상기 제1,2지연라인의 단위 지연기들을 논리 게이트와 상기 논리 게이트의 출력에 연결된 인버터로 동일하게 구성하고 상기 논리 게이트의 일측입력에는 전단의 단위 지연기의 출력을 연결하고 타측입력에는 상기 전단의 단위 지연기의 전단에 위치한 단위 지연기에 대응연결된 상기 위상비교 검출부내의 위상지연 검출기의 캐리 출력을 연결하여, 상기 제1클럭에 위상동기된 내부 클럭이 출력된 경우에 상기 캐리출력에 의해 그 후단에 위치한 상기 단위지연기들의 지연동작을 차단시킴에 의해 차단된 상기 단위 지연기에 연결된 상기 위상지연검출기의 동작을 금지시켜 전력의 소모를 줄임을 특징으로 한다.

이하 본 발명에 따른 바람직한 실시예가 첨부된 도면을 참조하여 상세히 설명되어질 것이다. 첨부된 도면들내에서 서로 동일한 기능을 수행하는 구성소자는 다른 도면내에 있더라도 이해의 편의를 위해서 동일 내지 유사한 참조부호 또는 명칭으로 라벨링된다. 다음의 설명에서는 본 발명의 보다 철저한 이해를 제공하기 위해 특정한 상세들이 예를들어 한정되고 자세하게 설명된다. 그러나, 당해 기술분야에 통상의 지식을 가진 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 상기한 설명에 의해서만 실시될 수 있을 것이다. 또한, 본 분야에 너무나 잘 알려진 모오스 트랜지스터의 동작 및 낸드 게이트의 출력논리, 그리고 일반적인 회로의 동작은 본 발명의 요지를 흐리지 않게 하기 위해 상세히 설명하지 않는다.

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

도 5는 본 발명의 구체적인 실시예에 따른 디지탈 지연 동기회로도이고, 도 6은 도 5에 따른 회로의 동작을 설명하기 위한 동작 타이밍도이다.

도 5를 참조하면, 도 3에 도시된 바로서 다수의 스위치들 SWC1∼SWCn 및 다수의 위상 지연검출기 DDC2∼DCCn들의 상세한 구성의 관계 및 이들 상호간의 연결관계가 상세히 도시되어 있다. 도 5에서도 도 1의 지연버퍼 BDC가 생략되어 있다. 도 5에서, 위상 지연검출기 DDC2-n은 각 내부구성이 동일하며, 하나의 구성은 피모오스와 엔모오스 트랜지스터가 서로 결합된 전송스위치 S1,S2와, 래치구성을 이루는 인버터 I1,I2,I3,I4와, 반전을 위한 인버터 I5,I6와, 낸드 게이트 N1,N2로 이루어진다. 중요하게도 도 5에서는 도3의 구성과는 달리, 제1,2지연라인의 단위 지연기들 FUD1∼FUDn,BUD1∼BUDn이 낸드 게이트 G1와 상기 게이트 G1의 출력에 연결된 인버터 I1로 각기 동일하게 구성된다. 상기 낸드 게이트 G1의 일측입력에는 전단의 단위 지연기의 출력을 연결하고 타측입력에는 상기 전단의 단위 지연기의 전단에 위치한 단위 지연기에 대응연결된 상기 위상비교 검출부내의 위상지연 검출기의 캐리 출력을 연결하여, 상기 제1클럭에 위상동기된 내부 클럭이 출력된 경우에 상기 캐리출력 Ti+1에 의해 그 후단에 위치한 상기 단위지연기들의 지연동작을 차단시킴에 의해 차단된 상기 단위 지연기에 연결된 상기 위상지연검출기의 동작을 금지시켜 전력의 소모를 줄이는 것이다. 예를들어, 상기 낸드 게이트 G1이 도 5의 단위 지연기 FUD4,BUD4에 사용된 경우라면 검출기 DDC2의 전단에 위치하는 검출기의 캐리 출력단자 T9의 출력을 자신의 타측입력으로 각기 공통으로 수신하는 것이다. 또한, 상기 낸드 게이트의 출력은 인버터 I1의 입력으로서 제공된다. 따라서, 전단의 위상 지연검출기에서 두 신호의 위상이 서로 동기된 경우에 그의 캐리 출력단자 Ti+1에는 논리 로우가 출력되는 바, 상기 낸드 게이트의 출력은 일측입력의 논리상태에 상관없이 논리 하이가 되어 상기 인버터의 입력은 하이상태로 고정된다. 입력이 논리 하이로 고정된 상기 단위지연기내의 인버터는 출력을 로우로서 고정 유지하여 제공한다. 따라서, 전송 스위치 S1의 출력에 연결된 제1래치는 고유한 래치동작을 수행하지 못하고 결국 디스에이블되어 소속된 위상 지연검출기의 동작을 차단시킨다. 그럼에 의해 위상이 동기된 블록의 후단에 설치된 단위 지연기 및 위상 지연검출기들의 내부동작은 모두 차단되어 전류를 소모하지 않으므로 파워 세이빙이 달성된다.

도 6에는 도 5에 도시된 회로의 동작을 설명하기 위한 동작 타이밍 관계가 도시되어 있다.

지금, 도 6과 같은 외부 클럭 CLK이 도 1의 지연버퍼 BDC에 의해 지연 버퍼링되면 도 6의 파형 PCLK_M과 같은 제1클럭 PCLK_M이 생성된다. 도 5에서, 도시되지 아니한 메인 지연기 MDC는 4개의 인버터 딜레이만큼 상기 제1클럭 PCLK_M을 메인 지연하여 도 6에 도시된 바와 같이 제2클럭 D1을 출력한다. 이때, 상기 제1클럭 PCLK_M는 제2동기지연라인내의 직렬 접속된 다수의 단위 지연기 BUD1∼BUDn들의 낸드 게이트 및 인버터에 의해 순차 지연되어 각각의 단위 지연기의 출력노드로부터는 지연된 클럭 D1'∼Dn'들이 각각 도 6에 보여지는 대응파형들과 같이 출력된다. 여기서, 하나의 단위 지연기의 지연시간은 약 0.5나노초 정도이다. 상기 지연된 클럭 D1'∼Dn'은 메인 지연기 MDC의 지연 길이 보다 앞선 출력이며, 이들은 각각의 출력노드와 내부 클럭 PCLK_M의 지연노드 사이에 접속된 스위치 SWC1∼SWCn들이 인에이블신호 F1,F2,F3,...Fn에 의해 적어도 하나가 온 스위칭되지 않는 한 패싱되지 못하므로 내부 클럭 PCLK으로서 출력되지는 않는다.

한편, 상기 메인 지연기 MDC로부터 출력되는 제2클럭 D1은 제1동기지연라인내의 다수의 단위 지연기 FUD1∼FUDn에 의해 순차지연되어 도 6과 같은 지연된 클럭 D2∼D14으로서 각기 나타난다. 상기와 같이 다수의 단위 지연기 FUD1∼FUDn의 출력노드로부터 각각 출력되는 지연클럭 D2∼Dn들은 다수의 위상 지연검출기들 DCC2∼DDCn들의 전송스위치 S1의 입력으로 공급된다. 여기서, 상기 다수의 위상 지연검출기 DCC2∼DCCn들내의 전송 스위치 S1는 통상의 트랜스미션 게이트와 마찬가지로 하나의 엔모오스 트랜지스터와 하나의 피모오스 트랜지스터의 결합으로 각기 구성되며, 상기 엔모오스 트랜지스터의 게이트는 상기 제1클럭 PCLK_M에 접속되고 피모오스 트랜지스터의 게이트는 상기 제1클럭 PCLK_M을 반전하는 미도시된 인버터 INT의 출력노드에 접속되어 있다. 상기 전송 스위치 S1의 출력은 입력되는 신호를 래치 및 반전하여 전송스위치 S2의 입력에 제공하도록 구성된 제1래치 I1,I2,I5의 입력노드에 접속되어 있다. 따라서, 상기 제1클럭 PCLK_M이 논리 하이의 상태를 가질때 상기 전송 스위치 S1이 턴온되어 상기 단위 지연기들로부터 출력되는 지연 클럭 D2∼Dn들이 제1래치의 입력으로 인가된다. 상기 제1래치는 상기 전송 스위치 S1로부터 출력되는 지연 클럭 D2∼Dn들을 전송 스위치 S2가 각기 턴온될 때까지 각각 래치하고 있게 된다. 상기 래치된 신호는 상기 전송스위치 S2의 턴온시 출력된다. 여기서, 상기 전송스위치 S2는 상기 제1래치의 출력노드에 입력이 연결되며, 상기 제1클럭 PCLK_M의 레벨이 로우일때 응답하여 턴온상태로 스위칭된다. 상기 전송스위치 S2의 출력노드에는 인가되는 지연클럭 신호를 래치하여 출력하는 제2래치 I3,I4의 입력이 접속되며, 상기 제2래치의 출력노드 Li는 두 개의 낸드 게이트 N1,N2 및 인버터 I6로 구성된 캐리발생부의 일측입력에 각기 접속되어 있다. 이때, 상기 캐리 발생부는 캐리 입력단자 Ti와 상기 출력노드 Li의 논리가 각각 하이, 로우일 때에만 각각의 출력노드 Fi로 출력되는 인에이블 신호를 활성화 시킴과 동시에 캐리 출력단자 Ti+1을 디스에이블 시킨다. 예를들어, 도 5의 노드 T10이 하이이고 노드 L11이 로우이면 낸드 게이트 N2의 출력은 로우가 된다. 즉, F11이 로우이므로 스위치 SWC2가 턴온되고, 캐리출력단자 T11은 로우가 되어 디스에이블 상태로 된다. 만약, 상기한 논리가 입력되지 않으면 출력노드 Fi가 하이로서 디스에이블 되고 캐리 출력단자가 하이로서 인에이블 된다. 여기서, F11로서 출력되는 인에이블 신호가 활성화된 경우라면 지연클럭 D11과 상기 제1클럭 PCLK_M간에는 위상 지연차가 없이 동기된 경우이다.

이하에서는 위상의 동기시 파워 세이빙(Saving)을 위한 상기 제1,2지연동기 라인의 차단동작에 대하여 설명한다. 도 6에서는 도 5의 회로에서 제1동기지연라인의 지연클럭 D11이 상기 제1클럭 PCLK_M과 위상이 일치한 경우이며, 이에 따라 제2래치의 출력단 L11은 로우논리가 출력되고, T11부터 로우로서 디스에이블 되며, F11이 인에이블 되어 결국 제2동기지연라인의 지연된 클럭 D11'이 대응 스위치를 통과하여 내부 클럭 PCLK으로서 출력됨을 알 수 있다. 따라서, 도 6에서, 파형 T11부터 T13까지 로우로서 디스에이블되면 클럭 D14,D14'를 출력하는 단위 지연기들이 각기 내부의 낸드 게이트에 의해 오프되므로 제2래치의 출력단 L14부터 포함하여 그 이후의 파형 L15..n이 로우레벨로 천이되지 아니함을 알 수 있다. 바로 이것이 본 발명의 고유한 효과인 파워세이빙을 나타내는 것이므로 도면에서 화살라인 EFF1,EFF2으로 표시하였다.

따라서, 전단의 위상 지연검출기에서 두 신호의 위상이 서로 동기된 경우에 그의 캐리 출력단자 Ti+1에는 논리 로우가 출력되는 바, 상기 낸드 게이트의 출력은 일측입력의 논리상태에 상관없이 논리 하이가 되어 상기 인버터의 입력은 하이상태로 고정된다. 입력이 논리 하이로 고정된 상기 단위지연기내의 인버터는 동작이 차단되어 출력을 로우로서 유지한다. 따라서, 전송 스위치 S1의 출력에 연결된 제1래치는 고유한 래치동작을 수행하지 못하고 결국 디스에이블되어 소속된 위상 지연검출기의 동작을 차단시킨다. 그럼에 의해 위상이 동기된 블록의 후단에 설치된 단위 지연기 및 위상 지연검출기들의 내부동작은 모두 차단되어 전류를 소모하지 않으므로 파워 세이빙동작이 구현된다.

상술한 바와 같이 본 발명에 의하면 특정한 위상 지연검출기가 검출동작을 행하여 동기된 내부 클럭이 생성된 이후에 그 후단에 설치된 단위 지연기들 및 위상 지연검출기들의 내부동작을 차단할 수 있는 위상 지연검출기를 제공하여 외부 시스템 클럭에 정확히 동기된 내부클럭을 발생함은 물론, 불필요한 전력의 낭비를 방지하므로 결국 동기형 반도체 메모리 장치의 전력소모를 줄이는 효과가 있다.

Claims (8)

1. 인가되는 제1클럭을 소정시간 동안 지연하여 제2클럭으로 출력하는 메인 지연기와, 상기 제1 및 제2클럭을 미리 설정된 단위 시간동안 각기 지연하여 출력하기 위해 서로 대칭적으로 배치되고 직렬로 연결된 다수의 단위 지연기들을 각기 가지는 제1,2동기지연라인과, 상기 제2동기지연라인내의 단위 지연기들 각각의 출력 노드와 내부 클럭의 출력노드사이에 각각 접속된 다수의 스위치를 가지며 각각의 제어단자로 인가되는 인에이블신호의 논리상태에 응답하여 해당 단위 지연 길이 만큼 지연된 제1클럭을 상기 내부 클럭으로서 출력하는 스위칭부와, 상기 제1동기지연라인내의 다수의 단위 지연기들의 각각의 출력노드와 상기 스위칭부내 다수의 스위치들의 제어단자 사이에 각기 접속되는 다수의 위상지연 검출기를 가지며 상기 제1클럭의 위상과 상기 제1동기지연라인내 다수의 단위 지연기들로부터 각각 출력되는 클럭들중 적어도 하나의 클럭의 위상이 일치될때 상기 스위칭부내의 대응되는 스위치를 활성화시키는 상기 인에이블신호를 상기 제어단자에 인가하는 위상비교검출부를 구비하여 상기 제1클럭에 위상동기된 내부 클럭을 출력하는 반도체 메모리 장치의 디지탈 지연 동기회로에 있어서;

   상기 제1,2지연라인의 단위 지연기들을 논리 게이트와 상기 논리 게이트의 출력에 연결된 인버터로 동일하게 구성하고 상기 논리 게이트의 일측입력에는 전단의 단위 지연기의 출력을 연결하고 타측입력에는 상기 전단의 단위 지연기의 전단에 위치한 단위 지연기에 대응연결된 상기 위상비교 검출부내의 위상지연 검출기의 캐리 출력을 연결하여, 상기 제1클럭에 위상동기된 내부 클럭이 출력된 경우에 상기 캐리출력에 의해 그 후단에 위치한 상기 단위지연기들의 지연동작을 차단시킴에 의해 차단된 상기 단위 지연기에 연결된 상기 위상지연검출기의 동작을 금지시켜 전력의 소모를 줄임을 특징으로 하는 회로.
2. 제1항에 있어서, 상기 논리 게이트는 낸드응답을 발생하는 논리소자로 구성됨을 특징으로 하는 회로.
3. 제2항에 있어서, 상기 위상 지연검출기는, 상기 제1클럭의 제1천이상태에 응답하여 상기 제2클럭의 지연된 클럭들 중의 하나를 통과시키는 제1전송스위치와, 상기 제1전송스위치의 출력을 래치하는 제1래치와, 상기 제1래치의 출력을 상기 제1클럭의 제2천이상태에 응답하여 통과시키는 제2전송스위치와, 상기 제2전송스위치의 출력을 2차적으로 래치하는 제2래치와, 상기 제2래치의 출력과 캐리 입력을 수신하여 일정한 논리인 경우에만 상기 인에이블 신호를 활성화 시킴과 동시에 캐리 출력단자를 디스에이블 시키는 캐리발생부를 가짐을 특징으로 하는 회로.
4. 제3항에 있어서, 상기 캐리 발생부의 일정한 논리는 상기 제2래치의 출력 및 캐리 입력이 각기 논리로우 및 하이임을 특징으로 하는 회로.
5. 외부로부터 입력되는 외부클럭을 입력하는 입력노드 및 상기 외부 클럭에 동기된 내부 클럭을 출력하는 내부 클럭 노드를 구비한 디지탈 지연 동기회로에 있어서,

   상기 입력노드로 입력되는 외부클럭을 소정 지연 버퍼링하여 제1클럭으로서 출력하는 지연버퍼와,

   상기 제1클럭을 소정 지연하여 제2클럭으로 출력하는 메인 지연기와,

   상기 제2클럭을 미리 설정된 단위 길이로 지연하여 출력하는 단위 지연기들의 직렬 결합으로 구성된 제1동기지연라인과,

   상기 제1클럭을 미리 설정된 단위 길이로 지연하여 출력하는 단위 지연기들의 직렬 결합으로 구성된 제2동기지연라인과,

   상기 제2동기지연라인내의 단위 지연기들 각각의 출력 노드와 상기 내부 클럭 노드의 사이에 각각 접속된 다수의 스위치를 가지며 각각의 제어단자로 입력되는 인에이블신호의 활성화에 응답하여 해당 단위 지연 길이 만큼 지연된 제1클럭을 상기 내부 클럭 노드로 출력하는 스위칭부와,

   상기 제1동기지연라인내의 다수의 단위 지연기들의 각각의 출력노드와 상기 스위칭부내 다수의 스위치들의 인에이블단자 사이에 각기 접속되는 다수의 위상지연 검출기를 가지며, 상기 제1클럭의 위상과 상기 제1동기지연라인내 다수의 단위 지연기들로부터 각각 출력되는 클럭들중 적어도 하나의 위상이 일치될때 응답하여 해당 스위치의 인에이블단자를 활성화 시키는 지연 위상비교 검출부와,

   상기 제1,2 동기지연라인의 단위 지연기들의 입력단에 각기 대응하여 설치되며 일측입력에는 전단의 단위 지연기의 출력이 연결되고 타측입력에는 상기 전단의 단위 지연기의 전단에 위치한 단위 지연기에 대응연결된 상기 지연 위상비교 검출부내의 위상지연 검출기의 캐리 출력이 연결되어 상기 제1클럭에 위상동기된 내부 클럭이 출력된 경우에 상기 캐리출력에 의해 그 후단에 위치한 상기 단위지연기들의 지연동작을 차단시킴에 의해 차단된 상기 단위 지연기에 연결된 상기 위상지연검출기의 동작을 금지시키는 전원절약부를 가짐을 특징으로 회로.
6. 제5항에 있어서, 상기 전원절약부는 낸드응답을 발생하는 다수의 낸드 게이트로 구성됨을 특징으로 하는 회로.
7. 동기형 반도체 메모리 장치용 디지탈 지연 동기회로의 제1,2동기지연라인에 있어서, 상기 제1,2동기지연라인의 단위 지연기들을 논리 게이트와 상기 논리 게이트의 출력에 연결된 인버터로 동일하게 구성하고 상기 논리 게이트의 일측입력에는 전단의 단위 지연기의 출력을 연결하고 타측입력에는 상기 전단의 단위 지연기의 전단에 위치한 단위 지연기에 대응연결된 위상지연 검출기의 캐리 출력을 연결하여, 제1클럭에 위상동기된 내부 클럭이 출력된 경우에 상기 캐리출력에 의해 그 후단에 위치한 상기 단위지연기들의 지연동작을 차단시킴에 의해 차단된 상기 단위 지연기에 연결된 상기 위상지연검출기의 동작을 금지시켜 전력의 소모를 줄임을 특징으로 하는 동기지연라인.
8. 제7항에 있어서, 상기 논리 게이트는 낸드응답을 발생하는 다수의 2입력 낸드 게이트로 구성됨을 특징으로 하는 동기지연라인.