JP3947231B2

JP3947231B2 - 外部クロック信号に同期する内部クロック信号を発生する方法および装置

Info

Publication number: JP3947231B2
Application number: JP53489398A
Authority: JP
Inventors: エイ．マニング，トロイ
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 1997-02-11
Filing date: 1998-02-11
Publication date: 2007-07-18
Anticipated expiration: 2018-02-11
Also published as: WO1998035445A1; AU6269998A; JP2007151183A; US6340904B1; JP2001511329A; KR20000071000A; US5940608A; KR100660760B1

Description

技術分野
本発明は、クロック信号を発生するためのクロック回路に関し、より詳細には、外部クロック信号をクロック回路に結合する際の遅延にも関わらず外部クロック信号に同期する、集積回路のための内部クロック信号を発生するクロック回路に関する。
発明の背景
本発明の好適な実施形態は、特に、外部から与えられたクロックが集積回路内に存在する他の信号と共に登録を行うことを目的とする高速集積回路において増大しつつある問題を解決するように調整されている。外部クロックは、その動作が互いに同期できるように多数の回路に頻繁に与えられる。その結果、外部クロック信号が与えられる信号パスは、他の信号を受け取る信号パスよりもかなり大きな程度にまで容量的に負荷される。この重い容量負荷の結果、外部クロック信号は、集積回路内の内部回路に達する前に大幅に遅延され得る。この遅延は深刻であり、遅延外部クロック信号は他の信号と共に適切に登録できなくなり得る。
上述の問題を、図１に示す集積回路１０によって例示する。集積回路１０は、簡略且つ明晰を目的として省略される、多くの他の信号に加えて外部クロックCLK信号およびデータ信号Ｄを受け取る、DRAM、SRAM、バスブリッジ等を含む広範囲に亘るさまざまなデジタル回路のうちの任意の回路であり得る。クロック信号は信号パス１２を介してさまざまな目的のためにクロック信号を用いる多くの回路１４ａ、１４ｂ、１４ｎに結合される。やはり回路１４ａ−１４ｎは、集積回路に従来使用されるさまざまな回路のうちの任意の回路であり得る。外部から与えられたクロックCLK信号は、集積回路１０の動作全体を同期させるのにしばしば用いられ、従って、通常、多数の回路ノードにルーティングされる。その結果、信号パス１２上の容量負荷は比較的高くなる。特に、信号パス１２上の容量負荷はしばしば、外部端子Ｄからかなり少ない数の信号ノード、または、この例においては、NANDゲート２２である単一のノードへと延びるデータパス２０上の容量負荷よりもかなり高くなる。その結果、Ｄ端子からNANDゲート２２へと結合される時にデータ信号の遅延は、NANDゲート２２と他の回路１４ａ−ｎとに結合される時のクロック信号の遅延と比較して比較的小さくなる。この遅延のために、NANDゲート２２へのクロック入力は遅延クロックCLK-DELに指定される。
図１に示す例示する回路１０の動作は、図２のタイミング図を更に参照して最もよく説明される。図２に示すように、データ信号は２５％のデューティサイクルしか有さないが、外部クロックCLK信号の立ち上がりはＤ端子に与えられたデータ信号の立ち上がりと合わせる。クロックCLK信号は別の集積回路（図示せず）からのデータをクロックするのに使用し得るので、データ信号は、通常、集積回路１０に与えられる前にクロックCLK信号に同期される。主に信号パス１２の容量負荷のために、NANDゲート２２に結合された遅延クロックCLK-DEL信号は、タイミング図の第３の波形として示すように、４分の１クロック周期、または９０°遅延されている。その結果、CLK-DEL信号がハイになる時間まで、データ信号はローになるので、出力ＯＵＴ信号はハイを維持する。従って、外部クロックの遅延のために、外部クロック信号はNANDゲート２２を介したデータのクロッキングには有効でない。
クロック速度が増加し続けるに従って、タイミング公差はますます厳しくなる。多数の事象を互いに正確なタイミングで行うことを要求する現在の集積回路における複雑さの増大によって、この問題は悪化する。これらのタイミングの制約が、多くの従来の集積回路における動作速度の増大を妨げる障壁となる。
発明の要旨
本発明のクロック発生器は、集積回路で使用するように調整されている。集積回路では、少なくとも複数の内部回路の動作を損なう大幅な遅延を伴って外部クロックが複数の内部回路に結合される。集積回路はダイナミックランダムアクセスメモリまたは他のいくつかのデジタル回路であり得る。クロック発生器は、遅延外部クロック信号を用いて、遅延されていない外部クロック信号に同期する内部クロック信号を発生する。クロック発生器は、遅延外部クロック信号および内部クロック信号を受け取る位相検波器を含む位相ロックループを用いて内部クロック信号を発生する。位相検波器は、遅延外部クロック信号と内部クロック信号との間の位相の差分を判定する。この位相比較は、外部クロック信号の位相と遅延外部クロック信号の位相との遅延の差分に一致する位相オフセットによって調整される。次に、調整された位相比較は、内部クロック信号の位相が外部クロック信号の位相と実質的に同じになるように、内部クロック信号の周波数および位相を制御するために使用される。位相検波器に加えて、位相ロックループは好適には、周波数制御信号によって判定された周波数で内部クロック信号を発生する電圧制御発振器（「ＶＣＯ」）、および調整された位相比較（phase comparison）に一致する信号から周波数制御信号を発生するループフィルタを含む。クロック回路はまた、外部クロック信号の複数の所定の周波数範囲の１つを示すデータを記憶する記憶装置を含み得る。次に、記憶されたデータは、所定の周波数範囲にそれぞれ対応する複数の別個の周波数帯域のうちの１つの周波数帯域でＶＣＯを動作させるために使用される。その結果、内部クロック信号の周波数および位相は、記憶装置からのデータに対応する周波数範囲内の周波数の比較的狭い帯域内での調整された位相比較に応答して制御すればよい。
【図面の簡単な説明】
図１は、外部クロック信号が、外部クロック信号を用いて回路に結合される間に大幅に遅延された、従来技術の集積回路のブロック図である。
図２は、図１の集積回路内に存在するさまざまな信号を示すタイミング図である。
図３は、内部クロック信号が、内部クロック信号を発生するクロック発生器に結合されている外部クロックにおける大幅な遅延に関わらず外部クロック信号と同期をとる、本発明の好適な実施形態のブロック図および模式図である。
図４は、図３の集積回路内に存在するさまざまな信号を示すタイミング図である。
［発明の詳細な説明］
本発明の好適な実施形態を、図３に示す集積回路３０内に例示する。以下に詳細に説明するように、集積回路は、遅延外部クロック信号から内部クロックを発生することにより、従来技術の外部クロックの遅延の問題を除去する。重要なこととして、内部クロック信号の位相は、内部クロック信号の対応する部分が遅延外部信号の対応する部分の前に実際に発生するように遅延外部クロック信号からオフセットされる。この位相オフセットは、内部クロックが外部クロックと実質的に同期するように内部回路に結合された時に外部信号の遅延に一致する。
図３を参照すると、外部クロックCLK-E信号は、例示する回路１４ａ−１４ｎに与えられる。図１の実施例において、回路１４ａ−１４ｎは、例えば、ダイナミックランダムアクセスメモリに普通見られる回路等の、従来のまたは以後に開発される広範囲のさまざまな回路の中の任意の回路であり得る。実際、この実施例を目的として、集積回路３０をダイナミックランダムアクセスメモリデバイスとする。外部クロックCLK-E信号はまた、従来の位相検波器３６、従来の高利得差動増幅器３８、ループフィルタ４０、および従来のＶＣＯ４２を含む位相ロックループ３４に与えられる。電圧制御発振器の出力は、位相検波器３６にフィードバックされた内部クロックCLK-I信号である。位相検波器３６は、遅延クロックCLK-D信号の位相を内部クロックCLK-I信号の位相と比較して、位相の差分に一致するエラーＥ信号を発生する。エラーＥ信号は、抵抗器５０を介して差動増幅器３８の合計接合５２に与えられる。また、差動増幅器３８の出力からの負のフィードバック信号が抵抗器５６を介して、オフセット電圧Ｖが抵抗器５８を介して合計接合５２に結合される。差動増幅器３８の非反転の入力は、抵抗器６０を介してグラウンドに結合される。
当業者に周知のように、差動増幅器３８は、抵抗器５６の抵抗器５０に対する比によって重み付けされたエラーＥ信号と、抵抗器５６の抵抗器５８に対する比によって重み付けされたオフセット電圧Ｖとの差分と比例した出力信号Ｏを発生する。従って、エラーＥ信号が０となるように遅延クロックCLK-D信号が内部クロックCLK-I信号と同期された場合、差動増幅器３８の出力はオフセット電圧Ｖの加重値に等しくなる。しかし、差動増幅器３８の出力電圧が実質的に０であった場合、遅延クロックCLK-D信号の位相と内部クロックCLK-I信号の位相との差分は、オフセット電圧Ｖの加重値に一致する。この特徴の重要性は、以下に明らかになる。
差動増幅器３８の出力は、位相ロックループ３４のループダイナミクスを制御するループフィルタ４０に与えられる。適切なループフィルタ４０の設計は、当業者の能力の範囲内に十分含まれ、且つ、動作パラメータの変動に依存する。
ループフィルタ４０の出力は、内部クロックCLK-I信号を発生するＶＣＯ４２の周波数制御入力に与えられる。内部クロックCLK-I信号の周波数は、ループフィルタ４０からの電圧の値によって決定される。ＶＣＯ４２はまた、周波数帯域選択信号ｆ₀を含む。周波数帯域選択信号ｆ₀については以下に説明するが、ここでは省略する。
動作において、位相ロックループ３４の利得は、内部クロックCLK-I信号の周波数が遅延クロックCLK-D信号の周波数と等しくなり、内部クロックCLK-I信号の位相が遅延クロックCLK-D信号の位相から重み付けされたオフセット電圧Ｖに一致する大きさの分だけオフセットされるのに十分な利得である。言い換えると、位相ロックループ３４の利得は、ＶＣＯ４２が差動増幅器３８の出力が０ボルトに近づくように調整されるのに十分な利得である。上で説明したように、差動増幅器３８出力を実質的に０にするために、エラーＥ信号の加重値はオフセット電圧Ｖの加重値に一致せねばならない。エラーＥ信号がオフセット電圧Ｖに一致する十分に大きな値を有するようにするために、遅延クロックCLK-D信号と内部クロックCLK-I信号との間には大きな位相差を設ける必要がある。動作において、オフセット電圧Ｖの加重値は、位相検波器３６に与えられた信号における位相差が、それが外部回路に結合された時の外部クロックCLK-E信号の遅延、つまり、CLK-E信号とCLK-D信号との位相差、に一致するように選択される。
位相ロックループ３４の動作は、更に図４のタイミング図を参照して最もよく説明される。図４に示すように、外部クロックCLK-E信号は、外部端子から内部回路１４ａ−１４ｎに結合される時、４分の１クロック周期分、または９０°遅延される。再び、データ信号は集積回路３０のＤ端子に与えられ、NANDゲート７０に結合される。NANDゲート７０は、ＶＣＯ４２からの内部クロックCLK-I信号によってゲートされる。従って、図４に説明するように、集積回路の外部端子において内部クロックCLK-I信号が外部クロックCLK-E信号と同期をとるように、内部クロックCLK-I信号は、遅延クロック信号CLK-Dの４分の１クロック周期または９０°前に発生される。その結果、内部クロックCLK-I信号は、NANDゲート７０を介してデータＤ信号全体をクロックすることができる。従って、NANDゲート７０の出力における信号ＯＵＴは、データ信号Ｄの全部分の間、ローになる。
外部クロックCLK-E信号の周波数が大幅に変動することが予測される場合、ＶＣＯ４２は、異なる周波数帯域で動作するようにスイッチされるように構成されるべきである。異なる周波数帯域または範囲で動作することによって、ループフィルタ４０の出力は、内部クロックCLK-I信号の周波数を比較的狭い範囲で調節すればよく、これにより、「位相ジッタ」を最小化する。位相ジッタは、ループフィルタ４０からＶＣＯ４２の周波数制御入力に与えられた信号上のノイズから発生する。基本的に、制御電圧の所定の変化についてのＶＣＯ周波数出力におけるより大きな変化は、位相ロックループ３４がロックされる場合により大きな位相ジッタとなる。別個の周波数帯域で動作するＶＣＯ４２および制御電圧を用いてＶＣＯ４２の周波数をこの帯域内でのみ調節することにより、制御電圧の所定の変化についての周波数の変化は、比較的小さい。これらの特徴を有する電圧制御発振器４２は従来のものであり、且つ、当業者の能力の範囲内にあるものである。ＶＣＯ４２の周波数帯域は、外部クロック信号CLK-Eの周波数を示すデータを含む速度レジスタ７４からのデータ信号によって選択される。データは、キーボード等の従来の入力装置７６を介して速度レジスタ７４にロードされ得る。あるいは、データは、他の手段によって速度レジスタ７４に記録され得る。好適には、速度レジスタ７４は、外部クロックCLK-E信号のそれぞれ許容可能な周波数に対応する複数の記憶セル７８ａ−ｆを含む。記憶セル７８Ｃのうちの１つのセルのみがビット、つまり、論理「１」を含み、それぞれの周波数を外部クロックCLK-E信号の周波数として指定する。
以上のように、図３の、本発明３０の好適な実施形態は、外部クロックCLK-E信号の、集積回路３０を介して結合された時の大幅な遅延を補償することができる。
以上から、本明細書中に説明を目的として本発明の特定の実施形態を説明したが、本発明の精神および範囲から逸れることなくさまざまな修正を行い得ることが理解される。例えば、本発明の好適な実施形態は位相ロックルックを用いたが、遅延ロックループ、あるいは、内部クロック信号の位相が外部クロック信号と実質的に同じである遅延外部クロック信号から内部クロック信号を発生する他の手段を含む他の技術を用い得ることが理解される。同様に、本発明の好適な実施形態を、同期型または非同期型のダイナミックランダムアクセスメモリの一部分として例示することを目的として説明したが、他の集積回路装置の一部分として使用し得ることが理解される。従って、本発明は、添付の請求の範囲によってのみ限定される。

Claims

複数の内部回路（１４ａ．．．１４ｎ）に結合された外部クロック信号（ＣＬＫ−Ｅ）を受け取る複数の内部回路（１４ａ．．．１４ｎ）を有する集積回路（３０）において、該外部クロック信号（ＣＬＫ−Ｅ）に対して遅延された遅延外部クロック信号（ＣＬＫ−Ｄ）を受け取り、該遅延外部クロック信号（ＣＬＫ−Ｄ）から、該外部クロック信号（ＣＬＫ−Ｅ）に同期した内部クロック信号（ＣＬＫ−Ｉ）を生成するクロック回路であって、
該クロック回路は、
該遅延外部クロック信号を受け取る位相ロックループと、
該内部クロック信号と、該外部クロック信号に対応するタイミングを有するデータ信号とを受け取る論理回路であって、該内部クロック信号を用いて該データ信号のデータをクロックする論理回路と
を含み、
該位相ロックループは、
周波数制御信号によって決定された周波数を有する出力信号を生成する電圧制御発振器（ＶＣＯ）（４２）であって、該内部クロック信号（ＣＬＫ−Ｉ）がＶＣＯ出力信号から導出される、電圧制御発振器（ＶＣＯ）（４２）と、
該遅延外部クロック信号（ＣＬＫ−Ｄ）と該ＶＣＯ出力信号から導出された該内部クロック信号（ＣＬＫ−Ｉ）とを受け取り、該遅延外部クロック信号と該ＶＣＯ出力信号から導出された該内部クロック信号との間の位相の差分に対応するエラー信号（Ｅ）を生成する位相検出器（３６）と、
該エラー信号（Ｅ）と位相調整信号とを受け取り、該エラー信号（Ｅ）と該位相調整信号との組合せに対応する出力信号を生成する差動増幅器（３８）であって、該位相調整信号が該外部クロック信号（ＣＬＫ−Ｅ）の位相と該遅延外部クロック信号（ＣＬＫ−Ｄ）の位相との差分に対応する、差動増幅器（３８）と、
該差動増幅器（３８）からの出力信号を受け取るループフィルタ（４０）であって、該ループフィルタ（４０）は、該差動増幅器の出力信号から該周波数制御信号を生成し、該ＶＣＯ（４２）、該位相検出器（３６）、該差動増幅器（３８）および該ループフィルタ（４０）は、該外部クロック信号（ＣＬＫ−Ｅ）に同期し、かつ、該外部クロック信号（ＣＬＫ−Ｅ）の位相と該遅延外部クロック信号（ＣＬＫ−Ｄ）の位相との差分に等しい一定の位相オフセットであって、該遅延外部クロック信号（ＣＬＫ−Ｄ）からの一定の位相オフセットを有するように強制される内部クロック信号（ＣＬＫ−Ｉ）を該遅延外部クロック信号（ＣＬＫ−Ｄ）から生成するように、位相ロックループとして接続されている、ループフィルタ（４０）と
を含む、クロック回路。
前記外部クロック信号（ＣＬＫ−Ｅ）の複数の所定の周波数範囲のうちの１つを示すデータを記憶する記憶装置（７４）を更に含み、
前記ＶＣＯ（４２）は、該複数の所定の周波数範囲の各々にそれぞれ対応する複数の別個の周波数帯域の各々において動作可能であり、前記ＶＣＯ出力信号の周波数が、前記周波数制御信号に応答して該複数の周波数帯域の各々の範囲内で調節可能であり、該ＶＣＯ（４２）は、記憶装置（７４）に結合されており、複数の所定の周波数のうちの１つを示すデータを該記憶装置（７４）から受け取り、該記憶装置（７４）から受け取った、該複数の所定の周波数範囲のうちの１つを示すデータに対応する周波数帯域内で該ＶＣＯ（４２）を動作させる、請求項１に記載のクロック回路。
前記記憶装置は、プログラム可能なレジスタ（７４）を含み、前記クロック回路は、複数の所定の周波数のうちの１つを示すデータを該レジスタ（７４）に入力するように構成された入力装置（７６）を更に含む、請求項２に記載のクロック回路。
前記レジスタ（７４）は、複数の記憶セル（７８ａ−７８ｆ）を含み、該複数の記憶セル（７８ａ−７８ｆ）の各々は、前記複数の所定の周波数範囲のうちの１つに対応し、該レジスタは、所定のデータビットを該複数の記憶セル（７８ａ−７８ｆ）のうちの１つにのみ記憶することによってプログラムされる、請求項３に記載のクロック回路。
前記集積回路の前記複数の内部回路（１４ａ．．．１４ｎ）は、ダイナミックランダムアクセスメモリを含む、請求項１に記載のクロック回路。
複数の内部回路（１４ａ．．．１４ｎ）に結合された外部クロック信号（ＣＬＫ−Ｅ）を受け取る複数の内部回路（１４ａ．．．１４ｎ）を有する集積回路（３０）において、該外部クロック信号（ＣＬＫ−Ｅ）に対して遅延された遅延外部クロック信号（ＣＬＫ−Ｄ）を受け取り、該遅延外部クロック信号（ＣＬＫ−Ｄ）から、該外部クロック信号（ＣＬＫ−Ｅ）に同期した内部クロック信号（ＣＬＫ−Ｉ）を生成するクロック回路であって、
該クロック回路は、
該内部クロック信号（ＣＬＫ−Ｉ）を生成するロックループ（３６，３８，４０，４２）であって、該ロックループは、該遅延外部クロック信号（ＣＬＫ−Ｄ）と該内部クロック信号（ＣＬＫ−Ｉ）とを受け取る位相検出器（３６）を含み、所定の一定のオフセットと、該遅延外部クロック信号と該内部クロック信号との間の位相の差分（Ｅ）との組合わせに対応する出力信号を生成する差動増幅器をさらに含み、該ロックループは、該出力信号に応答して該内部クロック信号の周波数および位相を制御する、ロックループ（３６，３８，４０，４２）と、
該ロックループがロックされた場合に該内部クロック信号（ＣＬＫ−Ｉ）の位相と該遅延外部クロック信号（ＣＬＫ−Ｄ）の位相との間の該所定の一定のオフセットを生成するオフセット回路（Ｖ，５６，５８）であって、該内部クロック信号（ＣＬＫ−Ｉ）の位相が該外部クロック信号（ＣＬＫ−Ｅ）の位相と実質的に同じになるように、該所定の一定のオフセットは、該外部クロック信号（ＣＬＫ−Ｅ）の位相と該遅延外部クロック信号（ＣＬＫ−Ｄ）の位相との差分に対応する、オフセット回路（Ｖ，５６，５８）と、
該内部クロック信号と、該外部クロック信号に対して固定のタイミング関係を有するデジタル信号とを受け取る論理回路であって、該内部クロック信号を用いて該デジタル信号のデータをクロックする論理回路と
を含む、クロック回路。
前記ロックループは、位相ロックループ（３６，３８，４０，４２）を含む、請求項６に記載のクロック回路。
前記外部クロック信号（ＣＬＫ−Ｅ）の複数の所定の周波数範囲のうちの１つを示すデータを記憶する記憶装置（７４）と、
該複数の所定の周波数範囲にそれぞれ対応する複数の別個の周波数帯域のうちの１つにおいて動作することが可能な電圧制御発振器（ＶＣＯ）（４２）であって、電圧制御発振器（ＶＣＯ）（４２）は、該記憶装置（７４）に結合されており、該複数の周波数範囲のうちの１つを示すデータを該記憶装置から受け取り、該記憶装置から受け取った、該複数の所定の周波数範囲のうちの１つを示すデータに対応する周波数帯域で動作する、電圧制御発振器（ＶＣＯ）（４２）と
を更に含む、請求項７に記載のクロック回路。
前記記憶装置（７４）は、プログラム可能なレジスタを含み、前記クロック回路は、複数の所定の周波数のうちの１つを示すデータを該レジスタ（７４）に入力するように構成された入力装置（７６）を更に含む、請求項８に記載のクロック回路。
前記レジスタは、複数の記憶セル（７８ａ−７８ｆ）を含み、該複数の記憶セル（７８ａ−７８ｆ）の各々は、前記複数の所定の周波数範囲のうちの１つに対応し、該レジスタは、所定のデータビットを該複数の記憶セル（７８ａ−７８ｆ）の１つにのみ記憶することによってプログラムされる、請求項９に記載のクロック回路。
前記集積回路（３０）の前記複数の内部回路は、ダイナミックランダムアクセスメモリを含む、請求項６に記載のクロック回路。
外部クロック信号（ＣＬＫ−Ｅ）を受け取るダイナミックランダムアクセスメモリ（３０）であって、
該外部クロック信号が結合された複数のダイナミックランダムアクセスメモリ回路（１４ａ−１４ｎ）であって、該外部クロック信号が、該複数のダイナミックランダムアクセスメモリ回路（１４ａ−１４ｎ）に結合された時に、該外部クロック信号が遅延されることにより、該複数のダイナミックランダムアクセスメモリ回路は、遅延外部クロック信号（ＣＬＫ−Ｄ）を受け取る、複数のダイナミックランダムアクセスメモリ回路と、
該外部クロック信号に同期した内部クロック信号を受け取るように、かつ、該クロック信号と固定のタイミング関係を有するデジタル信号をさらに受け取るように構成された論理回路（７０）であって、該内部クロック信号を用いて該デジタル信号のデータをクロック論理回路（７０）と、
該内部クロック信号を生成する位相ロックループ（３６−４２）であって、該位相ロックループは、該遅延外部クロック信号と該内部クロック信号とを受け取る位相検出器（３６）を含み、所定の一定のオフセットと、該遅延外部クロック信号と該内部クロック信号との間の位相の差分との組合わせに対応する出力信号を生成する差動増幅器をさらに含み、該出力信号に応答して該内部クロック信号の周波数を制御する、位相ロックループ（３６−４２）と、
該位相ロックループがロックされた場合に該内部クロック信号の位相と該遅延外部クロック信号の位相との間の該所定の一定のオフセットを生成するオフセット回路（Ｖ，５６，５８）であって、該内部クロック信号（ＣＬＫ−Ｉ）の位相が該外部クロック信号（ＣＬＫ−Ｅ）の位相と実質的に同じであるように、該所定の一定のオフセットは、該外部クロック信号の位相と該遅延外部クロック信号の位相との間の差分に対応する、オフセット回路（Ｖ，５６，５８）と
を含む、ダイナミックランダムアクセスメモリ。
前記外部クロック信号の複数の所定の周波数範囲のうちの１つを示すデータを記憶する記憶装置（７４）と、
該複数の所定の周波数範囲にそれぞれ対応する複数の別個の周波数帯域のうちの１つにおいて動作することが可能な電圧制御発振器（ＶＣＯ）（４２）であって、該電圧制御発振器（ＶＣＯ）（４２）は、該記憶装置（７４）に結合されており、該複数の周波数範囲のうちの１つを示すデータを該記憶装置から受け取り、該記憶装置から受け取った、複数の所定の周波数範囲のうちの１つを示すデータに対応する周波数帯域で動作する、電圧制御発振器（ＶＣＯ）（４２）と
を更に含む、請求項１２に記載のダイナミックランダムアクセスメモリ。
前記記憶装置は、プログラム可能なレジスタ（７４）を含み、前記クロック回路は、複数の所定の周波数のうちの１つを示すデータを該レジスタ（７４）に入力するように構成された入力装置を更に含む、請求項１３に記載のダイナミックランダムアクセスメモリ。
前記レジスタは、複数の記憶セル（７８ａ−７８ｆ）を含み、該複数の記憶セル（７８ａ−７８ｆ）の各々は、複数の所定の周波数範囲の１つに対応し、該レジスタは、所定のデータビットを該複数の記憶セル（７８ａ−７８ｆ）のうちの１つにのみ記憶することによってプログラムされる、請求項１４に記載のダイナミックランダムアクセスメモリ。
集積回路（３０）内の複数の回路（１４ａ−１４ｎ）に結合された外部クロック信号に同期した内部クロック信号を生成する方法であって、該外部クロック信号（ＣＬＫ−Ｅ）が該複数の回路（１４ａ−１４ｎ）に結合された時に該外部クロック信号（ＣＬＫ−Ｅ）が遅延され、該複数の回路（１４ａ−１４ｎ）は、遅延外部クロック信号（ＣＬＫ−Ｄ）を受け取り、
該方法は、
該遅延外部クロック信号の位相と該内部クロック信号の位相とを比較することと、
該外部クロック信号の位相と該遅延外部クロック信号の位相との差分に対応する一定の位相オフセットによって、該遅延外部クロック信号（ＣＬＫ−Ｄ）の位相と該内部クロック（ＣＬＫ−Ｉ）信号の位相との比較をオフセットすることと、
該一定の位相オフセットと、該遅延外部クロック信号と該内部クロック信号との間の位相の差分との組合わせに対応する出力信号を生成することと、
該出力信号によって決定された周波数および位相を有する信号を該内部クロック信号（ＣＬＫ−Ｉ）として生成することと
を包含し、
該内部クロック信号は、該遅延外部クロック信号（ＣＬＫ−Ｄ）に対する位相であって、該一定の位相オフセットに等しい位相を有しており、かつ、該外部クロック信号（ＣＬＫ−Ｅ）に同期しており、
該内部クロック信号は、該外部クロック信号と固定のタイミング関係を有するデジタル信号のデータをクロックするように用いられる、方法。
前記外部クロック信号の複数の所定の周波数範囲のうちの１つ示すデータを記憶することと、
該複数の所定の周波数範囲にそれぞれ対応する前記内部クロック信号の複数の別個の周波数帯域のうちの１つを選択することであって、複数の所定の周波数のうちの１つを示す記憶されたデータに基づいて、該別個の周波数帯域が選択される、ことと、
該遅延外部クロック信号の位相と該内部クロック信号の位相との間のオフセット比較の関数として、該選択された周波数帯域内で該内部クロック信号の位相および周波数を調整するステップと
を更に含む、請求項１６に記載の方法。
前記集積回路（３０）内の前記複数の回路（１４ａ−１４ｎ）は、ダイナミックランダムアクセスメモリを含む、請求項１６に記載の方法。