JP3923278B2 - 半導体メモリ素子 - Google Patents
半導体メモリ素子 Download PDFInfo
- Publication number
- JP3923278B2 JP3923278B2 JP2001171464A JP2001171464A JP3923278B2 JP 3923278 B2 JP3923278 B2 JP 3923278B2 JP 2001171464 A JP2001171464 A JP 2001171464A JP 2001171464 A JP2001171464 A JP 2001171464A JP 3923278 B2 JP3923278 B2 JP 3923278B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- bit line
- interlayer insulating
- insulating film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体メモリ素子に係り、特にＣＯＢ（Ｃａｐａｃｉｔｏｒ Ｏｖｅｒ Ｂｉｔｌｉｎｅ）構造のＤＲＡＭ素子にてビットラインまたはキャパシタの下部電極と半導体基板とを連結させる連結体をそれぞれ１回のマスク工程で形成し、連結体形成工程の誤整列マージンを確保できる半導体メモリ素子に関する。
【０００２】
【従来の技術】
半導体メモリ素子、例えばＤＲＡＭなどが高集積化されるにつれ、ビットラインをキャパシタ下部に配置している。一方、キャパシタの下部電極とＤＲＡＭが形成される半導体基板の活性領域（例えば、トランジスタのソース領域）を連結させるための下部電極連結体及びビットラインと半導体基板の他の活性領域（例えば、トランジスタのドレーン領域）とを連結させるためのビットライン連結体はそれぞれ２回のマスク工程を通じ形成されている。ここで、下部電極連結体及びビットライン連結体はそれぞれ半導体基板の活性領域と直接接触するコンタクトプラグと、コンタクトプラグと下部電極またはビットライン間に配置されるコンタクトパッドとよりなる。
【０００３】
ところで、コンタクトパッドとコンタクトプラグとは接触面を形成するので、下部電極連結体及びビットライン連結体の全体抵抗が増加するようになり、このような抵抗増加は半導体メモリ素子の動作速度を低下させるようになる。
【０００４】
また、下部電極連結体及びビットライン連結体を形成するために実施するフォトレジストマスク製作及び除去過程が、３回または４回反復されるので、工程が多少複雑であり、反復されるマスク除去工程により半導体基板が損傷される可能性が高まる。
【０００５】
一方、半導体メモリ素子が高集積化されるにつれ、前述したコンタクトパッド及びコンタクトプラグ用コンタクトホール形成時の誤整列マージンを確保するのに限界が生じている。
【０００６】
前述した問題点を図１ないし図８を参考に詳細に説明する。
【０００７】
図１、図２、図３、図６及び図８の半導体メモリ素子はセル領域Ｃと周辺回路領域Ｐに分けられている。図４、図５及び図７は半導体メモリ素子のセル領域Ｃだけを図示した。
【０００８】
ここで、ビットラインコンタクトプラグ及び下部電極コンタクトプラグはそれぞれ基板の活性領域及びゲート電極と直接連結する部分を指し、ビットラインコンタクトパッド及び下部電極コンタクトパッドはそれぞれビットラインコンタクトプラグと基板上に形成されたビットライン及び下部電極コンタクトプラグとキャパシタの下部電極を連結させる部分を指す。一方、ビットラインコンタクトプラグ（または下部電極コンタクトプラグ）及びビットラインコンタクトパッド（または下部電極コンタクトパッド）のそれぞれまたは両者が存在する時はこれらの組み合わせをビットラインコンタクト連結体（または下部電極コンタクト連結体）として記述する。
【０００９】
図１において、半導体基板１００の活性領域は素子分離領域１０２により限定される。素子分離領域１０２はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）またはＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）などの方法を利用して形成でき、高集積半導体メモリ素子ではＳＴＩ方法を利用することが望ましい。
【００１０】
次に、ゲート電極Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇ７及びＧ８をマスクとして利用して半導体基板の導電型と異なる導電型を持つイオンを基板に注入してドレーン及びソース領域（１０３及び１０５の一部）を形成する。
【００１１】
キャッピング膜またはキャッピング膜パターン１１１は以後に形成される層間絶縁膜１１２に対してエッチング選択比が高い物質より構成されることが望ましく、例えば層間絶縁膜１１２と異なる物質より構成されるが、シリコン窒化膜、アルミニウム酸化膜またはタンタル酸化膜などが使われうる。
【００１２】
続いて、ゲート電極Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇ７及びＧ８が形成された半導体基板１００の全面に絶縁膜を塗布してエッチングバックし、ゲート電極Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇ７及びＧ８及びキャッピング膜パターン１１１側壁にスペーサ１０６を形成する。スペーサ１０６もこの後に形成される層間絶縁膜１１２と異なる物質より構成するのであるが、エッチング選択比が高い物質より構成することが望ましい。
【００１３】
ここで、ゲート電極Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇ７またはＧ８、キャッピング膜パターン１１１及びスペーサ１０６よりなった構造体をゲート電極構造体と名づける。
【００１４】
一方、スペーサ１０６形成後に高濃度の不純物イオンを基板に注入し、ＬＤＤ構造のドレーン及びソース領域１０３、１０５を形成することにより、第１ないし第８トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７及びＴ８を完成する。第１ないし第５トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４及びＴ５はセル領域Ｃに形成され、第６ないし第８トランジスタＴ６、Ｔ７及びＴ８は周辺回路領域Ｐに形成される。ここで、ＬＤＤ構造のドレーン及びソース領域をそれぞれドレーン及びソース領域と記述する。
【００１５】
一方、第５トランジスタＴ５は第１ないし第４トランジスタＴ１、Ｔ２、Ｔ３及びＴ４と同一または異なる導電型のチャンネルを持てる。基板の導電型と異なる導電型のチャンネルを持つためには基板と異なる導電型のウェル（図示せず）を基板内に形成してウェル内に隣接トランジスタのソース及びドレーン領域を形成する。
【００１６】
スペーサ１０６が形成されたセル領域Ｃ及び周辺回路領域Ｐの半導体基板１００の全面に平坦化された第１層間絶縁膜１１２を形成する。
【００１７】
続いて、セル領域Ｃの第１層間絶縁膜１１２をエッチングし、セル領域ＣのトランジスタＴ１、Ｔ２、Ｔ３、Ｔ４及びＴ５のドレーン及びソース領域１０３、１０５を露出させる第１コンタクトホールを形成する。一方、キャッピング膜パターン１１１及びスペーサ１０６が第１層間絶縁膜１１２に対して高いエッチング選択比を持つ物質より構成されれば、第１コンタクトホールはキャッピング膜パターン１１１及びスペーサ１０６により自己整列方式により形成される。
【００１８】
次に、第１コンタクトホールが備わった第１層間絶縁膜１１２上に第１コンタクトホールを充填するように導電性物質のポリシリコン膜１１４を形成する。
【００１９】
図２において、ポリシリコン膜１１４を対象に第１層間絶縁膜１１２の上面が実質的に露出されるまで化学機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）またはエッチングバックを実施して半導体基板のセル領域Ｃのドレーン領域１０３及びソース領域１０５にそれぞれ連結するビットラインコンタクトプラグ１１４ｂとキャパシタ下部電極コンタクトプラグ１１４ａ、１１４ｃを形成する。
【００２０】
次に、周辺回路領域Ｐ及びセル領域Ｃのビットラインコンタクトプラグ１１４ｂ及び下部電極コンタクトプラグ１１４ａ、１１４ｃを含んだ半導体基板１００の全面に平坦化された第２層間絶縁膜１１６を形成する。
【００２１】
次に、ビットラインコンタクトプラグ１１４ｂの上部に位置する第２層間絶縁膜１１６をエッチングして第２コンタクトホールを形成する。一方、第２コンタクトホール形成時に、異なる位置にある第２層間絶縁膜１１６及び第１層間絶縁膜１１２がエッチングされ、セル領域Ｃに配置されるトランジスタＴ５の活性領域、例えばドレーン領域１０３を露出させる第３コンタクトホールを同時に形成する。
【００２２】
一方、周辺回路領域Ｐのゲート電極Ｇ６の金属または金属シリサイド膜パターン１１０を露出させる第４コンタクトホールを形成する工程は、第３コンタクトホール形成工程の初期段階と類似するように第２層間絶縁膜１１６をエッチングして第６トランジスタのＴ６のキャッピング膜パターン１１１を露出させる工程と、この後キャッピング膜パターン１１１を除去して金属膜または金属シリサイド膜パターン１１０を露出させる工程よりなる。第２コンタクトホールないし第４コンタクトホール形成後に第２層間絶縁膜１１６上に導電性物質のポリシリコン膜１１８を形成し、第２コンタクトホールないし第４コンタクトホールを充填する。
【００２３】
図３において、ポリシリコン膜１１８は第２層間絶縁膜１１６の上面が露出されるまで化学機械的研磨またはエッチングバックされ、ビットラインコンタクトパッド１１８ａとビットラインコンタクトプラグ１１８ｂ、１１８ｃとを形成する。ビットラインコンタクトプラグ１１８ｂ、１１８ｃはビットラインコンタクトパッドともにも命名できるのであるが、本明細書ではビットラインコンタクトプラグと命名して使用する。トランジスタＴ２とトランジスタＴ３との間の活性領域１０３とビットライン１２０とを連結させるビットライン連結体は、ビットラインコンタクトプラグ１１４ｂとビットラインコンタクトプラグ１１８ａとよりなり、トランジスタＴ５とビットライン１２０とを連結させるビットライン連結体はビットラインコンタクトプラグ１１８ｂであり、トランジスタＴ６をビットライン１２０に連結させる連結体はビットラインコンタクトプラグ１１８ｃである。
【００２４】
次に、ビットラインコンタクトパッド１１８ａ及びビットラインコンタクトプラグ１１８ｂ、１１８ｃを含む半導体基板上に金属拡散防止膜及び金属膜を塗布した後でパターニングしてビットライン１２０を形成する。金属拡散防止膜としてはＴｉＮまたはＴｉＷを使用し、金属膜としてはＴｉ、ＷまたはＡｌを使用できる。
【００２５】
以後の集積工程からビットライン１２０を保護するために、ビットライン１２０を含んだ半導体基板の全面に絶縁膜を形成した後でエッチングバック工程を実施し、スペーサを含むキャッピング膜パターン１２２を形成する。セル領域Ｃ及び周辺回路領域Ｐに塗布された絶縁膜はビットラインが形成された部分を除いて全て除去され、周辺回路領域Ｐでのキャッピング膜パターン１２２はビットライン１２０だけを包む。
【００２６】
続いて、キャッピング膜パターン１２２が形成された半導体基板の全面に平坦化された第３層間絶縁膜１２４を形成する。接触型フォトレジストマスク（図５の１６０）を使用してセル領域Ｃの第３層間絶縁膜１２４及びその下部の第２層間絶縁膜１１６をエッチングすることにより、キャパシタ下部電極コンタクトプラグ１１４ａ、１１４ｃを露出させる第５コンタクトホール１２５を形成する。
【００２７】
一方、第５コンタクトホールの形成時に使われる接触型フォトレジストマスクパターン（図５の１６０）が配置された平面図が図４に図示された。図４にて参照番号１５０と表示された部分だけ接触型フォトレジストマスクパターン（図５の１６０）により露出された部分であり、その下部の第３層間絶縁膜１２４が露出される。
【００２８】
具体的に検討してみれば、図４では、Ｙ軸方向に伸びる第１ないし第４ゲート電極Ｇ１、Ｇ２、Ｇ３、Ｇ４がＸ軸方向に平行するように配置されており、ビットライン１２０は第２層間絶縁膜１１６を挟んで第１ないし第４ゲート電極Ｇ１、Ｇ２、Ｇ３、Ｇ４上に配置され、第１ないし第４ゲート電極と直交する。第１ゲート電極Ｇ１と第２ゲート電極Ｇ２との間及び第３ゲート電極Ｇ３と第４ゲート電極Ｇ４との間にはそれぞれ下部電極コンタクトプラグ１１４ａ、１１４ｃが配置され、第２ゲート電極Ｇ２と第３ゲート電極Ｇ３との間にはビットラインコンタクトプラグ１１４ｂがゲート電極の伸張方向に配置されている。一方、ビットラインのキャッピング膜パターン１２２とその上部に形成されている第３層間絶縁膜１２４は図示されていない。
【００２９】
図４のＶＩ−ＶＩに沿った断面図（別途に図示せず）の観点から検討すれば、第５コンタクトホール１２５形成のためのエッチング工程を進行すれば、第２ゲート電極Ｇ２及び第３ゲート電極Ｇ３上部の第２層間絶縁膜１１６及び第３層間絶縁膜１２４はエッチングされずに突出部を形成し、第１ゲート電極Ｇ１と第２ゲート電極Ｇ２との間及び第３ゲート電極Ｇ３と第４ゲート電極Ｇ４との間の第２層間絶縁膜１１６及び第３層間絶縁膜１２４は除去され、図３に図示されたような第５コンタクトホール１２５が形成される。
【００３０】
反面、図４のＶ−Ｖに沿った断面図は図５に図示された。図５を検討すれば、半導体基板１００上に、第１ゲート電極Ｇ１と第２ゲート電極Ｇ２との間で自己整列された下部電極コンタクトプラグ１１４ａがゲート電極に沿って伸びる。下部電極コンタクトプラグ１１４ａ上には、第２層間絶縁膜１１６がゲート電極と垂直方向に形成されている。
【００３１】
第２層間絶縁膜１１６上にキャッピング膜パターン１２２に包まれたビットライン１２０が形成され、それぞれのビットライン１２０はゲート電極の伸張方向（Ｙ方向）に相互離隔され配置されている。次に、キャッピング膜パターン１２２を含む第２層間絶縁膜１１６上に第３層間絶縁膜１２４が配置されている。そして第３層間絶縁膜１２４上にキャッピング膜パターン１２２間の第２層間絶縁膜１１６及び第３層間絶縁膜１２４をエッチングして第５コンタクトホール１２５を形成するための接触型自己整列フォトレジストマスクパターン１６０が配置されている。
【００３２】
その後、図７に図示されたように、マスクパターン１６０を利用して第３層間絶縁膜１２４及び第２層間絶縁膜１１６をエッチングして第５コンタクトホール１２５を形成した後でその後接触型自己整列フォトレジストマスクパターン１６０を除去する。
【００３３】
次に、基板全面にポリシリコン膜１２６を基板全面に形成して第３層間絶縁膜１２４の上面が露出されるまでエッチングバックまたは化学機械的研磨を実施する。
【００３４】
具体的に、図４のＸ方向のＡ−Ａに沿ったセル領域Ｃを含んだ半導体メモリ素子のポリシリコン膜１２６のエッチングバックまたは化学機械的研磨後の断面図は図６に図示されており、図４のＹ方向のＢ−Ｂに沿ったセル領域の断面図は図７に図示された。すなわち、図６及び図７にて、ポリシリコン膜１２６は化学及び機械的研磨されてキャパシタ下部電極コンタクトパッド１２６ａ、１２６ｂを形成する。
【００３５】
その後、図６に図示されたように、下部電極コンタクトパッド１２６ａ、１２６ｂが形成されたセル領域Ｃの第３層間絶縁膜１２４上に開口部を具備したエッチング阻止層１２８を形成し、キャパシタを構成する下部電極１３０、誘電膜１３２及び上部電極１３４を形成する。
【００３６】
図８において、キャパシタが形成されたセル領域Ｃ及び周辺回路領域Ｐの半導体基板の全面に平坦化された第４層間絶縁膜１３６を形成する。第４層間絶縁膜１３６の所定部分がエッチングされてセル領域Ｃでは上部電極１３４の一部を露出させる第６コンタクトホールを形成する。第６コンタクトホール形成後、周辺回路領域Ｐの第３層間絶縁膜１２４、キャッピング膜パターン１２２、１１１、第２層間絶縁膜１１６及び第１層間絶縁膜１１２の所定部分をエッチングして第７コンタクトホール、第８コンタクトホール及び第９コンタクトホールを形成する。
【００３７】
ここで、第７コンタクトホールは周辺回路領域Ｐのビットライン１２０を露出させ、第８コンタクトホールは周辺回路領域Ｐの半導体基板の活性領域１０３を露出させ、第９コンタクトホールはゲート電極Ｇ８の金属膜または金属シリサイド膜パターン１１０を露出させる。第６ないし９コンタクトホールが形成された第４層間絶縁膜１３６上に第６ないし第９コンタクトホールが充填されるように金属膜（図示せず）を塗布した後で化学機械的研磨またはエッチングバックを実施して金属配線コンタクトプラグ１３８ａ、１３８ｂ、１３８ｃ、１３８ｄを形成する。その以、第４層間絶縁膜１３６上に金属膜（図示せず）を形成してパターニングし、金属配線コンタクトパッド１４０ａ、１４０ｂ、１４０ｃ及び１４０ｄを形成する。
【００３８】
ところで、ビットラインコンタクトプラグと下部電極コンタクトプラグとはそれぞれ一つのマスクを使用して同時に形成されるが、ビットライン及び下部電極を半導体基板の活性領域に連結させるためには３回のマスク工程が必要になる。すなわち、ビットライン連結体を形成するためには、下部電極コンタクトプラグと同時に形成されるビットラインコンタクトプラグのための第１マスクとビットラインコンタクトパッドを形成するための第２マスクが要求され、下部電極連結体を形成するためには、前述した第１マスクと下部電極コンタクトパッドとを形成するための第３マスクが要求される。従って、ビットライン連結体及び下部電極連結体を形成するための工程が多少複雑になる。
【００３９】
一方、ビットライン１２０はビットラインコンタクトプラグ１１４ｂとビットラインコンタクトパッド１１８ａを通じ半導体基板の活性領域１０３に連結し、下部電極１３０は下部電極コンタクトプラグ１１４ａ、１１４ｃと下部電極コンタクトパッド１２６ａ、１２６ｂを通じ半導体基板の活性領域１０５に連結する。従って、ビットライン連結体及び下部電極連結体はその内部に接合面を持つようになって接合抵抗の発生による全体抵抗が増加するようになる。こういう抵抗の増加はトランジスタ及びキャパシタの動作速度を低下させる。
【００４０】
また、下部電極コンタクトプラグ１２６ａ、１２６ｂを形成するための第５コンタクトホール１２５が、Ｙ軸方向に１Ｆ離隔され、Ｘ軸方向に３Ｆ離隔されるので、フォトレジストマスクパターン１６０の整列マージンが不足するようになる。すなわち、フォトレジストマスクパターン１６０がＹ軸方向に誤整列されれば、ビットライン１２０が隣接ビットライン１２０に連結してブリッジが発生する問題が生じる。さらに、第５コンタクトホールのエッチング工程が過度になれば、キャッピング膜パターン１２２が除去されてビットライン１２０が露出される。それでビットライン１２０が下部電極とショートする。
【００４１】
従って、誤整列マージンを確保するためにはビットライン１２０上に形成されるハードマスクのキャッピング膜パターン１２２を厚くせねばならない。ところで、キャッピング膜パターン１２２を厚くすれば、第５コンタクトホールが形成される第３層間絶縁膜１２４を構成する物質でビットライン構造体１２０、１２２間をボイドなしに充填し難くなる。
【００４２】
ボイドなくビットライン１２０間を絶縁物で充填するために液状のＳＯＧ、ＢＰＳＧなどを利用できる。しかし、ＳＯＧまたはＢＰＳＧに含まれていた酸素がビットライン１２０下部に侵入してビットライン１２０を酸化させることによりビットラインリフティング問題が発生する。
【００４３】
また、Ｘ軸及び／またはＹ軸方向にマスクパッド１６０が誤整列されれば、マスクパターン１６０が露出された部分にてゲート電極Ｇ１、Ｇ２、Ｇ３及びＧ４及びビットライン１２０上に形成されたハードマスクの窒化膜との重複マージンが小さくなる。従って、自己整列エッチング工程での選択比が良好になれない問題がある。
【００４４】
一方、接触型自己整列マスクパターン１６０を利用して第５コンタクトホールを形成する時、マスクパターン１６０が第３層間絶縁膜１２４に対して高いエッチング比を持てないのでマスクパターン１６０下部の第３層間絶縁膜１２４の一部も除去され、ビットライン１２０とビットライン１２０との間にブリッジが形成される。
【００４５】
一方、周辺回路領域の金属配線コンタクトプラグ１３８ｂ、１３８ｃ、１３８ｄを形成するために、厚い第４層間絶縁膜１３６と第３層間絶縁膜１２４、またはこれらの他に第２層間絶縁膜１１６及び第１層間絶縁膜１１２をエッチングしなければならないので、第５コンタクトホール形成エッチング工程に負担になる。
【００４６】
【発明が解決しようとする課題】
本発明の目的は、下部電極連結体及びビットライン連結体の形成時に使われるマスク数を減らし、これらの抵抗増加を抑制できる半導体メモリ素子を提供するところにある。
【００４７】
さらに、本発明の他の目的は、下部電極連結体とビットライン連結体の形成時の誤整列マージンを確保できる半導体メモリ素子を提供するところにある。
【００４８】
本発明のさらに他の目的は、半導体メモリ素子の周辺回路領域に形成される金属配線コンタクトプラグのエッチング工程の負担を減少させられる半導体メモリ素子を提供するところにある。
【００４９】
本発明のさらに他の目的は、セル領域のビットラインのリフティングを防止できる半導体メモリ素子を提供するところにある。
【００５０】
【課題を解決するための手段】
ビットライン連結体及び下部電極連結体の形成時に使われるマスク数を減らし、これらの抵抗を減少させて下部電極連結体の形成時の誤整列マージンを確保するために、本発明による半導体メモリ素子は、セル領域と周辺回路領域とを含む半導体メモリ素子の基板と、前記基板上の前記セル領域に形成され、ゲート電極、ソース領域及びドレーン領域を持つ第１トランジスタと、前記基板上の前記周辺回路領域に形成され、ゲート電極、ソース領域及びドレーン領域を持つ第２トランジスタと、前記第１及び第２トランジスタを含んだ前記基板全面に形成され、前記セル領域に形成されるビットラインコンタクトホール及び下部電極コンタクトホール及び前記周辺回路領域に形成される下部金属配線コンタクトホールが提供された第１層間絶縁膜と、前記第１層間絶縁膜の前記ビットラインコンタクトホールに形成されて前記第１トランジスタの前記ドレーン領域と電気的に連結したビットライン連結体と、前記ビットライン連結体が形成された前記第１層間絶縁膜上に形成されて前記ビットライン連結体と電気的に連結したビットラインと、前記ビットラインを包むビットラインのキャッピング膜パターンと、前記第１層間絶縁膜の前記下部電極コンタクトホール内に形成されて前記第１トランジスタの前記ソース領域と電気的に連結し、前記ビットラインのキャッピング膜パターンの表面の水準まで伸び、その表面が前記ビットラインのキャッピング膜パターンの表面と同一水準で形成されるキャパシタの下部電極連結体と、前記下部電極連結体上部に形成され、下部電極、誘電膜及び上部電極を持つキャパシタと、前記第１層間絶縁膜の前記下部金属配線コンタクトホール内に形成されて第２トランジスタのドレーン領域またはゲート電極と連結する下部金属配線コンタクトプラグと、前記下部金属配線コンタクトプラグが形成された前記第１層間絶縁膜上に形成されて前記下部金属配線コンタクトプラグと電気的に連結した、前記ビットラインと同一構成の導電膜と、を具備し、前記周辺回路領域においては前記ビットラインのキャッピング膜パターンと同一構成のキャッピング膜が前記導電膜上を含む前記第１層間絶縁膜の上部全面に配置されることを特徴とする。
【００５１】
ここで、前記層間絶縁膜はシリコン酸化膜、シリコン窒化膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜、ＴＥＯＳ膜、オゾン−ＴＥＯＳ膜、ＰＥ−ＴＥＯＳ膜、ＵＳＧ膜、またはこれらの組み合わせ膜であり、前記ゲート電極のキャッピング膜パターン、前記ビットラインのキャッピング膜パターン及び前記側壁スペーサは前記層間絶縁膜と異なる物質よりなり、シリコン窒化膜、アルミニウム酸化膜、タンタル酸化膜または炭化シリコン膜またはこれらの組み合わせ膜よりなりうる。
【００５２】
本発明がなそうとする他の技術的課題のビットラインの酸化を防止するために、層間絶縁膜と前記ビットラインとの間にシリコン窒化膜またはシリコン酸化窒化膜のような酸化防止膜をさらに介在させることが望ましい。
【００５３】
また、半導体メモリ素子の周辺回路領域に形成される金属配線コンタクト形成時のエッチング工程の負担を減少させるために、セル領域と周辺回路領域とを含む半導体メモリ素子はその基板上に形成するのであるが、ゲート電極、ソース領域及びドレーン領域を持つ第１及び第２トランジスタ、前記第１及び第２トランジスタと同じく前記基板全面に形成された前記セル領域に形成されるビットラインコンタクトホール及び下部電極コンタクトホール、及び前記周辺回路領域に形成される金属配線コンタクトホールが提供された第１層間絶縁膜を含む。
【００５４】
さらに、半導体メモリ素子は導電性ビットライン連結体、ビットライン、ビットラインを包むビットラインのキャッピング膜パターン、キャパシタの下部電極連結体、キャパシタ及び周辺回路のドレーン領域またはゲート電極に連結する下部金属配線コンタクトプラグをさらに含む。ビットライン連結体は第１層間絶縁膜の前記ビットラインコンタクトホールに形成されて前記第１トランジスタのドレーン領域と電気的に連結し、ビットラインは前記ビットライン連結体が形成された前記第１層間絶縁膜上に形成されて前記ビットライン連結体と電気的に連結する。キャパシタの下部電極連結体は前記第１層間絶縁膜の前記下部電極コンタクトホール内に形成されて前記ビットラインのキャッピング膜パターンの水準まで伸び、前記ビットラインのキャッピング膜パターンと同一水準で形成されている。キャパシタは下部電極連結体上部に形成するのであるが、下部電極、誘電膜及び上部電極を持ち、下部金属配線コンタクトプラグは第１層間絶縁膜の前記金属配線コンタクトホール内に形成されて第２トランジスタのドレーン領域またはゲート電極と連結する。
【００５５】
ビットラインコンタクトホール及び下部電極コンタクトホールを自己整列方式を利用して形成するために、前記トランジスタは前記ゲート電極上部に形成されるゲート電極のキャッピング膜パターン及び前記ゲート電極と前記ゲート電極のキャッピング膜パターンの側壁に形成される側壁スペーサとをさらに含む。そして前記ゲート電極のキャッピング膜パターン、前記側壁スペーサ及び前記ビットラインのキャッピング膜パターンが前記第１層間絶縁膜に対して高いエッチング比を持つ物質よりならねばならない。
【００５６】
また半導体メモリ素子はキャパシタを包みつつ前記セル領域及び前記周辺回路領域を含む基板上に周辺回路領域に提供された金属配線コンタクトホールを具備する平坦化された第２層間絶縁膜をさらに含む。第２層間絶縁膜に形成された金属配線コンタクトホールは導電性物質で充填され、下部金属配線コンタクトプラグと電気的に連結する上部金属配線コンタクトプラグを形成する。
【００５７】
一方、ビットラインのキャッピング膜パターンは、周辺回路領域では前記ビットライン上部及び前記第１層間絶縁膜上に配置され、第２層間絶縁膜上に形成された金属配線コンタクトホール形成時のエッチング負担を緩和させる。
【００５８】
ビットライン連結体及び下部電極連結体の形成時に使われるマスク数を減らしてこれらの抵抗を減少させ、下部電極連結体の形成時の誤整列マージンを確保するための、本発明の異なる見地による半導体メモリ素子製造方法は、基板上にゲート電極、前記ゲート電極上に形成されるゲート電極のキャッピング膜パターン及び前記ゲート電極と前記ゲート電極のキャッピング膜パターンの側壁に形成されたゲート電極側壁スペーサを含むゲート電極構造体、ソース領域及びドレーン領域を持つトランジスタを形成する。トランジスタを含んだ前記基板全面に前記ゲート電極のキャッピング膜パターン及び前記ゲート電極側壁スペーサとエッチング選択比が高い物質よりなるのであるが、ビットラインコンタクトホールを具備する第１層間絶縁膜を形成する。ビットラインコンタクトホールを導電性物質で充填して前記ドレーン領域と電気的に連結するビットライン連結体を形成する。次に、前記ビットライン連結体を含んだ前記第１層間絶縁膜上にビットラインを形成し、ビットラインを包むビットラインのキャッピング膜パターンを形成する。ビットラインのキャッピング膜パターンが形成された前記第１層間絶縁膜の上部全面に前記ゲート電極のキャッピング膜パターン及び前記ゲート電極側壁スペーサに対してエッチング選択比が高い物質よりなる第２層間絶縁膜を形成する。第２層間絶縁膜のうち前記ソース領域に対応する部分に前記ビットラインの配列方向に沿って伸びる部分を露出させるマスクパターンを前記第２層間絶縁膜上に形成する。前記マスクパターンを利用して前記第２層間絶縁膜及び前記第１層間絶縁膜をエッチングし、前記ソース領域を露出させるキャパシタ下部電極コンタクトホールを形成する。前記下部電極コンタクトホールの底部から前記ビットラインのキャッピング膜パターンの水準まで前記導電性物質を充填し、前記ビットラインのキャッピング膜パターンと同一水準に位置するキャパシタの下部電極連結体を形成する。そしてキャパシタの下部電極連結体の上部に、下部電極、誘電膜及び上部電極を持つキャパシタを形成する。
【００５９】
具体的には、下部電極コンタクトホール形成するためには、前記第２層間絶縁膜のうち前記露出された部分を全部除去し、前記ビットラインのキャッピング膜パターンを利用して前記第１層間絶縁膜をエッチングする。
【００６０】
その後、キャパシタの下部電極連結体を形成するためには、前記下部電極コンタクトホールを含む前記基板全面に導電性物質膜を形成した後、前記導電性物質膜が形成された前記基板全面に対して前記ビットラインキャッピング膜の上面が実質的に露出されるまで化学機械的研磨工程またはエッチングバック工程を進行する。
【００６１】
ビットラインの酸化によるリフティングを防止するために、第１層間絶縁膜の形成段階と前記ビットラインコンタクトホールの形成段階との間に、前記ビットラインの酸化を防止する物質膜を形成し、前記ビットライン酸化防止物質膜をエッチングして前記ビットラインコンタクトホールを開放させる開口部を形成した後で、前記開口部の上端部まで導電性物質を充填してビットライン連結体とビットラインを連結させる。
【００６２】
また、半導体メモリ素子の周辺回路領域に形成される金属配線コンタクト形成時のエッチング工程の負担を減少させるために、セル領域と周辺回路領域とを含む半導体メモリ素子の基板を準備した後、前記セル領域及び前記周辺回路領域を含む前記基板上に、ゲート電極前記ゲート電極上面に形成されたゲート電極のキャッピング膜パターン及び前記ゲート電極と前記ゲート電極のキャッピング膜パターンの側壁に形成された側壁スペーサを含むゲート電極構造体、ソース領域及びドレーン領域を持つトランジスタを形成する。その後、前記トランジスタを含んだ前記基板全面に第１層間絶縁膜を形成し、第１層間絶縁膜をエッチングして前記セル領域にビットラインコンタクトホール及び前記周辺回路領域に金属配線コンタクトホールを同時に形成する。ビットラインコンタクトホール及び前記金属配線コンタクトホールを導電性物質で充填して前記セル領域に形成された前記ドレーン領域と連結したビットライン連結体及び前記周辺回路領域に形成された前記ドレーン領域または前記ゲート電極に連結する金属コンタクト連結体を同時に形成する。
【００６３】
ここで、前記ビットライン連結体及び前記金属コンタクト連結体を形成するためには、前記ビットラインコンタクトホール及び前記金属配線コンタクトホールが形成された前記第１層間絶縁膜上にポリシリコンまたは金属またはこれらの組み合わせのような導電性物質よりなった導電膜を形成する。前記第１層間絶縁膜の上面が実質的に露出されるまで前記導電膜を化学機械的研磨またはエッチングバックする。
【００６４】
そして、前記ビットライン連結体及び前記金属コンタクト連結体の形成段階後、前記ビットライン連結体及び前記金属コンタクト連結体が形成された前記第１層間絶縁膜上の所定部分にビットラインを形成して前記ビットライン連結体を前記ビットラインに連結させる。続いて、前記ビットラインを包むビットラインのキャッピング膜パターンを形成するのであるが、前記セル領域に配置されたビットラインのキャッピング膜パターンは前記セル領域のビットラインだけを包んで前記周辺回路領域に配置された前記ビットラインのキャッピング膜パターンは前記周辺回路領域に配置される前記ビットライン、前記第１層間絶縁膜の上面そして前記金属コンタクト連結体の上面を包むようにする。ここで周辺回路領域に位置するビットラインのキャッピング膜パターンはビットライン上に形成されるキャパシタを包む層間絶縁膜をエッチングして金属配線コンタクトホールを形成する時の乾燥式エッチング阻止層として使われる。
【００６５】
前記ビットラインのキャッピング膜パターンの形成段階後、前記ビットラインのキャッピング膜パターンが形成された前記基板全面に第２層間絶縁膜を形成する段階、前記第２層間絶縁膜のうち前記セル領域の前記ソース領域に対応する部分に前記ビットラインの配列方向に沿って伸びる部分を露出させるマスクパターンを、前記第２層間絶縁膜上に形成する段階、前記マスクパターンを利用して前記第２層間絶縁膜及び前記第１層間絶縁膜をエッチングし、前記ソース領域を露出させるキャパシタ下部電極コンタクトホールを形成する段階、前記下部電極コンタクトホールの底部から前記ビットラインのキャッピング膜パターンの水準まで前記導電性物質を充填し、前記ビットラインのキャッピング膜パターンと同一水準に位置するキャパシタの下部電極連結体を形成する段階、及び前記キャパシタの下部電極連結体の上部に、下部電極、誘電膜及び上部電極を持つキャパシタを形成する段階を行う。すなわち、下部電極コンタクトホールを一つのマスクを使用して形成できるようになり、工程段階を簡素化でき、下部電極連結体の抵抗増加も抑制できる。
【００６６】
また、前記ビットライン形成段階以前に前記第１層間絶縁膜上に前記ビットライン連結体を開放させる開口部を具備したシリコン窒化膜またはシリコン酸化窒化膜のようなビットライン酸化防止物質膜を形成し、前記ビットライン酸化防止物質膜に提供された前記開口部の上端部まで導電性物質で充填してビットラインの酸化を防止する。
【００６７】
具体的に、下部電極コンタクトホールを形成するためには、前述したマスクを使用して前記第２層間絶縁膜のうち前記露出された部分を全部除去し、続いて前記ビットラインのキャッピング膜パターンとを利用して前記第１層間絶縁膜を除去する。
【００６８】
具体的に、下部電極連結体を形成するためには、前記下部電極コンタクトホールを含む前記基板全面に導電性物質膜を形成し、前記導電性物質膜が形成された前記基板全面に対して前記ビットラインのキャッピング膜パターンの上面が実質的に露出されるまで化学機械的研磨工程またはエッチングバック工程を実施する。
【００６９】
また、前記ビットラインのキャッピング膜パターンとを形成するために、前記セル領域及び前記周辺回路領域を含んだ半導体基板の全面にビットラインキャッピング膜を形成し、前記セル領域を露出させるマスクパターンを前記ビットラインキャッピング膜上に形成する。次に、前記マスクパターンを利用して前記セル領域に位置した前記ビットラインキャッピング膜をエッチングバックして前記ビットラインのキャッピング膜パターンとを形成して前記マスクパターンを除去する。従って、セル領域に位置するビットラインキャッピング膜だけをエッチングするので、本エッチング工程の負担を減らせ、周辺回路領域のビットラインのキャッピング膜パターンは金属配線コンタクトホール形成時のエッチング阻止層として使われうる。
【００７０】
【発明の実施の形態】
以下本発明の効果及びこの点を添付した図面を参照して詳細に説明する。
【００７１】
図９、図１０、図１８、及び図１９には半導体メモリ素子のセル領域Ｃと周辺回路領域Ｐを示す。図１１ないし図１７には半導体メモリ素子のセル領域Ｃを示す。
【００７２】
図９において、半導体基板２００の活性領域は素子分離領域２０２により限定される。素子分離領域２０２はＳＴＩまたはＬＯＣＯＳなどの方法を利用して形成でき、高集積半導体メモリ素子ではＳＴＩ方法を利用することが望ましい。
【００７３】
次に、セル領域Ｃ及び周辺回路領域Ｐの半導体基板２００の全面に絶縁膜、ポリシリコン膜、金属膜または金属シリサイド膜及びキャッピング膜を形成した後でパターニングしてゲート電極絶縁膜パターン２０４、ポリシリコン膜パターン２０８、及び金属膜または金属シリサイド膜パターン２１０よりなったゲート電極Ｇ１１、Ｇ１２、Ｇ１３、Ｇ１４、Ｇ１５、Ｇ１６、Ｇ１７及びＧ１８及びゲート電極のキャッピング膜パターン２１１を順次的に形成する。
【００７４】
次に、半導体基板と異なる導電型を持つイオンを注入してドレーン及びソース領域（２０３、２０５の一部）を形成する。ゲート電極Ｇ１２を含むトランジスタのソース領域２０５はゲート電極Ｇ１１を含むトランジスタのソース領域と共通であり、ゲート電極Ｇ１２を含むトランジスタのドレーン領域２０３はゲート電極Ｇ１３を含むトランジスタのドレーン領域と共通である。
【００７５】
ゲート電極のキャッピング膜パターン２１１は以後に形成される層間絶縁膜２１２に対してエッチング選択比が高い物質より構成されることが望ましく、例えばシリコン窒化膜、アルミニウム酸化膜、炭化シリコン膜またはタンタル酸化膜などが使われうる。
【００７６】
続いて、ゲート電極Ｇ１１、Ｇ１２、Ｇ１３、Ｇ１４、Ｇ１５、Ｇ１６、Ｇ１７及びＧ１８が形成された半導体基板２００の全面に絶縁膜を塗布してエッチングバックし、ゲート電極Ｇ１１、Ｇ１２、Ｇ１３、Ｇ１４、Ｇ１５、Ｇ１６、Ｇ１７及びＧ１８及びゲート電極のキャッピング膜パターン２１１の側壁にスペーサ２０６を形成する。スペーサ２０６も以後に形成される層間絶縁膜２１２に対してエッチング選択比が高い物質より構成されることが望ましい。
【００７７】
ここで、ゲート電極絶縁膜パターン２０４、ゲート電極Ｇ１１、Ｇ１２、Ｇ１３、Ｇ１４、Ｇ１５、Ｇ１６、Ｇ１７及びＧ１８、ゲート電極のキャッピング膜パターン２１１及びスペーサ２０６よりなった構造体をゲート電極構造体と呼ぶ。
【００７８】
一方、スペーサ２０６を含んだゲート電極構造体の形成後に高濃度の不純物イオンを基板に注入し、ＬＤＤ構造のドレーン領域２０３及びソース領域２０５を形成することによりトランジスタＴ１１、Ｔ１２、Ｔ１３、Ｔ１４、Ｔ１５、Ｔ１６、Ｔ１７及びＴ１８を完成する。図９及び図１０そして図１２ないし図１９でのソース領域及びドレーン領域はＬＤＤ構造を持つ。ここで、ＬＤＤ構造のソース領域及びドレーン領域をそれぞれソース領域及びドレーン領域と呼ぶ。
【００７９】
スペーサ２０６が形成されたセル領域Ｃ及び周辺回路領域Ｐの半導体基板２００の全面に平坦化された第１層間絶縁膜２１２とビットライン酸化防止膜２１４を形成する。
【００８０】
続いて、マスク（図示せず）を使用して第１層間絶縁膜２１２及びビットライン酸化防止膜２１４の所定部分をエッチングし、セル領域ＣではトランジスタＴ１２、Ｔ１３、Ｔ１５のドレーン領域２０３を露出させる第１コンタクトホールを形成し、周辺回路領域ＰではトランジスタＴ１６、Ｔ１８の金属膜または金属シリサイド膜パターン２１０を露出させる第２コンタクトホール及びトランジスタＧ１７のドレーン領域２０３を露出させる第３コンタクトホールを形成する。特に、周辺回路領域Ｐに形成された第２コンタクトホール及び第３コンタクトホールは下部金属配線コンタクトホールとなるものであり、金属配線コンタクトホール全体の形成工程におけるエッチング負担を緩和させる役割を果たすようになる。すなわち、図８に示した従来工程において、周辺回路領域Ｐの第４層間絶縁膜１３６、第３層間絶縁膜１２４、キャッピング膜パターン１２２、１１１、第２層間絶縁膜１１６及び第１層間絶縁膜１１２の所定部分を一気にエッチングして第８コンタクトホール及び第９コンタクトホールを形成する場合と比較して、後述する工程で上部金属配線コンタクトホールを形成するだけで金属配線コンタクトホール全体が形成でき、エッチング負担を緩和させることができるのである。
【００８１】
一方、ゲート電極のキャッピング膜パターン２１１及びスペーサ２０６が第１層間絶縁膜２１２に対して高いエッチング選択比を持つ物質より構成されれば、第１コンタクトホールないし第３コンタクトホールはゲート電極のキャッピング膜パターン２１１及びスペーサ２０６により自己整列方式でエッチングされる。
【００８２】
ここで、第１層間絶縁膜２１２は、例えばシリコン窒化膜、シリコン酸化膜、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）膜、オゾン−ＴＥＯＳ膜、ＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ−ＴＥＯＳ）膜、またはＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、あるいはこれらの組み合わせ膜よりなる。
【００８３】
また、ゲート電極のキャッピング膜パターン２１１及びスペーサ２０６は第１層間絶縁膜と異なる物質より構成するのであるが、例えばシリコン窒化膜、アルミニウム酸化膜、タンタル酸化膜、または炭化シリコン膜、あるいはこれらの組み合わせ膜よりなりうる。
【００８４】
次に、半導体基板２００の全面に導電性のポリシリコン膜２１６を形成し、第１コンタクトホールないし第３コンタクトホールを充填する。
【００８５】
図１０において、ポリシリコン膜２１６はビットライン酸化防止膜２１４の上面が実質的に露出されるまでエッチングバックまたは化学機械的研磨工程が行われ、セル領域Ｃでは第１コンタクトホールを通じトランジスタＴ１２、Ｔ１５のドレーン領域２０３に連結する第１ビットラインコンタクト連結体２１６ａ、２１６ｂを形成する。
【００８６】
周辺回路領域Ｐでは第２コンタクトホールを通じトランジスタＴ１６、Ｔ１８のゲート電極Ｇ１６、Ｇ１８の上面と連結する第２ビットラインコンタクト連結体２１６ｃ、２１６ｅと第３コンタクトホールを通じトランジスタＴ１７のドレーン領域２０３と連結する第３ビットラインコンタクト連結体２１６ｄを形成する。
【００８７】
ここでビットライン酸化防止膜２１４の上面が「実質的に」露出されるということは、ビットライン酸化防止膜２１４の上面が全くエッチングされずに露出される理想的な場合とビットライン酸化防止膜２１４の上面の一部がエッチングされる実際的な場合を含むことを意味する。
【００８８】
次に、第１ビットラインコンタクト連結体ないし第３ビットラインコンタクト連結体２１６ａ、２１６ｂ、２１６ｃ、２１６ｄ及び２１６ｅを含む半導体基板２００の全面に金属拡散防止膜及び金属膜を塗布してパターニングし、セル領域Ｃにビットライン２１８、周辺回路領域Ｐにビットラインと同一構造の導電膜２１８を形成する（なお図においては周辺回路領域Ｐに形成したビットラインと同一の導電膜も、ビットラインと同じ金属膜により形成したものであるから符合２１８として示した）。金属拡散防止膜としてはＴｉＮ、またはＴｉＷを使用でき、金属膜としてはＴｉ、Ａｌ、またはＷなどを使用できる。
【００８９】
一方、第１コンタクトホールないし第３コンタクトホールを充填することにより、ポリシリコン膜２１６の代わりに金属拡散防止膜と金属膜とを使用もできる。
【００９０】
ビットライン２１８が形成された半導体基板２００の全面にビットライン２１８の保護用キャッピング膜（図示せず）を形成した後で、周辺回路領域Ｐ及びビットライン２１８上をマスキングするマスク（図示せず）を配置した状態で、エッチングバック工程を実施してビットラインのキャッピング膜パターン２２０ａを形成する。一方、周辺回路領域Ｐに形成されたビットラインキャッピング膜は除去されずにビットライン２１８、第２及び第３ビットラインコンタクト連結体２１６ｄ、２１６ｅ及びビットライン酸化防止膜２１４上に位置する。基板全面に形成されたビットラインキャッピング膜と対応してエッチングバック工程後に周辺回路領域Ｐに形成されているビットラインキャッピング膜を周辺回路領域Ｐのビットラインのキャッピング膜パターン２２０がセルＣ領域にはビットラインのキャッピング膜パターン２２０ａが形成されている。
【００９１】
次に、半導体基板２００の全面に第１層間絶縁膜２１２のようなまたは均等な物質よりなる第２層間絶縁膜２２２を形成し、図１１にて図示されたように参照番号２５０と図示された部分だけ露出されるようにするライン型自己整列マスク（図１２の２７０）を第２層間絶縁膜２２２上に配置する。
【００９２】
図１２は図１１のＸＩＩ−ＸＩＩに沿った半導体メモリ素子のセル領域の断面図であり、ライン型自己整列マスク２７０が第２層間絶縁膜２２２上に形成された状態を示す。
【００９３】
図１１において、ビットライン２１８はＸ軸方向に伸びてＹ軸方向に平行するように配列されていて、ゲート電極Ｇ１１、Ｇ１２、Ｇ１３及びＧ１４はＹ軸方向に伸びてＸ軸方向に平行するように配列されている。ゲート電極Ｇ１１、Ｇ１２、Ｇ１３及びＧ１４とビットライン２１８との間に配置される第１層間絶縁膜２１２とビットライン酸化防止膜２１４、ビットライン２１８を包むビットラインのキャッピング膜パターン２２０ａは図示されていない。さらに、参照番号２６０と表示された部分は下部電極コンタクトホールが形成される部分を示す。
【００９４】
一方、図１２にはゲート電極Ｇ１２のスペーサ２０６とゲート電極Ｇ１３のスペーサ２０６とにより自己整列で形成された第１コンタクトホール内に形成され、トランジスタＴ１２、Ｔ１３のドレーン領域２０３とビットライン２１８とを連結させる第１ビットラインコンタクト連結体２１６ａが図示にされている。ビットライン２１８上にはビットラインのキャッピング膜パターン２２０ａ及び第２層間絶縁膜２２２が順次的に形成されている。第２層間絶縁膜２２２上にはライン型自己整列フォトレジストマスクパターン２７０が形成されている。ライン型自己整列マスクはトランジスタＴ１１、Ｔ１２のソース領域２０５とトランジスタＴ１３、Ｔ１４のソース領域２０５上部の第２層間絶縁膜２２２を露出させる。
【００９５】
図１３は図１１のＸＩＩＩ−ＸＩＩＩに沿った半導体メモリ素子のセル領域の断面図であり、基板２００上に第１層間絶縁膜２１２が形成されている。第１層間絶縁膜２１２上にはビットライン酸化防止膜２１４、ビットライン２１８及びビットラインのキャッピング膜パターン２２０ａが離隔配置されている。次に、第２層間絶縁膜２２２がビットラインのキャッピング膜パターン２２０ａが含まれた基板２００の全面に形成されている。
【００９６】
ところで、ライン型自己整列フォトレジストマスクパターン２７０は第２層間絶縁膜２２２上に形成されていない。すなわち、ビットライン２１８上にはフォトレジストマスクが形成されていない。
【００９７】
次に、ライン型自己整列フォトレジストマスクパターン２７０を利用して下部電極コンタクトホール形成エッチング工程を実施する。図１１のＸＩＩ−ＸＩＩにともなう図１２の後続製造状態とビットライン２１８との間に形成される下部電極コンタクトホールは図１４に図示にされており、図１１のＸＩＩＩ−ＸＩＩＩに沿った図１３の後続製造状態は図１５に図示されている。
【００９８】
図１４において、ライン型自己整列フォトレジストマスクパターン２７０により露出された部分（下部電極コンタクトホールが形成される部分２６０）に該当する第２層間絶縁膜２２２とその下部の第１層間絶縁膜２１２とはエッチングされ、リセス２２３と突出部とを形成する。ビットラインキャッピング膜パターン２２０ａにより自己整列エッチングされた多数のグルーブ２２４は、図１５に示されたようにビットライン２１８の間のリセス２２３内で離隔配置されている。
【００９９】
次に、ライン型自己整列フォトレジストマスクパターン２７０を除去した後で、リセス２２３、突出部２２５及び溝２２４が形成された半導体基板２００の全面に導電性の物質であるポリシリコンよりなるポリシリコン膜２２６を形成する。図１４において、露出部分（下部電極コンタクトホールが形成される部分２６０）に該当するものであり、ポリシリコンにより充填されるビットライン２１８の間で形成されたグルーブは点線で示されている。
【０１００】
次に、基板全面に対してビットラインのキャッピング膜パターン２２０ａの上面が実質的に露出されるまでエッチングバックまたは化学機械的研磨工程を実施すれば、図１６及び図１７に図示されたように、Ｘ軸方形及びＹ軸方向に分離される多数の下部電極連結体２２８ａ、２２８ｂ（図１６では、点線で図示）が形成される。すなわち、下部電極連結体２２８ａはビットラインのキャッピング膜パターン２２０ａと同じ水準で形成される。ここで、ビットラインのキャッピング膜パターン２２０ａの上面が「実質的に」露出されるということは、ビットラインのキャッピング膜パターン２２０ａの上面が全くエッチングされない状態で露出される理想的な場合とビットラインのキャッピング膜パターン２２０ａの上面の一部がエッチングされる実際的な場合とも含むことを意味する。
【０１０１】
以後の工程はキャパシタを形成するためのものであり、図１８に示されたように、下部電極連結体２２８ａ、２２８ｂを含んだ半導体基板の全面にキャパシタ下部電極を形成するための第５コンタクトホールを持つ平坦化された第３層間絶縁膜２３０とエッチング阻止層２３４とを形成し、第５コンタクトホールを導電性物質で充填してプラグ２３２ａ、２３２ｂを形成した後でキャパシタの下部電極２３６を形成し、下部電極２３６上に誘電膜２３８と上部電極２４０とを順次的に形成する。
【０１０２】
図１９において、キャパシタが形成された半導体基板の全面には平坦化された第４層間絶縁膜２４２を形成する（第４層間絶縁膜２４２は特許請求の範囲における第２層間絶縁膜に相当する）。続いて、第４層間絶縁膜２４２をエッチングしてセル領域Ｃには上部電極２４０の一部を露出させる第６コンタクトホールを形成する。第６コンタクトホール形成後、周辺回路領域Ｐの第４層間絶縁膜２４２、第３層間絶縁膜２３０及びビットラインのキャッピング膜パターン２２０が除去され、下部に第２ビットラインコンタクト連結体２１６ｃが形成されているビットライン２１８、第３ビットラインコンタクト連結体２１６ｄ及び第２ビットラインコンタクト連結体２１６ｅの上面をそれぞれ露出させる第７コンタクトホールないし第９コンタクトホールを形成する。ここで、第８および第９コンタクトホールは上部金属配線コンタクトホールとなる。
【０１０３】
第６ないし９コンタクトホールが形成された第４層間絶縁膜２４２上にポリシリコン膜（図示せず）または金属膜（図示せず）を塗布した後で、エッチングバックまたは化学機械的研磨工程を実施して各コンタクトホールを充填する金属配線コンタクトプラグ２４４ａ、２４４ｂ、２４４４ｃ、２４４ｄを形成する。その後、金属膜（図示せず）を形成した後でパターニングして金属配線コンタクトパッド２４６ａ、２４６ｂ、２４６ｃ、２４６ｄを形成する。
【０１０４】
【発明の効果】
以上説明した本発明による効果は次の通りである。
【０１０５】
第一に、セル領域のビットライン連結体を形成するのに使われたマスクは一つであり、下部電極連結体を形成するのに使われたマスクも一つであるので、従来技術にてビットライン連結体及び下部電極連結体形成のために使われたマスク数に比べてその数が減少した。従って、マスク製作及び除去にともなう工程が多少簡単になった。
【０１０６】
第二に、ビットライン連結体と下部電極連結体それぞれが１回のエッチング工程と１回の導電性物質を充填する工程よりなるので、その内部に接合面が生ぜずに抵抗増加が抑制できる。
【０１０７】
特に、下部電極連結体がビットライン連結体より若干長い長さ（または高さ）を持つだけであるので、下部電極連結体の長さ減少による抵抗減少効果も得ることができる。
【０１０８】
第三に、セル領域Ｃのビットラインと接続されるコンタクトホール（第１コンタクトホール）形成時に周辺回路領域Ｐでは下部金属配線コンタクトホールが同時に形成される。従って、キャパシタ対面に形成される第４層間絶縁膜を含み基板に形成されたあらゆる層間絶縁膜をエッチングして金属配線プラグを形成する場合に比べてエッチング工程の負担が減少するようになる。
【０１０９】
第四に、ライン型自己整列マスクによりゲート電極の伸張方向に垂直になり、ソース領域上部に位置するビットライン上にはフォトレジストが存在しない。従って、フォトレジストとその下部の層間絶縁膜との不良な選択比に起因した下部電極連結体と下部電極連結体との間のブリッジは発生しない。
【０１１０】
第五に、ライン型フォトレジストマスクを使用して自己整列方式で下部電極コンタクトホールを形成するので、ビットラインの配列方向への誤整列が生じても下部電極コンタクトプラグ間のブリッジは発生しない。
【０１１１】
第六に、セル領域及び周辺回路領域に同時に形成されたビットライン酸化防止膜がセル領域でのビットラインの酸化を防止するのに使われ、周辺回路領域ではその後の上部金属配線コンタクトホール形成時のエッチング阻止層として使われうる。
【０１１２】
また、ビットラインのキャッピング膜パターン形成時にセル領域だけをオープンしてエッチングバック工程を実施することにより、エッチングバック工程の負担を減らすだけでなく、ビットラインのキャッピング膜パターンは周辺回路領域において、周辺回路領域の上部金属配線コンタクトホール形成時のエッチング阻止層としての役割も果たすようになる効果がある。
【図面の簡単な説明】
【図１】 従来技術による半導体メモリ素子の製造方法を示す図面である。
【図２】 従来技術による半導体メモリ素子の製造方法を示す図面である。
【図３】 従来技術による半導体メモリ素子の製造方法を示す図面である。
【図４】 従来技術による半導体メモリ素子の製造方法を示す図面である。
【図５】 従来技術による半導体メモリ素子の製造方法を示す図面である。
【図６】 従来技術による半導体メモリ素子の製造方法を示す図面である。
【図７】 従来技術による半導体メモリ素子の製造方法を示す図面である。
【図８】 従来技術による半導体メモリ素子の製造方法を示す図面である。
【図９】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１０】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１１】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１２】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１３】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１４】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１５】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１６】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１７】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１８】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１９】 本発明による半導体メモリ素子の製造方法を示す図面である。
【符号の説明】
２００ 半導体基板
２１６ｃ、２１６ｅ 第２ビットラインコンタクト連結体
２１６ｄ 第３ビットラインコンタクト連結体
２１８ ビットライン
２２０ キャッピング膜パターン
２２８ａ、２２８ｂ 下部電極連結体
２３０ 第３層間絶縁膜
２４０ 上部電極
２４２ 第４層間絶縁膜
【発明の属する技術分野】
本発明は、半導体メモリ素子に係り、特にＣＯＢ（Ｃａｐａｃｉｔｏｒ Ｏｖｅｒ Ｂｉｔｌｉｎｅ）構造のＤＲＡＭ素子にてビットラインまたはキャパシタの下部電極と半導体基板とを連結させる連結体をそれぞれ１回のマスク工程で形成し、連結体形成工程の誤整列マージンを確保できる半導体メモリ素子に関する。
【０００２】
【従来の技術】
半導体メモリ素子、例えばＤＲＡＭなどが高集積化されるにつれ、ビットラインをキャパシタ下部に配置している。一方、キャパシタの下部電極とＤＲＡＭが形成される半導体基板の活性領域（例えば、トランジスタのソース領域）を連結させるための下部電極連結体及びビットラインと半導体基板の他の活性領域（例えば、トランジスタのドレーン領域）とを連結させるためのビットライン連結体はそれぞれ２回のマスク工程を通じ形成されている。ここで、下部電極連結体及びビットライン連結体はそれぞれ半導体基板の活性領域と直接接触するコンタクトプラグと、コンタクトプラグと下部電極またはビットライン間に配置されるコンタクトパッドとよりなる。
【０００３】
ところで、コンタクトパッドとコンタクトプラグとは接触面を形成するので、下部電極連結体及びビットライン連結体の全体抵抗が増加するようになり、このような抵抗増加は半導体メモリ素子の動作速度を低下させるようになる。
【０００４】
また、下部電極連結体及びビットライン連結体を形成するために実施するフォトレジストマスク製作及び除去過程が、３回または４回反復されるので、工程が多少複雑であり、反復されるマスク除去工程により半導体基板が損傷される可能性が高まる。
【０００５】
一方、半導体メモリ素子が高集積化されるにつれ、前述したコンタクトパッド及びコンタクトプラグ用コンタクトホール形成時の誤整列マージンを確保するのに限界が生じている。
【０００６】
前述した問題点を図１ないし図８を参考に詳細に説明する。
【０００７】
図１、図２、図３、図６及び図８の半導体メモリ素子はセル領域Ｃと周辺回路領域Ｐに分けられている。図４、図５及び図７は半導体メモリ素子のセル領域Ｃだけを図示した。
【０００８】
ここで、ビットラインコンタクトプラグ及び下部電極コンタクトプラグはそれぞれ基板の活性領域及びゲート電極と直接連結する部分を指し、ビットラインコンタクトパッド及び下部電極コンタクトパッドはそれぞれビットラインコンタクトプラグと基板上に形成されたビットライン及び下部電極コンタクトプラグとキャパシタの下部電極を連結させる部分を指す。一方、ビットラインコンタクトプラグ（または下部電極コンタクトプラグ）及びビットラインコンタクトパッド（または下部電極コンタクトパッド）のそれぞれまたは両者が存在する時はこれらの組み合わせをビットラインコンタクト連結体（または下部電極コンタクト連結体）として記述する。
【０００９】
図１において、半導体基板１００の活性領域は素子分離領域１０２により限定される。素子分離領域１０２はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）またはＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）などの方法を利用して形成でき、高集積半導体メモリ素子ではＳＴＩ方法を利用することが望ましい。
【００１０】
次に、ゲート電極Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇ７及びＧ８をマスクとして利用して半導体基板の導電型と異なる導電型を持つイオンを基板に注入してドレーン及びソース領域（１０３及び１０５の一部）を形成する。
【００１１】
キャッピング膜またはキャッピング膜パターン１１１は以後に形成される層間絶縁膜１１２に対してエッチング選択比が高い物質より構成されることが望ましく、例えば層間絶縁膜１１２と異なる物質より構成されるが、シリコン窒化膜、アルミニウム酸化膜またはタンタル酸化膜などが使われうる。
【００１２】
続いて、ゲート電極Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇ７及びＧ８が形成された半導体基板１００の全面に絶縁膜を塗布してエッチングバックし、ゲート電極Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇ７及びＧ８及びキャッピング膜パターン１１１側壁にスペーサ１０６を形成する。スペーサ１０６もこの後に形成される層間絶縁膜１１２と異なる物質より構成するのであるが、エッチング選択比が高い物質より構成することが望ましい。
【００１３】
ここで、ゲート電極Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｇ７またはＧ８、キャッピング膜パターン１１１及びスペーサ１０６よりなった構造体をゲート電極構造体と名づける。
【００１４】
一方、スペーサ１０６形成後に高濃度の不純物イオンを基板に注入し、ＬＤＤ構造のドレーン及びソース領域１０３、１０５を形成することにより、第１ないし第８トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７及びＴ８を完成する。第１ないし第５トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４及びＴ５はセル領域Ｃに形成され、第６ないし第８トランジスタＴ６、Ｔ７及びＴ８は周辺回路領域Ｐに形成される。ここで、ＬＤＤ構造のドレーン及びソース領域をそれぞれドレーン及びソース領域と記述する。
【００１５】
一方、第５トランジスタＴ５は第１ないし第４トランジスタＴ１、Ｔ２、Ｔ３及びＴ４と同一または異なる導電型のチャンネルを持てる。基板の導電型と異なる導電型のチャンネルを持つためには基板と異なる導電型のウェル（図示せず）を基板内に形成してウェル内に隣接トランジスタのソース及びドレーン領域を形成する。
【００１６】
スペーサ１０６が形成されたセル領域Ｃ及び周辺回路領域Ｐの半導体基板１００の全面に平坦化された第１層間絶縁膜１１２を形成する。
【００１７】
続いて、セル領域Ｃの第１層間絶縁膜１１２をエッチングし、セル領域ＣのトランジスタＴ１、Ｔ２、Ｔ３、Ｔ４及びＴ５のドレーン及びソース領域１０３、１０５を露出させる第１コンタクトホールを形成する。一方、キャッピング膜パターン１１１及びスペーサ１０６が第１層間絶縁膜１１２に対して高いエッチング選択比を持つ物質より構成されれば、第１コンタクトホールはキャッピング膜パターン１１１及びスペーサ１０６により自己整列方式により形成される。
【００１８】
次に、第１コンタクトホールが備わった第１層間絶縁膜１１２上に第１コンタクトホールを充填するように導電性物質のポリシリコン膜１１４を形成する。
【００１９】
図２において、ポリシリコン膜１１４を対象に第１層間絶縁膜１１２の上面が実質的に露出されるまで化学機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）またはエッチングバックを実施して半導体基板のセル領域Ｃのドレーン領域１０３及びソース領域１０５にそれぞれ連結するビットラインコンタクトプラグ１１４ｂとキャパシタ下部電極コンタクトプラグ１１４ａ、１１４ｃを形成する。
【００２０】
次に、周辺回路領域Ｐ及びセル領域Ｃのビットラインコンタクトプラグ１１４ｂ及び下部電極コンタクトプラグ１１４ａ、１１４ｃを含んだ半導体基板１００の全面に平坦化された第２層間絶縁膜１１６を形成する。
【００２１】
次に、ビットラインコンタクトプラグ１１４ｂの上部に位置する第２層間絶縁膜１１６をエッチングして第２コンタクトホールを形成する。一方、第２コンタクトホール形成時に、異なる位置にある第２層間絶縁膜１１６及び第１層間絶縁膜１１２がエッチングされ、セル領域Ｃに配置されるトランジスタＴ５の活性領域、例えばドレーン領域１０３を露出させる第３コンタクトホールを同時に形成する。
【００２２】
一方、周辺回路領域Ｐのゲート電極Ｇ６の金属または金属シリサイド膜パターン１１０を露出させる第４コンタクトホールを形成する工程は、第３コンタクトホール形成工程の初期段階と類似するように第２層間絶縁膜１１６をエッチングして第６トランジスタのＴ６のキャッピング膜パターン１１１を露出させる工程と、この後キャッピング膜パターン１１１を除去して金属膜または金属シリサイド膜パターン１１０を露出させる工程よりなる。第２コンタクトホールないし第４コンタクトホール形成後に第２層間絶縁膜１１６上に導電性物質のポリシリコン膜１１８を形成し、第２コンタクトホールないし第４コンタクトホールを充填する。
【００２３】
図３において、ポリシリコン膜１１８は第２層間絶縁膜１１６の上面が露出されるまで化学機械的研磨またはエッチングバックされ、ビットラインコンタクトパッド１１８ａとビットラインコンタクトプラグ１１８ｂ、１１８ｃとを形成する。ビットラインコンタクトプラグ１１８ｂ、１１８ｃはビットラインコンタクトパッドともにも命名できるのであるが、本明細書ではビットラインコンタクトプラグと命名して使用する。トランジスタＴ２とトランジスタＴ３との間の活性領域１０３とビットライン１２０とを連結させるビットライン連結体は、ビットラインコンタクトプラグ１１４ｂとビットラインコンタクトプラグ１１８ａとよりなり、トランジスタＴ５とビットライン１２０とを連結させるビットライン連結体はビットラインコンタクトプラグ１１８ｂであり、トランジスタＴ６をビットライン１２０に連結させる連結体はビットラインコンタクトプラグ１１８ｃである。
【００２４】
次に、ビットラインコンタクトパッド１１８ａ及びビットラインコンタクトプラグ１１８ｂ、１１８ｃを含む半導体基板上に金属拡散防止膜及び金属膜を塗布した後でパターニングしてビットライン１２０を形成する。金属拡散防止膜としてはＴｉＮまたはＴｉＷを使用し、金属膜としてはＴｉ、ＷまたはＡｌを使用できる。
【００２５】
以後の集積工程からビットライン１２０を保護するために、ビットライン１２０を含んだ半導体基板の全面に絶縁膜を形成した後でエッチングバック工程を実施し、スペーサを含むキャッピング膜パターン１２２を形成する。セル領域Ｃ及び周辺回路領域Ｐに塗布された絶縁膜はビットラインが形成された部分を除いて全て除去され、周辺回路領域Ｐでのキャッピング膜パターン１２２はビットライン１２０だけを包む。
【００２６】
続いて、キャッピング膜パターン１２２が形成された半導体基板の全面に平坦化された第３層間絶縁膜１２４を形成する。接触型フォトレジストマスク（図５の１６０）を使用してセル領域Ｃの第３層間絶縁膜１２４及びその下部の第２層間絶縁膜１１６をエッチングすることにより、キャパシタ下部電極コンタクトプラグ１１４ａ、１１４ｃを露出させる第５コンタクトホール１２５を形成する。
【００２７】
一方、第５コンタクトホールの形成時に使われる接触型フォトレジストマスクパターン（図５の１６０）が配置された平面図が図４に図示された。図４にて参照番号１５０と表示された部分だけ接触型フォトレジストマスクパターン（図５の１６０）により露出された部分であり、その下部の第３層間絶縁膜１２４が露出される。
【００２８】
具体的に検討してみれば、図４では、Ｙ軸方向に伸びる第１ないし第４ゲート電極Ｇ１、Ｇ２、Ｇ３、Ｇ４がＸ軸方向に平行するように配置されており、ビットライン１２０は第２層間絶縁膜１１６を挟んで第１ないし第４ゲート電極Ｇ１、Ｇ２、Ｇ３、Ｇ４上に配置され、第１ないし第４ゲート電極と直交する。第１ゲート電極Ｇ１と第２ゲート電極Ｇ２との間及び第３ゲート電極Ｇ３と第４ゲート電極Ｇ４との間にはそれぞれ下部電極コンタクトプラグ１１４ａ、１１４ｃが配置され、第２ゲート電極Ｇ２と第３ゲート電極Ｇ３との間にはビットラインコンタクトプラグ１１４ｂがゲート電極の伸張方向に配置されている。一方、ビットラインのキャッピング膜パターン１２２とその上部に形成されている第３層間絶縁膜１２４は図示されていない。
【００２９】
図４のＶＩ−ＶＩに沿った断面図（別途に図示せず）の観点から検討すれば、第５コンタクトホール１２５形成のためのエッチング工程を進行すれば、第２ゲート電極Ｇ２及び第３ゲート電極Ｇ３上部の第２層間絶縁膜１１６及び第３層間絶縁膜１２４はエッチングされずに突出部を形成し、第１ゲート電極Ｇ１と第２ゲート電極Ｇ２との間及び第３ゲート電極Ｇ３と第４ゲート電極Ｇ４との間の第２層間絶縁膜１１６及び第３層間絶縁膜１２４は除去され、図３に図示されたような第５コンタクトホール１２５が形成される。
【００３０】
反面、図４のＶ−Ｖに沿った断面図は図５に図示された。図５を検討すれば、半導体基板１００上に、第１ゲート電極Ｇ１と第２ゲート電極Ｇ２との間で自己整列された下部電極コンタクトプラグ１１４ａがゲート電極に沿って伸びる。下部電極コンタクトプラグ１１４ａ上には、第２層間絶縁膜１１６がゲート電極と垂直方向に形成されている。
【００３１】
第２層間絶縁膜１１６上にキャッピング膜パターン１２２に包まれたビットライン１２０が形成され、それぞれのビットライン１２０はゲート電極の伸張方向（Ｙ方向）に相互離隔され配置されている。次に、キャッピング膜パターン１２２を含む第２層間絶縁膜１１６上に第３層間絶縁膜１２４が配置されている。そして第３層間絶縁膜１２４上にキャッピング膜パターン１２２間の第２層間絶縁膜１１６及び第３層間絶縁膜１２４をエッチングして第５コンタクトホール１２５を形成するための接触型自己整列フォトレジストマスクパターン１６０が配置されている。
【００３２】
その後、図７に図示されたように、マスクパターン１６０を利用して第３層間絶縁膜１２４及び第２層間絶縁膜１１６をエッチングして第５コンタクトホール１２５を形成した後でその後接触型自己整列フォトレジストマスクパターン１６０を除去する。
【００３３】
次に、基板全面にポリシリコン膜１２６を基板全面に形成して第３層間絶縁膜１２４の上面が露出されるまでエッチングバックまたは化学機械的研磨を実施する。
【００３４】
具体的に、図４のＸ方向のＡ−Ａに沿ったセル領域Ｃを含んだ半導体メモリ素子のポリシリコン膜１２６のエッチングバックまたは化学機械的研磨後の断面図は図６に図示されており、図４のＹ方向のＢ−Ｂに沿ったセル領域の断面図は図７に図示された。すなわち、図６及び図７にて、ポリシリコン膜１２６は化学及び機械的研磨されてキャパシタ下部電極コンタクトパッド１２６ａ、１２６ｂを形成する。
【００３５】
その後、図６に図示されたように、下部電極コンタクトパッド１２６ａ、１２６ｂが形成されたセル領域Ｃの第３層間絶縁膜１２４上に開口部を具備したエッチング阻止層１２８を形成し、キャパシタを構成する下部電極１３０、誘電膜１３２及び上部電極１３４を形成する。
【００３６】
図８において、キャパシタが形成されたセル領域Ｃ及び周辺回路領域Ｐの半導体基板の全面に平坦化された第４層間絶縁膜１３６を形成する。第４層間絶縁膜１３６の所定部分がエッチングされてセル領域Ｃでは上部電極１３４の一部を露出させる第６コンタクトホールを形成する。第６コンタクトホール形成後、周辺回路領域Ｐの第３層間絶縁膜１２４、キャッピング膜パターン１２２、１１１、第２層間絶縁膜１１６及び第１層間絶縁膜１１２の所定部分をエッチングして第７コンタクトホール、第８コンタクトホール及び第９コンタクトホールを形成する。
【００３７】
ここで、第７コンタクトホールは周辺回路領域Ｐのビットライン１２０を露出させ、第８コンタクトホールは周辺回路領域Ｐの半導体基板の活性領域１０３を露出させ、第９コンタクトホールはゲート電極Ｇ８の金属膜または金属シリサイド膜パターン１１０を露出させる。第６ないし９コンタクトホールが形成された第４層間絶縁膜１３６上に第６ないし第９コンタクトホールが充填されるように金属膜（図示せず）を塗布した後で化学機械的研磨またはエッチングバックを実施して金属配線コンタクトプラグ１３８ａ、１３８ｂ、１３８ｃ、１３８ｄを形成する。その以、第４層間絶縁膜１３６上に金属膜（図示せず）を形成してパターニングし、金属配線コンタクトパッド１４０ａ、１４０ｂ、１４０ｃ及び１４０ｄを形成する。
【００３８】
ところで、ビットラインコンタクトプラグと下部電極コンタクトプラグとはそれぞれ一つのマスクを使用して同時に形成されるが、ビットライン及び下部電極を半導体基板の活性領域に連結させるためには３回のマスク工程が必要になる。すなわち、ビットライン連結体を形成するためには、下部電極コンタクトプラグと同時に形成されるビットラインコンタクトプラグのための第１マスクとビットラインコンタクトパッドを形成するための第２マスクが要求され、下部電極連結体を形成するためには、前述した第１マスクと下部電極コンタクトパッドとを形成するための第３マスクが要求される。従って、ビットライン連結体及び下部電極連結体を形成するための工程が多少複雑になる。
【００３９】
一方、ビットライン１２０はビットラインコンタクトプラグ１１４ｂとビットラインコンタクトパッド１１８ａを通じ半導体基板の活性領域１０３に連結し、下部電極１３０は下部電極コンタクトプラグ１１４ａ、１１４ｃと下部電極コンタクトパッド１２６ａ、１２６ｂを通じ半導体基板の活性領域１０５に連結する。従って、ビットライン連結体及び下部電極連結体はその内部に接合面を持つようになって接合抵抗の発生による全体抵抗が増加するようになる。こういう抵抗の増加はトランジスタ及びキャパシタの動作速度を低下させる。
【００４０】
また、下部電極コンタクトプラグ１２６ａ、１２６ｂを形成するための第５コンタクトホール１２５が、Ｙ軸方向に１Ｆ離隔され、Ｘ軸方向に３Ｆ離隔されるので、フォトレジストマスクパターン１６０の整列マージンが不足するようになる。すなわち、フォトレジストマスクパターン１６０がＹ軸方向に誤整列されれば、ビットライン１２０が隣接ビットライン１２０に連結してブリッジが発生する問題が生じる。さらに、第５コンタクトホールのエッチング工程が過度になれば、キャッピング膜パターン１２２が除去されてビットライン１２０が露出される。それでビットライン１２０が下部電極とショートする。
【００４１】
従って、誤整列マージンを確保するためにはビットライン１２０上に形成されるハードマスクのキャッピング膜パターン１２２を厚くせねばならない。ところで、キャッピング膜パターン１２２を厚くすれば、第５コンタクトホールが形成される第３層間絶縁膜１２４を構成する物質でビットライン構造体１２０、１２２間をボイドなしに充填し難くなる。
【００４２】
ボイドなくビットライン１２０間を絶縁物で充填するために液状のＳＯＧ、ＢＰＳＧなどを利用できる。しかし、ＳＯＧまたはＢＰＳＧに含まれていた酸素がビットライン１２０下部に侵入してビットライン１２０を酸化させることによりビットラインリフティング問題が発生する。
【００４３】
また、Ｘ軸及び／またはＹ軸方向にマスクパッド１６０が誤整列されれば、マスクパターン１６０が露出された部分にてゲート電極Ｇ１、Ｇ２、Ｇ３及びＧ４及びビットライン１２０上に形成されたハードマスクの窒化膜との重複マージンが小さくなる。従って、自己整列エッチング工程での選択比が良好になれない問題がある。
【００４４】
一方、接触型自己整列マスクパターン１６０を利用して第５コンタクトホールを形成する時、マスクパターン１６０が第３層間絶縁膜１２４に対して高いエッチング比を持てないのでマスクパターン１６０下部の第３層間絶縁膜１２４の一部も除去され、ビットライン１２０とビットライン１２０との間にブリッジが形成される。
【００４５】
一方、周辺回路領域の金属配線コンタクトプラグ１３８ｂ、１３８ｃ、１３８ｄを形成するために、厚い第４層間絶縁膜１３６と第３層間絶縁膜１２４、またはこれらの他に第２層間絶縁膜１１６及び第１層間絶縁膜１１２をエッチングしなければならないので、第５コンタクトホール形成エッチング工程に負担になる。
【００４６】
【発明が解決しようとする課題】
本発明の目的は、下部電極連結体及びビットライン連結体の形成時に使われるマスク数を減らし、これらの抵抗増加を抑制できる半導体メモリ素子を提供するところにある。
【００４７】
さらに、本発明の他の目的は、下部電極連結体とビットライン連結体の形成時の誤整列マージンを確保できる半導体メモリ素子を提供するところにある。
【００４８】
本発明のさらに他の目的は、半導体メモリ素子の周辺回路領域に形成される金属配線コンタクトプラグのエッチング工程の負担を減少させられる半導体メモリ素子を提供するところにある。
【００４９】
本発明のさらに他の目的は、セル領域のビットラインのリフティングを防止できる半導体メモリ素子を提供するところにある。
【００５０】
【課題を解決するための手段】
ビットライン連結体及び下部電極連結体の形成時に使われるマスク数を減らし、これらの抵抗を減少させて下部電極連結体の形成時の誤整列マージンを確保するために、本発明による半導体メモリ素子は、セル領域と周辺回路領域とを含む半導体メモリ素子の基板と、前記基板上の前記セル領域に形成され、ゲート電極、ソース領域及びドレーン領域を持つ第１トランジスタと、前記基板上の前記周辺回路領域に形成され、ゲート電極、ソース領域及びドレーン領域を持つ第２トランジスタと、前記第１及び第２トランジスタを含んだ前記基板全面に形成され、前記セル領域に形成されるビットラインコンタクトホール及び下部電極コンタクトホール及び前記周辺回路領域に形成される下部金属配線コンタクトホールが提供された第１層間絶縁膜と、前記第１層間絶縁膜の前記ビットラインコンタクトホールに形成されて前記第１トランジスタの前記ドレーン領域と電気的に連結したビットライン連結体と、前記ビットライン連結体が形成された前記第１層間絶縁膜上に形成されて前記ビットライン連結体と電気的に連結したビットラインと、前記ビットラインを包むビットラインのキャッピング膜パターンと、前記第１層間絶縁膜の前記下部電極コンタクトホール内に形成されて前記第１トランジスタの前記ソース領域と電気的に連結し、前記ビットラインのキャッピング膜パターンの表面の水準まで伸び、その表面が前記ビットラインのキャッピング膜パターンの表面と同一水準で形成されるキャパシタの下部電極連結体と、前記下部電極連結体上部に形成され、下部電極、誘電膜及び上部電極を持つキャパシタと、前記第１層間絶縁膜の前記下部金属配線コンタクトホール内に形成されて第２トランジスタのドレーン領域またはゲート電極と連結する下部金属配線コンタクトプラグと、前記下部金属配線コンタクトプラグが形成された前記第１層間絶縁膜上に形成されて前記下部金属配線コンタクトプラグと電気的に連結した、前記ビットラインと同一構成の導電膜と、を具備し、前記周辺回路領域においては前記ビットラインのキャッピング膜パターンと同一構成のキャッピング膜が前記導電膜上を含む前記第１層間絶縁膜の上部全面に配置されることを特徴とする。
【００５１】
ここで、前記層間絶縁膜はシリコン酸化膜、シリコン窒化膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜、ＴＥＯＳ膜、オゾン−ＴＥＯＳ膜、ＰＥ−ＴＥＯＳ膜、ＵＳＧ膜、またはこれらの組み合わせ膜であり、前記ゲート電極のキャッピング膜パターン、前記ビットラインのキャッピング膜パターン及び前記側壁スペーサは前記層間絶縁膜と異なる物質よりなり、シリコン窒化膜、アルミニウム酸化膜、タンタル酸化膜または炭化シリコン膜またはこれらの組み合わせ膜よりなりうる。
【００５２】
本発明がなそうとする他の技術的課題のビットラインの酸化を防止するために、層間絶縁膜と前記ビットラインとの間にシリコン窒化膜またはシリコン酸化窒化膜のような酸化防止膜をさらに介在させることが望ましい。
【００５３】
また、半導体メモリ素子の周辺回路領域に形成される金属配線コンタクト形成時のエッチング工程の負担を減少させるために、セル領域と周辺回路領域とを含む半導体メモリ素子はその基板上に形成するのであるが、ゲート電極、ソース領域及びドレーン領域を持つ第１及び第２トランジスタ、前記第１及び第２トランジスタと同じく前記基板全面に形成された前記セル領域に形成されるビットラインコンタクトホール及び下部電極コンタクトホール、及び前記周辺回路領域に形成される金属配線コンタクトホールが提供された第１層間絶縁膜を含む。
【００５４】
さらに、半導体メモリ素子は導電性ビットライン連結体、ビットライン、ビットラインを包むビットラインのキャッピング膜パターン、キャパシタの下部電極連結体、キャパシタ及び周辺回路のドレーン領域またはゲート電極に連結する下部金属配線コンタクトプラグをさらに含む。ビットライン連結体は第１層間絶縁膜の前記ビットラインコンタクトホールに形成されて前記第１トランジスタのドレーン領域と電気的に連結し、ビットラインは前記ビットライン連結体が形成された前記第１層間絶縁膜上に形成されて前記ビットライン連結体と電気的に連結する。キャパシタの下部電極連結体は前記第１層間絶縁膜の前記下部電極コンタクトホール内に形成されて前記ビットラインのキャッピング膜パターンの水準まで伸び、前記ビットラインのキャッピング膜パターンと同一水準で形成されている。キャパシタは下部電極連結体上部に形成するのであるが、下部電極、誘電膜及び上部電極を持ち、下部金属配線コンタクトプラグは第１層間絶縁膜の前記金属配線コンタクトホール内に形成されて第２トランジスタのドレーン領域またはゲート電極と連結する。
【００５５】
ビットラインコンタクトホール及び下部電極コンタクトホールを自己整列方式を利用して形成するために、前記トランジスタは前記ゲート電極上部に形成されるゲート電極のキャッピング膜パターン及び前記ゲート電極と前記ゲート電極のキャッピング膜パターンの側壁に形成される側壁スペーサとをさらに含む。そして前記ゲート電極のキャッピング膜パターン、前記側壁スペーサ及び前記ビットラインのキャッピング膜パターンが前記第１層間絶縁膜に対して高いエッチング比を持つ物質よりならねばならない。
【００５６】
また半導体メモリ素子はキャパシタを包みつつ前記セル領域及び前記周辺回路領域を含む基板上に周辺回路領域に提供された金属配線コンタクトホールを具備する平坦化された第２層間絶縁膜をさらに含む。第２層間絶縁膜に形成された金属配線コンタクトホールは導電性物質で充填され、下部金属配線コンタクトプラグと電気的に連結する上部金属配線コンタクトプラグを形成する。
【００５７】
一方、ビットラインのキャッピング膜パターンは、周辺回路領域では前記ビットライン上部及び前記第１層間絶縁膜上に配置され、第２層間絶縁膜上に形成された金属配線コンタクトホール形成時のエッチング負担を緩和させる。
【００５８】
ビットライン連結体及び下部電極連結体の形成時に使われるマスク数を減らしてこれらの抵抗を減少させ、下部電極連結体の形成時の誤整列マージンを確保するための、本発明の異なる見地による半導体メモリ素子製造方法は、基板上にゲート電極、前記ゲート電極上に形成されるゲート電極のキャッピング膜パターン及び前記ゲート電極と前記ゲート電極のキャッピング膜パターンの側壁に形成されたゲート電極側壁スペーサを含むゲート電極構造体、ソース領域及びドレーン領域を持つトランジスタを形成する。トランジスタを含んだ前記基板全面に前記ゲート電極のキャッピング膜パターン及び前記ゲート電極側壁スペーサとエッチング選択比が高い物質よりなるのであるが、ビットラインコンタクトホールを具備する第１層間絶縁膜を形成する。ビットラインコンタクトホールを導電性物質で充填して前記ドレーン領域と電気的に連結するビットライン連結体を形成する。次に、前記ビットライン連結体を含んだ前記第１層間絶縁膜上にビットラインを形成し、ビットラインを包むビットラインのキャッピング膜パターンを形成する。ビットラインのキャッピング膜パターンが形成された前記第１層間絶縁膜の上部全面に前記ゲート電極のキャッピング膜パターン及び前記ゲート電極側壁スペーサに対してエッチング選択比が高い物質よりなる第２層間絶縁膜を形成する。第２層間絶縁膜のうち前記ソース領域に対応する部分に前記ビットラインの配列方向に沿って伸びる部分を露出させるマスクパターンを前記第２層間絶縁膜上に形成する。前記マスクパターンを利用して前記第２層間絶縁膜及び前記第１層間絶縁膜をエッチングし、前記ソース領域を露出させるキャパシタ下部電極コンタクトホールを形成する。前記下部電極コンタクトホールの底部から前記ビットラインのキャッピング膜パターンの水準まで前記導電性物質を充填し、前記ビットラインのキャッピング膜パターンと同一水準に位置するキャパシタの下部電極連結体を形成する。そしてキャパシタの下部電極連結体の上部に、下部電極、誘電膜及び上部電極を持つキャパシタを形成する。
【００５９】
具体的には、下部電極コンタクトホール形成するためには、前記第２層間絶縁膜のうち前記露出された部分を全部除去し、前記ビットラインのキャッピング膜パターンを利用して前記第１層間絶縁膜をエッチングする。
【００６０】
その後、キャパシタの下部電極連結体を形成するためには、前記下部電極コンタクトホールを含む前記基板全面に導電性物質膜を形成した後、前記導電性物質膜が形成された前記基板全面に対して前記ビットラインキャッピング膜の上面が実質的に露出されるまで化学機械的研磨工程またはエッチングバック工程を進行する。
【００６１】
ビットラインの酸化によるリフティングを防止するために、第１層間絶縁膜の形成段階と前記ビットラインコンタクトホールの形成段階との間に、前記ビットラインの酸化を防止する物質膜を形成し、前記ビットライン酸化防止物質膜をエッチングして前記ビットラインコンタクトホールを開放させる開口部を形成した後で、前記開口部の上端部まで導電性物質を充填してビットライン連結体とビットラインを連結させる。
【００６２】
また、半導体メモリ素子の周辺回路領域に形成される金属配線コンタクト形成時のエッチング工程の負担を減少させるために、セル領域と周辺回路領域とを含む半導体メモリ素子の基板を準備した後、前記セル領域及び前記周辺回路領域を含む前記基板上に、ゲート電極前記ゲート電極上面に形成されたゲート電極のキャッピング膜パターン及び前記ゲート電極と前記ゲート電極のキャッピング膜パターンの側壁に形成された側壁スペーサを含むゲート電極構造体、ソース領域及びドレーン領域を持つトランジスタを形成する。その後、前記トランジスタを含んだ前記基板全面に第１層間絶縁膜を形成し、第１層間絶縁膜をエッチングして前記セル領域にビットラインコンタクトホール及び前記周辺回路領域に金属配線コンタクトホールを同時に形成する。ビットラインコンタクトホール及び前記金属配線コンタクトホールを導電性物質で充填して前記セル領域に形成された前記ドレーン領域と連結したビットライン連結体及び前記周辺回路領域に形成された前記ドレーン領域または前記ゲート電極に連結する金属コンタクト連結体を同時に形成する。
【００６３】
ここで、前記ビットライン連結体及び前記金属コンタクト連結体を形成するためには、前記ビットラインコンタクトホール及び前記金属配線コンタクトホールが形成された前記第１層間絶縁膜上にポリシリコンまたは金属またはこれらの組み合わせのような導電性物質よりなった導電膜を形成する。前記第１層間絶縁膜の上面が実質的に露出されるまで前記導電膜を化学機械的研磨またはエッチングバックする。
【００６４】
そして、前記ビットライン連結体及び前記金属コンタクト連結体の形成段階後、前記ビットライン連結体及び前記金属コンタクト連結体が形成された前記第１層間絶縁膜上の所定部分にビットラインを形成して前記ビットライン連結体を前記ビットラインに連結させる。続いて、前記ビットラインを包むビットラインのキャッピング膜パターンを形成するのであるが、前記セル領域に配置されたビットラインのキャッピング膜パターンは前記セル領域のビットラインだけを包んで前記周辺回路領域に配置された前記ビットラインのキャッピング膜パターンは前記周辺回路領域に配置される前記ビットライン、前記第１層間絶縁膜の上面そして前記金属コンタクト連結体の上面を包むようにする。ここで周辺回路領域に位置するビットラインのキャッピング膜パターンはビットライン上に形成されるキャパシタを包む層間絶縁膜をエッチングして金属配線コンタクトホールを形成する時の乾燥式エッチング阻止層として使われる。
【００６５】
前記ビットラインのキャッピング膜パターンの形成段階後、前記ビットラインのキャッピング膜パターンが形成された前記基板全面に第２層間絶縁膜を形成する段階、前記第２層間絶縁膜のうち前記セル領域の前記ソース領域に対応する部分に前記ビットラインの配列方向に沿って伸びる部分を露出させるマスクパターンを、前記第２層間絶縁膜上に形成する段階、前記マスクパターンを利用して前記第２層間絶縁膜及び前記第１層間絶縁膜をエッチングし、前記ソース領域を露出させるキャパシタ下部電極コンタクトホールを形成する段階、前記下部電極コンタクトホールの底部から前記ビットラインのキャッピング膜パターンの水準まで前記導電性物質を充填し、前記ビットラインのキャッピング膜パターンと同一水準に位置するキャパシタの下部電極連結体を形成する段階、及び前記キャパシタの下部電極連結体の上部に、下部電極、誘電膜及び上部電極を持つキャパシタを形成する段階を行う。すなわち、下部電極コンタクトホールを一つのマスクを使用して形成できるようになり、工程段階を簡素化でき、下部電極連結体の抵抗増加も抑制できる。
【００６６】
また、前記ビットライン形成段階以前に前記第１層間絶縁膜上に前記ビットライン連結体を開放させる開口部を具備したシリコン窒化膜またはシリコン酸化窒化膜のようなビットライン酸化防止物質膜を形成し、前記ビットライン酸化防止物質膜に提供された前記開口部の上端部まで導電性物質で充填してビットラインの酸化を防止する。
【００６７】
具体的に、下部電極コンタクトホールを形成するためには、前述したマスクを使用して前記第２層間絶縁膜のうち前記露出された部分を全部除去し、続いて前記ビットラインのキャッピング膜パターンとを利用して前記第１層間絶縁膜を除去する。
【００６８】
具体的に、下部電極連結体を形成するためには、前記下部電極コンタクトホールを含む前記基板全面に導電性物質膜を形成し、前記導電性物質膜が形成された前記基板全面に対して前記ビットラインのキャッピング膜パターンの上面が実質的に露出されるまで化学機械的研磨工程またはエッチングバック工程を実施する。
【００６９】
また、前記ビットラインのキャッピング膜パターンとを形成するために、前記セル領域及び前記周辺回路領域を含んだ半導体基板の全面にビットラインキャッピング膜を形成し、前記セル領域を露出させるマスクパターンを前記ビットラインキャッピング膜上に形成する。次に、前記マスクパターンを利用して前記セル領域に位置した前記ビットラインキャッピング膜をエッチングバックして前記ビットラインのキャッピング膜パターンとを形成して前記マスクパターンを除去する。従って、セル領域に位置するビットラインキャッピング膜だけをエッチングするので、本エッチング工程の負担を減らせ、周辺回路領域のビットラインのキャッピング膜パターンは金属配線コンタクトホール形成時のエッチング阻止層として使われうる。
【００７０】
【発明の実施の形態】
以下本発明の効果及びこの点を添付した図面を参照して詳細に説明する。
【００７１】
図９、図１０、図１８、及び図１９には半導体メモリ素子のセル領域Ｃと周辺回路領域Ｐを示す。図１１ないし図１７には半導体メモリ素子のセル領域Ｃを示す。
【００７２】
図９において、半導体基板２００の活性領域は素子分離領域２０２により限定される。素子分離領域２０２はＳＴＩまたはＬＯＣＯＳなどの方法を利用して形成でき、高集積半導体メモリ素子ではＳＴＩ方法を利用することが望ましい。
【００７３】
次に、セル領域Ｃ及び周辺回路領域Ｐの半導体基板２００の全面に絶縁膜、ポリシリコン膜、金属膜または金属シリサイド膜及びキャッピング膜を形成した後でパターニングしてゲート電極絶縁膜パターン２０４、ポリシリコン膜パターン２０８、及び金属膜または金属シリサイド膜パターン２１０よりなったゲート電極Ｇ１１、Ｇ１２、Ｇ１３、Ｇ１４、Ｇ１５、Ｇ１６、Ｇ１７及びＧ１８及びゲート電極のキャッピング膜パターン２１１を順次的に形成する。
【００７４】
次に、半導体基板と異なる導電型を持つイオンを注入してドレーン及びソース領域（２０３、２０５の一部）を形成する。ゲート電極Ｇ１２を含むトランジスタのソース領域２０５はゲート電極Ｇ１１を含むトランジスタのソース領域と共通であり、ゲート電極Ｇ１２を含むトランジスタのドレーン領域２０３はゲート電極Ｇ１３を含むトランジスタのドレーン領域と共通である。
【００７５】
ゲート電極のキャッピング膜パターン２１１は以後に形成される層間絶縁膜２１２に対してエッチング選択比が高い物質より構成されることが望ましく、例えばシリコン窒化膜、アルミニウム酸化膜、炭化シリコン膜またはタンタル酸化膜などが使われうる。
【００７６】
続いて、ゲート電極Ｇ１１、Ｇ１２、Ｇ１３、Ｇ１４、Ｇ１５、Ｇ１６、Ｇ１７及びＧ１８が形成された半導体基板２００の全面に絶縁膜を塗布してエッチングバックし、ゲート電極Ｇ１１、Ｇ１２、Ｇ１３、Ｇ１４、Ｇ１５、Ｇ１６、Ｇ１７及びＧ１８及びゲート電極のキャッピング膜パターン２１１の側壁にスペーサ２０６を形成する。スペーサ２０６も以後に形成される層間絶縁膜２１２に対してエッチング選択比が高い物質より構成されることが望ましい。
【００７７】
ここで、ゲート電極絶縁膜パターン２０４、ゲート電極Ｇ１１、Ｇ１２、Ｇ１３、Ｇ１４、Ｇ１５、Ｇ１６、Ｇ１７及びＧ１８、ゲート電極のキャッピング膜パターン２１１及びスペーサ２０６よりなった構造体をゲート電極構造体と呼ぶ。
【００７８】
一方、スペーサ２０６を含んだゲート電極構造体の形成後に高濃度の不純物イオンを基板に注入し、ＬＤＤ構造のドレーン領域２０３及びソース領域２０５を形成することによりトランジスタＴ１１、Ｔ１２、Ｔ１３、Ｔ１４、Ｔ１５、Ｔ１６、Ｔ１７及びＴ１８を完成する。図９及び図１０そして図１２ないし図１９でのソース領域及びドレーン領域はＬＤＤ構造を持つ。ここで、ＬＤＤ構造のソース領域及びドレーン領域をそれぞれソース領域及びドレーン領域と呼ぶ。
【００７９】
スペーサ２０６が形成されたセル領域Ｃ及び周辺回路領域Ｐの半導体基板２００の全面に平坦化された第１層間絶縁膜２１２とビットライン酸化防止膜２１４を形成する。
【００８０】
続いて、マスク（図示せず）を使用して第１層間絶縁膜２１２及びビットライン酸化防止膜２１４の所定部分をエッチングし、セル領域ＣではトランジスタＴ１２、Ｔ１３、Ｔ１５のドレーン領域２０３を露出させる第１コンタクトホールを形成し、周辺回路領域ＰではトランジスタＴ１６、Ｔ１８の金属膜または金属シリサイド膜パターン２１０を露出させる第２コンタクトホール及びトランジスタＧ１７のドレーン領域２０３を露出させる第３コンタクトホールを形成する。特に、周辺回路領域Ｐに形成された第２コンタクトホール及び第３コンタクトホールは下部金属配線コンタクトホールとなるものであり、金属配線コンタクトホール全体の形成工程におけるエッチング負担を緩和させる役割を果たすようになる。すなわち、図８に示した従来工程において、周辺回路領域Ｐの第４層間絶縁膜１３６、第３層間絶縁膜１２４、キャッピング膜パターン１２２、１１１、第２層間絶縁膜１１６及び第１層間絶縁膜１１２の所定部分を一気にエッチングして第８コンタクトホール及び第９コンタクトホールを形成する場合と比較して、後述する工程で上部金属配線コンタクトホールを形成するだけで金属配線コンタクトホール全体が形成でき、エッチング負担を緩和させることができるのである。
【００８１】
一方、ゲート電極のキャッピング膜パターン２１１及びスペーサ２０６が第１層間絶縁膜２１２に対して高いエッチング選択比を持つ物質より構成されれば、第１コンタクトホールないし第３コンタクトホールはゲート電極のキャッピング膜パターン２１１及びスペーサ２０６により自己整列方式でエッチングされる。
【００８２】
ここで、第１層間絶縁膜２１２は、例えばシリコン窒化膜、シリコン酸化膜、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）膜、オゾン−ＴＥＯＳ膜、ＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ−ＴＥＯＳ）膜、またはＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、あるいはこれらの組み合わせ膜よりなる。
【００８３】
また、ゲート電極のキャッピング膜パターン２１１及びスペーサ２０６は第１層間絶縁膜と異なる物質より構成するのであるが、例えばシリコン窒化膜、アルミニウム酸化膜、タンタル酸化膜、または炭化シリコン膜、あるいはこれらの組み合わせ膜よりなりうる。
【００８４】
次に、半導体基板２００の全面に導電性のポリシリコン膜２１６を形成し、第１コンタクトホールないし第３コンタクトホールを充填する。
【００８５】
図１０において、ポリシリコン膜２１６はビットライン酸化防止膜２１４の上面が実質的に露出されるまでエッチングバックまたは化学機械的研磨工程が行われ、セル領域Ｃでは第１コンタクトホールを通じトランジスタＴ１２、Ｔ１５のドレーン領域２０３に連結する第１ビットラインコンタクト連結体２１６ａ、２１６ｂを形成する。
【００８６】
周辺回路領域Ｐでは第２コンタクトホールを通じトランジスタＴ１６、Ｔ１８のゲート電極Ｇ１６、Ｇ１８の上面と連結する第２ビットラインコンタクト連結体２１６ｃ、２１６ｅと第３コンタクトホールを通じトランジスタＴ１７のドレーン領域２０３と連結する第３ビットラインコンタクト連結体２１６ｄを形成する。
【００８７】
ここでビットライン酸化防止膜２１４の上面が「実質的に」露出されるということは、ビットライン酸化防止膜２１４の上面が全くエッチングされずに露出される理想的な場合とビットライン酸化防止膜２１４の上面の一部がエッチングされる実際的な場合を含むことを意味する。
【００８８】
次に、第１ビットラインコンタクト連結体ないし第３ビットラインコンタクト連結体２１６ａ、２１６ｂ、２１６ｃ、２１６ｄ及び２１６ｅを含む半導体基板２００の全面に金属拡散防止膜及び金属膜を塗布してパターニングし、セル領域Ｃにビットライン２１８、周辺回路領域Ｐにビットラインと同一構造の導電膜２１８を形成する（なお図においては周辺回路領域Ｐに形成したビットラインと同一の導電膜も、ビットラインと同じ金属膜により形成したものであるから符合２１８として示した）。金属拡散防止膜としてはＴｉＮ、またはＴｉＷを使用でき、金属膜としてはＴｉ、Ａｌ、またはＷなどを使用できる。
【００８９】
一方、第１コンタクトホールないし第３コンタクトホールを充填することにより、ポリシリコン膜２１６の代わりに金属拡散防止膜と金属膜とを使用もできる。
【００９０】
ビットライン２１８が形成された半導体基板２００の全面にビットライン２１８の保護用キャッピング膜（図示せず）を形成した後で、周辺回路領域Ｐ及びビットライン２１８上をマスキングするマスク（図示せず）を配置した状態で、エッチングバック工程を実施してビットラインのキャッピング膜パターン２２０ａを形成する。一方、周辺回路領域Ｐに形成されたビットラインキャッピング膜は除去されずにビットライン２１８、第２及び第３ビットラインコンタクト連結体２１６ｄ、２１６ｅ及びビットライン酸化防止膜２１４上に位置する。基板全面に形成されたビットラインキャッピング膜と対応してエッチングバック工程後に周辺回路領域Ｐに形成されているビットラインキャッピング膜を周辺回路領域Ｐのビットラインのキャッピング膜パターン２２０がセルＣ領域にはビットラインのキャッピング膜パターン２２０ａが形成されている。
【００９１】
次に、半導体基板２００の全面に第１層間絶縁膜２１２のようなまたは均等な物質よりなる第２層間絶縁膜２２２を形成し、図１１にて図示されたように参照番号２５０と図示された部分だけ露出されるようにするライン型自己整列マスク（図１２の２７０）を第２層間絶縁膜２２２上に配置する。
【００９２】
図１２は図１１のＸＩＩ−ＸＩＩに沿った半導体メモリ素子のセル領域の断面図であり、ライン型自己整列マスク２７０が第２層間絶縁膜２２２上に形成された状態を示す。
【００９３】
図１１において、ビットライン２１８はＸ軸方向に伸びてＹ軸方向に平行するように配列されていて、ゲート電極Ｇ１１、Ｇ１２、Ｇ１３及びＧ１４はＹ軸方向に伸びてＸ軸方向に平行するように配列されている。ゲート電極Ｇ１１、Ｇ１２、Ｇ１３及びＧ１４とビットライン２１８との間に配置される第１層間絶縁膜２１２とビットライン酸化防止膜２１４、ビットライン２１８を包むビットラインのキャッピング膜パターン２２０ａは図示されていない。さらに、参照番号２６０と表示された部分は下部電極コンタクトホールが形成される部分を示す。
【００９４】
一方、図１２にはゲート電極Ｇ１２のスペーサ２０６とゲート電極Ｇ１３のスペーサ２０６とにより自己整列で形成された第１コンタクトホール内に形成され、トランジスタＴ１２、Ｔ１３のドレーン領域２０３とビットライン２１８とを連結させる第１ビットラインコンタクト連結体２１６ａが図示にされている。ビットライン２１８上にはビットラインのキャッピング膜パターン２２０ａ及び第２層間絶縁膜２２２が順次的に形成されている。第２層間絶縁膜２２２上にはライン型自己整列フォトレジストマスクパターン２７０が形成されている。ライン型自己整列マスクはトランジスタＴ１１、Ｔ１２のソース領域２０５とトランジスタＴ１３、Ｔ１４のソース領域２０５上部の第２層間絶縁膜２２２を露出させる。
【００９５】
図１３は図１１のＸＩＩＩ−ＸＩＩＩに沿った半導体メモリ素子のセル領域の断面図であり、基板２００上に第１層間絶縁膜２１２が形成されている。第１層間絶縁膜２１２上にはビットライン酸化防止膜２１４、ビットライン２１８及びビットラインのキャッピング膜パターン２２０ａが離隔配置されている。次に、第２層間絶縁膜２２２がビットラインのキャッピング膜パターン２２０ａが含まれた基板２００の全面に形成されている。
【００９６】
ところで、ライン型自己整列フォトレジストマスクパターン２７０は第２層間絶縁膜２２２上に形成されていない。すなわち、ビットライン２１８上にはフォトレジストマスクが形成されていない。
【００９７】
次に、ライン型自己整列フォトレジストマスクパターン２７０を利用して下部電極コンタクトホール形成エッチング工程を実施する。図１１のＸＩＩ−ＸＩＩにともなう図１２の後続製造状態とビットライン２１８との間に形成される下部電極コンタクトホールは図１４に図示にされており、図１１のＸＩＩＩ−ＸＩＩＩに沿った図１３の後続製造状態は図１５に図示されている。
【００９８】
図１４において、ライン型自己整列フォトレジストマスクパターン２７０により露出された部分（下部電極コンタクトホールが形成される部分２６０）に該当する第２層間絶縁膜２２２とその下部の第１層間絶縁膜２１２とはエッチングされ、リセス２２３と突出部とを形成する。ビットラインキャッピング膜パターン２２０ａにより自己整列エッチングされた多数のグルーブ２２４は、図１５に示されたようにビットライン２１８の間のリセス２２３内で離隔配置されている。
【００９９】
次に、ライン型自己整列フォトレジストマスクパターン２７０を除去した後で、リセス２２３、突出部２２５及び溝２２４が形成された半導体基板２００の全面に導電性の物質であるポリシリコンよりなるポリシリコン膜２２６を形成する。図１４において、露出部分（下部電極コンタクトホールが形成される部分２６０）に該当するものであり、ポリシリコンにより充填されるビットライン２１８の間で形成されたグルーブは点線で示されている。
【０１００】
次に、基板全面に対してビットラインのキャッピング膜パターン２２０ａの上面が実質的に露出されるまでエッチングバックまたは化学機械的研磨工程を実施すれば、図１６及び図１７に図示されたように、Ｘ軸方形及びＹ軸方向に分離される多数の下部電極連結体２２８ａ、２２８ｂ（図１６では、点線で図示）が形成される。すなわち、下部電極連結体２２８ａはビットラインのキャッピング膜パターン２２０ａと同じ水準で形成される。ここで、ビットラインのキャッピング膜パターン２２０ａの上面が「実質的に」露出されるということは、ビットラインのキャッピング膜パターン２２０ａの上面が全くエッチングされない状態で露出される理想的な場合とビットラインのキャッピング膜パターン２２０ａの上面の一部がエッチングされる実際的な場合とも含むことを意味する。
【０１０１】
以後の工程はキャパシタを形成するためのものであり、図１８に示されたように、下部電極連結体２２８ａ、２２８ｂを含んだ半導体基板の全面にキャパシタ下部電極を形成するための第５コンタクトホールを持つ平坦化された第３層間絶縁膜２３０とエッチング阻止層２３４とを形成し、第５コンタクトホールを導電性物質で充填してプラグ２３２ａ、２３２ｂを形成した後でキャパシタの下部電極２３６を形成し、下部電極２３６上に誘電膜２３８と上部電極２４０とを順次的に形成する。
【０１０２】
図１９において、キャパシタが形成された半導体基板の全面には平坦化された第４層間絶縁膜２４２を形成する（第４層間絶縁膜２４２は特許請求の範囲における第２層間絶縁膜に相当する）。続いて、第４層間絶縁膜２４２をエッチングしてセル領域Ｃには上部電極２４０の一部を露出させる第６コンタクトホールを形成する。第６コンタクトホール形成後、周辺回路領域Ｐの第４層間絶縁膜２４２、第３層間絶縁膜２３０及びビットラインのキャッピング膜パターン２２０が除去され、下部に第２ビットラインコンタクト連結体２１６ｃが形成されているビットライン２１８、第３ビットラインコンタクト連結体２１６ｄ及び第２ビットラインコンタクト連結体２１６ｅの上面をそれぞれ露出させる第７コンタクトホールないし第９コンタクトホールを形成する。ここで、第８および第９コンタクトホールは上部金属配線コンタクトホールとなる。
【０１０３】
第６ないし９コンタクトホールが形成された第４層間絶縁膜２４２上にポリシリコン膜（図示せず）または金属膜（図示せず）を塗布した後で、エッチングバックまたは化学機械的研磨工程を実施して各コンタクトホールを充填する金属配線コンタクトプラグ２４４ａ、２４４ｂ、２４４４ｃ、２４４ｄを形成する。その後、金属膜（図示せず）を形成した後でパターニングして金属配線コンタクトパッド２４６ａ、２４６ｂ、２４６ｃ、２４６ｄを形成する。
【０１０４】
【発明の効果】
以上説明した本発明による効果は次の通りである。
【０１０５】
第一に、セル領域のビットライン連結体を形成するのに使われたマスクは一つであり、下部電極連結体を形成するのに使われたマスクも一つであるので、従来技術にてビットライン連結体及び下部電極連結体形成のために使われたマスク数に比べてその数が減少した。従って、マスク製作及び除去にともなう工程が多少簡単になった。
【０１０６】
第二に、ビットライン連結体と下部電極連結体それぞれが１回のエッチング工程と１回の導電性物質を充填する工程よりなるので、その内部に接合面が生ぜずに抵抗増加が抑制できる。
【０１０７】
特に、下部電極連結体がビットライン連結体より若干長い長さ（または高さ）を持つだけであるので、下部電極連結体の長さ減少による抵抗減少効果も得ることができる。
【０１０８】
第三に、セル領域Ｃのビットラインと接続されるコンタクトホール（第１コンタクトホール）形成時に周辺回路領域Ｐでは下部金属配線コンタクトホールが同時に形成される。従って、キャパシタ対面に形成される第４層間絶縁膜を含み基板に形成されたあらゆる層間絶縁膜をエッチングして金属配線プラグを形成する場合に比べてエッチング工程の負担が減少するようになる。
【０１０９】
第四に、ライン型自己整列マスクによりゲート電極の伸張方向に垂直になり、ソース領域上部に位置するビットライン上にはフォトレジストが存在しない。従って、フォトレジストとその下部の層間絶縁膜との不良な選択比に起因した下部電極連結体と下部電極連結体との間のブリッジは発生しない。
【０１１０】
第五に、ライン型フォトレジストマスクを使用して自己整列方式で下部電極コンタクトホールを形成するので、ビットラインの配列方向への誤整列が生じても下部電極コンタクトプラグ間のブリッジは発生しない。
【０１１１】
第六に、セル領域及び周辺回路領域に同時に形成されたビットライン酸化防止膜がセル領域でのビットラインの酸化を防止するのに使われ、周辺回路領域ではその後の上部金属配線コンタクトホール形成時のエッチング阻止層として使われうる。
【０１１２】
また、ビットラインのキャッピング膜パターン形成時にセル領域だけをオープンしてエッチングバック工程を実施することにより、エッチングバック工程の負担を減らすだけでなく、ビットラインのキャッピング膜パターンは周辺回路領域において、周辺回路領域の上部金属配線コンタクトホール形成時のエッチング阻止層としての役割も果たすようになる効果がある。
【図面の簡単な説明】
【図１】 従来技術による半導体メモリ素子の製造方法を示す図面である。
【図２】 従来技術による半導体メモリ素子の製造方法を示す図面である。
【図３】 従来技術による半導体メモリ素子の製造方法を示す図面である。
【図４】 従来技術による半導体メモリ素子の製造方法を示す図面である。
【図５】 従来技術による半導体メモリ素子の製造方法を示す図面である。
【図６】 従来技術による半導体メモリ素子の製造方法を示す図面である。
【図７】 従来技術による半導体メモリ素子の製造方法を示す図面である。
【図８】 従来技術による半導体メモリ素子の製造方法を示す図面である。
【図９】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１０】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１１】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１２】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１３】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１４】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１５】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１６】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１７】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１８】 本発明による半導体メモリ素子の製造方法を示す図面である。
【図１９】 本発明による半導体メモリ素子の製造方法を示す図面である。
【符号の説明】
２００ 半導体基板
２１６ｃ、２１６ｅ 第２ビットラインコンタクト連結体
２１６ｄ 第３ビットラインコンタクト連結体
２１８ ビットライン
２２０ キャッピング膜パターン
２２８ａ、２２８ｂ 下部電極連結体
２３０ 第３層間絶縁膜
２４０ 上部電極
２４２ 第４層間絶縁膜
Claims (8)
- セル領域と周辺回路領域とを含む半導体メモリ素子の基板と、
前記基板上の前記セル領域に形成され、ゲート電極、ソース領域及びドレーン領域を持つ第１トランジスタと、
前記基板上の前記周辺回路領域に形成され、ゲート電極、ソース領域及びドレーン領域を持つ第２トランジスタと、
前記第１及び第２トランジスタを含んだ前記基板全面に形成され、前記セル領域に形成されるビットラインコンタクトホール及び下部電極コンタクトホール及び前記周辺回路領域に形成される下部金属配線コンタクトホールが提供された第１層間絶縁膜と、
前記第１層間絶縁膜の前記ビットラインコンタクトホールに形成されて前記第１トランジスタの前記ドレーン領域と電気的に連結したビットライン連結体と、
前記ビットライン連結体が形成された前記第１層間絶縁膜上に形成されて前記ビットライン連結体と電気的に連結したビットラインと、
前記ビットラインを包むビットラインのキャッピング膜パターンと、
前記第１層間絶縁膜の前記下部電極コンタクトホール内に形成されて前記第１トランジスタの前記ソース領域と電気的に連結し、前記ビットラインのキャッピング膜パターンの表面の水準まで伸び、その表面が前記ビットラインのキャッピング膜パターンの表面と同一水準で形成されるキャパシタの下部電極連結体と、
前記下部電極連結体上部に形成され、下部電極、誘電膜及び上部電極を持つキャパシタと、
前記第１層間絶縁膜の前記下部金属配線コンタクトホール内に形成されて第２トランジスタのドレーン領域またはゲート電極と連結する下部金属配線コンタクトプラグと、
前記下部金属配線コンタクトプラグが形成された前記第１層間絶縁膜上に形成されて前記下部金属配線コンタクトプラグと電気的に連結した、前記ビットラインと同一構成の導電膜と、
を具備し、
前記周辺回路領域においては前記ビットラインのキャッピング膜パターンと同一構成のキャッピング膜が前記導電膜上を含む前記第１層間絶縁膜の上部全面に配置されることを特徴とする半導体メモリ素子。 - 前記第１及び第２トランジスタは、それぞれ、前記ゲート電極上部に形成されるゲート電極のキャッピング膜パターン及び前記ゲート電極と前記ゲート電極の
キャッピング膜パターンの側壁に形成される側壁スペーサをさらに含み、前記ゲート電極のキャッピング膜パターン、前記側壁スペーサ及び前記ビットラインのキャッピング膜パターンが前記第１層間絶縁膜に対して高いエッチング比を持つ物質よりなることを特徴とする請求項１に記載の半導体メモリ素子。 - 前記ビットライン及び前記導電膜と前記第１層間絶縁膜との間で前記第１層間絶縁膜全面に形成されるビットライン酸化防止膜をさらに含むことを特徴とする請求項１に記載の半導体メモリ素子。
- 前記周辺回路領域において、前記ビットラインのキャッピング膜パターンと同一構成のキャッピング膜は前記第１層間絶縁膜上に設けられた前記ビットライン酸化防止膜の上部全面に配置されることを特徴とする請求項３に記載の半導体メモリ素子。
- 前記キャパシタを包みつつ前記セル領域及び前記周辺回路領域を含む基板上に形成され、前記周辺回路領域に提供された上部金属配線コンタクトホールを具備する平坦化された第２層間絶縁膜をさらに含むことを特徴とする請求項１に記載の半導体メモリ素子。
- 前記上部金属配線コンタクトホール内に形成され、前記導電膜あるいは前記導電膜が形成されていない領域の前記下部金属配線コンタクトプラグと電気的に連結する上部金属配線コンタクトプラグをさらに含むことを特徴とする請求項５に記載の半導体メモリ素子。
- 前記第１層間絶縁膜は、シリコン酸化膜、シリコン窒化膜、ＢＳＧ膜、ＢＰＳＧ膜、ＴＥＯＳ膜、オゾン−ＴＥＯＳ膜、ＰＥ−ＴＥＯＳ膜、ＵＳＧ膜、またはこれらの組み合わせ膜であり、前記ゲート電極のキャッピング膜パターン、前記ビットラインのキャッピング膜パターン、及び前記側壁スペーサは前記第１層間絶縁膜と異なる物質よりなり、シリコン窒化膜、アルミニウム酸化膜、タンタル酸化膜、炭化シリコン膜、またはこれらの組み合わせ膜よりなることを特徴とする請求項２に記載の半導体メモリ素子。
- 前記ビットライン酸化防止膜はシリコン窒化膜またはシリコン酸化窒化膜であることを特徴とする請求項３に記載の半導体メモリ素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR00P55208 | 2000-09-20 | ||
| KR1020000055208A KR100338781B1 (ko) | 2000-09-20 | 2000-09-20 | 반도체 메모리 소자 및 그의 제조방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006263376A Division JP4722805B2 (ja) | 2000-09-20 | 2006-09-27 | 半導体メモリ素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110820A JP2002110820A (ja) | 2002-04-12 |
| JP3923278B2 true JP3923278B2 (ja) | 2007-05-30 |
Family
ID=19689533
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001171464A Expired - Fee Related JP3923278B2 (ja) | 2000-09-20 | 2001-06-06 | 半導体メモリ素子 |
| JP2006263376A Expired - Fee Related JP4722805B2 (ja) | 2000-09-20 | 2006-09-27 | 半導体メモリ素子の製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006263376A Expired - Fee Related JP4722805B2 (ja) | 2000-09-20 | 2006-09-27 | 半導体メモリ素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US6342416B1 (ja) |
| JP (2) | JP3923278B2 (ja) |
| KR (1) | KR100338781B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101376808B1 (ko) * | 2012-06-01 | 2014-03-20 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 장치 및 반도체 장치를 형성하는 방법 |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100340883B1 (ko) * | 2000-06-30 | 2002-06-20 | 박종섭 | 에스램 디바이스의 제조방법 |
| DE10127350C1 (de) * | 2001-06-06 | 2003-02-13 | Infineon Technologies Ag | Halbleiterstruktur mit vergrabenen Leiterbahnen sowie Verfahren zur elektrischen Kontaktierung der vergrabenen Leiterbahnen |
| US6475906B1 (en) * | 2001-07-05 | 2002-11-05 | Promos Technologies, Inc. | Gate contact etch sequence and plasma doping method for sub-150 NM DT-based DRAM devices |
| JP2003203973A (ja) * | 2002-01-08 | 2003-07-18 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
| TW529170B (en) * | 2002-04-15 | 2003-04-21 | Macronix Int Co Ltd | Memory device and manufacturing method thereof |
| JP3590034B2 (ja) * | 2002-04-26 | 2004-11-17 | Ｎｅｃエレクトロニクス株式会社 | 半導体容量素子及びその製造方法 |
| US6706635B2 (en) | 2002-06-05 | 2004-03-16 | Texas Instruments Incorporated | Innovative method to build a high precision analog capacitor with low voltage coefficient and hysteresis |
| TW546776B (en) * | 2002-06-24 | 2003-08-11 | Winbond Electronics Corp | Method of forming contact |
| JP2004128395A (ja) * | 2002-10-07 | 2004-04-22 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| KR100886703B1 (ko) * | 2002-10-30 | 2009-03-04 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| KR100480636B1 (ko) * | 2002-11-22 | 2005-03-31 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| NO317845B1 (no) * | 2002-11-29 | 2004-12-20 | Thin Film Electronics Asa | Mellomlagsforbindelser for lagdelte elektroniske innretninger |
| KR100505656B1 (ko) * | 2002-12-10 | 2005-08-04 | 삼성전자주식회사 | 스토리지 전극과의 접촉 면적을 보다 확보하기 위해서비트 라인 방향으로 확장된 콘택체를 포함하는 반도체소자 제조 방법 |
| TW571391B (en) * | 2002-12-31 | 2004-01-11 | Nanya Technology Corp | Method for forming bit line |
| US6893938B2 (en) * | 2003-04-21 | 2005-05-17 | Infineon Technologies Ag | STI formation for vertical and planar transistors |
| KR100532435B1 (ko) * | 2003-05-15 | 2005-11-30 | 삼성전자주식회사 | 스토리지 노드 및 저항체를 포함하는 반도체 메모리 소자및 그 제조방법 |
| JP2004356464A (ja) * | 2003-05-30 | 2004-12-16 | Oki Electric Ind Co Ltd | 強誘電体素子の製造方法、強誘電体素子及びＦｅＲＡＭ |
| JP2005252027A (ja) * | 2004-03-04 | 2005-09-15 | Nec Electronics Corp | 多層配線構造の半導体装置 |
| US7279379B2 (en) * | 2004-04-26 | 2007-10-09 | Micron Technology, Inc. | Methods of forming memory arrays; and methods of forming contacts to bitlines |
| US7772108B2 (en) * | 2004-06-25 | 2010-08-10 | Samsung Electronics Co., Ltd. | Interconnection structures for semiconductor devices and methods of forming the same |
| KR100626378B1 (ko) * | 2004-06-25 | 2006-09-20 | 삼성전자주식회사 | 반도체 장치의 배선 구조체 및 그 형성 방법 |
| KR100549014B1 (ko) * | 2004-07-21 | 2006-02-02 | 삼성전자주식회사 | 스페이서 패턴을 갖는 반도체 장치들 및 그 형성방법들 |
| US20060157776A1 (en) * | 2005-01-20 | 2006-07-20 | Cheng-Hung Chang | System and method for contact module processing |
| KR100585181B1 (ko) * | 2005-02-24 | 2006-05-30 | 삼성전자주식회사 | 국부 에치 스톱퍼를 갖는 반도체 메모리 소자 및 그 제조방법 |
| US7120046B1 (en) * | 2005-05-13 | 2006-10-10 | Micron Technology, Inc. | Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines |
| US7371627B1 (en) | 2005-05-13 | 2008-05-13 | Micron Technology, Inc. | Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines |
| US7521351B2 (en) * | 2005-06-30 | 2009-04-21 | Infineon Technologies Ag | Method for forming a semiconductor product and semiconductor product |
| KR100685735B1 (ko) * | 2005-08-11 | 2007-02-26 | 삼성전자주식회사 | 폴리실리콘 제거용 조성물, 이를 이용한 폴리실리콘 제거방법 및 반도체 장치의 제조 방법 |
| KR100699865B1 (ko) * | 2005-09-28 | 2007-03-28 | 삼성전자주식회사 | 화학기계적 연마를 이용한 자기 정렬 콘택 패드 형성 방법 |
| KR100683492B1 (ko) * | 2005-12-28 | 2007-02-15 | 주식회사 하이닉스반도체 | 반도체소자의 콘택식각 방법 |
| KR100876881B1 (ko) * | 2006-02-24 | 2008-12-31 | 주식회사 하이닉스반도체 | 반도체 소자의 패드부 |
| US20070210339A1 (en) * | 2006-03-09 | 2007-09-13 | Geethakrishnan Narasimhan | Shared contact structures for integrated circuits |
| KR101152819B1 (ko) * | 2006-03-17 | 2012-06-12 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조방법 |
| KR100954107B1 (ko) * | 2006-12-27 | 2010-04-23 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100875656B1 (ko) * | 2007-08-14 | 2008-12-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR101534683B1 (ko) | 2009-04-03 | 2015-07-24 | 삼성전자주식회사 | 반도체 장치 및 그의 형성방법 |
| KR100939775B1 (ko) * | 2007-10-09 | 2010-01-29 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
| JP2010056133A (ja) * | 2008-08-26 | 2010-03-11 | Panasonic Corp | 半導体記憶装置 |
| JP2010177521A (ja) * | 2009-01-30 | 2010-08-12 | Elpida Memory Inc | 半導体記憶装置の製造方法 |
| KR101565797B1 (ko) * | 2009-02-16 | 2015-11-05 | 삼성전자주식회사 | 콘택 플러그를 포함하는 반도체 장치 |
| WO2011019354A1 (en) * | 2009-08-14 | 2011-02-17 | Hewlett-Packard Development Company, L.P. | Multilayer circuit |
| KR101617241B1 (ko) * | 2009-11-25 | 2016-05-03 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US8785271B2 (en) * | 2011-01-31 | 2014-07-22 | GlobalFoundries, Inc. | DRAM cell based on conductive nanochannel plate |
| US9099560B2 (en) * | 2012-01-20 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI447858B (zh) * | 2012-02-03 | 2014-08-01 | Inotera Memories Inc | 隨機存取記憶體的製造方法 |
| US9269611B2 (en) * | 2014-01-21 | 2016-02-23 | GlobalFoundries, Inc. | Integrated circuits having gate cap protection and methods of forming the same |
| US9397004B2 (en) * | 2014-01-27 | 2016-07-19 | GlobalFoundries, Inc. | Methods for fabricating FinFET integrated circuits with simultaneous formation of local contact openings |
| US9202751B2 (en) * | 2014-04-07 | 2015-12-01 | Globalfoundries Inc. | Transistor contacts self-aligned in two dimensions |
| KR102190653B1 (ko) * | 2014-04-21 | 2020-12-15 | 삼성전자주식회사 | 반도체 장치 및 그의 제조 방법 |
| US9991158B2 (en) * | 2014-09-12 | 2018-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, layout of semiconductor device, and method of manufacturing semiconductor device |
| KR102249172B1 (ko) * | 2014-09-19 | 2021-05-11 | 삼성전자주식회사 | 불 휘발성 메모리 장치 |
| US10217704B1 (en) * | 2017-01-05 | 2019-02-26 | National Technology & Engineering Solutions Of Sandia, Llc | Method for simultaneous modification of multiple semiconductor device features |
| US20200294969A1 (en) * | 2019-03-15 | 2020-09-17 | Intel Corporation | Stacked transistors with dielectric between source/drain materials of different strata |
| US11527541B2 (en) * | 2019-12-31 | 2022-12-13 | Taiwan Semiconductoh Manufactuhing Company Limited | System and method for reducing resistance in anti-fuse cell |
| US11056430B1 (en) * | 2020-03-10 | 2021-07-06 | Globalfoundries Singapore Pte. Ltd. | Thin film based semiconductor devices and methods of forming a thin film based semiconductor device |
| CN113707611B (zh) * | 2020-05-22 | 2023-09-22 | 长鑫存储技术有限公司 | 存储器的形成方法及存储器 |
| CN111758159B (zh) * | 2020-05-25 | 2021-04-27 | 长江存储科技有限责任公司 | 存储器件及其形成方法 |
| CN114188280A (zh) * | 2020-09-14 | 2022-03-15 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3655438A (en) * | 1969-10-20 | 1972-04-11 | Int Standard Electric Corp | Method of forming silicon oxide coatings in an electric discharge |
| JPH0410642A (ja) | 1990-04-27 | 1992-01-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH05218221A (ja) | 1992-02-06 | 1993-08-27 | Shinko Electric Ind Co Ltd | 半導体装置 |
| JPH08204012A (ja) | 1994-07-29 | 1996-08-09 | Nec Corp | 半導体装置及びその製造方法 |
| JPH08340047A (ja) | 1995-06-13 | 1996-12-24 | Sony Corp | 半導体装置の配線層構造およびその製造方法 |
| JP3703885B2 (ja) | 1995-09-29 | 2005-10-05 | 株式会社東芝 | 半導体記憶装置とその製造方法 |
| TW347558B (en) * | 1996-07-10 | 1998-12-11 | Fujitsu Ltd | Semiconductor device with self-aligned contact and its manufacture |
| KR100226765B1 (ko) * | 1996-09-12 | 1999-10-15 | 김영환 | 반도체 소자의 제조방법 |
| TW377495B (en) * | 1996-10-04 | 1999-12-21 | Hitachi Ltd | Method of manufacturing semiconductor memory cells and the same apparatus |
| JPH10178160A (ja) * | 1996-12-17 | 1998-06-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH10200067A (ja) * | 1996-12-29 | 1998-07-31 | Sony Corp | 半導体装置の製造方法 |
| JPH10242419A (ja) * | 1997-02-27 | 1998-09-11 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| KR100226778B1 (ko) * | 1997-03-07 | 1999-10-15 | 김영환 | 반도체 소자의 제조 방법 |
| JPH1117140A (ja) * | 1997-06-25 | 1999-01-22 | Sony Corp | 半導体装置及びその製造方法 |
| JP3919921B2 (ja) | 1997-09-26 | 2007-05-30 | 三菱電機株式会社 | 半導体装置 |
| JPH11163329A (ja) * | 1997-11-27 | 1999-06-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH11214646A (ja) * | 1998-01-28 | 1999-08-06 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| JP3686248B2 (ja) * | 1998-01-26 | 2005-08-24 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
| JP3718058B2 (ja) * | 1998-06-17 | 2005-11-16 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JP2000058783A (ja) * | 1998-08-06 | 2000-02-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2000156480A (ja) * | 1998-09-03 | 2000-06-06 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US5893734A (en) * | 1998-09-14 | 1999-04-13 | Vanguard International Semiconductor Corporation | Method for fabricating capacitor-under-bit line (CUB) dynamic random access memory (DRAM) using tungsten landing plug contacts |
| TW472384B (en) * | 1999-06-17 | 2002-01-11 | Fujitsu Ltd | Semiconductor device and method of manufacturing the same |
| JP2001036038A (ja) * | 1999-07-22 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP2001102450A (ja) * | 1999-10-01 | 2001-04-13 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6255160B1 (en) * | 1999-10-29 | 2001-07-03 | Taiwan Semiconductor Manufacturing Company | Cell design and process for making dynamic random access memory (DRAM) having one or more Gigabits of memory cells |
-
2000
- 2000-09-20 KR KR1020000055208A patent/KR100338781B1/ko not_active IP Right Cessation
-
2001
- 2001-05-23 US US09/862,305 patent/US6342416B1/en not_active Expired - Fee Related
- 2001-06-06 JP JP2001171464A patent/JP3923278B2/ja not_active Expired - Fee Related
- 2001-11-20 US US09/988,679 patent/US6545306B2/en not_active Expired - Fee Related
-
2003
- 2003-02-19 US US10/367,853 patent/US6974986B2/en not_active Expired - Fee Related
-
2005
- 2005-10-04 US US11/241,924 patent/US7265051B2/en not_active Expired - Fee Related
-
2006
- 2006-09-27 JP JP2006263376A patent/JP4722805B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101376808B1 (ko) * | 2012-06-01 | 2014-03-20 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 장치 및 반도체 장치를 형성하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6342416B1 (en) | 2002-01-29 |
| US20020053690A1 (en) | 2002-05-09 |
| US20030151082A1 (en) | 2003-08-14 |
| US6545306B2 (en) | 2003-04-08 |
| KR100338781B1 (ko) | 2002-06-01 |
| US20060024884A1 (en) | 2006-02-02 |
| JP2002110820A (ja) | 2002-04-12 |
| KR20020022427A (ko) | 2002-03-27 |
| JP4722805B2 (ja) | 2011-07-13 |
| JP2007036278A (ja) | 2007-02-08 |
| US7265051B2 (en) | 2007-09-04 |
| US6974986B2 (en) | 2005-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3923278B2 (ja) | 半導体メモリ素子 | |
| KR100553835B1 (ko) | 캐패시터 및 그 제조 방법 | |
| KR100545866B1 (ko) | 커패시터 및 그 제조 방법 | |
| KR100503519B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6881659B2 (en) | Methods of forming self-aligned contact structures in semiconductor integrated circuit devices | |
| US7273807B2 (en) | Method for fabricating semiconductor device by forming damascene interconnections | |
| US7749834B2 (en) | Method of fabricating semiconductor devices having buried contact plugs | |
| JP4064674B2 (ja) | 半導体素子のメタルコンタクト形成方法 | |
| US7145193B2 (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
| JP5073157B2 (ja) | 半導体装置 | |
| KR100378200B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| JP4964407B2 (ja) | 半導体装置及びその製造方法 | |
| KR100330714B1 (ko) | 반도체 장치의 매몰 콘택 구조 및 그 형성방법 | |
| US6404020B1 (en) | Method of forming contact pads in a semiconductor device and a semiconductor device formed using the method | |
| JP2005175348A (ja) | 半導体記憶装置及びその製造方法 | |
| US20240071771A1 (en) | Method of manufacturing integrated circuit device | |
| KR100589039B1 (ko) | 개선된 구조적 안정성 및 향상된 캐패시턴스를 갖는캐패시터 및 그 제조 방법 | |
| KR20050066164A (ko) | 반도체 장치 및 그 제조방법 | |
| KR20020039096A (ko) | 자기 정렬 콘택 형성 방법 | |
| KR20080035857A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2006229260A (ja) | Ｄｒａｍ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |