KR20020039096A - 자기 정렬 콘택 형성 방법 - Google Patents

자기 정렬 콘택 형성 방법 Download PDF

Info

Publication number
KR20020039096A
KR20020039096A KR1020000069000A KR20000069000A KR20020039096A KR 20020039096 A KR20020039096 A KR 20020039096A KR 1020000069000 A KR1020000069000 A KR 1020000069000A KR 20000069000 A KR20000069000 A KR 20000069000A KR 20020039096 A KR20020039096 A KR 20020039096A
Authority
KR
South Korea
Prior art keywords
layer
film
interlayer insulating
gate
forming
Prior art date
Application number
KR1020000069000A
Other languages
English (en)
Inventor
전종선
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000069000A priority Critical patent/KR20020039096A/ko
Publication of KR20020039096A publication Critical patent/KR20020039096A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Abstract

콘택홀 형성을 위한 식각 공정시의 불량을 최소화할 수 있는 자기 정렬 콘택 형성 방법을 개시한다. 반도체 기판 상에 게이트 산화막, 게이트 전극, 게이트 캡핑막 및 식각정지막이 차례로 적층된 복수개의 게이트 패턴들을 형성하고, 게이트 패턴들의 양측벽에 스페이서를 형성한다. 게이트 패턴들을 포함하는 반도체 기판 상에 층간절연막을 형성한다. 층간절연막을 패터닝하여 게이트 패턴들 사이의 반도체 기판의 소정 영역을 노출시키는 콘택홀들을 형성한다. 콘택홀들을 채우는 도전막을 형성한 후 게이트 패턴 상부의 식각정지막이 노출될 때까지 도전막과 층간절연막을 평탄화 식각한다. 층간절연막에 대한 평탄화 식각 공정을 별도로 실시하지 않으므로, 콘택홀 형성 공정시 층간절연막의 두께 편차를 감소시킬 수 있다.

Description

자기 정렬 콘택 형성 방법{METHOD FOR FORMING SELF ALIGNED CONTACT}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀더 구체적으로는 자기 정렬 콘택 형성 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 디자인 룰에 의해 단위 소자가 차지할 수 있는 면적은 점점 감소하고 있다. 이로 인해, 단위 셀 내에서 하부 도전막과 상부도전막을 접속시키기 위해 형성되는 콘택의 면적도 감소하고 있으며, 면적의 감소에 비례하여 콘택 저항이 증가하고 오정렬 마진이 감소하는 문제가 야기되고 있다.
이를 해결하기 위해, 고밀도의 DRAM 셀에서는 자기 정렬 콘택(self aligned contact) 형성 공정을 사용하고 있다. 자기 정렬 콘택을 형성함으로써 하부 도전막과의 접촉 면적을 증가시키면서 후속 공정시 좀더 충분한 오정렬 마진을 확보할 수 있게 되었다.
이하, 첨부된 도면들을 참조하여 종래 기술에 의한 자기 정렬 콘택 형성 공정의 문제점들을 설명한다.
도 1a 내지 도 1e는 종래 기술에 의한 자기 정렬 콘택 형성 공정을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10)에 통상의 트렌치 소자분리 공정으로 활성 영역을 한정하기 위한 소자분리막(11)을 형성한다. 소자분리막(10)이 형성된 반도체 기판에 게이트 산화막(13), 게이트 전극막(14), 게이트 갭핑막(15) 및 식각정지막(16)이 차례로 적층된 게이트 패턴(17)을 형성한다. 게이트 캡핑막(15)은 실리콘 산화막으로 형성하고, 식각정지막(16)은 실리콘 질화막으로 형성한다. 게이트 패턴(17) 양옆의 활성 영역에 소오스/드레인 영역(20)을 형성하고, 게이트 패턴(17)의 측벽에 질화막 스페이서(21)를 형성한다.
도 1b 및 도 1c를 참조하면, 게이트 패턴들(17)을 포함하는 반도체 기판(10) 전면에 층간절연막(23)을 형성한다. 층간절연막(23)의 일부분을 평탄화 식각한다. 이는 층간절연막(23)의 두께가 너무 두꺼우면 콘택 패드용 폴리실리콘막도 두껍게증착되는데, 콘택 패드를 형성하는 후속 평탄화 식각 공정에서 폴리실리콘막이 완전히 제거되지 않고 잔류하는 문제가 발생하기 때문이다.
도 1d를 참조하면, 통상의 사진 식각 공정으로 평탄화된 층간절연막(23a)을 패터닝하여 게이트 패턴들(17) 사이의 소오스/드레인 영역(20)을 노출시키는 콘택홀들(25)을 형성한다.
도 1d를 참조하면, 콘택홀들(25)이 형성된 결과물 전면에 콘택홀(25)을 채우는 도전막, 예를 들어 폴리실리콘막을 형성한다. 층간절연막(23a)의 상부면이 노출될 때까지 도전막을 평탄화 식각하여 소오스/드레인 영역(20)과 전기적으로 접속되는 콘택 패드(27)를 형성한다.
이와 같은 자기 정렬 콘택 형성 공정에서 콘택홀을 형성하기 위한 식각 공정은 층간절연막과 하부막 간의 식각선택비에 의해 수행되는데, 식각 공정에서 층간절연막의 두께는 중요한 변수가 된다. 구체적으로, 층간절연막의 두께가 두꺼운 부분에서는 층간절연막이 덜 식각되어 오픈 불량이 발생하고, 층간절연막의 두께가 얇은 부분에서는 층간절연막이 과식각되어 하부막을 손상시키게 된다.
그런데, 종래 기술에 의하면, 층간절연막을 형성한 후 층간절연막을 부분적으로 평탄화 식각한 후 콘택홀을 형성한다. 이러한 평탄화 식각 공정은 층간절연막의 두께 편차를 증가시키는 원인이 된다. 따라서, 콘택홀의 오픈 불량이 발생하거나 과식각으로 인해 콘택 패드와 게이트 전극 간의 단락이 발생하는 등의 문제가 증가하게 된다.
상술한 제반 문제들을 해결하기 위한 본 발명에 의하면, 층간절연막의 두께 편차를 최소화할 수 있는 자기 정렬 콘택 형성 방법을 제공는데 그 목적이 있다.
본 발명의 다른 목적은, 층간절연막과 콘택 패드용 도전막에 대한 평탄화 식각 공정을 동시에 진행하여 공정을 단순화시킬 수 있는 자기 정렬 콘택 형성 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은, 층간절연막의 두께를 감소시켜 깊은 콘택(deep contact)을 형성하는 후속 공정을 용이하게 할 수 있는 자기 정렬 콘택 형성 방법을 제공하는 데 있다.
도 1a 내지 도 1e는 종래 기술에 의한 자기 정렬 콘택 형성 방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2f는 본 발명의 실시예에 의한 자기 정렬 콘택 형성 방법을 설명하기 위한 단면도들이다.
* 도면의 주요 부분에 대한 부호의 설명
10, 100 : 반도체 기판11, 101 : 소자분리막
17, 107 : 게이트 전극20, 110 : 소오스/드레인 영역
23, 113 : 층간절연막25, 115 : 콘택홀
27, 120a : 콘택 패드
(구성)
상술한 목적을 달성하기 위하여 본 발명에 의한 자기 정렬 콘택 형성 방법은, 반도체 기판 상에 복수개의 절연된 게이트 패턴들을 형성한다. 상기 게이트 패턴들을 포함하는 상기 반도체 기판 전면에 층간절연막을 형성한다. 상기 층간절연막을 패터닝하여 상기 게이트 패턴들 사이의 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 형성한다. 상기 콘택홀이 형성된 결과물 전면에 상기 콘택홀을 채우는 도전막을 형성한다. 상기 게이트 패턴들의 상부면이 노출될 때까지 상기 도전막 및 상기 층간절연막을 평탄화 식각한다.
본 발명에 있어서, 상기 게이트 패턴은 게이트 산화막, 게이트 전극, 게이트 캡핑막 및 식각정지막을 차례로 적층시켜 형성하는 것이 바람직하며, 상기 게이트 캡핑막은 실리콘 산화막으로 형성하고 상기 식각정지막은 실리콘 질화막으로 형성하는 것이 바람직하다.
(실시예)
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2a 내지 도 2f는 본 발명의 실시예에 의한 자기 정렬 콘택 형성 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 반도체 기판(100)에 활성 영역을 한정하기 위한 소자분리막(101)을 형성한다. 소자분리막(101)은 LOCOS(local oxidation of silicon) 공정 또는 트렌치 소자분리 방법으로 형성한다. 소자분리막(101)이 형성된 반도체 기판(100)의 소정 영역에 게이트 산화막(103), 게이트 전극(104), 게이트 캡핑막(105) 및 식각정지막(106)이 차례로 적층된 게이트 패턴들(107)을 형성한다. 게이트 전극(104)은 예를 들어, 폴리실리콘막과 텅스텐 실리사이드막을 차례로 적층시켜 형성한는 것이 바람직하다. 또한, 게이트 캡핑막(105)은 HTO(high temperature oxide)막으로 형성하고, 식각정지막(106)은 게이트 전극(104)을 절연시키기 위한 게이트 캡핑막(105)과 식각선택비를 갖는 실리콘 질화막으로 형성하는 것이 바람직하다.
게이트 패턴(107) 양옆의 활성 영역에 도전형의 불순물 이온을 주입하여 소오스/드레인 영역(110)을 형성한다. 게이트 패턴(107)을 포함하는 반도체 기판(100) 전면에 실리콘 질화막을 형성한 후 건식 식각하여 게이트 패턴(107)의 양측벽에 스페이서(111)를 형성한다.
도 2b를 참조하면, 게이트 패턴들(107)을 포함하는 반도체 기판(100) 전면에층간절연막(113)을 형성한다. 층간절연막(113)은 게이트 패턴(107)의 양측벽을 둘러싸는 스페이서(111) 및 게이트 패턴(107) 상부를 덮는 식각정지막(106)과 식각선택비가 높은 물질, 예를 들어 BPSG(borophosphosilicate glass)막, USG(undoped silicate glass)막 및 PE-TEOS(plasma enhanced TEOS)막 등과 같은 실리콘 산화막으로 형성하는 것이 바람직하다. 또한, 종래 기술과는 달리 층간절연막(113)에 대한 부분적인 평탄화 식각 공정을 실시하지 않으므로, 기존의 층간절연막(113)에 비해 상대적으로 얇은 두께, 즉 게이트 패턴들(107)을 충분히 덮을 수 있을 정도의 두께로만 층간절연막(113)을 형성한다.
도 2c를 참조하면, 층간절연막(113) 상에 포토레지스트막을 형성한 후 패터닝하여 자기 정렬 콘택홀을 형성하기 위한 포토레지스트 패턴(도면에 미도시)을 형성한다. 포토레지스트 패턴을 식각마스크로 사용하여 층간절연막(113)을 식각하여 게이트 패턴들(107) 사이의 소오스/드레인 영역(110)이 노출시키는 콘택홀들(115)을 형성한다. 이때, 층간절연막(113)과 식각선택비가 높은 물질로 형성된 스페이서(111) 및 식각정지막(106)에 의해 식각이 완료되어 콘택홀들(115)이 형성된다. 그런데, 본 발명에서는 층간절연막(113)에 대한 부분적인 평탄화 공정을 생략하여, 기존에 비해 층간절연막(113)의 두께 편차가 감소하므로, 콘택홀(115) 형성을 위한 식각 공정에서 과식각이나 오픈 불량이 발생하는 것을 최소화할 수 있게 된다.
도 2d 및 도 2f를 참조하면, 콘택홀들(115)이 형성된 결과물 전면에 콘택홀들(115)을 채우는 도전막(120)을 형성한다. 도전막(120)은, 예를 들어 폴리실리콘막으로 형성한다. 게이트 패턴(107) 상부의 식각정지막(106)이 노출될 때까지 도전막(120) 및 층간절연막(113)을 평탄화 식각한다. 평탄화 식각 공정은 CMP 공정 또는 에치백 공정으로 실시한다. 그러면, 게이트 패턴들(107) 사이의 소오스/드레인 영역(110)과 전기적으로 접속되는 콘택 패드(120a)가 형성된다. 이와 같이 식각정지막(113)을 버퍼층으로 사용하여 층간절연막(113) 및 도전막(120)을 동시에 평탄화 식각하면, 종래 기술에 비해 잔류하는 층간절연막(113)의 두께를 감소시킬 수 있다. 이에 따라, 후속으로 진행되는 패턴 형성 공정에서 깊은 콘택을 형성하기 위한 식각 공정이 용이해진다.
본 발명은 자기 정렬 콘택 형성 공정시 층간절연막에 대한 부분적인 평탄화 식각 공정을 생략하여 층간절연막의 두께 편차를 감소시킴으로써, 콘택홀 형성을 위한 식각 공정에서 과식각이나 오픈 불량이 발생하는 것을 최소화할 수 있다. 또한, 층간절연막을 평탄화 식각하는 단계를 생략할 수 있으므로 공정이 단순해지는 효과가 있다. 이에 더하여, 콘택 패드 형성시 도전막과 층간절연막을 동시에 평탄화 식각하게 되므로, 잔류하는 층간절연막의 두께를 감소시켜 후속 공정을 용이하게 하는 효과가 있다.

Claims (8)

  1. 반도체 기판에 복수개의 절연된 게이트 패턴들을 형성하는 단계;
    상기 게이트 패턴들을 포함하는 상기 반도체 기판 전면에 층간절연막을 형성하는 단계;
    상기 층간절연막을 패터닝하여 상기 게이트 패턴들 사이의 상기 반도체 기판의 소정 영역을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀이 형성된 결과물 전면에 상기 콘택홀을 채우는 도전막을 형성하는 단계; 및
    상기 게이트 패턴들의 상부면이 노출되도록 상기 도전막 및 상기 층간절연막을 평탄화 식각하는 단계를 포함하는 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
  2. 제 1 항에 있어서,
    상기 게이트 패턴은 게이트 산화막, 게이트 전극, 게이트 캡핑막 및 식각 정지막이 차례로 적층되어 형성되는 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
  3. 제 2 항에 있어서,
    상기 게이트 캡핑막은 실리콘 산화막으로 형성하는 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
  4. 제 2 항에 있어서,
    상기 식각정지막은 실리콘 질화막으로 형성하는 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
  5. 제 2 항에 있어서,
    상기 도전막 및 상기 층간절연막에 대한 상기 평탄화 식각은 상기 식각정지막에 대해 식각선택비가 높은 식각 공정으로 실시하는 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
  6. 제 5 항에 있어서,
    상기 평탄화 식각 공정은 CMP 공정 또는 에치백 공정으로 실시하는 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
  7. 제 1 항에 있어서,
    상기 층간절연막은 BPSG(borophosphosilicate glass)막, USG(undoped silicate glass)막 및 PE-TEOS(plasma enhanced TEOS)막 중 어느 하나로 형성하는 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
  8. 제 1 항에 있어서,
    상기 도전막은 폴리실리콘막으로 형성하는 것을 특징으로 하는 자기 정렬 콘택 형성 방법.
KR1020000069000A 2000-11-20 2000-11-20 자기 정렬 콘택 형성 방법 KR20020039096A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000069000A KR20020039096A (ko) 2000-11-20 2000-11-20 자기 정렬 콘택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000069000A KR20020039096A (ko) 2000-11-20 2000-11-20 자기 정렬 콘택 형성 방법

Publications (1)

Publication Number Publication Date
KR20020039096A true KR20020039096A (ko) 2002-05-25

Family

ID=19700092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000069000A KR20020039096A (ko) 2000-11-20 2000-11-20 자기 정렬 콘택 형성 방법

Country Status (1)

Country Link
KR (1) KR20020039096A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856058B1 (ko) * 2002-06-29 2008-09-02 주식회사 하이닉스반도체 반도체소자의 자기정렬콘택 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856058B1 (ko) * 2002-06-29 2008-09-02 주식회사 하이닉스반도체 반도체소자의 자기정렬콘택 형성방법

Similar Documents

Publication Publication Date Title
KR100414220B1 (ko) 공유 콘택을 가지는 반도체 장치 및 그 제조 방법
US6649508B1 (en) Methods of forming self-aligned contact structures in semiconductor integrated circuit devices
US6870268B2 (en) Integrated circuit devices formed through selective etching of an insulation layer to increase the self-aligned contact area adjacent a semiconductor region
KR100467023B1 (ko) 자기 정렬 접촉 구조 및 그 형성 방법
KR20040009864A (ko) 자기 정렬된 접합영역 콘택홀을 갖는 반도체 장치 및 그제조 방법
KR100378200B1 (ko) 반도체 소자의 콘택 플러그 형성방법
US20070145491A1 (en) Semiconductor device and method of manufacture
US7285377B2 (en) Fabrication method for a damascene bit line contact plug
KR100407570B1 (ko) 게이트 콘택 구조체 및 그 형성 방법
US6156636A (en) Method of manufacturing a semiconductor device having self-aligned contact holes
US6404020B1 (en) Method of forming contact pads in a semiconductor device and a semiconductor device formed using the method
KR20020032784A (ko) 반도체 소자의 제조 방법
KR20020039096A (ko) 자기 정렬 콘택 형성 방법
KR100576083B1 (ko) 반도체 장치 및 그 제조방법
KR100604812B1 (ko) 자기 정렬된 컨택 공정을 이용한 반도체 소자의 제조 방법
KR20020015167A (ko) 반도체 장치의 자기 정렬 콘택 형성 방법
KR20020015168A (ko) 반도체 장치의 자기 정렬 콘택 형성 방법
KR20050024977A (ko) 자기 정렬된 콘택홀을 갖는 반도체 소자 및 그 형성 방법
KR20020049360A (ko) 반도체 메모리 소자의 제조 방법
KR100546145B1 (ko) 반도체 소자의 콘택 플러그 형성방법
JP4033728B2 (ja) コンタクトホール形成方法
KR100475456B1 (ko) 반도체 장치의 배선 형성 방법
KR20010109370A (ko) 자기 정렬 콘택홀의 형성 방법
KR19980068806A (ko) 메모리 소자의 자기 정렬 콘택 형성방법
KR20020048618A (ko) 샐리사이드막을 갖는 반도체 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid