JP2532182B2 - スタック形キャパシタを用いるダイナミック形メモリ―セルの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体メモリー装置にお
けるスタック形キャパシタを具備するダイナミックラン
ダムアクセスメモリー (Dynamic Random Access Memor
y；DRAM) に関するもので、その構造の中でも特にスト
レージ電極と接触する拡散層の構造に関するものであ
る。

【０００２】

【従来の技術】一般に、ＤＲＡＭのメモリーセルは、一
つのトランジスタと一つのキャパシタとで形成される。
そして、このキャパシタに蓄積される電荷により論理状
態‘１’または‘０’の情報が記憶され、この情報の書
き込み及び読出し動作は、トランジスタを通して実行さ
れる。したがって、キャパシタに蓄積される電荷が大き
い程、メモリーセルに記憶された情報を確実に感知する
ことができる。

【０００３】キャパシタの容量は、キャパシタの面積が
広い程、また、誘電膜が薄い程増加する。しかし、誘電
膜の薄膜化には限界があり、さらに、半導体装置の高集
積化の趨勢によりメモリー装置の占有面積も減少し、そ
のためキャパシタが占有できる面積も減少している。そ
の結果、平面形キャパシタでは充分な容量を確保するこ
とが難しくなった。そこで、半導体装置が高集積化され
てもメモリー動作に必要な充分な容量を確保するため
に、基板に溝を掘ってキャパシタを形成するトレンチ(t
rench)形と、基板の上面に層を積み重ねてキャパシタを
形成するスタック(stack) 形が提案されている。

【０００４】図４はスタック形キャパシタを具備する半
導体メモリー装置のレイアウト図であって、横方向に伸
張されたアクティブ領域２と、アクティブ領域２に直交
して縦方向に伸張されたワード線４と、アクティブ領域
２の所定領域の上面に形成された第１及び第２接触領域
６、８と、第２接触領域８に接触して横方向に伸張され
たビット線１０と、第１接触領域６に接触してアクティ
ブ領域２の上部に形成されたストレージ電極１２と、ス
トレージ電極１２の上部に、ストレージ電極１２を覆う
ように形成されたキャパシタプレート１４とを示してい
る。

【０００５】図５は図４のＡ−Ａ′線に沿った断面図で
あって、図４と同じ名称に該当するものは同じ番号を使
用している。同図には、素子領域間の分離のための素子
分離絶縁膜としてフィールド酸化膜２１、２２が形成さ
れた第１導電形の半導体基板２０上に、チャネル領域に
よって相互に所定距離離隔された第１及び第２拡散領
域、すなわちソース及びドレイン領域１６、１８と、チ
ャネル領域の上面に形成された第１絶縁膜、すなわちゲ
ート絶縁膜２４を中間層としてワード線に利用されるゲ
ート４と、第１及び第２接触領域６、８を除いた基板２
０の上面に形成された層間絶縁膜２６と、第２接触領域
８と接触して金属層で形成されたビット線１０と、第１
接触領域６に接触して第１多結晶シリコン層で形成され
た第１導電層であるストレージ電極１２と、ストレージ
電極１２を覆う第２絶縁膜である誘電膜２８と、誘電膜
２８の上面に形成された第２多結晶シリコン層で形成さ
れた第２導電層であるキャパシタプレート１４とを具備
したメモリーセルを示しており、ソース及びドレイン領
域１６、１８及びゲート４によってＭＯＳトランジスタ
が構成され、トランジスタのソース領域１６と接触する
ストレージ電極１２及びその上面に積層された誘電膜２
８及びキャパシタプレート１４によってキャパシタが構
成されている。

【０００６】メモリーセルの集積度があまり高くなく、
工程マージン(process margin)が充分に大きい場合に
は、図５に示したように、第１接触領域６はソース領域
１６内に形成され、多少第１接触領域６がずれたとして
も、工程マージンにより、ソース領域１６からはみ出る
ことはない。しかし、メモリーセルの集積度が高くなる
と、セル面積の減少によって各領域間の寸法は工程の最
小限界値にまで減少される。そのため、第１接触領域６
の側面とこれに隣接するフィールド酸化膜２１との間の
距離Ｄもミクロン(micron)以下に短縮され、製造工程中
のマスク工程では、高精度のアラインメント(Alignmen
t) が要求されている。

【０００７】しかし、実際の高集積度のメモリーセルの
製造工程においては、工程マージンの減少によるアライ
メントミスが発生して、第１接触領域６がソース領域１
６をはみ出して形成されてしまう場合が多い。

【０００８】図６は従来構造のメモリーセルにおいてア
ライメントミスが発生した場合の断面図を示したもの
で、図４及び図５と同じ名称に該当するものは同じ番号
を使用している。同図から分かるように、アライメント
ミスが発生して、第１接触領域６ａのパターンを形成す
るためのマスクが、フィールド酸化膜２１の方に偏位し
てしまった場合、第１接触領域６ａがソース領域１６を
はみ出してフィールド酸化膜２１の領域を侵犯して形成
される。そのため、ソース領域１６をはみ出して形成さ
れた第１接触領域６ａの一部は、低不純物濃度の第１導
電形の半導体基板２０と直接接触してしまう。その結
果、第１接触領域６ａの内、低不純物濃度の基板２０と
接触している領域は、高不純物濃度のソース領域１６と
接触している領域に比べて弱い接合領域を形成する。こ
の弱い接合領域を通じて漏洩電流が発生し、ストレージ
電極１２に蓄積された電荷が減少して、メモリーセルの
リフレッシュ特性が低下してしまう問題点が発生してい
る。

【０００９】一方、メモリーチップを封止するために使
用される封止材料の中に含まれるウラニウムやトリウム
から放射されるα線が、基板内に入射することにより、
基板内の格子と衝突して正孔と電子を発生させ、この内
の電子がストレージ領域に浸透して、記憶されているデ
ータの反転を発生させるソフトエラー(soft error)が、
半導体装置の微細化により増加して、メモリーセル動作
の信頼性が激減している問題点もある。

【００１０】

【発明が解決しようとする課題】したがって本発明の目
的は、スタック形キャパシタを用いた半導体メモリー装
置において、上記のようなマスクのアライメントミス等
が発生してもリフレッシュ特性が低下しない半導体メモ
リー装置や、また、ソフトエラーを抑制し得る半導体メ
モリー装置を提供することにある。

【００１１】

【課題を解決するための手段及び作用】上記のような半
導体メモリー装置を提供するために本発明では、ストレ
ージ電極と第１拡散領域との接触領域を形成した後に、
第１拡散領域と同じ導電形の不純物をイオン注入する工
程を実施して、接触領域の下面を完全に覆う第３拡散領
域をさらに形成することを特徴としたメモリーセルの製
造方法を提供する。このようにすることで、マスク等の
アライメントミスによって発生した第１拡散領域からは
み出した接触領域も、完全に第３拡散領域で覆うことが
でき、漏洩電流を防止できる。加えて、上記のようにし
て形成された第３拡散領域の底面下部を覆うように、第
３拡散領域と反対の導電形（すなわち基板と同じ導電
形）の第４拡散領域をイオン注入でさらに形成すること
で、α線によって発生した電子がストレージ領域に達す
るのを防止してソフトエラーを抑制できるようになる。

【００１２】

【実施例】以下、本発明を添附の図面を参照して詳細に
説明する。図１は本発明によるメモリーセルの第１実施
例を示す断面図であって、図４に図示されたレイアウト
を有するＤＲＡＭメモリーセルの製造工程中に上述のよ
うなアライメントミスが発生した場合に対する実施例で
ある。

【００１３】図１に示すように、第１導電形の基板３０
の上に、フィールド酸化膜３１、３２と、第２導電形の
第１ソース及びドレイン領域３４、３６と、ゲート絶縁
膜３８と、ゲート４０と、層間絶縁膜４６とを形成した
後に、層間絶縁膜４６に第１及び第２接触領域４２、４
４のパターンを形成して、基板３０の表面が露出するま
で層間絶縁膜４６を食刻して第１及び第２接触領域４
２、４４を形成する。

【００１４】このときのパターン形成のためのマスクア
ライメント時に、アライメントミスによって第１接触領
域４２の一部が第１ソース領域３４からはみ出して形成
されてしまっている。

【００１５】その後に、第１接触領域４２の上部から第
２導電形の不純物をイオン注入して第２ソース領域４８
を形成する。このとき、第２ソース領域４８の不純物濃
度及びイオン注入による拡散領域の深さは、第１ソース
領域３４の不純物濃度及び深さと略同じに調節する。こ
のようにすれば、アライメントミスが発生しても第１接
触領域４２の下面は同じ導電形の第１及び第２ソース領
域によって完全に覆われるようになる。

【００１６】この第１実施例においては、基板３０と第
１及び第２ソース領域３４、４８の不純物濃度を各々１
０¹⁴〜１０¹⁶ions／ｃｍ³ 、１０¹⁸〜１０²¹ions／ｃｍ
³ の範囲で実施している。

【００１７】その後に、通常の工程通りに第１多結晶シ
リコン層（ストレージ電極）５０、誘電膜５２、第２多
結晶シリコン層（キャパシタプレート）５４で構成され
るスタック形キャパシタと、ビット線である金属層５６
とを形成して半導体メモリー装置を完成する。

【００１８】図２は本発明の第２実施例を示した断面図
であって、第１実施例と同様のアライメントミスが発生
した場合の別の実施例である。図１と同じ名称に該当す
るものは同じ番号を使用している。

【００１９】同図に示すように、図１の場合と同様に、
第１ソース領域３４と所定領域が重なる第２ソース領域
４８を形成する。その後、第２ソース領域４８形成のた
めのイオン注入工程に連続して、第１接触領域４２の上
部から第１導電形の不純物をイオン注入する。これによ
り、第２導電形の第２ソース領域４８の底面を覆う第１
導電形の拡散領域５８を形成する。

【００２０】ここで、この第１導電形の拡散領域５８の
不純物濃度は、基板３０の不純物濃度と第１及び第２ソ
ース領域３４、４８の不純物濃度の間になるようにす
る。第２実施例においては、１０¹⁶〜１０¹⁹ions／ｃｍ
³ の範囲で実施している。

【００２１】このようにすることで、第１導電形の拡散
領域５８が障壁となって、基板３０に入射したα粒子に
よって発生する正孔と電子の内の電子が、ストレージ領
域である第２ソース領域４８に侵入するのを防止する。
したがって、α粒子によるソフトエラーを抑制すること
ができる。

【００２２】図３は、図４のレイアウトを有するＤＲＡ
Ｍメモリーセルの製造工程中で上記実施例のようなアラ
イメントミスが発生しなかった場合、または集積度があ
まり高くなくアライメントミスの心配がない場合を示し
た断面図である。尚、図１と同じ名称に該当するものは
同じ番号を用いている。

【００２３】この場合には、ストレージ電極５０の接触
領域４２がソース領域３４ａからはみ出していないの
で、図１及び図２のような第２ソース領域を形成しなく
てもよい。

【００２４】したがって、ソース領域３４ａを形成する
ためのイオン注入工程に連続して、ソース領域３４ａと
反対の導電形を有する不純物をイオン注入することによ
って、第１導電形の拡散領域５８ａを形成する。このと
き、不純物の濃度は、ソース領域３４ａの不純物濃度よ
り低濃度であり、基板３０の不純物濃度より高濃度であ
るように調節する。例えば、基板３０の不純物濃度は１
０¹⁴〜１０¹⁶ions／ｃｍ³ 、ソース領域３４ａの不純物
濃度は１０¹⁸〜１０²¹ions／ｃｍ³ 、拡散領域５８ａの
不純物濃度は１０¹⁶〜１０¹⁹ions／ｃｍ³ で実施する。

【００２５】

【発明の効果】上述のように本発明は、スタック形キャ
パシタを用いた半導体メモリー装置において、ストレー
ジ電極と拡散領域との接触領域形成のためのマスクアラ
イメント等にアライメントミスが発生し、接触領域が拡
散領域からはみ出して形成されてしまった場合でも、接
触領域を形成した後に拡散領域と同じ導電形の不純物を
イオン注入する工程を実施して接触領域の下面を完全に
覆う拡散領域をさらに形成することで、拡散領域からは
み出した接触領域部分も完全に拡散領域で覆うことがで
き、漏洩電流を防止できる。したがって、メモリーセル
のリフレッシュ特性を改善する効果がある。

【００２６】また、上記のような接触領域形成後のイオ
ン注入後、連続的に拡散領域と反対の導電形の不純物を
イオン注入して、接触領域下部の拡散領域底面を覆うよ
うに反対の導電形の拡散領域を形成する。

【００２７】その結果、追加形成された反対の導電形、
すなわち基板と同じ導電形の高濃度拡散領域が障壁とな
って、α粒子によって発生した電子がストレージ領域で
ある拡散領域に侵入することを防止することができる。
これにより、ソフトエラー率を大幅に減少できる効果が
ある。

【００２８】上記のようにリフレッシュ特性及びソフト
エラー率が改善されることにより、高性能で信頼性の高
い半導体メモリー装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例による半導体メモリー装置
のメモリーセル部分の断面図である。

【図２】本発明の第２実施例による半導体メモリー装置
のメモリーセル部分の断面図である。

【図３】アライメントミスが発生しない場合を示した半
導体メモリー装置のメモリーセル部分の断面図である。

【図４】半導体メモリー装置のメモリーセルの一般的な
レイアウト図である。

【図５】従来の半導体メモリー装置のメモリー部分の断
面図である。

【図６】従来の半導体メモリー装置のメモリー部分のア
ライメントミスが発生した場合の断面図である。

【符号の説明】

３０……半導体基板 ３１……第１フィールド酸化膜（素子分離絶縁膜） ３４……第１ソース領域（第１拡散領域） ４２……第１接触領域 ４６……層間絶縁膜 ４８……第２ソース領域（第３拡散領域） ５０……ストレージ電極（第１導電層） ５２……誘電膜（第２絶縁膜） ５４……キャパシタプレート（第２導電層）

フロントページの続き (72)発明者 ユン−セウン シン 大韓民国 キョンギ−ド スウォン−シ ティクウォンスン−グ メタン−ドン （番地なし） ジョーコン アパート 501−302 (72)発明者 ヨン−ジク パーク 大韓民国 キョンギ−ド スウォン−シ ティジャンガーン−グ ホワセオ−ドン （番地なし） ホワセオ アパート34 −402 (72)発明者 ジューン カン 大韓民国 ソウル ヨンサン−グ セオ ビンコ−ドン（番地なし） シンドンガ アパート 16−202 (56)参考文献 特開 平２−101769（ＪＰ，Ａ) 特開 昭58−85559（ＪＰ，Ａ) 特開 昭56−134757（ＪＰ，Ａ) 特開 昭55−74175（ＪＰ，Ａ) 特開 昭63−318151（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 素子間分離絶縁膜を形成した半導体基板
   にＭＯＳトランジスタを形成した後に層間絶縁膜を形成
   し、そしてＭＯＳトランジスタをなす拡散領域上の層間
   絶縁膜を食刻して接触領域を形成してから、この接触領
   域を介して拡散領域と接触するストレージ電極を形成す
   るようになった、スタック形キャパシタを用いるダイナ
   ミック形メモリーセルの製造方法において、 層間絶縁膜の接触領域形成後にＭＯＳトランジスタの拡
   散領域と同じ導電形の不純物をイオン注入して前記接触
   領域形成時のアライメントミスを補う拡散領域を形成
   し、更にこの後に基板と同じ導電形の不純物をイオン注
   入して前記アライメントミスを補う拡散領域の底面を覆
   いソフトエラーを抑制する拡散領域を形成するようにし
   たことを特徴とする製造方法。