JP2023133346A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2023133346A
JP2023133346A JP2023115015A JP2023115015A JP2023133346A JP 2023133346 A JP2023133346 A JP 2023133346A JP 2023115015 A JP2023115015 A JP 2023115015A JP 2023115015 A JP2023115015 A JP 2023115015A JP 2023133346 A JP2023133346 A JP 2023133346A
Authority
JP
Japan
Prior art keywords
transistor
layer
oxide semiconductor
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023115015A
Other languages
English (en)
Other versions
JP7463602B2 (ja
Inventor
圭 高橋
Kei Takahashi
舜平 山崎
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023133346A publication Critical patent/JP2023133346A/ja
Priority to JP2023168367A priority Critical patent/JP7554334B2/ja
Priority to JP2023195396A priority patent/JP2024019186A/ja
Priority to JP2023195394A priority patent/JP2024014969A/ja
Priority to JP2024052113A priority patent/JP2024079803A/ja
Application granted granted Critical
Publication of JP7463602B2 publication Critical patent/JP7463602B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0613—The adjustment depending on the type of the information to be displayed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Shift Register Type Memory (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

【課題】消費電力が抑制された表示装置を提供する。【解決手段】第１のトランジスタ、第２のトランジスタ、及び一対の電極を有する発光素子を含む画素が複数設けられた画素部を有し、前記第１のトランジスタは、ゲートが走査線に電気的に接続され、ソースまたはドレインの一方が信号線に電気的に接続され、ソースまたはドレインの他方が前記第２のトランジスタのゲートに電気的に接続され、前記第２のトランジスタは、ソースまたはドレインの一方が電源線に電気的に接続され、ソースまたはドレインの他方が前記一対の電極の一方に電気的に接続され、前記第１のトランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層を有する。そして、前記表示装置が静止画像を表示する期間の間に、前記画素部に含まれる全ての走査線に供給される信号の出力が停止される期間を有する。【選択図】図２

Description

本発明は、表示装置に関する。または、当該表示装置を具備する電子機器に関する。
近年、液晶表示装置や、エレクトロルミネッセンス素子を用いたエレクトロルミネッセ
ンス表示装置（以下、「ＥＬ表示装置」という。）に代表されるフラットパネルディスプ
レイが画像表示装置の主流として量産化されている。
アクティブマトリクス型の液晶表示装置やＥＬ表示装置の場合、画素部の各画素にトラ
ンジスタが設けられている。そして、これらのトランジスタには、シリコン（Ｓｉ）から
なる半導体層が活性層として用いられている。
これに対し、酸化物を活性層に用いたトランジスタを利用した画像表示装置が提案され
ている（例えば、特許文献１参照）。
特開２００６－１６５５２８号公報
トランジスタの電気特性を判断する指標の一つとして、オフ電流がある。オフ電流とは
、トランジスタがオフ状態（非導通状態ともいう。）のときに、ソースとドレインとの間
に流れる電流をいう。ｎチャネル型のトランジスタにおいては、ゲートとソースとの間に
印加される電圧が閾値電圧（Ｖｔｈ）以下の場合に、ソースとドレインとの間を流れる電
流のことをいう。
非晶質酸化物半導体薄膜をトランジスタのチャネル層として用いることにより、オフ電
流を１０μＡ（＝１×１０－５Ａ）未満、好ましくは０．１μＡ（＝１×１０－７Ａ）未
満にすることができると特許文献１に開示されている。また、特許文献１には、非晶質酸
化物半導体薄膜を用いることにより、オン・オフ比を１０３超とすることができると記載
されている。しかしながら、この程度の電気的特性を示すトランジスタでは、オフ電流が
十分に低いとはいえない。すなわち、画像表示装置の更なる低消費電力化が求められてい
る世の中のニーズに応えるためには、オフ電流を更に低くすることが求められている。
本発明の一態様は、酸化物半導体を用いたトランジスタを有する画素が複数設けられた
画素部を含む表示装置において、消費電力が抑制された表示装置を提供することを課題の
一とする。
本発明の一態様は、表示装置の表示部における各画素において、酸化物半導体を用いた
トランジスタを少なくとも有することを特徴とする。この酸化物半導体を用いたトランジ
スタは、安定した電気特性を有しており、例えばオフ電流が極めて低い。オフ電流が極め
て低いトランジスタを実現するため、本発明の一態様は、真性または実質的に真性といえ
る程度にキャリアの供与体となる不純物濃度が極めて低減された酸化物半導体（高純度の
酸化物半導体）を用いている。代表的には、本発明の一態様は、膜中に含まれる水素濃度
が５×１０１９／ｃｍ３以下である酸化物半導体を用いたトランジスタである。
本発明の一態様は、第１のトランジスタ、第２のトランジスタ、及び一対の電極を有す
る発光素子を含む画素が複数設けられた画素部を有する。そして、前記第１のトランジス
タは、ゲートが走査線に電気的に接続され、ソースまたはドレインの一方が信号線に電気
的に接続され、ソースまたはドレインの他方が前記第２のトランジスタのゲートに電気的
に接続され、前記第２のトランジスタは、ソースまたはドレインの一方が電源線に電気的
に接続され、ソースまたはドレインの他方が前記一対の電極の一方に電気的に接続され、
前記第１のトランジスタは、水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体層
を有することを特徴とする表示装置である。
また、本発明の一態様は、前記表示装置が静止画像を表示する期間の間に、前記画素部
に含まれる全ての走査線に供給される信号の出力が停止される期間を有する表示装置であ
る。
また、本発明の一態様は、第１のトランジスタ、第２のトランジスタ、及び一対の電極
を有する発光素子を含む画素が複数設けられた画素部と、前記画素部を駆動する駆動回路
部と、前記駆動回路部を駆動する制御信号、及び前記画素に供給する画像信号を生成する
信号生成回路と、前記画像信号をフレーム期間毎に記憶する記憶回路と、前記記憶回路で
前記フレーム期間毎に記憶された画像信号のうち、連続するフレーム期間の画像信号の差
分を検出する比較回路と、前記比較回路で差分を検出した際に前記連続するフレーム期間
の画像信号を選択して出力する選択回路と、前記比較回路で差分を検出した際に前記制御
信号及び前記選択回路より出力される画像信号の前記駆動回路部への供給を行い、前記比
較回路で差分を検出しない際に前記制御信号の前記駆動回路部への供給を停止する表示制
御回路とを有する。そして、前記第１のトランジスタは、ゲートが走査線に電気的に接続
され、ソースまたはドレインの一方が信号線に電気的に接続され、ソースまたはドレイン
の他方が前記第２のトランジスタのゲートに電気的に接続され、前記第２のトランジスタ
は、ソースまたはドレインの一方が電源線に電気的に接続され、ソースまたはドレインの
他方が前記一対の電極の一方に電気的に接続され、前記第１のトランジスタは、水素濃度
が５×１０１９／ｃｍ３以下である酸化物半導体層を有することを特徴とする表示装置で
ある。
また、本発明の一態様は、前記制御信号が、高電源電位、低電源電位、クロック信号、
スタートパルス信号、またはリセット信号である表示装置である。
また、本発明の一態様は、前記画素に蓄光層をさらに有する表示装置である。
また、本発明の一態様は、前記酸化物半導体層のキャリア濃度が１×１０１４／ｃｍ３
未満である表示装置である。
また、本発明の一態様は、前記酸化物半導体層のバンドギャップが２ｅＶ以上である表
示装置である。
また、本発明の一態様は、前記第２のトランジスタは、水素濃度が５×１０１９／ｃｍ
３以下である酸化物半導体層を有する表示装置である。
また、本発明の一態様は、前記第２のトランジスタは、多結晶シリコン層を有する表示
装置である。
また、本発明の一態様は、前記表示装置を具備する電子機器である。
なお、トランジスタは、その構造上、ソースとドレインの区別が困難である。さらに、
回路の動作によっては、電位の高低が入れ替わる場合もある。したがって、本明細書中で
は、ソースとドレインは特に特定せず、第１の電極（または第１端子）、第２の電極（ま
たは第２端子）と記述する。例えば、第１の電極がソースである場合には、第２の電極と
はドレインを指し、逆に第１の電極がドレインである場合には、第２の電極とはソースを
指すものとする。
なお、本明細書において、「開口率」とは、単位面積に対し、光が透過する領域の面積
の比率について表したものであり、光を透過しない部材が占める領域が広くなると、開口
率が低下し、光を透過する部材が占める領域が広くなると開口率が向上することとなる。
表示装置では、画素電極に重畳する配線、容量線の占める面積、及びトランジスタのサイ
ズを小さくすることで開口率が向上することとなる。
特に、発光素子を各画素に含む自発光型の表示装置においては、観察者が表示装置の表
示に対峙した位置から観察しうる発光素子の発光面積が、画素面積に占める割合を開口率
という。
また、本明細書において、「ＡとＢとが接続されている」と記載する場合は、ＡとＢと
が電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接
続されている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間
に別の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場
合（つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含
むものとする。
また、本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、
構成要素の混同を避けるために付したものであり、数的に限定するものではない。例えば
、「第１のトランジスタ」と本明細書で記載していても、他の構成要素と混同を生じない
範囲において「第２のトランジスタ」と読み替えることが可能である。
本発明の一態様によれば、高純度の酸化物半導体を用いたトランジスタを表示装置の画
素部に用いることで、オフ電流を１×１０－１３Ａ以下に低減することができる。このた
め、データの保持期間を長く取ることが可能となり、静止画等を表示する際の消費電力を
抑制することができる。
また、静止画像と動画像を判定し、静止画像を表示する期間において駆動回路部の動作
を停止させることにより、表示装置の消費電力を更に抑制することができる。
表示装置の構成の一例を示す図。 画素の構成の一例を示す等価回路図。 トランジスタの一例を示す断面図。 画素に対する書き込み期間と保持期間の関係を示す図。 画素の構成の一例を示す断面図。 発光表示パネルの一例を示す平面図及び断面図。 表示装置のブロック図の一例を示す図。 駆動回路の一例を示す図。 駆動回路のタイミングチャートを示す図。 駆動回路の一例を示す図。 駆動回路に供給される信号の供給及び停止の手順の一例を示す図。 発光表示パネルの一例を示す平面図及び断面図。 トランジスタの一例を示す平面図及び断面図。 トランジスタの作製方法の一例を示す断面図。 トランジスタの作製方法の一例を示す断面図。 トランジスタの作製方法の一例を示す断面図。 トランジスタの作製方法の一例を示す断面図。 画素の構成の一例を示す断面図。 電子機器を示す図。 電子機器を示す図。 酸化物半導体を用いたＭＯＳトランジスタのソース－ドレイン間のバンド構造を示す図。 図１９においてドレイン側に正の電圧が印加された状態を示す図。 酸化物半導体を用いたＭＯＳトランジスタのＭＯＳ構造のエネルギーバンド図であり、（Ａ）ゲート電圧を正とした場合、（Ｂ）ゲート電圧を負とした場合を示す図。 シリコンＭＯＳトランジスタのソース－ドレイン間のバンド構造を示す図。 作製したトランジスタの初期特性を示す図。 作製したトランジスタを示す上面図。 作製したトランジスタの電気特性を示す図。 駆動回路に供給される信号の供給及び停止の手順の一例を示す図。
本発明の一態様に係る実施の形態について、図面を用いて詳細に説明する。但し、本発
明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更しうることは当業者であれば容易に理解される。従って、実施の形
態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の一態様
において、同じ物を指し示す符号は異なる図面間において共通とする。
なお、以下に説明する実施の形態及び実施例それぞれにおいて、特に断りがない限り、
本明細書に記載されている他の実施形態及び実施例と適宜組み合わせて実施することが可
能である。
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置の一例について説明する。特に、表
示装置の画素部に設けられる画素の構成の一例について図１乃至図６を用いながら説明す
る。
図１は、本発明の一態様である表示装置の構成の一例を示す図である。図１に示すよう
に、表示装置には、複数の画素２０１がマトリクス状に配置された画素部２０２が基板２
００上に設けられている。そして、表示装置は、複数の画素２０１を駆動する回路として
、走査線駆動回路２０３及び信号線駆動回路２０４を有する。画素２０１は、走査線駆動
回路２０３に電気的に接続された第１の配線１２１（走査線）によって供給される走査信
号により、各行ごとに選択状態か、非選択状態かが決定される。また、走査信号によって
選択されている画素２０１は、信号線駆動回路２０４に電気的に接続された第２の配線１
２２（信号線）によって、第２の配線１２２からビデオ電圧（映像信号、画像信号、ビデ
オ信号、ビデオデータともいう）が供給される。また、画素２０１には一対の電極を有す
る発光素子が設けられており、この発光素子の一方の電極には電位を供給するための電源
線１２３が電気的に接続されている。
なお、図１においては、走査線駆動回路２０３、及び信号線駆動回路２０４が基板２０
０上に設けられる構成について示しているが、本発明はこの構成に限定されない。すなわ
ち、走査線駆動回路２０３または信号線駆動回路２０４のいずれか一方が基板２００上に
設けられる構成であってもよい。また、画素部２０２のみが基板２００上に設けられる構
成であってもよい。
また、図１においては、複数の画素２０１がマトリクス状に配置（ストライプ配置）さ
れている例を示しているが、本発明はこの構成に限定されない。すなわち、画素２０１の
配置構成として、ストライプ配置だけでなく、デルタ配置、ベイヤー配置等を採用するこ
とができる。
また、画素部２０２における表示方式は、プログレッシブ方式やインターレース方式等
を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧ
Ｂ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白
を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある
。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発
明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用す
ることもできる。
また、図１において、第１の配線１２１及び第２の配線１２２の本数が、それぞれ画素
の行方向及び列方向の数に１対１で対応したものを示しているが、本発明はこの構成に限
定されない。例えば、隣り合う画素間で、第１の配線１２１または第２の配線１２２を共
有して画素２０１を駆動する構成としてもよい。
図２は、図１における画素２０１の構成の一例を示す等価回路図である。なお、本発明
は図２に示す画素構成に限定されるものではない。
画素６４００には、第１のトランジスタ（以下、スイッチング用トランジスタと呼ぶこ
とがある）６４０１と、第２のトランジスタ（以下、駆動用トランジスタと呼ぶことがあ
る）６４０２と、発光素子６４０４が設けられている。
第１のトランジスタ６４０１は、ゲートが走査線６４０６に電気的に接続され、第１の
電極（ソース電極及びドレイン電極の一方）が信号線６４０５に電気的に接続され、第２
電極（ソース電極及びドレイン電極の他方）が第２のトランジスタ６４０２のゲートに電
気的に接続されている。また、第２のトランジスタ６４０２は、第１の電極（ソース電極
及びドレイン電極の一方）が電源線６４０７に電気的に接続され、第２の電極（ソース電
極及びドレイン電極の他方）が発光素子６４０４の第１の電極（画素電極）に電気的に接
続されている。なお、発光素子６４０４の第２の電極は共通電極６４０８に相当する。ま
た、図２においては第２のトランジスタ６４０２のゲートと電源線６４０７との間に容量
素子６４１０を設ける構成としているが、本発明はこの構成に限定されない。例えば、第
２のトランジスタ６４０２のゲートと第２のトランジスタ６４０２の第２の電極との間に
容量素子を設ける構成としてしてもよい。
共通電極６４０８は、共通電位線と電気的に接続され、低電源電位が与えられるように
設定されている。また、電源線６４０７には高電源電位が与えられるように設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位である。低電源電位の具体例としては、ＧＮＤ、０Ｖが挙
げられる。なお、高電源電位と低電源電位の電位は、高電源電位と低電源電位との電位差
が少なくとも発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれ設定する
必要がある。
ここで、本実施の形態においては、酸化物半導体層を有するトランジスタを第１のトラ
ンジスタ６４０１として用いている。このとき、第１のトランジスタ６４０１はｎチャネ
ル型のトランジスタである。また、第２のトランジスタ６４０２は、ｎチャネル型のトラ
ンジスタ及びｐチャネル型のトランジスタのどちらを用いても構わない。また、第２のト
ランジスタ６４０２は、活性層として酸化物半導体層を用いた構成としてもよいし、シリ
コン層を用いた構成としてもよい。活性層としてシリコン層を用いる場合は、非晶質のシ
リコン層でもよいが、多結晶のシリコン層を用いるのが好ましい。本実施の形態において
は、第２のトランジスタ６４０２がｎチャネル型のトランジスタであり、酸化物半導体層
を活性層として用いる場合について説明する。
次に、画素６４００における第１のトランジスタ６４０１の断面図の一例を図３に示す
。図３に示すトランジスタ１０６は、第１のトランジスタ６４０１に対応するものであり
、ボトムゲート型の構造である。また、チャネル領域となる酸化物半導体層１０３に対し
て下側にゲート電極として機能する第１の配線１０１を有し、酸化物半導体層１０３を間
に挟んで第１の配線１０１と反対側に、第１の電極（ソース電極及びドレイン電極の一方
）１０２Ａ、及び第２の電極（ソース電極及びドレイン電極の他方）１０２Ｂを有するた
め、逆スタガ型のトランジスタとも呼ばれる。
基板１１１上には、下地膜１１２を介して第１の配線１０１が設けられている。第１の
配線１０１は、トランジスタ１０６のゲートとして機能する。そして、第１の配線１０１
は、走査線駆動回路と電気的に接続される走査線そのものであってもよいし、走査線と電
気的に接続されている配線であってもよい。
また、第１の配線１０１を覆うようにゲート絶縁膜１１３が設けられている。そして、
ゲート絶縁膜１１３上には酸化物半導体層１０３が設けられている。そして、酸化物半導
体層１０３上には、第１の電極１０２Ａ、及び第２の電極１０２Ｂが設けられている。第
１の電極１０２Ａ、及び第２の電極１０２Ｂは、酸化物半導体層１０３に電気的に接続さ
れており、一方がソース電極として機能し、他方がドレイン電極として機能する。なお、
第１の電極１０２Ａは、信号線駆動回路と電気的に接続される信号線そのものであっても
よいし、信号線と電気的に接続されている配線であってもよい。
また、酸化物半導体層１０３、第１の電極１０２Ａ、及び第２の電極１０２Ｂの上には
、パッシベーション膜として機能する酸化物絶縁層１１４が設けられている。酸化物絶縁
層１１４には開口部が形成されており、この開口部において第４の配線１０５と第２の電
極１０２Ｂとが電気的に接続されている。なお、この第４の配線１０５は、第２のトラン
ジスタのゲートに電気的に接続されている。
次に、酸化物半導体層１０３について説明する。
本実施の形態で用いる酸化物半導体層１０３は、酸化物半導体を用いたトランジスタの
電気特性に悪影響を与える不純物が極めて少ないレベルにまで低減されたものであって、
高純度化されたものである。電気特性に悪影響を与える不純物の代表例としては、水素が
挙げられる。水素は、酸化物半導体中で電子の供与体（ドナー）となり得る不純物であり
、酸化物半導体中に水素が多量に含まれていると、酸化物半導体がＮ型化されてしまう。
このように水素が多量に含まれた酸化物半導体を用いたトランジスタは、ノーマリーオン
となってしまう。そして、トランジスタのオン・オフ比を十分にとることができない。し
たがって、本明細書における「高純度の酸化物半導体」は、酸化物半導体における水素が
極力低減されているものであって、真性又は実質的に真性な半導体を指す。高純度の酸化
物半導体の一例としては、含有する水素濃度が少なくとも５×１０１９／ｃｍ３以下であ
って、好ましくは５×１０１８／ｃｍ３以下、さらに好ましくは５×１０１７／ｃｍ３以
下、または１×１０１６／ｃｍ３未満である酸化物半導体である。そして、キャリア濃度
が、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましく
は１×１０１１／ｃｍ３未満、または６．０×１０１０／ｃｍ３未満である酸化物半導体
膜をチャネル形成領域に用いてトランジスタを構成する。なお、酸化物半導体層中の水素
濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行えばよい。
また、酸化物半導体層１０３のエネルギーギャップは、２ｅＶ以上、好ましくは２．５
ｅＶ以上、より好ましくは３ｅＶ以上である。
このように、酸化物半導体層に含まれる水素を徹底的に除去することにより得られる高
純度の酸化物半導体層をトランジスタのチャネル形成領域に用いることで、オフ電流値が
極めて小さいトランジスタを提供できる。
例えば、高純度の酸化物半導体層を用いたトランジスタのチャネル長が３μｍ、チャネ
ル幅が１０ｍｍの場合であっても、ドレイン電圧が１Ｖ及び１０Ｖの場合において、ゲー
ト電圧が－５Ｖから－２０Ｖの範囲（オフ状態）において、ドレイン電流は１×１０－１
３Ａ以下となるように作用する。
ここで、高純度の酸化物半導体層を用いたトランジスタの特性について、図２１乃至図
２７を用いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定し
ており、そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあく
までも一考察に過ぎず、発明の有効性に影響を与えるものではないことを付記する。
図２１は、高純度の酸化物半導体層を用いたトランジスタのソース－ドレイン間のバン
ド構造を示す図である。高純度化が図られた酸化物半導体のフェルミ準位は、理想的な状
態では禁制帯の中央に位置している。水素濃度を減少させた酸化物半導体では少数キャリ
ア（この場合は正孔）がゼロまたは限りなくゼロに近い状態になっている。
この場合、仕事関数をφｍ、酸化物半導体の電子親和力をχ、酸化物半導体の熱平衡状
態でのキャリア密度（電子密度）をＮｄ、酸化物半導体の伝導帯での実効状態密度をＮｃ
とすると、金属－酸化物半導体の接合面でバンド構造がフラットになるための条件は、φ
ｍ＝χ－Ｖｔｌｎ（Ｎｄ／Ｎｃ）のようになる。
ここで、Ｖｔ＝ｋｂＴ／ｑであり、ｋｂ：ボルツマン定数、Ｔ：温度、ｑ：素電荷であ
る。この等式φｍ＝χ－Ｖｔｌｎ（Ｎｄ／Ｎｃ）を境目として、右辺が大きい場合はオー
ミック接触となる。ここで、φｍ＝χであれば、接合面において電極メタルのフェルミレ
ベルと酸化物半導体の伝導帯のレベルが一致する。酸化物半導体は、バンドギャップ３．
０５ｅＶ、電子親和力４．３ｅＶ、真性状態（キャリア密度約１×１０－７／ｃｍ３）で
あると仮定し、ソース電極及びドレイン電極として仕事関数４．３ｅＶのチタン（Ｔｉ）
を用いたときには、図２１で示すように電子に対して障壁は形成されない
図２２は酸化物半導体を用いたトランジスタにおいて、ドレイン側に正の電圧が印加さ
れた状態を示す図である。酸化物半導体はバンドギャップが大きいため、高純度化され真
性または実質的に真性な酸化物半導体の真性キャリア密度はゼロまたは限りなくゼロに近
い状態であるが、ゲートに正の電圧を印加し、かつ、ソース－ドレイン間に電圧が印加さ
れれば、ソース側からキャリア（電子）が注入され、ドレイン側に流れ得ることが理解さ
れる。
図２３（Ａ）はゲート電圧を正にしたときのＭＯＳ構造のエネルギーバンド図であり、
酸化物半導体を用いたトランジスタにおけるものを示している。なお、図中において、Ｇ
Ｅはゲート電極を表し、ＧＩはゲート絶縁膜を表し、ＯＳは酸化物半導体を表す。この場
合、高純度化された酸化物半導体には熱励起キャリアがほとんど存在しないことから、ゲ
ート絶縁膜近傍にもキャリアは蓄積されない。しかし、図２２で示すように、ソース側か
ら注入されたキャリアが伝搬することはできる。
図２３（Ｂ）は、ゲート電圧を負にしたときのＭＯＳ構造のエネルギーバンド図であり
、酸化物半導体を用いたトランジスタにおけるものを示している。酸化物半導体中の少数
キャリア（正孔）は実質的にゼロであるため、ソース－ドレイン間の電流は限りなくゼロ
に近い値となる。
なお、図２４にシリコン半導体を用いた場合のトランジスタのバンド図を示す。シリコ
ン半導体の真性キャリア密度は１．４５×１０１０／ｃｍ３（３００Ｋ）であり、室温に
おいてもキャリアが存在している。これは、室温においても、熱励起キャリアが存在して
いることを意味している。実用的にはリンまたはボロンなどの不純物が添加されたシリコ
ンウエハーが使用されるので、実際には１×１０１４／ｃｍ３以上のキャリアがシリコン
半導体に存在し、これがソース－ドレイン間の伝導に寄与する。さらに、シリコン半導体
のバンドギャップは１．１２ｅＶであるので、シリコン半導体を用いたトランジスタは温
度に依存してオフ電流が大きく変動することとなる。
このように、単に、バンドギャップの広い酸化物半導体をトランジスタに適用するので
はなく、ドナーを形成する水素等の不純物を極力低減し、キャリア濃度を１×１０１４／
ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃ
ｍ３未満、または６．０×１０１０／ｃｍ３未満となるようにすることで、実用的な動作
温度で熱的に励起されるキャリアを排除して、ソース側から注入されるキャリアのみによ
ってトランジスタを動作させることができる。それにより、オフ電流を１×１０－１３Ａ
以下にまで下げると共に、温度変化によってオフ電流がほとんど変化しない極めて安定に
動作するトランジスタを得ることができる。
次に、評価用素子（ＴＥＧとも呼ぶ）でのオフ電流の測定値について以下に説明する。
Ｌ／Ｗ＝３μｍ／５０μｍのトランジスタを２００個並列に接続し、Ｌ／Ｗ＝３μｍ／
１００００μｍのトランジスタの初期特性を図２５に示す。ここでは、Ｖｇを－２０Ｖ～
＋５Ｖまでの範囲で示している。また、上面図を図２６（Ａ）に示し、その一部を拡大し
た上面図を図２６（Ｂ）に示す。図２６（Ｂ）の点線で囲んだ領域がＬ／Ｗ＝３μｍ／５
０μｍ、Ｌｏｖ＝１．５μｍの１段分のトランジスタである。トランジスタの初期特性を
測定するため、基板温度を室温とし、ソース－ドレイン間電圧（以下、ドレイン電圧また
はＶｄという）を１０Ｖとし、ソース－ゲート間電圧（以下、ゲート電圧またはＶｇとい
う）を－２０Ｖ～＋２０Ｖまで変化させたときのソース－ドレイン電流（以下、ドレイン
電流またはＩｄという）の変化特性、すなわちＶｇ－Ｉｄ特性を測定した。
図２５に示すようにチャネル幅Ｗが１００００μｍのトランジスタは、Ｖｄが１Ｖ及び
１０Ｖにおいてオフ電流は１×１０－１３［Ａ］以下となっており、測定機（半導体パラ
メータ・アナライザ、Ａｇｉｌｅｎｔ ４１５６Ｃ；Ａｇｉｌｅｎｔ社製）の分解能（１
００ｆＡ）以下となっている。
次に、測定したトランジスタの作製方法について説明する。
まず、ガラス基板上に下地層として、ＣＶＤ法により窒化珪素層を形成し、窒化珪素層
上に酸化窒化珪素層を形成した。酸化窒化珪素層上にゲート電極としてスパッタ法により
タングステン層を形成した。ここで、タングステン層を選択的にエッチングしてゲート電
極を形成した。
次に、ゲート電極上にゲート絶縁層としてＣＶＤ法により厚さ１００ｎｍの酸化窒化珪
素層を形成した。
次に、ゲート絶縁層上に、スパッタ法によりＩｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物ター
ゲット（モル数比で、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を用いて、厚さ５
０ｎｍの酸化物半導体層を形成した。そして、酸化物半導体層を選択的にエッチングし、
島状の酸化物半導体層を形成した。
次に、酸化物半導体層をクリーンオーブンにて窒素雰囲気下、４５０℃、１時間の第１
の熱処理を行った。
次に、酸化物半導体層上にソース電極及びドレイン電極としてチタン層（厚さ１５０ｎ
ｍ）をスパッタ法により形成した。ここで、ソース電極及びドレイン電極を選択的にエッ
チングし、１つのトランジスタのチャネル長Ｌが３μｍ、チャネル幅Ｗが５０μｍとし、
２００個を並列とすることで、Ｌ／Ｗ＝３μｍ／１００００μｍとなるようにした。
次に、酸化物半導体層に接するように保護絶縁層としてリアクティブスパッタ法により
酸化珪素層を膜厚３００ｎｍで形成した。ここで、保護絶縁層である酸化珪素層を選択的
にエッチングし、ゲート電極、ソース電極及びドレイン電極上に開口部を形成した。その
後、窒素雰囲気下、２５０℃で１時間、第２の熱処理を行った。
そして、Ｖｇ－Ｉｄ特性を測定する前に１５０℃、１０時間の加熱を行った。
以上の工程により、ボトムゲート型のトランジスタを作製した。
図２５に示すようにトランジスタのオフ電流が、１×１０－１３［Ａ］程度であるのは
、上記作製工程において酸化物半導体層中における水素濃度を十分に低減できたためであ
る。酸化物半導体層中の水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは
５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７／ｃｍ３以下、ま
たは１×１０１６ａｔｏｍｓ／ｃｍ３未満とする。なお、酸化物半導体層中の水素濃度測
定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐ
ｅｃｔｒｏｓｃｏｐｙ）で行う。
また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体を用いる例を示したが、特に限定されず
、他の酸化物半導体材料、例えば、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、
Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｏ
系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系などを
用いることができる。また、酸化物半導体材料として、ＡｌＯｘを２．５～１０ｗｔ％混
入したＩｎ－Ａｌ－Ｚｎ－Ｏ系や、Ｓｉを２．５～１０ｗｔ％混入したＩｎ－Ｚｎ－Ｏ系
を用いることもできる。
また、キャリア測定機で測定される酸化物半導体層のキャリア濃度は、１×１０１４／
ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃ
ｍ３未満、または６．０×１０１０／ｃｍ３未満である。即ち、酸化物半導体層のキャリ
ア濃度は、限りなくゼロに近くすることができる。なお、キャリア濃度の測定方法の具体
例としては、ＭＯＳキャパシタを作製し、前記ＭＯＳキャパシタのＣＶ測定の結果（ＣＶ
特性）を評価することによって求める方法が挙げられる。
また、トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることもでき
る。この場合、回路の動作速度を高速化でき、オフ電流値が極めて小さいため、さらに低
消費電力化も図ることができる。
なお、トランジスタのオフ状態において、酸化物半導体層は絶縁体とみなして回路設計
を行うことができる。
続いて、本実施の形態で作製したトランジスタに対してオフ電流の温度特性を評価した
。温度特性は、トランジスタが使われる最終製品の耐環境性や、性能の維持などを考慮す
る上で重要である。当然ながら、変化量が小さいほど好ましく、製品設計の自由度が増す
。
温度特性は、恒温槽を用い、－３０、０、２５、４０、６０、８０、１００、及び１２
０℃のそれぞれの温度でトランジスタを形成した基板を一定温度とし、ドレイン電圧を６
Ｖ、ゲート電圧を－２０Ｖ～＋２０Ｖまで変化させてＶｇ－Ｉｄ特性を取得した。
図２７（Ａ）に示すのは、上記それぞれの温度で測定したＶｇ－Ｉｄ特性を重ね書きし
たものであり、点線で囲むオフ電流の領域を拡大したものを図２７（Ｂ）に示す。図中の
矢印で示す右端の曲線が－３０℃、左端が１２０℃で取得した曲線で、その他の温度で取
得した曲線は、その間に位置する。オン電流の温度依存性はほとんど見られない。一方、
オフ電流は拡大図の図２７（Ｂ）においても明らかであるように、ゲート電圧が－２０Ｖ
近傍を除いて、全ての温度で測定機の分解能近傍の１×１０－１２［Ａ］以下となってお
り、温度依存性も見えていない。すなわち、１２０℃の高温においても、オフ電流が１×
１０－１２［Ａ］以下を維持しており、チャネル幅Ｗが１００００μｍであることを考慮
すると、１×１０－１６［Ａ／μｍ］以下となり、オフ電流が非常に小さいことがわかる
。
高純度化の酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）を用いたトランジスタは、オフ電
流の温度依存性がほとんど現れない。これは、図２１のバンド図で示すように、酸化物半
導体が高純度化されることによって、導電型が限りなく真性型に近づき、フェルミ準位が
禁制帯の中央に位置するため、温度依存性を示さなくなると言える。また、これは、酸化
物半導体のエネルギーギャップが３ｅＶ以上であり、熱励起キャリアが極めて少ないこと
にも起因する。また、ソース領域及びドレイン領域は縮退した状態にあるのでやはり温度
依存性が現れない要因となっている。トランジスタの動作は、縮退したソース領域から酸
化物半導体に注入されたキャリアによるものがほとんどであり、キャリア密度の温度依存
性がないことから上記特性（オフ電流の温度依存性無し）を説明することができる。
以上のように、トランジスタのチャネル幅Ｗが１×１０４μｍであり、チャネル長が３
μｍの素子であっても、オフ電流が１０－１３Ａ以下であり、サブスレッショルドスイン
グ値（Ｓ値）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）という優れた電気特性
が得られる。このように、酸化物半導体中の不純物が極力含まれないように高純度化する
ことにより、トランジスタの動作を良好なものとすることができる。すなわち、上述の酸
化物半導体層を具備するトランジスタは、チャネル幅１μｍあたりのオフ電流を１０ａＡ
／μｍ（１×１０－１７Ａ／μｍ）以下にすること、さらには１ａＡ／μｍ（１×１０－
１８Ａ／μｍ）以下にすることが可能である。そして、オフ状態における電流値（オフ電
流値）が極めて小さいトランジスタを第１のトランジスタ６４０１として用いることによ
り、映像信号等の電気信号の保持時間を長くすることができる。例えば、書き込みの間隔
は１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上１０分未満とする。書
き込む間隔を長くすることにより、消費電力を抑制する効果を高くできる。
一方、例えば低温ポリシリコンを具備するトランジスタでは、オフ電流が１×１０－１
２Ａ／μｍ相当であると見積もって設計等行うこととなっている。そのため、酸化物半導
体を有するトランジスタでは、低温ポリシリコンを具備するトランジスタに比べて、保持
容量が同等（０．１ｐＦ程度）である際、電圧の保持期間を１０５倍程度に引き延ばすこ
とができる。また、アモルファスシリコンを具備するトランジスタの場合、チャネル幅１
μｍあたりのオフ電流は、１×１０－１３Ａ／μｍ以上である。したがって、保持容量が
同等（０．１ｐＦ程度）である際、高純度の酸化物半導体を用いたトランジスタの方がア
モルファスシリコンを用いたトランジスタに比較して、電圧の保持期間を１０４倍以上に
引き延ばすことができる。
一例として、低温ポリシリコンを用いたトランジスタを有する画素では、表示を６０フ
レーム／秒（１フレームあたり１６ｍｓｅｃ）で行っている。これは静止画であっても同
じで、レートを低下させる（書き込みの間隔を伸ばす）と、画素の電圧が低下して表示に
支障をきたすためである。一方、上述の酸化物半導体層を具備するトランジスタを用いた
場合、オフ電流が小さいため、１回の信号書き込みによる保持期間を１０５倍の１６００
秒程度とすることができる。そして、少ない画像信号の書き込み回数でも、表示部での静
止画の表示を行うことができる。保持期間を長くとれるため、特に静止画の表示を行う際
に、信号の書き込みを行う頻度を低減することができる。例えば、一つの静止画像の表示
期間（１６００秒程度の期間）に画素に書き込む回数は、低温ポリシリコンを具備したト
ランジスタを用いた場合、１０５回程度必要であるのに対し、上述の酸化物半導体層を具
備するトランジスタを用いた場合、１回とすることも可能である。
図４では、表示部への書き込み期間と保持期間（１フレーム期間ともいう）の関係につ
いて示している。図４において、期間２５１、２５２が保持期間に相当し、期間２６１、
２６２が表示部への書き込み期間に相当する。前述の高純度の酸化物半導体層を具備する
トランジスタは、保持期間を長く取ることができるため、特に静止画の表示を行う際に、
画素への書き込み回数を著しく低減することができる。そのため、表示の切り替えが少な
い静止画等の表示では、低消費電力化を図ることができる。
なお、静止画表示において、保持期間中の駆動用トランジスタのゲートに印加されてい
る電圧の保持率を考慮して、適宜リフレッシュ動作してもよい。例えば、駆動用トランジ
スタのゲートに信号を書き込んだ直後における電圧の値（初期値）に対して所定のレベル
まで電圧が下がったタイミングでリフレッシュ動作を行えばよい。所定のレベルとする電
圧は、初期値に対してチラツキを感じない程度に設定することが好ましい。具体的には、
表示対象が映像の場合、初期値に対して１．０％低い状態、好ましくは０．３％低い状態
となる毎に、リフレッシュ動作（再度の書き込み）を行うのが好ましい。また、表示対象
が文字の場合、初期値に対して１０％低い状態、好ましくは３％低い状態となる毎に、リ
フレッシュ動作（再度の書き込み）を行うのが好ましい。
次に、発光素子６４０４の駆動方法の一例として、アナログ階調駆動を行う方法を説明
する。第２のトランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋第２のト
ランジスタ６４０２のＶｔｈ以上の電圧をかける。ここで、発光素子６４０４の順方向電
圧とは、所望の輝度とする場合の電圧を指し、少なくとも順方向しきい値電圧を含む。例
えば、第２のトランジスタ６４０２が飽和領域で動作するようなビデオ信号（映像信号）
を入力することで、発光素子６４０４に電流を流すことができる。なお、第２のトランジ
スタ６４０２を飽和領域で動作させるためには、電源線６４０７の電位を第２のトランジ
スタ６４０２のゲート電位よりも高くするとよい。ビデオ信号をアナログとすることで、
発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができ
る。
また、電圧入力電圧駆動方式によれば、複数の画素を用いた面積階調表示や、発光色が異
なる複数の画素（例えばＲ、Ｇ、Ｂ）の組み合わせによる色表現、（例えば、Ｒ＋Ｇ、Ｇ
＋Ｂ、Ｒ＋Ｂ、Ｒ＋Ｇ＋Ｂ）等が可能である。電圧入力電圧駆動方式の場合には、第２の
トランジスタ６４０２のゲートには、第２のトランジスタ６４０２が十分にオンするか、
オフするかの二つの状態となるような信号を入力する。つまり、第２のトランジスタ６４
０２は線形領域で動作させる。なお、第２のトランジスタ６４０２を線形領域で動作させ
るためには、電源線６４０７の電圧を第２のトランジスタ６４０２のゲート電位よりも低
くするとよい。具体的には、電源線の電位に第２のトランジスタ６４０２のしきい値電圧
を加えた値以上の電位を与える電圧信号を信号線６４０５に入力すればよい。
なお、発光素子６４０４をアナログ階調駆動する場合も、電圧入力電圧駆動する場合も、
スイッチング用トランジスタ６４０１のオフ電流が例えば１×１０－１６Ａ以下に抑制さ
れているため、第２のトランジスタ６４０２のゲート電位の保持期間が長い。したがって
、少ない画像信号の書き込み回数でも、表示部での静止画の表示を行うことができる。信
号の書き込みを行う頻度を低減することができるため、低消費電力化を図ることができる
。また、図２に示す画素構成は、これに限定されない。例えば、図２に示す画素に新たに
スイッチ、抵抗素子、容量素子、トランジスタ又は論理回路等を追加してもよい。
特に、発光素子の一例として、エレクトロルミネッセンスを利用する発光素子が挙げら
れる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか
、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機Ｅ
Ｌ素子と呼ばれている。
有機ＥＬ素子は、一対の電極（陽極及び陰極）と、一対の電極間に設けられた有機化合
物を含む層を有する。陽極の電位を陰極の電位より高くして、有機化合物を含む層に陽極
から正孔を、陰極から電子を注入する。電子および正孔（キャリア）が有機化合物を含む
層にて再結合する際に発光する。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－
アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。
なお、本実施の形態では、発光素子として有機ＥＬ素子を用いて説明するが、本発明は
この構成に限定されるものではない。すなわち、本発明は発光素子として無機ＥＬ素子を
用いることも可能である。
次に、発光素子を有する表示装置の断面構造について図５を用いて説明する。なお、図
５（Ａ）、図５（Ｂ）、図５（Ｃ）に例示された駆動用トランジスタ７００１、７０１１
、７０２１は、高純度の酸化物半導体層を用いたトランジスタとしてもよいし、シリコン
層を用いたトランジスタとしてもよい。本実施の形態においては、駆動用トランジスタ７
００１、７０１１、７０２１の活性層として高純度の酸化物半導体層を用いた場合につい
て説明する。
本実施の形態で例示する発光素子は、一対の電極（第１の電極及び第２の電極）の間に
ＥＬ層（エレクトロルミネッセンス層）が挟まれた構成を有する。第１の電極及び第２の
電極は、一方が陽極として機能し、他方が陰極として機能する。
陽極として用いる材料は、仕事関数の大きい（具体的には４．０ｅＶ以上）金属、合金
、導電性化合物、またはこれらの混合物等が好ましい。具体的には、酸化インジウム－酸
化スズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ケイ素若しくは酸化ケイ素を含
有した酸化インジウム－酸化スズ、酸化インジウム－酸化亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ
Ｚｉｎｃ Ｏｘｉｄｅ）、酸化タングステン及び酸化亜鉛を含有した酸化インジウム（Ｉ
ＷＺＯ）等が挙げられる。この他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タン
グステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）
、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（例えば、窒化チタン）等
が挙げられる。
陰極として用いる材料は、仕事関数の小さい（具体的には３．８ｅＶ以下）金属、合金
、電気伝導性化合物、またはこれらの混合物等が好ましい。具体的には、元素周期表の第
１族または第２族に属する元素、すなわちリチウム（Ｌｉ）やセシウム（Ｃｓ）等のアル
カリ金属、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のア
ルカリ土類金属が挙げられる。また、アルカリ金属またはアルカリ土類金属を含む合金（
例えばＭｇＡｇ、ＡｌＬｉ）を用いることもできる。また、ユウロピウム（Ｅｕ）、イッ
テルビウム（Ｙｂ）等の希土類金属、または希土類金属を含む合金を用いることもできる
。
また、ＥＬ層の一部として、第２の電極に接する電子注入層を設ける場合、仕事関数の大
小に関わらず、Ａｌ、Ａｇ、ＩＴＯ等の様々な導電性材料を第２の電極として用いること
ができる。これら導電性材料は、スパッタリング法やインクジェット法、スピンコート法
等を用いて成膜することが可能である。
ＥＬ層は、単層構造で構成されることも可能であるが、通常積層構造から構成される。
ＥＬ層の積層構造については特に限定されず、電子輸送性の高い物質を含む層（電子輸送
層）または正孔輸送性の高い物質を含む層（正孔輸送層）、電子注入性の高い物質を含む
層（電子注入層）、正孔注入性の高い物質を含む層（正孔注入層）、バイポーラ性（電子
及び正孔の輸送性の高い物質）の物質を含む層、発光物質を含む層（発光層）等を適宜組
み合わせて構成すればよい。例えば、正孔注入層、正孔輸送層、発光層、電子輸送層、電
子注入層等を適宜組み合わせて構成することができる。また、電荷発生層として機能する
中間層で区切られた複数のＥＬ層を、第１の電極と第２の電極の間に設けた構成であって
もよい。
また、発光素子から光を取り出すために、第１の電極又は第２の電極の少なくとも一方
を、透光性を有する導電膜で形成する。基板上に形成された発光素子が発する光を取り出
す方向により発光素子を分類すると、基板の発光素子が形成された側の面から取り出す上
面射出、基板の発光素子が形成された側と反対側の面から取り出す下面射出、基板の発光
素子が形成された側の面及びその反対側の面の双方から取り出す両面射出の３つの代表的
な構造の発光素子がある。本発明は、どの射出構造の発光素子にも適用することができる
。
また、第１の電極上にＥＬ層を積層する場合、第１の電極の周縁部を隔壁で覆う。隔壁
は、例えばポリイミド、アクリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機
絶縁膜または有機ポリシロキサンを用いて形成すればよいが、例えば感光性の樹脂材料を
用いて隔壁を形成することが好ましい。感光性の樹脂材料を用いた場合は、隔壁の開口部
の側壁が連続した曲率を持った傾斜面となる上、レジストマスクを形成する工程を削減で
きる。
なお、基板と発光素子の間にカラーフィルタを形成することもできる。カラーフィルタ
はインクジェット法等の液滴吐出法や、印刷法、フォトリソグラフィ技術を用いたエッチ
ング方法等でそれぞれ形成すればよい。
また、カラーフィルタ上にオーバーコート層を形成し、さらに保護絶縁層を形成すると
よい。オーバーコート層を設けると、カラーフィルタに起因する凹凸を平坦にできる。保
護絶縁膜を形成すると、不純物がカラーフィルタから発光素子に拡散する現象を防止でき
る。
なお、トランジスタ上の保護絶縁層、オーバーコート層及び絶縁層の上に発光素子を形
成する場合、保護絶縁層、オーバーコート層及び絶縁層を貫通し、トランジスタのソース
電極またはドレイン電極に達するコンタクトホールを形成する。特に、当該コンタクトホ
ールを上述の隔壁と重なる位置にレイアウトして形成すると、開口率の低減を抑制できる
ため好ましい。
次に、下面射出構造の発光素子を有する画素の構成の一例について説明する。画素に設
けた駆動用トランジスタ７０１１と、発光素子７０１２を含む切断面の断面図を図５（Ａ
）に示す。
駆動用トランジスタ７０１１は、基板上に、絶縁層、酸化物半導体層、ソース電極及び
ドレイン電極、ゲート絶縁層、ゲート電極を有し、ソース電極及びドレイン電極にそれぞ
れ配線層が電気的に接続して設けられている。
また、駆動用トランジスタ７０１１を覆って絶縁層７０３１が形成され、絶縁層７０３
１上に開口部を有するカラーフィルタ７０３３が設けられている。透光性を有する導電膜
７０１７は、カラーフィルタ７０３３を覆って形成されたオーバーコート層７０３４及び
保護絶縁層７０３５上に形成されている。なお、駆動用トランジスタ７０１１のドレイン
電極と導電膜７０１７は、オーバーコート層７０３４、保護絶縁層７０３５、及び絶縁層
７０３１に形成された開口部を介して電気的に接続している。なお、導電膜７０１７上に
発光素子７０１２の第１の電極７０１３が接して設けられている。
発光素子７０１２は、ＥＬ層７０１４を第１の電極７０１３と第２の電極７０１５の間
に挟んで有する。
透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、
酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸
化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯという。）、イ
ンジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等からなる膜を用いるこ
とができる。
ここでは、発光素子７０１２の第１の電極７０１３を陰極として用いる場合について説
明する。第１の電極７０１３を陰極として用いる場合は仕事関数が小さい金属が好適であ
る。図５（Ａ）では、第１の電極７０１３の膜厚は、光を透過する程度（好ましくは、５
ｎｍ～３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜もしくはＭ
ｇ－Ａｇ合金膜を第１の電極７０１３に用いる。
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチング
して透光性を有する導電膜７０１７と第１の電極７０１３を形成してもよく、この場合、
同じマスクを用いてエッチングすることができ、好ましい。
また、ＥＬ層７０１４上に形成する第２の電極７０１５としては、仕事関数が大きい材
料が好ましい。また、第２の電極７０１５上に遮蔽膜７０１６、例えば光を遮光する金属
、光を反射する金属等を用いる。本実施の形態では、第２の電極７０１５としてＩＴＯ膜
を用い、遮蔽膜７０１６としてＴｉ膜を用いる。
また、カラーフィルタ７０３３をオーバーコート層７０３４で覆い、さらに保護絶縁層
７０３５で覆う。なお、図５（Ａ）ではオーバーコート層７０３４は薄い膜厚で図示した
が、オーバーコート層７０３４は、カラーフィルタ７０３３に起因する凹凸を平坦化して
いる。
また、オーバーコート層７０３４及び保護絶縁層７０３５に形成され、且つ、ドレイン
電極７０３０に達するコンタクトホールは、隔壁７０１９と重なる位置に配置されている
。
図５（Ａ）に示した画素構造の場合、発光素子７０１２が発した光は、矢印で示すよう
に第１の電極７０１３側に射出し、カラーフィルタ７０３３を透過して表示装置の外にで
る。
なお、駆動用トランジスタ７０１１のゲート電極、ソース電極、及びドレイン電極とし
て透光性を有する導電膜を用い、駆動用トランジスタ７０１１のチャネル形成領域として
、透光性を有する高純度の酸化物半導体層を用いることが好ましい。この場合、図５（Ａ
）に示すように、発光素子７０１２から発せられる光は、カラーフィルタ７０３３を通過
して射出されるだけでなく、駆動用トランジスタ７０１１も通過して射出されることとな
り、開口率を向上させることができる。さらに、駆動用トランジスタ７０１１のチャネル
形成領域として、透光性を有する高純度の酸化物半導体層を用いることにより、駆動用ト
ランジスタ７０１１のオフ電流を極めて少なくすることができるため、従来に比較して保
持容量を形成するための電極の面積を縮小することができる。したがって、さらに開口率
を向上させることができる。
次に、両面射出構造の発光素子を有する画素の構成について説明する。画素に設けた駆
動用トランジスタ７０２１と、発光素子７０２２を含む切断面の断面図を図５（Ｂ）に示
す。
駆動用トランジスタ７０２１は、基板上に、絶縁層、酸化物半導体層、ソース電極及び
ドレイン電極、ゲート絶縁層、ゲート電極を有し、ソース電極及びドレイン電極にそれぞ
れ配線層が電気的に接続して設けられている。
また、駆動用トランジスタ７０２１を覆って絶縁層７０４１が形成され、絶縁層７０４
１上に開口部を有するカラーフィルタ７０４３が設けられている。透光性を有する導電膜
７０２７は、カラーフィルタ７０４３を覆って形成されたオーバーコート層７０４４及び
絶縁層７０４５上に形成されている。なお、駆動用トランジスタ７０２１のドレイン電極
と導電膜７０２７は、オーバーコート層７０４４、絶縁層７０４５、及び絶縁層７０４１
に形成された開口部を介して電気的に接続している。なお、導電膜７０２７上に発光素子
７０２２の第１の電極７０２３が接して設けられている。
発光素子７０２２は、ＥＬ層７０２４を第１の電極７０２３と第２の電極７０２５の間
に挟んで有する。
ここでは、発光素子７０２２の第１の電極７０２３を陰極として用いる場合について説
明する。なお、透光性を有する導電膜７０２７は図５（Ａ）に示す導電膜７０１７と同様
に形成すればよく、また、第１の電極７０２３は図５（Ａ）に示す第１の電極７０１３と
同様に形成すればよく、また、ＥＬ層７０２４は図５（Ａ）に示すＥＬ層７０１４と同様
に形成すればよいため、ここでは詳細な説明を割愛する。
ＥＬ層７０２４上に形成する第２の電極７０２５は、ここでは陽極として機能するため
、仕事関数が大きい材料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯ等の透明導電性材料が好まし
い。本実施の形態では、第２の電極７０２５としてＩＴＯを形成する。
また、カラーフィルタ７０４３、オーバーコート層７０４４及び保護絶縁層７０４５は
、図５（Ａ）で例示した画素が有するカラーフィルタ７０３３、オーバーコート層７０３
４及び保護絶縁層７０３５とそれぞれ同様に形成すればよい。
図５（Ｂ）に示した素子構造の場合、発光素子７０２２から発せられる光は、矢印で示
すように第１の電極７０２３側と第２の電極７０２５側の両方に射出し、第１の電極７０
２３側の光はカラーフィルタ７０４３を透過して表示装置の外にでる。
なお、図５（Ｂ）ではゲート電極、ソース電極、及びドレイン電極として透光性を有す
る導電膜を用いて駆動用トランジスタ７０２１を構成する例を示している。従って、発光
素子７０２２から発せられる光の一部は、カラーフィルタ７０４３と駆動用トランジスタ
７０２１を通過して射出する。
また、オーバーコート層７０４４及び保護絶縁層７０４５に形成され、且つ、ドレイン
電極７０４０に達するコンタクトホールは、隔壁７０２９と重なる位置に配置されている
。ドレイン電極に達するコンタクトホールと、隔壁７０２９とを重ねるレイアウトとする
ことで第２の電極７０２５側の開口率と第１の電極７０２３側の開口率をほぼ同一とする
ことができる。
ただし、両面射出構造の発光素子のどちらの表示面もフルカラー表示とする場合、第２
の電極７０２５側からの光はカラーフィルタ７０４３を通過しないため、別途カラーフィ
ルタを備えた封止基板を第２の電極７０２５上方に設けることが好ましい。
次に、上面射出構造の発光素子を有する画素の構成について説明する。画素に設けた駆
動用トランジスタ７００１と、発光素子７００２を含む切断面の断面図を図５（Ｃ）に示
す。
駆動用トランジスタ７００１は、基板上に、絶縁層、酸化物半導体層、ソース電極及び
ドレイン電極、ゲート絶縁層、ゲート電極を有し、ソース電極及びドレイン電極にそれぞ
れ配線層が電気的に接続して設けられている。
また、駆動用トランジスタ７００１を覆って絶縁層７０５１が形成され、絶縁層７０５
１上に開口部を有する絶縁層７０５３が設けられている。第１の電極７００３は、絶縁層
７０５３を覆って形成された絶縁層７０５５上に形成されている。なお、駆動用トランジ
スタ７００１のドレイン電極と第１の電極７００３は、絶縁層７０５５、及び絶縁層７０
５１に形成された開口部を介して電気的に接続している。
なお、絶縁層７０５３は、ポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリ
アミド、エポキシ等の樹脂材料を用いることができる。また上記樹脂材料の他に、低誘電
率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リン
ボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数
積層させることで、絶縁層７０５３を形成してもよい。絶縁層７０５３の形成法は、特に
限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプ
レー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドク
ターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができ
る。絶縁層７０５３を形成することで、例えば駆動用トランジスタに起因する凹凸を平坦
にできる。また、絶縁層７０５５及び絶縁層７０５３に形成され、且つ、ドレイン電極７
０５０に達するコンタクトホールは、隔壁７００９と重なる位置に配置されている。
発光素子７００２は、ＥＬ層７００４を第１の電極７００３と第２の電極７００５の間
に挟んで有する。図５（Ｃ）に例示する発光素子７００２においては、第１の電極７００
３を陰極として用いる場合について説明する。
第１の電極７００３は図５（Ａ）に示す第１の電極７０１３と同様の材料を適用すれば
よいが、図５（Ｃ）に示す上面射出構造の発光素子においては、第１の電極７００３は透
光性を有さず、むしろ高い反射率を有する電極であることが好ましい。高い反射率を有す
る電極を用いることで、発光の取り出し効率を高めることができる。
第１の電極７００３としては、例えばアルミニウム膜もしくはアルミニウムを主成分と
する合金膜、またはアルミニウム膜にチタン膜を積層したものが好ましい。図５（Ｃ）で
は、Ｔｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜を第１の電極７００３に用い
る。
また、ＥＬ層７００４は図５（Ａ）に示すＥＬ層７０１４と同様に形成すればよく、ま
た、第２の電極７００５は図５（Ｂ）に示す第２の電極７０２５と同様に形成すればよい
ため、ここでは詳細な説明を割愛する。
図５（Ｃ）に示した素子構造の場合、発光素子７００２から発せられる光は、矢印で示
すように第２の電極７００５側に射出する。
図５（Ｃ）の構造を用いてフルカラー表示を行う場合、例えば発光素子７００２を緑色
発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発光素子を青色
発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４種類の発光素子
でフルカラー表示ができる発光表示装置を作製してもよい。
また、図５（Ｃ）の構造に配置する複数の発光素子を全て白色発光素子として、発光素
子７００２を含むそれぞれの発光素子の上方にカラーフィルタ等を有する封止基板を配置
する構成とし、フルカラー表示ができる発光表示装置を作製してもよい。白色等の単色の
発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラ
ー表示を行うことができる。
また、必要に応じて、円偏光板等の光学フィルムを設けてもよい。
次に、表示装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図６を用いて説明する。図６（Ａ）は、第１の基板上に形成されたトラン
ジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平面図
であり、図６（Ｂ）は、図６（Ａ）のＨ－Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５
０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０
５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及
び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。
よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４
５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６
とによって、充填材４５０７と共に密封されている。このように画素部４５０２、信号線
駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂが外気に
曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫
外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
また、第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ
、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、トランジスタを複数有し
ており、図６（Ｂ）では、画素部４５０２に含まれるトランジスタ４５１０と、信号線駆
動回路４５０３ａに含まれるトランジスタ４５０９とを例示している。トランジスタ４５
０９、４５１０上には絶縁層４５４２－４５４５が設けられている。また、絶縁層４５４
２－４５４５に設けられたコンタクトホールを介して、トランジスタ４５１０のソース電
極またはドレイン電極４８４８と発光素子４５１１の第１の電極層４５１７が電気的に接
続されている。
本実施の形態においては、信号線駆動回路４５０３ａに含まれるトランジスタ４５０９
、及び画素部４５０２に含まれるトランジスタ４５１０として、高純度の酸化物半導体層
を有するトランジスタをそれぞれ用いる。
絶縁層４５４２上において、駆動回路用のトランジスタ４５０９の酸化物半導体層のチ
ャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴストレス試験（
バイアス・温度ストレス試験）前後におけるトランジスタ４５０９のしきい値電圧の変化
量を低減することができる。なお、本明細書中で、ＢＴストレス試験（バイアス・温度ス
トレス試験）とは、トランジスタに高温雰囲気下で、高ゲート電圧を印加する試験のこと
を指す。また、導電層４５４０は、電位がトランジスタ４５０９のゲート電極と同じでも
よいし、異なっていても良く、第２のゲート電極として機能させることもできる。また、
導電層４５４０の電位がＧＮＤ、０Ｖ、またはフローティング状態であってもよい。
発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極
層４５１３の積層構造であるが、ここに示す構成に限定されない。発光素子４５１１から
取り出す光の方向等に合わせて、発光素子４５１１の構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する
。特に感光性の材料を用い、隔壁４５２０の側壁が連続した曲率を持って形成される傾斜
面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構
成されていてもどちらでもよい。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極
層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜
、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４
ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１
８ｂから供給されている。
接続端子電極４５１５は、発光素子４５１１が有する第１の電極層４５１７と同じ導電
膜から形成されている。また、端子電極４５１６は、トランジスタ４５０９、４５１０が
有するソース電極及びドレイン電極と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を
介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板は透光性でなければならない
。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィ
ルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴン等の不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用い
ればよい。
また、必要に応じて、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）
、位相差板（λ／４板、λ／２板）、カラーフィルタ等の光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
なお、本発明は、図６の構成に限定されない。すなわち、信号線駆動回路４５０３ａ、
４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単
結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。
また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別
途形成して実装されていてもよい。
（実施の形態２）
本実施の形態では、表示装置の消費電力を更に抑制する構成について説明する。具体的
には、表示装置の画素部における消費電力を抑制することに加え、表示装置の駆動回路部
における消費電力を抑制する構成について説明する。
図７は、表示装置のブロック図の一例を示すものである。ただし、本発明は図７の構成
に限定されるものではない。
図７に示す表示装置１０００は、表示パネル１００１、信号生成回路１００２、記憶回
路１００３、比較回路１００４、選択回路１００５、表示制御回路１００６を有する。ま
た、表示パネル１００１は、駆動回路部１００７、画素部１００８を有する。また、駆動
回路部１００７は、ゲート線駆動回路１００９Ａ、信号線駆動回路１００９Ｂを有する。
また、ゲート線駆動回路１００９Ａ、信号線駆動回路１００９Ｂは、複数の画素を有する
画素部１００８を駆動する機能を有する。
画素部１００８を構成するトランジスタには、実施の形態１で説明したものを用いる。
すなわち、スイッチング用トランジスタとして、高純度の酸化物半導体層を有するｎチャ
ネル型のトランジスタを用いる。なお、駆動用トランジスタは、高純度の酸化物半導体層
を用いた構成としてもよいし、シリコン層を用いた構成としてもよいが、本実施の形態に
おいては、駆動用トランジスタにも高純度の酸化物半導体層を有するｎチャネル型のトラ
ンジスタを適用する場合について説明する。
本実施の形態においては、画素部１００８を構成するトランジスタの一つであるスイッ
チング用トランジスタとして、高純度の酸化物半導体層を有するｎチャネル型のトランジ
スタを用いることにより、画像信号等のデータの保持時間を長く取ることができる。この
ため、静止画等の表示を行う際に、信号の書き込みを行う頻度を低減できる。したがって
、表示装置の低消費電力化を図ることができる。
さらに、本実施の形態においては、静止画表示を行う際に、画素部に含まれる全ての信
号線及び／または全ての走査線に供給される信号の出力を停止するように駆動回路部を動
作させることにより、画素部だけでなく駆動回路部の消費電力も抑制することができる。
すなわち、表示装置が静止画像を表示する期間の間に、前記画素部に含まれる全ての信号
線及び／または全ての走査線に供給される信号の出力が停止される期間を有する。本実施
の形態においては、駆動回路部の低消費電力化を実現するための一構成として、表示装置
１０００が信号生成回路１００２、記憶回路１００３、比較回路１００４、選択回路１０
０５、表示制御回路１００６を有する。
信号生成回路１００２は、ゲート線駆動回路１００９Ａ、及び信号線駆動回路１００９
Ｂを駆動するために必要な信号（制御信号）を生成する機能を有する。そして、信号生成
回路１００２は、配線を介して制御信号を駆動回路部１００７に出力するとともに、配線
を介して画像信号（ビデオ電圧、ビデオ信号、ビデオデータともいう）を記憶回路１００
３に出力する機能を有する。換言すれば、信号生成回路１００２は、駆動回路部１００７
を駆動するための制御信号、及び画素部に供給する画像信号を生成し出力するための回路
である。
具体的には、信号生成回路１００２は、制御信号として、ゲート線駆動回路１００９Ａ
、及び信号線駆動回路１００９Ｂに電源電圧である高電源電位Ｖｄｄ、低電源電位Ｖｓｓ
を供給し、ゲート線駆動回路１００９Ａには、ゲート線駆動回路用のスタートパルスＳＰ
、クロック信号ＣＫを供給し、信号線駆動回路１００９Ｂには、信号線駆動回路用のスタ
ートパルスＳＰ、クロック信号ＣＫを供給する。また信号生成回路１００２は、動画像ま
たは静止画を表示するための画像信号Ｄａｔａを記憶回路１００３に出力する。
なお、動画像は、複数のフレームに時分割した複数の画像を高速に切り替えることで人
間の目に動画像として認識される画像のことをいう。具体的には、１秒間に６０回（６０
フレーム）以上画像を切り替えることで、人間の目にはちらつきが少なく動画像と認識さ
れる、連続する画像信号のことである。一方静止画は、動画像と異なり、複数のフレーム
期間に時分割した複数の画像を高速に切り替えて動作させるものの、連続するフレーム期
間、例えばｎフレーム目と、（ｎ＋１）フレーム目とで画像信号が変化しない画像信号の
ことをいう。
なお、信号生成回路１００２は、他にも画像信号、ラッチ信号等を生成する機能を有し
ていてもよい。また、信号生成回路１００２は、ゲート線駆動回路１００９Ａ及び／また
は信号線駆動回路１００９Ｂに対し、各駆動回路のパルス信号の出力を停止するためのリ
セット信号Ｒｅｓ信号を出力する機能を有していてもよい。また、各信号は第１のクロッ
ク信号、第２のクロック信号といったように複数の信号で構成される信号であってもよい
。
なお、高電源電位Ｖｄｄとは、基準電位より高い電位のことであり、低電源電位とは基
準電位以下の電位のことをいう。なお高電源電位及び低電源電位ともに、トランジスタが
動作できる程度の電位であることが望ましい。
なお、電圧とは、ある電位と、基準の電位（例えばグラウンド電位）との電位差のこと
を示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧と言い換え
ることが可能である。
また、信号生成回路１００２から記憶回路１００３への画像信号の出力がアナログの信
号の場合には、Ａ／Ｄコンバータ等を介してデジタルの信号に変換して、記憶回路１００
３に出力する構成とすればよい。
記憶回路１００３は、複数のフレームに関する画像信号を記憶するための複数のフレー
ムメモリ１０１０を有する。なおフレームメモリは、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の記憶素子を用いて構成すればよい。
なお、フレームメモリ１０１０は、フレーム期間毎に画像信号を記憶する構成であれば
よく、フレームメモリの数について特に限定されるものではない。またフレームメモリ１
０１０の画像信号は、比較回路１００４及び選択回路１００５により選択的に読み出され
るものである。
比較回路１００４は、記憶回路１００３に記憶された連続するフレーム期間の画像信号
を選択的に読み出して、当該画像信号の比較を行い、差分を検出するための回路である。
当該比較回路１００４での画像信号の比較により差分が検出された場合、当該差分が検出
された連続するフレーム期間では動画像であると判断される。一方、比較回路１００４で
の画像信号の比較により差分が検出されなかった場合、当該差分が検出されなかった連続
するフレーム期間では静止画であると判断される。すなわち、比較回路１００４での差分
の検出によって、連続するフレーム期間の画像信号が、動画像を表示するための画像信号
であるか、または静止画を表示するための画像信号であるか、の判断がなされるものであ
る。なお、当該比較により得られる差分の検出は、一定のレベルを超えたときに差分を検
出したと判断されるように設定してもよい。
選択回路１００５は、複数のスイッチ、例えばトランジスタで形成されるスイッチを設
け、動画像を表示するための画像信号が比較回路での差分の検出により判断された際に、
当該画像信号が記憶されたフレームメモリ１０１０より画像信号を選択して表示制御回路
１００６に出力するための回路である。なお比較回路１００４で比較したフレーム間の画
像信号の差分が検出されなければ、連続するフレーム間で表示される画像は静止画であり
、この場合、連続するフレーム期間のうち、後者の画像信号について表示制御回路１００
６に出力しない構成とすればよい。
表示制御回路１００６は、画像信号、高電源電位Ｖｄｄ、低電源電位Ｖｓｓ、スタート
パルスＳＰ、クロック信号ＣＫ、及びリセット信号Ｒｅｓの制御信号に関して、駆動回路
部１００７への供給または停止を切り替える為の回路である。具体的には、比較回路１０
０４により動画像と判断、すなわち連続フレーム期間の画像信号の差分が抽出された場合
には、画像信号が選択回路１００５より表示制御回路１００６に供給される。そして、表
示制御回路１００６を介して駆動回路部１００７に画像信号が供給される。また、制御信
号が表示制御回路１００６を介して駆動回路部１００７に供給されることとなる。一方、
比較回路１００４により静止画と判断、すなわち連続フレーム期間の画像信号の差分を抽
出しない場合には、画像信号が選択回路１００５より供給されないため、表示制御回路１
００６より駆動回路部１００７に画像信号が供給されない。また、制御信号の駆動回路部
１００７への供給を表示制御回路１００６が停止することとなる。
なお、静止画と判断される場合において、静止画と判断される期間が短い場合には、制
御信号のうち、高電源電位Ｖｄｄ、低電源電位Ｖｓｓの停止を行わない構成としてもよい
。この場合、頻繁に高電源電位Ｖｄｄ、低電源電位Ｖｓｓの停止及び再開を行うことによ
る消費電力の増大を低減することができるため、好ましい。
なお、画像信号及び制御信号の停止は、画素部１００８の各画素で画像信号を保持でき
る期間にわたって行うことが望ましく、各画素での保持期間の後に再度画像信号を供給す
るよう、表示制御回路１００６が先に供給した画像信号及び制御信号を再度供給するよう
にする構成とすればよい。
なお、信号の供給とは、配線に所定の電位を供給することをいう。また、信号の停止と
は、配線への所定の電位の供給を停止し、所定の固定電位が供給される配線、例えば低電
源電位Ｖｓｓが供給された配線に電気的に接続することをいう。または、信号の停止とは
、所定の電位が供給されている配線との電気的な接続を切断し、浮遊状態とすることをい
う。
上述のように映像信号を比較して動画像か静止画かを判定し、クロック信号やスタート
パルス等の制御信号の駆動回路部への供給の再開または停止を選択的に行うことで、駆動
回路部１００７における消費電力を抑制することができる。
次に、駆動回路部１００７のゲート線駆動回路１００９Ａ、信号線駆動回路１００９Ｂ
を構成するシフトレジスタの構成について図８に一例を示す。
図８（Ａ）に示すシフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス
出力回路１０＿Ｎ（Ｎは３以上の自然数）を有している。図８（Ａ）に示すシフトレジス
タの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線
１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第
３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号Ｃ
Ｋ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からのスタ
ートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎのパル
ス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回路か
らの信号（前段信号ＯＵＴ（ｎ－１）（ＳＲ）という）が入力される。また第１のパルス
出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力され
る。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）
のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）（ＳＲ）とい
う）が入力される。従って、各段のパルス出力回路からは、後段及び／または二つ前の段
のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）～ＯＵＴ（Ｎ
）（ＳＲ））、別の配線等に入力される第２の出力信号（ＯＵＴ（１）～ＯＵＴ（Ｎ））
が出力される。なお、図８（Ａ）に示すように、シフトレジスタの最終段の２つの段には
、後段信号ＯＵＴ（ｎ＋２）（ＳＲ）が入力されないため、一例としては、別途第６の配
線１７より第２のスタートパルスＳＰ２、第７の配線１８より第３のスタートパルスＳＰ
３をそれぞれ入力する構成でもよい。または、別途シフトレジスタの内部で生成された信
号であってもよい。例えば、画素部へのパルス出力に寄与しない第（Ｎ＋１）のパルス出
力回路１０＿（Ｎ＋１）、第（Ｎ＋２）のパルス出力回路１０＿（Ｎ＋２）を設け（ダミ
ー段ともいう）、当該ダミー段より第２のスタートパルス（ＳＰ２）及び第３のスタート
パルス（ＳＰ３）に相当する信号を生成する構成としてもよい。
第１のクロック信号（ＣＫ１）乃至第４のクロック信号（ＣＫ４）は、図９に示すよう
に、一定の間隔でＨ信号とＬ信号を繰り返す信号である。また、第１のクロック信号（Ｃ
Ｋ１）乃至第４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の
形態では、第１のクロック信号（ＣＫ１）乃至第４のクロック信号（ＣＫ４）を利用して
、パルス出力回路の駆動の制御等を行う。なお、クロック信号ＣＫは、入力される駆動回
路に応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入
力端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入
力端子２５、第１の出力端子２６、第２の出力端子２７を有している（図８（Ｂ）参照）
。
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１
～第４の配線１４のいずれかと電気的に接続されている。例えば、図８（Ａ）、（Ｂ）に
おいて、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気
的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端
子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿
２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が
第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接
続されている。
また図８（Ａ）、（Ｂ）において、第１のパルス出力回路１０＿１は、第４の入力端子
２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）（ＳＲ）
が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、
第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
次に、パルス出力回路の具体的な回路構成の一例について、図８（Ｃ）で説明する。
図８（Ｃ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続
され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲートが第４
の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電源
線５２に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接
続され、ゲートが第４のトランジスタ３４のゲートに電気的に接続されている。第３のト
ランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第１
の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１端子が電源
線５２に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている。
第５のトランジスタ３５は、第１端子が電源線５２に電気的に接続され、第２端子が第２
のトランジスタ３２のゲート及び第４のトランジスタ３４のゲートに電気的に接続され、
ゲートが第４の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第
１端子が電源線５１に電気的に接続され、第２端子が第２のトランジスタ３２のゲート及
び第４のトランジスタ３４のゲートに電気的に接続され、ゲートが第５の入力端子２５に
電気的に接続されている。第７のトランジスタ３７は、第１端子が電源線５１に電気的に
接続され、第２端子が第８のトランジスタ３８の第２端子に電気的に接続され、ゲートが
第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が
第２のトランジスタ３２のゲート及び第４のトランジスタ３４のゲートに電気的に接続さ
れ、ゲートが第２の入力端子２２に電気的に接続されている。第９のトランジスタ３９は
、第１端子が第１のトランジスタ３１の第２端子及び第２のトランジスタ３２の第２端子
に電気的に接続され、第２端子が第３のトランジスタ３３のゲート及び第１０のトランジ
スタ４０のゲートに電気的に接続され、ゲートが電源線５１に電気的に接続されている。
第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２
端子が第２の出力端子２７に電気的に接続され、ゲートが第９のトランジスタ３９の第２
端子に電気的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５２に
電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲートが第２の
トランジスタ３２のゲート及び第４のトランジスタ３４のゲートに電気的に接続されてい
る。
図８（Ｃ）において、第３のトランジスタ３３のゲート、第１０のトランジスタ４０の
ゲート、及び第９のトランジスタ３９の第２端子の接続箇所をノードＮＡとする。また、
第２のトランジスタ３２のゲート、第４のトランジスタ３４のゲート、第５のトランジス
タ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１
端子、及び第１１のトランジスタ４１のゲートの接続箇所をノードＮＢとする。
図８（Ｃ）におけるパルス出力回路が第１のパルス出力回路１０＿１の場合、第１の入
力端子２１には第１のクロック信号ＣＫ１が入力され、第２の入力端子２２には第２のク
ロック信号ＣＫ２が入力され、第３の入力端子２３には第３のクロック信号ＣＫ３が入力
され、第４の入力端子２４にはスタートパルスＳＰ１が入力され、第５の入力端子２５に
は後段信号ＯＵＴ（３）（ＳＲ）が入力され、第１の出力端子２６からはＯＵＴ（１）（
ＳＲ）が出力され、第２の出力端子２７からはＯＵＴ（１）が出力されることとなる。
ここで、図８（Ｃ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図９に示す。なおシフトレジスタがゲート線駆動回路である場合、図
９中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する。
図８、図９で一例として示した、ｎチャネル型のトランジスタを複数用いて作製した駆
動回路において、静止画表示及び動画像表示を行う際の、各配線の電位の供給または停止
の手順について説明する。
まず、駆動回路部１００７の動作を停止する場合には、まず表示制御回路１００６は、
スタートパルスＳＰを停止する。次いで、スタートパルスＳＰの停止後、パルス出力がシ
フトレジスタの最終段まで達した後に、各クロック信号ＣＫを停止する。次いで、電源電
圧の高電源電位Ｖｄｄ、及び低電源電位Ｖｓｓを停止する（図１１（Ａ）参照）。また駆
動回路部１００７の動作を再開する場合には、まず表示制御回路１００６は、電源電圧の
高電源電位Ｖｄｄ、及び低電源電位Ｖｓｓを駆動回路部１００７に供給する。次いで、ク
ロック信号ＣＫを供給し、次いでスタートパルスＳＰの供給を再開する（図１１（Ｂ）参
照）。
次に、図８、図９で一例として示した、ｎチャネル型のトランジスタを複数用いて作製
した駆動回路において、静止画表示から動画像表示を行う動作、または駆動用トランジス
タのゲートに印加する電圧の再書き込みを行う動作（以下、リフレッシュ動作ともいう）
の際の、駆動回路部への各配線の電位の供給または停止の手順の詳細について、図２８を
参照して説明する。図２８は、シフトレジスタに高電源電位（ＶＤＤ）を供給する配線、
低電電源電位（ＶＳＳ）を供給する配線、スタートパルス（ＳＰ）を供給する配線、及び
第１のクロック信号（ＣＫ１）を供給する配線乃至第４のクロック信号（ＣＫ４）を供給
する配線の、フレーム期間（Ｔ１）の前後における電位の変化を示す図である。
本実施の形態の表示装置では、駆動回路部を常時動作する動画像の表示と静止画の表示
のみならず、リフレッシュ動作のために駆動回路部を常時動作することなく、静止画の表
示を行うことができる。そのため、図２８に示すように、シフトレジスタに対し、高電源
電位（ＶＤＤ）、第１のクロック信号（ＣＫ１）乃至第４のクロック信号（ＣＫ４）、及
びスタートパルス等の制御信号が供給される期間、並びに制御信号が供給されない期間が
存在する。なお、図２８に示す期間Ｔ１は、制御信号が供給される期間、すなわち動画像
を表示する期間及びリフレッシュ動作を行う期間に相当する。また図２８に示す期間Ｔ２
は、制御信号が供給されない期間、すなわち静止画を表示する期間に相当する。
図２８において高電源電位（ＶＤＤ）が供給される期間は、期間Ｔ１に限らず、期間Ｔ
１と期間Ｔ２にわたる期間にかけて設けられている。また図２８において、第１のクロッ
ク信号（ＣＫ１）乃至第４のクロック信号（ＣＫ４）が供給される期間は、高電源電位（
ＶＤＤ）が供給された後から、高電源電位（ＶＤＤ）が停止する前までにかけて設けられ
ている。
また図２８に示すように、第１のクロック信号（ＣＫ１）乃至第４のクロック信号（Ｃ
Ｋ４）は、期間Ｔ１が始まる前には一旦高電位の信号としてから一定周期のクロック信号
の発振を開始し、期間Ｔ１が終わった後には低電位の信号としてからクロック信号の発振
を終了する構成とすればよい。
上述したように、本実施の形態の表示装置では、期間Ｔ２ではシフトレジスタに高電源
電位（ＶＤＤ）、第１のクロック信号（ＣＫ１）乃至第４のクロック信号（ＣＫ４）、及
びスタートパルス等の制御信号の供給を停止する。そして、制御信号の供給が停止する期
間においては、各トランジスタの導通または非導通を制御して動作しシフトレジスタより
出力されるパルス信号も停止する。そのため、シフトレジスタにおいて消費される電力、
及び当該シフトレジスタによって駆動される画素部において消費される電力を低減するこ
とが可能になる。
なお上述のリフレッシュ動作は、表示される静止画の画質の劣化が生じる可能性を考慮
して、定期的に行うことが好ましい。本実施の形態の表示装置は、各画素が有する駆動用
トランジスタのゲートに印加する電圧を制御するスイッチング素子として、上述した高純
度の酸化物半導体を具備するトランジスタを適用している。これにより、オフ電流を極端
に低減することができるため、各画素が有する駆動用トランジスタのゲートに印加される
電圧の変動を低減することが可能である。つまり静止画表示の際、シフトレジスタの動作
が停止する期間が長期間に亘っても、画質の劣化を低減することができる。一例としては
、当該期間が３分であったとしても表示される静止画の品質を維持することが可能である
。例えば、１秒間に６０回の再書き込みを行う表示装置と、３分間に１回のリフレッシュ
動作を行う表示装置とを比較すると、約１／１００００にまで消費電力を低減することが
可能である。
なお、上述の高電源電位（ＶＤＤ）の停止とは、図２８に示すように、低電位電源（Ｖ
ＳＳ）と等電位とすることである、なお、高電源電位（ＶＤＤ）の停止は、高電源電位が
供給される配線の電位を浮遊状態とすることであってもよい。
なお、高電源電位（ＶＤＤ）が供給される配線の電位を増加させる、すなわち期間Ｔ１
の前に低電源電位（ＶＳＳ）より高電源電位（ＶＤＤ）に増加させる際には、当該配線の
電位の変化が緩やかになるように制御することが好ましい。当該配線の電位の変化の勾配
が急峻であると、当該電位の変化がノイズとなり、シフトレジスタから不正パルスが出力
される可能性がある。当該シフトレジスタが、ゲート線駆動回路が有するシフトレジスタ
である場合、不正パルスは、トランジスタをオンさせる信号となる。そのため、当該不正
パルスによって、駆動用トランジスタのゲートに印加される電圧が変化し、静止画の画像
が変化する可能性があるためである。上述した内容を鑑み、図２８では、高電源電位（Ｖ
ＤＤ）となる信号の立ち上がりが立ち下がりよりも緩やかになる例について図示している
。特に、本実施の形態の表示装置においては、画素部において静止画を表示している際に
、シフトレジスタに対する高電源電位（ＶＤＤ）の供給の停止及び再供給が適宜行われる
構成となる。つまり、高電源電位（ＶＤＤ）を供給する配線の電位の変化が、ノイズとし
て画素部に影響した場合、当該ノイズは表示画像の劣化に直結する。そのため、本実施の
形態の表示装置においては、当該配線の電位の変化（特に、電位の増加）がノイズとして
画素部に侵入しないよう制御することが重要となる。
なお、図８、図９の説明では、リセット信号Ｒｅｓを供給しない駆動回路の構成につい
て示したが、リセット信号Ｒｅｓを供給する構成について図１０に示し説明する。
図１０（Ａ）に示すシフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパル
ス出力回路１０＿Ｎ（Ｎは３以上の自然数）を有している。図１０（Ａ）に示すシフトレ
ジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の
配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２
、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信
号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からの
スタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎの
パルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回
路からの信号（前段信号ＯＵＴ（ｎ－１）（ＳＲ）という）が入力される。また第１のパ
ルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力
される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋
２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）（ＳＲ）
という）が入力される。従って各段のパルス出力回路からは、後段及び／または二つ前段
のパルス出力回路に入力するための第１の出力信号ＯＵＴ（（１）（ＳＲ）～ＯＵＴ（Ｎ
）（ＳＲ））、別の配線等に入力される第２の出力信号（ＯＵＴ（１）～ＯＵＴ（Ｎ））
が出力される。また各段のパルス出力回路には、第６の配線１６よりリセット信号Ｒｅｓ
が供給される。
なお、図１０に示すパルス出力回路が図８で示したパルス出力回路と異なる点は、リセ
ット信号Ｒｅｓを供給する第６の配線１６を有する点にあり、他の箇所に関する点は上記
図８の説明と同様である。
第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力
端子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力
端子２５、第１の出力端子２６、第２の出力端子２７、第６の入力端子２８を有している
（図１０（Ｂ）参照）。
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１
～第４の配線１４のいずれかと電気的に接続されている。例えば、図１０（Ａ）、（Ｂ）
において、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電
気的に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力
端子２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０
＿２は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２
が第３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に
接続されている。
また、図１０（Ａ）、（Ｂ）において、第１のパルス出力回路１０＿１は、第４の入力
端子２４にスタートパルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）（Ｓ
Ｒ）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力さ
れ、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力され、第６の入力端子２
８よりリセット信号Ｒｅｓが入力されていることとなる。
次に、パルス出力回路の具体的な回路構成の一例について、図１０（Ｃ）で説明する。
図１０（Ｃ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接
続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲートが第
４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が電
源線５２に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的に
接続され、ゲートが第４のトランジスタ３４のゲートに電気的に接続されている。第３の
トランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第
１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第１端子が電
源線５２に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続されている
。第５のトランジスタ３５は、第１端子が電源線５２に電気的に接続され、第２端子が第
２のトランジスタ３２のゲート及び第４のトランジスタ３４のゲートに電気的に接続され
、ゲートが第４の入力端子２４に電気的に接続されている。第６のトランジスタ３６は、
第１端子が電源線５１に電気的に接続され、第２端子が第２のトランジスタ３２のゲート
及び第４のトランジスタ３４のゲートに電気的に接続され、ゲートが第５の入力端子２５
に電気的に接続されている。第７のトランジスタ３７は、第１端子が電源線５１に電気的
に接続され、第２端子が第８のトランジスタ３８の第２端子に電気的に接続され、ゲート
が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子
が第２のトランジスタ３２のゲート及び第４のトランジスタ３４のゲートに電気的に接続
され、ゲートが第２の入力端子２２に電気的に接続されている。第９のトランジスタ３９
は、第１端子が第１のトランジスタ３１の第２端子及び第２のトランジスタ３２の第２端
子に電気的に接続され、第２端子が第３のトランジスタ３３のゲート及び第１０のトラン
ジスタ４０のゲートに電気的に接続され、ゲートが電源線５１に電気的に接続されている
。第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第
２端子が第２の出力端子２７に電気的に接続され、ゲートが第９のトランジスタ３９の第
２端子に電気的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５２
に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲートが第２
のトランジスタ３２のゲート及び第４のトランジスタ３４のゲートに電気的に接続されて
いる。また第２のトランジスタ３２のゲート、第４のトランジスタ３４のゲート、第５の
トランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ
３８の第１端子、及び第１１のトランジスタ４１のゲートは、リセット信号Ｒｅｓを供給
するための配線５３に電気的に接続されている。なおリセット信号Ｒｅｓは、第２のトラ
ンジスタ３２のゲート、第４のトランジスタ３４のゲート、第５のトランジスタ３５の第
２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第１端子、及び
第１１のトランジスタ４１のゲートの電位に高電源電位レベルの信号を供給することによ
り、パルス出力回路からの出力を強制的に低電源電位レベルの信号に落とすための信号で
ある。
図１０（Ｃ）において、第３のトランジスタ３３のゲート、第１０のトランジスタ４０
のゲート、及び第９のトランジスタ３９の第２端子の接続箇所をノードＮＡとする。また
、第２のトランジスタ３２のゲート、第４のトランジスタ３４のゲート、第５のトランジ
スタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジスタ３８の第
１端子、及び第１１のトランジスタ４１のゲートの接続箇所をノードＮＢとする。
図１０（Ｃ）におけるパルス出力回路が第１のパルス出力回路１０＿１の場合、第１の
入力端子２１には第１のクロック信号ＣＫ１が入力され、第２の入力端子２２には第２の
クロック信号ＣＫ２が入力され、第３の入力端子２３には第３のクロック信号ＣＫ３が入
力され、第４の入力端子２４にはスタートパルスＳＰが入力され、第５の入力端子２５に
は後段信号ＯＵＴ（３）（ＳＲ）が入力され、第１の出力端子２６からはＯＵＴ（１）（
ＳＲ）が出力され、第２の出力端子２７からはＯＵＴ（１）が出力され、第６の入力端子
２８にはリセット信号Ｒｅｓが入力される。
なお、図１０（Ｃ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについては、図９に示すタイミングチャートと同様である。
図１０で、一例として示した、ｎチャネル型のトランジスタを複数用いて作製した駆動
回路において、静止画及び動画像表示をおこなう際の、各配線の電位の供給または停止の
手順について説明する。
まず駆動回路部１００７の動作を停止する場合には、まず表示制御回路１００６は、ス
タートパルスＳＰを停止する。次いで、スタートパルスＳＰの停止後、パルス出力がシフ
トレジスタの最終段まで達した後に、各クロック信号ＣＫを停止する。次いで、リセット
信号Ｒｅｓを供給する。次いで、電源電圧の高電源電位Ｖｄｄ、及び低電源電位Ｖｓｓを
停止する（図１１（Ｃ）参照）。また駆動回路部１００７の動作を再開する場合には、ま
ず表示制御回路１００６は、電源電圧の高電源電位Ｖｄｄ、及び低電源電位Ｖｓｓを駆動
回路部１００７に供給する。次いで、リセット信号Ｒｅｓを供給する。次いで、クロック
信号ＣＫを供給し、次いでスタートパルスＳＰの供給を再開する（図１１（Ｄ）参照）。
図１０で説明したように図８、図９の構成に加えてリセット信号を供給する構成とする
ことにより、静止画と動画像の切り替えの際の信号の遅延等による誤動作を低減すること
ができるため好適である。
また、静止画で表示させる場合において、駆動回路部を構成するトランジスタ上に設け
た共通電位電極を共通電位線から切り離してフローティング状態にしても良い。そして、
静止画モードの後、駆動回路を再度動作させる際には、共通電位電極を共通電位線に接続
する。このようにすると駆動回路部のトランジスタの誤動作を防止することができる。
図１２（Ａ）は、そのような表示パネル１８００の一例を示し、図１２（Ｂ）はその断
面構造を説明する図である。
表示パネル１８００には駆動回路１８０２、１８０４及び画素部１８０６が設けられてい
る。駆動回路１８０２が設けられる領域に重畳して共通電位電極１８０８が配設されてい
る。共通電位電極１８０８と共通電位端子１８１２の間には、両者の接続／非接続を制御
するスイッチ素子１８１０が設けられている。
図１２（Ｂ）に示すように、共通電位電極１８０８は駆動回路のトランジスタ１８０３
上に配設されている。共通電位電極１８０８がトランジスタ１８０３上に設けられること
により、トランジスタ１８０３は静電遮蔽され、しきい値電圧の変動や寄生チャネルが生
成するのを防いでいる。
スイッチ素子１８１０は、このトランジスタ１８０３と同じ構成のものを用いることが
できる。これらの素子は、オフ状態でのリーク電流が極めて小さいので、表示パネルの動
作を安定化させるのに寄与する。すなわち、静止画で表示する場合において、スイッチ素
子１８１０をオフにして共通電位電極をフローティング状態にさせた場合でも、電位を一
定に保つ効果がある。
このように、バンドギャップの広い酸化物半導体により構成されるトランジスタを用い
ると共に、共通電位電極を設けて外部電場を遮蔽することで、駆動回路の動作を停止させ
た状態でも静止画を表示させることができる。また、共通電位電極の電位を駆動回路の動
作に合わせて適切に制御することにより、表示パネルの動作の安定化を図ることができる
。
以上説明したように、高純度の酸化物半導体を用いたトランジスタを各画素に具備する
ことにより、保持容量で電圧を保持できる期間を従来に比較して長く取ることができ、静
止画等を表示する際の低消費電力化を図ることができる。さらに、静止画表示を行う際に
、画素部に含まれる全ての信号線及び／または全ての走査線に供給される信号の出力を停
止するように駆動回路部を動作させることにより、画素部だけでなく駆動回路部の消費電
力も抑制することができる。
（実施の形態３）
本実施の形態では、実施の形態１で説明した第１のトランジスタ６４０１の構造の一例
、及びその作製方法の一例について説明する。すなわち、高純度の酸化物半導体を用いた
トランジスタの構造の一例、及びその作製方法の一例について説明する。
まず、図１３（Ａ）、図１３（Ｂ）にトランジスタの平面及び断面構造の一例を示す。
図１３（Ａ）はトップゲート構造のトランジスタ４１０の平面図であり、図１３（Ｂ）は
図１３（Ａ）の線Ｃ１－Ｃ２における断面図である。
トランジスタ４１０は、基板４００上に、絶縁層４０７、酸化物半導体層４１２、第１
の電極（ソース電極及びドレイン電極の一方）４１５ａ、第２の電極（ソース電極及びド
レイン電極の他方）４１５ｂ、ゲート絶縁層４０２、及びゲート電極４１１を有し、第１
の電極４１５ａ、第２の電極４１５ｂにはそれぞれ第１の配線４１４ａ、第２の配線４１
４ｂが接して設けられ、電気的に接続されている。
なお、図１３（Ａ）に示すトランジスタ４１０はシングルゲート構造のトランジスタを
示しているが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チ
ャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
次に、図１４（Ａ）乃至（Ｅ）を用いながら、トランジスタ４１０を作製する工程につ
いて説明する。
まず、基板４００上に下地膜となる絶縁層４０７を形成する。
基板４００として使用可能な基板に大きな制限はないが、少なくとも後の加熱処理に耐
えうる程度の耐熱性を有していることが必要となる。後の加熱処理の温度が高い場合には
、歪み点が７３０℃以上のものを用いるとよい。基板４００の具体例としては、ガラス基
板、結晶化ガラス基板、セラミック基板、石英基板、サファイア基板、プラスチック基板
等が挙げられる。また、ガラス基板の具体的な材料例としては、アルミノシリケートガラ
ス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスが挙げられる。
絶縁層４０７としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、
または酸化窒化アルミニウム層などの酸化物絶縁層を用いると好ましい。絶縁層４０７の
形成方法としては、プラズマＣＶＤ法、スパッタリング法等を用いることができるが、絶
縁層４０７中に水素が多量に含まれないようにするためには、スパッタリング法で絶縁層
４０７を成膜することが好ましい。本実施の形態においては、絶縁層４０７としてスパッ
タリング法により酸化シリコン層を形成する。具体的には、基板４００を処理室へ搬送し
た後、水素及び水分が除去された高純度酸素を含むスパッタガスを導入し、シリコンまた
はシリコン酸化物のターゲットを用いて、基板４００上に絶縁層４０７として酸化シリコ
ン層を成膜する。なお、成膜時の基板４００は室温でもよいし、加熱されていてもよい。
成膜条件の具体例としては、ターゲットとして石英（好ましくは合成石英）を用い、基
板温度１０８℃、基板４００とターゲット間の距離（Ｔ－Ｓ間距離）を６０ｍｍ、圧力０
．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン
流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シリコン膜を成
膜する。膜厚は１００ｎｍとする。なお、ターゲットとして石英（好ましくは合成石英）
に代えてシリコンターゲットを用いることもできる。また、スパッタガスとして酸素及び
アルゴンの混合ガスに代えて酸素ガスを用いてもよい。ここで、絶縁層４０７を成膜する
際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物の濃度がｐｐｍ
レベル、好ましくはｐｐｂレベルまで除去された高純度ガスを用いる。
また、絶縁層４０７の成膜時において、処理室内の残留水分を除去しつつ絶縁層４０７
を成膜することにより、絶縁層４０７に水素、水酸基又は水分が含まれないようにするこ
とが好ましい。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いればよい。例えば
、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることできる。
また、排気手段としては、ターボポンプにコールドトラップを加えることが好ましい。ク
ライオポンプを用いて排気した処理室は、水素原子や、水（Ｈ２Ｏ）等の水素原子を含む
化合物等が排気されるため、当該処理室で成膜した絶縁層４０７は、水素原子が極力取り
込まれにくく好ましい。
スパッタリング法には、スパッタ用電源に高周波電源を用いるＲＦスパッタリング法、
直流電源を用いるＤＣスパッタリング法、パルス的にバイアスを与えるパルスＤＣスパッ
タリング法がある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣ
スパッタリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置可能な多元スパッタ装置もある。多元スパッ
タ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数
種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパ
ッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲ
スパッタリング法を用いるスパッタ装置を用いることができる。
また、スパッタリング法を用いる成膜方法としては、成膜中にターゲット物質とスパッ
タガス成分とを化学反応させ、それらの化合物薄膜を形成するリアクティブスパッタリン
グ法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
また、絶縁層４０７は単層構造に限定されず、積層構造でもよい。例えば、基板４００
側から窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミ
ニウムなどの窒化物絶縁層と、上記酸化物絶縁層との積層構造としてもよい。
例えば、酸化シリコン層と基板との間に水素及び水分が除去された高純度窒素を含むス
パッタガスを導入し、シリコンターゲットを用いて窒化シリコン層を成膜する。この場合
においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層
を成膜することが好ましい。また、窒化シリコン層を形成する場合も、成膜時に基板を加
熱してもよい。
絶縁層４０７として窒化シリコン層と酸化シリコン層とを積層する場合、窒化シリコン
層と酸化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜する
ことができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコン
ターゲットを用いて窒化シリコン層を形成し、次にスパッタガスを酸素を含むスパッタガ
スに切り替えて同じシリコンターゲットを用いて酸化シリコン層を成膜する。この方法を
用いる場合、窒化シリコン層と酸化シリコン層とを大気に曝露せずに連続して形成するこ
とができるため、窒化シリコン層表面に水素や水分などの不純物が吸着することを防止で
きる。
次に、絶縁層４０７上に酸化物半導体層をスパッタリング法により形成する。
酸化物半導体層に水素、水酸基及び水分が極力含まれないようにするために、成膜の前
処理として、スパッタリング装置の予備加熱室で絶縁層４０７が形成された基板４００を
予備加熱し、基板４００に吸着した水素、水分などの不純物を脱離し排気することが好ま
しい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。また、この予備
加熱は、後に形成するゲート絶縁層４０２の成膜前の基板４００に対して行うことが好ま
しい。また、後に形成する第１の電極４１５ａ及び第２の電極４１５ｂまで形成した基板
４００に対しても同様に行うことが好ましい。ただし、これらの予備加熱の処理は省略し
てもよい。
なお、酸化物半導体層をスパッタリング法により成膜する前に、アルゴンガスを導入し
てプラズマを発生させる逆スパッタを行い、絶縁層４０７の表面に付着しているゴミを除
去することも好ましい。逆スパッタとは、ターゲット側に電圧を印加せず、アルゴン雰囲
気下で基板側に高周波電源を用いて電圧を印加することによって基板近傍にプラズマを形
成し、表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素
等を用いてもよい。
酸化物半導体層のターゲットとしては、酸化亜鉛を主成分とする金属酸化物のターゲッ
トを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ
、及びＺｎを含む金属酸化物ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：Ｚｎ
Ｏ＝１：１：１［ｍｏｌ％］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ％］）を用
いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物のターゲットとして、
Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ％］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａ
ｔｏｍ％］の組成比を有するターゲットを用いることもできる。また、ＳｉＯ２を２重量
％以上１０重量％以下含むターゲットを用いることもできる。金属酸化物ターゲットの充
填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の
高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層を緻密な膜とす
ることができる。
なお、酸化物半導体層の成膜の際は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰
囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下とすればよい。ここで、
酸化物半導体層を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物な
どの不純物の濃度がｐｐｍレベル、好ましくはｐｐｂレベルまで除去された高純度ガスを
用いる。
酸化物半導体層は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水
分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲッ
トとして基板４００上に成膜する。処理室内の残留水分を除去するためには、吸着型の真
空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブ
リメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプに
コールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室
は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原
子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体層に含まれ
る不純物の濃度を低減できる。また、酸化物半導体層成膜時に基板を室温状態のままとす
るか、または４００℃未満の温度に加熱してもよい。
酸化物半導体層の成膜条件の一例としては、基板温度室温、基板とターゲットの間との
距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（
酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が挙げられる。なお
、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミ
ともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体層の膜厚は
、膜厚２ｎｍ以上２００ｎｍ以下とすればよく、好ましくは５ｎｍ以上３０ｎｍ以下とす
る。なお、適用する酸化物半導体の材料により適切な厚みは異なり、材料に応じて適宜厚
みを選択すればよい。
以上の方法により形成される酸化物半導体層の具体例としては、四元系金属酸化物であ
るＩｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏや、三元系金属酸化物であるＩｎ－Ｇａ－Ｚｎ－Ｏ、Ｉｎ
－Ｓｎ－Ｚｎ－Ｏ、Ｉｎ－Ａｌ－Ｚｎ－Ｏ、Ｓｎ－Ｇａ－Ｚｎ－Ｏ、Ａｌ－Ｇａ－Ｚｎ－
Ｏ、Ｓｎ－Ａｌ－Ｚｎ－Ｏや、二元系金属酸化物であるＩｎ－Ｚｎ－Ｏ、Ｓｎ－Ｚｎ－Ｏ
、Ａｌ－Ｚｎ－Ｏ、Ｚｎ－Ｍｇ－Ｏ、Ｓｎ－Ｍｇ－Ｏ、Ｉｎ－Ｍｇ－Ｏや、Ｉｎ－Ｏ、Ｓ
ｎ－Ｏ、Ｚｎ－Ｏなどの酸化物半導体層を用いることができる。また、上記酸化物半導体
層はＳｉを含んでいてもよい。また、これらの酸化物半導体層は、非晶質であってもよい
し、結晶質であってもよい。または、非単結晶であってもよいし、単結晶であってもよい
。本実施の形態では、Ｉｎ－Ｇａ－Ｚｎ－Ｏをターゲットとして用いたスパッタリング法
により、非晶質のＩｎ－Ｇａ－Ｚｎ－Ｏ膜を成膜する。
また、酸化物半導体層として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることもできる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または
複数の金属元素である。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、または
Ｇａ及びＣｏが挙げられる。なお、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造
の酸化物半導体膜のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ－Ｇ
ａ－Ｚｎ－Ｏ酸化物半導体とよぶことができる。
次に、酸化物半導体層を第１のフォトリソグラフィ工程により島状の酸化物半導体層４
１２に加工する（図１４（Ａ）参照。）。なお、島状の酸化物半導体層４１２を形成する
ためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジ
ェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、酸化物半導体層のエッチングは、ドライエッチングでもウェットエッチングでも
よく、両方を用いてもよい。
ドライエッチングを行う場合、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃ
ｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘
導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングで
きるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加
される電力量、基板側の電極温度等）を適宜調節する。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例
えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（Ｃ
Ｃｌ４）など）が好ましいが、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（Ｃ
Ｆ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３
）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアル
ゴン（Ａｒ）などの希ガスを添加したガス等を用いることもできる。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、
アンモニア過水（例えば、体積比で３１重量％過酸化水素水：２８重量％アンモニア水：
水＝５：２：２となるように混合した溶液）などを用いることができる。また、ＩＴＯ０
７Ｎ（関東化学社製）を用いてもよい。エッチングの条件（エッチング液、エッチング時
間、温度等）については、酸化物半導体の材料に合わせて適宜調節すればよい。
また、ウェットエッチングを行う場合、エッチング液はエッチングされた材料とともに
洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含ま
れる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれる材
料（例えば、インジウム等のレアメタル）を回収して再利用することにより、資源を有効
活用することができる。
本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェッ
トエッチング法により、酸化物半導体層を島状の酸化物半導体層４１２に加工する。
次に、酸化物半導体層４１２に第１の加熱処理を行う。第１の加熱処理の温度は、４０
０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加
熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４
５０℃において１時間の加熱処理を行った後、大気に触れさせないことで、酸化物半導体
層への水や水素の再混入を防ぐ。この第１の加熱処理によって酸化物半導体層４１２から
水素、水、及び水酸基等を除去することができる。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または
熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａ
ｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉ
ｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａ
ｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハラ
イドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高
圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装
置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体として
は、不活性ガス（代表的には、アルゴン等の希ガス）または窒素ガスを用いることができ
る。
例えば、第１の加熱処理として、６５０℃～７００℃の高温に加熱した不活性ガス中に
基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス
中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いることにより、短時間での高温加熱
処理が可能となる。
第１の加熱処理の際の雰囲気には、水、水素などが含まれないようにすることが好まし
い。または、加熱処理装置の装置内に導入する窒素、ヘリウム、ネオン、アルゴン等のガ
スの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以
上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ま
しい。
なお、第１の加熱処理の条件、または酸化物半導体層の材料によっては、第１の加熱処
理により島状の酸化物半導体層４１２が結晶化し、微結晶化または多結晶化する場合もあ
る。例えば、結晶化率が８０％以上の微結晶の酸化物半導体層となる場合もある。ただし
、第１の加熱処理を行っても島状の酸化物半導体層４１２が結晶化せず、非晶質の酸化物
半導体層となる場合もある。また、非晶質の酸化物半導体層の中に微結晶部（粒径１ｎｍ
以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層とな
る場合もある。
また、酸化物半導体層に対する第１の加熱処理は、島状の酸化物半導体層に加工する前
の酸化物半導体層に行ってもよい。この場合、第１の加熱処理後に、加熱処理装置から基
板を取り出し、フォトリソグラフィ工程を行う。
第１の加熱処理においては、酸化物半導体層中から水素、水、及び水酸基等の不純物を
除去することを主な目的としているが、この加熱処理の際に酸化物半導体層中に酸素欠損
が生じてしまうおそれがある。このため、第１の加熱処理の後に、加酸化処理を行うこと
が好ましい。加酸化処理の具体例としては、第１の加熱処理の後、連続して酸素雰囲気ま
たは窒素及び酸素を含む雰囲気（窒素：酸素の体積比＝４：１）での加熱処理を行う方法
が挙げられる。また、酸素雰囲気下でのプラズマ処理を行う方法を用いることもできる。
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層
成膜後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及
びドレイン電極上にゲート絶縁層を形成した後、のいずれで行っても良い。
次に、絶縁層４０７及び酸化物半導体層４１２上に、導電膜を形成する。導電膜は、ス
パッタリング法や真空蒸着法により形成すればよい。導電膜の材料としては、Ａｌ、Ｃｕ
、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｙなどの金属材料、該金属材料を成分とする合金材料、
導電性を有する金属酸化物等が挙げられる。導電性を有する金属酸化物としては、酸化イ
ンジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム
酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合
金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコンを
含ませたものを用いることができる。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、
Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されたＡ
ｌ材料を用いてもよく、この場合、耐熱性を向上させることができる。
また、導電膜は、単層構造としてもよいし、２層以上の積層構造としてもよい。例えば
、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層した２
層構造、Ｔｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を積層した３
層構造が挙げられる。また、Ａｌ、Ｃｕなどの金属層と、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗな
どの高融点金属層とが積層された構成としてもよい。
次に、第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択
的にエッチングを行って第１の電極４１５ａ及び第２の電極４１５ｂを形成した後、レジ
ストマスクを除去する（図１４（Ｂ）参照。）。第１の電極４１５ａはソース電極及びド
レイン電極の一方として機能し、第２の電極４１５ｂはソース電極及びドレイン電極の他
方として機能する。ここで、第１の電極４１５ａ及び第２の電極４１５ｂの端部がテーパ
形状となるようにエッチングすると、上に積層するゲート絶縁層の被覆性が向上するため
好ましい。なお、第１の電極４１５ａ、第２の電極４１５ｂを形成するためのレジストマ
スクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成す
るとフォトマスクを使用しないため、製造コストを低減できる。
本実施の形態では第１の電極４１５ａ、第２の電極４１５ｂとしてスパッタリング法に
より膜厚１５０ｎｍのチタン膜を形成する。
また、導電膜のエッチングの際には、酸化物半導体層４１２が除去されてその下の絶縁
層４０７が露出しないようにそれぞれの材料及びエッチング条件を適宜調節する必要があ
る。そこで、本実施の形態では、酸化物半導体層４１２としてＩｎ－Ｇａ－Ｚｎ－Ｏ系の
酸化物半導体を用い、導電膜としてチタン膜を用い、エッチャントとしてアンモニア過水
（アンモニア、水、過酸化水素水の混合液）を用いることにより、酸化物半導体層４１２
の一部がエッチングされないようにしているが、本発明はこの構成に限定されない。すな
わち、第２のフォトリソグラフィ工程により、酸化物半導体層４１２の一部をエッチング
し、溝部（凹部）を有する酸化物半導体層とすることもできる。
第２のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦ
レーザ光、またはＡｒＦレーザ光を用いればよい。酸化物半導体層４１２上で隣り合う第
１の電極の下端部と第２の電極の下端部との間隔幅によって、後に形成されるトランジス
タのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合に
は、数ｎｍ～数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉ
ｏｌｅｔ）を用いて第２のフォトリソグラフィ工程でのレジストマスク形成時の露光を行
う。超紫外線による露光は、解像度が高く焦点深度も大きい。このため、後に形成される
トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能である。
この場合、トランジスタの動作速度を高速化でき、さらにオフ電流値が極めて小さいため
、トランジスタの低消費電力化を図ることができる。
次に、絶縁層４０７、酸化物半導体層４１２、第１の電極４１５ａ、第２の電極４１５
ｂ上にゲート絶縁層４０２を形成する（図１４（Ｃ）参照。）。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリ
コン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニ
ウム層を単層又は積層して形成することができる。
ゲート絶縁層４０２を形成する際は、水素が含まれないようにすることが好ましい。こ
のため、成膜時の雰囲気において水素を極力減らすことが可能なスパッタリング法でゲー
ト絶縁層４０２を成膜することが好ましい。スパッタリング法により酸化シリコン膜を成
膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパ
ッタガスとして酸素、または酸素及びアルゴンの混合ガスを用いて行う。
また、ゲート絶縁層４０２は、第１の電極４１５ａ、第２の電極４１５ｂ側から順に酸
化シリコン層と窒化シリコン層を積層した構造とすることもできる。例えば、第１のゲー
ト絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））
を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５０ｎｍ以上２００ｎ
ｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を積層して、膜厚１００ｎｍのゲート絶
縁層としてもよい。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及
びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲ
Ｆスパッタリング法により膜厚１００ｎｍの酸化シリコン層を形成する。
次に、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行ってゲート絶縁層４０２の一部を除去することにより、第１の電極４１５ａ、第
２の電極４１５ｂに達する開口４２１ａ、４２１ｂを形成する（図１４（Ｄ）参照。）。
なお、レジストマスクをインクジェット法で形成する場合、フォトマスクを使用しないた
め、製造コストを低減できる。
次に、ゲート絶縁層４０２、及び開口４２１ａ、４２１ｂ上に導電膜を形成した後、第
４のフォトリソグラフィ工程によりゲート電極４１１、第１の配線４１４ａ、第２の配線
４１４ｂを形成する。
ゲート電極４１１、第１の配線４１４ａ、第２の配線４１４ｂの材料は、モリブデン、
チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム
等の金属材料、又はこれらを主成分とする合金材料を用いて、単層又は積層して形成する
ことができる。ゲート電極４１１、第１の配線４１４ａ、及び第２の配線４１４ｂの２層
構造の具体例としては、アルミニウム層上にモリブデン層が積層された構造、銅層上にモ
リブデン層が積層された構造、銅層上に窒化チタン層若しくは窒化タンタル層が積層され
た構造、または窒化チタン層上にモリブデン層が積層された構造が挙げられる。また、３
層構造の具体例としては、タングステン層または窒化タングステン層と、アルミニウム及
びシリコンの合金またはアルミニウム及びチタンの合金層と、窒化チタンまたはチタン層
とが積層された構造が挙げられる。なお、透光性を有する導電膜を用いてゲート電極層を
形成することもできる。透光性を有する導電膜の具体例としては、透光性を有する導電性
酸化物からなる膜が挙げられる。
本実施の形態ではゲート電極４１１、第１の配線４１４ａ、第２の配線４１４ｂとして
スパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では
、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。なお、第２の加熱処理は、
トランジスタ４１０上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
また、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を更
に行ってもよい。この加熱処理は、一定の加熱温度を保持して加熱してもよいし、室温か
ら、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複
数回繰り返して行ってもよい。また、この加熱処理を酸化物絶縁層の形成前に減圧下で行
ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができるので好ましい
。
以上の工程により、水素、水分、水素化物、水酸化物の濃度が低減された、高純度の酸
化物半導体層４１２を有するトランジスタ４１０を形成することができる（図１４（Ｅ）
参照。）。トランジスタ４１０は、実施の形態１で説明した第１のトランジスタ６４０１
等として適用することができる。
また、トランジスタ４１０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けても
よい。保護絶縁層としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒
化酸化シリコン層、又は酸化アルミニウム層を単層又は積層して形成することができる。
また、平坦化絶縁層としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポ
リアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記
有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガ
ラス）、ＢＰＳＧ（リンボロンガラス）等を用いることもできる。また、これらの材料で
形成される絶縁膜を複数積層させることで平坦化絶縁層を形成してもよい。
ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－
Ｏ－Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えば
アルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有
していても良い。
平坦化絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。
上述したように、酸化物半導体層を成膜するに際し、反応雰囲気中の残留水分を除去す
ることで、酸化物半導体層中の水素及び水素化物の濃度を低減することができる。
本実施の形態で説明した酸化物半導体層を有するトランジスタを表示装置の表示部を構
成する画素に用いることにより、オフ電流を低減することができる。そのため、保持容量
で電圧を保持できる期間を長く取ることができ、静止画等を表示する際の消費電力を抑制
することができる。また静止画の表示をする際制御信号を停止することにより低消費電力
化を図ることができる。また静止画と動画像との切り替えを誤動作なく行うことができる
。
（実施の形態４）
本実施の形態では、実施の形態１で説明した第１のトランジスタ６４０１の構造の一例
、及びその作製方法の一例について説明する。すなわち、高純度の酸化物半導体を用いた
トランジスタの構造の一例、及びその作製方法の一例について図１５を用いながら説明す
る。
図１５（Ａ）乃至（Ｅ）にトランジスタの断面構造の一例を示す。図１５（Ｅ）に示す
トランジスタ３９０は、ボトムゲート構造の一つであり逆スタガ型のトランジスタともい
う。このトランジスタ３９０を、実施の形態１で説明した第１のトランジスタ６４０１等
に用いることができる。なお、トランジスタ３９０はシングルゲート構造のトランジスタ
を示しているが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、
チャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
以下、図１５（Ａ）乃至（Ｅ）を用い、基板３９４上にトランジスタ３９０を作製する
方法について説明する。
まず、基板３９４上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲー
ト電極３９１を形成する。形成されたゲート電極の端部はテーパ形状であると、上に積層
するゲート絶縁層の被覆性が向上するため好ましい。なお、レジストマスクをインクジェ
ット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスク
を使用しないため、製造コストを低減できる。
ここで、基板３９４の材料については、実施の形態３で説明した基板４００と同様のも
のを採用することができる。また、ゲート電極３９１の材料や成膜方法等は、実施の形態
３で説明したゲート電極４１１と同様のものを採用することができる。
なお、基板３９４とゲート電極３９１との間に、下地膜となる絶縁膜を設けてもよい。
下地膜は、基板３９４からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、
酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一からな
る単層構造、またはこれらから選ばれた複数の膜による積層構造により形成すればよい。
次に、ゲート電極３９１上にゲート絶縁層３９７を形成する。
ゲート絶縁層３９７は、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化シ
リコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、または酸化アル
ミニウム層を単層または積層して形成することができる。なお、ゲート絶縁層３９７中に
水素が多量に含まれないようにするために、スパッタリング法でゲート絶縁層３９７を成
膜することが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、タ
ーゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸
素または、酸素及びアルゴンの混合ガスを用いて行う。
ゲート絶縁層３９７は、ゲート電極３９１側から順に窒化シリコン層と酸化シリコン層
を積層した構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング
法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形
成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下
の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層と
すればよい。
次に、ゲート絶縁層３９７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体層３９３
を形成する（図１５（Ａ）参照。）。
ここで、酸化物半導体層３９３の材料や成膜方法等は、実施の形態３で説明した酸化物
半導体層（島状の酸化物半導体層４１２）と同様のものを採用することができる。
例えば、酸化物半導体層３９３をスパッタリング法により形成する際の成膜条件の一例
としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）
電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が挙げられる。なお、パ
ルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミとも
いう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体層３９３の膜厚
は、膜厚２ｎｍ以上２００ｎｍ以下とすればよく、好ましくは５ｎｍ以上３０ｎｍ以下と
する。なお、適用する酸化物半導体の材料により適切な厚みは異なり、材料に応じて適宜
厚みを選択すればよい。
なお、酸化物半導体層３９３を成膜する前に、アルゴンガスを導入してプラズマを発生
させる逆スパッタを行い、ゲート絶縁層３９７の表面に付着しているゴミを除去すること
が好ましい。
また、ゲート絶縁層３９７、酸化物半導体層３９３に水素、水酸基及び水分がなるべく
含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室で
ゲート電極３９１が形成された基板３９４、またはゲート絶縁層３９７までが形成された
基板３９４を予備加熱し、基板３９４に吸着した水素、水分などの不純物を脱離し排気す
ることが好ましい。予備加熱の温度としては、１００℃以上４００℃以下、好ましくは１
５０℃以上３００℃以下とすればよい。また、予備加熱室に設ける排気手段はクライオポ
ンプが好ましい。また、この予備加熱は、保護絶縁層３９６の成膜前に、第１の電極３９
５ａ及び第２の電極３９５ｂまで形成した基板３９４に対して同様に行ってもよい。
次に、酸化物半導体層を第２のフォトリソグラフィ工程により島状の酸化物半導体層３
９９に加工する（図１５（Ｂ）参照。）。なお、島状の酸化物半導体層３９９の加工方法
については、実施の形態３で説明した島状の酸化物半導体層４１２を形成する際の加工方
法と同様のものを採用することができる。
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層３９９及びゲ
ート絶縁層３９７の表面に付着しているレジスト残渣などを除去することが好ましい。
次に、ゲート絶縁層３９７及び酸化物半導体層３９９上に導電膜を形成する。導電膜の
成膜方法は、スパッタリング法や真空蒸着法等を用いればよい。また、導電膜の材料とし
ては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、またはこれらの
元素を成分とする合金、またはこれらの元素を複数組み合わせた合金等を用いることがで
きる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか
一または複数から選択された材料を用いてもよい。また、透光性を有する導電膜を用いて
もよい。透光性を有する導電膜の具体例としては、透光性を有する導電性酸化物からなる
膜が挙げられる。
また、導電膜は、単層構造でもよいし、２層以上の積層構造としてもよい。例えば、シ
リコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構
造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を
成膜する３層構造などが挙げられる。
次に、第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択
的にエッチングを行って第１の電極３９５ａ、第２の電極３９５ｂを形成した後、レジス
トマスクを除去する（図１５（Ｃ）参照。）。ここで、導電膜のエッチングの際には、酸
化物半導体層３９９が除去されてその下のゲート絶縁層３９７が露出しないようにそれぞ
れの材料及びエッチング条件を適宜調節する必要がある。そこで、本実施の形態では、酸
化物半導体層３９９としてＩｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体を用い、導電膜として
チタン膜を用い、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の
混合液）を用いることにより、酸化物半導体層３９９の一部がエッチングされないように
しているが、本発明はこの構成に限定されない。すなわち、第３のフォトリソグラフィ工
程により、酸化物半導体層３９９の一部をエッチングし、溝部（凹部）を有する酸化物半
導体層とすることもできる。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦ
レーザ光、またはＡｒＦレーザ光を用いればよい。酸化物半導体層３９９上で隣り合う第
１の電極３９５ａの下端部と第２の電極３９５ｂの下端部との間隔幅によって、後に形成
されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の
露光を行う場合には、数ｎｍ～数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ
Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク
形成時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。このため
、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とするこ
とも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、
トランジスタの低消費電力化を図ることができる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透
過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジスト
マスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジスト
マスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形する
ことができるため、異なるパターンに加工する複数のエッチング工程に用いることができ
る。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対
応するレジストマスクを形成することができる。よって露光マスク数を削減することがで
き、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
また、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出してい
る酸化物半導体層３９９の表面に付着した吸着水などを除去してもよい。また、酸素とア
ルゴンの混合ガスを用いてプラズマ処理を行ってもよい。本実施の形態では、上記いずれ
かのプラズマ処理を行う。
次に、プラズマ処理を行った後、大気に触れることなく、露出されている酸化物半導体
層３９９、第１の電極３９５ａ、及び第２の電極３９５ｂに接する保護絶縁膜３９６を形
成する（図１５（Ｄ）参照。）。このとき、酸化物半導体層３９９及び保護絶縁層３９６
に水素、水酸基または水分が含まれないようにするため、処理室内の残留水分を除去しつ
つ保護絶縁層３９６を成膜することが好ましい。処理室内の残留水分を除去するためには
、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ
、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、タ
ーボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排
気した処理室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気
されるため、当該処理室で成膜した保護絶縁層３９６に含まれる不純物の濃度を低減でき
る。
本実施の形態では、保護絶縁層３９６として酸化物絶縁層を形成する。保護絶縁層３９
６の形成方法として、島状の酸化物半導体層３９９、第１の電極３９５ａ、及び第２の電
極３９５ｂが形成された基板３９４を室温状態のまま、または１００℃未満の温度に加熱
し、水素及び水分が除去された高純度酸素を含むスパッタガスを導入し、シリコン半導体
のターゲットを用いて、酸化シリコン層を成膜する。なお、酸化物絶縁層として、酸化シ
リコン層に代えて、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニ
ウム層などを用いることもできる。
例えば、純度が６Ｎであり、ボロンがドープされたシリコンターゲット（抵抗値０．０
１Ωｃｍ）を用い、基板とターゲット間の距離（Ｔ－Ｓ間距離）を８９ｍｍ、圧力０．４
Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣス
パッタリング法により、酸化シリコン層を成膜する。酸化シリコン層の膜厚は３００ｎｍ
とする。なお、シリコンターゲットに代えて石英（好ましくは合成石英）を用いることも
できる。スパッタガスは、酸素、または酸素及びアルゴンの混合ガスを用いればよい。
さらに、保護絶縁層３９６と酸化物半導体層３９９とが接した状態で１００℃乃至４０
０℃で加熱処理を行うことが好ましい。この加熱処理により、酸化物半導体層３９９中に
含まれる水素、水分、水酸基または水素化物などの不純物を保護絶縁層３９６に拡散させ
、酸化物半導体層３９９中に含まれる該不純物をより低減させることができる。
以上の工程により、水素、水分、水酸基または水素化物の濃度が低減された酸化物半導
体層３９２を有するトランジスタ３９０を形成することができる（図１５（Ｅ）参照。）
。本実施の形態で説明したように、酸化物半導体層を成膜するに際し、反応雰囲気中の残
留水分を除去することにより、該酸化物半導体層中の水素及び水素化物の濃度を低減する
ことができる。この結果、真性又は実質的に真性な半導体が得られる。
なお、保護絶縁層３９６上に絶縁層をさらに設けてもよい。本実施の形態では、保護絶
縁層３９６上に絶縁層３９８を形成する。絶縁層３９８としては、窒化シリコン膜、窒化
酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いればよ
い。
絶縁層３９８の形成方法としては、保護絶縁層３９６まで形成された基板３９４を１０
０℃～４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガ
スを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合
においても、保護絶縁層３９６と同様に、処理室内の残留水分を除去しつつ絶縁層３９８
を成膜することが好ましい。絶縁層３９８の成膜時に１００℃～４００℃に基板３９４を
加熱することにより、酸化物半導体層３９９中に含まれる水素または水分を絶縁層３９８
に拡散させることができる。この場合、保護絶縁層３９６の形成直後に加熱処理を行わな
くてもよい。
また、保護絶縁層３９６として酸化シリコン層を形成し、絶縁層３９８として窒化シリ
コン層を形成する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通の
シリコンターゲットを用いて成膜することができる。先に酸素を含むエッチングガスを導
入して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次
にエッチングガスを窒素を含むエッチングガスに切り替えて同じシリコンターゲットを用
いて窒化シリコン層を成膜する。酸化シリコン層と窒化シリコン層とを大気に曝露せずに
連続して形成することができるため、酸化シリコン層表面に水素や水分などの不純物が吸
着することを防止できる。なお、保護絶縁層３９６として酸化シリコン層を形成し、絶縁
層３９８として窒化シリコン層を積層した後、酸化物半導体層中に含まれる水素若しくは
水分を酸化物絶縁層に拡散させるための加熱処理（温度１００℃乃至４００℃）を行うこ
とがさらに好ましい。
保護絶縁層３９６の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３
０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱
してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度か
ら室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶
縁層の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮す
ることができる。
上記の工程は、４００℃以下の温度で行われるため、厚さが１ｍｍ以下で、一辺が１ｍ
を超えるガラス基板を用いる製造工程にも適用することができる。また、４００℃以下の
処理温度で全ての工程を行うことができるので、表示パネルを製造するためのエネルギー
消費を低減することができる。
本実施の形態で説明した酸化物半導体層を有するトランジスタを表示装置の表示部を構
成する画素に用いることにより、オフ電流を低減することができる。そのため、保持容量
で電圧を保持できる期間を長く取ることができ、静止画等を表示する際の消費電力を抑制
することができる。また静止画の表示をする際制御信号を停止することにより低消費電力
化を図ることができる。また静止画と動画像との切り替えを誤動作なく行うことができる
。
（実施の形態５）
本実施の形態では、実施の形態１で説明した第１のトランジスタ６４０１の構造の一例、
及びその作製方法の一例について説明する。すなわち、高純度の酸化物半導体を用いたト
ランジスタの構造の一例、及びその作製方法の一例について図１６を用いながら説明する
。
図１６（Ａ）乃至（Ｄ）にトランジスタの断面構造の一例を示す。図１６（Ａ）乃至（Ｄ
）に示すトランジスタ３６０は、チャネル保護型（チャネルストップ型ともいう）と呼ば
れるボトムゲート構造の一つであり逆スタガ型のトランジスタともいう。このトランジス
タ３６０を、実施の形態１で説明した第１のトランジスタ６４０１として用いることがで
きる。なお、トランジスタ３６０はシングルゲート構造のトランジスタを示しているが、
本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チャネル形成領域
を複数有するマルチゲート構造のトランジスタとしてもよい。
以下、図１６（Ａ）乃至（Ｄ）を用い、基板３２０上にトランジスタ３６０を作製する
方法について説明する。
まず、基板３２０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲー
ト電極３６１を形成する。基板３２０の材料については、実施の形態４で説明した基板３
９４と同様のものを採用することができる。また、ゲート電極３６１の材料や成膜方法等
は、実施の形態４で説明したゲート電極３９１と同様のものを採用することができる。
次に、ゲート電極３６１上にゲート絶縁層３２２を形成する。ゲート絶縁層３２２の材
料については、実施の形態４で説明したゲート絶縁層３９７と同様のものを採用すること
ができる。本実施の形態では、ゲート絶縁層３２２としてプラズマＣＶＤ法により膜厚１
００ｎｍ以下の酸化窒化珪素層を形成する。
次に、ゲート絶縁層３２２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体層を形
成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。島状の酸
化物半導体層の材料や成膜方法、加工方法等は、実施の形態４で説明した島状の酸化物半
導体層３９９と同様のものを採用することができる。本実施の形態では、酸化物半導体層
としてＩｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体ターゲットを用いてスパッタ法により成膜
する。
次に、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れさ
せないことで、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層３３２を得
る（図１６（Ａ）参照。）。
次に、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。ま
たは、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
次に、ゲート絶縁層３２２、及び酸化物半導体層３３２上に、酸化物絶縁層を形成した
後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチング
を行って酸化物絶縁層３６６を形成した後、レジストマスクを除去する。
本実施の形態では、酸化物絶縁層３６６として膜厚２００ｎｍの酸化珪素膜をスパッタ
法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施
の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的には
アルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲
気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素
ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素及び窒素雰囲
気下でスパッタ法により酸化珪素膜を形成することができる。酸化物半導体層に接して形
成する酸化物絶縁層３６６は、水分や、水素イオンや、ＯＨ－などの不純物を含まず、こ
れらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン
膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用
いることができる。
このとき、酸化物半導体層３３２及び酸化物絶縁層３６６に水素、水酸基または水分が
含まれないようにするため、処理室内の残留水分を除去しつつ酸化物絶縁層３６６を成膜
することが好ましい。なお、処理室内の残留水分の除去方法については、他の実施の形態
で説明した方法を用いることができる。
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行うことが好ましい。例
えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行う
と、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層３６６と接した状態で加
熱される。
本実施の形態では、酸化物絶縁層３６６によって覆われていない領域の酸化物半導体層
３３２を、窒素、不活性ガス雰囲気下、または減圧下で加熱処理を行う。酸化物絶縁層３
６６によって覆われていない領域の酸化物半導体層３３２は、窒素、不活性ガス雰囲気下
、または減圧下で加熱処理を行うと、脱水素化と同時に酸素欠乏状態となることで低抵抗
化することができる。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行うとよい
。
酸化物絶縁層３６６が設けられた酸化物半導体層３３２に対する窒素雰囲気下の加熱処
理によって、酸化物半導体層３３２の露出領域は低抵抗化し、抵抗の異なる領域（図１６
（Ｂ）においては斜線領域及び白地領域で示す）を有する酸化物半導体層３６２となる。
次に、ゲート絶縁層３２２、酸化物半導体層３６２、及び酸化物絶縁層３６６上に、導
電膜を形成した後、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択
的にエッチングを行って第１の電極３６５ａ、第２の電極３６５ｂを形成した後、レジス
トマスクを除去する（図１６（Ｃ）参照。）。
第１の電極３６５ａ、第２の電極３６５ｂの材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、
Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述し
た元素を組み合わせた合金膜等が挙げられる。また、金属導電膜は、単層構造でもよいし
、２層以上の積層構造としてもよい。
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素
化のための加熱処理を行って低抵抗化した後、酸化物半導体層の一部を選択的に酸素過剰
な状態とする。その結果、ゲート電極３６１と重なるチャネル形成領域３６３は、Ｉ型と
なり、第１の電極３６５ａに重なる低抵抗ソース領域３６４ａと、第２の電極３６５ｂに
重なる低抵抗ドレイン領域３６４ｂとが自己整合的に形成される。以上の工程により、ト
ランジスタ３６０が形成される。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行
ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定
の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温
度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、
この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を
行うと、加熱時間を短縮することができる。
なお、第２の電極３６５ｂ（及び第１の電極３６５ａ）と重畳した酸化物半導体層にお
いて低抵抗ドレイン領域３６４ｂ（または低抵抗ソース領域３６４ａ）を形成することに
より、トランジスタの信頼性の向上を図ることができる。具体的には、低抵抗ドレイン領
域３６４ｂを形成することで、ドレイン電極から低抵抗ドレイン領域３６４ｂ、チャネル
形成領域３６３にかけて、導電性を段階的に変化させうるような構造とすることができる
。そのため、第２の電極３６５ｂに高電源電位ＶＤＤを供給する配線に接続して動作させ
る場合、ゲート電極３６１と第２の電極３６５ｂとの間に高電界が印加されても低抵抗ド
レイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上さ
せた構成とすることができる。
次に、第１の電極３６５ａ、第２の電極３６５ｂ、酸化物絶縁層３６６上に保護絶縁層
３２３を形成する。本実施の形態では、保護絶縁層３２３を、窒化珪素膜を用いて形成す
る（図１６（Ｄ）参照。）。
本実施の形態で説明した酸化物半導体層を有するトランジスタを表示装置の表示部を構
成する画素に用いることにより、オフ電流を低減することができる。そのため、保持容量
で電圧を保持できる期間を長く取ることができ、静止画等を表示する際の消費電力を抑制
することができる。また、静止画の表示をする際制御信号を停止することにより低消費電
力化を図ることができる。また静止画と動画像との切り替えを誤動作なく行うことができ
る。
（実施の形態６）
本実施の形態は、本明細書で開示する表示装置に適用できるトランジスタの他の例を示
す。本実施の形態で示すトランジスタ３５０は、実施の形態１の画素部の各画素に用いる
トランジスタ６４０１等に用いることができる。
図１７（Ｄ）に示すトランジスタ３５０はシングルゲート構造のトランジスタを示して
いるが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チャネル
形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。
以下、図１７（Ａ）乃至（Ｄ）を用い、基板３４０上にトランジスタ３５０を作製する
工程を説明する。
まず、基板３４０上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲー
ト電極３５１を形成する。本実施の形態では、ゲート電極３５１として、膜厚１５０ｎｍ
のタングステン膜を、スパッタ法を用いて形成する。
次に、ゲート電極３５１上にゲート絶縁層３４２を形成する。本実施の形態では、ゲー
ト絶縁層３４２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化珪素膜を形
成する。
次に、ゲート絶縁層３４２に導電膜を形成し、第２のフォトリソグラフィ工程により導
電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極３５５ａ、ド
レイン電極３５５ｂを形成した後、レジストマスクを除去する（図１７（Ａ）参照。）。
次に酸化物半導体層３４５を形成する（図１７（Ｂ）参照。）。本実施の形態では、酸
化物半導体層３４５としてＩｎ－Ｇａ－Ｚｎ－Ｏ系の金属酸化物ターゲットを用いてスパ
ッタ法により成膜する。続いて、酸化物半導体層３４５を第３のフォトリソグラフィ工程
により島状の酸化物半導体層に加工する。
酸化物半導体層３４５を成膜する工程においては、処理室内の残留水分を除去しつつ酸
化物半導体層３４５を成膜することにより、酸化物半導体層３４５に水素、水酸基または
水分が含まれないようにすることが好ましい。処理室内の残留水分の除去方法については
、他の実施の形態で説明した方法を用いることができる。
次に、酸化物半導体層の脱水化または脱水素化を行うために、第１の加熱処理を行う。
第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪
み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半
導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れ
させないことで、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層３４６を
得る（図１７（Ｃ）参照。）。
また、第１の加熱処理として、６５０℃～７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。
次に、酸化物半導体層３４６に接する酸化物絶縁層３５６を形成する。酸化物絶縁層３
５６は、少なくとも１ｎｍ以上の膜厚とし、酸化物絶縁層３５６に水、水素等の不純物を
混入させない方法（例えば、スパッタ法）を適宜用いて形成することができる。酸化物絶
縁層３５６に水素が含まれると、その水素の酸化物半導体層への侵入、または水素による
酸化物半導体層中の酸素の引き抜きが生じ、酸化物半導体層のバックチャネルが低抵抗化
（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。このため、酸化物絶縁
層３５６はできるだけ水素を含まない膜になるような成膜方法を用いることが重要である
。
なお、酸化物絶縁層３５６の材料や成膜方法等については、実施の形態４における保護
絶縁層３９６と同様のものを採用することができる。
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層が酸化物絶縁層３５６と接した状態で加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素
化のための加熱処理を行って低抵抗化した後、酸化物半導体層を酸素過剰な状態とする。
その結果、Ｉ型の酸化物半導体層３５２が形成される。以上の工程により、トランジスタ
３５０が形成される。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行
ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定
の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温
度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、
この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を
行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から
酸化物絶縁層中に水素がとりこまれ、ノーマリーオフとなるトランジスタを得ることがで
きる。よって表示装置の信頼性を向上できる。
なお、酸化物絶縁層３５６上に絶縁層をさらに設けてもよい。本実施の形態では、酸化
物絶縁層３５６上に絶縁層３４３を形成する（図１７（Ｄ）参照。）。絶縁層３４３の材
料や成膜方法等については、実施の形態４における保護絶縁層３９８と同様のものを採用
することができる。
また、絶縁層３４３上の表面を平坦化する目的で、平坦化絶縁層を設けてもよい。
本実施の形態で説明した酸化物半導体層を有するトランジスタを表示装置の表示部を構
成する画素に用いることにより、オフ電流を低減することができる。そのため、保持容量
で電圧を保持できる期間を長く取ることができ、静止画等を表示する際の消費電力を抑制
することができる。また、静止画の表示をする際制御信号を停止することにより低消費電
力化を図ることができる。また静止画と動画像との切り替えを誤動作なく行うことができ
る。
（実施の形態７）
本実施の形態では、画素部に蓄光層を設けた表示装置の一態様について説明する。
図１８は下面射出構造の画素部の断面図であり、画素に設けられたトランジスタ（駆動
用のトランジスタ）７２１１と、トランジスタ７２１１と電気的に接続された発光素子７
２１２を含む切断面の断面図である。
トランジスタ７２１１は、基板上に、絶縁層、酸化物半導体層、ソース電極層及びドレ
イン電極層、ゲート絶縁層、ゲート電極層を有し、ソース電極層及びドレイン電極層にそ
れぞれ配線層が電気的に接続して設けられている。
また、トランジスタ７２１１を覆って絶縁層７２３１が形成され、絶縁層７２３１上に
開口部を有する蓄光層７２３３が設けられている。また、蓄光層７２３３を覆って形成さ
れたオーバーコート層７２３４及び絶縁層７２３５上に、透光性を有する導電膜７２１７
が形成されている。なお、トランジスタ７２１１のドレイン電極７２３０と導電膜７２１
７は、蓄光層７２３３、オーバーコート層７２３４、絶縁層７２３５、及び絶縁層７２３
１に形成された開口部を介して電気的に接続している。また、導電膜７２１７上に発光素
子７２１２の第１の電極７２１３が接して設けられている。なお、発光素子７２１２は、
ＥＬ層７２１４を第１の電極７２１３と第２の電極７２１５の間に挟んだ構造を有し、第
２の電極７０１５上には遮蔽膜７２１６が設けられている。
なお、トランジスタ７２１１、及び発光素子７２１２は実施の形態３乃至６にて説明し
た方法を用いて作製することができるため、ここでは詳細な説明を省略する。
蓄光層７２３３は蓄光材料を含み、隣接する発光素子が発する光を蓄える。隣接する発
光素子が発光を中断した後も、蓄光層７２３３に含まれる蓄光材料が発光を継続する。本
実施の形態では蓄光材料として銅付活硫化亜鉛（ＺｎＳ：Ｃｕ）を用いる。また、硫化ス
トロンチウム（ＳｒＳ）等の硫化物を母体として付活剤を添加した蛍光体や、希土類を付
活したアルカリ土類アルミン酸塩などを用いることもできる。希土類を付活したアルカリ
土類アルミン酸塩の具体例としては、ＣａＡｌ２Ｏ４：Ｅｕ、ＣａＡｌ２Ｏ４：Ｎｄ、Ｓ
ｒ４Ａｌ１４Ｏ２５：Ｅｕ、Ｓｒ４Ａｌ１４Ｏ２５：Ｄｙ、ＳｒＡｌ２Ｏ４：Ｅｕ、及び
ＳｒＡｌ２Ｏ４：Ｄｙが挙げられる。なお、蓄光材料として無機粒子を用いる場合、粒径
が１ｎｍ以下であると蓄光性が失われるおそれがある。また、粒径が１０μｍ以上である
場合は、蓄光層の平坦性が損なわれるおそれがあり、発光素子の作製が困難になる。この
ため、粒径は１ｎｍ以上１０μｍ以下とすることが好ましい。
蓄光層７２３３が発光を継続する時間は、蓄光材料の種類によって変えることができる
。すなわち、蓄光材料の種類によって発光を継続する時間、所謂残光時間が異なるため、
用途に応じて材料を選択すればよい。例えば、表示内容を頻繁に書き換える必要が無い用
途に用いる表示装置を具備する電子機器（例えば、電子ペーパー）には、残光時間が長い
蓄光材料を選択して用いることが好ましい。また、比較的頻繁に表示を書き換える必要が
ある用途に用いる表示装置を具備する電子機器（例えば、テレビ受像器）は、残光時間の
短い蓄光材料を選択して用いることが好ましい。
また、蓄光層７２３３はバインダポリマーを含んでいてもよい。この場合、蓄光材料を
分散した分散液を用いたインクジェット法などの液滴吐出法、印刷法、スピンコート法、
フォトリソグラフィ技術を用いたエッチング方法などを適宜選択して形成することができ
る。
また、蓄光層７２３３表面の凹凸を平坦化するために、蓄光層７２３３の表面をオーバ
ーコート層７２３４で覆うことが好ましい。また、オーバーコート層７２３４を絶縁層７
２３５で覆うことが好ましい。なお、図１８においては、オーバーコート層７２３４及び
保護絶縁層７２３５に形成され、且つ、ドレイン電極７２３０に達するコンタクトホール
は、隔壁７２１９と重なる位置に配置されている。
また、蓄光層７２３３を設ける位置は、表示装置の使用者と発光素子との間に限定され
ない。例えば、透光性を有する一対の電極間にＥＬ層を挟んだ両面射出構造の発光素子は
透光性を有する。このように発光素子が透光性を有する場合は、蓄光層７２３３を表示装
置の使用者からみて発光層の背面側に配置することができる。換言すれば、蓄光層と表示
装置の使用者との間に発光素子を配置することも可能である。発光素子を表示装置の使用
者と蓄光層の間に配置する場合、蓄光層が必ずしも透光性を有する必要がないため、蓄光
材料の選択の幅を広げることができる。具体的には、粒径が１００μｍ以下の蓄光材料を
利用できるようになる。
以上説明したように、本実施の形態で説明した表示装置は、高純度の酸化物半導体層を
有するトランジスタに加えて、蓄光層を画素部に含む。このような表示装置は、オフ電流
が低減したトランジスタを画素に有することに加え、蓄光層を画素に有することで発光素
子の発光間隔が長くてもちらつき（フリッカー）が目立たないという特徴を有する。すな
わち、本実施の形態で説明した表示装置は、消費電力を抑制するとともに、静止画の表示
品位に優れたものとすることができる。
（実施の形態８）
本実施の形態においては、上記実施の形態で説明した表示装置を具備する電子機器の具
体例について説明する。ただし、本発明に適用可能な電子機器は、下記に示す具体例に限
定されるものではない。
図１９（Ａ）に示す電子機器は携帯型遊技機であり、筐体９６３０、表示部９６３１、
スピーカ９６３３、操作キー９６３５、接続端子９６３６、記録媒体読込部９６７２等を
有する。また、携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み
出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共有する機能
等を有していてもよい。なお、携帯型遊技機が有する機能はこれに限定されず、様々な機
能を有することができる。
図１９（Ｂ）に示す電子機器はデジタルカメラであり、筐体９６３０、表示部９６３１
、スピーカ９６３３、操作キー９６３５、接続端子９６３６、シャッターボタン９６７６
、受像部９６７７等を有する。デジタルカメラは、静止画を撮影する機能、動画を撮影す
る機能、撮影した画像を自動または手動で補正する機能、撮影した画像情報を記憶素子に
保存する機能、撮影した画像情報を表示部に表示する機能、テレビ受像機能等を有してい
てもよい。なお、デジタルカメラが有する機能はこれに限定されず、様々な機能を有する
ことができる。
図１９（Ｃ）に示す電子機器はテレビ受像器であり、筐体９６３０、表示部９６３１、
スピーカ９６３３、操作キー９６３５、接続端子９６３６等を有する。テレビ受像機は、
テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して表示に適した信号
に変換する機能、画像信号のフレーム周波数を変換する機能等を有していてもよい。なお
、テレビ受像機が有する機能はこれに限定されず、様々な機能を有することができる。
図２０（Ａ）に示す電子機器はコンピュータであり、筐体９６３０、表示部９６３１、
スピーカ９６３３、操作キー９６３５、接続端子９６３６、ポインティングデバイス９６
８１、外部接続ポート９６８０等を有する。コンピュータは、様々な情報（静止画、動画
、テキスト画像など）を表示部に表示する機能、様々なソフトウェア（プログラム）によ
って処理を制御する機能、無線通信又は有線通信などの通信機能、通信機能を用いて様々
なコンピュータネットワークに接続する機能、通信機能を用いて様々なデータの送信又は
受信を行う機能等を有していてもよい。なお、コンピュータが有する機能はこれに限定さ
れず、様々な機能を有することができる。
図２０（Ｂ）に示す電子機器は携帯電話機であり、筐体９６３０、表示部９６３１、ス
ピーカ９６３３、操作キー９６３５、マイクロフォン９６３８等を有する。携帯電話機は
、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又
は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様
々なソフトウェア（プログラム）によって処理を制御する機能等を有していてもよい。な
お、携帯電話機が有する機能はこれに限定されず、様々な機能を有することができる。
図２０（Ｃ）に示す電子機器は電子ペーパーであり、筐体９６３０、表示部９６３１、
操作キー９６３５等を有する。電子ペーパーは、様々な情報（静止画、動画、テキスト画
像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示
部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって
処理を制御する機能等を有していてもよい。なお、電子ペーパーが有する機能はこれに限
定されず、様々な機能を有することができる。また、電子ペーパーを用いる用途の具体例
としては、電子書籍（電子ブック、ｅ－ｂｏｏｋともいう。）、ポスター、電車等の乗り
物の車内広告等が挙げられる。
図２０（Ｄ）に示す電子機器はデジタルフォトフレームであり、筐体９７０１に表示部
９７０３が組み込まれている。表示部９７０３は各種画像を表示することが可能であり、
例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと
同様に機能させることができる。
デジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルな
どの各種ケーブルと接続可能な端子など）、記録媒体挿入部等を有する。これらの構成は
、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上
するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメ
ラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ
画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレームは、無線で情報の送受信が可能な機能を有していてもよ
い。この場合、無線により所望の画像データをデジタルフォトフレームに取り込み、表示
させることができる。なお、デジタルフォトフレームが有する機能はこれらに限定されず
、様々な機能を有することができる。
本発明の一態様である表示装置をこれらの電子機器に適用することにより、静止画等を
表示する際の低消費電力化を図ることができる。したがって、動画よりも静止画を表示す
る機会の多いデジタルカメラ、電子ペーパー、デジタルフォトフレーム等の電子機器に本
発明の一態様である表示装置を適用した場合、消費電力低減の効果が顕著に現れるため、
特に好ましい。
１０００ 表示装置
１００１ 表示パネル
１００２ 信号生成回路
１００３ 記憶回路
１００４ 比較回路
１００５ 選択回路
１００６ 表示制御回路
１００７ 駆動回路部
１００８ 画素部
１００９Ａ ゲート線駆動回路
１００９Ｂ 信号線駆動回路
１０１０ フレームメモリ

Claims (4)

  1. 画素部と、駆動回路と、を有し、
    前記画素部は、発光素子と、第１のトランジスタと、第２のトランジスタと、容量素子と、電源線と、を画素に有し、
    前記駆動回路は、複数の第３のトランジスタを有し、
    前記発光素子と前記電源線とが少なくとも前記第１のトランジスタのチャネル形成領域を介して導通しているとき、前記発光素子に電流が供給され、
    前記第２のトランジスタのソースまたはドレインは、前記第１のトランジスタのゲートと常に導通しており、
    前記容量素子の一方の電極は、前記第１のトランジスタのゲートと常に導通しており、
    前記容量素子の他方の電極は、前記電源線と常に導通している表示装置であって、
    前記第１のトランジスタは、多結晶のシリコン層にチャネル形成領域を有し、
    前記第２のトランジスタは、酸化物半導体層にチャネル形成領域を有し、
    前記酸化物半導体層は、インジウム、ガリウム、及び亜鉛を有し、
    前記複数の第３のトランジスタ上には、導電層が配置され、
    前記導電層は、前記発光素子の共通電極と常に導通している、
    表示装置。
  2. 画素部と、駆動回路と、を有し、
    前記画素部は、発光素子と、第１のトランジスタと、第２のトランジスタと、容量素子と、電源線と、を画素に有し、
    前記駆動回路は、複数の第３のトランジスタを有し、
    前記第１のトランジスタは、画像信号に従って前記電源線と前記発光素子との間に流れる電流を制御する機能を有し、
    前記第２のトランジスタのソースまたはドレインは、前記第１のトランジスタのゲートと常に導通しており、
    前記容量素子は、前記第１のトランジスタのゲートの電位を保持する機能を有し、
    前記駆動回路は、複数の第３のトランジスタを有する表示装置であって、
    前記第１のトランジスタは、多結晶のシリコン層にチャネル形成領域を有し、
    前記第２のトランジスタは、酸化物半導体層にチャネル形成領域を有し、
    前記酸化物半導体層は、インジウム、ガリウム、及び亜鉛を有し、
    前記複数の第３のトランジスタ上には、導電層が配置され、
    前記導電層は、前記発光素子の共通電極と常に導通している、
    表示装置。
  3. 画素部と、駆動回路と、を有し、
    前記画素部は、発光素子と、第１のトランジスタと、第２のトランジスタと、容量素子と、電源線と、を画素に有し、
    前記駆動回路は、複数の第３のトランジスタを有し、
    前記発光素子と前記電源線とが少なくとも前記第１のトランジスタのチャネル形成領域を介して導通しているとき、前記発光素子に電流が供給され、
    前記第２のトランジスタのソースまたはドレインは、前記第１のトランジスタのゲートと常に導通しており、
    前記容量素子の一方の電極は、前記第１のトランジスタのゲートと常に導通しており、
    前記容量素子の他方の電極は、前記電源線と常に導通している表示装置であって、
    前記第１のトランジスタは、多結晶のシリコン層にチャネル形成領域を有し、
    前記第２のトランジスタは、酸化物半導体層にチャネル形成領域を有し、
    前記酸化物半導体層は、インジウム、ガリウム、及び亜鉛を有し、
    前記複数の第３のトランジスタ上には、導電層が配置され、
    前記導電層は、前記発光素子の共通電極と常に導通しており、
    前記画素部における画像信号の書き込みの頻度を変更する機能を有する、
    表示装置。
  4. 画素部と、駆動回路と、を有し、
    前記画素部は、発光素子と、第１のトランジスタと、第２のトランジスタと、容量素子と、電源線と、を画素に有し、
    前記駆動回路は、複数の第３のトランジスタを有し、
    前記第１のトランジスタは、画像信号に従って前記電源線と前記発光素子との間に流れる電流を制御する機能を有し、
    前記第２のトランジスタのソースまたはドレインは、前記第１のトランジスタのゲートと常に導通しており、
    前記容量素子は、前記第１のトランジスタのゲートの電位を保持する機能を有し、
    前記駆動回路は、複数の第３のトランジスタを有する表示装置であって、
    前記第１のトランジスタは、多結晶のシリコン層にチャネル形成領域を有し、
    前記第２のトランジスタは、酸化物半導体層にチャネル形成領域を有し、
    前記酸化物半導体層は、インジウム、ガリウム、及び亜鉛を有し、
    前記複数の第３のトランジスタ上には、導電層が配置され、
    前記導電層は、前記発光素子の共通電極と常に導通しており、
    前記画素部における前記画像信号の書き込みの頻度を変更する機能を有する、
    表示装置。
JP2023115015A 2009-11-13 2023-07-13 表示装置 Active JP7463602B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2023168367A JP7554334B2 (ja) 2009-11-13 2023-09-28 表示装置
JP2023195396A JP2024019186A (ja) 2009-11-13 2023-11-16 表示装置の駆動方法
JP2023195394A JP2024014969A (ja) 2009-11-13 2023-11-16 半導体装置
JP2024052113A JP2024079803A (ja) 2009-11-13 2024-03-27 表示装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2009259818 2009-11-13
JP2009259818 2009-11-13
JP2009278995 2009-12-08
JP2009278995 2009-12-08
JP2019190976A JP2020034926A (ja) 2009-11-13 2019-10-18 表示装置
JP2021147575A JP7149397B2 (ja) 2009-11-13 2021-09-10 表示装置
JP2022152549A JP7315768B2 (ja) 2009-11-13 2022-09-26 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022152549A Division JP7315768B2 (ja) 2009-11-13 2022-09-26 表示装置

Related Child Applications (4)

Application Number Title Priority Date Filing Date
JP2023168367A Division JP7554334B2 (ja) 2009-11-13 2023-09-28 表示装置
JP2023195394A Division JP2024014969A (ja) 2009-11-13 2023-11-16 半導体装置
JP2023195396A Division JP2024019186A (ja) 2009-11-13 2023-11-16 表示装置の駆動方法
JP2024052113A Division JP2024079803A (ja) 2009-11-13 2024-03-27 表示装置

Publications (2)

Publication Number Publication Date
JP2023133346A true JP2023133346A (ja) 2023-09-22
JP7463602B2 JP7463602B2 (ja) 2024-04-08

Family

ID=43991544

Family Applications (15)

Application Number Title Priority Date Filing Date
JP2010250760A Active JP5089755B2 (ja) 2009-11-13 2010-11-09 表示装置、及び当該表示装置を具備する電子機器
JP2012196743A Withdrawn JP2013054357A (ja) 2009-11-13 2012-09-07 表示装置
JP2012265901A Active JP5827613B2 (ja) 2009-11-13 2012-12-05 表示装置
JP2015000892A Withdrawn JP2015111272A (ja) 2009-11-13 2015-01-06 表示装置
JP2016077961A Active JP6313357B2 (ja) 2009-11-13 2016-04-08 表示装置の作製方法
JP2018053709A Withdrawn JP2018124564A (ja) 2009-11-13 2018-03-22 表示装置
JP2019190976A Withdrawn JP2020034926A (ja) 2009-11-13 2019-10-18 表示装置
JP2019206016A Withdrawn JP2020042285A (ja) 2009-11-13 2019-11-14 表示装置
JP2021147575A Active JP7149397B2 (ja) 2009-11-13 2021-09-10 表示装置
JP2022152549A Active JP7315768B2 (ja) 2009-11-13 2022-09-26 表示装置
JP2023115015A Active JP7463602B2 (ja) 2009-11-13 2023-07-13 表示装置
JP2023168367A Active JP7554334B2 (ja) 2009-11-13 2023-09-28 表示装置
JP2023195394A Pending JP2024014969A (ja) 2009-11-13 2023-11-16 半導体装置
JP2023195396A Pending JP2024019186A (ja) 2009-11-13 2023-11-16 表示装置の駆動方法
JP2024052113A Pending JP2024079803A (ja) 2009-11-13 2024-03-27 表示装置

Family Applications Before (10)

Application Number Title Priority Date Filing Date
JP2010250760A Active JP5089755B2 (ja) 2009-11-13 2010-11-09 表示装置、及び当該表示装置を具備する電子機器
JP2012196743A Withdrawn JP2013054357A (ja) 2009-11-13 2012-09-07 表示装置
JP2012265901A Active JP5827613B2 (ja) 2009-11-13 2012-12-05 表示装置
JP2015000892A Withdrawn JP2015111272A (ja) 2009-11-13 2015-01-06 表示装置
JP2016077961A Active JP6313357B2 (ja) 2009-11-13 2016-04-08 表示装置の作製方法
JP2018053709A Withdrawn JP2018124564A (ja) 2009-11-13 2018-03-22 表示装置
JP2019190976A Withdrawn JP2020034926A (ja) 2009-11-13 2019-10-18 表示装置
JP2019206016A Withdrawn JP2020042285A (ja) 2009-11-13 2019-11-14 表示装置
JP2021147575A Active JP7149397B2 (ja) 2009-11-13 2021-09-10 表示装置
JP2022152549A Active JP7315768B2 (ja) 2009-11-13 2022-09-26 表示装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2023168367A Active JP7554334B2 (ja) 2009-11-13 2023-09-28 表示装置
JP2023195394A Pending JP2024014969A (ja) 2009-11-13 2023-11-16 半導体装置
JP2023195396A Pending JP2024019186A (ja) 2009-11-13 2023-11-16 表示装置の駆動方法
JP2024052113A Pending JP2024079803A (ja) 2009-11-13 2024-03-27 表示装置

Country Status (6)

Country Link
US (2) US9520411B2 (ja)
JP (15) JP5089755B2 (ja)
KR (14) KR20230174763A (ja)
CN (2) CN102598095B (ja)
TW (4) TWI562106B (ja)
WO (1) WO2011058885A1 (ja)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
KR102290831B1 (ko) 2009-10-16 2021-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
CN102576172B (zh) * 2009-10-30 2016-01-27 株式会社半导体能源研究所 液晶显示设备、其驱动方法以及包括该液晶显示设备的电子电器
KR20230174763A (ko) 2009-11-13 2023-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
WO2011065216A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101329849B1 (ko) 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101763660B1 (ko) 2009-12-18 2017-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 구동 방법
WO2011081008A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101749944B1 (ko) 2009-12-28 2017-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
WO2011089843A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
WO2011089832A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device and liquid crystal display device
US9000438B2 (en) 2010-02-26 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
KR101321833B1 (ko) * 2010-04-09 2013-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 메모리 장치
CN102213854B (zh) 2010-04-09 2015-08-05 株式会社半导体能源研究所 液晶显示装置及电子设备
US9349325B2 (en) 2010-04-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8698852B2 (en) 2010-05-20 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
TWI614995B (zh) 2011-05-20 2018-02-11 半導體能源研究所股份有限公司 鎖相迴路及使用此鎖相迴路之半導體裝置
US8669781B2 (en) * 2011-05-31 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9024927B2 (en) * 2011-06-15 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE112012004061B4 (de) 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5939812B2 (ja) * 2012-01-26 2016-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
CN104170001B (zh) * 2012-03-13 2017-03-01 株式会社半导体能源研究所 发光装置及其驱动方法
US9449571B2 (en) 2012-06-29 2016-09-20 Sharp Kabushiki Kaisha Display device driving method, display device, and liquid crystal display device
KR102082794B1 (ko) 2012-06-29 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법, 및 표시 장치
JP5965338B2 (ja) 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
WO2014077295A1 (en) 2012-11-15 2014-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2014130336A (ja) 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
CN105074808B (zh) * 2013-04-02 2017-07-11 夏普株式会社 显示装置及其驱动方法
JP6264090B2 (ja) 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9583063B2 (en) 2013-09-12 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
US10089932B2 (en) 2013-10-30 2018-10-02 Joled Inc. Method for powering off display apparatus, and display apparatus
KR102119572B1 (ko) * 2013-11-29 2020-06-05 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6258047B2 (ja) 2014-01-27 2018-01-10 株式会社ジャパンディスプレイ 発光素子表示装置
US10720482B2 (en) 2014-01-27 2020-07-21 Japan Display Inc. Light emitting element display device
US9887253B2 (en) * 2014-01-27 2018-02-06 Japan Display Inc. Light emitting element display device
KR102235597B1 (ko) * 2014-02-19 2021-04-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911200B1 (en) 2014-02-24 2020-06-03 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9325308B2 (en) * 2014-05-30 2016-04-26 Delta Electronics, Inc. Semiconductor device and cascode circuit
KR102298336B1 (ko) 2014-06-20 2021-09-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
JP6581825B2 (ja) * 2014-07-18 2019-09-25 株式会社半導体エネルギー研究所 表示システム
JP2016066065A (ja) 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
US9601517B2 (en) 2014-10-01 2017-03-21 Apple Inc. Hybrid pixel control circuits for light-emitting diode display
CN107003582A (zh) 2014-12-01 2017-08-01 株式会社半导体能源研究所 显示装置、包括该显示装置的显示模块以及包括该显示装置或该显示模块的电子设备
JP6645738B2 (ja) * 2015-01-26 2020-02-14 シナプティクス・ジャパン合同会社 表示ドライバ、表示システム及び表示パネルの駆動方法
JP6681780B2 (ja) 2015-05-07 2020-04-15 株式会社半導体エネルギー研究所 表示システムおよび電子機器
KR20160144314A (ko) 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
KR102553553B1 (ko) 2015-06-12 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 및 그 동작 방법 및 전자 기기
KR20180048812A (ko) * 2015-09-02 2018-05-10 아큘러스 브이알, 엘엘씨 반도체 디바이스의 어셈블리
GB2549734B (en) 2016-04-26 2020-01-01 Facebook Tech Llc A display
JP6639170B2 (ja) * 2015-09-18 2020-02-05 株式会社カネカ 回路基板用絶縁膜およびその製造方法
KR102179378B1 (ko) * 2015-10-07 2020-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102179379B1 (ko) * 2015-10-07 2020-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US20170104033A1 (en) * 2015-10-13 2017-04-13 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method for the same
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
KR102465381B1 (ko) * 2015-12-14 2022-11-10 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102617041B1 (ko) 2015-12-28 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 장치, 텔레비전 시스템, 및 전자 기기
KR102465003B1 (ko) * 2016-01-04 2022-11-10 삼성디스플레이 주식회사 표시장치
CN205282054U (zh) * 2016-01-05 2016-06-01 北京京东方显示技术有限公司 一种移位寄存器单元、栅极驱动电路及显示面板
US10027896B2 (en) 2016-01-15 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Image display system, operation method of the same, and electronic device
WO2017170219A1 (ja) * 2016-03-31 2017-10-05 シャープ株式会社 アクティブマトリクス基板、その製造方法および表示装置
US10504204B2 (en) 2016-07-13 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
DE112018000492T5 (de) 2017-01-24 2019-10-31 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät
JP7114574B2 (ja) * 2017-04-20 2022-08-08 株式会社半導体エネルギー研究所 表示パネル
DE102017119872A1 (de) * 2017-08-30 2019-02-28 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
CN107452335B (zh) * 2017-09-22 2019-11-26 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及驱动方法、oled显示面板
JP7171738B2 (ja) * 2018-01-11 2022-11-15 アプライド マテリアルズ インコーポレイテッド 金属酸化物スイッチを含み小型蓄電コンデンサを備えた薄膜トランジスタ
KR102663104B1 (ko) 2018-01-19 2024-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US10515905B1 (en) * 2018-06-18 2019-12-24 Raytheon Company Semiconductor device with anti-deflection layers
KR102657045B1 (ko) * 2018-07-17 2024-04-15 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN109841183B (zh) * 2019-03-27 2022-06-10 京东方科技集团股份有限公司 一种像素电路及其驱动方法、阵列基板、显示装置
KR102631015B1 (ko) * 2019-06-05 2024-01-30 엘지디스플레이 주식회사 폴더블 디스플레이와 그 구동 방법
KR20210074458A (ko) * 2019-12-11 2021-06-22 삼성디스플레이 주식회사 표시장치 및 이를 포함하는 비디오 월 디스플레이시스템
KR20210137314A (ko) 2020-05-08 2021-11-17 삼성디스플레이 주식회사 표시 장치
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device
TW202211195A (zh) 2020-08-12 2022-03-16 日商半導體能源研究所股份有限公司 顯示裝置、其工作方法以及電子裝置
CN113314575B (zh) * 2021-05-25 2023-04-07 厦门天马微电子有限公司 显示面板及其制备方法、显示装置

Family Cites Families (224)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS5713777A (en) * 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
US5262350A (en) * 1980-06-30 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Forming a non single crystal semiconductor layer by using an electric current
US5859443A (en) * 1980-06-30 1999-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01238073A (ja) * 1988-03-18 1989-09-22 Toshiba Corp 発光素子
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2838318B2 (ja) * 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
KR940008180B1 (ko) * 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05275735A (ja) 1992-03-30 1993-10-22 Hamamatsu Photonics Kk 光制御スイッチ
JPH06196705A (ja) 1992-12-24 1994-07-15 Hitachi Ltd 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
JP3476241B2 (ja) * 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
JPH07297406A (ja) 1994-04-21 1995-11-10 Tdk Corp 縦型薄膜半導体装置
US6747627B1 (en) * 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
TW475079B (en) * 1994-05-24 2002-02-01 Semiconductor Energy Lab Liquid crystal display device
US5949397A (en) * 1994-08-16 1999-09-07 Semiconductor Energy Laboratory Co., Ltd. Peripheral driver circuit of Liquid crystal electro-optical device
EP1280130A3 (en) * 1994-11-17 2003-03-05 Seiko Epson Corporation Display device and electronic instrument
JP2894229B2 (ja) * 1995-01-13 1999-05-24 株式会社デンソー マトリクス型液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3305946B2 (ja) * 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
TW455725B (en) * 1996-11-08 2001-09-21 Seiko Epson Corp Driver of liquid crystal panel, liquid crystal device, and electronic equipment
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
KR100265767B1 (ko) * 1998-04-20 2000-09-15 윤종용 저전력 구동회로 및 구동방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3846057B2 (ja) * 1998-09-03 2006-11-15 セイコーエプソン株式会社 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000268969A (ja) * 1999-03-17 2000-09-29 Tdk Corp 有機ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3767292B2 (ja) * 1999-12-22 2006-04-19 セイコーエプソン株式会社 表示装置の駆動方法
JP3766926B2 (ja) * 2000-04-28 2006-04-19 シャープ株式会社 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
JP4137394B2 (ja) 2000-10-05 2008-08-20 シャープ株式会社 表示装置の駆動方法、それを用いた表示装置、およびその表示装置を搭載した携帯機器
EP1296174B1 (en) * 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
TW521256B (en) 2000-05-18 2003-02-21 Semiconductor Energy Lab Electronic device and method of driving the same
JP2002014320A (ja) 2000-06-30 2002-01-18 Toshiba Corp 液晶表示装置の駆動方法
JP2002140036A (ja) 2000-08-23 2002-05-17 Semiconductor Energy Lab Co Ltd 携帯情報装置及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US7053874B2 (en) * 2000-09-08 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002169499A (ja) * 2000-11-30 2002-06-14 Sanyo Electric Co Ltd 表示パネルの駆動方法及び表示パネルの駆動制御装置
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP2002207462A (ja) 2001-01-11 2002-07-26 Toshiba Corp 液晶表示素子の駆動方法
JP3730159B2 (ja) * 2001-01-12 2005-12-21 シャープ株式会社 表示装置の駆動方法および表示装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4869516B2 (ja) * 2001-08-10 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
TW574529B (en) * 2001-09-28 2004-02-01 Tokyo Shibaura Electric Co Organic electro-luminescence display device
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4014895B2 (ja) * 2001-11-28 2007-11-28 東芝松下ディスプレイテクノロジー株式会社 表示装置およびその駆動方法
EP1478031A4 (en) 2002-02-19 2008-12-03 Hoya Corp LIGHT EMISSION ELEMENT OF THE FIELD EFFECT TRANSISTOR TYPE
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003249656A (ja) 2002-02-22 2003-09-05 Canon Inc 有機薄膜トランジスタ素子とその製造方法
US7109961B2 (en) * 2002-03-13 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Electric circuit, latch circuit, display apparatus and electronic equipment
JP2003271075A (ja) * 2002-03-13 2003-09-25 Toshiba Corp 表示装置
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2003344823A (ja) 2002-05-23 2003-12-03 Sharp Corp 液晶表示装置および液晶表示駆動方法
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100482162B1 (ko) * 2002-08-28 2005-04-14 엘지.필립스 엘시디 주식회사 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법
JP2006501617A (ja) 2002-10-01 2006-01-12 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 光の外部結合を改善した電界発光ディスプレイ
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2003208111A (ja) 2002-10-17 2003-07-25 Matsushita Electric Ind Co Ltd 有機ｅｌ表示装置と液晶表示装置及び表示装置用半導体装置
JP2004226522A (ja) * 2003-01-21 2004-08-12 Hitachi Displays Ltd 表示装置およびその駆動方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100945577B1 (ko) * 2003-03-11 2010-03-08 삼성전자주식회사 액정 표시 장치의 구동 장치 및 그 방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4480968B2 (ja) * 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP4393812B2 (ja) * 2003-07-18 2010-01-06 株式会社半導体エネルギー研究所 表示装置及び電子機器
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050052386A1 (en) 2003-08-28 2005-03-10 Su-Hyun Kwon Method of processing image signals for improved image quality
US7291967B2 (en) * 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
JP2005167164A (ja) 2003-12-05 2005-06-23 Mitsui Chemicals Inc トランジスタ及びその作製方法
JP2005190797A (ja) * 2003-12-25 2005-07-14 Seiko Epson Corp 有機ｅｌ装置および電子機器
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006024610A (ja) 2004-07-06 2006-01-26 Sony Corp 薄膜トランジスタおよび表示装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2006084758A (ja) 2004-09-16 2006-03-30 Seiko Epson Corp 電気光学装置用駆動回路及び方法、電気光学装置、並びに電子機器
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP2006133673A (ja) * 2004-11-09 2006-05-25 Casio Comput Co Ltd 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
KR101315381B1 (ko) * 2005-03-09 2013-10-07 삼성디스플레이 주식회사 액정 표시 장치
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006323097A (ja) * 2005-05-18 2006-11-30 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
US8847861B2 (en) * 2005-05-20 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, method for driving the same, and electronic device
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
JP4984439B2 (ja) * 2005-06-13 2012-07-25 セイコーエプソン株式会社 発光装置およびその製造方法
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
CN1901668B (zh) 2005-07-19 2012-05-23 腾讯科技（深圳）有限公司 多人视频数据显示处理方法及系统
TWI417844B (zh) 2005-07-27 2013-12-01 Semiconductor Energy Lab 顯示裝置，和其驅動方法和電子裝置
JP5352047B2 (ja) 2005-07-27 2013-11-27 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007206651A (ja) * 2006-02-06 2007-08-16 Toshiba Corp 画像表示装置及びその方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US7616179B2 (en) * 2006-03-31 2009-11-10 Canon Kabushiki Kaisha Organic EL display apparatus and driving method therefor
JP4956030B2 (ja) 2006-03-31 2012-06-20 キヤノン株式会社 有機ｅｌ表示装置およびその駆動方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4614148B2 (ja) 2006-05-25 2011-01-19 富士電機ホールディングス株式会社 酸化物半導体及び薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008033066A (ja) * 2006-07-28 2008-02-14 Sony Corp 表示動作制御装置、表示装置、電子機器、表示動作制御方法及びコンピュータプログラム
CN101496089B (zh) * 2006-07-31 2012-07-18 夏普株式会社 显示控制器、显示装置、显示系统以及显示装置的控制方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
KR101279596B1 (ko) * 2006-09-18 2013-06-28 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5508662B2 (ja) * 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
EP1950804A2 (en) * 2007-01-26 2008-07-30 Samsung Electronics Co., Ltd. Display device and manufacturing method of the same
KR20080073944A (ko) * 2007-02-07 2008-08-12 엘지전자 주식회사 하이브리드 유기 전계 발광 소자 및 그 제조방법
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
US8129714B2 (en) * 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
JP4910779B2 (ja) 2007-03-02 2012-04-04 凸版印刷株式会社 有機ｅｌディスプレイおよびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008117739A1 (ja) 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5282419B2 (ja) * 2007-04-18 2013-09-04 ソニー株式会社 半導体装置及びその製造方法
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP4989309B2 (ja) * 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
JP2009003437A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5489446B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
TW200949822A (en) * 2007-11-26 2009-12-01 Tpo Displays Corp Display system and method for reducing power consumption of same
EP2071441A1 (en) 2007-12-03 2009-06-17 Semiconductor Energy Laboratory Co., Ltd. Mobile phone
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
CN101855703B (zh) * 2007-12-27 2013-03-13 夏普株式会社 半导体装置的制造方法
KR20090070324A (ko) * 2007-12-27 2009-07-01 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
KR100963003B1 (ko) * 2008-02-05 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP2009258275A (ja) 2008-04-15 2009-11-05 Sony Corp 表示装置および出力バッファ回路
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
US9715845B2 (en) * 2009-09-16 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
KR102290831B1 (ko) * 2009-10-16 2021-08-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR101962603B1 (ko) * 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
CN102576172B (zh) * 2009-10-30 2016-01-27 株式会社半导体能源研究所 液晶显示设备、其驱动方法以及包括该液晶显示设备的电子电器
KR20230174763A (ko) 2009-11-13 2023-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기

Also Published As

Publication number Publication date
US20170092662A1 (en) 2017-03-30
TWI588796B (zh) 2017-06-21
KR102072118B1 (ko) 2020-01-31
JP2022016433A (ja) 2022-01-21
KR20200011597A (ko) 2020-02-03
KR102705608B1 (ko) 2024-09-11
TW201207798A (en) 2012-02-16
JP2011141529A (ja) 2011-07-21
JP7463602B2 (ja) 2024-04-08
KR20220116369A (ko) 2022-08-22
US20110115839A1 (en) 2011-05-19
CN102598095B (zh) 2016-02-10
JP2024019186A (ja) 2024-02-08
JP6313357B2 (ja) 2018-04-18
KR101826832B1 (ko) 2018-02-07
TWI622032B (zh) 2018-04-21
JP2020042285A (ja) 2020-03-19
KR20200138436A (ko) 2020-12-09
TWI500007B (zh) 2015-09-11
KR102433801B1 (ko) 2022-08-18
WO2011058885A1 (en) 2011-05-19
KR20180014255A (ko) 2018-02-07
JP7149397B2 (ja) 2022-10-06
KR102248564B1 (ko) 2021-05-04
KR20190064690A (ko) 2019-06-10
TW201738864A (zh) 2017-11-01
JP5827613B2 (ja) 2015-12-02
KR102187753B1 (ko) 2020-12-07
JP2024014969A (ja) 2024-02-01
JP2013054357A (ja) 2013-03-21
JP7315768B2 (ja) 2023-07-26
KR20230174763A (ko) 2023-12-28
TWI562106B (en) 2016-12-11
TW201537538A (zh) 2015-10-01
KR20210049983A (ko) 2021-05-06
JP7554334B2 (ja) 2024-09-19
CN105655351A (zh) 2016-06-08
JP5089755B2 (ja) 2012-12-05
KR20200010620A (ko) 2020-01-30
TW201717173A (zh) 2017-05-16
US9520411B2 (en) 2016-12-13
KR20230173233A (ko) 2023-12-26
KR20230107711A (ko) 2023-07-17
KR20210138818A (ko) 2021-11-19
JP2013127616A (ja) 2013-06-27
CN105655351B (zh) 2019-11-01
US10332912B2 (en) 2019-06-25
KR20180137048A (ko) 2018-12-26
JP2016184165A (ja) 2016-10-20
JP2023178318A (ja) 2023-12-14
JP2024079803A (ja) 2024-06-11
JP2018124564A (ja) 2018-08-09
KR20230173750A (ko) 2023-12-27
JP2020034926A (ja) 2020-03-05
CN102598095A (zh) 2012-07-18
KR102329497B1 (ko) 2021-11-22
KR101987790B1 (ko) 2019-06-11
KR20120103627A (ko) 2012-09-19
JP2015111272A (ja) 2015-06-18
KR102188443B1 (ko) 2020-12-08
JP2022188133A (ja) 2022-12-20

Similar Documents

Publication Publication Date Title
JP7554334B2 (ja) 表示装置
JP2023174719A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240327

R150 Certificate of patent or registration of utility model

Ref document number: 7463602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150