JP2022009338A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2022009338A
JP2022009338A JP2021172217A JP2021172217A JP2022009338A JP 2022009338 A JP2022009338 A JP 2022009338A JP 2021172217 A JP2021172217 A JP 2021172217A JP 2021172217 A JP2021172217 A JP 2021172217A JP 2022009338 A JP2022009338 A JP 2022009338A
Authority
JP
Japan
Prior art keywords
film
oxide
insulating film
oxide semiconductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021172217A
Other languages
English (en)
Other versions
JP7202436B2 (ja
Inventor
舜平 山崎
Shunpei Yamazaki
純一 肥塚
Junichi Hizuka
安孝 中澤
Yasutaka Nakazawa
行徳 島
Yukinori Shima
正美 神長
Masami Kaminaga
真之 坂倉
Masayuki Sakakura
基 中島
Motoi Nakajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022009338A publication Critical patent/JP2022009338A/ja
Priority to JP2022206437A priority Critical patent/JP2023029444A/ja
Application granted granted Critical
Publication of JP7202436B2 publication Critical patent/JP7202436B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Abstract

Figure 2022009338000001
【課題】銅、アルミニウム、金、銀、モリブデン等を用いて形成される配線の加工工程の
安定性を高める。または、本半導体膜の不純物濃度を低減する。または、半導体装置の電
気特性を向上させる。
【解決手段】酸化物半導体膜と、該酸化物半導体膜に接する酸化物膜と、該酸化物膜に接
する、銅、アルミニウム、金、銀、モリブデン等を用いて形成される一対の導電膜とを有
するトランジスタにおいて、酸化物膜が複数の結晶部を有し、該複数の結晶部において、
ｃ軸配向性を有し、かつｃ軸が酸化物半導体膜または酸化物膜の上面の法線ベクトルに平
行な方向を向いている。
【選択図】図１

Description

トランジスタを有する半導体装置及びその作製方法に関する。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いら
れているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリ
コンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリ
コン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用い
る技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物
半導体とよぶことにする。
例えば、酸化物半導体として、酸化亜鉛、またはＩｎ－Ｇａ－Ｚｎ系酸化物を用いたト
ランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる
技術が開示されている（特許文献１及び特許文献２参照）。
また、フラットパネルディスプレイの大面積化及び高精細化に伴って、駆動周波数が高
まると共に、配線の抵抗及び寄生容量が増大し、配線遅延が生じる。そのため、配線遅延
を抑制するため、銅を用いて配線を形成する技術が検討されている（特許文献３）。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報 特開２００４－１３３４２２号公報
しかしながら、配線の構成元素である、銅、アルミニウム、金、銀、モリブデン等は、
加工しにくく、また、加工の途中において酸化物半導体膜に拡散してしまうという問題が
ある。
配線の構成元素である、銅、アルミニウム、金、銀、モリブデン等は、トランジスタの
電気特性の不良の原因となる不純物の一つである。このため、該不純物が、酸化物半導体
膜に混入することにより、当該酸化物半導体膜が低抵抗化してしまい、経時変化やストレ
ス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大すると
いう問題がある。
そこで、本発明の一態様は、銅、アルミニウム、金、銀、モリブデン等を用いて形成さ
れる配線の加工工程の安定性を高めることを課題とする。または、本発明の一態様は、酸
化物半導体膜の不純物濃度を低減することを課題の一とする。または、本発明の一態様は
、半導体装置の電気特性を向上させることを課題の一とする。または、本発明の一態様は
、半導体装置の信頼性を向上させることを課題の一とする。また、本発明の一態様は、半
導体装置の高速動作を実現することを課題とする。また、本発明の一態様は、半導体装置
の省電力化を実現することを課題とする。また、本発明の一態様は、生産性に優れた半導
体装置を実現することを課題とする。なお、本発明の一態様は、これらの課題の全てを解
決する必要はないものとする。
本発明の一態様は、酸化物半導体膜と、該酸化物半導体膜に接する酸化物膜と、該酸化
物膜に接する、銅、アルミニウム、金、銀、モリブデン等を用いて形成される一対の導電
膜とを有するトランジスタにおいて、酸化物膜が複数の結晶部を有し、該複数の結晶部に
おいて、ｃ軸配向性を有し、かつｃ軸が酸化物半導体膜または酸化物膜の上面の法線ベク
トルに平行な方向を向いていることを特徴とする。複数の結晶部を有し、該複数の結晶部
において、ｃ軸配向性を有し、かつｃ軸が酸化物半導体膜または酸化物膜の上面の法線ベ
クトルに平行な方向を向いて酸化物膜を、酸化物半導体膜と、一対の導電膜との間に設け
ることで、一対の導電膜を構成する金属元素、代表的には銅、アルミニウム、金、銀、モ
リブデン等が、酸化物半導体膜に移動することを防ぐことが可能である。この結果、酸化
物半導体膜において、銅、アルミニウム、金、銀、モリブデン等を低減することができる
。
また、本発明の一態様は、酸化物半導体膜と、酸化物半導体膜に接する酸化物膜と、酸
化物膜に接する、銅、アルミニウム、金、銀、またはモリブデンを有する一対の導電膜と
、酸化物半導体膜または酸化物膜に接するゲート絶縁膜と、ゲート絶縁膜を介して、酸化
物半導体膜及び酸化物膜と重なるゲート電極と、を有し、酸化物膜は、複数の結晶部を有
し、該複数の結晶部において、ｃ軸配向性を有し、かつｃ軸が酸化物半導体膜または酸化
物膜の上面の法線ベクトルに平行な方向を向いているトランジスタを有する半導体装置で
ある。
なお、酸化物膜に含まれる複数の結晶部において、ａ軸およびｂ軸の配向は不規則であ
る。また、一対の導電膜は、単層構造であってもよい。または、一対の導電膜は、積層構
造であってもよい。なお、一対の導電膜が積層構造の場合、少なくとも酸化物膜に接する
膜において、銅、アルミニウム、金、銀、またはモリブデンを有する。
また、上記トランジスタはボトムゲート型のトランジスタであり、ゲート電極及び一対
の導電膜の間に、ゲート絶縁膜、酸化物半導体膜、及び酸化物膜を順に有し、ゲート絶縁
膜は、酸化物半導体膜において酸化物膜と接する面と反対の面で接する酸化物絶縁膜と、
ゲート電極及び酸化物絶縁膜と接する窒化物絶縁膜とを有する。
また、上記トランジスタはトップゲート型のトランジスタであり、酸化物半導体膜及び
ゲート電極の間に、酸化物膜、一対の導電膜、及びゲート絶縁膜を順に有し、酸化物半導
体膜は、下地絶縁膜と接し、下地絶縁膜は、酸化物半導体膜において酸化物膜と接する面
と反対の面で接する酸化物絶縁膜と、該酸化物絶縁膜と接する窒化物絶縁膜とを有する。
また、一対の導電膜において、酸化物膜と接する面と反対の面に保護膜を有してもよい
。
保護膜は、窒化物絶縁膜であり、代表的には、窒化シリコン、窒化酸化シリコン、窒化
アルミニウム、または窒化酸化アルミニウムで形成されてもよい。
または、保護膜は、透光性を有する導電膜であり、代表的には、インジウム錫酸化物、
酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化
物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジ
ウム亜鉛酸化物、または酸化シリコンを含むインジウム錫酸化物で形成されてもよい。
または、保護膜は、Ｉｎ、Ｇａ、若しくはＺｎを含む酸化物膜であり、代表的には、Ｉ
ｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌ
ａ、Ｃｅ、またはＮｄ）で形成される。
本発明の一態様により、銅、アルミニウム、金、銀、モリブデン等を用いて形成される
配線の加工工程の安定性を高めることができる。または、本発明の一態様により、酸化物
半導体膜を用いた半導体装置などにおいて、酸化物半導体膜の不純物を低減することがで
きる。または、本発明の一態様により、酸化物半導体膜を用いた半導体装置において、電
気特性を向上させることができる。または、本発明の一態様により、酸化物半導体膜を用
いた半導体装置において、信頼性を向上させることができる。また、本発明の一態様によ
り、半導体装置の高速動作を実現することができる。また、本発明の一態様により、半導
体装置の省電力化を実現することができる。また、本発明の一態様により、生産性に優れ
た半導体装置を実現することができる。
トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタのバンド構造を説明する図である。 ＩＧＺＯ（１１１）の計算モデルを説明する図である。 Ｃｕの拡散経路及び活性障壁を説明する図である。 Ｃｕの拡散経路及び活性障壁を説明する図である。 Ｃｕの拡散経路及び活性障壁を説明する図である。 Ｃｕの拡散経路及び活性障壁を説明する図である。 Ｃｕの活性障壁を説明する図である。 ＺｎＯの計算モデルを説明する図である。 Ｃｕの拡散経路及び活性障壁を説明する図である。 Ｃｕの拡散経路及び活性障壁を説明する図である。 Ｃｕの活性障壁を説明する図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 半導体装置の一形態を説明するブロック図及び回路図である。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 酸化物半導体の極微電子線回折パターンを示す図である。 酸化物半導体の不純物分析結果及びＸＲＤ分析結果を示す図である。 酸化物半導体の不純物分析結果及びＸＲＤ分析結果を示す図である。 酸化物半導体の不純物分析結果及びＸＲＤ分析結果を示す図である。 酸化物半導体の不純物分析結果及びＸＲＤ分析結果を示す図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は
、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また
、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部
分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰
り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるた
めに付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を
「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場
合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレ
イン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場
の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。た
だし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差
のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多
い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし
、電圧を電位と読み替えてもよいこととする。
本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は
、フォトリソグラフィ工程で形成したマスクは除去するものとする。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を
参照して説明する。
酸化物半導体膜を用いたトランジスタにおいて、トランジスタの電気特性の不良に繋が
る欠陥の一例として酸素欠損がある。例えば、膜中に酸素欠損が含まれている酸化物半導
体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリー
オン特性となりやすい。これは、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生
じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に
動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題
が生じる。また、経時変化やストレス試験により、トランジスタの電気特性、代表的には
しきい値電圧の変動量が増大するという問題がある。
酸素欠損の発生原因の一つとして、トランジスタの作製工程に生じるダメージがある。
例えば、酸化物半導体膜上にプラズマＣＶＤ法またはスパッタリング法により絶縁膜、導
電膜などを形成する際、その形成条件によっては、当該酸化物半導体膜にダメージが入る
ことがある。
また、酸素欠損に限らず、絶縁膜の構成元素であるシリコンや炭素等の不純物も、トラ
ンジスタの電気特性の不良の原因となる。また、例えば、第８世代以上の大面積基板を用
いてトランジスタを作製する場合、配線遅延を抑制するため、銅、アルミニウム、金、銀
、モリブデン等の低抵抗材料を用いて配線を形成する。しかしながら、配線の構成元素で
ある、銅、アルミニウム、金、銀、モリブデン等もトランジスタの電気特性の不良の原因
となる不純物の一つである。このため、該不純物が、酸化物半導体膜に混入することによ
り、当該酸化物半導体膜が低抵抗化してしまい、経時変化やストレス試験により、トラン
ジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。
そこで、本実施の形態では、酸化物半導体膜を有するトランジスタを備える半導体装置
において、チャネル領域である酸化物半導体膜への酸素欠損、及び酸化物半導体膜の不純
物濃度を低減することを課題の一とする。
一方で、市場で販売されている表示装置は、画面サイズが対角６０インチ以上と大型化
する傾向にあり、さらには、対角１２０インチ以上の画面サイズも視野に入れた開発が行
われている。このため、表示装置に用いられるガラス基板においては、第８世代以上の大
面積化が進んでいる。しかしながら、大面積基板を用いる場合、高温処理、例えば４５０
℃以上の加熱処理をするため加熱装置が大型で高価となってしまい、生産コストが増大し
てしまう。また、高温処理を行うと、基板の反りやシュリンクが生じてしまい、歩留まり
が低減してしまう。
そこで、本実施の形態では、少ない加熱処理工程数、及び大面積基板を用いても可能な
温度の加熱処理を用いて、半導体装置を作製することを課題の一とする。
図１（Ａ）乃至図１（Ｃ）に、半導体装置が有するトランジスタ６０の上面図及び断面
図を示す。図１に示すトランジスタ６０は、チャネルエッチ型のトランジスタである。図
１（Ａ）はトランジスタ６０の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ａ－
Ｂ間の断面図であり、図１（Ｃ）は、図１（Ａ）の一点鎖線Ｃ－Ｄ間の断面図である。な
お、図１（Ａ）では、明瞭化のため、基板１１、トランジスタ６０の構成要素の一部（例
えば、ゲート絶縁膜１７）、酸化物絶縁膜２３、酸化物絶縁膜２４、窒化物絶縁膜２５な
どを省略している。
図１（Ｂ）及び図１（Ｃ）に示すトランジスタ６０は、基板１１上に設けられるゲート
電極１５と、基板１１及びゲート電極１５上に形成されるゲート絶縁膜１７と、ゲート絶
縁膜１７を介して、ゲート電極１５と重なる多層膜２０と、多層膜２０に接し、電極とし
て機能する一対の導電膜（以下、一対の電極２１、２２と称して説明する。）とを有する
。また、ゲート絶縁膜１７、多層膜２０、及び一対の電極２１、２２上には、酸化物絶縁
膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５で構成される保護膜２６が形成される
。
本実施の形態に示すトランジスタ６０において、多層膜２０は、酸化物半導体膜１８及
び酸化物膜１９を有する。また、酸化物半導体膜１８の一部がチャネル領域として機能す
る。また、酸化物膜１９に接するように、酸化物絶縁膜２３が形成されており、酸化物絶
縁膜２３に接するように酸化物絶縁膜２４が形成されている。即ち、酸化物半導体膜１８
と酸化物絶縁膜２３との間に、酸化物膜１９が設けられている。
本実施の形態において、酸化物膜１９は、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ）酸化物膜を用いて形成されることを特徴とする。ＣＡＡＣ酸化
物膜の詳細に関しては後述するが、ＣＡＡＣ酸化物膜は、結晶粒界が確認されず、ｃ軸配
向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いている。
このため、酸化物膜１９が一対の電極２１、２２を構成する金属元素、例えば銅、アルミ
ニウム、金、銀、モリブデン等の移動を防ぐ膜として機能する。このため、一対の電極２
１、２２を構成する金属元素が、酸化物半導体膜１８へ移動しにくくなる。この結果、多
層膜２０に含まれる酸化物半導体膜１８の不純物を低減することができる。また、電気特
性を向上させたトランジスタを作製することができる。
以下に、トランジスタ６０の他の構成の詳細について説明する。
基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板１１として用いてもよい。また、シリコンや炭化シリコンなどの単
結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯ
Ｉ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを
、基板１１として用いてもよい。なお、基板１１として、ガラス基板を用いる場合、第６
世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８
世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１
０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置
を作製することができる。
また、基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ６０を
形成してもよい。または、基板１１とトランジスタ６０の間に剥離層を設けてもよい。剥
離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１１より分離し、他
の基板に転載するのに用いることができる。その際、トランジスタ６０は耐熱性の劣る基
板や可撓性の基板にも転載できる。
ゲート電極１５は、クロム、銅、アルミニウム、金、銀、モリブデン、タンタル、チタ
ン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、
上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン
、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、
ゲート電極１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコン
を含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒
化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層す
る二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二
層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン
膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステ
ン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の一または複数を組
み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１５は、インジウム錫酸化物、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加
したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、
上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極１５とゲート絶縁膜１７との間に、Ｉｎ－Ｇａ－Ｚｎ系酸化窒化物膜
、Ｉｎ－Ｓｎ系酸化窒化物膜、Ｉｎ－Ｇａ系酸化窒化物膜、Ｉｎ－Ｚｎ系酸化窒化物膜、
Ｓｎ系酸化窒化物膜、Ｉｎ系酸化窒化物膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けて
もよい。これらの膜は５ｅＶ以上、または５．５ｅＶ以上の仕事関数を有し、酸化物半導
体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい
値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を
実現できる。例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化窒化物膜を用いる場合、少なくとも酸化物
半導体膜１８より高い窒素濃度、具体的には７原子％以上のＩｎ－Ｇａ－Ｚｎ系酸化窒化
物膜を用いる。
ゲート絶縁膜１７は、ゲート電極１５側に設けられる窒化物絶縁膜１７ａと、酸化物半
導体膜１８に接する酸化物絶縁膜１７ｃを有する。窒化物絶縁膜１７ａは、一方の面にお
いてゲート電極１５と接し、他方の面において酸化物絶縁膜１７ｃ及び一対の電極２１、
２２と接する。酸化物絶縁膜１７ｃは、一方の面において窒化物絶縁膜１７ａと接し、他
方の面において酸化物半導体膜１８と接する。即ち、酸化物半導体膜１８の側面は、酸化
物絶縁膜１７ｃの側面と略一致する。
窒化物絶縁膜１７ａは、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸
化アルミニウム等を用いて形成する。
窒化物絶縁膜１７ａは、単層構造または積層構造とすることができる。積層構造の一例
としては、欠陥の少ない第１の窒化物絶縁膜と、水素ブロッキング性の高い第２の窒化物
絶縁膜とが、ゲート電極１５側から順に積層される積層構造とすることができる。欠陥の
少ない第１の窒化物絶縁膜を設けることで、ゲート絶縁膜１７の絶縁耐圧を向上させるこ
とができる。また、水素ブロッキング性の高い第２の窒化物絶縁膜を設けることで、ゲー
ト電極１５及び第１の窒化物絶縁膜からの水素が酸化物半導体膜１８に移動することを防
ぐことができる。
または、窒化物絶縁膜１７ａは、不純物のブロッキング性が高い第１の窒化物絶縁膜と
、欠陥の少ない第２の窒化物絶縁膜と、水素ブロッキング性の高い第３の窒化物絶縁膜と
が、ゲート電極１５側から順に積層される積層構造とすることができる。不純物のブロッ
キング性が高い第１の窒化物絶縁膜を設けることで、ゲート電極１５からの不純物、代表
的には、水素、窒素、アルカリ金属、またはアルカリ土類金属等が酸化物半導体膜１８に
移動することを防ぐことができる。
酸化物絶縁膜１７ｃは、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化ハ
フニウム、酸化ガリウムまたはＧａ－Ｚｎ系金属酸化物等を用いて形成する。
本実施の形態においては、ゲート絶縁膜１７は、一対の電極２１、２２と接する窒化物
絶縁膜１７ａと、酸化物半導体膜１８と接する酸化物絶縁膜１７ｃを有する。酸化物半導
体膜１８がゲート絶縁膜１７と接するため、酸化物半導体膜１８及びゲート絶縁膜１７の
界面準位密度を低減することができる。また、一対の電極２１、２２が窒化物絶縁膜１７
ａと接する。窒化物絶縁膜１７ａは、一対の電極２１、２２の酸化を防ぐ機能を有すると
共に、一対の電極２１、２２を構成する金属元素の拡散を防ぐ機能を有する。このため、
一対の電極２１、２２が窒化物絶縁膜１７ａと接することで、一対の電極２１、２２の抵
抗値の上昇を防ぐと共に、一対の電極２１、２２の拡散によるトランジスタの電気特性の
低下を防ぐことができる。
ゲート絶縁膜１７の厚さは、５ｎｍ以上４００ｎｍ以下、または１０ｎｍ以上３００ｎ
ｍ以下、または５０ｎｍ以上２５０ｎｍ以下とするとよい。
酸化物半導体膜１８は、代表的には、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ
－Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）を用いて形成する。ま
た、酸化物半導体膜１８は、ＩｎＭＯ３（ＺｎＯ）ｍ（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃ
ｅ、またはＮｄ、ｍは自然数）で表されるホモロガス化合物を用いて形成する。
酸化物半導体膜１８がＩｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ま
たはＮｄ）の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲ
ットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このような
スパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、
Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体膜１８の原子数
比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数
比のプラスマイナス４０％の変動を含む。
なお、酸化物半導体膜１８がＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１
００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、Ｉｎが２５ａｔｏｍｉｃ％以
上、Ｍが７５ａｔｏｍｉｃ％未満、またはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔ
ｏｍｉｃ％未満とする。
酸化物半導体膜１８は、エネルギーギャップが２ｅＶ以上、または２．５ｅＶ以上、ま
たは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いるこ
とで、トランジスタ６０のオフ電流を低減することができる。
酸化物半導体膜１８の厚さは、３ｎｍ以上２００ｎｍ以下、または３ｎｍ以上１００ｎ
ｍ以下、または３ｎｍ以上５０ｎｍ以下とする。
なお、酸化物半導体膜１８として、不純物濃度が低く、欠陥準位密度の小さい酸化物半
導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することがで
き好ましい。ここでは、不純物濃度が低く、欠陥準位密度の小さい（酸素欠損の少ない）
ことを高純度真性または実質的に高純度真性とよぶ。
高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ない
ため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜に
チャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノ
ーマリーオンともいう。）になることが少ない場合がある。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が
小さいため、トラップ準位密度も低くなる場合がある。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著し
く小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソ
ース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オ
フ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以下
という特性を得ることができる。
従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の
変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体膜のト
ラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷の
ように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネ
ル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物として
は、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
また、酸化物半導体膜１８として、後述するＣＡＡＣ酸化物膜と同様の構造の酸化物半
導体膜（以下、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎ
ｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）という。）を用いたトランジスタは、可
視光や紫外光の照射による電気特性の変動が小さい。
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損が形成される。当該酸素欠
損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部
が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある
。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性
となりやすい。
このため、酸化物半導体膜１８は水素ができる限り低減されていることが好ましい。具
体的には、酸化物半導体膜１８において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎ
ｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、
５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、ま
たは５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下
、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３
以下とする。
酸化物半導体膜１８において、第１４族元素の一つであるシリコンや炭素が含まれると
、酸化物半導体膜１８において酸素欠損量が増加し、ｎ型化してしまう。このため、酸化
物半導体膜１８におけるシリコンや炭素の濃度、または酸化物膜１９と、酸化物半導体膜
１８との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）
を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１７ａｔｏｍｓ／ｃｍ３以下
とする。
また、酸化物半導体膜１８において、二次イオン質量分析法により得られるアルカリ金
属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×
１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物
半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大して
しまうことがある。このため、酸化物半導体膜１８のアルカリ金属またはアルカリ土類金
属の濃度を低減することが好ましい。
また、酸化物半導体膜１８に窒素が含まれていると、キャリアである電子が生じ、キャ
リア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用い
たトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜におい
て、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法に
より得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
なお、酸化物半導体膜１８は、例えば非単結晶構造でもよい。非単結晶構造は、例えば
、ＣＡＡＣ－ＯＳ、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結
晶構造において、非晶質構造は最も欠陥準位密度が大きく、ＣＡＡＣ－ＯＳは最も欠陥準
位密度が小さい。
なお、酸化物半導体膜１８が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領
域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい
。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡ
Ｃ－ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合が
ある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領
域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する積層構
造を有する場合がある。
酸化物膜１９は、代表的には、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ
酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）であり、且つ酸化物半導体膜
１８よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物膜１９の伝
導帯の下端のエネルギーと、酸化物半導体膜１８の伝導帯の下端のエネルギーとの差が、
０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ
２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物
膜１９の電子親和力と、酸化物半導体膜１８の電子親和力との差が、０．０５ｅＶ以上、
０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ
以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
酸化物膜１９がＩｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮ
ｄ）の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの
金属元素の原子数比は、Ｍ＞Ｉｎ、Ｚｎ＞０．５×Ｍ、更にはＺｎ≧Ｍを満たすことが好
ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｇａ
：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：３、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、
Ｉｎ：Ｇａ：Ｚｎ＝１：３：５、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６、Ｉｎ：Ｇａ：Ｚｎ＝１
：３：７、Ｉｎ：Ｇａ：Ｚｎ＝１：３：８、Ｉｎ：Ｇａ：Ｚｎ＝１：３：９、Ｉｎ：Ｇａ
：Ｚｎ＝１：３：１０、Ｉｎ：Ｇａ：Ｚｎ＝１：４：３、Ｉｎ：Ｇａ：Ｚｎ＝１：４：４
、Ｉｎ：Ｇａ：Ｚｎ＝１：４：５、Ｉｎ：Ｇａ：Ｚｎ＝１：４：６、Ｉｎ：Ｇａ：Ｚｎ＝
１：４：７、Ｉｎ：Ｇａ：Ｚｎ＝１：４：８、Ｉｎ：Ｇａ：Ｚｎ＝１：４：９、Ｉｎ：Ｇ
ａ：Ｚｎ＝１：４：１０、Ｉｎ：Ｇａ：Ｚｎ＝１：５：３、Ｉｎ：Ｇａ：Ｚｎ＝１：５：
４、Ｉｎ：Ｇａ：Ｚｎ＝１：５：５、Ｉｎ：Ｇａ：Ｚｎ＝１：５：６、Ｉｎ：Ｇａ：Ｚｎ
＝１：５：７、Ｉｎ：Ｇａ：Ｚｎ＝１：５：８、Ｉｎ：Ｇａ：Ｚｎ＝１：５：９、Ｉｎ：
Ｇａ：Ｚｎ＝１：５：１０、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４、Ｉｎ：Ｇａ：Ｚｎ＝１：６
：５、Ｉｎ：Ｇａ：Ｚｎ＝１：６：６、Ｉｎ：Ｇａ：Ｚｎ＝１：６：７、Ｉｎ：Ｇａ：Ｚ
ｎ＝１：６：８、Ｉｎ：Ｇａ：Ｚｎ＝１：６：９、Ｉｎ：Ｇａ：Ｚｎ＝１：６：１０が好
ましい。Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属
元素の原子数比をＭ＞Ｉｎ、且つＺｎ≧Ｍとすることで、ＣＡＡＣ酸化物膜を形成するこ
とができる。なお、上記スパッタリングターゲットを用いて成膜された酸化物膜１９に含
まれる金属元素の原子数比はそれぞれ、誤差として上記スパッタリングターゲットに含ま
れる金属元素の原子数比のプラスマイナス４０％の変動を含む。
また、酸化物膜１９は、ＣＡＡＣ酸化物膜を用いて形成されることを特徴とする。
ＣＡＡＣ酸化物膜は、複数の結晶部を有する酸化物半導体膜の一つである。また、ＣＡ
ＡＣ酸化物膜に含まれる結晶部は、ｃ軸配向性を有する。平面ＴＥＭ（透過型電子顕微鏡
（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ））像において
、ＣＡＡＣ酸化物膜に含まれる結晶部の面積が２５００ｎｍ２以上、または５μｍ２以上
、または１０００μｍ２以上である。また、断面ＴＥＭ像において、該結晶部を５０％以
上、または８０％以上、または９５％以上有する場合、ＣＡＡＣ酸化物膜は単結晶に近い
物性の薄膜となる。
ＣＡＡＣ酸化物膜をＴＥＭによって観察すると、結晶部同士の明確な境界、即ち結晶粒
界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ
酸化物膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ酸化物膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観
察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、ＣＡＡＣ酸化物膜の膜を形成する面（被形成面ともいう。）または上面の凹
凸を反映した形状であり、ＣＡＡＣ酸化物膜の被形成面または上面と平行に配列する。な
お、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配
置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「垂直
」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従っ
て、８５°以上９５°以下の場合も含まれる。
一方、ＣＡＡＣ酸化物膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面Ｔ
ＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
なお、ＣＡＡＣ酸化物膜に対し、電子線回折を行うと、配向性を示すスポット（輝点）
が観測される。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ酸化物膜の結晶部は配向性を有し
ていることがわかる。
ＣＡＡＣ酸化物膜に対し、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、ＣＡＡＣ酸化物膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法による
解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、Ｉ
ｎＧａＺｎ酸化物の結晶の（００ｘ）面（ｘは整数）に帰属されることから、ＣＡＡＣ酸
化物膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いて
いることが確認できる。
一方、ＣＡＡＣ酸化物膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ－ｐ
ｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピーク
は、ＩｎＧａＺｎ酸化物の結晶の（１１０）面に帰属される。ＩｎＧａＺｎ酸化物の単結
晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ
軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結
晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ酸化物膜の場合は、２
θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ酸化物膜では、異なる結晶部間ではａ軸およびｂ軸の配向は
不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に
配列した金属原子の各層は、結晶のａ－ｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ酸化物膜を成膜した際、または加熱処理などの結晶化処理を
行った際に形成される。上述したように、結晶部のｃ軸は、ＣＡＡＣ酸化物膜の被形成面
または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ酸化物膜
の形状をエッチングなどによって変化させた場合、結晶部のｃ軸がＣＡＡＣ酸化物膜の被
形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ酸化物膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ酸化物
膜の結晶部が、ＣＡＡＣ酸化物膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡ
ＡＣ酸化物膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
なお、ＣＡＡＣ酸化物膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ酸化物膜中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。ＣＡＡＣ酸化物膜は、２θが３１°近傍にピークを示し、２θが３６°近
傍にピークを示さないことが好ましい。
酸化物膜１９を、結晶粒界が確認されず、ｃ軸配向性を有し、かつｃ軸が被形成面また
は上面の法線ベクトルに平行な方向を向いているＣＡＡＣ酸化物膜を用いて形成すること
で、酸化物膜１９が一対の電極２１、２２を構成する金属元素、例えば銅、アルミニウム
、金、銀、モリブデン等の移動を防ぐ膜として機能する。このため、一対の電極２１、２
２を構成する金属元素が、酸化物半導体膜１８へ移動しにくくなる。この結果、多層膜２
０に含まれる酸化物半導体膜１８の不純物を低減することができる。また、電気特性を向
上させたトランジスタを作製することができる。
酸化物膜１９として、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄをＩｎより高い原子数
比で有することで、以下の効果を有する場合がある。（１）酸化物膜１９のエネルギーギ
ャップを大きくする。（２）酸化物膜１９の電子親和力を小さくする。（３）外部からの
不純物の拡散を低減する。（４）酸化物半導体膜１８と比較して、絶縁性が高くなる。ま
た、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄは、酸素との結合力が強い金属元素である
ため、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄをＩｎより高い原子数比で有することで
、酸素欠損が生じにくくなる。
酸化物膜１９がＩｎ－Ｍ－Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１００ａｔｏ
ｍｉｃ％としたとき、ＩｎとＭの原子数比率は、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５
０ａｔｏｍｉｃ％以上、またはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％
以上とする。
また、酸化物半導体膜１８、及び酸化物膜１９がＩｎ－Ｍ－Ｚｎ酸化物膜（Ｍは、Ｇａ
、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１８と比較して、酸化物
膜１９に含まれるＭ（Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の原子数比が大きく、
代表的には、酸化物半導体膜１８に含まれる上記原子と比較して、１．５倍以上、または
２倍以上、または３倍以上高い原子数比である。
また、酸化物半導体膜１８、及び酸化物膜１９がＩｎ－Ｍ－Ｚｎ酸化物膜（Ｍは、Ｇａ
、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物膜１９をＩｎ：Ｍ：Ｚｎ＝ｘ１：
ｙ１：ｚ１［原子数比］、酸化物半導体膜１８をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原
子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、または、ｙ１／ｘ１がｙ２／
ｘ２よりも１．５倍以上である。または、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく
、または、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、酸化物半導体膜に
おいて、ｙ２がｘ２以上であると、当該酸化物半導体膜を用いたトランジスタに安定した
電気特性を付与できるため好ましい。
酸化物半導体膜１８及び酸化物膜１９としては、キャリア密度の低い酸化物半導体膜及
び酸化物膜を用いる。例えば、酸化物半導体膜１８、及び酸化物膜１９は、キャリア密度
が１×１０１７個／ｃｍ３以下、または１×１０１５個／ｃｍ３以下、または１×１０１
３個／ｃｍ３以下、または１×１０１１個／ｃｍ３以下の酸化物半導体膜及び酸化物膜を
用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体膜１８のキャリア密度や不純物
濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとするこ
とが好ましい。
酸化物膜１９は、後に形成する酸化物絶縁膜２４を形成する際の、酸化物半導体膜１８
へのダメージ緩和膜としても機能する。
酸化物膜１９の厚さは、３ｎｍ以上１００ｎｍ以下、または３ｎｍ以上５０ｎｍ以下と
する。
本実施の形態に示すトランジスタ６０は、酸化物膜１９がＣＡＡＣ酸化物膜で形成され
る。このため、酸化物膜１９は、外部からの不純物の拡散を低減することが可能であり、
一対の電極２１、２２から酸化物半導体膜１８へ移動する不純物量を低減することが可能
である。このため、銅、アルミニウム、金、銀、またはモリブデンを用いて一対の電極２
１、２２を形成しても、さらには、一対の電極２１、２２において、酸化物膜１９と接す
る膜が、銅、アルミニウム、金、銀、モリブデン等の低抵抗材料を用いて形成されても、
一対の電極２１、２２の、銅、アルミニウム、金、銀、またはモリブデンが酸化物膜１９
を介して酸化物半導体膜１８に移動しにくい。この結果、トランジスタのしきい値電圧の
変動を低減することができる。
また、酸化物半導体膜１８及び酸化物絶縁膜２３の間に、酸化物膜１９が設けられてい
る。このため、酸化物膜１９と酸化物絶縁膜２３の間において、不純物及び欠陥によりト
ラップ準位が形成されても、当該トラップ準位と酸化物半導体膜１８との間には隔たりが
ある。この結果、酸化物半導体膜１８を流れる電子がトラップ準位に捕獲されにくく、ト
ランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めるこ
とができる。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷と
なってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら
、酸化物半導体膜１８とトラップ準位との間に隔たりがあるため、トラップ準位における
電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
また、酸化物膜１９は、酸素欠損を形成しにくい。
これらのため、酸化物半導体膜１８における不純物濃度及び酸素欠損量を低減すること
が可能である。
また、本実施の形態に示すトランジスタ６０において、多層膜２０に接するように、一
対の電極２１、２２が形成されている。
一対の電極２１、２２は、銅、アルミニウム、金、銀、モリブデン等の低抵抗材料から
なる単体金属、またはこれを主成分とする化合物または合金を、単層構造または積層構造
として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、銅膜の単層構造、金
膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、銅－マグネシウム－ア
ルミニウム合金膜上に、銅膜、銀膜、または金膜を積層する二層構造等がある。なお、一
対の電極２１、２２が積層構造の場合、酸化物膜１９に接する膜が銅、アルミニウム、金
、銀、モリブデン等の低抵抗材料を用いて形成される。
一対の電極２１、２２を、銅、アルミニウム、金、銀、モリブデン等の低抵抗材料を用
いて形成することで、大面積基板を用いて、配線遅延を抑制した半導体装置を作製するこ
とができる。また、消費電力を低減した半導体装置を作製することができる。
酸化物絶縁膜２３は、酸素を透過する酸化物絶縁膜である。なお、酸化物絶縁膜２３は
、後に形成する酸化物絶縁膜２４を形成する際の、多層膜２０へのダメージ緩和膜として
も機能する。
酸化物絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、または５ｎｍ以上５０
ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、本明細
書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多
い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い
膜を指す。
また、酸化物絶縁膜２３は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定
により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン
密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、酸化物絶縁
膜２３に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜２
３における酸素の透過量が減少してしまうためである。
また、酸化物絶縁膜２３と多層膜２０との界面における欠陥量が少ないことが好ましく
、代表的には、ＥＳＲ測定により、多層膜２０の欠陥に由来するｇ＝１．９３に現れる信
号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さらには検出下限以下であるこ
とが好ましい。
なお、酸化物絶縁膜２３においては、外部から酸化物絶縁膜２３に入った酸素が全て酸
化物絶縁膜２３の外部に移動せず、酸化物絶縁膜２３にとどまる酸素もある。また、酸化
物絶縁膜２３に酸素が入ると共に、酸化物絶縁膜２３に含まれる酸素が酸化物絶縁膜２３
の外部へ移動することで、酸化物絶縁膜２３において酸素の移動が生じる場合もある。
酸化物絶縁膜２３として酸素を透過する酸化物絶縁膜を形成すると、酸化物絶縁膜２３
上に設けられる、酸化物絶縁膜２４から脱離する酸素を、酸化物絶縁膜２３を介して酸化
物半導体膜１８に移動させることができる。
酸化物絶縁膜２３に接するように酸化物絶縁膜２４が形成されている。酸化物絶縁膜２
４は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成す
る。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸
素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜
は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ
／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜であ
る。
酸化物絶縁膜２４としては、厚さが３０ｎｍ以上５００ｎｍ以下、または５０ｎｍ以上
４００ｎｍ以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
また、酸化物絶縁膜２４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定
により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン
密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ
３以下であることが好ましい。なお、酸化物絶縁膜２４は、酸化物絶縁膜２３と比較して
多層膜２０から離れているため、酸化物絶縁膜２３より、欠陥密度が多くともよい。
さらに、酸化物絶縁膜２４上に、酸素、水素、水、アルカリ金属、アルカリ土類金属等
のブロッキング効果を有する窒化物絶縁膜２５を設けることで、多層膜２０からの酸素の
外部への拡散と、外部から多層膜２０への水素、水等の侵入を防ぐことができる。窒化物
絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミ
ニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキ
ング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有す
る酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶
縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリ
ウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム
等がある。
次に、図１に示すトランジスタ６０の作製方法について、図２を用いて説明する。
図２（Ａ）に示すように、基板１１上にゲート電極１５を形成し、ゲート電極１５上に
窒化物絶縁膜１７ａ及び酸化物絶縁膜１７ｂを形成する。
ここでは、基板１１としてガラス基板を用いる。
ゲート電極１５の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸
着法等により導電膜を形成し、導電膜上にフォトリソグラフィ工程によりマスクを形成す
る。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極１５を形成する
。この後、マスクを除去する。
なお、ゲート電極１５は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジ
ェット法等で形成してもよい。
ここでは、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。次に
、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜を
ドライエッチングして、ゲート電極１５を形成する。
窒化物絶縁膜１７ａ及び酸化物絶縁膜１７ｂは、スパッタリング法、ＣＶＤ法、蒸着法
等で形成する。
窒化物絶縁膜１７ａとして窒化シリコン膜または窒化酸化シリコン膜を形成する場合、
原料ガスとしては、シリコンを含む堆積性気体と、窒素または／及びアンモニアを用いる
ことが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリ
シラン、フッ化シラン等がある。
酸化物絶縁膜１７ｂとして酸化シリコン膜、または酸化窒化シリコン膜を形成する場合
、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい
。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、酸化物絶縁膜１７ｂとして酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔ
ａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用
いて形成することができる。
次に、図２（Ｂ）に示すように、酸化物絶縁膜１７ｂ上に酸化物半導体膜１８及び酸化
物膜１９を形成する。
酸化物半導体膜１８、及び酸化物膜１９の形成方法について、以下に説明する。ゲート
絶縁膜１７上に、酸化物半導体膜１８となる酸化物半導体膜、及び酸化物膜１９となる酸
化物膜を連続的に形成する。次に、酸化物膜上にフォトリソグラフィ工程によりマスクを
形成した後、該マスクを用いて酸化物半導体膜、及び酸化物膜のそれぞれ一部をエッチン
グすることで、図２（Ｂ）に示すような、素子分離された酸化物半導体膜１８、及び酸化
物膜１９を有する多層膜２０を形成する。この後、マスクを除去する。
酸化物半導体膜１８となる酸化物半導体膜、及び酸化物膜１９となる酸化物膜は、スパ
ッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等を用いて形
成することができる。
スパッタリング法で該酸化物半導体膜及び酸化物膜を形成する場合、プラズマを発生さ
せるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いること
ができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、希ガス及び酸素の
混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素の
ガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜及び酸化物膜の組成にあわせて、適宜選
択すればよい。
なお、酸化物半導体膜１８となる酸化物半導体膜、及び酸化物膜１９となる酸化物膜を
それぞれＣＡＡＣ－ＯＳ膜及びＣＡＡＣ酸化物膜を用いて形成する場合、ｃ軸配向した多
結晶金属酸化物を有するターゲットを用いることが好ましい。ｃ軸配向した多結晶金属酸
化物を有するターゲットは、スパッタリング粒子によってスパッタ面と平行な面で劈開す
る劈開面を有する。ターゲットにスパッタリング粒子が衝突すると、当該劈開面及び原子
間の結合の弱い部分において結合が切断され、ターゲットの一部が平板状の粒子となって
剥離する。当該平板状の粒子が被形成面に堆積することにより、ＣＡＡＣ－ＯＳ膜及びＣ
ＡＡＣ酸化物膜を成膜することができる。なお、平板状の粒子は、劈開面がａ－ｂ面と平
行な平面である六角柱、または劈開面がａ－ｂ面と平行な平面である三角柱であってもよ
い。
また、酸化物半導体膜１８となる酸化物半導体膜、及び酸化物膜１９となる酸化物膜が
Ｉｎ－Ｍ－Ｚｎ酸化物の場合、スパッタリングターゲットの金属元素の原子数比をＺｎ≧
Ｍとすることが好ましい。２００℃以上５００℃以下の加熱により、六方晶であるＺｎＯ
は、ａ－ｂ面においてＺｎ原子とＯ原子が六角形状に結合し、且つｃ軸配向する。このた
め、該ＺｎＯを種結晶とし、ＺｎＯの方位に揃って上記平板状の粒子を堆積させることで
、平面ＴＥＭ像において、面積が２５００ｎｍ２以上、または５μｍ２以上、または１０
００μｍ２以上である結晶部を有するＣＡＡＣ－ＯＳ膜及びＣＡＡＣ酸化物膜を形成する
ことができる。
酸化物半導体膜及び酸化物膜は、各膜を単に積層するのではなく連続接合（ここでは特
に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作
製する。すなわち、各膜の界面にトラップ中心や再結合中心のような欠陥準位を形成する
ような不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜及び
酸化物膜の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキ
ャリアがトラップされ、あるいは再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装
置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層するこ
とが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって
不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポン
プを用いて高真空排気（５×１０－７Ｐａ乃至１×１０－４Ｐａ程度まで）することが好
ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャン
バー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好まし
い。
高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバ
ー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスと
して用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、または－８０℃以下、また
は－１００℃以下、または－１２０℃以下にまで高純度化したガスを用いることで酸化物
半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
ここでは、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用
いたスパッタリング法により、酸化物半導体膜として厚さ３５ｎｍのＩｎ－Ｇａ－Ｚｎ酸
化物膜を形成した後、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：
４）を用いたスパッタリング法により、酸化物膜として厚さ２０ｎｍのＩｎ－Ｇａ－Ｚｎ
酸化物膜を形成する。次に、酸化物膜上にマスクを形成し、酸化物半導体膜及び酸化物膜
のそれぞれ一部を選択的にエッチングすることで、酸化物半導体膜１８及び酸化物膜１９
を有する多層膜２０を形成する。
こののち、第１の加熱処理を行う。第１の加熱処理によって、酸化物半導体膜１８に含
まれる水素、水等を脱離させ、酸化物半導体膜１８に含まれる水素及び水の量を低減する
ことができる。該加熱処理の温度は、代表的には、３００℃以上４００℃以下、または３
２０℃以上３７０℃以下とする。
第１の加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いる
ことで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため
加熱処理時間を短縮することができる。
第１の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、または１
ｐｐｍ以下、または１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の
雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等
が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、酸素ま
たは超乾燥空気雰囲気で加熱してもよい。この結果、酸化物半導体膜中に含まれる水素、
水等を脱離させると共に、酸化物半導体膜中に酸素を供給することができる。この結果、
酸化物半導体膜中に含まれる酸素欠損量を低減することができる。
次に、図２（Ｃ）に示すように、酸化物絶縁膜１７ｂの一部をエッチングして、酸化物
絶縁膜１７ｃを形成する。以上の工程により、窒化物絶縁膜１７ａ及び酸化物絶縁膜１７
ｃを有するゲート絶縁膜１７を形成することができる。なお、多層膜２０をマスクとして
、酸化物絶縁膜１７ｂをエッチングすることで、分離された酸化物絶縁膜１７ｃを形成す
ることができる。または、フォトリソグラフィ工程によって得られたマスクを用いて多層
膜２０を形成した後、加熱処理を行わずに、該マスクを用いて酸化物絶縁膜１７ｂをエッ
チングすることで、分離された酸化物絶縁膜１７ｃを形成し、さらに加熱処理を行っても
よい。これらの結果、フォトマスクの枚数を増やさずとも、分離された酸化物絶縁膜１７
ｃを形成することができる。また、窒化物絶縁膜１７ａの一部を露出させることができる
。
次に、図２（Ｄ）に示すように、一対の電極２１、２２を形成する。
一対の電極２１、２２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ
法、蒸着法等で導電膜を形成する。次に、該導電膜上にフォトリソグラフィ工程によりマ
スクを形成する。次に、該マスクを用いて導電膜をエッチングして、一対の電極２１、２
２を形成する。この後、マスクを除去する。
ここでは、厚さ４００ｎｍの銅膜をスパッタリング法により形成する。次に、銅膜上に
フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて銅膜をドライエッチ
ングして、一対の電極２１、２２を形成する。
本実施の形態では、一対の電極２１、２２がゲート絶縁膜１７において、主に窒化物絶
縁膜１７ａと接しており、酸化物絶縁膜１７ｃとの接触面積が極めて少ない。窒化物絶縁
膜１７ａは、一対の電極２１、２２を構成する金属元素の酸化及び拡散を防ぐ機能を有す
る。このため、一対の電極２１、２２が、ゲート絶縁膜１７の窒化物絶縁膜１７ａと接す
ることで、一対の電極２１、２２を構成する金属元素の酸化及び拡散を防ぐことができる
。
次に、図２（Ｅ）に示すように、多層膜２０及び一対の電極２１、２２上に、酸化物絶
縁膜２３を形成する。次に、酸化物絶縁膜２３上に酸化物絶縁膜２４を形成する。
なお、酸化物絶縁膜２３を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２
４を形成することが好ましい。酸化物絶縁膜２３を形成した後、大気開放せず、原料ガス
の流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜２４を連続的
に形成することで、酸化物絶縁膜２３及び酸化物絶縁膜２４における界面の大気成分由来
の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を酸化物
半導体膜１８に移動させることが可能であり、酸化物半導体膜１８の酸素欠損量を低減す
ることができる。
酸化物絶縁膜２３としては、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を１８０℃以上４００℃以下、または２００℃以上３７０℃以下に保持し、処理室
に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、または１０
０Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件
により、酸化物絶縁膜２３として酸化シリコン膜または酸化窒化シリコン膜を形成するこ
とができる。
酸化物絶縁膜２３の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
上記条件を用いることで、酸化物絶縁膜２３として酸素を透過する酸化物絶縁膜を形成
することができる。また、酸化物膜１９及び酸化物絶縁膜２３を設けることで、後に形成
する酸化物絶縁膜２４の形成工程において、酸化物半導体膜１８へのダメージ低減が可能
である。
なお、酸化物絶縁膜２３は、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を３００℃以上４００℃以下、または３２０℃以上３７０℃以下に保持し、処理室
に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、処理
室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜２３として、酸
化シリコン膜または酸化窒化シリコン膜を形成することができる。
当該成膜条件において、基板温度を３００℃以上４００℃以下、または３２０℃以上３
７０℃以下とすることで、シリコン及び酸素の結合力が強くなる。この結果、酸化物絶縁
膜２３として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、２５℃
において０．５重量％のフッ酸に対するエッチング速度が１０ｎｍ／分以下、または８ｎ
ｍ／分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、当該工程において、加熱をしながら酸化物絶縁膜２３を形成するため、当該工程
において酸化物半導体膜１８に含まれる水素、水等を脱離させることができる。酸化物半
導体膜１８に含まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。
酸化物絶縁膜２３の成膜工程において基板が加熱されているため、酸素及び水素の結合に
より生成された水は酸化物半導体膜から脱離する。即ち、プラズマＣＶＤ法によって酸化
物絶縁膜２３を形成することで、酸化物半導体膜に含まれる水、水素の含有量を低減する
ことができる。
さらには、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜
２３に含まれる水の含有量が少なくなるため、トランジスタ６０の電気特性のばらつきを
低減すると共に、しきい値電圧の変動を抑制することができる。また、処理室の圧力を１
００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２３を成膜する際に、酸化物半
導体膜１８を含む多層膜２０へのダメージを低減することが可能であり、酸化物半導体膜
１８に含まれる酸素欠損量を低減することができる。特に、酸化物絶縁膜２３または後に
形成される酸化物絶縁膜２４の成膜温度を高くする、代表的には２２０℃より高い温度と
することで、酸化物半導体膜１８に含まれる酸素の一部が脱離し、酸素欠損が形成されや
すい。また、トランジスタの信頼性を高めるため、後に形成する酸化物絶縁膜２４の欠陥
量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの結果、酸
化物半導体膜１８の酸素欠損量を低減することが困難な場合がある。しかしながら、処理
室の圧力を１００Ｐａ以上２５０Ｐａ以下とし、酸化物絶縁膜２３の成膜時における酸化
物半導体膜１８へのダメージを低減することで、酸化物絶縁膜２４からの少ない酸素脱離
量でも酸化物半導体膜１８中の酸素欠損量を低減することが可能である。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、
酸化物絶縁膜２３に含まれる水素含有量を低減することが可能である。この結果、酸化物
半導体膜１８に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナ
スシフトを抑制することができる。
ここでは、酸化物絶縁膜２３として、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃ
ｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃と
し、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を平行平板電極に供給
したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件
により、酸素が透過する酸化窒化シリコン膜を形成することができる。なお、本実施の形
態においては、２７．１２ＭＨｚの高周波電源を用いて酸化物絶縁膜２３を形成する方法
について例示したが、これに限定されず、例えば１３．５６ＭＨｚの高周波電源を用いて
酸化物絶縁膜２３を形成してもよい。
酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を１８０℃以上２８０℃以下、または２００℃以上２４０℃以下に保持し、処理室
に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、または１
００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上
０．５Ｗ／ｃｍ２以下、または０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波
電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
酸化物絶縁膜２４の成膜条件として、上記圧力の処理室において上記パワー密度の高周
波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増
加し、原料ガスの酸化が進むため、酸化物絶縁膜２４中における酸素含有量が化学量論的
組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素
の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果
、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離す
る酸化物絶縁膜を形成することができる。また、多層膜２０上に酸化物絶縁膜２３が設け
られている。このため、酸化物絶縁膜２４の形成工程において、酸化物絶縁膜２３が多層
膜２０の保護膜となる。また、酸化物膜１９が酸化物半導体膜１８の保護膜となる。これ
らの結果、酸化物半導体膜１８へのダメージを低減しつつ、パワー密度の高い高周波電力
を用いて酸化物絶縁膜２４を形成することができる。
なお、酸化物絶縁膜２４の成膜条件において、酸化性気体に対するシリコンを含む堆積
性気体の流量を増加することで、酸化物絶縁膜２４の欠陥量を低減することが可能である
。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．０
０１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、または３×１０
１７ｓｐｉｎｓ／ｃｍ３以下、または１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠
陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を高
めることができる。
ここでは、酸化物絶縁膜２４として、流量２００ｓｃｃｍのシラン及び流量４０００ｓ
ｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃
とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に
供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。な
お、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ
装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２５Ｗ
／ｃｍ２である。なお、本実施の形態においては、２７．１２ＭＨｚの高周波電源を用い
て酸化物絶縁膜２４を形成する方法について例示したが、これに限定されず、例えば１３
．５６ＭＨｚの高周波電源を用いて酸化物絶縁膜２４を形成してもよい。
次に、第２の加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上３００
℃以下、または２００℃以上２５０℃以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、または１ｐｐｍ
以下、または１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気
下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含ま
れないことが好ましい。
当該加熱処理により、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１８に
移動させ、酸化物半導体膜１８に含まれる酸素欠損量を低減することができる。
また、酸化物絶縁膜２３及び酸化物絶縁膜２４に水、水素等が含まれる場合、水、水素
等をブロッキングする機能を有する窒化物絶縁膜２５を後に形成し、加熱処理を行うと、
酸化物絶縁膜２３及び酸化物絶縁膜２４に含まれる水、水素等が、酸化物半導体膜１８に
移動し、酸化物半導体膜１８に欠陥が生じてしまう。しかしながら、当該加熱により、酸
化物絶縁膜２３及び酸化物絶縁膜２４に含まれる水、水素等を脱離させることが可能であ
り、トランジスタ６０の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑
制することができる。
なお、加熱しながら酸化物絶縁膜２４を、酸化物絶縁膜２３上に形成することで、酸化
物半導体膜１８に酸素を移動させ、酸化物半導体膜１８に含まれる酸素欠損量を低減する
ことが可能であるため、当該加熱処理を行わなくともよい。
また、該加熱処理温度を１５０℃以上３００℃以下、または２００℃以上２５０℃以下
とすることで、銅、アルミニウム、金、銀、モリブデン等の拡散、及び酸化物半導体膜へ
の混入を抑制することができる。
ここでは、窒素及び酸素雰囲気で、２２０℃、１時間の加熱処理を行う。
また、一対の電極２１、２２を形成する際、導電膜のエッチングによって、多層膜２０
はダメージを受け、多層膜２０のバックチャネル（多層膜２０において、ゲート電極１５
と対向する面と反対側の面）側に酸素欠損が生じる。しかし、酸化物絶縁膜２４に化学量
論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理
によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、
多層膜２０に含まれる欠陥を低減することができるため、トランジスタ６０の信頼性を向
上させることができる。
次に、スパッタリング法、ＣＶＤ法等により、窒化物絶縁膜２５を形成する。
なお、窒化物絶縁膜２５をプラズマＣＶＤ法で形成する場合、プラズマＣＶＤ装置の真
空排気された処理室内に載置された基板を３００℃以上４００℃以下、または３２０℃以
上３７０℃以下にとすることで、緻密な窒化物絶縁膜を形成できるため好ましい。
窒化物絶縁膜２５としてプラズマＣＶＤ法により窒化シリコン膜を形成する場合、シリ
コンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いことが好ましい。原
料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニ
アが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシ
リコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の
結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン
膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多
いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結
合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。こ
れらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、ま
たは１０以上５０以下とすることが好ましい。
ここでは、プラズマＣＶＤ装置の処理室に、流量５０ｓｃｃｍのシラン、流量５０００
ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を
１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００
Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ５０ｎｍの窒化
シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平
行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度
）に換算すると１．７×１０－１Ｗ／ｃｍ２である。
以上の工程により、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５で構
成される保護膜２６を形成することができる。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上３０
０℃以下、または２００℃以上２５０℃以下とする。
以上の工程により、トランジスタ６０を作製することができる。
本実施の形態では、酸化物半導体膜及び一対の電極の間に、ＣＡＡＣ酸化物膜で形成さ
れる酸化物膜を有する。該酸化物膜は、外部から酸化物半導体膜への不純物の拡散を低減
することが可能であり、一対の電極から酸化物半導体膜へ拡散する不純物量を低減するこ
とが可能である。このため、銅、アルミニウム、金、銀、またはモリブデンを用いて一対
の電極を形成しても、トランジスタのしきい値電圧の変動を低減することができる。
また、本実施の形態では、トランジスタの作製工程において、第１の加熱処理及び第２
の加熱処理を行っているが、酸化物半導体膜を有する多層膜を形成することで、酸化物半
導体膜に含まれる不純物濃度を低減することが可能であり、且つ欠陥準位におけるキャリ
アのトラップを妨げることが可能である。この結果、それぞれの加熱処理の温度を４００
℃以下としても、高温で加熱処理したトランジスタと、しきい値電圧の変動量が同等であ
るトランジスタを作製することができる。この結果、半導体装置のコスト削減が可能であ
る。
また、チャネル領域として機能する酸化物半導体膜に重畳して、化学量論的組成を満た
す酸素よりも多くの酸素を含む酸化物絶縁膜を形成することで、当該酸化物絶縁膜の酸素
を酸化物半導体膜に移動させることができる。この結果、酸化物半導体膜に含まれる酸素
欠損の含有量を低減することができる。
特に、チャネル領域として機能する酸化物半導体膜と、化学量論的組成を満たす酸素よ
りも多くの酸素を含む酸化物絶縁膜との間に酸素を透過する酸化物絶縁膜を形成すること
で、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成する際に、
当該酸化物半導体膜にダメージが入ることを抑制できる。この結果、酸化物半導体膜に含
まれる酸素欠損量を低減することができる。
そして、酸化物半導体膜上に酸化物膜を形成することで、化学量論的組成を満たす酸素
よりも多くの酸素を含む酸化物絶縁膜を形成する際に、当該酸化物半導体膜にダメージが
入ることをさらに抑制できる。加えて、酸化物膜を形成することで、当該酸化物半導体膜
上に形成される絶縁膜、例えば酸化物絶縁膜の構成元素が、当該酸化物半導体膜に混入す
ることを抑制できる。
上記より、酸化物半導体膜を用いた半導体装置において、欠陥量が低減された半導体装
置を得ることができる。また、酸化物半導体膜を用いた半導体装置において電気特性が向
上した半導体装置を得ることができる。
＜酸化物半導体膜における金属元素の拡散メカニズム＞
ここで、酸化物半導体膜における金属元素の拡散メカニズムについて計算した結果を以
下に示す。
ここでは、酸化物半導体膜として、金属原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のス
パッタリングターゲットを用いて成膜されたＩｎ－Ｇａ－Ｚｎ酸化物膜（以下、ＩＧＺＯ
（１１１）と示す。）の結晶中の格子間に、金属元素としてＣｕを配置し、Ｃｕの拡散の
しやすさに関する計算を行った。
計算モデルを図４に示す。Ｃｕの拡散ルートとして、図４中の矢印で示した４つの経路
について、各経路の活性障壁をＮＥＢ（Ｎｕｄｇｅｄ Ｅｌａｓｔｉｃ Ｂａｎｄ）法を
用いて計算した。なお、図４において、各状態を数字で表した。また、ＮＥＢ法とは初期
状態と最終状態からその２つの状態を結ぶ状態の中で必要なエネルギーが最も低くなる状
態を探す手法である。また、計算モデルに周期境界条件を課している。また、酸化物半導
体膜において、被形成面または上面の法線ベクトルに平行な方向がｃ軸であり、該方向を
縦方向と示す。また、ｃ軸方向に垂直方向、即ちａ－ｂ面方向を横方向と示す。
経路１は、（Ｇａ，Ｚｎ）Ｏ層－（Ｇａ，Ｚｎ）Ｏ層間におけるＣｕの横拡散である。
図４においては、初期状態から状態１への移動である。
経路２は、（Ｇａ，Ｚｎ）Ｏ層を通過するＣｕの縦拡散である。図４において、状態１
から状態２への移動である。
経路３は、（Ｇａ，Ｚｎ）Ｏ層－ＩｎＯ２層間におけるＣｕの横拡散である。図４にお
いては、状態２から状態３への移動である。
経路４は、ＩｎＯ２層を通過するＣｕの縦拡散である。図４においては、状態３から状
態４への移動である。
次に、計算条件を表１に示す。
Figure 2022009338000002
経路１、即ち、（Ｇａ，Ｚｎ）Ｏ層－（Ｇａ，Ｚｎ）Ｏ層間における横拡散において、
障壁の低い経路を図５（Ａ）に示し、活性障壁を図５（Ｂ）に示す。図５（Ｂ）より、Ｃ
ｕは格子間よりも拡散途中の方がエネルギー的に安定であることがわかる。安定状態から
格子間へ移動するのに必要な活性障壁は約０．３０ｅＶであり、室温でも、（Ｇａ，Ｚｎ
）Ｏ層－（Ｇａ，Ｚｎ）Ｏ層間における横拡散が生じると考えられる。
経路２、即ち、（Ｇａ，Ｚｎ）Ｏ層を通過する縦拡散において、障壁の低い経路を図６
（Ａ）に示し、活性障壁を図６（Ｂ）に示す。図６（Ｂ）より、Ｃｕが（Ｇａ，Ｚｎ）Ｏ
層内に存在するとき不安定であり、その活性障壁は約０．７１ｅＶであった。よって、室
温では、（Ｇａ，Ｚｎ）Ｏ層を通過する縦拡散はほとんど生じないと考えられる。
経路３、即ち、（Ｇａ，Ｚｎ）Ｏ層－ＩｎＯ２層間における横拡散において、障壁の低
い経路を図７（Ａ）に示し、活性障壁を図７（Ｂ）に示す。図７（Ｂ）より、Ｃｕは格子
間よりも拡散途中の方がエネルギー的に安定であることがわかる。安定状態から格子間へ
移動するための活性障壁は約０．２５ｅＶであり、室温でも、（Ｇａ，Ｚｎ）Ｏ層－Ｉｎ
Ｏ２層間における横拡散は生じると考えられる。
経路４、即ち、ＩｎＯ２層を通過する縦拡散において、障壁の低い経路を図８（Ａ）に
示し、活性障壁を図８（Ｂ）に示す。ＣｕがＩｎＯ２層内に存在するとき不安定であり、
その活性障壁は約１．９０ｅＶであった。よって、高温でも、ＩｎＯ２層を通過する縦拡
散はほとんど生じないと考えられる。
以上のことから、図４に示す矢印、即ち、初期状態、経路１、経路２、経路３、及び経
路４における活性障壁を図９に示す。図９において、横軸はＣｕの移動距離を表し、縦軸
は活性障壁を表す。
図９より、Ｃｕは（Ｇａ，Ｚｎ）Ｏ層とＩｎＯ２層間に存在するときエネルギー的に安
定であり、ＩｎＯ２層を越える経路４の活性障壁が最も高い。以上のことから、ＣｕがＩ
ｎＯ２層を越える拡散経路において、拡散し難いことが分かる。
ここで、比較例として、六方晶構造のＺｎＯについて、同様の計算を行った結果を以下
に示す。
計算モデルを図１０に示す。ここでは、ＺｎＯ結晶の基本格子を全ての軸方向に対して
２倍ずつした７２原子結晶モデルを用い、Ｃｕの拡散ルートとして、図１０中の矢印で示
した２つの経路について、各経路の活性障壁をＮＥＢ（Ｎｕｄｇｅｄ Ｅｌａｓｔｉｃ
Ｂａｎｄ）法を用いて計算した。
経路１は、ｃ軸方向におけるＣｕの縦拡散である。図１０においては、初期状態から状
態１への移動である。
経路２は、ｂ軸方向におけるＣｕの横拡散である。図１０においては、状態１から状態
２への移動である。
次に、計算条件を表２に示す。
Figure 2022009338000003
経路１、即ち、ｃ軸方向におけるＣｕの縦拡散において、Ｃｕの拡散経路をｃ軸に対し
て垂直方向から見た図を図１１（Ａ）に示し、ｃ軸方向から見た図を図１１（Ｂ）に示し
、活性障壁を図１１（Ｃ）に示す。Ｃｕは、Ｚｎで囲まれた平面内に存在するとき不安定
であり、その活性障壁は約０．７３ｅＶであった。よって、室温では、ｃ軸方向における
Ｃｕの縦拡散は、ほとんど生じないと考えられる。
経路２、即ち、ｂ軸方向におけるＣｕの横拡散において、Ｃｕの拡散経路をｃ軸に対し
て垂直方向から見た図を図１２（Ａ）に示し、ｃ軸方向からみた図を図１２（Ｂ）に示し
、活性障壁を図１２（Ｃ）に示す。Ｃｕは、格子間よりも、拡散途中であってＣｕが２個
のＯと結合する位置の方がエネルギー的に安定であることがわかる。安定状態から格子間
へ移動するのに必要な活性障壁は約０．３２ｅＶであり、室温でもｂ軸方向へのＣｕの横
拡散は生じると考えられる。
以上のことから、図１０に示す矢印、即ち、初期状態、経路１、及び経路２における活
性障壁を図１３に示す。
図１３より、Ｃｕは横拡散における拡散途中であってＣｕが２個のＯと結合する位置に
おいてエネルギー的に安定であり、ｃ軸方向への縦拡散において活性障壁が最も高い。
なお、図９に示す経路４、即ち、ＩｎＯ２層を通過する時の活性障壁（約１．９ｅＶ）
と比較すると、図１３の経路１、即ち、ＺｎＯでの縦拡散の活性障壁（約０．７ｅＶ）は
低い。このことから、ＺｎＯより、ＩＧＺＯ（１１１）の方が、Ｃｕ拡散の縦方向におけ
る抑制効果は高いと考えられる。
即ち、結晶粒界が確認されず、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法
線ベクトルに平行な方向を向いているＣＡＡＣ酸化物膜を酸化物半導体膜及び一対の電極
の間に設け、一対の電極をＣｕを用いて形成することで、チャネルエッチ型トランジスタ
において、酸化物半導体膜へのＣｕの拡散を低減することが可能であることが分かる。
＜トランジスタのバンド構造＞
次に、多層膜２０のバンド構造について、図３を用いて説明する。
ここでは、例として、酸化物半導体膜１８としてエネルギーギャップが３．１５ｅＶで
あるＩｎ－Ｇａ－Ｚｎ酸化物を用い、酸化物膜１９としてエネルギーギャップが３．５ｅ
ＶであるＩｎ－Ｇａ－Ｚｎ酸化物を用いる。エネルギーギャップは、分光エリプソメータ
（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ－３００）を用いて測定することができ
る。
酸化物半導体膜１８及び酸化物膜１９の真空準位と価電子帯上端のエネルギー差（イオ
ン化ポテンシャルともいう。）は、それぞれ８ｅＶ及び８．２ｅＶである。なお、真空準
位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏ
ｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 Ｖ
ｅｒｓａＰｒｏｂｅ）を用いて測定できる。
したがって、酸化物半導体膜１８及び酸化物膜１９の真空準位と伝導帯下端のエネルギ
ー差（電子親和力ともいう。）は、それぞれ４．８５ｅＶ及び４．７ｅＶである。
図３（Ａ）は、多層膜２０のバンド構造の一部を模式的に示している。ここでは、多層
膜２０に酸化シリコン膜を接して設けた場合について説明する。なお、図３（Ａ）に表す
ＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜
１８の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物膜１９の伝導帯下端のエネルギ
ーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１
は、図１（Ｂ）において、ゲート絶縁膜１７に相当し、ＥｃＩ２は、図１（Ｂ）において
、酸化物絶縁膜２３に相当する。
図３（Ａ）に示すように、酸化物半導体膜１８及び酸化物膜１９において、伝導帯下端
のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいう
ことができる。これは、多層膜２０は、酸化物半導体膜１８と共通の元素を含み、酸化物
半導体膜１８及び酸化物膜１９の間で、酸素が相互に移動することで混合層が形成される
ためであるということができる。
図３（Ａ）より、多層膜２０の酸化物半導体膜１８がウェル（井戸）となり、多層膜２
０を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１８に形成されること
がわかる。なお、多層膜２０は、伝導帯下端のエネルギーが連続的に変化しているため、
酸化物半導体膜１８と酸化物膜１９とが連続接合している、ともいえる。
なお、図３（Ａ）に示すように、酸化物膜１９と、酸化物絶縁膜２３との界面近傍には
、酸化物絶縁膜２３の構成元素であるシリコンまたは炭素、一対の電極２１、２２の構成
元素である銅、アルミニウム、金、銀、モリブデン等の不純物や欠陥に起因したトラップ
準位が形成され得るものの、酸化物膜１９が設けられることにより、酸化物半導体膜１８
と該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギ
ー差が小さい場合、酸化物半導体膜１８の電子が該エネルギー差を超えてトラップ準位に
達することがある。トラップ準位に電子が捕獲されることで、絶縁膜界面にマイナスの電
荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、
ＥｃＳ１とＥｃＳ２とのエネルギー差を、０．１ｅＶ以上、または０．１５ｅＶ以上とす
ると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適
である。
また、図３（Ｂ）は、多層膜２０のバンド構造の一部を模式的に示し、図３（Ａ）に示
すバンド構造の変形例である。ここでは、多層膜２０に酸化シリコン膜を接して設けた場
合について説明する。なお、図３（Ｂ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端の
エネルギーを示し、ＥｃＳ１は酸化物半導体膜１８の伝導帯下端のエネルギーを示し、Ｅ
ｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図１（Ｂ
）において、ゲート絶縁膜１７に相当し、ＥｃＩ２は、図１（Ｂ）において、酸化物絶縁
膜２３に相当する。
図１（Ｂ）に示すトランジスタにおいて、一対の電極２１、２２の形成時に多層膜２０
の上方、すなわち酸化物膜１９がエッチングされる場合がある。一方、酸化物半導体膜１
８の上面は、酸化物膜１９の成膜時に酸化物半導体膜１８と酸化物膜１９の混合層が形成
される場合がある。
例えば、酸化物半導体膜１８が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ－
Ｇａ－Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ－Ｇａ－Ｚ
ｎ酸化物をスパッタリングターゲットに用いて形成された酸化物半導体膜であり、酸化物
膜１９が、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物、また
はＩｎ：Ｇａ：Ｚｎ＝１：６：４［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物をスパッタリン
グターゲットに用いて形成された酸化物膜である場合、酸化物半導体膜１８よりも酸化物
膜１９のＧａの含有量が多いため、酸化物半導体膜１８の上面には、ＧａＯｘ層または酸
化物半導体膜１８よりもＧａを多く含む混合層が形成されうる。
したがって、酸化物膜１９がエッチングされた場合においても、ＥｃＳ１のＥｃＩ２側
の伝導帯下端のエネルギーが高くなり、図３（Ｂ）に示すバンド構造のようになる場合が
ある。
図３（Ｂ）に示すバンド構造のようになる場合、チャネル領域の断面観察時において、
多層膜２０は、酸化物半導体膜１８のみと見かけ上観察される場合がある。しかしながら
、実質的には、酸化物半導体膜１８上には、酸化物半導体膜１８よりもＧａを多く含む混
合層が形成されているため、該混合層を１．５層として、捉えることができる。なお、該
混合層は、例えば、ＥＤＸ分析等によって、多層膜２０に含有する元素を測定した場合、
酸化物半導体膜１８の上方の組成を分析することで確認することができる。例えば、酸化
物半導体膜１８の上方の組成が、酸化物半導体膜１８中の組成よりもＧａの含有量が多い
構成となることで確認することができる。
＜変形例１＞
本実施の形態に示すトランジスタ６０において、多層膜２０の変形例を図１４を用いて
説明する。
図１４（Ａ）に示すトランジスタは、多層膜２０が、ゲート絶縁膜１７側から、第１の
酸化物半導体膜１８ａ、第２の酸化物半導体膜１８ｂ、及び酸化物膜１９の順に積層して
いる。
第１の酸化物半導体膜１８ａ、第２の酸化物半導体膜１８ｂは、前述した酸化物半導体
膜１８と同様の材料を用いて形成する。第１の酸化物半導体膜１８ａ、第２の酸化物半導
体膜１８ｂをＩｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）
で形成する場合、Ｍに対するＩｎの原子数比が、第２の酸化物半導体膜１８ｂより第１の
酸化物半導体膜１８ａの方が大きい方が好ましい。Ｉｎ－Ｍ－Ｚｎ酸化物において、Ｍに
対するＩｎの原子数比が大きい、即ちＩｎの割合が大きいと、キャリア移動度（電子移動
度）が高くなる。このため、ゲート絶縁膜１７と接する第１の酸化物半導体膜１８ａをよ
りＩｎの割合が大きい膜とすることで、トランジスタのオン電流を増大することが可能で
あると共に、電界効果移動度を高めることができる。
また、第１の酸化物半導体膜１８ａをＣＡＡＣ－ＯＳ膜を用いて形成することで、外部
からの不純物の拡散を低減することが可能であるため、外部から第１の酸化物半導体膜１
８ａ及び第２の酸化物半導体膜１８ｂへ移動する不純物量を低減することが可能である。
図１４（Ｂ）に示すトランジスタは、多層膜２０が、ゲート絶縁膜１７側から、第１の
酸化物膜１９ａ、酸化物半導体膜１８、及び第２の酸化物膜１９ｂの順に積層している。
第１の酸化物膜１９ａ、第２の酸化物膜１９ｂは、実施の形態１に示す酸化物膜１９と
同様の材料を用いて形成する。なお、第１の酸化物膜１９ａ、第２の酸化物膜１９ｂを構
成する金属元素の原子数比は、同じでもよく、または異なっていてもよい。
第１の酸化物膜１９ａは、酸化物半導体膜１８より膜厚が小さいと好ましい。第１の酸
化物膜１９ａの厚さを１ｎｍ以上５ｎｍ以下、または１ｎｍ以上３ｎｍ以下とすることで
、トランジスタのしきい値電圧の変動量を低減することが可能である。
図１４（Ｂ）に示すトランジスタは、ゲート絶縁膜１７と酸化物半導体膜１８との間に
、第１の酸化物膜１９ａが設けられている。このため、第１の酸化物膜１９ａと酸化物半
導体膜１８の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラ
ップ準位と酸化物半導体膜１８との間には隔たりがある。この結果、酸化物半導体膜１８
を流れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させるこ
とが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電
子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジス
タのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１８とトラップ準位
との間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であ
り、しきい値電圧の変動を低減することができる。
また、第１の酸化物膜１９ａをＣＡＡＣ酸化物膜を用いて形成することで、外部からの
不純物の拡散を低減することが可能であるため、外部から酸化物半導体膜１８へ移動する
不純物量を低減することが可能である。このため、酸化物半導体膜１８における不純物濃
度を低減することが可能である。
＜変形例２＞
本実施の形態に示すトランジスタ６０に設けられる一対の電極２１、２２として、銅、
アルミニウム、またはモリブデン単体若しくは合金等の酸素と結合しやすい導電材料を用
いることが好ましい。この結果、多層膜２０に含まれる酸素と一対の電極２１、２２に含
まれる導電材料とが結合し、多層膜２０において、酸素欠損領域が形成される。また、多
層膜２０に一対の電極２１、２２を形成する導電材料の構成元素の一部が混入する場合も
ある。これらの結果、多層膜２０において、一対の電極２１、２２と接する領域近傍に、
低抵抗領域が形成される。低抵抗領域は、一対の電極２１、２２に接し、且つゲート絶縁
膜１７と、一対の電極２１、２２の間に形成される。低抵抗領域は、導電性が高いため、
多層膜２０と一対の電極２１、２２との接触抵抗を低減することが可能であり、トランジ
スタのオン電流を増大させることが可能である。
また、一対の電極２１、２２を、上記酸素と結合しやすい導電材料と、窒化チタン、窒
化タンタル、ルテニウム等の酸素と結合しにくい導電材料との積層構造としてもよい。例
えば、多層膜２０に接するように酸素と結合しにくい導電材料で形成される導電膜を形成
し、該導電膜上に酸素と結合しやすい導電材料で形成される導電膜を形成してもよい。こ
のような積層構造とすることで、一対の電極２１、２２と酸化物絶縁膜２３との界面にお
いて、一対の電極２１、２２の酸化を防ぐことが可能であり、一対の電極２１、２２の高
抵抗化を抑制することが可能である。
＜変形例３＞
本実施の形態に示すトランジスタ６０において、図１５に示すように、トランジスタ６
０上に、酸化物絶縁膜２４及び窒化物絶縁膜２５が積層される保護膜２６ａを設けること
ができる。図１５に示すトランジスタは、酸化物半導体膜１８上に酸化物膜１９を有する
ため、当該酸化物膜１９が、酸化物絶縁膜２４を形成する際の保護膜として機能する。こ
の結果、酸化物絶縁膜２４を形成する際、酸化物半導体膜１８がプラズマに曝されず、比
較的高い電力を用いるプラズマＣＶＤ法で酸化物絶縁膜２４を形成する際に生じるプラズ
マダメージを低減できる。
また、酸化物絶縁膜２４に含まれる酸素を、多層膜２０に直接移動させることが可能で
あるため、酸化物半導体膜１８への酸素供給量を増加させることが可能である。この結果
、酸化物半導体膜１８の酸素欠損量をさらに低減することが可能である。
なお、本実施の形態では、多層膜を酸化物半導体膜１８及び酸化物膜１９の積層膜とし
たが、ゲート絶縁膜１７及び酸化物半導体膜１８の間に酸化物膜をさらに設けることがで
きる。ゲート絶縁膜１７及び酸化物半導体膜１８の間に酸化物膜を設けることで、ゲート
絶縁膜１７と多層膜との界面近傍におけるシリコンや炭素の濃度、酸化物半導体膜１８に
おけるシリコンや炭素の濃度を低減することができる。
＜変形例４＞
なお、本実施の形態では、ゲート電極１５が基板１１と多層膜２０の間に設けられるボ
トムゲート構造のトランジスタを用いて説明したが、図３２（Ａ）に示すように、トップ
ゲート構造のトランジスタとすることができる。即ち、多層膜２０上に、一対の電極２１
、２２を有し、一対の電極２１、２２上にゲート絶縁膜２７を有し、ゲート絶縁膜２７上
にゲート電極１５ａを有するトランジスタ６２とすることができる。なお、基板１１と多
層膜２０の間には、多層膜２０に接する酸化物絶縁膜１７ｃと、酸化物絶縁膜１７ｃ及び
一対の電極２１、２２に接する窒化物絶縁膜１７ａとが設けられる。さらには、図３２（
Ｂ）に示すように、ゲート電極１５と、ゲート電極１５上のゲート絶縁膜１７と、ゲート
絶縁膜１７上の多層膜２０と、多層膜２０上の一対の電極２１、２２と、多層膜２０及び
一対の電極２１、２２上の保護膜２６と、保護膜２６上のゲート電極１５ａとを有するデ
ュアルゲート構造のトランジスタ６４とすることができる。
（実施の形態２）
本実施の形態では、一対の電極２１、２２を構成する金属元素の拡散を防ぐことが可能
なトランジスタを有する半導体装置及びその作製方法について、図２、図１６、及び図１
７を用いて説明する。
図１６（Ａ）乃至図１６（Ｃ）に、半導体装置が有するトランジスタ７０の上面図及び
断面図を示す。図１６に示すトランジスタ７０は、チャネルエッチ型のトランジスタであ
る。図１６（Ａ）はトランジスタ７０の上面図であり、図１６（Ｂ）は、図１６（Ａ）の
一点鎖線Ａ－Ｂ間の断面図であり、図１６（Ｃ）は、図１６（Ａ）の一点鎖線Ｃ－Ｄ間の
断面図である。なお、図１６（Ａ）では、明瞭化のため、基板１１、トランジスタ７０の
構成要素の一部（例えば、ゲート絶縁膜１７）、酸化物絶縁膜２３、酸化物絶縁膜２４、
窒化物絶縁膜２５などを省略している。
図１６（Ｂ）及び図１６（Ｃ）に示すトランジスタ７０は、基板１１上に設けられるゲ
ート電極１５と、基板１１及びゲート電極１５上に形成されるゲート絶縁膜１７と、ゲー
ト絶縁膜１７を介して、ゲート電極１５と重なる多層膜２０と、多層膜２０に接する一対
の電極２１、２２とを有する。また、一対の電極２１、２２上に保護膜４３、４４を有す
る。また、ゲート絶縁膜１７、多層膜２０、一対の電極２１、２２、及び保護膜４３、４
４上には、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５で構成される保
護膜２６が形成される。
保護膜４３、４４は、一対の電極２１、２２を形成するための加工工程において、エッ
チング保護膜として機能する。また、保護膜４３、４４は、一対の電極２１、２２がプラ
ズマ、代表的には酸素プラズマに曝されるのを防ぐ機能を有する。また、保護膜４３、４
４は、一対の電極２１、２２を構成する金属元素の拡散を防ぐ機能を有する。これらのた
め、保護膜４３、４４は、プラズマ耐性を有する材料で形成される。また、保護膜４３、
４４は、一対の電極２１、２２を構成する金属元素の拡散を防ぐ材料を用いて形成される
。
保護膜４３、４４は、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化
アルミニウム等で形成される窒化物絶縁膜を適宜用いて形成することができる。なお、本
明細書中において、窒化酸化シリコン膜、窒化酸化アルミニウム膜とは、酸素よりも窒素
の含有量（原子数比）が多い膜を指し、酸化窒化シリコン膜、酸化窒化アルミニウム膜と
は、窒素よりも酸素の含有量（原子数比）が多い膜を指す。
または、保護膜４３、４４は、インジウム錫酸化物（以下、ＩＴＯとも示す。）、酸化
タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、
酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム
亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等で形成される透光性を有する導電
膜を用いて形成することができる。
または、保護膜４３、４４は、実施の形態１に示す酸化物半導体膜１８または酸化物膜
１９に用いることが可能なＩｎ、Ｇａ、若しくはＺｎを含む酸化物半導体を適宜用いて形
成することができる。
なお、保護膜４３、４４が透光性を有する導電膜を用いて形成される場合、保護膜４３
、４４は、それぞれ電極２１、２２と共に、電極として機能する。
一対の電極２１、２２を形成するために用いる、有機樹脂で形成されたマスク（代表的
には、レジストで形成されたマスク）は、アッシング処理という、酸素プラズマでマスク
を気相中で分解する方法で除去される。または、アッシング処理をすることで、剥離液を
用いたマスクの除去が容易となるため、アッシング処理をした後、剥離液を用いて有機樹
脂で形成されたマスクを除去することができる。
また、一対の電極２１、２２上に保護膜として酸化物絶縁膜をスパッタリング法、ＣＶ
Ｄ法等で形成する場合、電極２１、２２が酸素プラズマに曝される。
しかしながら、一対の電極２１、２２は、酸素プラズマに曝されると、一対の電極２１
、２２を構成する金属元素と酸素が反応してしまい、金属酸化物が生成される。当該金属
酸化物は反応性が高いため、多層膜２０に拡散してしまうという問題がある。このため、
一対の電極２１、２２上に保護膜４３、４４が設けられると、保護膜４３、４４がマスク
となり、一対の電極２１、２２が酸素プラズマに曝されにくくなる。この結果、一対の電
極２１、２２を構成する金属元素と酸素が反応した金属酸化物が生成されにくくなると共
に、一対の電極２１、２２を構成する金属元素の多層膜２０への移動を低減することがで
きる。
即ち、多層膜２０の不純物濃度を低減することが可能である。また、多層膜２０を有す
るトランジスタ７０の電気特性の変動を低減することが可能である。
次に、図１６に示すトランジスタ７０の作製方法について、図２及び図１７を用いて説
明する。
実施の形態１と同様に、図２（Ａ）乃至図２（Ｃ）の工程を経て、図１７（Ａ）に示す
ように、基板１１上にゲート電極１５、ゲート絶縁膜１７、多層膜２０、導電膜４１、及
び保護膜４２を形成する。
導電膜４１は、後に一対の電極２１、２２となる膜である。このため、導電膜４１は、
一対の電極２１、２２に示す材料を適宜用いることができる。
導電膜４１は、スパッタリング法、蒸着法、ＣＶＤ法、印刷法等を適宜用いて形成する
。
ここでは、導電膜４１として、厚さ２００ｎｍの銅膜をスパッタリング法により形成す
る。また、保護膜４２として、プラズマＣＶＤ法により厚さ２００ｎｍの窒化シリコン膜
を形成する。
次に、保護膜４２上にマスクを形成した後、マスクを用いて保護膜４２の一部をエッチ
ングして、図１７（Ｂ）に示すように、保護膜４３、４４を形成する。保護膜４２のエッ
チングは、ドライエッチング、ウエットエッチング等を適宜用いることができる。なお、
保護膜４３、４４は、後の工程でハードマスクとして機能し、保護膜４３、４４の間の距
離がトランジスタのチャネル長となるため、異方性エッチングが可能なドライエッチング
を用いて保護膜４２をエッチングすることが好ましい。
ここでは、フォトリソグラフィ工程によりマスクを形成した後、ドライエッチング法に
より保護膜４２の一部をエッチングして、保護膜４３、４４を形成する。
こののち、マスクを除去することが好ましい。この結果、マスクを除去する工程におい
て、多層膜２０が導電膜４１に覆われており露出されていないため、導電膜４１を構成す
る金属元素が多層膜２０に移動しない。ここでは、アッシング処理をしてマスクを除去し
やすくした後、剥離液を用いてマスクを除去する。
次に、図１７（Ｃ）に示すように、保護膜４３、４４をマスクとして用いて導電膜４１
の一部をエッチングして、一対の電極２１、２２を形成する。保護膜４３、４４をエッチ
ングせず、導電膜４１を選択的にエッチングする条件として、エッチャントに、硝酸、過
塩素酸、燐酸と酢酸と硝酸との混合液（混酸アルミ液）等を適宜用いることができる。
ここでは、エッチャントとして過酸化水素、酢酸アンモニウム、マロン酸、エチレンジ
アミン四酢酸、及び５－アミノ－１Ｈ－テトラゾール一水和物の混合液を用いたウエット
エッチング法を用いて、導電膜４１を選択的にエッチングする。
なお、一対の電極２１、２２を形成した後、多層膜２０上に残存する金属元素を除去す
るためのエッチング工程を追加することが好ましい。例えば、一対の電極２１、２２、保
護膜４３、４４をエッチングせず、多層膜２０の表面を数ｎｍ、例えば１ｎｍ以上５ｎｍ
以下エッチングする条件を用いることが好ましい。このようなエッチング条件としては、
フッ酸、フッ酸及びフッ化アンモニウムの混合液（バッファードフッ酸ともいう。）、ア
ンモニア及び過酸化水素水の混合液（過水アンモニウムともいう。）等を用いることがで
きる。
ここでは、０．５％のフッ酸を１／１０００に希釈したエッチャントを用いて、多層膜
２０の表面から一対の電極２１、２２を構成する金属元素を除去する。
なお、一対の電極２１、２２を形成する工程、及び多層膜２０の表面から一対の電極２
１、２２を構成する金属元素を除去する工程において、一対の電極２１、２２と接する膜
、ここでは、酸化物膜１９をＣＡＡＣ酸化物膜を用いて形成しているため、一対の電極２
１、２２を構成する金属元素が、酸化物半導体膜１８に拡散しない。このため、酸化物半
導体膜１８の不純物濃度を低減することができる。
次に、実施の形態１と同様に、図１７（Ｄ）に示す様に、多層膜２０、一対の電極２１
、２２、及び一対の保護膜４３、４４上に保護膜２６を形成する。
以上の工程により、トランジスタ７０を作製することができる。
本実施の形態では、トランジスタにおいて、一対の電極上に保護膜４３、４４を有する
。一対の電極において、プラズマ、一例としては酸素プラズマに曝される面積が低減され
る。この結果、プラズマ照射による導電膜を構成する金属元素の化合物の生成が低減され
るため、導電膜を構成する金属元素が多層膜に移動しにくくなる。
また、酸化物半導体膜及び一対の電極の間に、ＣＡＡＣ酸化物膜で形成される酸化物膜
を有する。該酸化物膜は、外部からの不純物の拡散を低減することが可能であり、一対の
電極から酸化物半導体膜へ移動する不純物量を低減することが可能である。このため、銅
、アルミニウム、金、銀、またはモリブデンを用いて一対の電極を形成しても、トランジ
スタのしきい値電圧の変動を低減することができる。
これらの結果、配線及び電極の構成元素である、銅、アルミニウム、金、銀、モリブデ
ン等の不純物が、多層膜に含まれる酸化物半導体膜への拡散を抑制することができる。ま
た、酸化物半導体膜における不純物の濃度を低減することができる。
上記より、電気特性が向上した半導体装置を得ることができる。また、信頼性の高い半
導体装置を得ることができる。
＜変形例１＞
本実施の形態では、ゲート電極１５が基板１１と多層膜２０の間に設けられるボトムゲ
ート構造のトランジスタを用いて説明したが、図３３（Ａ）に示すように、トップゲート
構造のトランジスタとすることができる。即ち、多層膜２０上に、一対の電極２１、２２
を有し、一対の電極２１、２２上に保護膜４３、４４を有し、一対の電極２１、２２及び
保護膜４３、４４上にゲート絶縁膜２７を有し、ゲート絶縁膜２７上にゲート電極１５ａ
を有するトランジスタ７２とすることができる。なお、基板１１と多層膜２０の間には、
多層膜２０に接する酸化物絶縁膜１７ｃと、酸化物絶縁膜１７ｃ及び一対の電極２１、２
２に接する窒化物絶縁膜１７ａとが設けられる。さらには、図３３（Ｂ）に示すように、
ゲート電極１５と、ゲート電極１５上のゲート絶縁膜１７と、ゲート絶縁膜１７上の多層
膜２０と、多層膜２０上の一対の電極２１、２２と、一対の電極２１、２２上の保護膜４
３、４４と、多層膜２０、一対の電極２１、２２、及び保護膜４３、４４上の保護膜２６
と、保護膜２６上のゲート電極１５ａとを有するデュアルゲート構造のトランジスタ７４
とすることができる。
（実施の形態３）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する
。なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を説明
する。
図１８（Ａ）に、半導体装置の一例を示す。図１８（Ａ）に示す半導体装置は、画素部
１０１と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行
に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と
、各々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御さ
れるｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリクス状に配設され
た複数の画素３０１を有する。また、信号線１０９に沿って、各々が平行または略平行に
配設された容量線１１５を有する。なお、容量線１１５は、走査線１０７に沿って、各々
が平行または略平行に配設されていてもよい。また、走査線駆動回路１０４及び信号線駆
動回路１０６をまとめて駆動回路部という場合がある。
各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素３０１のうち、い
ずれかの行に配設されたｎ個の画素３０１と電気的に接続される。また、各信号線１０９
は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの列に配設されたｍ個の画素３０
１に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５
は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの列に配設されたｍ個の画素３０
１と電気的に接続される。なお、容量線１１５が、走査線１０７に沿って、各々が平行ま
たは略平行に配設されている場合は、ｍ行ｎ列に配設された画素３０１のうち、いずれか
の行に配設されたｎ個の画素３０１と電気的に接続される。
図１８（Ｂ）及び図１８（Ｃ）は、図１８（Ａ）に示す表示装置の画素３０１に用いる
ことができる回路構成を示している。
図１８（Ｂ）に示す画素３０１は、液晶素子１３２と、トランジスタ１３１＿１と、容
量素子１３３＿１と、を有する。
液晶素子１３２の一対の電極の一方の電位は、画素３０１の仕様に応じて適宜設定され
る。液晶素子１３２は、書き込まれるデータにより配向状態が設定される。なお、複数の
画素３０１のそれぞれが有する液晶素子１３２の一対の電極の一方に共通の電位（コモン
電位）を与えてもよい。また、各行の画素３０１毎の液晶素子１３２の一対の電極の一方
に異なる電位を与えてもよい。
例えば、液晶素子１３２を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモ
ード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢ
Ａ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい
。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉ
ｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（
Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬ
Ｃ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲスト
ホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として
様々なものを用いることができる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物
により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。
ｍ行ｎ列目の画素３０１において、トランジスタ１３１＿１のソース電極及びドレイン
電極の一方は、信号線ＤＬ＿ｎに電気的に接続され、他方は液晶素子１３２の一対の電極
の他方に電気的に接続される。また、トランジスタ１３１＿１のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ１３１＿１は、オン状態またはオフ状態にな
ることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子１３３＿１の一対の電極の一方は、電位が供給される配線（以下、容量線ＣＬ
）に電気的に接続され、他方は、液晶素子１３２の一対の電極の他方に電気的に接続され
る。なお、容量線ＣＬの電位の値は、画素３０１の仕様に応じて適宜設定される。容量素
子１３３＿１は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図１８（Ｂ）の画素３０１を有する表示装置では、走査線駆動回路１０４によ
り各行の画素３０１を順次選択し、トランジスタ１３１＿１をオン状態にしてデータ信号
のデータを書き込む。
データが書き込まれた画素３０１は、トランジスタ１３１＿１がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図１８（Ｃ）に示す画素３０１は、トランジスタ１３１＿２と、容量素子１３３
＿２と、トランジスタ１３４と、発光素子１３５と、を有する。
トランジスタ１３１＿２のソース電極及びドレイン電極の一方は、データ信号が与えら
れる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ
１３１＿２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという
）に電気的に接続される。
トランジスタ１３１＿２は、オン状態またはオフ状態になることにより、データ信号の
データの書き込みを制御する機能を有する。
容量素子１３３＿２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線
ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ１３１＿２のソース電極及
びドレイン電極の他方に電気的に接続される。
容量素子１３３＿２は、書き込まれたデータを保持する保持容量としての機能を有する
。
トランジスタ１３４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ１３４のゲート電極は、トランジスタ１３１＿
２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子１３５のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ１３４のソース電極及びドレイン電極の他方に電気的に接続
される。
発光素子１３５としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子１３５としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
図１８（Ｃ）の画素３０１を有する表示装置では、走査線駆動回路１０４により各行の
画素３０１を順次選択し、トランジスタ１３１＿２をオン状態にしてデータ信号のデータ
を書き込む。
データが書き込まれた画素３０１は、トランジスタ１３１＿２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ１３４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子１３５は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
次いで、画素３０１に液晶素子を用いた液晶表示装置の具体的な例について説明する。
ここでは、図１８（Ｂ）に示す画素３０１の上面図を図１９に示す。なお、図１９におい
ては、対向電極及び液晶素子を省略する。
図１９において、走査線として機能する導電膜３０４ｃは、信号線に略直交する方向（
図中左右方向）に延伸して設けられている。信号線として機能する導電膜３１０ｄは、走
査線に略直交する方向（図中上下方向）に延伸して設けられている。容量線として機能す
る導電膜３１０ｆは、信号線と平行方向に延伸して設けられている。なお、走査線として
機能する導電膜３０４ｃは、走査線駆動回路１０４（図１８（Ａ）を参照。）と電気的に
接続されており、信号線として機能する導電膜３１０ｄ及び容量線として機能する導電膜
３１０ｆは、信号線駆動回路１０６（図１８（Ａ）を参照。）に電気的に接続されている
。
トランジスタ１０３は、走査線及び信号線が交差する領域に設けられている。トランジ
スタ１０３は、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜（図１９に図示
せず。）、ゲート絶縁膜上に形成されたチャネル領域が形成される多層膜３０８ｂ、ソー
ス電極及びドレイン電極として機能する導電膜３１０ｄ、３１０ｅにより構成される。な
お、導電膜３０４ｃは、走査線としても機能し、多層膜３０８ｂと重畳する領域がトラン
ジスタ１０３のゲート電極として機能する。また、導電膜３１０ｄは、信号線としても機
能し、多層膜３０８ｂと重畳する領域がトランジスタ１０３のソース電極またはドレイン
電極として機能する。また、図１９において、走査線は、上面形状において端部が多層膜
３０８ｂの端部より外側に位置する。このため、走査線はバックライトなどの光源からの
光を遮る遮光膜として機能する。この結果、トランジスタに含まれる多層膜３０８ｂに光
が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、導電膜３１０ｅは、開口部３６２ｃにおいて、画素電極として機能する透光性を
有する導電膜３１６ｂと電気的に接続されている。
容量素子１０５は、開口部３６２において容量線として機能する導電膜３１０ｆと接続
されている。また、容量素子１０５は、ゲート絶縁膜上に形成される導電性を有する膜３
０８ｃと、トランジスタ１０３上に設けられる窒化物絶縁膜で形成される誘電体膜と、画
素電極として機能する透光性を有する導電膜３１６ｂとで構成されている。導電性を有す
る膜３０８ｃは透光性を有するため、容量素子１０５は透光性を有する。
このように容量素子１０５は透光性を有するため、画素３０１内に容量素子１０５を大
きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５０％
以上、または５５％以上、または６０％以上とすることが可能であると共に、電荷容量を
増大させた半導体装置を得ることができる。例えば、解像度の高い半導体装置、例えば液
晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このた
め、解像度の高い半導体装置において、容量素子に蓄積される電荷容量が小さくなる。し
かしながら、本実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を
画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることがで
きる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上である高解
像度の半導体装置に好適に用いることができる。
また、図１９に示す画素３０１は、信号線として機能する導電膜３１０ｄと平行な辺と
比較して走査線として機能する導電膜３０４ｃと平行な辺の方が長い形状であり、且つ容
量線として機能する導電膜３１０ｆが、信号線として機能する導電膜３１０ｄと平行な方
向に延伸して設けられている。この結果、画素３０１に占める導電膜３１０ｆの面積を低
減することが可能であるため、開口率を高めることができる。また、容量線として機能す
る導電膜３１０ｆが接続電極を用いず、直接導電性を有する膜３０８ｃと接する。導電性
を有する膜３０８ｃは透光性を有するため、さらに開口率を高めることができる。
また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができ
るため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電
力を低減することができる。
次いで、図１９の一点鎖線Ｃ－Ｄ間における断面図を図２０に示す。なお、図２０にお
いて、走査線駆動回路１０４及び信号線駆動回路１０６を含む駆動回路部（上面図を省略
する。）の断面図をＡ－Ｂに示す。本実施の形態においては、縦電界方式の液晶表示装置
について説明する。
本実施の形態に示す液晶表示装置は、一対の基板（基板３０２と基板３４２）間に液晶
素子３２２が挟持されている。
液晶素子３２２は、基板３０２の上方の透光性を有する導電膜３１６ｂと、配向性を制
御する膜（以下、配向膜３１８、３５２という）と、液晶層３２０と、導電膜３５０と、
を有する。なお、透光性を有する導電膜３１６ｂは、液晶素子３２２の一方の電極として
機能し、導電膜３５０は、液晶素子３２２の他方の電極として機能する。
このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示
装置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上
に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、
液晶モジュールとよぶこともある。
駆動回路部において、ゲート電極として機能する導電膜３０４ａ、ゲート絶縁膜として
機能する絶縁膜３０５及び絶縁膜３０６ａ、チャネル領域が形成される多層膜３０８ａ、
ソース電極及びドレイン電極として機能する導電膜３１０ａ、３１０ｂによりトランジス
タ１０２を構成する。多層膜３０８ａは、ゲート絶縁膜上に設けられる。導電膜３１０ａ
、３１０ｂ上には保護膜３３２ａ、３３２ｂが設けられる。保護膜３３２ａ、３３２ｂ上
には、絶縁膜３１２、絶縁膜３１４が保護膜として設けられている。なお、保護膜３３２
ａ、３３２ｂが透光性を有する導電膜で形成される場合、保護膜３３２ａ、３３２ｂはソ
ース電極及びドレイン電極として機能し、且つトランジスタ１０２を構成する。
画素部において、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜として機能
する絶縁膜３０５及び絶縁膜３０６ｂ、ゲート絶縁膜上に形成されたチャネル領域が形成
される多層膜３０８ｂ、ソース電極及びドレイン電極として機能する導電膜３１０ｄ、３
１０ｅによりトランジスタ１０３を構成する。また、導電膜３１０ｄ、３１０ｅ上には保
護膜３３２ｄ、３３２ｅが設けられる。保護膜３３２ｄ、３３２ｅ上には、絶縁膜３１２
、絶縁膜３１４が保護膜として設けられている。なお、保護膜３３２ｄ、３３２ｅが透光
性を有する導電膜で形成される場合、保護膜３３２ｄ、３３２ｅはソース電極及びドレイ
ン電極として機能し、且つトランジスタ１０３を構成する。
また、画素電極として機能する透光性を有する導電膜３１６ｂが、保護膜３３２ｅ、絶
縁膜３１２、及び絶縁膜３１４に設けられた開口部において、導電膜３１０ｅと接続する
。
また、一方の電極として機能する導電性を有する膜３０８ｃ、誘電体膜として機能する
絶縁膜３１４、他方の電極として機能する透光性を有する導電膜３１６ｂにより容量素子
１０５を構成する。導電性を有する膜３０８ｃは、絶縁膜３０６ｃ上に設けられる。
また、駆動回路部において、導電膜３０４ａ、３０４ｃと同時に形成された導電膜３０
４ｂと、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅと同時に形成された導電膜３１
０ｃとは、透光性を有する導電膜３１６ｂと同時に形成された透光性を有する導電膜３１
６ａで接続される。
導電膜３０４ｂ及び透光性を有する導電膜３１６ａは、絶縁膜３０５、絶縁膜３１２及
び絶縁膜３１４に設けられた開口部において接続する。また、導電膜３１０ｃと透光性を
有する導電膜３１６ａは、保護膜３３２ｃ、絶縁膜３１２、及び絶縁膜３１４に設けられ
た開口部において接続する。
ここで、図２０に示す表示装置の構成要素について、以下に説明する。
基板３０２上には、導電膜３０４ａ、３０４ｂ、３０４ｃが形成されている。導電膜３
０４ａは、駆動回路部のトランジスタのゲート電極としての機能を有する。また、導電膜
３０４ｃは、画素部１０１に形成され、画素部のトランジスタのゲート電極として機能す
る。また、導電膜３０４ｂは、走査線駆動回路１０４に形成され、導電膜３１０ｃと接続
する。
基板３０２は、実施の形態１に示す基板１１の材料を適宜用いることができる。
導電膜３０４ａ、３０４ｂ、３０４ｃとしては、実施の形態１に示すゲート電極１５の
材料及び作製方法を適宜用いることができる。
基板３０２、及び導電膜３０４ａ、３０４ｃ、３０４ｂ上には、絶縁膜３０５が形成さ
れ、絶縁膜３０５上には、絶縁膜３０６ａ、３０６ｂ，３０６ｃが形成されている。絶縁
膜３０５、絶縁膜３０６ａ、３０６ｂは、駆動回路部のトランジスタのゲート絶縁膜、及
び画素部１０１のトランジスタのゲート絶縁膜としての機能を有する。
絶縁膜３０５としては、実施の形態１に示すゲート絶縁膜１７で説明した窒化物絶縁膜
１７ａを用いて形成する。絶縁膜３０６ａ、３０６ｂ、３０６ｃとしては、実施の形態１
に示すゲート絶縁膜１７で説明した酸化物絶縁膜１７ｃを用いて形成する。
絶縁膜３０６ａ、３０６ｂ、３０６ｃ上には、多層膜３０８ａ、３０８ｂ、導電性を有
する膜３０８ｃが形成されている。多層膜３０８ａは、導電膜３０４ａと重畳する位置に
形成され、駆動回路部のトランジスタのチャネル領域として機能する。また、多層膜３０
８ｂは、導電膜３０４ｃと重畳する位置に形成され、画素部のトランジスタのチャネル領
域として機能する。導電性を有する膜３０８ｃは、容量素子１０５の一方の電極として機
能する。
多層膜３０８ａ、３０８ｂ、及び導電性を有する膜３０８ｃは、実施の形態１に示す多
層膜２０の材料及び作製方法を適宜用いることができる。
導電性を有する膜３０８ｃは、多層膜３０８ａ、３０８ｂと同様の多層膜であり、且つ
不純物が含まれていることを特徴とする。不純物としては、水素がある。なお、水素の代
わりに不純物として、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、ア
ルカリ土類金属等が含まれていてもよい。
多層膜３０８ａ、３０８ｂ、及び導電性を有する膜３０８ｃはそれぞれ、絶縁膜３０６
ａ、３０６ｂ、３０６ｃ上に形成されるが、不純物濃度が異なる。具体的には、多層膜３
０８ａ、３０８ｂと比較して、導電性を有する膜３０８ｃの不純物濃度が高い。例えば、
多層膜３０８ａ、３０８ｂに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下
、または５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３
以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃ
ｍ３以下であり、導電性を有する膜３０８ｃに含まれる水素濃度は、８×１０１９ａｔｏ
ｍｓ／ｃｍ３以上、または１×１０２０ａｔｏｍｓ／ｃｍ３以上、または５×１０２０ａ
ｔｏｍｓ／ｃｍ３以上である。また、多層膜３０８ａ、３０８ｂと比較して、導電性を有
する膜３０８ｃに含まれる水素濃度は２倍、または１０倍以上である。
また、導電性を有する膜３０８ｃは、多層膜３０８ａ、３０８ｂより抵抗率が低い。導
電性を有する膜３０８ｃの抵抗率が、多層膜３０８ａ、３０８ｂの抵抗率の１×１０－８
倍以上１×１０－１倍以下であることが好ましく、代表的には１×１０－３Ωｃｍ以上１
×１０４Ωｃｍ未満、または抵抗率が１×１０－３Ωｃｍ以上１×１０－１Ωｃｍ未満で
あるとよい。
多層膜３０８ａ、３０８ｂは、絶縁膜３０６ａ、３０６ｂ及び絶縁膜３１２等の、多層
膜との界面特性を向上させることが可能な材料で形成される膜と接しているため、多層膜
３０８ａ、３０８ｂは、半導体として機能し、多層膜３０８ａ、３０８ｂを有するトラン
ジスタは、優れた電気特性を有する。
一方、導電性を有する膜３０８ｃは、開口部３６２（図２３（Ｃ）参照。）において絶
縁膜３１４と接する。絶縁膜３１４は、外部からの不純物、例えば、水、アルカリ金属、
アルカリ土類金属等が、多層膜へ拡散するのを防ぐ材料で形成される膜であり、更には水
素を含む。このため、絶縁膜３１４の水素が多層膜３０８ａ、３０８ｂと同時に形成され
た多層膜に拡散すると、該多層膜に含まれる酸化物半導体膜において水素は酸素と結合し
、キャリアである電子が生成される。また、絶縁膜３１４をプラズマＣＶＤ法またはスパ
ッタリング法で成膜すると、多層膜３０８ａ、３０８ｂがプラズマに曝され、酸素欠損が
生成される。当該酸素欠損に絶縁膜３１４に含まれる水素が入ることで、キャリアである
電子が生成される。これらの結果多層膜に含まれる酸化物半導体膜は、導電性が高くなり
導体として機能する。即ち、導電性の高い酸化物半導体膜ともいえる。ここでは、多層膜
３０８ａ、３０８ｂと同様の材料を主成分とし、且つ水素濃度が多層膜３０８ａ、３０８
ｂより高いことにより、導電性が高められた金属酸化物を、導電性を有する膜３０８ｃと
よぶ。
ただし、本発明の実施形態の一態様は、これに限定されず、導電性を有する膜３０８ｃ
は、場合によっては、絶縁膜３１４と接していないことも可能である。
また、本発明の実施形態の一態様は、これに限定されず、導電性を有する膜３０８ｃは
、場合によっては、多層膜３０８ａ、または、３０８ｂと別々の工程で形成されてもよい
。その場合には、導電性を有する膜３０８ｃは、多層膜３０８ａ、３０８ｂと、異なる材
質を有していても良い。例えば、導電性を有する膜３０８ｃは、インジウム錫酸化物（以
下、ＩＴＯと示す。）、または、インジウム亜鉛酸化物等を用いて形成してもよい。
本実施の形態に示す半導体装置は、トランジスタの多層膜と同時に、容量素子の一方と
なる電極を形成する。また、画素電極として機能する透光性を有する導電膜を容量素子の
他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形
成する工程が不要であり、半導体装置の作製工程を削減できる。また、容量素子は、一対
の電極が透光性を有する導電膜で形成されているため、透光性を有する。この結果、容量
素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
保護膜３３２ａ、３３２ｂ、３３２ｃ、３３２ｄ、３３２ｅは、実施の形態２に示す保
護膜４３、４４の材料及び作製方法を適宜用いることができる。
導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅは、実施の形態１に示す一
対の電極２１、２２の材料及び作製方法を適宜用いることができる。
絶縁膜３０６ａ、３０６ｂ、３０６ｃ、多層膜３０８ａ、３０８ｂ、導電性を有する膜
３０８ｃ、保護膜３３２ａ、３３２ｂ、３３２ｃ、３３２ｄ、３３２ｅ、及び導電膜３１
０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ上には、絶縁膜３１２、絶縁膜３１４が
形成されている。絶縁膜３１２は、絶縁膜３０６と同様に、多層膜との界面特性を向上さ
せることが可能な材料を用いることが好ましく、実施の形態１に示す酸化物絶縁膜２４と
同様の材料及び作製方法を適宜用いることができる。また、実施の形態１に示すように、
酸化物絶縁膜２３及び酸化物絶縁膜２４を積層して形成してもよい。
絶縁膜３１４は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等
が、多層膜へ拡散するのを防ぐ材料を用いることが好ましく、実施の形態１に示す窒化物
絶縁膜２５の材料及び作製方法を適宜用いることができる。
また、絶縁膜３１４上には透光性を有する導電膜３１６ａ、３１６ｂが形成されている
。透光性を有する導電膜３１６ａは、開口部３６４ａ（図２４（Ｂ）参照。）において導
電膜３０４ｂと電気的に接続され、開口部３６４ｂ（図２４（Ｂ）参照。）において導電
膜３１０ｃと電気的に接続される。即ち、導電膜３０４ｂ及び導電膜３１０ｃを接続する
接続電極として機能する。透光性を有する導電膜３１６ｂは、開口部３６４ｃ（図２４（
Ｂ）参照。）において導電膜３１０ｅと電気的に接続され、画素の画素電極としての機能
を有する。また、透光性を有する導電膜３１６ｂは、容量素子の一対の電極の他方として
機能することができる。
導電膜３０４ｂ及び導電膜３１０ｃが直接接するような接続構造とするには、導電膜３
１０ｃを形成する前に、絶縁膜３０５に開口部を形成するためにパターニングを行い、マ
スクを形成する必要がある。しかしながら、図２０のように、透光性を有する導電膜３１
６ａにより、導電膜３０４ｂ及び導電膜３１０ｃを接続することで、導電膜３０４ｂ及び
導電膜３１０ｃが直接接する接続部を作製する必要が無くなり、フォトマスクを１枚少な
くすることができる。即ち、半導体装置の作製工程を削減することが可能である。
透光性を有する導電膜３１６ａ、３１６ｂとしては、酸化タングステンを含むインジウ
ム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム
酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができ
る。
また、基板３４２上には、有色性を有する膜（以下、有色膜３４６という。）が形成さ
れている。有色膜３４６は、カラーフィルタとしての機能を有する。また、有色膜３４６
に隣接する遮光膜３４４が基板３４２上に形成される。遮光膜３４４は、ブラックマトリ
クスとして機能する。また、有色膜３４６は、必ずしも設ける必要はなく、例えば、表示
装置が白黒の場合等によって、有色膜３４６を設けない構成としてもよい。
有色膜３４６としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、
赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過
する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフ
ィルタなどを用いることができる。
遮光膜３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属
膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
また、有色膜３４６上には、絶縁膜３４８が形成されている。絶縁膜３４８は、平坦化
層としての機能、または有色膜３４６が含有しうる不純物を液晶素子側へ拡散するのを抑
制する機能を有する。
また、絶縁膜３４８上には、導電膜３５０が形成されている。導電膜３５０は、画素部
の液晶素子が有する一対の電極の他方としての機能を有する。なお、透光性を有する導電
膜３１６ａ、３１６ｂ、及び導電膜３５０上には、配向膜としての機能を有する絶縁膜を
別途形成してもよい。
また、透光性を有する導電膜３１６ａ、３１６ｂと導電膜３５０との間には、液晶層３
２０が形成されている。また液晶層３２０は、シール材（図示しない）を用いて、基板３
０２と基板３４２の間に封止されている。なお、シール材は、外部からの水分等の入り込
みを抑制するために、無機材料と接触する構成が好ましい。
また、透光性を有する導電膜３１６ａ、３１６ｂと導電膜３５０との間に液晶層３２０
の厚さ（セルギャップともいう）を維持するスペーサを設けてもよい。
図２０に示す半導体装置に示す基板３０２上に設けられた素子部の作製方法について、
図２１乃至図２５を用いて説明する。
まず、基板３０２を準備する。ここでは、基板３０２としてガラス基板を用いる。
次に、基板３０２上に導電膜を形成し、該導電膜を所望の領域に加工することで、導電
膜３０４ａ、３０４ｂ、３０４ｃを形成する。なお、導電膜３０４ａ、３０４ｂ、３０４
ｃは、所望の領域に第１のパターニングによるマスクの形成を行い、該マスクに覆われて
いない領域をエッチングすることで形成することができる（図２１（Ａ）参照）。
また、導電膜３０４ａ、３０４ｂ、３０４ｃとしては、代表的には、蒸着法、ＣＶＤ法
、スパッタリング法、スピンコート法等を用いて形成することができる。
次に、基板３０２、及び導電膜３０４ａ、３０４ｂ、３０４ｃ上に、絶縁膜３０５を形
成し、絶縁膜３０５上に絶縁膜３０６を形成する（図２１（Ａ）参照）。
絶縁膜３０５及び絶縁膜３０６は、スパッタリング法、ＣＶＤ法等により形成すること
ができる。なお、絶縁膜３０５及び絶縁膜３０６は、真空中で連続して形成すると不純物
の混入が抑制され好ましい。
次に、絶縁膜３０６上に多層膜３０７を形成する（図２１（Ｂ）参照）。
多層膜３０７は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレ
ーション法などを用いて形成することができる。
次に、多層膜３０７を所望の領域に加工することで、島状の多層膜３０８ａ、３０８ｂ
、３０８ｄを形成する。なお、多層膜３０８ａ、３０８ｂ、３０８ｄは、所望の領域に第
２のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチン
グすることで形成することができる。エッチングとしては、ドライエッチング、ウエット
エッチング、または双方を組み合わせたエッチングを用いることができる（図２１（Ｃ）
参照）。
次に、絶縁膜３０６を所望の領域に加工することで、島状の絶縁膜３０６ａ、３０６ｂ
、３０６ｃを形成する。なお、絶縁膜３０６ａ、３０６ｂ、３０６ｃは、多層膜３０８ａ
、３０８ｂ、３０８ｄに覆われていない絶縁膜３０６の領域をエッチングすることで形成
することができる。エッチングとしては、ドライエッチング、ウエットエッチング、また
は双方を組み合わせたエッチングを用いることができる（図２２（Ａ）参照）。
次に、第１の加熱処理を行う。第１の加熱処理は、実施の形態１に示す第１の加熱処理
と同様の条件を用いる。第１の加熱処理によって、多層膜３０８ａ、３０８ｂ、３０８ｄ
に用いる酸化物半導体の結晶性を高め、さらに絶縁膜３０５、絶縁膜３０６ａ、３０６ｂ
、３０６ｃ、及び多層膜３０８ａ、３０８ｂ、３０８ｄから水素や水などの不純物を除去
することができる。なお、酸化物半導体をエッチングする前に第１の加熱工程を行っても
よい。
次に、絶縁膜３０６ａ、３０６ｂ、３０６ｃ、及び多層膜３０８ａ、３０８ｂ、３０８
ｄ上に導電膜３０９及び保護膜３３０を形成する（図２２（Ｂ）参照）。
導電膜３０９としては、例えば、スパッタリング法、蒸着法、ＣＶＤ法、印刷法等を用
いて形成することができる。
保護膜３３０としては、例えば、スパッタリング法、ＣＶＤ法等を用いて形成すること
ができる。
次に、保護膜３３０を所望の領域に加工することで、保護膜３３２ａ、３３２ｂ、３３
２ｃ、３３２ｄ、３３２ｅを形成する。なお、保護膜３３２ａ、３３２ｂ、３３２ｃ、３
３２ｄ、３３２ｅは、所望の領域に第３のパターニングによるマスクの形成を行い、該マ
スクに覆われていない領域をエッチングすることで、形成することができる。この後、マ
スクを除去する（図２２（Ｃ）参照）。
次に、導電膜３０９を所望の領域に加工することで、導電膜３１０ａ、３１０ｂ、３１
０ｃ、３１０ｄ、３１０ｅを形成する。なお、導電膜３１０ａ、３１０ｂ、３１０ｃ、３
１０ｄ、３１０ｅは、保護膜３３２ａ、３３２ｂ、３３２ｃ、３３２ｄ、３３２ｅをマス
クとして機能させ、該マスクに覆われていない領域をエッチングすることで、形成するこ
とができる（図２３（Ａ）参照）。
次に、絶縁膜３０６ａ、３０６ｂ、３０６ｃ、多層膜３０８ａ、３０８ｂ、３０８ｄ、
導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ、及び保護膜３３２ａ、３３
２ｂ、３３２ｃ、３３２ｄ、３３２ｅ、上を覆うように、絶縁膜３１１を形成する（図２
３（Ｂ）参照）。
絶縁膜３１１としては、実施の形態１に示す酸化物絶縁膜２３及び酸化物絶縁膜２４と
同様の条件を用いて積層して形成することができる。
次に、絶縁膜３１１を所望の領域に加工することで、絶縁膜３１２、及び開口部３６２
を形成する。なお、絶縁膜３１２、及び開口部３６２は、所望の領域に第４のパターニン
グによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、
形成することができる（図２３（Ｃ）参照）。
なお、開口部３６２は、多層膜３０８ｄの表面が露出するように形成する。開口部３６
２の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開
口部３６２の形成方法としては、これに限定されず、ウエットエッチング法、またはドラ
イエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
こののち、第２の加熱処理を行って、絶縁膜３１２に含まれる酸素の一部を多層膜３０
８ａ、３０８ｂに含まれる酸化物半導体膜に酸素を移動させ、多層膜３０８ａ、３０８ｂ
に含まれる酸化物半導体膜中の酸素欠損量を低減することができる。
次に、絶縁膜３１２及び多層膜３０８ｄ上に絶縁膜３１３を形成する（図２４（Ａ）参
照）。
絶縁膜３１３としては、外部からの不純物、例えば、酸素、水素、水、アルカリ金属、
アルカリ土類金属等が、多層膜へ拡散するのを防ぐ材料を用いることが好ましく、更には
水素を含むことが好ましく、代表的には窒素を含む無機絶縁材料、例えば窒化物絶縁膜を
用いることができる。絶縁膜３１３としては、例えば、ＣＶＤ法を用いて形成することが
できる。
絶縁膜３１３は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等
が、多層膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため
、絶縁膜３１３の水素が多層膜３０８ｄに拡散すると、該多層膜３０８ｄに含まれる酸化
物半導体膜において水素は酸素と結合し、キャリアである電子が生成される。この結果、
多層膜３０８ｄに含まれる酸化物半導体膜は、導電性が高くなり、導電性を有する膜３０
８ｃとなる。
また、絶縁膜３１３は、ブロック性を高めるために、高温で成膜されることが好ましく
、例えば基板温度１００℃以上基板の歪み点以下、または３００℃以上４００℃以下の温
度で加熱して成膜することが好ましい。また高温で成膜する場合は、多層膜３０８ａ、３
０８ｂとして用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇する現象が発生
することがあるため、このような現象が発生しない温度とする。
次に、絶縁膜３０５、３１２、３１３、保護膜３３２ｃ、３３２ｅを所望の領域に加工
することで、絶縁膜３１４、及び開口部３６４ａ、３６４ｂ、３６４ｃを形成する。なお
、絶縁膜３１４、及び開口部３６４ａ、３６４ｂ、３６４ｃは、所望の領域に第５のパタ
ーニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングするこ
とで形成することができる（図２４（Ｂ）参照）。また、保護膜３３２ｃ、３３２ｅが透
光性を有する導電膜で形成される場合、当該工程において保護膜３３２ｃ、３３２ｅをエ
ッチングしなくともよい。
また、開口部３６４ａは、導電膜３０４ｂの表面が露出するように形成する。また、開
口部３６４ｂは、導電膜３１０ｃが露出するように形成する。また、開口部３６４ｃは、
導電膜３１０ｅが露出するように形成する。
なお、開口部３６４ａ、３６４ｂ、３６４ｃの形成方法としては、例えば、ドライエッ
チング法を用いることができる。ただし、開口部３６４ａ、３６４ｂ、３６４ｃの形成方
法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウ
エットエッチング法を組み合わせた形成方法としてもよい。
次に、開口部３６４ａ、３６４ｂ、３６４ｃを覆うように絶縁膜３１４上に導電膜３１
５を形成する（図２５（Ａ）参照）。
導電膜３１５としては、例えば、スパッタリング法を用いて形成することができる。
次に、導電膜３１５を所望の領域に加工することで、透光性を有する導電膜３１６ａ、
３１６ｂを形成する。なお、透光性を有する導電膜３１６ａ、３１６ｂは、所望の領域に
第６のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチ
ングすることで形成することができる（図２５（Ｂ）参照）。
以上の工程で基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成する
ことができる。なお、本実施の形態に示す作製工程においては、第１乃至第６のパターニ
ング、すなわち６枚のマスクでトランジスタ、及び容量素子を同時に形成することができ
る。
なお、本実施の形態では、絶縁膜３１３に含まれる水素を多層膜３０８ｄに拡散させて
、多層膜３０８ｄに含まれる酸化物半導体膜の導電性を高めたが、多層膜３０８ａ、３０
８ｂをマスクで覆い、多層膜３０８ｄに不純物、代表的には、水素、ホウ素、リン、スズ
、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等を添加して、多層膜３０
８ｄに含まれる酸化物半導体膜の導電性を高めてもよい。多層膜３０８ｄに水素、ホウ素
、リン、スズ、アンチモン、希ガス元素等を添加する方法としては、イオンドーピング法
、イオン注入法等がある。一方、多層膜３０８ｄにアルカリ金属、アルカリ土類金属等を
添加する方法としては、該不純物を含む溶液を多層膜３０８ｄに曝す方法がある。
次に、基板３０２に対向して設けられる基板３４２上に形成される構造について、以下
説明を行う。
まず、基板３４２を準備する。基板３４２としては、基板３０２に示す材料を援用する
ことができる。次に、基板３４２上に遮光膜３４４、有色膜３４６を形成する（図２６（
Ａ）参照）。
遮光膜３４４及び有色膜３４６は、様々な材料を用いて、印刷法、インクジェット法、
フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。
次に、遮光膜３４４、及び有色膜３４６上に絶縁膜３４８を形成する（図２６（Ｂ）参
照）。
絶縁膜３４８としては、例えばアクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁
膜を用いることができる。絶縁膜３４８を形成することによって、例えば、有色膜３４６
中に含まれる不純物等を液晶層３２０側に拡散することを抑制することができる。ただし
、絶縁膜３４８は、必ずしも設ける必要はなく、絶縁膜３４８を形成しない構造としても
よい。
次に、絶縁膜３４８上に導電膜３５０を形成する（図２６（Ｃ）参照）。導電膜３５０
としては、導電膜３１５に示す材料を援用することができる。
以上の工程で基板３４２上に形成される構造を形成することができる。
次に、基板３０２と基板３４２上、より詳しくは基板３０２上に形成された絶縁膜３１
４、透光性を有する導電膜３１６ａ、３１６ｂと、基板３４２上に形成された導電膜３５
０上に、それぞれ配向膜３１８と配向膜３５２を形成する。配向膜３１８、配向膜３５２
は、ラビング法、光配向法等を用いて形成することができる。その後、基板３０２と、基
板３４２との間に液晶層３２０を形成する。液晶層３２０の形成方法としては、ディスペ
ンサ法（滴下法）や、基板３０２と基板３４２とを貼り合わせてから毛細管現象を用いて
液晶を注入する注入法を用いることができる。
以上の工程で、図２０に示す表示装置を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができ
る。
（実施の形態４）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタ
において、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）
、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化
物半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下
、非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は
、ＣＡＡＣ－ＯＳ膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半
導体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、単結晶酸化物半
導体、多結晶酸化物半導体、及び微結晶酸化物半導体について説明する。
＜単結晶酸化物半導体＞
単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が小さい（酸素欠損量が少
ない）酸化物半導体膜である。そのため、キャリア密度を低くすることができる。従って
、単結晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になること
が少ない。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が小さいた
め、キャリアトラップが少なくなる場合がある。従って、単結晶酸化物半導体膜を用いた
トランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜は、欠陥が少ないと密度が高くなる。また、酸化物半導体膜は、
結晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低い
と密度が高くなる。単結晶酸化物半導体膜は、ＣＡＡＣ－ＯＳ膜よりも密度が高い。また
、ＣＡＡＣ－ＯＳ膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半
導体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非
晶質酸化物半導体膜よりも密度が高い。
＜多結晶酸化物半導体＞
多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒を確認することができる。多
結晶酸化物半導体膜に含まれる結晶粒は、例えば、ＴＥＭによる観察像で、２ｎｍ以上３
００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であるこ
とが多い。また、多結晶酸化物半導体膜は、ＴＥＭによる観察像で、粒界を確認できる場
合がある。
多結晶酸化物半導体膜は、複数の結晶粒を有し、当該複数の結晶粒間において結晶の方
位が異なっている場合がある。また、多結晶酸化物半導体膜は、例えば、ＸＲＤ装置を用
い、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による分析を行うと、単一または複数のピークが現れる
場合がある。例えば多結晶のＩＧＺＯ膜では、配向を示す２θが３１°近傍のピーク、ま
たは複数種の配向を示す複数のピークが現れる場合がある。
多結晶酸化物半導体膜は、高い結晶性を有するため、高い電子移動度を有する場合があ
る。従って、多結晶酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有す
る。ただし、多結晶酸化物半導体膜は、粒界に不純物が偏析する場合がある。また、多結
晶酸化物半導体膜の粒界は欠陥準位となる。多結晶酸化物半導体膜は、粒界がキャリア発
生源、トラップ準位となる場合があるため、多結晶酸化物半導体膜を用いたトランジスタ
は、ＣＡＡＣ－ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性
の低いトランジスタとなる場合がある。
＜微結晶酸化物半導体＞
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することがで
きない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以
下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎ
ｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓ
ｔａｌ）を有する酸化物半導体膜を、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏ
ｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ－ＯＳ膜は、例えば、Ｔ
ＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ－ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以
上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
従って、ｎｃ－ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない
場合がある。例えば、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ
装置を用いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を
示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径（例えば
５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと
、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、結晶
部の大きさと近いか結晶部より小さい径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用
いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。
また、ｎｃ－ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に
）輝度の高い領域が観測される場合がある。また、ｎｃ－ＯＳ膜に対しナノビーム電子線
回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
図２７は、ｎｃ－ＯＳ膜を有する試料に対し、測定箇所を変えてナノビーム電子線回折
を行った例である。ここでは、試料を、ｎｃ－ＯＳ膜の被形成面に垂直な方向に切断し、
厚さが１０ｎｍ以下となるように薄片化する。また、ここでは、径が１ｎｍの電子線を、
試料の切断面に垂直な方向から入射させる。図２７より、ｎｃ－ＯＳ膜を有する試料に対
しナノビーム電子線回折を行うと、結晶面を示す回折パターンが得られるが、特定方向の
結晶面への配向性は見られないことがわかった。
ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そ
のため、ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が小さくなる。ただ
し、ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ
－ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比べて欠陥準位密度が大きくなる。
従って、ｎｃ－ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比べて、キャリア密度が高くなる場合が
ある。キャリア密度が高い酸化物半導体膜は、電子移動度が高くなる場合がある。従って
、ｎｃ－ＯＳ膜を用いたトランジスタは、高い電界効果移動度を有する場合がある。また
、ｎｃ－ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比べて、欠陥準位密度が大きいため、キャリアト
ラップが多くなる場合がある。従って、ｎｃ－ＯＳ膜を用いたトランジスタは、ＣＡＡＣ
－ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトラン
ジスタとなる。ただし、ｎｃ－ＯＳ膜は、比較的不純物が多く含まれていても形成するこ
とができるため、ＣＡＡＣ－ＯＳ膜よりも形成が容易となり、用途によっては好適に用い
ることができる場合がある。そのため、ｎｃ－ＯＳ膜を用いたトランジスタを有する半導
体装置は、生産性高く作製することができる場合がある。
（実施の形態５）
上記実施の形態で開示された酸化物半導体膜はスパッタリングにより形成することがで
きるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としてＭ
ＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使って
も良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧
または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい
。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以
上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の
原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、
第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスは
キャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入しても
よい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した
後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層
を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層さ
れて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り
返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入
順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、
微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示され
た金属膜、酸化物半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉ
ｎＧａＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及び
ジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３であ
る。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜
鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリ
メチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いること
もでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いること
もできる。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－Ｚｎ－
Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ
－Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を
形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。
なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ－Ｇａ－
Ｏ層やＩｎ－Ｚｎ－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお
、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても
良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにか
えて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、
Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（
Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
本実施例は、酸化物半導体膜の不純物分析及びＸＲＤ分析について、図２８乃至図３１
を用いて説明する。
本実施例においては、不純物分析用のサンプルとして、４種類のサンプル（以下、試料
Ａ１乃至試料Ａ４）を作製した。
まず、はじめに試料Ａ１の作製方法を以下に示す。
試料Ａ１は、ガラス基板上に厚さ１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物膜（以下、ＩＧ
ＺＯ膜という。）を成膜し、ＩＧＺＯ膜上に厚さ６０ｎｍの銅膜を成膜し、銅膜上に厚さ
５０ｎｍの窒化シリコン膜を成膜した。その後、窒素雰囲気下で３５０℃、１時間の加熱
処理を行った。
なお、ＩＧＺＯ膜の成膜条件としては、スパッタリング法にて、金属酸化物ターゲット
（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、スパッタリングガスの流量比がＡｒ／Ｏ２＝
１／１、圧力が０．６Ｐａ、交流電力が５０００Ｗ、基板温度が１７０℃の条件を用いた
。
次に、試料Ａ２の作製方法を以下に示す。
試料Ａ１において、ＩＧＺＯ膜の成膜条件の代わりに、金属酸化物ターゲット（Ｉｎ：
Ｇａ：Ｚｎ＝１：３：４）を用い、スパッタリングガスの流量比がＡｒ／Ｏ２＝２／１、
圧力が０．４Ｐａ、直流電力が２００Ｗ、基板温度が２００℃の条件を用いて、厚さ１０
０ｎｍのＩＧＺＯ膜を成膜した。当該試料を試料Ａ２とする。
次に、試料Ａ３の作製方法を以下に示す。
試料Ａ１において、ＩＧＺＯ膜の成膜条件の代わりに、金属酸化物ターゲット（Ｉｎ：
Ｇａ：Ｚｎ＝１：３：６）を用い、スパッタリングガスの流量比がＡｒ／Ｏ２＝２／１、
圧力が０．４Ｐａ、直流電力が２００Ｗ、基板温度が２００℃の条件を用いて、厚さ１０
０ｎｍのＩＧＺＯ膜を成膜した。当該試料を試料Ａ３とする。
次に、試料Ａ４の作製方法を以下に示す。
試料Ａ１において、ＩＧＺＯ膜の成膜条件の代わりに、金属酸化物ターゲット（Ｉｎ：
Ｇａ：Ｚｎ＝１：６：８）を用い、スパッタリングガスの流量比がＡｒ／Ｏ２＝２／１、
圧力が０．４Ｐａ、直流電力が２００Ｗ、基板温度が２００℃の条件を用いて、厚さ１０
０ｎｍのＩＧＺＯ膜を成膜した。当該試料を試料Ａ４とする。
試料Ａ１乃至試料Ａ４の不純物分析結果及びＸＲＤ分析結果をそれぞれ、図２８乃至図
３１に示す。
なお、各図において（Ａ）は不純物分析結果であり、（Ｂ）はＸＲＤ分析結果である。
不純物分析としては、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ
Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用い、図２８乃至図３１に示す白抜き矢印の方
向に沿って分析を行った。すなわち、ガラス基板側からの測定である。
また、図２８（Ａ）において、ＩＧＺＯ（１：１：１）は、Ｉｎと、Ｇａと、Ｚｎの原
子数比が１：１：１のスパッタリングターゲットを用いて成膜したＩＧＺＯ膜を表す。図
２９（Ａ）において、ＩＧＺＯ（１：３：４）は、Ｉｎと、Ｇａと、Ｚｎの原子数比が１
：３：４のスパッタリングターゲットを用いて成膜したＩＧＺＯ膜を表す。図３０（Ａ）
において、ＩＧＺＯ（１：３：６）は、Ｉｎと、Ｇａと、Ｚｎの原子数比が１：３：６の
スパッタリングターゲットを用いて成膜したＩＧＺＯ膜を表す。図３１（Ａ）において、
ＩＧＺＯ（１：６：８）は、Ｉｎと、Ｇａと、Ｚｎの原子数比が１：６：８のスパッタリ
ングターゲットを用いて成膜したＩＧＺＯ膜を表す。また、図２８（Ａ）乃至図３１（Ａ
）において、破線は銅膜とＩＧＺＯ膜の界面を示す。
トランジスタのチャネル領域において、電気特性に影響を与える銅（Ｃｕ）の濃度は１
×１０１８ａｔｏｍｓ／ｃｍ３以上である。
図２８（Ａ）に示すように、試料Ａ１において、銅（Ｃｕ）の濃度が１×１０１８ａｔ
ｏｍｓ／ｃｍ３の領域は、銅膜及びＩＧＺＯ膜の界面から３０ｎｍ基板側の領域である。
一方、図２９（Ａ）に示すように、試料Ａ２において、銅（Ｃｕ）の濃度が１×１０１
８ａｔｏｍｓ／ｃｍ３の領域は、銅膜及びＩＧＺＯ膜の界面から１０ｎｍ基板側の領域で
ある。
また、図３０（Ａ）に示すように、試料Ａ３において、銅（Ｃｕ）の濃度が１×１０１
８ａｔｏｍｓ／ｃｍ３の領域は、銅膜及びＩＧＺＯ膜の界面から１０ｎｍ基板側の領域で
ある。
また、図３１（Ａ）に示すように、試料Ａ４において、銅（Ｃｕ）の濃度が１×１０１
８ａｔｏｍｓ／ｃｍ３の領域は、銅膜及びＩＧＺＯ膜の界面から１０ｎｍ基板側の領域で
ある。
以上のことから、ＩＧＺＯ膜（１：１：１）上に、ＩＧＺＯ膜（１：３：４）、ＩＧＺ
Ｏ膜（１：３：６）、またはＩＧＺＯ膜（１：６：８）を成膜し、その上に銅膜を成膜す
ることで、銅膜から銅元素（Ｃｕ）がＩＧＺＯ膜（１：１：１）に拡散するのを防ぐこと
ができる。
また、図２８（Ｂ）乃至図３１（Ｂ）に示すように、各試料に含まれるＩＧＺＯ膜にお
いて、２θが３１°近傍にピークが観察される。このピークは（００９）面を示すピーク
である。このことから、各試料に含まれるＩＧＺＯ膜は、ｃ軸配向した膜であることが分
かる。即ち、試料Ａ１乃至試料Ａ４に含まれるＩＧＺＯ膜は、ＣＡＡＣ－ＯＳ膜及びＣＡ
ＡＣ酸化物であることが分かる。

Claims (13)

  1. 酸化物半導体膜と、前記酸化物半導体膜に接する酸化物膜と、
    前記酸化物膜に接する、銅、アルミニウム、金、銀、またはモリブデンを有する一対の導電膜と、
    前記酸化物半導体膜または前記酸化物膜に接するゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記酸化物半導体膜及び前記酸化物膜と重なるゲート電極と、を有し、
    前記酸化物膜は、複数の結晶部を有し、前記複数の結晶部において、ｃ軸配向性を有し、かつｃ軸が前記酸化物半導体膜または前記酸化物膜の上面の法線ベクトルに平行な方向を向いていることを特徴とする半導体装置。
  2. 請求項１において、
    前記酸化物膜は、前記複数の結晶部において、ａ軸およびｂ軸の配向は不規則であることを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記一対の導電膜は、単層構造であることを特徴とする半導体装置。
  4. 請求項１または請求項２において、
    前記一対の導電膜は、積層構造であり、少なくとも前記酸化物膜に接する膜において、前記銅、アルミニウム、金、銀、またはモリブデンを有することを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記ゲート電極及び前記一対の導電膜の間に、前記ゲート絶縁膜、前記酸化物半導体膜、及び前記酸化物膜を順に有し、
    前記ゲート絶縁膜は、前記酸化物半導体膜において前記酸化物膜と接する面と反対の面で接する酸化物絶縁膜と、前記一対の導電膜及び前記酸化物絶縁膜と接する窒化物絶縁膜とを有することを特徴とする半導体装置。
  6. 請求項１乃至請求項４のいずれか一項において、
    前記酸化物半導体膜及び前記ゲート電極の間に、前記酸化物膜、前記一対の導電膜、及び前記ゲート絶縁膜を順に有し、
    前記酸化物半導体膜は、下地絶縁膜と接し、
    前記下地絶縁膜は、前記酸化物半導体膜において前記酸化物膜と接する面と反対の面で接する酸化物絶縁膜と、前記一対の導電膜及び前記酸化物絶縁膜と接する窒化物絶縁膜とを有することを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記一対の導電膜において、前記酸化物膜と接する面と反対の面に保護膜を有することを特徴とする半導体装置。
  8. 請求項７において、
    前記保護膜は、窒化物絶縁膜であることを特徴とする半導体装置。
  9. 請求項８において、
    前記窒化物絶縁膜は、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、または窒化酸化アルミニウムを用いて形成されることを特徴とする半導体装置。
  10. 請求項７において、
    前記保護膜は、透光性を有する導電膜で形成されることを特徴とする半導体装置。
  11. 請求項１０において、
    前記透光性を有する導電膜は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、または酸化シリコンを含むインジウム錫酸化物で形成されることを特徴とする半導体装置。
  12. 請求項７において、
    前記保護膜は、Ｉｎ、Ｇａ、若しくはＺｎを含む酸化物膜であることを特徴とする半導体装置。
  13. 請求項１２において、
    前記Ｉｎ、Ｇａ、若しくはＺｎを含む半導体膜は、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ－Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）で形成されることを特徴とする半導体装置。
JP2021172217A 2013-04-12 2021-10-21 液晶表示装置 Active JP7202436B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022206437A JP2023029444A (ja) 2013-04-12 2022-12-23 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013084074 2013-04-12
JP2013084074 2013-04-12
JP2019118881A JP6733012B2 (ja) 2013-04-12 2019-06-26 液晶表示装置
JP2020117476A JP6966605B2 (ja) 2013-04-12 2020-07-08 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020117476A Division JP6966605B2 (ja) 2013-04-12 2020-07-08 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022206437A Division JP2023029444A (ja) 2013-04-12 2022-12-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2022009338A true JP2022009338A (ja) 2022-01-14
JP7202436B2 JP7202436B2 (ja) 2023-01-11

Family

ID=51686186

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2014079863A Active JP6193796B2 (ja) 2013-04-12 2014-04-09 半導体装置
JP2017155188A Active JP6363279B2 (ja) 2013-04-12 2017-08-10 半導体装置
JP2018122149A Active JP6549290B2 (ja) 2013-04-12 2018-06-27 トランジスタ
JP2019118881A Active JP6733012B2 (ja) 2013-04-12 2019-06-26 液晶表示装置
JP2020117476A Active JP6966605B2 (ja) 2013-04-12 2020-07-08 半導体装置
JP2021172217A Active JP7202436B2 (ja) 2013-04-12 2021-10-21 液晶表示装置
JP2022206437A Pending JP2023029444A (ja) 2013-04-12 2022-12-23 半導体装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2014079863A Active JP6193796B2 (ja) 2013-04-12 2014-04-09 半導体装置
JP2017155188A Active JP6363279B2 (ja) 2013-04-12 2017-08-10 半導体装置
JP2018122149A Active JP6549290B2 (ja) 2013-04-12 2018-06-27 トランジスタ
JP2019118881A Active JP6733012B2 (ja) 2013-04-12 2019-06-26 液晶表示装置
JP2020117476A Active JP6966605B2 (ja) 2013-04-12 2020-07-08 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022206437A Pending JP2023029444A (ja) 2013-04-12 2022-12-23 半導体装置

Country Status (3)

Country Link
US (4) US10304859B2 (ja)
JP (7) JP6193796B2 (ja)
KR (6) KR102211651B1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US20150200279A1 (en) * 2014-01-12 2015-07-16 United Microelectronics Corp. Method of manufacturing memory cell
CN106104772B (zh) 2014-02-28 2020-11-10 株式会社半导体能源研究所 半导体装置以及具有该半导体装置的显示装置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20230062664A (ko) * 2016-01-18 2023-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막, 반도체 장치, 및 표시 장치
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN106756877B (zh) * 2016-12-13 2019-02-19 武汉华星光电技术有限公司 C轴结晶igzo薄膜及其制备方法
TWI778959B (zh) * 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2018167593A1 (ja) 2017-03-13 2018-09-20 株式会社半導体エネルギー研究所 複合酸化物、およびトランジスタ
KR102344003B1 (ko) * 2017-05-31 2021-12-28 엘지디스플레이 주식회사 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판
CN108987482B (zh) 2017-05-31 2022-05-17 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
JP7029907B2 (ja) * 2017-09-07 2022-03-04 株式会社ジャパンディスプレイ 表示装置
CN107919365B (zh) * 2017-11-21 2019-10-11 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
KR102461572B1 (ko) * 2017-12-08 2022-10-31 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN108304666B (zh) * 2018-02-09 2021-11-09 哈尔滨工业大学 基于杂化泛函计算β-三氧化二镓电荷转移的方法
CN109727920B (zh) * 2018-12-18 2020-10-30 武汉华星光电半导体显示技术有限公司 Tft基板的制作方法及tft基板
EP3993510A4 (en) 2019-09-18 2022-10-19 NEC Corporation WIRELESS TERMINAL DEVICE, COMMUNICATION METHOD AND CORE NETWORK NODES
CN113838938A (zh) * 2020-06-24 2021-12-24 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板以及电子装置
KR102486098B1 (ko) * 2022-04-08 2023-01-09 주식회사 나노신소재 산화물 소결체 및 이를 포함하는 박막 트랜지스터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023352A (ja) * 2010-06-16 2012-02-02 Semiconductor Energy Lab Co Ltd 電界効果トランジスタ
JP2012059860A (ja) * 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US20130009219A1 (en) * 2011-07-08 2013-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013041945A (ja) * 2011-08-12 2013-02-28 Fujifilm Corp 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置

Family Cites Families (214)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160173A (ja) 1984-01-30 1985-08-21 Sharp Corp 薄膜トランジスタ
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1012889A (ja) 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
ITMI20051901A1 (it) 2005-10-10 2007-04-11 St Microelectronics Srl Processo di fabbricazione di tramsistori a film sottile in materiale organico e transistore
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
US8319214B2 (en) 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101516034B1 (ko) 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
US7812348B2 (en) 2008-02-29 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and display device
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009253204A (ja) 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
US8039842B2 (en) 2008-05-22 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device including thin film transistor
JP5510767B2 (ja) 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5250322B2 (ja) 2008-07-10 2013-07-31 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
EP2146379B1 (en) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5345359B2 (ja) 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5538797B2 (ja) 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
TWI476915B (zh) 2008-12-25 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5371467B2 (ja) 2009-02-12 2013-12-18 富士フイルム株式会社 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101967480B1 (ko) 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2544237B1 (en) 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR102180761B1 (ko) * 2009-09-24 2020-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102399469B1 (ko) 2009-10-08 2022-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011055631A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011055620A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5503667B2 (ja) 2009-11-27 2014-05-28 株式会社日立製作所 電界効果トランジスタおよび電界効果トランジスタの製造方法
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102304078B1 (ko) 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102462239B1 (ko) 2009-12-04 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN109390215B (zh) 2009-12-28 2023-08-15 株式会社半导体能源研究所 制造半导体装置的方法
KR101701208B1 (ko) 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR102113029B1 (ko) 2010-02-26 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8664658B2 (en) * 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5606787B2 (ja) 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
WO2012002573A1 (ja) 2010-07-02 2012-01-05 合同会社先端配線材料研究所 半導体装置
JP5453663B2 (ja) 2010-07-02 2014-03-26 合同会社先端配線材料研究所 薄膜トランジスタ
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2012094853A (ja) 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
KR20120037838A (ko) * 2010-10-12 2012-04-20 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자소자
JP2012119664A (ja) 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5615744B2 (ja) 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
US20120298999A1 (en) 2011-05-24 2012-11-29 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US8435832B2 (en) * 2011-05-26 2013-05-07 Cbrite Inc. Double self-aligned metal oxide TFT
KR20120138074A (ko) 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
SG10201505586UA (en) 2011-06-17 2015-08-28 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5679933B2 (ja) 2011-08-12 2015-03-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102330543B1 (ko) 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102173074B1 (ko) * 2012-05-10 2020-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8994891B2 (en) * 2012-05-16 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102279459B1 (ko) 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI691084B (zh) 2012-10-24 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI553716B (zh) 2012-11-08 2016-10-11 半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
US9406810B2 (en) * 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
US9391096B2 (en) * 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI614813B (zh) * 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI618252B (zh) * 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
JP6141777B2 (ja) * 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6193786B2 (ja) 2013-03-14 2017-09-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US9368636B2 (en) * 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10416504B2 (en) * 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP6400336B2 (ja) * 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
US9666697B2 (en) * 2013-07-08 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device including an electron trap layer
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
US9374048B2 (en) * 2013-08-20 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing device, and driving method and program thereof
US9443990B2 (en) * 2013-08-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device for adjusting threshold thereof
KR102183763B1 (ko) * 2013-10-11 2020-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE102014220672A1 (de) * 2013-10-22 2015-05-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023352A (ja) * 2010-06-16 2012-02-02 Semiconductor Energy Lab Co Ltd 電界効果トランジスタ
JP2012059860A (ja) * 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US20130009219A1 (en) * 2011-07-08 2013-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013038399A (ja) * 2011-07-08 2013-02-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2013041945A (ja) * 2011-08-12 2013-02-28 Fujifilm Corp 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置

Also Published As

Publication number Publication date
KR20230174206A (ko) 2023-12-27
KR102428373B1 (ko) 2022-08-02
KR102616275B1 (ko) 2023-12-21
JP2023029444A (ja) 2023-03-03
JP2018164107A (ja) 2018-10-18
US11063066B2 (en) 2021-07-13
KR20230074457A (ko) 2023-05-30
JP6733012B2 (ja) 2020-07-29
US20210343754A1 (en) 2021-11-04
KR102211651B1 (ko) 2021-02-04
KR20210013751A (ko) 2021-02-05
JP6193796B2 (ja) 2017-09-06
US20190280020A1 (en) 2019-09-12
US20140306221A1 (en) 2014-10-16
JP7202436B2 (ja) 2023-01-11
JP2017201725A (ja) 2017-11-09
KR20220110707A (ko) 2022-08-09
JP6363279B2 (ja) 2018-07-25
KR20220019733A (ko) 2022-02-17
JP2020191453A (ja) 2020-11-26
KR102358482B1 (ko) 2022-02-08
JP2014220493A (ja) 2014-11-20
JP2019169739A (ja) 2019-10-03
KR102536313B1 (ko) 2023-05-26
JP6549290B2 (ja) 2019-07-24
KR20140123428A (ko) 2014-10-22
US10304859B2 (en) 2019-05-28
JP6966605B2 (ja) 2021-11-17
US11843004B2 (en) 2023-12-12
US20240105734A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
JP6966605B2 (ja) 半導体装置
JP6916265B2 (ja) 半導体装置
JP6871325B2 (ja) 半導体装置
JP6347879B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221223

R150 Certificate of patent or registration of utility model

Ref document number: 7202436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150