JP2021509183A - 発光積層構造体を有する表示装置 - Google Patents

発光積層構造体を有する表示装置 Download PDF

Info

Publication number
JP2021509183A
JP2021509183A JP2020536804A JP2020536804A JP2021509183A JP 2021509183 A JP2021509183 A JP 2021509183A JP 2020536804 A JP2020536804 A JP 2020536804A JP 2020536804 A JP2020536804 A JP 2020536804A JP 2021509183 A JP2021509183 A JP 2021509183A
Authority
JP
Japan
Prior art keywords
epitaxial
light
display device
laminate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020536804A
Other languages
English (en)
Other versions
JP7223011B2 (ja
Inventor
フン イ，チョン
フン イ，チョン
ヒョン チェ，ジョン
ヒョン チェ，ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2021509183A publication Critical patent/JP2021509183A/ja
Application granted granted Critical
Publication of JP7223011B2 publication Critical patent/JP7223011B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

表示装置は、互いに離間された複数のピクセルタイルを含み、ピクセルタイルの各々は、基板と、基板の上に配置された複数の発光積層構造体と、を含み、同じピクセルタイルの２つの隣接する発光積層構造体の間の距離は、異なるピクセルタイルの２つの隣接する発光積層構造体の間の最短距離と実質的に等しい。また、ピクセルタイルの各々は、実質的に同じ形状を有してもよい。また、基板は、実質的に多角形状を有し、発光積層構造体は、多角形状の頂点に配置されてもよい。また、基板は、実質的に三角形状を有し、発光積層構造体は、三角形状の頂点に配置されてもよい。

Description

本発明の例示的な実施形態は、一般に、発光積層構造体およびそれを含む表示装置に関し、より詳細には、積層構造を有するマイクロ発光ダイオードおよびそれを有する表示装置に関する。
発光ダイオードは、表示装置、自動車ランプ、および一般照明などの様々な分野で無機光源として広く用いられてきた。長寿命、低電力消費、速い応答速度などの利点により、発光ダイオードは、従来の光源を急激に代替してきた。
発光ダイオードは、表示装置において、主に、バックライト光源として用いられている。しかし、近年、マイクロＬＥＤ表示装置が、発光ダイオードを用いて直接画像を実現することができる次世代表示装置として開発されている。
一般に、表示装置は、青色、緑色、および赤色の混合色相を用いて様々な色相を実現する。表示装置は、青色、緑色、および赤色に対応するサブピクセル（ｓｕｂｐｉｘｅｌ）を有するピクセル（ｐｉｘｅｌ）を含み、特定のピクセルの色相は、その中のサブピクセルの色相に基づいて決定され、ピクセルの組み合わせによって画像を表示することができる。
マイクロＬＥＤ表示装置では、各サブピクセルに対応するマイクロＬＥＤが二次元平面上に配置されている。そのため、１つの基板に多数のマイクロＬＥＤを配置する必要がある。特に、異なる種類のマイクロＬＥＤのそれぞれが、青色、緑色、および赤色のサブピクセルに対応するため、異なる基板上に成長したマイクロＬＥＤを、１つの表示パネルに実装する場合がある。
本背景セクションで開示された上記の情報は、本発明の概念の背景を理解するためのものにすぎず、したがって、先行技術を構成しない情報を含んでいる場合がある。
マイクロＬＥＤは、その面積が約１０，０００μｍ２以下と非常に小さいため、この小さいサイズに起因する様々な問題がある。特に、そのサイズに起因して、特に数十万または数百万を超えるマイクロＬＥＤが必要とされるような表示パネルに実装することは難しく、欠陥のあるマイクロＬＥＤを良品のマイクロＬＥＤに置き換えることも難しい。
一つの例示的な実施形態に係る表示装置は、互いに離間された複数のピクセルタイル（ｐｉｘｅｌ ｔｉｌｅ）を含み、ピクセルタイルの各々は、基板と、基板の上に配置された複数の発光積層構造体（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｓｔａｃｋｅｄ ｓｔｒｕｃｔｕｒｅ）と、を含み、同じピクセルタイルの２つの隣接する発光積層構造体の間の距離は、異なるピクセルタイルの２つの隣接する発光積層構造体の間の最短距離と実質的に等しい。
ピクセルタイルの各々は、実質的に同じ形状を有していてもよい。
基板は、実質的に多角形状を有していてもよく、発光積層構造体は、多角形状の頂点に配置されていてもよい。
基板は、実質的に三角形状を有していてもよく、発光積層構造体は、三角形状の頂点に配置されてもよい。
発光積層構造体は、第１の方向および第１の方向と交差する第２の方向の少なくとも一方に沿って実質的に規則的に配置されていてもよい。
ピクセルタイルは、互いに異なる形状を有していてもよい。
基板は、シリコン基板を含んでいてもよい。
基板は、基板の上面および下面を貫通し、発光積層構造体と電気的に接続される貫通電極を含んでいてもよい。
発光積層構造体の各々は、順次重ねて配置され、異なる色の光を放出し、重畳する発光領域を有する複数のエピタキシャルサブユニット（ｅｐｉｔａｘｉａｌ ｓｕｂ−ｕｎｉｔ）を含み、エピタキシャルサブユニットの少なくとも１つは、エピタキシャルサブユニットの別の１つと異なる面積を有していてもよい。
エピタキシャルサブユニットの面積は、第１の方向に沿って徐々に減少していてもよい。
上部エピタキシャルサブユニットが、下部エピタキシャルサブユニットと完全に重畳していてもよい。
エピタキシャルサブユニットの各々から放出される光は、異なるエネルギーバンドを有し、光のエネルギーバンドは、第１の方向に沿って徐々に増加していてもよい。
エピタキシャルサブユニットの各々は、独立して駆動可能であってもよい。
下部エピタキシャルサブユニットから放出された光は、下部エピタキシャルサブユニットの上に配置されたエピタキシャルサブユニットを介して、表示装置の外部に放出されるように構成されていてもよい。
上部エピタキシャル積層体（ｕｐｐｅｒ ｅｐｉｔａｘｉａｌ ｓｔａｃｋ）は、下部エピタキシャル積層体（ｌｏｗｅｒ ｅｐｉｔａｘｉａｌ ｓｔａｃｋ）から放出された光の約８０％以上を透過するように構成されていてもよい。
エピタキシャルサブユニットは、第１の色相の光を放出するように構成された第１のエピタキシャル積層体と、第１のエピタキシャル積層体の上に配置され、第１の色相の光とは異なる波長バンドを有する第２の色相の光を放出する第２のエピタキシャル積層体と、第２のエピタキシャル積層体の上に配置され、第１の色相の光および第２の色相の光と異なる波長バンドを有する第３の色相の光を放出する第３のエピタキシャル積層体と、を含んでいてもよい。
第１の色相の光、前記第２の色相の光、および前記第３の色相の光は、それぞれ、赤色の光、緑色の光、および青色の光であってもよい。
第１のエピタキシャル積層体、第２のエピタキシャル積層体、および第３のエピタキシャル積層体の各々は、ｐ型半導体層と、ｐ型半導体層の上に配置された活性層と、活性層の上に配置されたｎ型半導体層と、を含んでいてもよい。
表示装置は、パッシブマトリクス方式およびアクティブマトリクス方式のうちの少なくとも１つで駆動されるように構成されていてもよい。
発光積層構造体の少なくとも１つは、約１０，０００μｍ２未満の表面積を有するマイクロＬＥＤを含んでいてもよい。
一つの例示的な実施形態に係る表示装置は、支持基板と、支持基板の上に配置された複数のピクセル領域（ｐｉｘｅｌ ｒｅｇｉｏｎ）と、を含み、ピクセル領域の各々は、複数の発光積層構造体を含み、発光積層構造体の各々は、支持基板の上に配置された第１のエピタキシャルサブユニット（ｅｐｉｔａｘｉａｌ ｓｕｂ−ｕｎｉｔ）と、第１のエピタキシャルサブユニットの上に配置された第２のエピタキシャルサブユニットと、第２のエピタキシャルサブユニットの上に配置された第３のエピタキシャルサブユニットと、を含み、第１のエピタキシャルサブユニットから生成された光は、第２のエピタキシャルサブユニットおよび第３のエピタキシャルサブユニットを介して表示装置の外部に放出されるように構成され、第２のエピタキシャルサブユニットから生成された光は、第３のエピタキシャルサブユニットを介して、表示装置の外部に放出されるように構成される。
各ピクセル領域内の発光積層構造体の１つは、ピクセル領域内の別の発光積層構造体と独立して選択され、および駆動されるように構成されていてもよい。
選択発光積層構造体（ｓｅｌｅｃｔｅｄ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｓｔａｃｋｅｄ ｓｔｒｕｃｔｕｒｅ）の第１のエピタキシャルサブユニット、第２のエピタキシャルサブユニット、および第３のエピタキシャルサブユニットは、それぞれ赤色の光、緑色の光、および青色の光を放出するように構成された第１のエピタキシャル積層体、第２のエピタキシャル積層体、および第３のエピタキシャル積層体を含んでいてもよい。
表示装置は、さらに、データ線および走査線を含み、選択発光積層構造体の第１のエピタキシャルサブユニット、第２のエピタキシャルサブユニット、および第３のエピタキシャルサブユニットは、同じデータ線に共通して接続され、異なる走査線に接続されていてもよい。
各ピクセル領域内の残りの非選択発光積層構造体（ｕｎｓｅｌｅｃｔｅｄ ｌｉｇｈｔ ｅｍｉｔｔｔｉｎｇ ｓｔａｃｋｅｄ ｓｔｒｕｃｔｕｒｅ）の第１のエピタキシャルサブユニット、第２のエピタキシャルサブユニット、および第３のエピタキシャルサブユニットは、データ線および走査線に接続され、各ピクセル領域内の残りの非選択発光積層構造体の第１のエピタキシャルサブユニット、第２のエピタキシャルサブユニット、および第３のエピタキシャルサブユニットは、作動中に非アクティブ状態になるように構成されていてもよい。
各ピクセル領域内の残りの非選択発光積層構造体の第１のエピタキシャルサブユニット、第２のエピタキシャルサブユニット、および第３のエピタキシャルサブユニットは、それぞれ、データ線および走査線から切断されていてもよい。
複数のピクセル領域は、実質的にマトリクス状で配置されていてもよく、同じ列の選択発光積層構造体の第１のエピタキシャルサブユニット、第２のエピタキシャルサブユニット、および第３のエピタキシャルサブユニットは、同じデータ線に接続され、同じ行の選択発光積層構造体の第３のエピタキシャルサブユニットは、それぞれ、同じ走査線に接続されてもよい。
発光積層構造体は、各ピクセル領域内の少なくとも２つの列および２つの行に沿って配置されていてもよい。
少なくとも１つの発光積層構造体は、さらに、第１のエピタキシャルサブユニットと支持基板との間に配置され、第１のエピタキシャルサブユニットとオーミック接触する反射電極を含んでいてもよい。
反射電極は、第１のエピタキシャルサブユニット、第２のエピタキシャルサブユニット、および第３のエピタキシャルサブユニットに共通して電気的に接続されていてもよい。
反射電極は、少なくとも２つのピクセル領域にわたって配置されていてもよい。
反射電極は、データ線を含んでいてもよい。
発光積層構造体の少なくとも１つは、さらに、第１のエピタキシャルサブユニットと第２のエピタキシャルサブユニットとの間に介在し、第１のエピタキシャルサブユニットとオーミック接触するオーミック電極を含んでいてもよい。
発光積層構造体の少なくとも１つは、さらに、第２のエピタキシャルサブユニットのｐ型半導体層とオーミック接触する第２のｐ透明電極と、第３のエピタキシャルサブユニットのｐ型半導体層とオーミック接触する第３のｐ透明電極と、を含んでいてもよい。
表示装置は、さらに、第１のエピタキシャルサブユニットと第２のエピタキシャルサブユニットとの間に介在し、第１のエピタキシャルサブユニットから生成された光を透過し、第２のエピタキシャルサブユニットから生成された光を反射する第１のカラーフィルタと、第２のエピタキシャルサブユニットと第３のエピタキシャルサブユニットとの間に介在し、第１のエピタキシャルサブユニットおよび第２のエピタキシャルサブユニットから生成された光を透過し、第３のエピタキシャルサブユニットから生成された光を反射する第２のカラーフィルタと、を含んでいてもよい。
第１のカラーフィルタおよび第２のカラーフィルタの各々は、ローパスフィルタ、バンドパスフィルタ、およびバンドストップフィルタのうちの少なくとも１つを含んでいてもよい。
表示装置は、さらに、支持基板と第１のエピタキシャルサブユニットとの間に介在する第１の接合層、第１のエピタキシャルサブユニットと第２のエピタキシャルサブユニットとの間に介在する第２の接合層、および第２のエピタキシャルサブユニットおよび第３のエピタキシャルとの間に介在する第３の接合層を含んでいてもよく、第２の接合層は、第１のエピタキシャルサブユニットから生成された光を透過するように構成されていてもよく、第３の接合層は、第１のエピタキシャルサブユニットおよび第２のエピタキシャルサブユニットから生成された光を透過するように構成されていてもよい。
表示装置は、さらに、第１のエピタキシャルサブユニット、第２のエピタキシャルサブユニット、および第３のエピタキシャルサブユニットの側面の少なくとも一部を覆う下部絶縁層を含んでいてもよい。
下部絶縁層は、第１のエピタキシャルサブユニット、第２のエピタキシャルサブユニット、および第３のエピタキシャルサブユニットから生成された光を遮断するように構成されていてもよい。
各ピクセル領域内の発光積層構造体は、実質的に同じ積層構造を有していてもよい。
発光積層構造体の少なくとも１つは、約１０，０００μｍ２未満の表面積を有するマイクロＬＥＤを含んでいてもよい。
第１のエピタキシャルサブユニットは、赤色の光、緑色の光、および青色の光のいずれか１つを放出するように構成され、第２のエピタキシャルサブユニットは、第１のエピタキシャルサブユニットとは異なる赤色の光、緑色の光、および青色の光の１つを放出するように構成され、第３のエピタキシャルサブユニットは、第１のエピタキシャルサブユニットおよび第２のエピタキシャルサブユニットとは異なる赤色の光、緑色の光、および青色の光の１つを放出するように構成されていてもよい。
上述の一般的な説明および以下の詳細な説明の両方は、例示的かつ説明的なものであり、特許請求の範囲に記載の本発明のさらなる説明を提供するように意図されたものと理解されるべきである。
本発明の原理およびいくつかの例示的な実施例に従って構築された発光積層構造体は、簡略化された方法で製造することができる構造を有する。例えば、例示的な実施形態に係るピクセルは、ＬＥＤを個別に実装するプロセスを不要にし、同時に実装されることを可能にする。
本発明の原理およびいくつかの例示的な実施例に従って構築された発光ダイオード、例えば、マイクロＬＥＤを用いた表示装置は、高レベルの色純度および色再現性を提供することを可能にする。
本発明の概念の追加の特徴は、以下の説明に記載され、部分的にはその説明から明らかになるか、または本発明の概念の実施によって理解される場合がある。
本発明のさらなる理解を提供するために含まれ、本明細書に組み込まれ、本明細書の一部を構成する添付の図面は、本発明の例示的な実施形態を示し、説明とともに発明の概念を説明する役割を有する。
一つの例示的な実施形態に係る発光積層構造体の断面図である。 一つの例示的な実施形態に係る発光積層構造体の断面図である。 一つの例示的な実施形態に係る発光積層構造体の断面図である。 一つの例示的な実施形態に係る表示装置のブロック図である。 一つの例示的な実施形態に係るパッシブマトリクス型表示装置の１つのサブピクセルの回路図である。 一つの例示的な実施形態に係るアクティブマトリクス型表示装置の１つのピクセルの回路図である。 一つの例示的な実施形態に係る表示装置の一部を示す平面図である。 一つの例示的な実施形態に係る図７のＡ−Ａ’線に沿って切断された断面図である。 別の例示的な実施形態に係る図７のＡ−Ａ’線に沿って切断された断面図である。 一つの例示的な実施形態に係る表示装置の一部の平面図である。 一つの例示的な実施形態に係る図７のピクセルタイルの１つの平面図である。 一つの例示的な実施形態に係る図１０の部分Ｐ２およびＰ３の平面図である。 図１１のＩ−Ｉ’線に沿って切断された断面図である。 一つの例示的な実施形態に係る基板の製造方法を示す断面図である。 一つの例示的な実施形態に係る基板の製造方法を示す断面図である。 一つの例示的な実施形態に係る基板の製造方法を示す断面図である。 一つの例示的な実施形態に係る基板の製造方法を示す断面図である。 一つの例示的な実施形態に係る基板の製造方法を示す断面図である。 一つの例示的な実施形態に係る基板上に第１から第３のエピタキシャル積層体を積層してピクセルを形成する方法を示す平面図である。 図１４Ａの線Ｉ−Ｉ’に沿って切断された断面図である。 一つの例示的な実施形態に係る基板上に第１から第３のエピタキシャル積層体を積層してピクセルを形成する方法を示す平面図である。 図１５Ａの線Ｉ−Ｉ’に沿って切断された断面図である。 一つの例示的な実施形態に係る基板上に第１から第３のエピタキシャル積層体を積層してピクセルを形成する方法を示す平面図である。 図１６Ａの線Ｉ−Ｉ’に沿って切断された断面図である。 一つの例示的な実施形態に係る基板上に第１から第３のエピタキシャル積層体を積層してピクセルを形成する方法を示す平面図である。 図１７Ａの線Ｉ−Ｉ’に沿って切断された断面図である。 一つの例示的な実施形態に係る基板上に第１から第３のエピタキシャル積層体を積層してピクセルを形成する方法を示す平面図である。 図１８Ａの線Ｉ−Ｉ’に沿って切断された断面図である。 一つの例示的な実施形態に係る基板上に第１から第３のエピタキシャル積層体を積層してピクセルを形成する方法を示す平面図である。 図１９Ａの線Ｉ−Ｉ’に沿って切断された断面図である。 一つの例示的な実施形態に係る基板上に第１から第３のエピタキシャル積層体を積層してピクセルを形成する方法を示す平面図である。 図２０Ａの線Ｉ−Ｉ’に沿って切断された断面図である。 一つの例示的な実施形態に係る基板上に第１から第３のエピタキシャル積層体を積層してピクセルを形成する方法を示す平面図である。 図２１Ａの線Ｉ−Ｉ’に沿って切断された断面図である。 一つの例示的な実施形態に係る基板上に第１から第３のエピタキシャル積層体を積層してピクセルを形成する方法を示す平面図である。 図２２Ａの線Ｉ−Ｉ’に沿って切断された断面図である。 一つの例示的な実施形態に係る基板上に第１から第３のエピタキシャル積層体を積層してピクセルを形成する方法を示す平面図である。 図２３Ａの線Ｉ−Ｉ’に沿って切断された断面図である。 一つの例示的な実施形態に係る基板上に第１から第３のエピタキシャル積層体を積層してピクセルを形成する方法を示す平面図である。 図２４Ａの線Ｉ−Ｉ’に沿って切断された断面図である。 一つの例示的な実施形態に係る基板上に第１から第３のエピタキシャル積層体を積層してピクセルを形成する方法を示す平面図である。 図２５Ａの線Ｉ−Ｉ’に沿って切断された断面図である。 一つの例示的な実施形態に係る表示装置の製造方法を示す平面図である。 一つの例示的な実施形態に係る表示装置の製造方法を示す平面図である。 一つの例示的な実施形態に係る表示装置の製造方法を示す平面図である。 一つの例示的な実施形態に係る表示装置の製造方法を示す平面図である。 一つの例示的な実施形態に係る発光積層構造体の概略的な断面図である。 発光積層構造体の製造方法を説明する概略的な断面図である。 発光積層構造体の製造方法を説明する概略的な断面図である。 発光積層構造体の製造方法を説明する概略的な断面図である。 発光積層構造体の製造方法を説明する概略的な断面図である。 発光積層構造体の製造方法を説明する概略的な断面図である。 一つの例示的な実施形態に係る表示装置の概略的な平面図である。 一つの例示的な実施形態に係る図３０の表示装置の回路図である。 図３０の表示装置の１つの発光積層構造体の拡大平面図である。 図３２のＡ−Ａ線に沿って切断された概略的な断面図である。 図３３のＢ−Ｂ線に沿って切断された概略的な断面図である。 一つの例示的な実施形態に係る表示装置の製造方法を示す概略的な平面図である。 一つの例示的な実施形態に係る表示装置の製造方法を示す概略的な平面図である。 一つの例示的な実施形態に係る表示装置の製造方法を示す概略的な平面図である。 一つの例示的な実施形態に係る表示装置の製造方法を示す概略的な平面図である。 一つの例示的な実施形態に係る表示装置の製造方法を示す概略的な平面図である。 一つの例示的な実施形態に係る表示装置の製造方法を示す概略的な平面図である。 一つの例示的な実施形態に係る表示装置の製造方法を示す概略的な平面図である。 一つの例示的な実施形態に係る表示装置の製造方法を示す概略的な平面図である。 一つの例示的な実施形態に係る表示装置の製造方法を示す概略的な平面図である。 一つの例示的な実施形態に係る表示装置の製造方法を示す概略的な平面図である。 一つの例示的な実施形態に係る表示装置の製造方法を示す概略的な平面図である。 別の例示的な実施形態に係る表示装置の回路図である。 別の例示的な実施形態に係る表示装置の回路図である。
以下の説明において、説明の目的のために、本発明の様々な例示的な実施形態または実施例の完全な理解を提供するために、多数の特定の詳細事項が説明される。本明細書で用いられる「実施形態」および「実施例」は、本明細書に開示される本発明の概念の１つまたは複数を使用するデバイスまたは方法の非限定的な例を示す相互交換可能な単語である。しかしながら、様々な例示的な実施形態が、これらの特定の詳細事項なく、または１つまたは複数の同等の構成で実施される場合があることは明らかである。他の例では、様々な例示的な実施形態を不必要に不明瞭にすることを避けるために、周知の構造およびデバイスがブロック図で示されている。さらに、様々な例示的な実施形態は異なる場合があるが、排他的である必要はない。例えば、例示的な実施形態の特定の形状、構成、および特性は、本発明の概念から逸脱することなく、別の例示的な実施形態で使用または実施されてもよい。
特に明示しない限り、示された例示的な実施形態は、本発明の概念が実際に実施され得るいくつかの方法の様々な詳細の例示的な特徴を提供するものとして理解されるべきである。したがって、特に明示しない限り、様々な実施形態の特徴、コンポーネント、モジュール、層、フィルム、パネル、領域、および／または態様など（以下、個別にまたは集合的に「要素」と称する）は、本発明の概念から逸脱することなく、他の方法で組み合わされ、分離され、交換され、および／または再配置されてもよい。
添付の図面における断面ハッチングおよび／または陰影の使用は、一般に、隣接する要素間の境界を明確にするために提供される。そのため、断面ハッチングまたは陰影の有無は、明示しない限り、要素の材料特性、寸法、割合、示された要素間の共通性、および／または任意の他の特性、属性、性質などに対する如何なる選好度または要求度を伝えるものではなく、または表すものではない。また、添付の図面では、要素のサイズおよび相対サイズは、明確性および／または説明目的のために誇張される場合がある。例示的な実施形態が異なって実施される場合、特定の工程順序は、説明された順序とは異なるように実行される場合がある。例えば、２つの連続して説明された工程は、実質的に同時に実行されてもよく、または説明された順序とは逆の順序で実行されてもよい。なお、同一の参照符号は同一の要素を表す。
層のような要素が、他の要素または層「上にある」か、それに「接続される」か、またはそれに「結合される」と記載された際には、上記の要素は、直接的に他の要素または層上にあるか、それに接続されるか、それに結合される場合があり、または、介在要素または層が存在する場合がある。しかし、要素または層が他の要素または層「上に直接あるか」、それに「直接接続されるか」、またはそれに「直接結合される」と記載された際には、介在要素または層が存在しない。そのため、「接続される」という用語は、介在要素がある状態またはない状態で、物理的な、電気的な、および／または流体的な接続を指す場合がある。また、Ｄ１軸、Ｄ２軸、およびＤ３軸は、ｘ、ｙ、およびｚ軸のような直交座標系の３つの軸に制限されず、より広い意味で解釈されてもよい。例えば、Ｄ１軸、Ｄ２軸、およびＤ３軸は、互いに直角であってもよく、または互いに直角ではない互いに異なる方向を表してもよい。本開示の目的のために、「Ｘ、Ｙ、およびＺのうちのすくなくとも１つ」および「Ｘ、Ｙ、およびＺからなる群から選択される少なくとも１つ」は、Ｘのみ、Ｙのみ、Ｚのみ、または、例えば、ＸＹＺ、ＸＹＹ、ＹＺ、およびＺＺなどのような、Ｘ、Ｙ、およびＺのうち２つ以上の任意の組み合わせと解釈される場合がある。本明細書で用いられる用語「および／または」は、結び付けられて記載された項目のうち１つまたは複数の任意のおよび全ての組み合わせを含む。
様々な形態の要素を説明するために、「第１の」、「第２の」などの用語が本明細書で用いられるが、これらの要素が、これらの用語によって限定されるべきではない。これらの用語は、１つの要素を他の１つの要素と区別するために用いられる。したがって、以下で述べられる第１要素は、本開示の教示を逸脱しない範囲内で第２要素と呼ぶことができる。
「下に」、「下側に」、「直下に」、「下部の」、「上に」、「上部の」、「上方に」、「より高い」、「側」（例えば、「側壁」など）などのような、空間的に相対的な用語は、説明の目的のために、そして、それにより、図面に示されたような１つの要素と他の要素（ら）との関係を説明するために、本明細書で用いられる場合がある。空間的に相対的な用語は、図面に示された方位に加え、使用中、作動中、および／または製造中の装置の互いに異なる方位を含むように意図される。例えば、図面で装置が回転されると、他の要素または特徴部の「下側に」または「下に」と説明された要素は、他の要素または特徴部の「上に」置かれるはずである。したがって、「下側に」という例示的な用語は、上および下の方位を共に含み得る。また、装置は、それ以外の方位に置かれることがあり（例えば、９０°回転され、または他の方位に置かれるなど）、このように、本明細書で用いられる空間的に相対的な用語は、その状況に応じて解釈されてもよい。
本明細書で用いられる専門用語は、特定の実施形態を説明するためのものであって、限定的なものではない。本明細書で用いられる単数形は、文脈で明確にそうでないことを示さない限り、複数の形態も含む。また、本明細書で用いられる「備えている」、「備える」、「含んでいる」、および／または「含む」という用語は、記載された特徴、整数、ステップ、作動、要素、構成要素、および／またはそのグループの存在を明示するが、１つまたは複数の他の特徴、整数、ステップ、作動、要素、構成要素、および／またはそのグループの存在または付加を排除しない。また、本明細書で用いられる用語「実質的に」、「約」、およびその他の類似の用語は、程度を表す用語ではなく近似度を表す用語として用いられ、このように、当該技術分野において通常の知識を有する者により認識可能な、測定、計算、および／または提供された値の固有偏差を説明するために用いられる。
様々な例示的な実施形態が、理想的な例示的な実施形態および／または中間構造物の概略的な例示図である、断面および／または分解例示図を参照して本明細書で説明される。そのため、例えば、製造技術および／または公差の結果として例示図の形状からの変形が予想される。したがって、本明細書に開示された例示的な実施形態は、特定の示された領域の形状に限定されると解釈されてはならず、例えば、製造に起因して発生する形状における偏差を含むと解釈されるべきである。このように、図面に示された領域は、本質的に概略的であってもよく、この領域の形状は、デバイスの領域の実際の形状を反映しないこともあり、このように、必ずしも限定的であることを意図しない。
他に定義されない限り、本明細書で用いられる（技術的または科学的な用語を含む）全ての用語は、本開示が属する技術分野において通常の知識を有する者によって通常理解されるものと同一の意味を有する。通常用いられる辞書で定義された用語のような用語は、関連技術の事情でその意味と一致する意味を有すると解釈されるべきであり、本明細書で明示的に定義されない限り、理想的であるか過度に形式的な観点で解釈されるべきではない。
本発明の原理に従って構築された発光積層構成された発光ステーク構造体（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｓｔａｋｅｄ ｓｔｒｕｃｔｕｒｅ）は、光源として様々なデバイスで使用される場合がある。本明細書で用いられる場合、例示的な実施形態に係る発光積層構造体または発光ダイオードは、当該技術分野で知られているような約１０，０００μｍ２未満の表面積を有するマイクロＬＥＤを含んでいてもよい。他の例示的な実施形態では、マイクロＬＥＤは、特定の用途に応じて、約４，０００μｍ２未満、または約２，５００μｍ２未満の表面積を有する場合がある。
図１は、一つの例示的な実施形態に係る発光積層構造体の断面図である。
図１に示すように、一つの例示的な実施形態に係る発光積層構造体は、順次積層された複数のエピタキシャル積層体を含む。エピタキシャル積層体は、基板１０上に配置される。
基板１０は、表面（ｆｒｏｎｔ ｓｕｒｆａｃｅ）および裏面（ｒｅａｒ ｓｕｒｆａｃｅ）を有する実質的に板状である。基板１０は、エピタキシャル積層体が実装される表面を有し、様々な形状を有してもよい。基板１０は、絶縁材料を含んでもよい。例えば、基板１０は、ガラス、石英、シリコン、有機ポリマー、または有機無機複合材料を含んでもよく、これらに限定されない。基板１０を形成する材料は、基板が絶縁性を有するものであれば特に限定されない。いくつかの例示的な実施形態では、配線部が基板１０上にさらに配置され、発光信号および共通電位を各エピタキシャル積層体に印加することができる。一つの例示的な実施形態において、アクティブマトリクス方式では、配線部に加えて、さらに薄膜トランジスタを含む駆動デバイスが基板１０上に配置され、各エピタキシャル積層体を駆動することができる。そのため、基板１０は、プリント回路基板または複合基板として提供されてもよく、ガラス、石英、シリコン、有機ポリマー、または有機無機複合材料上に配線部および／または駆動デバイスを形成することによって形成されていてもよい。
エピタキシャル積層体は、基板１０の表面に順次積層され、各エピタキシャル積層体は光を放出してもよい。
２つ以上のエピタキシャル積層体が基板１０上に配置され、互いに異なる波長バンドを有する光を放出してもよい。しかしながら、本発明の概念は、特定の数のエピタキシャル積層体に限定されず、エピタキシャル積層体は互いに異なるエネルギーバンドを有してもよい。
エピタキシャル積層体の各々は、様々なサイズを有することができる。一つの例示的な実施形態では、エピタキシャル積層体の少なくとも１つは、他のエピタキシャル積層体とは異なる面積を有してもよい。
エピタキシャル積層体が下部から上方向に順次積層されると、エピタキシャル積層体の面積が上方向に向かって小さくなる場合がある。２つの隣接するエピタキシャル積層体のうち、上部エピタキシャル積層体の少なくとも一部は、下部エピタキシャル積層体と重畳してもよい。いくつかの例示的な実施形態では、上部エピタキシャル積層体は下部エピタキシャル積層体と完全に重畳することがあり、この場合、平面視において、上部エピタキシャル積層体は、下部エピタキシャル積層体の領域内に配置されてもよい。
図１に示すように、一つの例示的な実施形態に係る発光積層構造体は、基板１０上に順次積層された３つのエピタキシャル積層体を含む。以下、基板１０上に順次積層された３つの層を、それぞれ、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０と呼ぶ。
第１、第２、および第３のエピタキシャル積層体２０、３０、および４０は、互いに異なるサイズを有してもよい。より具体的には、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０は、平面視で、互いに異なる面積を有し、および／または断面視で、互いに異なる幅を有してもよい。一つの例示的な実施形態では、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０の面積は、第１のエピタキシャル積層体２０、第２のエピタキシャル積層体３０、および第３のエピタキシャル積層体４０の順に徐々に減少してもよい。第２のエピタキシャル積層体３０は、第１のエピタキシャル積層体２０の一部の上に積層される。したがって、第１のエピタキシャル積層体２０の一部は、第２のエピタキシャル積層体３０によって覆われ、第１のエピタキシャル積層体２０の他の部分は、平面視で露出している。第３のエピタキシャル積層体４０は、第２のエピタキシャル積層体３０の一部の上に積層される。したがって、第２のエピタキシャル積層体３０の一部は、第３のエピタキシャル積層体４０によって覆われ、第２のエピタキシャル積層体３０の他の部分は、平面視で露出している。
第１、第２、および第３のエピタキシャル積層体２０、３０、および４０の面積は、様々な方法で変更されてもよい。例えば、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０の面積比は、約３：２：１であってもよく、これに限定されない。第１、第２、および第３のエピタキシャル積層体２０、３０、および４０の各々は、各エピタキシャル積層体からの光の量を考慮して、異なる面積を有してもよい。例えば、第３のエピタキシャル積層体４０から放出される光の量が少ない場合、第３のエピタキシャル積層体４０の面積比を相対的に大きくすることができる。
エピタキシャル積層体の各々は、可視光バンドの色相の光を放出してもよい。一つの例示的な実施形態では、最下部のエピタキシャル積層体から放出される光は、最も低いエネルギーバンドの最も長い波長を有する色相を有してもよく、エピタキシャル積層体から放出される色相の光の波長は、上方向に短くなってもよい。したがって、最上部のエピタキシャル積層体から放出される光は、最も高いエネルギーバンドの最も短い波長を有する色相を有していてもよい。例えば、第１のエピタキシャル積層体２０は第１の色相の光Ｌ１を放出し、第２のエピタキシャル積層体３０は第２の色相の光Ｌ２を放出し、第３のエピタキシャル積層体４０は第３の色相の光Ｌ３を放出する。第１、第２、および第３の色相の光Ｌ１、Ｌ２、およびＬ３は、異なる色相および異なる波長バンドを有してもよい。特に、第１、第２、および第３の色相の光Ｌ１、Ｌ２、およびＬ３は、互いに異なる波長バンドを有してもよく、一つの例示的な実施形態では、波長バンドは、第１の色相の光Ｌ１から第３の色相の光Ｌ３にかけて大きくなってもよい。
一つの例示的な実施形態では、第１の色相の光Ｌ１は赤色の光であってもよく、第２の色相の光Ｌ２は緑色の光であってもよく、第３の色相の光Ｌ３は青色の光であってもよい。しかしながら、本発明の概念はこれに限定されない。発光積層構造体が、当該技術分野で知られている約１０，０００μｍ２未満、または他の例示的な実施形態において、約４，０００μｍ２または２，５００μｍ２未満の表面積を有するマイクロＬＥＤを含む場合、マイクロＬＥＤの小さいフォームファクター（ｆｏｒｍ ｆａｃｔｏｒ）により、作動に悪影響を与えることなく、第１のエピタキシャル積層体２０は、赤色、緑色、および青色の光のうちのいずれか１つを放出してもよく、第２および第３のエピタキシャル積層体３０および４０は、赤色、緑色、および青色の光のうちの異なる１つを放出してもよい。
各エピタキシャル積層体は、基板１０に面していない方向に光を放出してもよい。この場合、１つのエピタキシャル積層体から放出された光は、直接的に、または光の光学経路に沿ってその上に配置された別のエピタキシャル積層体を介して外部に放出されることができる。本明細書で用いられるように、基板１０の表面に面する方向は、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０が積層される方向に対応してもよい。以下、基板１０の表面から離れる方向を「表面方向」または「上方向」とし、基板１０を向く方向を「裏面方向」または「下方向」とする。しかしながら、「上方」および「下方」という用語は、発光積層構造体の配置または積層方向に応じて変わり得る相対的な用語であってもよい。
各エピタキシャル積層体は、上方向に光を放射する。各エピタキシャル積層体から放出された光は、直接、またはその上に配置された別のエピタキシャル積層体を介して上方向に進んでもよい。一つの例示的な実施形態では、第１のエピタキシャル積層体２０から放出された光の一部は、その露出した上面を介して直接上方向に進み、第１のエピタキシャル積層体２０から放出された光の別の一部は、第２のエピタキシャル積層体３０を通過した後、上方向に進み、第１のエピタキシャル積層体２０から放出された光のさらに別の部分は、上方向に、第２および第３のエピタキシャル積層体３０および４０を通過した後、上方向に進む。また、第２のエピタキシャル積層体３０から放出された光の一部は、その露出した上面を介して直接上方向に進み、第２のエピタキシャル積層体３０から放出された光の別の一部は、第３のエピタキシャル積層体４０を通過した後、上向きに進む。第３のエピタキシャル積層体４０から放出された光は、直接上方向に進む。
一つの例示的な実施形態では、各エピタキシャル積層体は、その下に配置されたエピタキシャル積層体から放出された光のほとんどを透過する。特に、第１のエピタキシャル積層体２０から放出された光の一部は、第２のエピタキシャル積層体３０および第３のエピタキシャル積層体４０を通過した後に表面方向に進み、第２のエピタキシャル積層体３０から放出された光の一部は、第３のエピタキシャル積層体４０を通過した後に表面方向に進む。そのため、配置された最下部のエピタキシャル積層体を除き、他のエピタキシャル積層体の少なくとも一部または実質的に全体は、光透過性材料で形成されてもよい。本明細書で用いられ場合、「光透過性材料」という用語は、すべての光を透過する、もしくは所定の波長を有する光または所定の波長を有する光の一部を透過する材料をいう場合がある。一つの例示的な実施形態では、各エピタキシャル積層体は、その下に配置されたエピタキシャル積層体から放出された光の約６０％以上を透過してもよい。他の例示的な実施形態によれば、各エピタキシャル積層体は、その下に配置されたエピタキシャル積層体から放出された光の約８０％以上または約９０％以上を透過してもよい。
エピタキシャル積層体は、発光信号をエピタキシャル積層体に印加する信号線を、それぞれ独立して接続することにより、独立して駆動することができ、各エピタキシャル積層体から光が放出されるかどうかに応じて様々な色相を表示することができる。また、異なる波長を有する光を発光するエピタキシャル積層体は、互いに重畳して形成されるため、狭い面積で発光積層構造体を形成することができる。
図２は、一つの例示的な実施形態に係る発光積層構造体の断面図である。
図２に示すように、一つの例示的な実施形態に係る発光積層構造体は、各エピタキシャル積層体を独立して駆動するための配線部を含んでいてもよい。第１、第２、および第３のエピタキシャル積層体２０、３０、および４０の各々は、対応する第１、第２、および第３の接着層６１、６３、および６５を介在して基板１０上に配置されてもよい。第１の接着層６１は、導電性または非導電性材料を含んでもよい。いくつかの例示的な実施形態では、第１の接着層６１は、いくつかの領域で導電性を有し、その下に配置された基板１０と電気的に接続されてもよい。第１の接着層６１は、透明材料または不透明材料を含んでいてもよい。一つの例示的な実施形態では、基板１０が不透明材料を含み、配線部が基板１０上に形成される場合、第１の接着層６１は、不透明材料、例えば、様々なポリマー接着剤などの光吸収材料を含んでいてもよい。
第２および第３の接着層６３および６５は、非導電性材料を含んでいてもよく、光透過性材料を含んでいてもよい。例えば、第２および第３の接着層６３および６５は、光学的に透明な接着剤（ＯＣＡ）を含んでいてもよい。第２および第３の接着層６３および６５を形成する材料は、光学的に透明で、各エピタキシャル積層体を安定して接着することが可能な材料である限り、特に限定されない。例えば、第２および第３の接着層６３および６５は、ＳＵ−８のようなエポキシ系のポリマー、様々なレジスト、パリレン、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ベンゾシクロブテン（ＢＣＢ）などの有機材料、スピンオングラス（ＳＯＧ）ならびに酸化シリコンおよび酸化アルミニウムなどの無機材料などを含んでもよい。いくつかの例示的な実施形態では、接着材は導電性酸化物を含んでもよい。この場合、導電性酸化物は他の構成要素から絶縁されてもよい。有機材料が接着層として使用される場合、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０と基板１０とは、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０と基板１０との接着面に材料を塗布し、高真空状態の下で、高温および高圧を材料に加えることによって、互いに接着される。無機材料が接着層として使用される場合、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０と基板１０とは、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０と基板１０との接着面に無機材料を成膜し、化学的機械研磨（ＣＭＰ）を用いて無機材料を平坦化し、高真空状態の下で、無機材料の表面にプラズマ処理を施すことによって、互いに接着される。
第１、第２、および第３のエピタキシャル積層体２０、３０、および４０の各々は、ｐ型半導体層２５、３５、および４５、活性層２３、３３、および４３、ならびにｎ型半導体層２１、３１、および４１をそれぞれ含む。
第１のエピタキシャル積層体２０のｐ型半導体層２５、活性層２３、およびｎ型半導体層２１は、例えば、ヒ化アルミニウムガリウム（ＡｌＧａＡｓ）、リン化ガリウム砒素（ＧａＡｓＰ）、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、およびリン化ガリウム（ＧａＰ）などの赤色の光を放出することができる半導体材料を含んでもよく、これらに限定されない。
第１のｐ型コンタクト電極層２５ｐは、第１のエピタキシャル積層体２０のｐ型半導体層２５の下に配置されてもよい。第１のエピタキシャル積層体２０の第１のｐ型コンタクト電極層２５ｐは、金属材料の単層構造または多層構造を有してもよい。例えば、第１のｐ型コンタクト電極層２５ｐは、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｓｎ、Ｗ、Ｃｕ、またはそれらの合金などの金属を含んでもよい。第１のｐ型コンタクト電極層２５ｐは、第１のエピタキシャル積層体２０から上方向に放出される光の発光効率を向上させるため、反射率が高い金属を含んでもよい。
第１のｎ型コンタクト電極２１ｎは、第１のエピタキシャル積層体２０のｎ型半導体層上に配置されてもよい。第１のエピタキシャル積層体２０の第１のｎ型コンタクト電極２１ｎは、金属材料の単層構造または多層構造を有してもよい。例えば、第１のｎ型コンタクト電極２１ｎは、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｓｎ、Ｗ、Ｃｕ、またはこれらの合金などの金属を含んでもよく、これらに限定されることなく、他の導電性材料を含んでもよい。
第２のエピタキシャル積層体３０は、順に積層されたｐ型半導体層３５、活性層３３、およびｎ型半導体層３１を含む。ｐ型半導体層３５、活性層３３、およびｎ型半導体層３１は、例えば、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウム（ＧａＮ）、リン化ガリウム（ＧａＰ）、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、およびリン化アルミニウムガリウム（ＡｌＧａＰ）などの緑色の光を放出することができる半導体材料を含んでもよく、これらに限定されない。
第２のｐ型コンタクト電極層３５ｐは、第２のエピタキシャル積層体３０のｐ型半導体層３５の下に配置される。第２のｐ型コンタクト電極層３５ｐは、第１のエピタキシャル積層体２０と第２のエピタキシャル積層体３０との間、より詳細には、第２の接着層６３と第２のエピタキシャル積層体３０との間に配置される。
第２のｎ型コンタクト電極３１ｎは、第２のエピタキシャル積層体３０のｎ型半導体層上に配置されてもよい。第２のエピタキシャル積層体３０の第２のｎ型コンタクト電極３１ｎは、金属材料の単層構造または多層構造を有してもよい。例えば、第２のｎ型コンタクト電極３１ｎは、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｓｎ、Ｗ、Ｃｕ、またはそれらの合金などの金属、もしくは他の導電性材料を含んでもよい。
第３のエピタキシャル積層体４０は、順に積層されたｐ型半導体層４５、活性層４３、およびｎ型半導体層４１を含む。ｐ型半導体層４５、活性層４３、およびｎ型半導体層４１は、例えば、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、およびセレン化亜鉛（ＺｎＳｅ）などの青色の光を放出することができる半導体材料を含んでもよく、これらに限定されない。
第３のｐ型コンタクト電極層４５ｐは、第３のエピタキシャル積層体４０のｐ型半導体層４５の下に配置される。第３のｐ型コンタクト電極層４５ｐは、第２のエピタキシャル積層体３０と第３のエピタキシャル積層体４０との間、より詳細には、第３の接着層６５と第３のエピタキシャル積層体４０との間に配置される。
第３のｎ型コンタクト電極４１ｎは、第３のエピタキシャル積層体４０のｎ型半導体層上に配置されてもよい。第３のエピタキシャル積層体４０の第３のｎ型コンタクト電極４１ｎは、金属材料の単層構造または多層構造を有してもよい。例えば、第３のｎ型コンタクト電極４１ｎは、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｓｎ、Ｗ、Ｃｕ、またはそれらの合金などの金属、もしくは他の導電性材料を含んでもよい。
一つの例示的な実施形態では、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０の各ｎ型半導体層２１、３１、および４１ならびに各ｐ型半導体層２５、３５、および４５は、単層構造を有する。しかしながら、本発明の概念はこれに限定されず、半導体層は多層構造を有してもよく、超格子層を含んでもよい。第１、第２、および第３のエピタキシャル積層体２０、３０、および４０の活性層２３、３３、および４３は、単一量子井戸構造または多重量子井戸構造を有してもよい。
第２のｐ型コンタクト電極層３５ｐは、第２のエピタキシャル積層体３０を実質的に覆う領域を有してもよい。また、第３のｐ型コンタクト電極層４５ｐは、第３のエピタキシャル積層体４０を実質的に覆う領域を有してもよい。第２および第３のｐ型コンタクト電極層３５ｐおよび４５ｐは、その下に配置されたエピタキシャル積層体からの光を透過する透明な導電性材料を含んでいてもよい。例えば、第２および第３のｐ型コンタクト電極層３５ｐおよび４５ｐの各々は、透明導電性酸化物（ＴＣＯ）を含んでもよい。透明導電性酸化物は、酸化スズ（ＳｎＯ）、酸化インジウム（ＩｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、および酸化インジウムスズ亜鉛（ＩＴＺＯ）を含んでもよい。透明導電性酸化物は、蒸着器またはスパッタを使用する化学気相成長（ＣＶＤ）または物理気相成長（ＰＶＤ）によって成膜されてもよい。第２および第３のｐ型コンタクト電極層３５ｐおよび４５ｐは、約２０００Åから約２μｍの厚さを有し、後述の製造工程中にエッチストッパとして機能し、所定の透過率を満たす。
一つの例示的な実施形態では、第１、第２、および第３のｐ型コンタクト電極層２５ｐ、３５ｐ、および４５ｐは、共通線に接続されてもよい。共通線は、共通電圧が印加される配線である。また、発光信号線が、第１、第２、および第３のｎ型コンタクト電極２１ｎ、３１ｎ、および４１ｎのそれぞれに接続されてもよい。特に、共通電圧Ｓｃが、共通線を介して、第１のｐ型コンタクト電極層２５ｐ、第２のｐ型コンタクト電極層３５ｐ、および第３のｐ型コンタクト電極層４５ｐに印加され、発光信号が、発光信号線を介して、第１、第２、および第３のｎ型コンタクト電極２１ｎ、３１ｎ、および４１ｎに印加される。このようにして、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０は、独立して制御される。発光信号は、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０のそれぞれに対応する第１、第２、および第３の発光信号ＳＲ、ＳＧ、およびＳＢを含む。第１、第２、および第３の発光信号ＳＲ、ＳＧ、およびＳＢは、それぞれ赤色の光、緑色の光、および青色の光の発光に対応する信号であってもよい。
示された例示的な実施形態では、共通電圧が、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０のｐ型半導体層２５、３５、および４５に印加され、発光信号が、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０のｎ型半導体層２１、３１、および４１に印加される。しかしながら、本発明の概念はこれに限定されない。別の例示的な実施形態によれば、共通電圧は、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０のｎ型半導体層２１、３１、および４１に印加されてもよく、発光信号が、第１、第２および第３のエピタキシャル積層体２０、３０および４０のｐ型半導体層２５、３５および４５に印加されてもよい。
示された例示的な実施形態によれば、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０は、それに印加される発光信号に応答して駆動される。特に、第１のエピタキシャル積層体２０は、第１の発光信号ＳＲに応答して駆動され、第２のエピタキシャル積層体３０は、第２の発光信号ＳＧに応答して駆動され、第３のエピタキシャル積層体４０は、第３の発光信号ＳＢに応答して駆動される。この場合、第１、第２、および第３の発光信号ＳＲ、ＳＧ、およびＳＢは、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０に独立して印加され、そのため、第１、第２、および第３のエピタキシャル積層体スタック２０、３０、および４０は独立して駆動される。発光積層構造体は、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０から上方向に放出される第１、第２、および第３の色相の光の組み合わせによって様々な色相の光を提供することができる。
一つの実施形態に係る発光積層構造体は、複数のエピタキシャル積層体が互いに完全に重畳する構造と比較して、光抽出効率を向上させることができる。例えば、第１、第２、および第３のエピタキシャル積層体２０、３０、４０から放出され、他のエピタキシャル積層体を通過することなく上方向に進む光の量を増加させることができ、それにより光抽出効率を増加させることができる。
また、色相を表示する場合、一つの例示的な実施形態に係る発光積層構造体は、水平方向に離間した領域ではなく垂直方向に重畳する領域を介して異なる色相の光を有する光を放出する。より具体的には、異なる色相の光、例えば赤色、緑色、および青色の光を放出する従来の発光素子は、平面上で互いに離間し、フルカラー表示を実現する。このように、発光素子が水平方向に互いに離間しているため、従来の発光素子が占める面積は比較的大きい。一方、異なる色相の光を放出する一つの例示的な実施形態に係る発光素子は、実質的に同一の領域に順次積層されており、それによって、フルカラー表示は、従来技術よりも大幅に小さい領域で実現することができる。したがって、小面積で高解像度の表示装置を作製することができる。
また、従来の発光装置を積層して製造された場合にあっては、従来の発光装置は、各発光素子にコンタクト部を個別に形成することにより、例えば、発光素子を個別に別々に形成し、発光素子を配線で互いに接続することにより、製造され、これは発光装置の構造が複雑になり、したがって、発光装置の製造の複雑さが増加する。しかし、一つの例示的な実施形態に係る発光積層構造体は、１つの基板上に複数のエピタキシャル積層体を順次積層し、最小限の工程でエピタキシャル積層体にコンタクト部を形成し、配線部をエピタキシャル積層体に接続することによって製造することができる。また、従来の複数の発光素子ではなく、１つの発光積層構造体を実装しているため、一つの例示的な実施形態に係る表示装置の製造方法は、大幅に簡略化することができる。
一つの例示的な実施形態に係る発光積層構造体は、さらに、高純度および高効率の色相の光を提供するために様々な構成要素を含んでもよい。例えば、発光積層構造体は、相対的に短い波長を有する光が、相対的に長い波長を有する光を放出するエピタキシャル積層体に向かって進むことを防ぐために、波長通過フィルタを含んでもよい。
図３は、一つの例示的な実施形態に係る発光積層構造体の断面図である。示された例示的な実施形態に係る発光積層構造体は、上述した構成要素と実質的に同一であるため、重複を避けるために詳細な説明は省略する。
図３に示すように、一つの例示的な実施形態に係る発光積層構造体は、第１のエピタキシャル積層体２０と第２のエピタキシャル積層体３０との間に配置された第１の波長通過フィルタ７１を含んでもよい。
第１の波長通過フィルタ７１は、所定の波長の光を選択的に透過する。第１の波長通過フィルタ７１は、第１のエピタキシャル積層体２０から放出された第１の色相の光を透過し、第１の色相の光以外の光を遮断または反射してもよい。したがって、第１のエピタキシャル積層体２０から放出された第１の色相の光は上方向に進むが、第２および第３のエピタキシャル積層体３０および４０のそれぞれから放出された第２および第３の色相の光は第１のエピタキシャル積層体２０に向かって進まず、第１の波長通過フィルタ７１によって反射または遮断することができる。
第２および第３の色相の光は、第１の色相の光よりも相対的に短い波長および相対的に高いエネルギーを有する。第２および第３の色相の光が第１のエピタキシャル積層体２０に入射すると、追加の発光が第１のエピタキシャル積層体２０において誘発される場合がある。一つの例示的な実施形態によれば、第２および第３の色相の光が、第１の波長通過フィルタ７１によって第１のエピタキシャル積層体２０に入射することを防止してもよい。
一つの例示的な実施形態によれば、第２の波長通過フィルタ７３は、第２のエピタキシャル積層体３０と第３のエピタキシャル積層体４０との間に配置されてもよい。第２の波長通過フィルタ７３は、第１および第２のエピタキシャル積層体２０および３０のそれぞれから放出された第１および第２の色相の光を透過し、第１および第２の色相の光以外の光を遮断または反射してもよい。したがって、第１および第２のエピタキシャル積層体２０および３０のそれぞれから放出された第１および第２の色相の光は上方向に進むが、第３のエピタキシャル積層体４０から放出された第３の色相の光は、第２の波長通過フィルタ７３によって反射または遮断され、第１および第２のエピタキシャル積層体２０および３０に向かって進まないようにすることができる。
第３の色相の光は、第１および第２の色相の光の波長よりも相対的に短い波長および相対的に高いエネルギーを有する。第３の色相の光が第１および第２のエピタキシャル積層体２０および３０に入射すると、第１および第２のエピタキシャル積層体２０および３０において追加の発光が誘発される場合がある。一つの例示的な実施形態によれば、第３の色相の光は、第２の波長通過フィルタ７３によって第１および第２のエピタキシャル積層体２０および３０に入射することを防止してもよい。
第１および第２の波長通過フィルタ７１および７３は、様々な方法で形成することができる。第１の波長通過フィルタ７１および第２の波長通過フィルタ７３は、屈折率の異なる絶縁層を交互に積層して形成されてもよい。例えば、二酸化ケイ素（ＳｉＯ２）と二酸化チタン（ＴｉＯ２）を交互に積層し、二酸化ケイ素（ＳｉＯ２）と二酸化チタン（ＴｉＯ２）の積層厚さと積層数を調整することで、光の波長を決定することができる。いくつかの例示的な実施形態では、ＳｉＯ２、ＴｉＯ２、ＨｆＯ２、Ｎｂ２Ｏ５、ＺｒＯ２、およびＴａ２Ｏ５を、異なる屈折率を有する絶縁層として用いることもできる。
一つの例示的な実施形態に係る発光積層構造体は、さらに、高効率の均一な光を提供するために様々な構成要素を含んでもよい。例えば、様々な凹凸部が光出射面に形成されてもよい。より具体的には、凹凸部が、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０のうちの少なくとも１つのｎ型半導体層上に形成されてもよい。
一つの例示的な実施形態では、各エピタキシャル積層体の凹凸部が選択的に形成されてもよい。例えば、凹凸部が、第１のエピタキシャル積層体２０に配置されてもよく、第１および第３のエピタキシャル積層体２０および４０に凹凸部が配置されてもよく、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０に凹凸部が配置されてもよい。各エピタキシャル積層体の凹凸部は、それぞれｎ型半導体層上に配置されてもよく、これは、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０の発光面に対応してもよい。
凹凸部は、発光効率を向上することができる。凹凸部は、多角錐状、半球状、または粗さを有する面など様々な形状を有することができ、凹凸部がランダムに配置される。凹凸部は、様々なエッチングプロセスを通じてテクスチャ加工されてもよく、またはパターン化されたサファイア基板を用いて形成されてもよい。
第１、第２、および第３のエピタキシャル積層体２０、３０、および４０からの第１、第２、および第３の色相の光は、強度に差を有してもよく、強度の差は、視認性の差を引き起こす場合がある。一つの例示的な実施形態によれば、第１、第２、および第３のエピタキシャル積層体２０、３０、４０の発光面に選択的に形成された凹凸部により発光効率を向上させることができ、したがって、第１、第２、および第３の色相の光の間の視認性の差を低減することができる。例えば、赤色および／または青色に対応する色相の光は、緑色よりも視認性が低く、したがって、第１のエピタキシャル積層体２０および／または第３のエピタキシャル積層体４０をテクスチャリング（ｔｅｘｔｕｒｉｎｇ）することにより、視認性の差を低減することができる。特に、発光積層構造体の最下部から赤色の光が放出されるため、赤色の光の強度は相対的に小さい。この場合、第１のエピタキシャル積層体２０に凹凸部を形成すると、光効率を向上させることができる。
例示的な実施形態に係る発光積層構造体は、様々な色相を表示可能な発光素子として用いることができ、表示装置にピクセルとして用いられてもよい。
図４は、一つの例示的な実施形態に係る表示装置のブロック図である。
図４に示すように、一つの例示的な実施形態に係る表示装置は、テキスト、ビデオ、写真、および２次元または３次元イメージなどの任意の視覚情報を表示することができる。
表示装置は、画像を表示することができる複数のピクセル１１０を含む。各ピクセル１１０は、画像を表示する最小単位であってもよい。各ピクセル１１０は、一つの例示的な実施形態に係る発光積層構造体を含むことができ、白色の光および／またはカラーの光を放出することができる。
一つの例示的な実施形態では、各ピクセル１１０は、赤色の光を放出する第１のピクセル、緑色の光を放出する第２のピクセル、および青色の光を放出する第３のピクセルを含む。第１、第２、および第３のピクセルは、それぞれ、上述の発光積層構造体の第１、第２、および第３のエピタキシャル積層体に対応することができる。
ピクセル１１０は、マトリクス状に配列されてもよい。本明細書で用いられるように、「マトリクス状で」配置されるピクセル１１０は、行または列に沿って厳密に一列に配置されたピクセル１１０だけでなく、ピクセル１１０の位置を、例えば、ジグザグ状に変えながら、全体として実質的に行または列に沿って配置されたピクセル１１０もいう。
一つの例示的な実施形態に係る表示装置１００は、タイミングコントローラ３５０、走査ドライバ３１０、データドライバ３３０、配線部、およびピクセルを含む。各ピクセルは、配線部を介して、走査ドライバ３１０およびデータドライバ３３０に個別に接続されている。
タイミングコントローラ３５０は、表示装置１００を駆動するための様々な制御信号および画像データを外部ソース（例えば、画像データを送信するシステム）から受信する。タイミングコントローラ３５０は、受信された画像データを再配列し、再配列された画像データをデータドライバ３３０に印加してもよい。また、タイミングコントローラ３５０は、走査ドライバ３１０およびデータドライバ３３０を駆動するための走査制御信号およびデータ制御信号を生成し、生成された走査制御信号およびデータ制御信号を、それぞれ、走査ドライバ３１０およびデータドライバ３３０に印加してもよい。
走査ドライバ３１０は、タイミングコントローラ３５０から走査制御信号を受信し、走査制御信号に応答して走査信号を生成することができる。
データドライバ３３０は、タイミングコントローラ３５０からデータ制御信号および画像データを受信し、データ制御信号に応答してデータ信号を生成してもよい。
配線部は、複数の信号線を含む。例えば、配線部は、走査ドライバ３１０をピクセルに接続する走査線１３０Ｒ、１３０Ｇ、および１３０Ｂ（以下、走査線１３０と総称する）と、データドライバ３３０をピクセルと接続するデータ線１２０とを含む。走査線１３０は、それぞれピクセルに接続されてもよく、ピクセルに接続された走査線は、それぞれ、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂとして示されている。
配線部は、さらに、タイミングコントローラ３５０と走査ドライバ３１０、タイミングコントローラ３５０とデータドライバ３３０、または他の構成要素を互いに接続して対応する信号を送信する配線を含んでもよい。
走査線１３０は、走査ドライバ３１０によって生成された走査信号をピクセルに印加する。データドライバ３３０によって生成されたデータ信号は、データ線１２０に印加される。
ピクセルは、走査線１３０およびデータ線１２０に接続されている。ピクセルは、走査線１３０からの走査信号が印加されると、データ線１２０から供給されるデータ信号に応答して選択的に発光する。例えば、各ピクセルは、各フレーム期間中に、印加されたデータ信号に対応する輝度で発光する。黒の輝度に対応するデータ信号がピクセルに印加されると、ピクセルは、対応するフレーム期間中に発光せず、したがって、黒色を表示する。
いくつかの例示的な実施形態では、ピクセルは、パッシブマトリクス方式またはアクティブマトリクス方式で駆動することができる。表示装置がアクティブマトリクス方式で駆動される場合、表示装置１００には、走査信号およびデータ信号に加えて、第１および第２のピクセル電源がさらに供給されてもよい。
図５は、パッシブマトリクス型表示装置の１つのピクセルの回路図である。ピクセルは、例えば、赤色ピクセル、緑色ピクセル、および青色ピクセルのうちの１つであってもよく、図５は、第１のピクセル１１０Ｒを例として示している。第２および第３のピクセルは、第１のピクセルと実質的に同じ方法で駆動されるため、その詳細な説明は省略する。
図５に示すように、第１のピクセル１１０Ｒは、第１の走査線１３０Ｒとデータ線１２０との間に接続された発光素子１５０を含む。発光素子１５０は、第１のエピタキシャル積層体２０に対応することができる。ｐ型半導体層とｎ型半導体層との間に閾値電圧以上の電圧が印加されると、第１のエピタキシャル積層体２０は、印加された電圧のレベルに応じた輝度で発光する。特に、第１のピクセル１１０Ｒの発光は、第１の走査線１３０Ｒに印加される走査信号の電圧および／またはデータ線１２０に印加されるデータ信号の電圧を制御することによって制御することができる。
図６は、一つの例示的な実施形態に係るアクティブマトリクス型表示装置の１つのピクセルの回路図である。
表示装置がアクティブマトリクス型表示装置である場合、第１のピクセル１１０Ｒには、走査信号およびデータ信号に加えて、第１および第２のピクセル電源ＥＬＶＤＤおよびＥＬＶＳＳがさらに供給されてもよい。
図６に示すように、第１のピクセル１１０Ｒは、１つまたは複数の発光素子１５０と、発光素子１５０に接続されたトランジスタ部とを含む。
発光素子１５０は、第１のエピタキシャル積層体２０に対応することができ、発光素子１５０のｐ型半導体層は、トランジスタ部を介して第１のピクセル電源ＥＬＶＤＤに接続され、発光素子１５０のｎ型半導体層は、第２のピクセル電源ＥＬＶＳＳに接続されてもよい。第１のピクセル電源ＥＬＶＤＤと第２のピクセル電源ＥＬＶＳＳは、互いに異なる電位を有してもよい。例えば、第２のピクセル電源ＥＬＶＳＳは、第１のピクセル電源ＥＬＶＤＤの電位よりも少なくとも発光素子の閾値電圧だけ低い電位とすることができる。発光素子の各々は、トランジスタ部により制御された駆動電流に応じた輝度で発光する。
一つの例示的な実施形態によれば、トランジスタ部は、第１および第２のトランジスタＭ１およびＭ２、ならびに保持容量Ｃｓｔを含む。しかしながら、本発明の概念は、トランジスタ部の特定の構成に限定されず、トランジスタ部は、様々に変更されてもよい。
第１のトランジスタＭ１（スイッチングトランジスタ）は、データ線１２０に接続されたソース電極、第１のノードＮ１に接続されたドレイン電極、および第１の走査線１３０Ｒに接続されたゲート電極を含む。第１のトランジスタＭ１は、第１の走査線１３０Ｒを介して第１トランジスタＭ１をオンするのに十分な電圧の走査信号が供給されるとオンになり、データ線１２０と第１のノードＮ１を電気的に接続する。この場合、対応するフレームのデータ信号がデータ線１２０に印加され、データ信号は第１のノードＮ１に印加される。保持容量Ｃｓｔは、第１のノードＮ１に印加されたデータ信号で充電される。
第２のトランジスタＭ２（駆動トランジスタ）は、第１のピクセル電源ＥＬＶＤＤに接続されたソース電極、発光素子１５０のｎ型半導体層に接続されたドレイン電極、および第１のノードＮ１に接続されたゲート電極を含む。第２のトランジスタＭ２は、第１のノードＮ１の電圧に応答して、発光素子１５０に供給される駆動電流の量を制御することができる。
保持容量Ｃｓｔの一方の電極は第１のピクセル電源ＥＬＶＤＤに接続され、保持容量Ｃｓｔの他方の電極は第１のノードＮ１に接続されている。保持容量Ｃｓｔは、第１のノードＮ１に印加されたデータ信号に対応する電圧で充電され、次のフレームのデータ信号が供給されるまで充電された電圧を保持する。
図６のトランジスタは２つのトランジスタを含むが、本発明の概念は、トランジスタ部に含まれるトランジスタの数は限定されず、トランジスタ部の構成は様々に変更されてもよい。例えば、トランジスタ部は、３つ以上のトランジスタおよび２つ以上のコンデンサを含んでもよい。また、第１および第２のトランジスタ、保持容量、ならびに配線の構成については詳細を示していないが、第１および第２のトランジスタ、保持容量、ならびに配線などは、一つの例示的な実施形態に係る回路の実施の範囲内で様々な態様で設けられる場合がある。
ピクセルの構造は、本発明の概念の範囲内で様々な方法で変更されてもよく、ピクセルを含む表示デバイスは、様々な構造および方法で実施される場合がある。
図７は、一つの例示的な実施形態に係る表示装置の一部の平面図である。図８Ａは、一つの例示的な実施形態に係る図７のＡ−Ａ’線に沿って切断された断面図である。
図７および図８Ａに示すように、一つの例示的な実施形態に係る表示装置は、ベース基板１０１と、ベース基板１０１上に配置された複数のピクセルタイル１１０Ｔとを含む。
ベース基板１０１は、上面に配置されたピクセルタイル１１０Ｔと電気的に接続される配線部および／または駆動装置を含み、様々な材料を含んでいてもよい。例えば、ベース基板１０１は、ガラス、石英、シリコン、有機ポリマー、または有機無機複合材料を含んでいてもよく、いくつかの例示的な実施形態では、ベース基板１０１は、プリント回路基板であってもよい。ベース基板１０１に配置された配線部および／または駆動装置は、導電性材料を含んでいてもよい。
接着層６０は、ベース基板１０１とピクセルタイル１１０Ｔとの間に配置されてもよい。接着層６０の少なくとも一部は導電性を有してもよく、ベース基板１０１の配線部および／または駆動装置は、ピクセルタイル１１０Ｔの配線部または電極に接着層６０の導電部を介して接続されてもよい。一つの例示的な実施形態では、導電性を有する接着層としてはんだを用いてもよいが、本発明の概念はこれに限定されない。例えば、接着層の一部は、非導電性材料を含んでもよい。接着層は、透明材料または不透明材料を含んでいてもよい。
各ピクセルタイル１１０Ｔは、基板１０と、基板１０上に配置された複数のピクセル１１０とを含む。同じピクセルタイル１１０Ｔに配置されたピクセル１１０は、共通の工程を介して一緒に製造されてもよく、ピクセルタイル１１０Ｔは、表示装置の製造中に単一の物体として、移載または組み立て可能なユニットに対応することができる。
ピクセルタイル１１０Ｔのピクセル１１０は、ベース基板１０１の配線部および／または駆動装置に接続され、それによって、ピクセルタイル１１０Ｔのピクセル１１０の発光を制御することができる。
一つの例示的な実施形態では、ピクセル１１０は、例示的な実施形態に係る上述の発光積層構造体を有してもよい。以下、各ピクセルが発光積層構造体を含む場合、各発光積層構造体を「ピクセル」という場合がある。
基板１０は、様々な材料を含んでいてもよい。例えば、基板１０は、ガラス、シリコン、石英、有機ポリマー、または有機無機複合材料を含む本体と、本体上に配置され、導電性材料を含む配線部とを含んでいてもよい。配線部は、本体を貫通して画定されたビアの上面、下面、および／または内面に配置されてもよく、金属、金属合金、または導電性金属酸化物などの様々な材料を含んでもよい。一つの例示的な実施形態では、基板１０はシリコン基板であってもよく、基板１０の本体はシリコンを含んでいてもよく、配線およびパッド電極は、シリコン本体に画定されたビアの上面、下面、および内面に配置されてもよい。
基板１０は、様々な形状を有することができる。ピクセルタイル１１０Ｔの形状は、基板１０の形状に対応していてもよい。示された例示的な実施形態では、基板１０および基板１０に対応するピクセルタイル１１０Ｔは、実質的に三角形状を有する。しかし、基板１０およびピクセルタイル１１０Ｔの形状はこれに限定されず、他の様々な形状を有するように形成されてもよい。いくつかの例示的な実施形態では、基板１０の形状は、ピクセルタイル１１０Ｔの形状とは異なってもよい。基板１０は複数設けられてもよく、基板１０は互いに実質的に同じ形状を有していてもよい。
ピクセル１１０、例えば、発光積層構造体は、各基板１０上に配置されてもよい。ピクセル１１０は、基板１０の形状に応じて様々な方法で配置されてもよく、基板１０の中心から最も離れた位置に配置されてもよい。示された例示的な実施形態では、基板１０は実質的に三角形状を有し、ピクセル１１０は三角形状の頂点に対応する位置に配置されている。しかしながら、本発明の概念は、ピクセル１１０の特定の位置に限定されず、ピクセル１１０は、基板１０の中心または他の位置に配置されてもよい。
ピクセルタイル１１０Ｔは、ベース基板１０１上に実質的に等間隔で配置されている。例えば、ピクセルタイル１１０Ｔは、所定の方向、例えば、図７に示すように、ベース基板１０１の左側および右側を横切る第１の方向Ｄ１に実質的に規則的な間隔で配置されてもよい。また、ピクセルタイル１１０Ｔは、第１の方向Ｄ１と交差する方向、例えば、第２の方向Ｄ２に実質的に規則的な間隔で配置されてもよい。この場合、第１の方向Ｄ１および第２の方向Ｄ２は、ピクセルタイル１１０Ｔが三角形であれば、三角形の二辺に対応する。ピクセルタイル１１０Ｔは、表示装置上に実質的に規則的に配置される。一つの例示的な実施形態では、ピクセルタイル１１０Ｔは、ピクセルタイル１１０Ｔに配置されたピクセル１１０が実質的に規則的な間隔で配置されるように配置される。特に、特定のピクセルタイル１１０Ｔに配置されたピクセル１１０間の間隔が、所定の方向、例えば、第１の方向Ｄ１において隣接するピクセルタイル１１０Ｔの間隔と実質的に等しくなるように、ピクセルタイル１１０Ｔが配置される。このように、第１の方向Ｄ１に沿って配置され、同じピクセルタイル１１０Ｔに配置された２つのピクセル１１０が第１のピッチＰＴ１の間隔を有する場合、異なるピクセルタイル１１０Ｔに配置された２つの隣接するピクセル１１０は、第１のピッチＰＴ１と実質的に等しい間隔を有してもよい。この場合、基板１０の第１の方向Ｄ１における幅Ｄは、第１のピッチＰＴ１を有するピクセル１１０間の間隔よりも大きくてもよく、２つの基板１０の間の第１の方向Ｄ１における距離は、第１のピッチＰＴ１よりも小さくてもよい。同様に、第２の方向Ｄ２に沿って異なるピクセルタイル１１０Ｔに配置された隣接するピクセルは、第２のピッチＰＴ２で互いに離間している。
上述したように、ピクセル１１０は、表示装置の表示領域に実質的に規則的な間隔で配置されているため、ピクセル１１０によって覆われる発光領域は、実質的に同じであってもよい。例えば、繰り返し隣接して配置されたピクセルによって覆われる最小領域を単位領域１１０Ｄとして定義すると、表示装置は、それぞれが少なくとも１つの単位領域１１０Ｄを含む複数のピクセルタイル１１０Ｔを含むことができる。
各ピクセルタイル１１０Ｔは、単位領域１１０Ｄより大きい面積を有してもよい。したがって、一つの例示的な実施形態に係る表示装置は、全領域にわたって均一な品質の画像を提供することができる。
一つの例示的な実施形態では、ピクセルタイル１１０Ｔが配置される場合、ピクセルタイル１１０Ｔは、それらの形状に応じて上下反転または左右反転された後に配置されて、または各ピクセルタイルの中心に対して回転された後に配置されて、ピクセルタイル１１０Ｔが、表示装置の表示領域に均一に配置されるようにしてもよい。
図８Ｂは、別の例示的な実施形態に係る図７のＡ−Ａ’線に沿って切断された断面図である。
図７および図８Ｂに示すように、一つの例示的な実施形態に係る表示装置は、ベース基板１０１と、ベース基板１０１上に配置された複数のピクセルタイル１１０Ｔとを含む。各ピクセルタイル１１０Ｔは、基板１０と、基板１０に設けられた複数のピクセル１１０とを含む。ピクセル１１０は、ベース基板１０１と基板１０との間に設けられている。示された例示的な実施形態では、ベース基板１０１がその上に回路を含む場合、ピクセル１１０は、フリップチップとして設けられてもよく、これは、基板１０上の回路の配線に接合されていてもよい。
一つの例示的な実施形態では、ブラックマトリクス１０Ｂは、互いに隣接するピクセルタイル１１０Ｔの間に設けられてもよい。ピクセルタイル１１０Ｔの間にブラックマトリクス１０Ｂが設けられるので、ベース基板１０１とピクセルタイル１１０Ｔとの間の接着が改善され、隣接するピクセル１１０に通過する光からの混色が低減することができる。いくつかの例示的な実施形態では、図８Ｂのブラックマトリクス１０Ｂは、図８Ａの表示装置に形成されてもよい。
図７に戻ると、ピクセルタイル１１０Ｔの三角形状の頂点は、隣接するピクセルタイル１１０Ｔの三角形状の頂点の間に配置される。ピクセルタイル１１０Ｔの間にブラックマトリクスが設けられる場合、三角形状の各頂点に対応するブラックマトリクスの部分が弱くなり、それによりクラックが発生する場合がある。この場合、クラック部でピクセルタイル１００Ｔからの光が漏れ、漏れた光がピクセルタイル１００Ｔに形成された電極で反射または散乱され、表示装置のコントラストを低下させる場合がある。しかし、クラックが発生した場合でも、隣接するピクセルタイル１１０Ｔの三角形状の頂点の間に、ピクセルタイル１１０Ｔの三角形状の頂点を形成することにより、光の反射または散乱を最小限に抑えることができる。
図７および図８Ａに示す表示装置は、ピクセルタイル１１０Ｔを形成し、ピクセルタイル１１０Ｔを切断し、各ピクセルタイル１１０Ｔを移載することによって製造することができる。
図９は、図７、図８Ａ、および図９に示す表示装置の製造工程の１つを示す平面図である。
図７、図８Ａおよび図９に示すように、ピクセル１１０は、基板１０上に形成される。仮想的な切断線ＣＬが基板１０上に画定され、各ピクセルタイル１１０Ｔの形状およびサイズは、切断線ＣＬによって決定される。一つの例示的な実施形態では、ピクセル１１０は、各ピクセルタイル１１０Ｔに形成され、ピクセル１１０が形成される位置は、表示装置内のピクセル１１０の配置を考慮することによって決定されてもよい。基板１０上にピクセル１１０が形成されると、ピクセルタイル１１０Ｔが切断線ＣＬに沿って切断されて分離され、分離されたピクセルタイル１１０Ｔがベース基板１０１上に移載されて、図７ならびに図８Ａおよび図８Ｂに示すように配置され、表示装置を提供する。
一つの例示的な実施形態によれば、ピクセルタイル１１０Ｔがベース基板１０１上に個別に移載されるため、各ピクセルタイル１１０Ｔに配置されたピクセル１１０は、各ピクセルタイル１１０Ｔが移載されるときに実質的に同時に移載することができる。
一般に、表示装置の製造時に複数のピクセルが移載され、それによって、ピクセルの移載回数が非常に多くなる場合がある。しかしながら、例示的な実施形態によれば、ピクセルの移載回数は、各基板上に配置されたピクセルの数によって大幅に低減することができる。例えば、図９に示すように、基板１０上に３つのピクセルが配置されている場合、移載回数は、従来技術よりも約１／３ほど削減することができる。
また、従来の表示装置では、各色相、例えば、赤色、緑色、および青色のピクセルは、別々に形成され、ベース基板に移載される。しかし、例示的な実施形態によれば、ピクセルとして、赤色、緑色、および青色のピクセルが重畳する１つの発光積層構造体を用いているため、ピクセルを移載する移載回数は、従来技術よりもさらに約１／３ほど削減される。
また、従来のピクセルは、１つずつ移載されると、ピクセルが下方に配置された下部接着層の所定の位置からずれたり、ピクセルが下部接着剤への接着時に傾いたりするなどの不良が発生する場合がある。しかし、例示的な実施形態によれば、各ピクセルタイルの固定位置に配置されたピクセルは、ピクセルタイル単位でベース基板に移載されるため、上記不良を大幅に低減させることができる。
また、例示的な実施形態に係るピクセルタイルは、基板上の小さな領域に実質的に同時に集中的に形成され、その後比較的大きな領域に等間隔で配置されるため、表示装置を容易に製造することができる。これにより、当初から広い間隔でピクセルを配置する場合に比べて、ピクセルの配置や製造方法を簡略化することができ、表示装置の製造における生産性を向上させることができる。
各ピクセルタイルにおいて、ピクセルおよび配線部は、様々な形状で設けられていてもよく、以下でより詳細に説明する。
図１０は、図７ならびに図８Ａおよび図８Ｂのピクセルタイルの１つの平面図である。
図１０に示すように、３つのピクセル１１０、例えば、発光積層構造体は、基板１０上に配置される。発光積層構造体１１０は、三角形状の頂点に隣接する位置で基板１０上に配置される。示された例示的な実施形態では、発光積層構造体１１０を連結する点線で画定される三角形部が、単位領域１１０Ｄに対応する。
表示装置のベース基板１０１と電気的に接続するための複数のパッド部が、基板１０上に配置されている。パッド部は、各発光積層構造体１１０に発光信号および共通電圧を印加することができ、発光積層構造体１１０の数に対応して設けられていてもよい。示された例示的な実施形態では、３つの発光積層構造体１１０が設けられているので、３つのパッド部が設けられている。具体的には、発光信号を印加するための第１、第２、および第３のパッド２０Ｐ、３０Ｐ、および４０Ｐ、ならびに共通電圧を印加するための共通パッド５０Ｐが、発光積層構造体１１０の各々に設けられている。第１、第２、および第３のパッド２０Ｐ、３０Ｐ、および４０Ｐは、それぞれ、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂに接続され、共通パッド５０Ｐは、データ線１２０に接続されている。一つの例示的な実施形態では、パッドは、基板１０の上面および下面を貫通する貫通電極の形態で設けられる。
発光積層構造体１１０の各々に接続されたパッド部の各パッドは、基板１０上の様々な位置に配置されていてもよい。例えば、パッドの各々は、ピクセルタイル１１０Ｔの単位領域１１０Ｄ内に配置されていてもよく、単位領域１１０Ｄと基板１０の端部との間に配置されていてもよい。示された例示的な実施形態では、パッドの各々は、単位領域１１０Ｄの境界に配置されているが、本発明の概念は、パッドの特定の位置に限定されない。
一つの例示的な実施形態では、パッドの少なくともいくつかは、単位領域１１０Ｄおよび基板１０の端部に配置されてもよい。この場合、パッドは、ピクセルタイル１１０Ｔの中心に対して可能な限り回転対称に配置されてもよい。他の例示的な実施形態では、基板１０の中心から最も外側の位置に配置されるパッドは、可能な限り回転対称な位置に配置されてもよい。その結果、ピクセルタイル１１０Ｔがベース基板１０１上に接着される際に、パッド間の段差によりピクセルタイル１１０Ｔが傾くことを防止することができる。
図１０に示す発光積層構造体とパッドは、パッシブマトリクス型またはアクティブマトリクス型で駆動されてもよい。以下では、発光積層構造体とパッドが、一つの例示的な実施形態に係るパッシブマトリクス型ピクセルで駆動されるものとして説明する。
図１１は、一つの例示的な実施形態に係る図１０の部分Ｐ２およびＰ３の拡大図であり、図１２は、図１１のＩ−Ｉ’線に沿って切断した断面図である。
以下、平面視における発光積層構造体の配置について、主に図１０および図１１を参照して説明し、断面視における発光積層構造体の配置について、主に図１０および図１２を参照して説明する。
図１０、図１１、および図１２に示すように、一つの例示的な実施形態に係る発光積層構造体は、基板１０と、基板１０上に平面視において積層された複数のエピタキシャル積層体とを含む。
一つの例示的な実施形態では、基板１０は、例えばシリコンなどの様々な材料を含んでいてもよい。
パッド部は、基板１０上に配置され、第１、第２、および第３のパッド２０Ｐ、３０Ｐ、および４０Ｐ、ならびに共通パッド５０Ｐを含む。第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂならびにデータ線１２０を含む配線部と、第１、第２、および第３のパッド２０Ｐ、３０Ｐ、および４０Ｐならびに共通パッド５０Ｐを含むパッド部との間のコンタクトは、互いに実質的に同じであるので、第３の走査線１３０Ｂと第３のパッド４０Ｐとの間のコンタクトに対応する領域Ｐ３のみが、図１１および図１２に示されている。
基板１０に配置された第３のパッド４０Ｐは、基板１０の上面と下面とを貫通する貫通電極１１と、貫通電極１１上に配置された上部パッド電極１３と、貫通電極１１の下に配置された下部パッド電極１５とを含んでいてもよい。絶縁層８０が、基板１０の上面および下面、ならびに第３のパッド４０Ｐと基板１０との間に配置されている。
エピタキシャル積層体（または発光積層構造体）は、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０を含む。
第１のエピタキシャル積層体２０は最大の面積を有する。第２のエピタキシャル積層体３０は、第１のエピタキシャル積層体２０よりも面積が小さく、第１のエピタキシャル積層体２０の一部の上に配置されている。第３のエピタキシャル積層体４０は、第２のエピタキシャル積層体３０よりも面積が小さく、第２のエピタキシャル積層体３０の一部の上に配置されている。一つの例示的な実施形態では、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０は、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０の上面が順次露出されるように配置される。
配線部を第１、第２、および第３のエピタキシャル積層体２０、３０、および４０に接続するために、コンタクト部がピクセル内に配置される。一つの例示的な実施形態では、共通電圧が印加される第１、第２、および第３のエピタキシャル積層体２０、３０、および４０の極性半導体層の種類に応じて、ピクセルの積層構造が変更されてもよい。以下、一つの例示的な実施形態に係る第１、第２、第３のエピタキシャル積層体２０、３０、４０のｐ型半導体層に、共通電圧が印加されるものとして説明する。
第１、第２、および第３のエピタキシャル積層体２０、３０、および４０のそれぞれに発光信号を印加する第１、第２、および第３の発光信号線、ならびに第１、第２、および第３のエピタキシャル積層体２０、３０、および４０のそれぞれに共通電圧を印加する共通線が、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０に接続される。以下、第１、第２、および第３の発光信号線は、それぞれ、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂに対応し、共通線は、データ線１２０に対応するため、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂならびにデータ線１２０が、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０に接続されているものとして説明する。
一つの例示的な実施形態では、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂならびにデータ線１２０は、基板１０上の対応するパッドに向かう方向に延伸し、対応するパッドに接続されてもよい。しかしながら、本発明の概念は、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂならびにデータ線１２０が特定の方向に延伸することに限定されず、延伸する方向は、ピクセルおよびパッドの配置に応じて様々に変更されてもよい。
第１のｐ型コンタクト電極層２５ｐと第１のエピタキシャル積層体２０との間のオーミック接触のために、オーミック電極２５ｐ’が、第１のｐ型コンタクト電極層２５ｐが配置された発光領域に配置される。オーミック電極２５ｐ’は、様々な形状を有してもよく、複数設けられてもよい。一つの例示的な実施形態では、オーミック電極２５ｐ’は、第１のエピタキシャル積層体２０の下面に配置されるが、本発明の概念は、これに限定されない。オーミック電極２５ｐ’は、オーミック接触のための様々な材料を含んでいてもよい。例えば、ｐ型オーミック電極２５ｐ’に対応するオーミック電極２５ｐ’は、Ａｕ−Ｚｎ合金またはＡｕ−Ｂｅ合金を含んでいてもよい。この場合、オーミック電極２５ｐ’の材料は、Ａｇ、Ａｌ、およびＡｕよりも反射率が低いため、さらに反射電極を設けてもよい。追加の反射電極の材料としては、ＡｇまたはＡｕを用いてもよく、隣接する構成要素との接着のための接着層として、Ｔｉ、Ｎｉ、Ｃｒ、またはＴａを含む層を設けてもよい。この場合、接着層は、ＡｇまたはＡｕを含む反射電極の上面および下面に薄く成膜させてもよい。
第１のｎ型コンタクト電極２１ｎは、第１のエピタキシャル積層体２０上に配置されている。第１の走査線１３０Ｒは、第１のｎ型コンタクト電極２１ｎに接続されている。第２のｎ型コンタクト電極３１ｎは、第２のエピタキシャル積層体３０上に配置されている。第２の走査線１３０Ｇは、第２のｎ型コンタクト電極３１ｎに接続されている。第３のｎ型コンタクト電極４１ｎは、第３のエピタキシャル積層体４０上に配置されている。第３の走査線１３０Ｂは、第３のｎ型コンタクト電極４１ｎに接続されている。
第２のエピタキシャル積層体３０の片側の一部が除去されて、第２のｐ型コンタクト電極３５ｐｃが形成されている。第２のｐ型コンタクト電極３５ｐｃは、データ線１２０に接続されている。第３のｐ型コンタクト電極４５ｐｃは、データ線１２０に接続されている。データ線１２０は、第１および第２のコンタクトホールＣＨ１およびＣＨ２を介して、第１のｐ型コンタクト電極層２５ｐに接続されている。これにより、第１、第２、および第３のｐ型コンタクト電極層２５ｐ、３５ｐ、および４５ｐがデータ線１２０に電気的に接続され、データ線１２０を介して共通電圧が印加される。
一つの例示的な実施形態では、第１、第２、および第３のｎ型コンタクト電極２１ｎ、３１ｎ、および４１ｎは、それぞれ、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂに容易に接続される比較的広い面積を有する。第１、第２、および第３のｎ型コンタクト電極２１ｎ、３１ｎ、および４１ｎは様々な形状を有して形成されてもよく、第１、第２、および第３のｎ型コンタクト電極２１ｎ、３１ｎ、および４１ｎは実質的に円形を有する（図１４Ａ参照）。第１、第２、および第３のｎ型コンタクト電極２１ｎ、３１ｎ、および４１ｎから一方向に延伸した延伸部は、第１、第２、および第３のｎ型コンタクト電極２１ｎ、３１ｎ、および４１ｎとともに設けられてもよい。延伸部は、第１のエピタキシャル積層体２０のｎ型半導体層に均一な電流を供給し、第１、第２、および第３のｎ型コンタクト電極２１ｎ、３１ｎ、および４１ｎから実質的に一方向に延伸してもよい。延伸部は、様々な形状を有して形成されてもよく、示された例示的な実施形態では、延伸部は、棒のような細長い形状を有する。
第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂは第１、第２、および第３のパッド２０Ｐ、３０Ｐ、および４０Ｐに接続され、データ線１２０は共通パッド５０Ｐに接続されている。特に、第１の走査線１３０Ｒの一端は第１のｎ型コンタクト電極２１ｎに接続され、第１の走査線１３０Ｒの他端は第１のパッド２０Ｐに接続されている。第２の走査線１３０Ｇの一端は第２のｎ型コンタクト電極３１ｎに接続され、第２の走査線１３０Ｇの他端は第２のパッド３０Ｐに接続されている。第３の走査線１３０Ｂの一端は第３のｎ型コンタクト電極４１ｎに接続され、第３の走査線１３０Ｂの他端は第３のパッド４０Ｐに接続されている。データ線１２０の一端は第１、第２、および第３のｐ型コンタクト電極層２５ｐ、３５ｐ、および４５ｐに接続され、データ線１２０の他端は共通パッド５０Ｐに接続されている。
接着層、ｐ型コンタクト電極層、および波長通過フィルタは、基板１０と第１のエピタキシャル積層体２０との間、第１のエピタキシャル積層体２０と第２のエピタキシャル積層体３０との間、および第２のエピタキシャル積層体３０と第３のエピタキシャル積層体４０との間に配置されてもよい。以下、ピクセルについて、一つの例示的な実施形態に係る積層順序に従って説明する。
一つの例示的な実施形態によれば、基板１０が設けられ、第１のエピタキシャル積層体２０は、第１の接着層６１を間に介在して基板１０上に配置される。
第１のエピタキシャル積層体２０は、ｐ型半導体層、活性層、およびｎ型半導体層を含み、これらは下部から順に上方向に積層される。
第１の絶縁層８１は、基板１０に面する第１のエピタキシャル積層体２０の下面に配置される。第１の絶縁層８１は、第１の絶縁層８１を貫通して画定される、少なくとも１つのコンタクトホールが設けられている。オーミック電極２５ｐ’は、コンタクトホール内に配置され、第１のエピタキシャル積層体２０のｐ型半導体層と接触する。オーミック電極２５ｐ’は、様々な材料を含んでいてもよい。
オーミック電極２５ｐ’は、第１のｐ型コンタクト電極層２５ｐと接触している。第１のｐ型コンタクト電極層２５ｐは、第１の絶縁層８１と第１の接着層６１との間に配置されている。
第１のｐ型コンタクト電極層２５ｐは、第１のエピタキシャル積層体２０、特に第１のエピタキシャル積層体２０の発光領域と重なり、平面視で発光領域のほとんどまたはすべてを覆うように設けられていてもよい。第１のｐ型コンタクト電極層２５ｐは、第１のエピタキシャル積層体２０から放出された光を反射する反射材料を含んでいてもよい。また、第１の絶縁層８１は、第１のエピタキシャル積層体２０からの光の反射が容易に行われるように反射性を有していてもよい。例えば、第１の絶縁層８１は、無指向性反射板（ｏｍｎｉ−ｄｉｒｅｃｔｉｏｎａｌ ｒｅｆｌｅｃｔｏｒ：ＯＤＲ）構造を有することができる。
さらに、第１のｐ型コンタクト電極層２５ｐは、第１のエピタキシャル積層体２０から放出される光に対する反射率が最大になるように、第１のエピタキシャル積層体２０から放出される光に対する反射率が高い金属を含んでいてもよい。例えば、第１のエピタキシャル積層体２０が赤色の光を放出する場合、第１のｐ型コンタクト電極層２５ｐは、赤色の光に対して高い反射率を有するＡｕ、Ａｌ、またはＡｇなどの金属を含んでもよい。Ａｕの場合、第２および第３のエピタキシャル積層体３０および４０から放出される光、例えば、緑色の光および青色の光に対する反射率は高くなく、したがって、第２および第３のエピタキシャル積層体３０および４０から放出される光によって引き起こされる混色を防止することができる。
第１のｎ型コンタクト電極２１ｎは、第１のエピタキシャル積層体２０の上面に配置されている。第１のｎ型コンタクト電極２１ｎは、導電性材料を含んでもよい。一つの例示的な実施形態では、第１のｎ型コンタクト電極２１ｎは、様々な金属材料およびその合金、例えば、Ａｕ−Ｔｅ合金またはＡｕ−Ｇｅ合金を含んでいてもよい。
第２の接着層６３は、第１のエピタキシャル積層体２０上に配置され、第１の波長通過フィルタ７１、第２のｐ型コンタクト電極層３５ｐ、および第２のエピタキシャル積層体３０は、第２の接着層６３上に順次配置される。
第１の波長通過フィルタ７１は、第１のエピタキシャル積層体２０の発光領域の一部を覆い、第２のエピタキシャル積層体３０が配置される領域と重畳するように、第１のエピタキシャル積層体２０の上面の一部に配置されている。
第２のエピタキシャル積層体３０は、ｐ型半導体層、活性層、およびｎ型半導体層を含み、これらは下部から上方向に順次積層されている。
第２のエピタキシャル積層体３０は、部分的に除去されて、第２のｐ型コンタクト電極層３５ｐの一部を露出させる。第２のｐ型コンタクト電極３５ｐｃは、第２のエピタキシャル積層体３０の一部が除去された領域の第２のｐ型コンタクト電極層３５ｐ上に配置されている。第２のｎ型コンタクト電極３１ｎは、第２のエピタキシャル積層体３０上に配置されている。
第３の接着層６５は、第２のエピタキシャル積層体３０上に配置され、第２の波長通過フィルタ７３、第３のｐ型コンタクト電極層４５ｐ、および第３のエピタキシャル積層体４０は、第３の接着層６５上に順次配置されている。
第２の波長通過フィルタ７３は、第２のエピタキシャル積層体３０の発光領域の一部を覆い、第３のエピタキシャル積層体４０が配置される領域と重畳するように、第２のエピタキシャル積層体３０の上面の一部に配置されている。
第３のエピタキシャル積層体４０は、ｐ型半導体層、活性層、およびｎ型半導体層を含み、これらは下部から上方向に順次積層されている。
第３のエピタキシャル積層体４０は部分的に除去されて、第３のｐ型コンタクト電極層４５ｐの一部を露出させる。第３のｐ型コンタクト電極４５ｐｃは、第３のエピタキシャル積層体４０の一部が除去された領域の第３のｐ型コンタクト電極層４５ｐ上に配置されている。第３のｎ型コンタクト電極４１ｎは、第３のエピタキシャル積層体４０上に配置されている。
第２の絶縁層８３は、第３のエピタキシャル積層体４０が形成される基板１０上に配置されている。第２の絶縁層８３は、これに限定されないが、様々な有機／無機絶縁材料を含んでもよい。例えば、第２の絶縁層８３は、窒化シリコンまたは酸化シリコンなどの無機絶縁材料、もしくはポリイミドなどの有機絶縁材料を含んでもよい。
第１の絶縁層８１は、第１のｐ型コンタクト電極層２５ｐ、第２および第３のｐ型コンタクト電極３５ｐｃおよび４５ｐｃ、第１、第２、および第３のｎ型コンタクト電極層２１ｎ、３１ｎ、および４１ｎ、第１、第２、および第３のパッド２０Ｐ、３０Ｐ、および４０Ｐ、ならびに共通パッド５０Ｐの上面を露出させるコンタクトホールが形成されている。第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂは、それぞれ、第１、第２、および第３のｎ型コンタクト電極２１ｎ、３１ｎ、および４１ｎに接続されている。第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂは、第１、第２、および第３のパッド２０Ｐ、３０Ｐ、および４０Ｐが形成される領域まで延伸し、第１、第２、および第３のパッド２０Ｐ、３０Ｐ、および４０Ｐ上に画定されたコンタクトホール（例えば、第３のコンタクトホール）を介して、第１、第２、および第３のパッド２０Ｐ、３０Ｐ、および４０Ｐに接続されている。データ線１２０は、第１および第２のコンタクトホールＣＨ１およびＣＨ２を介して、第１のｐ型コンタクト電極層２５ｐ、ならびに第２および第３のｐ型コンタクト電極３５ｐｃおよび４５ｐｃに接続されている。データ線１２０は、共通パッド５０Ｐが形成されている領域まで延伸し、共通パッド５０Ｐ上に画定されたコンタクトホールを介して、共通パッド５０Ｐに接続されている。一つの例示的な実施形態では、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂならびにデータ線１２０は、第２の絶縁層８３上に配置され、第１、第２、および第３のパッド２０ｐ、３０ｐ、および４０ｐが形成された領域のコンタクトホールに接続されてもよく、その領域では、第１の絶縁層８１の一部が除去されて上部パッド電極１３が露出している。
いくつかの例示的な実施形態では、凹凸部が、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０の上面に選択的に形成されてもよい。凹凸部は、発光領域に対応する領域のみに配置してもよく、各半導体層の上面の全体に配置してもよい。
いくつかの例示的な実施形態では、発光積層構造体の側面に対応する第２の絶縁層８３の側部に、非透光層がさらに配置されてもよい。非透光層は、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０からの光が、発光積層構造体の側面を通って出ることを防ぐための光遮断層として機能することができる。このため、非透光層は、光を吸収または反射する材料を含んでいてもよい。
非透光層は、単層または多層の金属を有してもよい。例えば、非透光層は、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｓｎ、Ｗ、およびＣｕの金属、またはそれらの合金を含む様々な材料を含んでいてもよい。
一つの例示的な実施形態では、非透光層は、金属または金属合金を分離層として用いて、第２の絶縁層８３の側面に配置されてもよい。
一つの例示的な実施形態では、非透光層は、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂならびにデータ線１２０の少なくとも１つを、発光積層構造体の側面に沿って延伸することによって設けられてもよい。この場合、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂならびにデータ線１２０の少なくとも１つから延伸する非透光層は、他の導電性構成要素から絶縁されてもよい。
また、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、１３０Ｂならびにデータ線１２０のうちの少なくとも１つと同じ工程で形成され、同じ材料を用い、同じ層に配置される非透光層は、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂならびにデータ線１２０とは別に設けられてもよい。
他の例として、非透光層が別に設けられない場合、第２の絶縁層８３が非透光層として機能してもよい。この場合、第２の絶縁層８３は、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０の上部（例えば、表面方向）に対応する領域に配置されなくてもよく、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０から放出された光は、表面方向に進むことができる。
非透光層は、光を吸収または反射して光の透過を遮断するものであれば特に限定されない。いくつかの例示的な実施形態では、非透光層は、分布ブラッグ反射器（ＤＢＲ）誘電体ミラー、絶縁層上に形成された金属反射層、または黒色有機ポリマー層であってもよい。非透光層として金属反射層を用いる場合、金属反射層は、他のピクセルの構成要素と電気的に絶縁されたフローティング状態であってもよい。
ピクセルの側面に非透光層を設けることにより、特定のピクセルから放出された光が隣接するピクセルに影響を与えること、または隣接するピクセルから放出する光と混色することを防ぐことができる。
上述の構造のピクセルは、基板１０上に第１、第２、および第３のエピタキシャル積層体２０、３０、および４０を順次積層して製造することができる。以下、基板１０を準備する工程について説明し、その後、基板１０上に発光積層構造体を形成する工程について詳細に説明する。
図１３Ａ〜図１３Ｅは、一つの例示的な実施形態に係る基板の製造方法を示す断面図である。図１４Ａ、図１５Ａ、図１６Ａ、図１７Ａ、図１８Ａ、図１９Ａ、図２０Ａ、図２１Ａ、図２２Ａ、図２３Ａ、図２４Ａ、および図２５Ａは、基板上に第１から第３のエピタキシャル積層体を積層してピクセルを形成する方法を示す平面図である。図１４Ｂ、図１５Ｂ、図１６Ｂ、図１７Ｂ、図１８Ｂ、図１９Ｂ、図２０Ｂ、図２１Ｂ、図２２Ｂ、図２３Ｂ、図２４Ｂおよび図２５Ｂは、それぞれ、図１４Ａ、図１５Ａ、図１６Ａ、図１７Ａ、図１８Ａ、図１９Ａ、図２０Ａ、図２１Ａ、図２２Ａ、図２３Ａ、図２４Ａ、および図２５ＡのＩ−Ｉ’線に沿って切断された断面図である。
図１３Ａに示すように、基板１０が準備され、エッチングされて、その中にトレンチが形成される。基板１０はシリコンを含んでいてもよく、トレンチはディープシリコンエッチング法（ｄｅｅｐ ｓｉｌｉｃｏｎ ｅｔｃｈ ｍｅｔｈｏｄ）などによって形成されてもよい。
図１３Ｂに示すように、絶縁層８０は、熱処理プロセスまたはプラズマＣＶＤ（ＰＥＣＶＤ）プロセスを用いて基板１０上に形成される。絶縁層８０は、これに限定されないが、酸化シリコン層であってもよい。
図１３Ｃに示すように、基板１０上に金属層ＭＬを形成する。金属層ＭＬは、絶縁層８０が形成された基板１０上にシード金属をスパッタ法を用いて成膜し、シード金属をメッキすることにより形成される。シード金属としては、ＣｒとＣｕ、ＴｉとＣｕ、またはＳｎとＣｕを用いることができる。
図１３Ｄに示すように、基板１０の上面および下面を研磨して貫通電極１１を形成する。研磨工程は、化学的機械研磨（ＣＭＰ）工程などによって行われてもよい。これにより、基板１０の両面を貫通する貫通電極１１が形成され、絶縁層８０が基板１０と貫通電極１１との間に介在する。
図１３Ｅに示すように、絶縁層８０が、基板１０の上面および下面のそれぞれに形成され、開口部を画定するように絶縁層８０がパターニングされる。上部パッド電極１３および下部パッド電極１５が、絶縁層８０の開口部に形成されてもよい。
一つの例示的な実施形態において、上部パッド電極１３および下部パッド電極１５は、平面視において実質的に同じ面積を有してもよい。しかしながら、本発明の概念はこれに限定されない。例えば、下部パッド電極１５の面積は、上部パッド電極１３の面積よりも大きくてもよい。下部パッド電極１５の面積が相対的に大きい場合、表示装置の製造時にピクセルタイルが傾く可能性が低くなり、ピクセルタイルとベース基板との接触の安定性が向上する。
上部パッド電極１３および下部パッド電極１５は、様々な金属および金属合金で形成されてもよく、単層または多層構造を有してもよい。上部パッド電極１３および下部パッド電極１５は、貫通電極への接着のために、Ｃｒ、Ｔｉ、またはＮｉなどの金属を含む接着金属層を含んでもよく、ＴｉＮ、ＴｉＷ、Ｔｉ、またはＮｉを含むバリア層が設けられてもよい。また、Ａｕ薄膜が、上部パッド電極１３と下部パッド電極１５の最外周にさらに配置され、酸化を防止してもよい。
図１４Ａおよび図１４Ｂに示すように、第１、第２、および第３のエピタキシャル積層体２０、３０、および４０が、基板１０上に順次形成される。
第１のエピタキシャル積層体２０およびオーミック電極２５ｐ’は、第１の仮基板上に形成される。第１の仮基板は、その上に第１のエピタキシャル積層体２０を成長することが可能な半導体基板、例えば、ガリウムヒ素（ＧａＡｓ）基板であってもよい。第１のエピタキシャル積層体２０は、第１の仮基板上に、ｎ型半導体層、活性層、およびｐ型半導体層を形成することによって製造される。第１の絶縁層８１は第１の仮基板上に形成され、オーミック電極２５ｐ’が、第１の絶縁層８１に形成されたコンタクトホール内に形成される。
オーミック電極２５ｐ’は、第１の仮基板上に第１の絶縁層８１を形成し、フォトレジストをコーティングし、フォトレジストをパターニングし、パターニングされたフォトレジスト上にオーミック電極２５ｐ’の材料を成膜し、フォトレジストパターンをリフトオフすることによって形成されてもよい。しかしながら、本発明の概念は、オーミック電極２５ｐ’を形成する特定の方法に限定されない。別の例示的な実施形態では、オーミック電極２５ｐ’は、第１の絶縁層８１を形成し、フォトリソグラフィプロセスを用いて第１の絶縁層８１をパターニングし、オーミック電極２５ｐ’の材料を用いてオーミック電極２５ｐ’の層を形成し、フォトリソグラフィプロセスを用いてオーミック電極２５’の層をパターニングすることによって形成されてもよい。
第１のｐ型コンタクト電極層２５ｐ、例えば、データ線１２０は、オーミック電極２５ｐ’が形成された第１の仮基板上に形成される。第１のｐ型コンタクト電極層２５ｐは、反射材料を含んでもよい。第１のｐ型コンタクト電極層２５ｐは、第１の仮基板上に金属を成膜し、成膜された金属をフォトリソグラフィプロセスによってパターニングすることによって形成されてもよい。
第１の仮基板上に形成された第１のエピタキシャル積層体２０は、上下逆にされ、第１の接着層６１を介して基板１０に接着される。
第１の仮基板は、第１のエピタキシャル積層体２０が基板１０に接着された後に除去される。第１の仮基板は、ウェットエッチングプロセス、ドライエッチングプロセス、物理的除去プロセス、またはレーザーリフトオフプロセスなどの様々な方法によって除去することができる。
第１の仮基板が除去された後、第１のｎ型コンタクト電極２１ｎが、第１のエピタキシャル積層体２０上に形成される。第１のｎ型コンタクト電極２１ｎは、例えば、導電性材料を形成し、フォトリソグラフィプロセスを用いて導電性材料をパターニングすることにより形成されてもよい。
いくつかの例示的な実施形態では、第１の仮基板が除去された後に、凹凸部が、第１のエピタキシャル積層体２０の上面（例えば、ｎ型半導体層）上に形成されてもよい。凹凸部は、マイクロフォトグラフィ（ｍｉｃｒｏｐｈｏｔｏｇｒａｐｈｙ）を利用するドライエッチングプロセス、結晶特性を利用するウェットエッチングプロセス、サンドブラストなどの物理的方法を用いるテクスチャリングプロセス（ｔｅｘｔｕｒｉｎｇ ｐｒｏｃｅｓｓ）、イオンビームエッチングプロセス、またはブロック共重合体のエッチングレートの差を利用するテクスチャリングプロセスなど、様々なエッチングプロセスでテクスチャ加工することができる。
第２のエピタキシャル積層体３０、第２のｐ型コンタクト電極層３５ｐ、および第１の波長通過フィルタ７１は、第２の仮基板上に形成される。
第２の仮基板はサファイア基板であってもよい。第２のエピタキシャル積層体３０は、第２の仮基板上にｎ型半導体層、活性層、およびｐ型半導体層を形成することによって製造することができる。
第２の仮基板上に形成された第２のエピタキシャル積層体３０は、上下逆にされ、第２の接着層６３を介して第１のエピタキシャル積層体２０に接着される。第２の仮基板は、第２のエピタキシャル積層体３０が第１のエピタキシャル積層体２０に接着された後に除去される。第２の仮基板は、ウェットエッチングプロセス、ドライエッチングプロセス、物理的除去プロセス、またはレーザーリフトオフプロセスなどの様々な方法によって除去することができる。いくつかの例示的な実施形態では、第２の仮基板が除去された後に、凹凸部が、第２のエピタキシャル積層体３０の上面（例えば、ｎ型半導体層）上に形成されてもよい。凹凸部は、様々なエッチングプロセスを通じてテクスチャ加工することができ、またはパターニングされたサファイア基板を第２の仮基板として用いて形成することもできる。
第３のエピタキシャル積層体４０、第３のｐ型コンタクト電極層４５ｐ、および第２の波長通過フィルタ７３は、第３の仮基板上に形成される。
第３の仮基板はサファイア基板であってもよい。第３のエピタキシャル積層体４０は、第３の仮基板上にｎ型半導体層、活性層、およびｐ型半導体層を形成することによって製造することができる。
第３の仮基板上に形成された第３のエピタキシャル積層体４０は、上下逆にされ、第３の接着層６５を介して第２のエピタキシャル積層体３０に接着される。第３の仮基板は、第３のエピタキシャル積層体４０が第２のエピタキシャル積層体３０に接着された後に除去される。第３の仮基板は、ウェットエッチングプロセス、ドライエッチングプロセス、物理的除去プロセス、またはレーザーリフトオフプロセスなどの様々な方法によって除去することができる。いくつかの例示的な実施形態では、第３の仮基板が除去された後に、凹凸部が、第３のエピタキシャル積層体４０の上面（例えば、ｎ型半導体層）上に形成されてもよい。凹凸部は、様々なエッチングプロセスを通じてテクスチャ加工することができ、またはパターニングされたサファイア基板を第３の仮基板として用いて形成することもできる。
図１５Ａおよび図１５Ｂに示すように、第３のｎ型コンタクト電極４１ｎが、第３のエピタキシャル積層体４０の上面に形成されている。第３のｎ型コンタクト電極４１ｎは、第３のエピタキシャル積層体４０の上面に導電材料層を形成し、例えば、フォトリソグラフィプロセスを用いて導電材料層をパターニングすることによって形成することができる。
図１６Ａおよび１６Ｂに示すように、第３のエピタキシャル積層体４０はパターニングされている。第３のエピタキシャル積層体４０の一部は、ピクセルの所定の領域を除いて、ピクセルに対応する領域から除去され、その結果、第３のエピタキシャル積層体４０は、第１および第２のエピタキシャル積層体２０および３０よりも小さい面積を有する。また、第３のエピタキシャル積層体４０の一部が、第３のｐ型コンタクト電極４５ｐｃが形成される領域からも除去される。第３のエピタキシャル積層体４０は、フォトリソグラフィプロセスを用いて、ウェットエッチングプロセスまたはドライエッチングプロセスなどの様々な方法によって除去されることができ、この場合、第３のｐ型コンタクト電極層４５ｐは、エッチストッパ（ｅｔｃｈ ｓｔｏｐｐｅｒ）として機能してもよい。
図１７Ａおよび図１７Ｂに示すように、第３のｐ型コンタクト電極４５ｐｃが、第３のエピタキシャル積層体４０の除去により露出した第３のｐ型コンタクト電極層４５ｐ上に形成されている。第３のｐ型コンタクト電極４５ｐｃは、第３のｐ型コンタクト電極層４５ｐが形成された基板１０の上面に導電材料層を形成し、例えば、フォトリソグラフィプロセスを用いて導電材料層をパターニングすることによって形成されてもよい。
図１８Ａおよび図１８Ｂに示すように、第３のエピタキシャル積層体４０が形成されている領域以外の領域から、第３のｐ型コンタクト電極層４５ｐ、第２の波長通過フィルタ７３、および第３の接着層６５が除去される。これにより、第２のエピタキシャル積層体３０の上面が露出する。
第３のｐ型コンタクト電極層４５ｐ、第２の波長通過フィルタ７３、および第３の接着層６５は、例えば、フォトリソグラフィプロセスを用いるウェットエッチングプロセスまたはドライエッチングプロセスなどの様々な方法によって除去することができる。
図１９Ａおよび図１９Ｂに示すように、第２のｎ型コンタクト電極３１ｎが、第２のエピタキシャル積層体３０の露出した上面に形成されている。第２のｎ型コンタクト電極３１ｎは、第２のエピタキシャル積層体３０の上面に導電材料層を形成し、例えば、フォトリソグラフィプロセスを用いて導電材料層をパターニングすることによって形成することができる。
図２０Ａおよび２０Ｂに示すように、第２のエピタキシャル積層体３０はパターニングされている。第２のエピタキシャル積層体３０の一部は、ピクセルの所定の領域を除いて、ピクセルに対応する領域から除去され、その結果、第２のエピタキシャル積層体３０は、第１のエピタキシャル積層体２０よりも小さい面積を有する。また、第２のエピタキシャル積層体３０は、第２のｐ型コンタクト電極３５ｐｃが形成される領域からも除去される。第２のエピタキシャル積層体３０は、フォトリソグラフィプロセスを用いて、ウェットエッチングプロセスまたはドライエッチングプロセスなどの様々な方法によって除去することができ、この場合、第２のｐ型コンタクト電極層３５ｐは、エッチストッパとして機能することができる。
図２１Ａおよび図２１Ｂに示すように、第２のｐ型コンタクト電極３５ｐｃが、第２のエピタキシャル積層体３０を除去して露出した第２のｐ型コンタクト電極層３５ｐ上に形成されている。第２のｐ型コンタクト電極３５ｐｃは、第２のｐ型コンタクト電極層３５ｐが形成された基板１０の上面に導電材料層を形成し、例えば、フォトリソグラフィプロセスを用いて導電材料層をパターニングすることによって形成することができる。
示された実施形態において、第３のｎ型コンタクト電極４１ｎ、第３のｐ型コンタクト電極４５ｐｃ、第２のｎ型コンタクト電極３１ｎ、および第２のｐ型コンタクト電極３５ｐｃは、それぞれ、上述した別個のマスクプロセス（ｍａｓｋ ｐｒｏｃｅｓｓｅｓ）を通じて形成されてもよいが、本発明の概念はこれに限定されない。特に、第３のｎ型コンタクト電極４１ｎは、第３のエピタキシャル積層体４０がパターニングされる前に形成されると説明され、第３のｐ型コンタクト電極４５ｐｃは、第３のエピタキシャル積層体４０がパターニングされた後に形成されると説明され、第２のｎ型コンタクト電極３１ｎは、第２のエピタキシャル積層体３０がパターニングされる前に形成されると説明され、第２のｐ型コンタクト電極３５ｐｃは、第２のエピタキシャル積層体３０がパターニングされた後に形成されると説明されている。
しかしながら、いくつかの例示的な実施形態では、第３のｎ型コンタクト電極４１ｎ、第３のｐ型コンタクト電極４５ｐｃ、第２のｎ型コンタクト電極３１ｎ、および第２のｐ型コンタクト電極３５ｐｃは、第３のエピタキシャル積層体４０および第２のエピタキシャル積層体３０が順次パターニングされた後に、単一マスクプロセスを通じて実質的に同時に形成されてもよい。第３のｎ型コンタクト電極４１ｎおよび第２のｎ型コンタクト電極３１ｎが、第３のｐ型コンタクト電極４５ｐｃおよび第２のｐ型コンタクト電極３５ｐｃと異なる材料で形成される場合、互いに異なるマスクを用いて２種類のコンタクト電極が形成されてもよい。より具体的には、第３のエピタキシャル積層体４０および第２のエピタキシャル積層体３０が順次パターニングされた後、第３のｎ型コンタクト電極４１ｎおよび第２のｎ型コンタクト電極３１ｎは、単一のマスクプロセスを通じて実質的に同時に形成されてもよい。第３のｐ型コンタクト電極４５ｐｃと第２のｐ型コンタクト電極３５ｐｃとは、別の単一のマスクプロセスを通じて実質的に同時に形成されてもよい。
図２２Ａおよび図２２Ｂに示すように、第２のエピタキシャル積層体３０が配置される領域を除いて、第２のｐ型コンタクト電極層３５ｐ、第１の波長通過フィルタ７１、および第２の接着層６３が除去される。これにより、第１のエピタキシャル積層体２０の上面が露出する。第２のｐ型コンタクト電極層３５ｐ、第１の波長通過フィルタ７１、および第２の接着層６３は、例えば、フォトリソグラフィプロセスを用いてウェットエッチングプロセスまたはドライエッチングプロセスなどの様々な方法によって除去することができる。エッチングプロセスにより、第１のエピタキシャル積層体２０の上面に配置された第１のｎ型コンタクト電極２１ｎが露出する。
図２３Ａおよび２３Ｂに示すように、第１のエピタキシャル積層体２０はパターニングされている。第１のエピタキシャル積層体２０は、第２および第３のエピタキシャル積層体３０および４０が配置される領域にも形成されるので、第１のエピタキシャル積層体２０は最大の面積を有する。第１のエピタキシャル積層体２０は、例えば、フォトリソグラフィプロセスを用いて、ウェットエッチングプロセスまたはドライエッチングプロセスなどの様々な方法によって除去することができる。
この場合、第１の絶縁層８１は実質的に同時にまたは追加的に除去されてもよく、第１のｐ型コンタクト電極層２５ｐの上面、例えば、データ線は、第１のエピタキシャル層２０が除去されない領域の一部で露出される。
図２４Ａおよび図２４Ｂに示すように、第１、第２、および第３のコンタクトホールＣＨ１、ＣＨ２、およびＣＨ３を含むコンタクトホールが画定された第２の絶縁層８３が、パターニングされた第１、第２、および第３のエピタキシャル積層体２０、３０、および４０上に形成されている。
第１のコンタクト電極層２５ｐは、第１および第２のコンタクトホールＣＨ１およびＣＨ２を通じて露出され、第３のパッド４０Ｐの上部パッド電極１３は、第３のコンタクトホールＣＨ３を通じて露出される。第２および第３のｐ型コンタクト電極３５ｐｃおよび４５ｐｃ、第１、第２、および第３のｎ型コンタクト電極２１ｎ、３１ｎ、および４１ｎ、第１のパッド２０Ｐ、第２のパッド３０Ｐ、ならびに共通パッド５０Ｐの上面は、他のコンタクトホールを通じて露出される。コンタクトホールが画定された第２の絶縁層８３は、例えば、フォトリソグラフィプロセスによって形成されてもよい。
図２５Ａおよび図２５Ｂに示すように、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂならびにデータ線１２０は、第２の絶縁層８３上に形成されている。第１の走査線１３０Ｒは、第１のｎ型コンタクト電極２１ｎに対応するように画定されたコンタクトホールを介して第１のｎ型コンタクト電極２１ｎに接続され、かつ、第１のパッド２０Ｐに対応するように画定されたコンタクトホールを介して第１のパッド２０Ｐの上部パッド電極に接続されている。第２の走査線１３０Ｇは、第２のｎ型コンタクト電極３１ｎに対応するように画定されたコンタクトホールを介して第２のｎ型コンタクト電極３１ｎに接続され、かつ、第２のパッド３０Ｐに対応するように画定されたコンタクトホールを介して第２のパッド３０Ｐの上部パッド電極に接続されている。第３の走査線１３０Ｂは、第３のｎ型コンタクト電極４１ｎに対応するように画定されたコンタクトホールを介して第３のｎ型コンタクト電極４１ｎに接続され、かつ、第３のパッド４０Ｐに対応するように画定されたコンタクトホールを介して第３のパッド４０Ｐの上部パッド電極１３に接続されている。
データ線１２０は、第２および第３のｐ型コンタクト電極３５ｐｃおよび４５ｐｃに対応するように画定されたコンタクトホールを介して第２および第３のｐ型コンタクト電極３５ｐｃおよび４５ｐｃに接続され、かつ、第１のｐ型コンタクト電極層２５ｐの上方に画定された第１および第２のコンタクトホールＣＨ１およびＣＨ２を介して第１のｐ型コンタクト電極層２５ｐに接続されている。データ線１２０は、共通パッド５０Ｐの上方に画定されたコンタクトホールを介して共通パッド５０Ｐの上部パッド電極に接続されている。
例示的な実施形態によれば、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂならびにデータ線１２０の形成順序は特に限定されず、上述した工程とは異なる様々な方法で形成することができる。具体的には、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂならびにデータ線１２０は、同じ工程を通じて、第２の絶縁層８３上に形成されると説明したが、異なる順序で形成されてもよい。例えば、第３の走査線１３０Ｂは、同じ工程を通じて、第１の走査線１３０Ｒおよび第２の走査線１３０Ｇが形成された後に形成されてもよく、追加の絶縁層が形成される。別の例として、第２の走査線１３０Ｇは、同じ工程を通じて、第１および第３の走査線１３０Ｒおよび１３０Ｂが形成された後に形成されてもよく、追加の絶縁層が形成される。また、データ線１２０は、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂを形成する工程のいずれかと同時に形成されてもよい。
また、いくつかの例示的な実施形態では、エピタキシャル積層体２０、３０、および４０のそれぞれの接触部の位置が変更されてもよく、したがって、第１、第２、および第３の走査線１３０Ｒ、１３０Ｇ、および１３０Ｂならびにデータ線１２０もまた変更されてもよい。
いくつかの例示的な実施形態では、さらに、非透光層が、ピクセルの側面に対応する領域の第２の絶縁層８３または第３の絶縁層８５に配置されてもよい。非透光層は、分布ブラッグ反射器（ＤＢＲ）誘電体ミラー、絶縁層上に形成された金属反射層、または有機ポリマー層によって形成されてもよい。非透光層として金属反射層を用いる場合、金属反射層はフローティング状態であってもよく、他のピクセルの構成要素から電気的に絶縁されている。非透光層は、互いに異なる屈折率を有する２つ以上の絶縁層を成膜することによって形成されてもよい。例えば、非透光層は、屈折率が相対的に低い材料と屈折率が相対的に高い材料とを順次積層して形成されてもよく、または互いに異なる屈折率を有する絶縁層を交互に積層して形成されてもよい。異なる屈折率を有する材料は特に限定されず、例えば、ＳｉＯ２およびＳｉＮｘなどであってもよい。
上述したように、例示的な実施形態に係る表示装置では、エピタキシャル積層体が順次積層され、エピタキシャル積層体において、配線部とのコンタクトを実質的に同時に形成することができる。
発光積層構造体が基板上に形成された後、基板は、切断線に沿ってピクセルタイルによって切断されてもよい。ピクセルタイルはベース基板に移載され、表示装置を提供することができる。
一つの例示的な実施形態によれば、ピクセルタイルは実質的に三角形状を有するが、本発明の概念は、ピクセルタイルの特定の形状に限定されない。例えば、ピクセルタイルは、実質的に多角形状または棒状を有してもよい。特に、ピクセルタイルは、正方形、長方形、または菱形などの実質的に四角形状、実質的に五角形状、または実質的に六角形状を有してもよい。
図２６Ａおよび図２６Ｂは、それぞれ、一つ例示的な実施形態に係るピクセルタイルおよび表示装置の平面図である。図２７Ａおよび２７Ｂは、別の例示的な実施形態に係るピクセルタイルおよび表示装置の平面図である。
図２６Ａ、２６Ｂ、２７Ａ、および２７Ｂに示すように、ｈは、基板１０の様々な形状に応じて配置することができる。ピクセル１１０は、基板１０の中心から可能な限り離れた位置に配置されてもよい。基板１０が実質的に四角形状の場合、ピクセル１１０は、四角形状の頂点に対応する位置に配置され、基板１０が棒状の場合、ピクセル１１０は棒状の両端に配置される。しかしながら、本発明の概念は、ピクセル１１０の特定の位置に限定されず、いくつかの例示的な実施形態では、ピクセル１１０は、基板１０の中心または他の位置に配置されてもよい。
ピクセルタイル１１０Ｔは、ピクセルタイル１１０Ｔが表示装置上に規則的に配置されることを考慮して形成される。ピクセルタイル１１０Ｔは、ベース基板１０１に移載されたときにピクセルタイル１１０Ｔに配置されたピクセル１１０間の距離が一定になるように、所定の間隔で配置される。図２６Ｂおよび図２７Ｂでは、ピクセル１１０は、所定の方向に第１のピッチＰＴ１および第２のピッチＰＴ２を有するように配置され、ピクセルタイル１１０Ｔの幅Ｄは、第１のピッチＰＴ１より大きい。
ピクセルタイル１１０Ｔは、実質的に同じ形状およびサイズを有してもよいが、本発明の概念はこれに限定されない。例えば、表示装置は、互いに異なる形状を有する２つ以上の種類のピクセルタイル１１０Ｔを含んでもよい。この場合、ピクセルタイル１１０Ｔは、実質的に規則的に配置されたピクセル１１０を有するように配置することができる。別の例として、表示装置は、互いに実質的に同じ形状を有し、互いに異なるサイズを有するピクセルタイル１１０Ｔを含んでもよい。この場合、各ピクセルタイル１１０Ｔの大きさは異なるが、各ピクセルタイル１１０Ｔは、各ピクセル１１０が実質的に規則的に配置されるように配置することができる。
仮想的な切断線ＣＬが基板１０上に画定され、ピクセルタイル１１０Ｔは切断線ＣＬに沿って互いに分離され、分離されたピクセルタイル１１０Ｔはベース基板１０１上に移載され、図２６Ｂおよび図２７Ｂに示すように配置され、これにより、表示装置を提供することができる。
例示的な実施形態では、ピクセルタイル１１０Ｔがベース基板１０１上に個別に移載されるので、各ピクセルタイル１１０Ｔが移載されるときに、各ピクセルタイル１１０Ｔに配置された複数のピクセル１１０を実質的に同時に移載することができる。例えば、図２６Ａに示すように、基板１０上に４つのピクセル１１０が配置されている場合、移載回数は、従来の装置の移載回数の約１／４に削減される。また、赤色、緑色、および青色のピクセルが互いに重畳する１つの発光積層構造体がピクセル１１０として用いられているため、従来の装置の移載回数をさらに約１／３ほど削減することができる。図２７Ａに示すように、２つのピクセル１１０が基板１０に配置された場合、移載回数は、従来の装置の移載回数の約１／２に削減される。また、赤色、緑色、および青色のピクセルが互いに重畳する１つの発光積層構造体がピクセル１１０として用いられているため、１つの例示的な実施形態に係る移載回数は、従来の装置の移載回数をさらに約１／３ほど削減することができる。
また、各ピクセルタイル１１０Ｔの固定位置に配置されたピクセルは、ピクセルタイル１１０Ｔ単位でベース基板１０１上に移載されるため、ピクセルが接着層上で位置がずれたり、または傾いたりする可能性を大幅に低減することができる。
図２８は、一つの例示的な実施形態に係る表示装置の発光積層構造体の概略的な断面図である。
図２８に示すように、一つの例示的な実施形態に係る発光積層構造体２１００は、支持基板２５１、第１のエピタキシャル積層体２２３、第２のエピタキシャル積層体２３３、第３のエピタキシャル積層体２４３、反射電極２２５、オーミック電極２２９、第２のｐ透明電極２３５、第３のｐ透明電極２４５、絶縁層２２７、第１のカラーフィルタ２３７、第２のカラーフィルタ２４７、第１の接合層２５３、第２の接合層２５５、および第３の接合層２５７を含んでもよい。また、第１のエピタキシャル積層体２２３は、オーミック接触のためのオーミックコンタクト部２２３ａを含んでもよい。
支持基板２５１は、エピタキシャル積層体２２３、２３３、および２４３を支持する。支持基板２５１は、これに限定されず、その表面または内部に回路を含んでもよい。支持基板２５１は、例えば、ガラス基板、サファイア基板、Ｓｉ基板、またはＧｅ基板を含んでもよい。
第１のエピタキシャル積層体２２３、第２のエピタキシャル積層体２３３、および第３のエピタキシャル積層体２４３の各々は、ｎ型半導体層、ｐ型半導体層、およびそれらの間に介在する活性層を含む。いくつかの例示的な実施形態では、活性層は、特に、多重量子井戸構造を有してもよい。
一つの例示的な実施形態によれば、第１のエピタキシャル積層体２２３は、赤色の光を放出することができる無機発光ダイオードであってもよく、第２のエピタキシャル積層体２３３は、緑色の光を放出することができる無機発光ダイオードであってもよく、および第３のエピタキシャル積層体２４３は、青色の光を放出することができる無機発光ダイオードあってもよい。第１のエピタキシャル積層体２２３は、ＧａＩｎＰ系のウェル層を含んでいてもよく、第２のエピタキシャル積層体２３３および第３のエピタキシャル積層体２４３の各々は、ＧａＩｎＮ系のウェル層を含んでいてもよい。しかしながら、本発明の概念はこれに限定されない。発光積層構造体が、当該技術分野で知られている約１０，０００μｍ２未満、または他の例示的な実施形態において、約４，０００μｍ２または２，５００μｍ２未満の表面積を有するマイクロＬＥＤを含む場合、マイクロＬＥＤの小さいフォームファクターにより、作動に悪影響を与えることなく、第１のエピタキシャル積層体２２３は、赤色、緑色、および青色の光のいずれか１つを放出してもよく、第２および第３のエピタキシャル積層体２３３および２４３は、マイクロＬＥＤの小さなフォームファクターにより、作動に悪影響を与えることなく、赤色、緑色、および青色の光のうち異なる１つを放出してもよい。
第１から第３のエピタキシャル積層体２２３、２３３、および２４３の各々の両面は、それぞれ、ｎ型半導体層およびｐ型半導体層である。一つの例示的な実施形態において、第１から第３のエピタキシャル積層体２２３、２３３、および２４３の各々は、その上面に配置されたｎ型半導体層と、その下面に配置されたｐ型半導体層とを有してもよい。いくつかの例示的な実施形態では、第３のエピタキシャル積層体２４３はｎ型上面を有するので、粗面が、化学エッチングなどによって第３のエピタキシャル積層体２４３の上面に形成されてもよい。しかしながら、本発明の概念はこれに限定されるものではなく、エピタキシャル積層体の各々の上面および下面に配置される半導体層の種類は変更されてもよい。
第１のエピタキシャル積層体２２３は、支持基板２５１の近くに配置され、第２のエピタキシャル積層体２３３は、第１のエピタキシャル積層体２２３上に配置され、第３のエピタキシャル積層体２４３は、第２のエピタキシャル積層体２３３上に配置される。第１のエピタキシャル積層体２２３は、第２および第３のエピタキシャル積層体２３３および２４３よりも長い波長を有する光を放出するので、第１のエピタキシャル積層体２２３から生成された光は、第２および第３のエピタキシャル積層体２３３および２４３を介して外部に放出することができる。また、第２のエピタキシャル積層体２３３は、第３のエピタキシャル積層体２４３よりも長波長の光を放出することができるため、第２のエピタキシャル積層体２３３から生成された光は、第３のエピタキシャル積層体２４３を介して外部に放出することができる。しかしながら、本発明の概念はこれに限定されない。発光積層構造体が、当該技術分野で知られている約１０，０００μｍ２未満、または他の例示的な実施形態において、約４，０００μｍ２または２，５００μｍ２未満の表面積を有するマイクロＬＥＤを含む場合、マイクロＬＥＤの小さいフォームファクターにより、作動に悪影響を与えることなく、第１、第２、および第３のエピタキシャル積層体２２３、２３３、および２４３は、任意の波長を有する光を放出することができる。
反射電極２２５は、第１のエピタキシャル積層体２２３のｐ型半導体層とオーミック接触し、第１のエピタキシャル積層体２２３から放出された光を反射する。
一つの例示的な実施形態では、反射電極２２５は、オーミックコンタクト層２２５ａおよび反射層２２５ｂを含んでいてもよい。オーミックコンタクト層２２５ａは、第１のエピタキシャル積層体２２３のｐ型半導体層と部分的に接触する。オーミックコンタクト層２２５ａによる光の吸収を防止するために、オーミックコンタクト層２２５ａがｐ型半導体層と接触する領域は、ｐ型半導体層の総面積の約５０％を超えてはならない。反射層２２５ｂは、オーミックコンタクト層２２５ａおよび絶縁層２２７を覆う。図示するように、反射層２２５ｂは、オーミックコンタクト層２２５ａの全体を実質的に覆うことができるが、これに限定されず、いくつかの例示的な実施形態では、オーミックコンタクト層２２５ａの一部を覆ってもよい。
反射層２２５ｂが絶縁層２２７を覆うので、屈折率が相対的に高い第１のエピタキシャル積層体２２３と、屈折率が相対的に低い絶縁層２２７と、反射層２２５ｂとの積層構造により全方向反射板を形成することができる。反射層２２５ｂは、第１のエピタキシャル積層体２２３の面積の約５０％以上、または第１のエピタキシャル積層体２２３のほとんどを覆い、それによって、発光効率を改善する。
オーミックコンタクト層２２５ａおよび反射層２２５ｂは、Ａｕを含む金属層で形成されてもよい。例えば、オーミックコンタクト層２２５ａは、Ａｕ−Ｚｎ合金またはＡｕ−Ｂｅ合金で形成されてもよく、反射層２２５ｂは、Ａｌ、Ａｇ、またはＡｕなどの反射金属層を含んでもよい。また、反射層２２５ｂは、反射金属層の上面および下面にＴｉ、Ｔａ、Ｎｉ、Ｃｒなどの接着金属層を含んでもよく、反射金属層の接着力を向上させることができる。Ａｕは、赤色の光に対する反射率が高く、青色の光および緑色の光に対する反射率が低いため、第１のエピタキシャル積層体の発光効率を改善することができる。また、第２および第３のエピタキシャル積層体２３３および２４３から生成され、支持基板２５１に向かう光をＡｕで吸収することができるため、光干渉を防止することができる。
別の例示的な実施形態では、反射電極２２５は、第１のエピタキシャル積層体２２３内の高反射オーミックコンタクト層で形成されてもよい。この場合、絶縁層２２７および追加の反射層は省略されてもよい。例えば、Ａｕ−Ｚｎ合金またはＡｕ−Ｂｅ合金は、第１のエピタキシャル積層体２２３のｐ型半導体層とオーミック接触しながら、赤色の光に対して比較的高い反射率を有するため、追加の反射層なく用いることができる。
絶縁層２２７は、支持基板２５１と第１のエピタキシャル積層体２２３との間に介在し、第１のエピタキシャル積層体２２３を露出する開口部を有する。オーミックコンタクト層２２５ａは、絶縁層２２７の開口部を介して第１のエピタキシャル積層体２２３に接続される。
オーミック電極２２９は、第１のエピタキシャル積層体２２３の上面に配置される。オーミック電極２２９のオーミック接触抵抗を低減するために、オーミックコンタクト部２２３ａは、第１のエピタキシャル積層体２２３の上面から突出してもよい。オーミック電極２２９は、オーミックコンタクト部２２３ａ上に限定的に配置されてもよい。
第２のｐ透明電極２３５は、第２のエピタキシャル積層体２３３のｐ型半導体層とオーミック接触している。第２のｐ透明電極２３５は、赤色の光および緑色の光に対して透明な金属層または導電性酸化物層を含んでもよい。
第３のｐ透明電極２４５は、第３のエピタキシャル積層体２４３のｐ型半導体層とオーミック接触している。第３のｐ透明電極２４５は、赤色の光、緑色の光、および青色の光に対して透明な金属層または導電性酸化物層を含んでもよい。
反射電極２２５、第２のｐ透明電極２３５、および第３のｐ透明電極２４５は、エピタキシャル積層体の各々のｐ型半導体層とのオーミック接触を介して電流が広がるのを助けることができる。
第１のカラーフィルタ２３７が、第１のエピタキシャル積層体２２３と第２のエピタキシャル積層体２３３との間に配置されてもよい。また、第２のカラーフィルタ２４７が、第２のエピタキシャル積層体２３３と第３のエピタキシャル積層体２４３との間に配置されてもよい。第１のカラーフィルタ２３７は、第１のエピタキシャル積層体２２３から生成された光を透過し、第２のエピタキシャル積層体２３３から生成された光を反射する。第２のカラーフィルタ２４７は、第１および第２のエピタキシャル積層体２２３および２３３から生成された光を透過し、第３のエピタキシャル積層体２４３から生成された光を反射する。したがって、第１のエピタキシャル積層体２２３から生成された光は、第２のエピタキシャル積層体２３３および第３のエピタキシャル積層体２４３を介して外部に放出され、第２のエピタキシャル積層体２３３から生成された光は、第３のエピタキシャル積層体２４３を介して外部に放出される。また、第２のエピタキシャル積層体２３３から生成された光が第１のエピタキシャル積層体２２３に入射して損失したり、第３のエピタキシャル積層体２４３から生成された光が第２のエピタキシャル積層体２３３に入射して損失したりすることを防止することができる。
いくつかの例示的な実施形態では、第１のカラーフィルタ２３７は、第３のエピタキシャル積層体２４３から生成された光を反射してもよい。
第１および第２のカラーフィルタ２３７および２４７は、低周波数領域、例えば、長波長領域のみを通過させるローパスフィルタ、所定の波長バンドのみを通過させるバンドパスフィルタ、または所定の波長のみを遮断するバンドストップフィルタであってもよい。特に、第１および第２のカラーフィルタ２３７および２４７は、分布ブラッグ反射器ＤＢＲを含んでもよい。分布ブラッグ反射器は、異なる屈折率を有する絶縁層を交互に積層させることによって、例えば、ＴｉＯ２とＳｉＯ２とを交互に積層させることによって、形成されてもよい。また、分布ブラッグ反射器のストップバンドは、ＴｉＯ２とＳｉＯ２の厚さを調整することで制御してもよい。ローパスフィルタおよびバンドパスフィルタもまた、屈折率の異なる絶縁層を交互に積層することによって形成されてもよい。
第１の接合層２５３は、第１のエピタキシャル積層体２２３を支持基板２５１に結合する。図示するように、反射電極２２５は、第１の接合層２５３に隣接していてもよい。第１の接合層２５３は、光透過層または光不透明層であってもよい。第１の接合層２５３が光不透明層である場合、第１の接合層２５３は、例えば、黒色エポキシまたは白色感光性ソルダーレジスタ（ｐｈｏｔｏ−ｓｅｎｓｉｔｉｖｅ ｓｏｌｄｅｒ ｒｅｓｉｓｔｏｒ：ＰＳＲ）で形成されてもよい。第１の接合層２５３が透過層である場合、第２の接合層２５３は、透明有機材料層または透明無機材料層で形成されてもよい。透明有機材料層の例には、ＳＵ８、ポリ（メチルメタクリレート）ＰＭＭＡ、ポリイミド、パリレン、ベンゾシクロブテン（ＢＣＢ）などが含まれ、透明無機材料層の例には、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘなどが含まれる。有機材料層は、高真空、高圧で結合され、無機物層の表面は、例えば、化学的機械研磨工程により平坦化され、プラズマなどを用いて、その表面エネルギーを制御し、高真空で結合することができる。いくつかの例示的な実施形態では、第１の接合層２５３は、透明なスピンオングラスＳＯＧで形成されてもよい。
第２の接合層２５５は、第２のエピタキシャル積層体２３３を第１のエピタキシャル積層体２２３に結合する。図示するように、第２の接合層２５５は、第１のエピタキシャル積層体２２３および第１のカラーフィルタ２３７に隣接していてもよい。オーミック電極２２９は、第２の接合層２５５で覆われていてもよい。第２の接合層２５５は、第１のエピタキシャル積層体２２３から生成された光を透過する。
第３の接合層２５７は、第３のエピタキシャル積層体２４３を第２のエピタキシャル積層体２３３に結合する。図示するように、第３の接合層２５７は、第２のエピタキシャル積層体２３３および第２のカラーフィルタ２４７に隣接していてもよい。しかし、本発明の概念はこれに限定されず、透明導電層が第２のエピタキシャル積層体２３３上に配置されてもよい。第３の接合層２５７は、第１のエピタキシャル積層体２２３および第２のエピタキシャル積層体２３３から生成された光を透過する。
第２の接合層２５５および第３の接合層２５７は、第１の接合層２５３と実質的に同じ材料で形成されてもよく、したがって、重複を避けるために詳細な説明は省略する。
図２９Ａ、２９Ｂ、２９Ｃ、２９Ｄ、および２９Ｅは、一つの例示的な実施形態に係る表示装置用の発光積層構造体の製造方法を示す概略的な断面図である。
図２９Ａに示すように、まず、第１の基板２２１上に第１のエピタキシャル積層体２２３を成長させる。第１の基板２２１は、例えば、ＧａＡｓ基板としてもよい。また、第１のエピタキシャル積層体２２３は、ＡｌＧａＩｎＰ系の半導体層から形成されてもよく、ｎ型半導体層、活性層、およびｐ型半導体層を含む。
絶縁層２２７は、第１のエピタキシャル積層体２２３上に形成され、開口部を形成するようにパターニングされる。例えば、ＳｉＯ２層が第１のエピタキシャル積層体２２３上に形成され、フォトレジストがＳｉＯ２層上に成膜され、その後、フォトリソグラフィおよび現像が続き、フォトレジストパターンを形成する。次に、フォトレジストパターンをエッチングマスクとしてＳｉＯ２層をパターニングすることにより、開口部を有する絶縁層２２７を形成する。
その後、絶縁層２２７の開口部にオーミックコンタクト層２２５ａが形成される。オーミックコンタクト層２２５ａは、リフトオフプロセスなどによって形成することができる。オーミックコンタクト層２２５ａが形成された後、オーミックコンタクト層２２５ａおよび絶縁層２２７を覆うように反射層２２５ｂが形成される。反射層２２５ｂは、リフトオフプロセスなどにより形成することができる。図示するように、反射層２２５ｂは、オーミックコンタクト層２２５ａの一部または全体を覆ってもよい。オーミックコンタクト層２２５ａおよび反射層２２５ｂは、反射電極を形成する。
いくつかの例示的な実施形態では、オーミックコンタクト層２２５ａおよび反射層２２５ｂが、別々のプロセスによって形成されるものとして説明されたが、オーミック特性および反射特性を有する、例えば、Ａｕ−ＺｎまたはＡｕ−Ｂｅ合金などのオーミック反射層が、第１のエピタキシャル積層体２２３上に直接形成されてもよい。
反射電極２２５は、第１のエピタキシャル積層体２２３のｐ型半導体層とオーミック接触しているため、以下、第１のｐ反射電極２２５と呼ぶ。
図２９Ｂに示すように、第２の基板２３１上に第２のエピタキシャル積層体２３３を成長させ、第２のｐ透明電極２３５および第１のカラーフィルタ２３７が、第２のエピタキシャル積層体２３３上に形成される。第２のエピタキシャル積層体２３３は、ＧａＮ系の半導体層から形成されてもよく、ＧａＩｎＮウェル層を含んでもよい。第２の基板２３１は、その上にＧａＮ系半導体層を成長させることができる基板であり、第１の基板２２１と異なっていてもよい。第２のエピタキシャル積層体２３３のＧａＩｎＮの組成比は、例えば、第２のエピタキシャル積層体２３３が緑色の光を放出するように決定されてもよい。第２のｐ透明電極２３５は、ｐ型半導体層とオーミック接触している。
図２９Ｃに示すように、第３の基板２４１上に第３のエピタキシャル積層体２４３を成長させ、第３のｐ透明電極２４５および第２のカラーフィルタ２４７が、第３のエピタキシャル積層体２４３上に形成される。第３のエピタキシャル積層体２４３は、ＧａＮ系の半導体層から形成されてもよく、ＧａＩｎＮウェル層を含んでもよい。第３の基板２４１は、その上にＧａＮ系半導体層を成長させることができる基板であり、第１の基板２２１と異なっていてもよい。第３のエピタキシャル積層体２４３のＧａＩｎＮの組成比は、例えば、第３のエピタキシャル積層体２４３が青色の光を放出するように決定されてもよい。第３のｐ透明電極２４５は、第３のエピタキシャル積層体２４３のｐ型半導体層とオーミック接触している。
第１のカラーフィルタ２３７および第２のカラーフィルタ２４７は、図２８を参照して説明したものと実質的に同じであるので、重複を避けるために詳細な説明は省略する。
第１のエピタキシャル積層体２２３、第２のエピタキシャル積層体２３３、および第３のエピタキシャル積層体２４３は、異なる基板上に成長させるので、それらの形成順序は、特定の順序に限定されない。
続いて、図２９Ｄに示すように、第１のエピタキシャル積層体２２３は、第１の接合層２５３を介して支持基板２５１に結合される。反射電極２２５は、支持基板２５１と向かい合うように配置され、第１の接合層２５３に接合される。また、反射電極２２５の表面や支持基板２５１の表面が疎水性である場合には、これらの表面に予め親水性材料層を形成してもよい。親水性材料層は、例えば、疎水性表面上に親水性材料層を成膜することによって、またはプラズマなどの処理を通じて疎水性表面上に修正層（ｍｏｄｉｆｉｅｄ ｌａｙｅｒ）を形成することによって、形成することができる。第の１基板２２１は、化学エッチング技術などを用いて第１のエピタキシャル積層体２２３から除去される。これにより、第１のエピタキシャル積層体２２３のｎ型半導体層が上面に露出する。いくつかの例示的実施形態では、粗面が、表面テクスチャリングなどによってｎ型半導体層の露出された表面上に形成されてもよい。
次に、第１のエピタキシャル積層体２２３の露出された領域に、オーミック電極２２９が形成される。オーミック電極２２９のオーミック接触抵抗を低減するために、オーミック電極２２９に熱処理を施してもよい。オーミック電極２２９は、ピクセル領域に対応するように各ピクセル領域に形成されてもよい。
図２９Ｅでは、第２のエピタキシャル積層体２３３は、第２の接合層２５５を介して、オーミック電極２２９が形成されている第１のエピタキシャル積層体２２３に結合されている。第１のカラーフィルタ２３７は、第１のエピタキシャル積層体２２３に面するように配置され、第２の接合層２５５に接合される。また、第１のカラーフィルタ２３７の表面または第１のエピタキシャル積層体２２３の表面が疎水性である場合、疎水性表面に予め親水性材料層が形成されてもよい。第２の基板２３１は、レーザリフトオフまたは化学的リフトオフなどの技術を用いて、第２のエピタキシャル積層体２３３から分離することができる。
次に、図２８および図２９Ｃに示すように、図２９ｃの第３のエピタキシャル積層体２４３は、第３の接合層２５７を介して第２のエピタキシャル積層体２３３に結合される。第２のカラーフィルタ２４７は、第２のエピタキシャル積層体２３３に面するように配置され、第３の接合層２５７に接合される。いくつかの例示的な実施形態では、親水性材料層が、第２のカラーフィルタ２４７の表面または第２のエピタキシャル積層体２３３の表面に追加されていてもよい。第３の基板２４１は、レーザリフトオフまたは化学的リフトオフプロセスによって第３のエピタキシャル積層体２４３から分離することができる。このように、図２８に示すように、第３のエピタキシャル積層体２４３のｎ型半導体層が外部に露出した表示装置用の発光積層構造体２１００が提供される。
表示装置は、支持基板２５１上の第１から第３のエピタキシャル積層体２２３、２３３、および２４３の積層体をピクセル単位でパターニングし、相互接続により第１から第３のエピタキシャル積層体を相互に接続することによって提供されてもよい。
図３０は、一つの例示的な実施形態に係る表示装置の概略的な回路図である。
図３０および図３１に示すように、実質的にマトリクス状に配置された複数の発光積層構造体が、支持基板２５１上に配置されている。図３０の繰り返し構造の１つの単位領域は、例示的な実施形態に係る第１から第３のエピタキシャル積層体２２３、２３３、および２４３の積層構造を有してもよく、各積層構造は、図３１では１つのダイオードとして示されている。しかし、図２８に示す表示装置用の発光積層構造体２１００は、垂直方向に積層された第１から第３のエピタキシャル積層体２２３、２３３、および２４３の構造を有するので、図３１に示す各ダイオードは、第１のエピタキシャル積層体２２３、第２のエピタキシャル積層体２３３、および第３のエピタキシャル積層体２４３が垂直方向に積層された３つのダイオードを表す。第１から第３のエピタキシャル積層体２２３、２３３、および２４３は、それぞれ光を放出するサブピクセルに対応することができ、したがって、サブピクセルの積層構造は、発光積層構造体と呼ばれることがある。
図３０に示すように、発光積層構造体は、実質的に同じ構造を有し、基板２５１または表示パネル上に実質的にマトリクス状に配置される。図３１に示すように、複数の発光積層構造体が１つのピクセル領域Ｆに配置され、作動時には、これらの発光積層構造体のいくつかが駆動され、残りの非選択の発光積層構造体は駆動されず、アイドル状態を保持する。以下、駆動される発光積層構造体を「選択発光積層構造体ＳＳＦ」と呼び、アイドル状態を保持する残りの発光積層構造体を「非選択発光積層構造体ＮＳＳＦ」と呼ぶ。
図３１に示すように、ピクセル領域Ｆは、画像を実現するために画定された最小面積に対応することができ、複数の発光積層構造体がこの領域に配置される。また、１つのピクセル領域Ｆに配置された発光積層構造体のうちの１つが選択されて駆動され、選択発光積層構造体ＳＳＦが対応するピクセル領域を覆う。
特に、電流は、選択発光積層構造体ＳＳＦに接続されたデータ線（Ｖｄａｔａ１−１、Ｖｄａｔａ２−１、…）および走査線（Ｖｓｃａｎ１、Ｖｓｃａｎ２、Ｖｓｃａｎ３、…）に供給される。非選択発光積層構造体ＮＳＳＦに接続されたデータ線（Ｖｄａｔａ１−０、Ｖｄａｔａ１−２）は、電流供給から切断され、その結果、非選択発光積層構造体ＮＳＳＦは、表示装置の作動中にアイドル状態を保持する。
一つの例示的な実施形態では、１×３のマトリクス状の３つの発光積層構造体が１つのピクセル領域Ｆに配置されるので、３つのデータ線が各ピクセル領域Ｆに対して接続される。したがって、Ｖｄａｔａ１−０、Ｖｄａｔａ１−１、およびＶｄａｔａ１−２は、それぞれのピクセル領域Ｆに対応するデータ線を表すように示されている。「Ｖｄａｔａ１」は、列の第１の組のピクセル領域Ｆに接続されたデータ線を表す。同様に、列の第２の組のピクセル領域Ｆに接続されているデータ線はＶｄａｔａ２で表され、列の第２の組の各ピクセル領域Ｆ内の発光積層構造体は、それぞれ、Ｖｄａｔａ２−１、Ｖｄａｔａ２−１、およびＶｄａｔａ２−２に接続されている。しかしながら、本発明の概念は、１つのピクセル領域Ｆにおいて、特定の数の発光積層構造体に限定されず、いくつかの例示的な実施形態では、発光積層構造体の数は変更されてもよい。
走査線Ｖｓｃａｎ１、Ｖｓｃａｎ２、Ｖｓｃａｎ３の各々は、３つの補助走査線２７１、２７３、および２７５のセットを含む。１つの発光積層構造体内の第１から第３のエピタキシャル積層体２２３、２３３、および２４３の各々は、それぞれ異なる補助走査線２７１、２７３、および２７５に接続されてもよい。データ線は、相互接続線２２５として形成されてもよい。
一つの例示的な実施形態では、選択発光積層構造体ＳＳＦの第１から第３のエピタキシャル積層体２２３、２３３、および２４３は、データ線２２５に共通に接続され、異なる補助走査線２７１、２７３、および２７５にそれぞれ接続される。したがって、選択発光積層構造体ＳＳＦの第１から第３のエピタキシャル積層体２２３、２３３、および２４３は、独立して駆動され、必要な色相を表示することができる。
第１から第３のエピタキシャル積層体２２３、２３３、および２４３のアノードは、データ線２２５に共通に接続されていると説明され、それらのカソードは、それぞれ異なる補助走査線に接続されていると説明されたが、本発明の概念はこれに限定されない。例えば、第１から第３のエピタキシャル積層体２２３、２３３、および２４３のアノードは、異なる走査線にそれぞれ接続されてもよく、カソードは、データ線に共通に接続されてもよい。
第１から第３のエピタキシャル積層体２２３、２３３、および２４３の各々は、パルス幅変調によって、または電流の大きさを変更し、各サブピクセルの輝度を制御することによって駆動されてもよい。
図３０に戻ると、複数のピクセルは、図２９を参照して説明したエピタキシャル積層体をパターニングすることにより形成され、ピクセルの各々は、反射電極２２５および相互接続線２７１、２７３および２７５に接続されている。図３１に示すように、反射電極２２５がデータ線Ｖｄａｔａとして用いられてもよく、相互接続線２７１、２７３、２７５が走査線として形成されてもよい。
サブピクセル積層体（または発光積層構造体）は、実質的にマトリクス状で配置されてもよく、複数の発光積層構造体は、１つのピクセル領域Ｆに配置されてもよい。
図３２は、図３０の表示装置の１つの発光積層構造体の拡大平面図であり、図３３は、図３２のＡ−Ａ線に沿って切断された概略的な断面図であり、図３４は、図３３のＢ−Ｂ線に沿って切断された概略的な断面図である。
図３０、図３２、図３３、および図３４に示すように、各ピクセル（または各発光積層構造体）において、反射電極２２５の一部、第１のエピタキシャル積層体２２３の上面に形成されたオーミック電極２２９、第２のｐ透明電極２３５の一部、第２のエピタキシャル積層体２３３の上面の一部、第３のｐ透明電極２４５の一部、および第３のエピタキシャル積層体２４３の上面は、外部に露出している。
第３のエピタキシャル積層体２４３は、その上面に粗面２４３ａを有してもよい。図示するように、粗面２４３ａは、第３のエピタキシャル積層体２４３の上面の全体に形成されていてもよく、いくつかの領域に形成されていてもよい。
下部絶縁層２６１は、各ピクセルの側面を覆ってもよい。下部絶縁層２６１は、ＳｉＯ２のような光透過性材料で形成される。この場合、下部絶縁層２６１は、第３のエピタキシャル積層体２４３の上面の全体を実質的に覆ってもよい。あるいは、下部絶縁層２６１は、第１から第３のエピタキシャル積層体２２３、２３３、および２４３の側面に向かって進む光を反射するための分布ブラッグ反射器を含んでもよい。この場合、下部絶縁層２６１は、第３のエピタキシャル積層体２４３の上面を少なくとも部分的に露出させる。下部絶縁層２６１は、光吸収層を含んでもよい。例えば、下部絶縁層２６１は、黒色エポキシなどの光吸収材料を含んでもよい。また、下部絶縁層２６１を光透過性材料で形成し、その上に有機または無機の反射層を追加してもよい。
下部絶縁層２６１は、また、第３のエピタキシャル積層体２４３の上面を露出する開口部２６１ａ、第２のエピタキシャル積層体２３３の上面を露出する開口部２６１ｂ、第１のエピタキシャル積層体２２３のオーミック電極２２９を露出する開口部２６１ｃ（図３５Ｈ参照）、第３のｐ透明電極２４５を露出する開口部２６１ｄ、第２のｐ透明電極２３５を露出する開口部２６１ｅ、および第１のｐ反射電極２２５を露出する開口部２６１ｆを含んでもよい。
相互接続線２７１および２７５は、支持基板２５１上の第１から第３のエピタキシャル積層体２２３、２３３、および２４３の近くに形成され、下部絶縁層２６１上に配置され、第１のｐ反射電極２２５から絶縁されてもよい。接続部２７７ａは、第３のｐ透明電極２４５を反射電極２２５に接続し、接続部２７７ｂは、第２のｐ透明電極２３５を反射電極２２５に接続し、その結果、第１のエピタキシャル積層体２２３、第２のエピタキシャル積層体２３３、および第３のエピタキシャル積層体２４３のアノードは、反射電極２２５に共通して接続される。
接続部２７１ａは、第３のエピタキシャル積層体２４３の上面を相互接続線２７１に接続し、接続部２７５ａは、第１のエピタキシャル積層体２２３上のオーミック電極２２９を相互接続線２７５に接続する。
上部絶縁層２８１は、第３のエピタキシャル積層体２４３の上面を覆うように、相互接続線２７１および２７３ならびに下部絶縁層２６１の上に配置されてもよい。上部絶縁層２８１は、第２のエピタキシャル積層体２３３の上面を部分的に露出する開口部２８１ａを有してもよい。
相互接続線２７３は、上部絶縁層２８１上に配置されてもよく、接続部２７３ａは、第２のエピタキシャル積層体２３３の上面を相互接続線２７３に接続してもよい。接続部２７３ａは、相互接続線２７５の上部を通してもよく、上部絶縁層２８１によって相互接続線２７５と絶縁される。
各発光積層構造体の電極は、データ線および走査線に接続されていると説明され、相互接続線２７１および２７５は、下部絶縁層２６１上に形成されていると説明され、相互接続線２７３は、上部絶縁層２８１上に形成されていると説明されたが、本発明の概念はこれに限定されない。例えば、相互接続線２７１、２７３、および２７５のすべては、下部絶縁層２６１上に形成され、相互接続線２７３を露出させる開口部を有することができる上部絶縁層２８１によって覆われていてもよい。この場合、接続部２７３ａは、上部絶縁層２８１の開口部を介して、第２のエピタキシャル積層体２３３の上面を相互接続線２７３に接続してもよい。
また、相互接続線２７１、２７３、および２７５が支持基板２５１の内部に形成されてもよく、下部絶縁層２６１上の接続部２７１ａ、２７３ａ、および２７５ａは、オーミック電極２２９、第１のエピタキシャルの上面、および第３のエピタキシャル積層体２４３の上面を、相互接続線２７１、２７３、および２７５にそれぞれ接続してもよい。
図３５Ａから図３５Ｋは、一つの例示的な実施形態に係る表示装置の製造方法を示す概略的な平面図である。
まず、図２８の発光積層構造体２１００が用意される。
次に、図３５Ａに示すように、粗面２４３ａは、第３のエピタキシャル積層体２４３の上面に形成されてもよい。粗面２４３ａは、各ピクセル領域に対応するように第３のエピタキシャル積層体２４３の上面に形成されてもよい。粗面２４３ａは、化学エッチング、例えば、光化学エッチング（ｐｈｏｔｏ−ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ：ＰＥＣ）によって形成されてもよい。
これに限定されることなく、後の工程でエッチングされる第３のエピタキシャル積層体２４３の領域を考慮して、粗面２４３ａが各ピクセル領域に部分的に形成されてもよい。あるいは、粗面２４３ａは、第３のエピタキシャル積層体２４３の上面の全体にわたって形成されてもよい。
次に、図３５Ｂに示すように、各ピクセルの第３のエピタキシャル積層体２４３の周囲領域がエッチングにより除去され、第３のｐ透明電極２４５を露出させる。図示するように、第３のエピタキシャル積層体２４３は、略長方形状または略正方形状を有するように残っていてもよい。第３のエピタキシャル積層体２４３は、その端部に沿って複数の窪み（ｄｅｐｒｅｓｓｉｏｎ）を有するようにパターニングされてもよい。
図３５Ｃに示すように、第２のエピタキシャル積層体２３３の上面は、１つの窪み以外の領域の第３のｐ透明電極２４５を除去することによって露出される。したがって、第２のエピタキシャル積層体２３３の上面は、第３のエピタキシャル積層体２４３の周囲および第３のｐ透明電極２４５が部分的に残された１つの窪みを除く他の窪みにおいて露出される。
図３５Ｄに示すように、第２のｐ透明電極２３５は、別の窪み以外の領域の第２のエピタキシャル積層体２３３を除去することによって露出される。
図３５Ｅに示すように、別の窪み以外の領域の第２のｐ透明電極２３５を除去することにより、第１のエピタキシャル積層体２２３の上面とともにオーミック電極２２９が露出される。ここで、オーミック電極２２９が、１つの窪みにおいて露出されてもよい。これにより、第１のエピタキシャル積層体２２３の上面が第３のエピタキシャル積層体２４３の周囲で露出し、オーミック電極２２９の上面が、第３のエピタキシャル積層体２４３に形成された少なくとも１つの窪みにおいて露出される。
図３５Ｆに示すように、１つの窪みにおいて露出したオーミック電極２２９以外の領域の第１のエピタキシャル積層体２２３の露出された部分を除去することにより、反射電極２２５を露出する。このようにして、反射電極２２５は、第３のエピタキシャル積層体２４３の周囲に露出される。
図３５Ｇに示すように、反射電極２２５をパターニングすることにより、直線状の相互接続線が形成される。この場合、支持基板２５１が露出されていてもよい。反射電極２２５は、マトリクス状に配置された発光積層構造体（図３１参照）のうち、１組または複数の列に配置された発光積層構造体を相互に接続してもよい。
図３５Ｈに示すように、下部絶縁層２６１（図３３および図３４参照）は、ピクセルを覆うように形成される。下部絶縁層２６１は、反射電極２２５および第１から第３のエピタキシャル積層体２２３、２３３、および２４３の側面を覆う。さらに、下部絶縁層２６１は、第３のエピタキシャル積層体２４３の上面を少なくとも部分的に覆ってもよい。下部絶縁層２６１がＳｉＯ２層などのように透明である場合、下部絶縁層２６１は、実質的に、第３のエピタキシャル積層体２４３の上面の全体を覆ってもよい。あるいは、下部絶縁層２６１は、分布ブラッグ反射器を含んでもよい。この場合、下部絶縁層２６１は、第３のエピタキシャル積層体２４３の上面を少なくとも部分的に露出させてもよく、光が外部に放出されるようにすることができる。
下部絶縁層２６１は、第３のエピタキシャル積層体２４３を露出する開口部２６１ａ、第２のエピタキシャル積層体２３３を露出する開口部２６１ｂ、オーミック電極２２９を露出する開口部２６１ｃ、第３のｐ透明電極２４５を露出する開口部２６１ｄ、第２のｐ透明電極２３５を露出する開口部２６１ｅ、および反射電極２２５を露出する開口部２６１ｆを含んでもよい。開口部２６１ｆは、単数または複数形成されていてもよい。
図３５Ｉに示すように、相互接続線２７１および２７５ならびに接続部２７１ａ、２７５ａ、２７７ａ、および２７７ｂは、リフトオフプロセスなどにより形成される。相互接続線２７１および２７５は、下部絶縁層２６１によって反射電極２２５から絶縁されている。接続部２７１ａは、第３のエピタキシャル積層体２４３を相互接続線２７１に電気的に接続し、接続部２７５ａは、オーミック電極２２９を相互接続線２７５に電気的に接続し、それによって第１のエピタキシャル積層体２２３が相互接続線２７５に電気的に接続される。接続部２７７ａは、第３のｐ透明電極２４５を第１のｐ反射電極２２５に電気的に接続し、接続部２７７ｂは、第２のｐ透明電極２３５を第１のｐ反射電極２２５に電気的に接続する。
続いて、図３５Ｊに示すように、上部絶縁層２８１（図３３および図３４参照）は、相互接続線２７１および２７５と、接続部２７１ａ、２７５ａ、２７７ａおよび２７７ｂとを覆う。上部絶縁層２８１は、また、実質的に、第３のエピタキシャル積層体２４３の上面の全体を覆ってもよい。上部絶縁層２８１は、第２のエピタキシャル積層体２３３の上面を露出する開口部２８１ａを有する。上部絶縁層２８１は、例えば、酸化シリコンまたは窒化シリコンで形成されてもよく、分布ブラッグ反射器を含んでもよい。あるいは、上部絶縁層２８１は、光吸収層を含んでもよい。上部絶縁層２８１が反射層または光吸収層を含む場合、上部絶縁層２８１は、第３のエピタキシャル積層体２４３の上面の少なくとも一部を露出させて、光を外部に放出させることができる。
図３５Ｋに示すように、相互接続線２７３および接続部２７３ａが形成される。相互接続線２７５および接続部２７５ａは、リフトオフプロセスなどにより形成されてもよい。相互接続線２７３は、上部絶縁層２８１上に配置され、反射電極２２５および相互接続線２７１、２７５から絶縁されている。接続部２７３ａは、第２のエピタキシャル積層体２３３を相互接続線２７３に電気的に接続する。接続部２７３ａは、相互接続線２７５の上部を通り、上部絶縁層２８１によって相互接続線２７５と絶縁されている。
このようにして、図３２の発光積層構造体領域が設けられる。また、図３０に示すように、複数の発光積層構造体が支持基板２５１上に形成され、実際に使用する１つのピクセル領域Ｆ内の複数の発光積層構造体の中から発光積層構造体ＳＳＦを選択して画像を実現してもよい。
一つの例示的な実施形態によれば、パッシブマトリクス方式で駆動されるように構成された表示装置の製造方法が示されているが、本発明の概念は、これに限定されない。例えば、表示装置は、発光積層構造体を用い、パッシブマトリクス方式で駆動されるように様々な方法で製造されてもよい。
例えば、相互接続線２７３は、上部絶縁層２８１上に形成されるとして説明したが、相互接続線２７３は、下部絶縁層２６１上に相互接続線２７１および２７５と共に形成されてもよく、接続部２７３ａは、上部絶縁層２８１上に形成され、第２のエピタキシャル積層体２３３を相互接続線２７３に接続してもよい。あるいは、相互接続線２７１、２７３、および２７５は、支持基板２５１の内部に配置されてもよい。
いくつかの例示的な実施形態では、表示装置は、アクティブマトリクス方式で駆動されるように形成されてもよい。
一つの例示的な実施形態によれば、１つのピクセル領域Ｆは、複数の発光積層構造体を含み、複数の発光積層構造体の中から選択された発光積層構造体ＳＳＦが、画像を表示するために用いられる。非選択発光積層構造体ＮＳＳＦの第１から第３のエピタキシャル積層体２２３、２３３、および２４３もデータ線および走査線に接続されているが、非選択発光積層構造体ＮＳＳＦに接続されたデータ線、例えば、Ｖｄａｔａ１−０およびＶｄａｔａ１−２は、電流供給から切断されているので、非選択発光積層構造体ＮＳＳＦは、表示装置の作動中にアイドル状態を保持する。
例示的の実施形態によれば、表示装置は、支持基板２５１上に形成された複数の発光積層構造体を利用して製造されるため、小型のＬＥＤを個別に実装する工程を省略することができる。
また、１つのピクセル領域Ｆ内に複数の発光積層構造体を配置することにより、欠陥ピクセル領域Ｆを新たな発光積層構造体に容易に置き換えることができる。
図３６は、別の例示的な実施形態に係る表示装置の回路図である。
図３１に戻ると、表示装置は、データ線２２５ならびに補助走査線２７１、２７３、および２７５に接続された非選択発光積層構造体ＮＳＳＦを含む。図３６に示すように、一つの例示的な実施形態に係る表示装置は、データ線２２５に接続されるが、補助走査線２７１、２７３、および２７５から切断された非選択発光積層構造体ＮＳＳＦを含む。
例えば、非選択発光積層構造体ＮＳＳＦ上に形成された接続部２７１ａ、２７３ａ、および２７５ａを省略することにより、非選択発光積層構造体ＮＳＳＦが、補助走査線２７１、２７３、および２７５から切断されてもよい。結果的に、非選択発光積層構造体ＮＳＳＦは、もともと電流供給から切り離されている。
いくつかの例示的な実施形態では、非選択発光積層構造体ＮＳＳＦが、データ線２２５から切断されてもよい。例えば、非選択発光積層構造体ＮＳＳＦ内の第１のエピタキシャル積層体２２３を反射電極２２５から絶縁する接続部２７７ａおよび２７７ｂが省略されてもよく、第２および第３のエピタキシャル積層体２３３および２４３を反射電極２２５に接続することができる。
ピクセル領域Ｆは、実質的にマトリクス状に配置され、各ピクセル領域Ｆに配置された複数の発光積層構造体は、１×３のマトリクス状に配置される。しかし、本発明の概念はこれに限定されるものではなく、発光積層構造体は２列または４列以上に配列されてもよく、２行以上に配列されてもよい。
図３７は、別の例示的な実施形態に係る表示装置の回路図である。
図３７に示すように、一つの例示的な実施形態に係る発光積層構造体は、各領域Ｆにおいて複数列で配列されている。より詳細には、発光積層構造体は、各ピクセル領域Ｆにおいて２×２マトリクスで配置されている。しかし、本発明の概念は、これに限定されず、発光積層構造体は、各ピクセル領域Ｆにおいて、２×１マトリクス以上、または２×２マトリクス以上で配置されていてもよい。
発光積層構造体は、各ピクセル領域Ｆにおいて複数行に配列されているため、各ピクセル領域Ｆに接続される走査線Ｖｓｃａｎは、Ｖｓｃａｎ１−１およびＶｓｃａｎ１−２のように、複数本で表される。また、各走査線Ｖｓｃａｎは、第１から第３のエピタキシャル積層体２２３、２３３、および２４３のそれぞれ接続された１組の補助走査線２７１、２７３、および２７５を含む。
作動中、各ピクセル領域Ｆ内の選択発光積層構造体ＳＳＦが作動してもよく、残りの非選択発光積層構造体ＮＳＳＦは、アイドル状態を保持してもよい。図示するように、非選択発光積層構造体ＮＳＳＦは、データ線２２５および補助走査線２７１、２７３、および２７５に接続されてもよいが、データ線２２５および／または補助走査線２７１、２７３、および２７５への電流供給は中断される場合がある。例えば、非選択発光積層構造体ＮＳＳＦに接続されたデータ線２２５および／または補助走査線２７１、２７３、および２７５は、電流供給から切断されてもよく、その結果、非選択発光積層構造体ＮＳＳＦは、表示装置の作動中にアイドル状態を保持する。
図３７に示すように、１つのピクセル領域Ｆにおいて１つの発光積層構造体ＳＳＦのみが選択された場合、同じピクセル領域Ｆ内の他の行または別の列にある残りの発光積層構造体は選択されない場合がある。
非選択発光積層構造体ＮＳＳＦは、データ線２２５および補助走査線２７１、２７３、および２７５に接続されるものとして説明されたが、いくつかの例示的な実施形態では、非選択発光積層構造体ＮＳＳＦは、データ線２２５および／または補助走査線２７１、２７３、および２７５に接続されない場合があり、またはデータ線２２５および／または補助走査線２７１、２７３、および２７５への接続は省略される場合がある。
例示的な実施形態によれば、第１から第３のエピタキシャル積層体２２３、２３３、２４３は、互いに積層され、ウェーハレベルで形成され得る発光積層構造体を形成する。したがって、発光積層構造体を個別に実装するための工程が省略され、表示装置の製造工程を簡略化することができる。
本明細書では特定の例示的な実施形態および実施例について説明したたが、このような説明から、他の実施形態および変形例も明白である。したがって、本発明の概念は、そのような実施形態に限定されるのではなく、当業者には明らかなように、添付の特許請求の範囲のより広い範囲ならびに様々な明白な変形例および同等の構成に限定される。

Claims (20)

  1. 互いに離間された複数のピクセルタイルを含み、
    前記ピクセルタイルの各々は、
    基板と、
    前記基板の上に配置された複数の発光積層構造体と、を含み、
    同じ前記ピクセルタイルの２つの隣接する前記発光積層構造体の間の距離は、異なる前記ピクセルタイルの２つの隣接する前記発光積層構造体の間の最短距離と実質的に等しい、表示装置。
  2. 前記ピクセルタイルの各々は、実質的に同じ形状を有する、請求項１に記載の表示装置。
  3. 前記基板は、実質的に多角形状を有し、
    前記発光積層構造体は、前記多角形状の頂点に配置されている、請求項２に記載の表示装置。
  4. 前記基板は、実質的に三角形状を有し、
    前記発光積層構造体は、前記三角形状の頂点に配置されている、請求項３に記載の表示装置。
  5. 前記発光積層構造体は、第１の方向と前記第１の方向と交差する第２の方向の少なくとも一方に沿って実質的に規則的に配列されている、請求項１に記載の表示装置。
  6. 前記ピクセルタイルは、互いに異なる形状を有する、請求項１に記載の表示装置。
  7. 前記基板は、シリコン基板を含む、請求項１に記載の表示装置。
  8. 前記基板は、前記基板の上面および下面を貫通し、前記発光積層構造体と電気的に接続される貫通電極を含む、請求項７に記載の表示装置。
  9. 前記発光積層構造体の各々は、順次重ねて配置され、異なる色の光を放出し、重畳する発光領域を有する複数のエピタキシャルサブユニットを含み、
    前記エピタキシャルサブユニットの少なくとも１つは、前記エピタキシャルサブユニットの別の１つと異なる面積を有する、請求項１に記載の表示装置。
  10. 前記エピタキシャルサブユニットの面積は、第１の方向に沿って徐々に減少する、請求項９に記載の表示装置。
  11. 上部エピタキシャルサブユニットが、下部エピタキシャルサブユニットと完全に重畳する、請求項１０に記載の表示装置。
  12. 前記エピタキシャルサブユニットの各々から放出される光は、異なるエネルギーバンドを有し、
    前記光の前記エネルギーバンドは、第１の方向に沿って徐々に増加する、請求項９に記載の表示装置。
  13. 前記エピタキシャルサブユニットの各々は、独立して駆動可能である、請求項９に記載の表示装置。
  14. 下部エピタキシャルサブユニットから放出された光は、前記下部エピタキシャルサブユニットの上に配置されたエピタキシャルサブユニットを介して、前記表示装置の外部に放出されるように構成される、請求項９に記載の表示装置。
  15. 上部エピタキシャル積層体は、下部エピタキシャル積層体から放出された光の約８０％以上を透過するように構成されている、請求項１４に記載の表示装置。
  16. 前記エピタキシャルサブユニットは、
    第１の色相の光を放出する第１のエピタキシャル積層体と、
    前記第１のエピタキシャル積層体の上に配置され、前記第１の色相の光と異なる波長バンドを有する第２の色相の光を放出する第２のエピタキシャル積層体と、
    前記第２のエピタキシャル積層体の上に配置され、前記第１の色相の光および前記第２の色相の光と異なる波長バンドを有する第３の色相の光を放出する第３のエピタキシャル積層体と、を含む、請求項９に記載の表示装置。
  17. 前記第１の色相の光、前記第２の色相の光、および前記第３の色相の光は、それぞれ、赤色の光、緑色の光、および青色の光である、請求項１６に記載の表示装置。
  18. 前記第１のエピタキシャル積層体、前記第２のエピタキシャル積層体、および前記第３のエピタキシャル積層体の各々は、
    ｐ型半導体層と、
    前記ｐ型半導体層の上に配置された活性層と、
    前記活性層の上に配置されたｎ型半導体層と、を含む請求項１６に記載の表示装置。
  19. 前記表示装置は、パッシブマトリクス方式およびアクティブマトリクス方式のうちの少なくとも１つで駆動されるように構成される、請求項１に記載の表示装置。
  20. 前記発光積層構造体の少なくとも１つは、約１０，０００μｍ２未満の表面積を有するマイクロＬＥＤを含む、請求項１に記載の表示装置。
JP2020536804A 2018-01-02 2019-01-02 発光積層構造体を有する表示装置 Active JP7223011B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201862612997P 2018-01-02 2018-01-02
US62/612,997 2018-01-02
US201862613357P 2018-01-03 2018-01-03
US62/613,357 2018-01-03
US16/236,737 2018-12-31
US16/236,737 US11114499B2 (en) 2018-01-02 2018-12-31 Display device having light emitting stacked structure
PCT/KR2019/000014 WO2019135589A1 (en) 2018-01-02 2019-01-02 Display device having light emitting stacked structure

Publications (2)

Publication Number Publication Date
JP2021509183A true JP2021509183A (ja) 2021-03-18
JP7223011B2 JP7223011B2 (ja) 2023-02-15

Family

ID=67058998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020536804A Active JP7223011B2 (ja) 2018-01-02 2019-01-02 発光積層構造体を有する表示装置

Country Status (7)

Country Link
US (3) US11114499B2 (ja)
EP (1) EP3735708A4 (ja)
JP (1) JP7223011B2 (ja)
KR (1) KR20200096529A (ja)
CN (2) CN111129237A (ja)
BR (1) BR112020013410A2 (ja)
WO (1) WO2019135589A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023063266A (ja) * 2021-10-22 2023-05-09 隆達電子股▲ふん▼有限公司 マイクロ発光ダイオードパッケージ構造

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622342B2 (en) * 2017-11-08 2020-04-14 Taiwan Semiconductor Manufacturing Company Ltd. Stacked LED structure and associated manufacturing method
KR102468815B1 (ko) * 2018-04-04 2022-11-18 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
TWI721435B (zh) * 2018-05-28 2021-03-11 鴻海精密工業股份有限公司 微型發光二極體顯示面板
US10879419B2 (en) * 2018-08-17 2020-12-29 Seoul Viosys Co., Ltd. Light emitting device
US11276808B2 (en) * 2019-01-15 2022-03-15 Wen-Chang Fan Conductive substrate for a display device
US11322646B2 (en) * 2019-01-18 2022-05-03 Innolux Corporation Light-emitting diode package and electronic device
CN109817659B (zh) * 2019-02-15 2021-08-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
TWI793318B (zh) * 2019-05-03 2023-02-21 優顯科技股份有限公司 微半導體堆疊結構、及其電子裝置
CN110998847B (zh) * 2019-05-13 2022-07-08 京东方科技集团股份有限公司 阵列基板、显示设备和制造阵列基板的方法
WO2020236575A1 (en) * 2019-05-17 2020-11-26 Photon-X, Inc. Spatial phase integrated wafer-level imaging
KR20220024706A (ko) 2019-06-19 2022-03-03 제이드 버드 디스플레이(상하이) 리미티드 동축 다색 led를 위한 시스템들 및 방법들
EP3792983B1 (en) * 2019-07-31 2022-01-26 Kyoto Semiconductor Co., Ltd. Light-receiving element unit
JP2023501269A (ja) * 2019-10-28 2023-01-18 ソウル バイオシス カンパニー リミテッド ディスプレイ用発光素子及びそれを有するｌｅｄディスプレイ装置
US11817435B2 (en) 2019-10-28 2023-11-14 Seoul Viosys Co., Ltd. Light emitting device for display and LED display apparatus having the same
US11658275B2 (en) * 2019-10-28 2023-05-23 Seoul Viosys Co., Ltd. Light emitting device for display and LED display apparatus having the same
KR102364498B1 (ko) * 2019-12-11 2022-02-17 주식회사 썬다이오드코리아 수직으로 적층되고 공통 전극을 가지는 마이크로 디스플레이의 화소
CN113097189B (zh) * 2019-12-23 2023-11-14 佛山市国星光电股份有限公司 一种全彩化显示模块及显示装置
KR20210081761A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 Led 표시장치 및 led소자 제조방법
JP2023520120A (ja) * 2020-03-30 2023-05-16 ジェイド バード ディスプレイ（シャンハイ） リミテッド 接合構造が積層されたマルチカラーｌｅｄのシステム及び方法
US12113091B2 (en) * 2020-05-05 2024-10-08 Raysolve Optoelectronics (Suzhou) Company Limited Full color light emitting diode structure and method for manufacturing the same
KR20210145590A (ko) 2020-05-25 2021-12-02 삼성전자주식회사 발광 소자를 포함하는 광원 모듈
US11967589B2 (en) * 2020-06-03 2024-04-23 Jade Bird Display (shanghai) Limited Systems and methods for multi-color LED pixel unit with horizontal light emission
US12074151B2 (en) 2020-06-03 2024-08-27 Jade Bird Display (shanghai) Limited Systems and methods for multi-color LED pixel unit with vertical light emission
US11646300B2 (en) * 2020-09-01 2023-05-09 Jade Bird Display (shanghai) Limited Double color micro LED display panel
DE102020130211A1 (de) * 2020-11-16 2022-05-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauteils
KR20220081455A (ko) 2020-12-08 2022-06-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112750853B (zh) * 2021-02-09 2022-09-20 南昌广恒电子中心(有限合伙) 像素结构、显示基板和显示装置
US20220320176A1 (en) * 2021-04-01 2022-10-06 Seoul Viosys Co., Ltd Unit pixel for led display and led display apparatus having the same
TWI778790B (zh) 2021-09-15 2022-09-21 友達光電股份有限公司 畫素結構
US20230106914A1 (en) * 2021-10-06 2023-04-06 Seoul Viosys Co., Ltd. Pixel device for led display and led display apparatus having the same
CN113990997A (zh) * 2021-10-09 2022-01-28 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN114242867B (zh) * 2021-12-15 2024-05-28 厦门乾照光电股份有限公司 一种led芯片及其制作方法
KR102599275B1 (ko) * 2022-01-25 2023-11-07 주식회사 썬다이오드코리아 수직 적층 구조를 가지는 마이크로 디스플레이의 화소
CN115394762B (zh) * 2022-05-17 2024-07-09 诺视科技(苏州)有限公司 一种具有透明衬底的像素级分立器件及其制作方法
CN114899286B (zh) * 2022-07-12 2022-10-25 诺视科技(苏州)有限公司 一种像素级分立器件及其制作方法
CN114899291B (zh) * 2022-07-12 2022-10-25 诺视科技(苏州)有限公司 用于半导体器件的像素单元及其制作方法、微显示屏

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078955A1 (en) * 2007-09-26 2009-03-26 Iii-N Technlogy, Inc Micro-Emitter Array Based Full-Color Micro-Display
US20170025593A1 (en) * 2014-09-25 2017-01-26 X-Celeprint Limited Redistribution layer for substrate contacts
JP2017529557A (ja) * 2014-07-31 2017-10-05 オキュラス ブイアール，エルエルシー シリコン上のカラーｉｌｅｄディスプレイ

Family Cites Families (208)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0710003B2 (ja) 1988-03-11 1995-02-01 信越半導体株式会社 混色発光半導体素子
JP3259931B2 (ja) 1992-04-17 2002-02-25 シャープ株式会社 半導体発光素子および半導体表示装置
JPH07254732A (ja) 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JP3620877B2 (ja) 1994-09-16 2005-02-16 豊田合成株式会社 ３族窒化物半導体平面発光素子
JPH08213657A (ja) 1994-10-24 1996-08-20 Mitsubishi Electric Corp 可視光ｌｅｄ装置，及びその製造方法
FR2726126A1 (fr) 1994-10-24 1996-04-26 Mitsubishi Electric Corp Procede de fabrication de dispositifs a diodes electroluminescentes a lumiere visible
US5707745A (en) 1994-12-13 1998-01-13 The Trustees Of Princeton University Multicolor organic light emitting devices
US5703436A (en) 1994-12-13 1997-12-30 The Trustees Of Princeton University Transparent contacts for organic devices
JPH08274376A (ja) 1995-03-15 1996-10-18 Texas Instr Inc <Ti> シリコンに格子整合したｉｉｉ−ｖ化合物半導体エミッター
US5583350A (en) 1995-11-02 1996-12-10 Motorola Full color light emitting diode display assembly
US5583349A (en) 1995-11-02 1996-12-10 Motorola Full color light emitting diode display
US6046543A (en) 1996-12-23 2000-04-04 The Trustees Of Princeton University High reliability, high efficiency, integratable organic light emitting devices and methods of producing same
KR100298205B1 (ko) 1998-05-21 2001-08-07 오길록 고집적삼색발광소자및그제조방법
US6459100B1 (en) 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
US6812502B1 (en) * 1999-11-04 2004-11-02 Uni Light Technology Incorporation Flip-chip light-emitting device
JP2001176668A (ja) * 1999-12-17 2001-06-29 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置およびその製造方法
JP2002108253A (ja) * 2000-09-29 2002-04-10 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示パネル
US6853411B2 (en) 2001-02-20 2005-02-08 Eastman Kodak Company Light-producing high aperture ratio display having aligned tiles
JP3643328B2 (ja) 2001-08-21 2005-04-27 ファナック株式会社 ２次元ｌｄアレイ発光装置
TW522534B (en) 2001-09-11 2003-03-01 Hsiu-Hen Chang Light source of full color LED using die bonding and packaging technology
US6888305B2 (en) 2001-11-06 2005-05-03 Universal Display Corporation Encapsulation structure that acts as a multilayer mirror
CN100392873C (zh) 2001-12-07 2008-06-04 张修恒 叠置晶片全彩色发光二极管的封装结构及方法
JP2003197968A (ja) 2001-12-18 2003-07-11 Shuko Cho 透明導電層及び反射層で直接結合されたチップの積み重ねによるフルカラー発光ダイオード光源のパッケージ構造
TW523942B (en) 2002-03-05 2003-03-11 Hsiu-Hen Chang package socket and package legs structure for LED and manufacturing of the same
US7511311B2 (en) 2002-08-01 2009-03-31 Nichia Corporation Semiconductor light-emitting device, method for manufacturing the same, and light-emitting apparatus including the same
US6717358B1 (en) 2002-10-09 2004-04-06 Eastman Kodak Company Cascaded organic electroluminescent devices with improved voltage stability
EP1482566A3 (en) 2003-05-28 2004-12-08 Chang Hsiu Hen Light emitting diode electrode structure and full color light emitting diode formed by overlap cascaded die bonding
JP4699681B2 (ja) 2003-06-27 2011-06-15 パナソニック株式会社 Ｌｅｄモジュール、および照明装置
JP2005072323A (ja) 2003-08-26 2005-03-17 Oki Data Corp 半導体装置
CN1275337C (zh) 2003-09-17 2006-09-13 北京工大智源科技发展有限公司 高效高亮度多有源区隧道再生白光发光二极管
JP2005190768A (ja) 2003-12-25 2005-07-14 Toyota Industries Corp 照明装置
EP1716605B1 (en) 2004-02-09 2009-06-03 Toyota Industries Corp. Transflective display having full color oled backlight
EP1734792B1 (en) 2004-03-26 2011-11-02 Rohm Co., Ltd. Organic light emitting element
US7528810B2 (en) 2004-05-25 2009-05-05 Victor Company Of Japan, Limited Display with multiple emission layers
US20070170444A1 (en) 2004-07-07 2007-07-26 Cao Group, Inc. Integrated LED Chip to Emit Multiple Colors and Method of Manufacturing the Same
US7271420B2 (en) 2004-07-07 2007-09-18 Cao Group, Inc. Monolitholic LED chip to emit multiple colors
KR100576870B1 (ko) * 2004-08-11 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
US20080128728A1 (en) 2004-09-10 2008-06-05 Luminus Devices, Inc. Polarized light-emitting devices and methods
US8017955B2 (en) 2004-11-19 2011-09-13 Koninklijke Philips Electronics N.V. Composite LED modules
US20060108915A1 (en) * 2004-11-23 2006-05-25 Eastman Kodak Company Tiled OLED display
KR100665120B1 (ko) 2005-02-28 2007-01-09 삼성전기주식회사 수직구조 질화물 반도체 발광소자
WO2006100711A1 (ja) 2005-03-18 2006-09-28 Fujitsu Limited 表示装置およびその製造方法
JP4636501B2 (ja) 2005-05-12 2011-02-23 株式会社沖データ 半導体装置、プリントヘッド及び画像形成装置
KR100691177B1 (ko) 2005-05-31 2007-03-09 삼성전기주식회사 백색 발광소자
JP4802556B2 (ja) 2005-06-06 2011-10-26 ソニー株式会社 チップ状電子部品の製造方法
KR100672535B1 (ko) 2005-07-25 2007-01-24 엘지전자 주식회사 유기 ｅｌ 소자 및 그 제조방법
JP4869661B2 (ja) 2005-08-23 2012-02-08 株式会社Ｊｖｃケンウッド 表示装置
JP2007095844A (ja) 2005-09-27 2007-04-12 Oki Data Corp 半導体発光複合装置
US8089074B2 (en) 2005-09-30 2012-01-03 Seoul Opto Device Co., Ltd. Light emitting device having vertically stacked light emitting diodes
JP2007114278A (ja) 2005-10-18 2007-05-10 Fuji Xerox Co Ltd 光アドレス型空間光変調素子の駆動方法、および光アドレス型空間光変調素子駆動装置
EP1974590B1 (en) 2006-01-18 2020-03-04 LG Display Co., Ltd. Oled having stacked organic light-emitting units
US7737451B2 (en) 2006-02-23 2010-06-15 Cree, Inc. High efficiency LED with tunnel junction layer
US20070222922A1 (en) 2006-03-22 2007-09-27 Eastman Kodak Company Graded contrast enhancing layer for use in displays
US7808013B2 (en) * 2006-10-31 2010-10-05 Cree, Inc. Integrated heat spreaders for light emitting devices (LEDs) and related assemblies
JP5030742B2 (ja) 2006-11-30 2012-09-19 株式会社半導体エネルギー研究所 発光素子
KR20080054626A (ko) 2006-12-13 2008-06-18 엘지디스플레이 주식회사 유기 전계발광표시소자 및 그 제조방법
EP3848970A1 (en) 2007-01-22 2021-07-14 Cree, Inc. Multiple light emitting diode emitter
JP2010525555A (ja) 2007-03-08 2010-07-22 スリーエム イノベイティブ プロパティズ カンパニー 発光素子のアレイ
JP2008263127A (ja) 2007-04-13 2008-10-30 Toshiba Corp Ｌｅｄ装置
JP2010526332A (ja) * 2007-04-24 2010-07-29 エルジー・ケム・リミテッド 有機発光表示装置およびその駆動方法
US20080308819A1 (en) 2007-06-15 2008-12-18 Tpo Displays Corp. Light-Emitting Diode Arrays and Methods of Manufacture
US7687812B2 (en) 2007-06-15 2010-03-30 Tpo Displays Corp. Light-emitting diode arrays and methods of manufacture
US9136498B2 (en) 2007-06-27 2015-09-15 Qd Vision, Inc. Apparatus and method for modulating photon output of a quantum dot light emitting device
DE102007030129A1 (de) 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
US8022421B2 (en) 2007-11-06 2011-09-20 Industrial Technology Institute Light emitting module having LED pixels and method of forming the same
US7732803B2 (en) 2008-05-01 2010-06-08 Bridgelux, Inc. Light emitting device having stacked multiple LEDS
KR100937866B1 (ko) 2008-05-15 2010-01-21 삼성모바일디스플레이주식회사 유기발광 표시장치
KR101458958B1 (ko) 2008-06-10 2014-11-13 삼성전자주식회사 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법
JP2009302201A (ja) 2008-06-11 2009-12-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
DE102008030584A1 (de) 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
US8519424B2 (en) 2008-08-19 2013-08-27 Plextronics, Inc. User configurable mosaic light emitting apparatus
US8414304B2 (en) 2008-08-19 2013-04-09 Plextronics, Inc. Organic light emitting diode lighting devices
JP5097057B2 (ja) 2008-08-29 2012-12-12 株式会社沖データ 表示装置
JP4555880B2 (ja) 2008-09-04 2010-10-06 株式会社沖データ 積層半導体発光装置及び画像形成装置
JP5024247B2 (ja) 2008-09-12 2012-09-12 日立電線株式会社 発光素子
US7977872B2 (en) 2008-09-16 2011-07-12 Global Oled Technology Llc High-color-temperature tandem white OLED
TW201017863A (en) 2008-10-03 2010-05-01 Versitech Ltd Semiconductor color-tunable broadband light sources and full-color microdisplays
CN102217102B (zh) 2008-11-14 2015-07-15 三星电子株式会社 半导体发光器件
KR101007113B1 (ko) * 2008-11-25 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US9184410B2 (en) 2008-12-22 2015-11-10 Samsung Display Co., Ltd. Encapsulated white OLEDs having enhanced optical output
KR20120068985A (ko) 2009-03-13 2012-06-27 테세라, 인코포레이티드 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
US8946204B2 (en) 2009-05-07 2015-02-03 Gruenenthal Gmbh Substituted phenylureas and phenylamides as vanilloid receptor ligands
KR101077789B1 (ko) 2009-08-07 2011-10-28 한국과학기술원 Ｌｅｄ 디스플레이 제조 방법 및 이에 의하여 제조된 ｌｅｄ 디스플레이
WO2011066396A2 (en) 2009-11-24 2011-06-03 University Of Florida Research Foundation, Inc. Method and apparatus for sensing infrared radiation
US8642363B2 (en) 2009-12-09 2014-02-04 Nano And Advanced Materials Institute Limited Monolithic full-color LED micro-display on an active matrix panel manufactured using flip-chip technology
US9236532B2 (en) 2009-12-14 2016-01-12 Seoul Viosys Co., Ltd. Light emitting diode having electrode pads
JP5443286B2 (ja) 2009-12-24 2014-03-19 スタンレー電気株式会社 フェイスアップ型光半導体装置
KR101631652B1 (ko) 2009-12-29 2016-06-20 삼성전자주식회사 광민감성 투명 산화물 반도체 재료를 이용한 이미지 센서
JP2011159671A (ja) 2010-01-29 2011-08-18 Oki Data Corp 半導体発光装置および画像表示装置
US20110204376A1 (en) 2010-02-23 2011-08-25 Applied Materials, Inc. Growth of multi-junction led film stacks with multi-chambered epitaxy system
EP2366753B1 (en) 2010-03-02 2015-06-17 Semiconductor Energy Laboratory Co., Ltd. Light-Emitting Element and Lighting Device
US8866131B2 (en) 2010-04-02 2014-10-21 Hitachi, Ltd. Organic light-emitting device and light source apparatus using same
KR101689336B1 (ko) * 2010-06-30 2016-12-26 삼성디스플레이 주식회사 유기 전계 발광 표시장치
KR101252032B1 (ko) 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
US10421681B2 (en) 2010-07-12 2019-09-24 Corning Incorporated Alumina isopipes for use with tin-containing glasses
US9178107B2 (en) 2010-08-03 2015-11-03 Industrial Technology Research Institute Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same
JP5333382B2 (ja) 2010-08-27 2013-11-06 豊田合成株式会社 発光素子
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US9941319B2 (en) 2010-10-13 2018-04-10 Monolithic 3D Inc. Semiconductor and optoelectronic methods and devices
KR20120040011A (ko) 2010-10-18 2012-04-26 한국전자통신연구원 발광 다이오드
JP5777879B2 (ja) 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
CN102593303A (zh) 2011-01-05 2012-07-18 晶元光电股份有限公司 具有栓塞的发光元件
US20120236532A1 (en) 2011-03-14 2012-09-20 Koo Won-Hoe Led engine for illumination
JP5854419B2 (ja) 2011-03-18 2016-02-09 国立大学法人山口大学 多波長発光素子及びその製造方法
FR2964498A1 (fr) 2011-03-21 2012-03-09 Soitec Silicon On Insulator Empilement de led de couleur
WO2012128188A1 (en) 2011-03-23 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and lighting device
JP5095840B2 (ja) 2011-04-26 2012-12-12 株式会社東芝 半導体発光素子
JP5675966B2 (ja) 2011-04-27 2015-02-25 Ｊｘ日鉱日石エネルギー株式会社 有機ｅｌ素子用の光取出し透明基板及びそれを用いた有機ｅｌ素子
TW201248945A (en) 2011-05-31 2012-12-01 Chi Mei Lighting Tech Corp Light-emitting diode device and method for manufacturing the same
US8884316B2 (en) 2011-06-17 2014-11-11 Universal Display Corporation Non-common capping layer on an organic device
JP2013070030A (ja) 2011-09-06 2013-04-18 Sony Corp 撮像素子、電子機器、並びに、情報処理装置
KR101902392B1 (ko) 2011-10-26 2018-10-01 엘지이노텍 주식회사 발광 소자
DE102011056888A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
CN102593290B (zh) 2012-01-18 2014-08-13 鄂尔多斯市荣泰光电科技有限责任公司 白光led外延片及其制作工艺以及白光led芯片的制作方法
KR20130104612A (ko) 2012-03-14 2013-09-25 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법
US20130264587A1 (en) 2012-04-04 2013-10-10 Phostek, Inc. Stacked led device using oxide bonding
US8835948B2 (en) 2012-04-19 2014-09-16 Phostek, Inc. Stacked LED device with diagonal bonding pads
JP5888096B2 (ja) 2012-04-26 2016-03-16 コニカミノルタ株式会社 表示装置
TW201344955A (zh) 2012-04-27 2013-11-01 Phostek Inc 發光二極體裝置
US9257665B2 (en) 2012-09-14 2016-02-09 Universal Display Corporation Lifetime OLED display
US8946052B2 (en) 2012-09-26 2015-02-03 Sandia Corporation Processes for multi-layer devices utilizing layer transfer
DE102013112602B4 (de) 2012-12-18 2020-11-12 Lg Display Co., Ltd. Weiße organische Lichtemissionsvorrichtung
US20140184062A1 (en) 2012-12-27 2014-07-03 GE Lighting Solutions, LLC Systems and methods for a light emitting diode chip
US20140191243A1 (en) 2013-01-08 2014-07-10 University Of Florida Research Foundation, Inc. Patterned articles and light emitting devices therefrom
US9443833B2 (en) 2013-01-31 2016-09-13 Nthdegree Technologies Worldwide Inc. Transparent overlapping LED die layers
JP2014175427A (ja) 2013-03-07 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
TW201438188A (zh) 2013-03-25 2014-10-01 Miracle Technology Co Ltd 堆疊式發光二極體陣列結構
WO2014185063A1 (ja) 2013-05-17 2014-11-20 パナソニックＩｐマネジメント株式会社 有機エレクトロルミネッセンス素子及び照明装置
KR101710988B1 (ko) 2013-05-17 2017-02-28 파나소닉 아이피 매니지먼트 가부시키가이샤 유기 전계 발광 소자
JP2015012044A (ja) 2013-06-26 2015-01-19 株式会社東芝 半導体発光素子
KR102050461B1 (ko) 2013-06-28 2019-11-29 엘지디스플레이 주식회사 유기 발광 소자
JP2015012244A (ja) 2013-07-01 2015-01-19 株式会社東芝 半導体発光素子
TWI790559B (zh) 2013-08-09 2023-01-21 日商半導體能源研究所股份有限公司 發光元件、顯示模組、照明模組、發光裝置、顯示裝置、電子裝置、及照明裝置
DE102013109451B9 (de) 2013-08-30 2017-07-13 Osram Oled Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
US10388978B2 (en) 2013-11-15 2019-08-20 Lockheed Martin Energy, Llc Methods for determining state of charge and calibrating reference electrodes in a redox flow battery
JP6497647B2 (ja) 2013-12-24 2019-04-10 パナソニックＩｐマネジメント株式会社 表示装置及び表示装置の製造方法
KR101452801B1 (ko) 2014-03-25 2014-10-22 광주과학기술원 발광다이오드 및 이의 제조방법
KR20150121306A (ko) 2014-04-18 2015-10-29 포항공과대학교 산학협력단 질화물 반도체 발광소자 및 이의 제조방법
KR20150131522A (ko) 2014-05-15 2015-11-25 엘지디스플레이 주식회사 유기 발광 표시 소자 디스플레이 패널
US9831387B2 (en) 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
JP2016027361A (ja) 2014-07-01 2016-02-18 株式会社リコー エレクトロクロミック表示装置およびその製造方法、駆動方法
JP6351520B2 (ja) 2014-08-07 2018-07-04 株式会社東芝 半導体発光素子
JP6413460B2 (ja) 2014-08-08 2018-10-31 日亜化学工業株式会社 発光装置及び発光装置の製造方法
KR20160027875A (ko) 2014-08-28 2016-03-10 서울바이오시스 주식회사 발광소자
CN104269431B (zh) * 2014-09-29 2017-03-01 京东方科技集团股份有限公司 一种有机电致发光显示器件、其驱动方法及显示装置
KR101888608B1 (ko) 2014-10-17 2018-09-20 엘지이노텍 주식회사 발광 소자 패키지 및 조명 장치
US9847051B2 (en) 2014-11-04 2017-12-19 Apple Inc. Organic light-emitting diode display with minimized subpixel crosstalk
US9698134B2 (en) 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display
US20160163940A1 (en) 2014-12-05 2016-06-09 Industrial Technology Research Institute Package structure for light emitting device
KR102402260B1 (ko) 2015-01-08 2022-05-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
KR102434778B1 (ko) 2015-03-26 2022-08-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
KR102038443B1 (ko) 2015-03-26 2019-10-30 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR101771461B1 (ko) 2015-04-24 2017-08-25 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JP6637674B2 (ja) 2015-04-30 2020-01-29 信越化学工業株式会社 プリント配線板、プリント配線板の製造方法、及び半導体装置
CN104952995B (zh) 2015-05-05 2017-08-25 湘能华磊光电股份有限公司 一种iii族半导体发光器件的倒装结构
US20160336482A1 (en) 2015-05-12 2016-11-17 Epistar Corporation Light-emitting device
DE102015108545A1 (de) 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015108532A1 (de) 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte
JP2016225221A (ja) 2015-06-02 2016-12-28 コニカミノルタ株式会社 電界発光素子
JP2017011202A (ja) 2015-06-25 2017-01-12 京セラ株式会社 発光装置
TWI577042B (zh) 2015-07-15 2017-04-01 南臺科技大學 發光二極體晶片及數據發射及接收裝置
KR102594189B1 (ko) 2015-08-18 2023-10-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
KR102415331B1 (ko) 2015-08-26 2022-06-30 삼성전자주식회사 발광 소자 패키지, 및 이를 포함하는 장치
KR102443035B1 (ko) 2015-09-02 2022-09-16 삼성전자주식회사 Led 구동 장치 및 그를 포함하는 조명 장치
US10032757B2 (en) 2015-09-04 2018-07-24 Hong Kong Beida Jade Bird Display Limited Projection display system
US10304811B2 (en) 2015-09-04 2019-05-28 Hong Kong Beida Jade Bird Display Limited Light-emitting diode display panel with micro lens array
KR102460072B1 (ko) 2015-09-10 2022-10-31 삼성전자주식회사 반도체 발광 소자
KR102406606B1 (ko) 2015-10-08 2022-06-09 삼성디스플레이 주식회사 유기 발광 소자, 이를 포함하는 유기 발광 표시 장치, 및 이의 제조 방법
KR101739851B1 (ko) 2015-10-30 2017-05-25 주식회사 썬다이오드코리아 파장변환구조체를 포함하는 발광 소자
US10304813B2 (en) 2015-11-05 2019-05-28 Innolux Corporation Display device having a plurality of bank structures
KR102546307B1 (ko) 2015-12-02 2023-06-21 삼성전자주식회사 발광 소자 및 이를 포함하는 표시 장치
KR20170082187A (ko) 2016-01-05 2017-07-14 삼성전자주식회사 백색 발광장치 및 디스플레이 장치
TWI581455B (zh) 2016-01-29 2017-05-01 友達光電股份有限公司 發光裝置及發光裝置之製造方法
KR102524805B1 (ko) 2016-02-12 2023-04-25 삼성전자주식회사 광원 모듈, 디스플레이 패널 및 이를 구비한 디스플레이 장치
WO2017145026A1 (en) 2016-02-23 2017-08-31 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
KR102328852B1 (ko) 2016-02-24 2021-11-22 삼성디스플레이 주식회사 유기발광소자
WO2017146477A1 (ko) 2016-02-26 2017-08-31 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
DE102016104280A1 (de) 2016-03-09 2017-09-14 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
KR20170108321A (ko) 2016-03-17 2017-09-27 주식회사 루멘스 발광 다이오드
KR102517336B1 (ko) * 2016-03-29 2023-04-04 삼성전자주식회사 디스플레이 패널 및 이를 구비한 멀티비전 장치
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
KR102513080B1 (ko) 2016-04-04 2023-03-24 삼성전자주식회사 Led 광원 모듈 및 디스플레이 장치
CN105789237A (zh) 2016-04-25 2016-07-20 京东方科技集团股份有限公司 Led显示模组、显示装置及显示模组的制作方法
JP6683003B2 (ja) 2016-05-11 2020-04-15 日亜化学工業株式会社 半導体素子、半導体装置及び半導体素子の製造方法
KR20170129983A (ko) 2016-05-17 2017-11-28 삼성전자주식회사 발광소자 패키지, 이를 이용한 디스플레이 장치 및 그 제조방법
US10388691B2 (en) 2016-05-18 2019-08-20 Globalfoundries Inc. Light emitting diodes (LEDs) with stacked multi-color pixels for displays
CN107437551B (zh) 2016-05-25 2020-03-24 群创光电股份有限公司 显示装置及其制造方法
EP3297044A1 (en) 2016-09-19 2018-03-21 Nick Shepherd Improved led emitter, led emitter array and method for manufacturing the same
CN106449659B (zh) 2016-11-11 2019-06-07 京东方科技集团股份有限公司 阵列基板及其制造方法、显示器
KR102642304B1 (ko) 2016-11-28 2024-02-28 삼성전자주식회사 광전자 소자 및 전자 장치
US11287563B2 (en) 2016-12-01 2022-03-29 Ostendo Technologies, Inc. Polarized light emission from micro-pixel displays and methods of fabrication thereof
US10400958B2 (en) 2016-12-30 2019-09-03 Lumileds Llc Addressable color changeable LED structure
CN106898601A (zh) * 2017-02-15 2017-06-27 佛山市国星光电股份有限公司 三角形组合的led线路板、三角形led器件及显示屏
JP2020508582A (ja) 2017-02-24 2020-03-19 マサチューセッツ インスティテュート オブ テクノロジー 垂直に積層された多色発光ダイオード（ｌｅｄ）ディスプレイのための方法および装置
CN106848043A (zh) 2017-03-28 2017-06-13 光创空间（深圳）技术有限公司 一种led器件的封装方法及led器件
TWI699496B (zh) 2017-03-31 2020-07-21 億光電子工業股份有限公司 發光裝置和照明模組
TWI613806B (zh) 2017-05-16 2018-02-01 錼創科技股份有限公司 微型發光二極體裝置及顯示面板
KR20190001050A (ko) 2017-06-26 2019-01-04 주식회사 루멘스 칩 적층 구조를 갖는 led 픽셀 소자
KR102503578B1 (ko) * 2017-06-30 2023-02-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
CN109216329B (zh) 2017-07-07 2020-09-08 鸿富锦精密工业（深圳）有限公司 微型led显示面板及其制备方法
KR102476136B1 (ko) 2017-09-05 2022-12-09 삼성전자주식회사 Led를 이용한 디스플레이 장치
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
KR102509639B1 (ko) 2017-12-12 2023-03-15 삼성전자주식회사 발광소자 패키지 제조방법
WO2019147738A1 (en) 2018-01-23 2019-08-01 Light Share, LLC Full-color monolithic micro-led pixels
US11508876B2 (en) 2018-12-31 2022-11-22 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078955A1 (en) * 2007-09-26 2009-03-26 Iii-N Technlogy, Inc Micro-Emitter Array Based Full-Color Micro-Display
JP2017529557A (ja) * 2014-07-31 2017-10-05 オキュラス ブイアール，エルエルシー シリコン上のカラーｉｌｅｄディスプレイ
US20170025593A1 (en) * 2014-09-25 2017-01-26 X-Celeprint Limited Redistribution layer for substrate contacts

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023063266A (ja) * 2021-10-22 2023-05-09 隆達電子股▲ふん▼有限公司 マイクロ発光ダイオードパッケージ構造
JP7469428B2 (ja) 2021-10-22 2024-04-16 隆達電子股▲ふん▼有限公司 マイクロ発光ダイオードパッケージ構造

Also Published As

Publication number Publication date
KR20200096529A (ko) 2020-08-12
US20230101837A1 (en) 2023-03-30
JP7223011B2 (ja) 2023-02-15
US20210183941A1 (en) 2021-06-17
WO2019135589A1 (en) 2019-07-11
CN110709995A (zh) 2020-01-17
CN111129237A (zh) 2020-05-08
EP3735708A4 (en) 2021-10-06
US20190206927A1 (en) 2019-07-04
EP3735708A1 (en) 2020-11-11
BR112020013410A2 (pt) 2020-12-01
US11522008B2 (en) 2022-12-06
US11114499B2 (en) 2021-09-07

Similar Documents

Publication Publication Date Title
JP7223011B2 (ja) 発光積層構造体を有する表示装置
JP7240398B2 (ja) 発光積層構造とこれを備えたディスプレイデバイス
US12107081B2 (en) LED unit for display and display apparatus having the same
US11935912B2 (en) Light emitting device having commonly connected LED sub-units
US20220392879A1 (en) Light emitting diode for display and display apparatus having the same
JP7387821B2 (ja) 発光積層構造体およびそれを備えたディスプレイ素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230203

R150 Certificate of patent or registration of utility model

Ref document number: 7223011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150