CN114242867B - 一种led芯片及其制作方法 - Google Patents
一种led芯片及其制作方法 Download PDFInfo
- Publication number
- CN114242867B CN114242867B CN202111533881.XA CN202111533881A CN114242867B CN 114242867 B CN114242867 B CN 114242867B CN 202111533881 A CN202111533881 A CN 202111533881A CN 114242867 B CN114242867 B CN 114242867B
- Authority
- CN
- China
- Prior art keywords
- type layer
- sub
- layer
- type
- covers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 113
- 238000005530 etching Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 36
- 238000003487 electrochemical reaction Methods 0.000 abstract description 24
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请实施例公开了一种LED芯片及其制作方法,该LED芯片包括:芯片衬底、外延结构、P型电极、N型电极以及绝缘层,外延结构包括第一P型层、第一有源层、第一N型层,第一N型层包括第一子N型层和第二子N型层,有源层、第一子N型层裸露P型层部分表面,第二子N型层位于第一N子型层表面,N型电极位于第二子N型层背离芯片衬底表面的一侧,并覆盖第二子N型层,绝缘层覆盖LED芯片表面除去P型电极表面和N型电极表面的部分。由上述可知,N型电极覆盖第二子N型层,能够避免所述第二子N型层裸露,并且绝缘层包裹第一子N型层以及第二子N型层没有被覆盖的部分,能够抑制N型层与环境中的水汽发生电化学反应。
Description
技术领域
本申请涉及LED制造技术领域,尤其涉及一种LED芯片以及该LED芯片的制作方法。
背景技术
伴随着蓝绿光LED芯片技术的成熟,由RGB三色LED芯片搭配组成的LED显示屏产品,具有可实现高分辨率的小间距甚至超小间距显示的优点,并且还具有高色彩统一性、高色彩表现力以及绿色环保等优点,使得由LED芯片搭配组成的LED显示屏产品具有非常大的市场竞争力,应用市场不断扩大。
在LED显示屏应用市场不断扩大的同时,为了保证LED显示屏产品的可靠性,LED显示屏的封装厂商对LED芯片的可靠性提出了更高的要求。然而,由于LED芯片的侧壁会裸露LED芯片的N型层,并且LED芯片在实际工作中,会因为工作需求长时间处于逆偏压状态,导致N型层会在逆偏压电场的作用下,与环境中的水汽发生电化学反应,进而导致LED芯片烧伤损坏。因此,提供一种能够抑制N型层与环境中的水汽发生电化学反应的LED芯片,成为了本领域技术人员的研究重点。
发明内容
为解决上述技术问题,本申请实施例提供了一种LED芯片,该LED芯片能够抑制其N型层与环境中的水汽发生电化学反应,有助于保证所述LED芯片的可靠性,进而有助于保证LED显示屏的可靠性。
为解决上述问题,本申请实施例提供了如下技术方案:
一种LED芯片,该LED芯片包括:
芯片衬底;
位于所述芯片衬底表面的外延结构,其中,所述外延结构包括沿背离所述芯片衬底表面一侧依次排布的第一P型层、第一有源层、第一N型层,所述第一N型层包括第一子N型层和第二子N型层,所述第一有源层裸露所述第一P型层部分表面,所述第一子N型层覆盖所述第一有源层表面,所述第二子N型层位于所述第一子N型层背离所述芯片衬底表面的一侧;
P型电极,所述P型电极位于所述第一P型层裸露部分背离所述芯片衬底表面的一侧,与所述第一P型层电连接;
N型电极,所述N型电极位于所述第二子N型层背离所述芯片衬底表面的一侧,覆盖所述第二子N型层,且与所述第二子N型层电连接;
绝缘层,所述绝缘层覆盖所述LED芯片表面除去所述P型电极表面和所述N型电极表面的部分。
可选的,所述第二子N型层覆盖所述第一子N型层第一预设区域,所述第一子N型层第一预设区域为所述第一子N型层表面除边缘区域外的中间区域。
可选的,还包括:
电流扩展层,所述电流扩展层覆盖所述第一子N型层表面以及所述第二子N型层表面。
可选的,所述第二子N型层包括沿背离所述芯片衬底表面一侧依次排布的第一部分和第二部分,所述第一部分覆盖所述第一子N型层,所述第二部分位于所述第一部分背离所述芯片衬底表面的一侧,覆盖所述第一部分的第二预设区域,所述N型电极覆盖所述第二部分;
其中,所述第一部分第二预设区域为所述第一部分表面除边缘区域外的中间区域,所述第一部分的厚度的取值范围为包括端点值。
可选的,所述第一P型层为P-GaN层,所述第一子N型层为轻掺杂N-GaN,所述第二子N型层为重掺杂N-GaN。
一种LED芯片制作方法,该制作方法包括:
提供芯片衬底;
在所述芯片衬底表面形成外延结构,所述外延结构包括沿背离所述芯片衬底表面一侧依次排布的第一P型层、第一有源层、第一N型层,所述第一N型层包括第一子N型层和第二子N型层,所述第一有源层裸露所述第一P型层部分表面,所述第一子N型层覆盖所述第一有源层表面,所述第二子N型层位于所述第一子N型层背离所述芯片衬底表面的一侧;
在所述第一P型层裸露部分背离所述芯片衬底表面一侧形成P型电极,所述P型电极与所述第一P型层电连接;
在所述第二子N型层背离所述芯片衬底表面一侧形成N型电极,所述N型电极覆盖所述第二子N型层,且所述N型电极与所述第二子N型层电连接;
形成绝缘层,所述绝缘层覆盖所述LED芯片表面除去所述P型电极表面和所述N型电极表面的部分。
可选的,在所述芯片衬底表面形成外延结构包括:
提供外延衬底,在所述外延衬底表面形成层叠结构,所述层叠结构包括沿背离所述外延衬底表面一侧依次排布的第二N型层、第二有源层、第二P型层,其中,所述第二N型层包括沿背离所述外延衬底表面一侧依次排布的第三子N型层和第四子N型层;
将所述层叠结构转移至所述芯片衬底表面,其中,所述第二P型层与所述芯片衬底表面粘接;
对所述层叠结构进行刻蚀,形成所述外延结构。
可选的,对所述层叠结构进行刻蚀,形成所述外延结构包括:
刻蚀所述第三子N型层、所述第四子N型层以及所述第二有源层,裸露所述第二P型层部分表面,形成所述第一P型层,并形成所述第一子N型层以及所述第一有源层;
继续刻蚀所述第三子N型层,形成所述第二子N型层,以形成所述外延结构;
其中,所述第二子N型层覆盖所述第一子N型层第一预设区域,所述第一子N型层第一预设区域为所述第一子N型层表面除边缘区域外的中间区域。
可选的,还包括:
形成所述外延结构之后,形成所述N型电极之前,形成电流扩展层,所述电流扩展层覆盖所述第一子N型层表面以及所述第二子N型层表面。
可选的,对所述层叠结构进行刻蚀,形成所述外延结构包括:
刻蚀所述第三子N型层、所述第四子N型层以及所述第二有源层,裸露所述第二P型层部分表面,形成所述第一P型层,并形成所述第一子N型层、所述第二子N型层以及所述第一有源层,以形成所述外延结构;
其中,所述第二子N型层包括沿背离所述芯片衬底表面一侧依次排布的第一部分和第二部分,所述第一部分覆盖所述第一子N型层,所述第二部分覆盖所述第一部分的第二预设区域,所述第一部分第二预设区域为所述第一部分表面除边缘区域外的中间区域,所述N型电极覆盖所述第二部分。
与现有技术相比,上述技术方案具有以下优点:
本申请所提供的技术方案包括:芯片衬底、外延结构、P型电极、N型电极以及绝缘层,所述外延结构包括沿背离所述芯片衬底表面依次排布的第一P型层、第一有源层、第一N型层,所述第一N型层包括第一子N型层和第二子N型层,所述第一有源层裸露所述第一P型层部分表面,所述第一子N型层覆盖所述第一有源层,所述第二子N型层位于所述第一子N型层背离所述芯片衬底表面的一侧,所述P型电极位于所述第一P型层裸露部分背离所述芯片衬底表面的一侧,与所述第一P型层电连接,所述N型电极位于所述第二子N型层背离所述芯片衬底表面的一侧,并覆盖所述第二子N型层,与所述第二子N型层电连接,所述绝缘层覆盖所述LED芯片表面除去所述P型电极表面和所述N型电极表面的部分。由上述可知,所述N型电极覆盖所述第二子N型层,能够避免所述第二子N型层裸露,并且所述绝缘层覆盖所述LED芯片表面除去所述P型电极表面和所述N型电极表面的部分,以使得所述绝缘层包裹所述第一子N型层以及所述第二子N型层没有被覆盖的部分,使得所述LED芯片能够避免所述第一N型层裸露,仅裸露不会与水汽发生电化学反应的第一P型层,从而在所述LED实际工作中,能够抑制所述第一N型层与环境中的水汽发生电化学反应,即抑制所述LED芯片的N型层与水汽发生电化学反应,有助于保证所述LED芯片的可靠性,进而有助于保证LED显示屏的可靠性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一种现有LED芯片的结构示意图;
图2为本申请实施例提供的一种LED芯片的结构示意图;
图3为本申请实施例提供的另一种LED芯片的结构示意图;
图4为本申请实施例提供的再一种LED芯片的结构示意图;
图5为本申请实施例提供的又一种LED芯片的结构示意图;
图6为本申请实施例提供的一种LED芯片制作方法的流程图;
图7~图14为本申请实施例提供的一种LED芯片制作方法中的不同工艺步骤的结构图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请,但是本申请还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似推广,因此本申请不受下面公开的具体实施例的限制。
其次,本申请结合示意图进行详细描述,在详述本申请实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本申请保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述,提供一种能够抑制N型层与环境中的水汽发生电化学反应的LED芯片,成为了本领域技术人员的研究重点。
随着LED显示屏的应用市场的不断拓宽,对于LED芯片的可靠性的要求也越来越高。如图1所示,目前常规的LED芯片结构包括:衬底100、外延结构、透明导电层102、P型电极103、N型电极104以及绝缘层105,其中,所述外延结构位于所述衬底100表面,并且所述外延结构包括沿背离所述衬底表面一侧排布的N型106、有源层107、P型层108,所述有源层107裸露所述N型层105部分表面,所述P型层108覆盖所述有源层107,所述透明导电层102位于所述P型层108背离所述衬底10表面一侧,裸露所述P型层108部分表面,所述P型电极103位于所述P型层108裸露部分背离所述衬底10表面的一侧,与所述P型层108电连接,所述N型104电极位于所述N型层106裸露部分背离所述衬底10表面的一侧,所述绝缘层105覆盖所述LED芯片表面除去所述P型电极103表面和所述N型电极104表面的部分。
需要说明的是,形成LED芯片时,通常在衬底表面形成多个LED芯片主体结构,所述绝缘层覆盖所述多个LED芯片主体结构表面除去所述P型金属电极表面和所述N型金属电极表面的部分,然后通过切割形成独立的LED芯片。已知常规的LED芯片中的N型层为外延结构的最底层,并且绝缘层覆盖所述多个LED芯片主体结构表面除去所述P型电极表面和所述N型电极表面的部分,使得通过切割形成独立的LED芯片,会导致LED芯片的侧壁裸露LED芯片的N型层。由于LED芯片在实际工作中,会因为工作需求长时间处于逆偏压状态,并且N型层在逆偏压电场的作用下,容易与LED芯片工作环境中的水汽发生反应,导致LED芯片烧伤损坏,从而使得现有的常规LED芯片可靠性较差。并且,随着LED芯片尺寸的减小,使得作用在LED芯片上的逆偏压电场强度变大,加剧了N型层与LED芯片工作环境中的水汽发生反应,导致LED芯片更容易发生烧伤损坏,进一步降低了现有的常规LED芯片可靠性较差。
基于上述研究的基础上,本申请实施例提供了一种LED芯片,如图2所示,该LED芯片包括:
芯片衬底10;所述芯片衬底通常为蓝宝石衬底,但是本申请实施例对此并不做限定,具体视情况而定;
位于所述芯片衬底10表面的外延结构20,所述外延结构20包括沿背离所述芯片衬底表面一侧依次排布的第一P型层21、第一有源层22、第一N型层23,所述第一N型层包括第一子N型层231和第二子N型层232,其中,所述第一有源层22裸露所述第一有P型层21部分表面,所述第一子N型层231覆盖所述第一有源层22表面,所述第二子N型层232位于所述第一子N型层231背离所述芯片衬底10表面一侧;需要说明的是,在本申请的一个实施例中,所述第一N型层包括第一子N型层和第二子N型层两个子N型层,但本申请对此并不做限定,在本申请的其他实施例中,所述第一N型层可以包括至少三个子N型层,具体视情况而定;
P型电极30,所述P型电极30位于所述第一P型层21裸露部分背离所述芯片衬底10表面的一侧,与所述第一P型层电连接,以使得所述P型电极30与所述第一P型层21欧姆接触,进而使得所述P型电极30正常工作;
N型电极40,所述N型电极40位于所述第二子N型层232背离所述芯片衬底10表面的一侧,覆盖所述第二子N型层232,与所述第二子N型层电连接,以使得所述N型电极40与所述第二子N型层232欧姆接触,即使得所述N型电极40与所述第一N型层23欧姆接触,进而使得所述N型电极正常工作;
绝缘层50,所述绝缘层50覆盖所述LED芯片表面除所述P型电极30表面以及所述N型电极40表面的部分,以避免环境中的水汽渗入到所述LED芯片中,影响所述LED芯片的可靠性。
需要说明的是,由于外延结构中的N型层的厚度较大,为了保证N型层掺杂浓度变化的过渡,外延结构中的N型层包括掺杂浓度不同的多个子N型层。又由于外延结构中的P型层的掺杂难度较大,为了避免其他工艺步骤对P型层的掺杂产生影响,影响P型层的掺杂效果,从而形成外延结构时,P型层在刻蚀工艺之前的生长工艺中的最后步骤中形成。并且P型层的厚度通常较薄,从而所述P型层不同于所述N型层,不包括多个掺杂浓度不同的子P型层。
还需要说明的时,在本申请实施例中,用于形成所述外延结构的层叠结构形成在另一芯片衬底上,不是形成在所述LED芯片的芯片衬底上,所述层叠结构包括沿背离其所在芯片衬底表面一侧依次排布的第二N型层、第二有源层、第二P型层,并且所述第二N型层包括沿背离其所在芯片衬底表面一侧依次排布的第三子N型层和第四子N型层。形成所述层叠结构之后,再将所述层叠结构转移到所述LED芯片的芯片衬底上,其中,所述层叠结构的第二P型层位于所述LED芯片衬底表面,即所述层叠结构转移到所述LED芯片衬底上时,需要将所述层叠结构旋转180°,再将所述层叠结构置于所述LED芯片衬底表面,并对所述层叠结构进行刻蚀形成外延结构。其中,所述层叠结构中的第二有源层用于形成外延结构中的第一有源层,第二P型层用于形成第一P型层,第二N型层用于形成所述外延结构中的第一N型层,并且所述第三子N型层用于形成第二子N型层,第四子N型层用于形成第一子N型层。
在本申请实施例中,所述外延结构包括沿背离所述芯片衬底表面一侧依次排布的第一P型层、第一有源层、第一N型层,所述第一N型层包括第一子N型层和第二子N型层,所述第一有源层裸露所述第一P型层部分表面,所述第一子N型层覆盖所述有源层,所述第二子N型层位于所述第一子N型层背离所述芯片衬底表面的一侧,使得所述第一N型层为所述外延结构的顶层,所述第一P型层为所述外延结构的底层。由于所述N型电极位于所述第二子N型层背离所述芯片衬底表面的一侧,覆盖所述第二子N型层,使得所述N型电极能够对所述第二子N型层进行保护,避免所述第二子N型层裸露,并且所述绝缘层覆盖所述LED芯片表面除去所述P型电极表面和所述N型电极表面的部分,使得所述绝缘层能够包裹所述第一子N型层没有被覆盖的部分,同时若所述第二子N型层存在没有被所述N型电极覆盖的部分,所述绝缘层同样能够对所述第二子N型层没有被覆盖的部分进行包裹,从而避免所述第一子N型层和所述第二子N型层裸露,即避免所述第一N型层裸露,仅裸露不会与所述LED芯片所处环境中的水汽发生电化学反应的第一P型层,从而在所述LED芯片实际工作中,能够抑制所述第一N型层与所述LED芯片所处环境中的水汽发生电化学反应,即抑制所述LED芯片的N型层与水汽发生电化学反应,有助于保证所述LED芯片的可靠性,进而有助于保证LED显示屏的可靠性。
并且,所述N型电极与所述绝缘层能够对所述第一N型层进行保护,避免所述第一N型层裸露,从而即使LED芯片尺寸较小,导致作用在LED芯片上的逆偏压电场强度较大,也能够抑制所述LED芯片的第一N型层与水汽发生电化学反应,进而有助于保证所述LED芯片的可靠性。
需要说明的是,LED芯片中的电极材料通常为化学性质稳定的金属,例如金、铜等,不易与环境中的水发生电化学反应,从而本申请实施例所提供的LED芯片的N型电极覆盖所述第二子N型层,使得即便所述N型电极存在没有被所述绝缘层没有覆盖的区域,所述N型电极裸露在环境中的部分也不会因为与环境中的水汽发生电化学反应,裸露所述第二子N型层,能够实现对所述第二子N型层较好的保护,即实现所述第一N型的良好的保护,避免所述第一N型层裸露,进而能够抑制所述第一N型层与所述LED芯片所处环境中的水汽发生电化学反应,有助于提高所述LED芯片的可靠性。
在上述实施例的基础上,在本申请的一个实施例中,如图3所示,所述第二子N型层232位于所述第一子N型层231背离所述芯片衬底10表面的一侧,且所述第二子N型层232覆盖所述第一子N型层231第一预设区域,使得所述N型电极40对所述第二子N型层232进行保护,避免所述第二子N型层232裸露,提高所述LED芯片的可靠性。
需要说明的是,所述第二子N型层232掺杂浓度通常大于所述第一子N型层231掺杂浓度,并且对于N型层来说,N型层掺杂浓度越大,越容易与环境中的水汽发生电化学反应。在本申请实施例中,所述第二子N型层232覆盖所述第一子N型层231第一预设区域,使得所述第二子N型层232尺寸较小,从而能够尽量减小易于水汽发生电化学反应的N型层的尺寸,使得所述N型电极40对所述第二子型层232进行覆盖时,有利于所述N型电极40对所述第二子N型层232的裸露表面进行全面的覆盖,即有利于所述N型电极40对易于与水汽发生电化学反应的N型层的裸露表面进行全面的覆盖,抑制所述第二子N型层232与水汽发生反应,保证所述LED芯片的可靠性。
另外,所述第二子N型层232覆盖所述第一子N型层231第一预设区域,使得所述N型电极40覆盖所述第二子N型层232时,能够覆盖所述第二子N型层除与第一子N型层接触面的其余表面,进而使得所述N型电极40与所述第二子N型层232进行良好的欧姆接触,以使得所述N型电极40正常工作。其中,所述第一子N型层第一预设区域为所述第一子N型层表面除边缘区域外的中间区域。
在上述实施例的基础上,在本申请的一个实施例中,如图4所示,所述LED芯片还包括电流扩展层60,所述电流扩展层60覆盖所述第一子N型层231表面以及所述第二子N型层232表面,以改善所述LED芯片的电流传输,提高所述LED芯片的工作性能。需要说明的是,在本申请的一个实施例中,所述电流扩展层为透明导电薄膜,但本申请实施例对此并不做限定,具体视情况而定。
在本申请的另一个实施例中,如图5所示,所述第二子N型层232包括沿背离所述芯片衬底表面一侧依次排布的第一部分233和第二部分234,所述第一部分233覆盖所述第一子N型层231,所述第二部分234位于所述第一部分233背离所述芯片衬底10表面一侧,即所述第二部分234位于所述第一部分233背离所述第一子N型层231的一侧,所述第二部分覆盖所述第一部分233的第二预设区域,并且所述N型电极40覆盖所述第二部分234,以使得所述N型电极40对所述第二部分234进行保护,避免所述第二部分234裸露,即避免所述第一N型层裸露,有助于提高所述LED芯片的可靠性。并且,所述第二部分覆盖所述第一部分233的第二预设区域,使得所述N型电极40覆盖所述第二部分234时,能够覆盖所述第二部分234除与第一部分接触面的其余表面,使得所述N型电极40与所述第二部分234进行良好的欧姆接触,即使得所述N型电极40与所述第二子N型层232进行良好的欧姆接触,以使得所述N型电极正常工作。其中,所述第一部分第二预设区域为所述第一部分表面除边缘区域外的中间区域,所述第一部分的厚度的取值范围为 包括端点值。需要说明的是,本申请实施例对所述第一部分的厚度并不做限定,具体视情况而定。
并且,所述第二子N型层包括沿背离所述芯片衬底表面一侧依次排布的第一部分和第二部分,所述第一部分覆盖所述第一子N型层,由于所述N型电极的材料为导电金属,从而所述第一部分能够作为所述LED芯片的电流扩展层,以改善所述LED芯片的电流传输,提高所述LED芯片的工作性能。
可选的,在本申请的一个实施例中,所述第一P型层为P-GaN层,所述第一子N型层为轻掺杂N-GaN,所述第二子N型层为重掺杂N-GaN,即所述第一子N型层的掺杂浓度小于所述第二子N型层的掺杂浓度,但本申请实施例对此并不做限定,具体视情况而定。需要说明的是,N型层会随着掺杂浓度得增加,加重与环境中的水汽的电化学反应,所述N型电极覆盖所述第二N型层,所述第二子N型层为重掺杂N-GaN,使得所述LED芯片能够对重掺杂N型层进行保护,避免重掺杂的N型层与环境中的水汽的发生电化学反应,提供所述LED芯片的可靠性。
相应的,本申请还提供了一种LED芯片制作方法,该制作方法用于制作上述任一实施例所述的LED芯片,如图6所示,该制作方法包括:
S1:提供一芯片衬底;所述芯片衬底通常为蓝宝石衬底,但是本申请实施例对此并不做限定,具体视情况而定;
S2:如图7所示,在所述芯片衬底表面形成外延结构20,所述外延结构20包括沿背离所述芯片衬底表面一侧依次排布的第一P型层21、第一有源层22、第一N型层23,所述第一N型层23包括第一子N型层231和第二子N型层232,所述第一有源层22裸露所述第一P型层21部分表面,所述第一子N型层231覆盖所述第一有源层22表面,所述第二子N型层232位于所述第一子N型层231背离所述芯片衬底10表面的一侧;需要说明的是,在本申请的一个实施例中,所述第一N型层包括第一子N型层和第二子N型层两个子N型层,但本申请对此并不做限定,在本申请的其他实施例中,所述第一N型层可以包括至少三个子N型层,具体视情况而定;
S3:如图8所示,在所述第一P型层21裸露部分背离所述芯片衬底10表面一侧形成P型电极30,所述P型电极30与所述第一P型层21电连接,以使得所述P型电极30与所述第一P型层21欧姆接触,进而使得所述P型电极30正常工作;
S4:继续如图8所示,在所述第二子N型层232背离所述芯片衬底10表面一侧形成N型电极40,所述N型电极40覆盖所述第二子N型层232,且所述N型电极40与所述第二子N型层232电连接,以使得所述N型电极40与所述第二子N型层232欧姆接触,即使得所述N型电极40与所述第一N型层23欧姆接触,进而使得所述N型电极正常工作;
S5:如图2所示,形成绝缘层50,所述绝缘层50覆盖所述LED芯片表面除去所述P型电极30表面和所述N型电极30表面的部分,以避免环境中的水汽渗入到所述LED芯片中,影响所述LED芯片的可靠性。
具体的,在本申请实施例中,利用所述制作方法制得的LED芯片中的外延结构包括沿背离所述芯片衬底表面一侧依次排布的第一P型层、第一有源层、第一N型层,所述第一N型层包括第一子N型层和第二子N型层,所述第一有源层裸露所述第一P型层部分表面,所述第一子N型层覆盖所述有源层,所述第二子N型层位于所述第一子N型层背离所述芯片衬底表面的一侧,使得所述第一N型层为所述外延结构的顶层,所述第一P型层为所述外延结构的底层。由于所述N型电极位于所述第二子N型层背离所述芯片衬底表面的一侧,覆盖所述第二子N型层,使得所述N型电极能够对所述第二子N型层进行保护,避免所述第二子N型层裸露,并且所述绝缘层覆盖所述LED芯片表面除去所述P型金属电极表面和所述N型金属电极表面的部分,使得所述绝缘层能够包裹所述第一子N型层没有被覆盖的部分,同时若所述第二子N型层存在没有被所述N型电极覆盖的部分,所述绝缘层同样能够对所述第二子N型层没有被覆盖的部分进行包裹,从而避免所述第一子N型层和所述第二子N型层裸露,即避免所述第一N型层裸露,仅裸露不会与所述LED芯片所处环境中的水汽发生电化学反应的第一P型层,从而在所述LED芯片实际工作中,能够抑制所述第一N型层与所述LED芯片所处环境中的水汽发生电化学反应,即抑制所述LED芯片的N型层与水汽发生电化学反应,有助于保证所述LED芯片的可靠性,进而有助于保证LED显示屏的可靠性。
并且,所述N型电极与所述绝缘层能够对所述第一N型层进行保护,避免所述第一N型层裸露,从而即使LED芯片尺寸较小,导致作用在LED芯片上的逆偏压电场强度较大,也能够抑制所述LED芯片的第一N型层与水汽发生电化学反应,进而有助于保证所述LED芯片的可靠性。
需要说明的是,LED芯片中的电极材料通常为化学性质稳定的金属,例如金、铜等,不易与环境中的水发生电化学反应,从而利用本申请实施例所提供的制作方法制得的LED芯片的N型电极覆盖所述第二子N型层,使得即便所述N型电极存在没有被所述绝缘层没有覆盖的区域,所述N型电极裸露在环境中的部分也不会因为与环境中的水汽发生电化学反应,裸露所述第二子N型层,能够实现对所述第二子N型层较好的保护,即实现所述第一N型的良好的保护,避免所述第一N型层裸露,进而能够抑制所述第一N型层与所述LED芯片所处环境中的水汽发生电化学反应,有助于提高所述LED芯片的可靠性。
在上述实施例的基础上,在本申请的一个实施例中,在所述芯片衬底表面形成外延结构包括:如图9所示,提供外延衬底70,在所述外延衬底表面形成层叠结构71,所述层叠结构71包括沿背离所述外延衬底表面一侧依次排布的第二N型层711、第二有源层712、第二P型层713,其中,所述第二N型层711包括沿背离所述外延衬底70表面一侧依次排布的第三子N型层714和第四子N型层715;在所述外延衬底上形成所述层叠结构之后,如图10所示,将所述层叠结构71转移至所述芯片衬底10表面,其中,所述第二P型层713与所述芯片衬底10表面粘接,即将所述层叠结构71转移到所述LED芯片衬底10上时,需要将所述层叠结构71旋转180°,再将所述层叠结构71置于所述LED芯片衬底10表面;将所述层叠结构转移至所述芯片衬底表面之后,对所述层叠结构进行刻蚀,形成所述外延结构。
需要说明的是,形成外延结构时,P型层通常在进行刻蚀之前,在生长工艺中的最后步骤中形成,通常为外延结构的顶层。而利用所述制作方法制得的LED芯片中P型层为外延结构的底层,从而制作所述LED芯片时,需要在外延衬底表面形成层叠结构,再将所述层叠结构转移至所述芯片衬底表面。
在上述实施例的基础上,在本申请实施例中,对所述层叠结构进行刻蚀,形成所述外延结构包括:如图11所示,刻蚀所述第三子N型层、所述第四子N型层以及所述第二有源层,裸露所述第二P型层部分表面,形成所述第一P型层21,并形成所述第一子N型层231以及所述第一有源层22;如图12所示,继续刻蚀所述第三子N型层,形成所述第二子N型层232,以形成所述外延结构;其中,所述第二子N型层覆盖所述第一子N型层第一预设区域,所述第一N型层第一预设区域为所述第一N型层表面除边缘区域外的中间区域。
具体的,在本申请实施例中,所述第二子N型层位于所述第一子N型层背离所述芯片衬底表面的一侧,覆盖所述第一子N型层第一预设区域,所述N型电极覆盖所述第二子N型层,使得所述N型电极对所述第二子N型层进行保护,避免所述第二子N型层裸露,提高所述LED芯片的可靠性。需要说明的是,所述第二子N型层掺杂浓度通常大于所述第一子N型层掺杂浓度,并且对于N型层来说,N型层掺杂浓度越大,越容易与环境中的水汽发生电化学反应。在本申请实施例中,所述第二子N型层覆盖所述第一子N型层第一预设区域,使得所述第二子N型层尺寸较小,从而能够尽量减小易于水汽发生电化学反应的N型层的尺寸,使得所述N型电极对所述第二子型层进行覆盖时,有利于所述N型电极对所述第二子N型层的裸露表面进行全面的覆盖,即有利于所述N型电极对易于与水汽发生电化学反应的N型层的裸露表面进行全面的覆盖,抑制所述第二子N型层与水汽发生反应,保证所述LED芯片的可靠性。另外,所述第二子N型层覆盖所述第一子N型层第一预设区域,使得所述N型电极覆盖所述第二子N型层时,能够覆盖所述第二子N型层除与第一子N型层接触面的其余表面,进而使得所述N型电极与所述第二子N型层进行良好的欧姆接触,以使得所述N型电极正常工作。
在上述实施例的基础上,在本申请的一个实施例中,所述制作方法还包括:
S6:如图13所示,形成所述外延结构之后,形成所述N型电极之前,形成电流扩展层,所述电流扩展层覆盖所述第一子N型层表面以及所述第二子N型层表面,以改善所述LED芯片的电流传输,提高所述LED芯片的工作性能。需要说明的是,在本申请的一个实施例中,所述电流扩展层为透明导电薄膜,但本申请实施例对此并不做限定,具体视情况而定。
在本申请的另一个实施例中,对所述层叠结构进行刻蚀,形成所述外延结构包括:如图14所示,刻蚀所述第三子N型层、所述第四子N型层以及所述第二有源层,裸露所述第二P型层部分表面,形成所述第一P型层21,并形成所述第一子N型层231、所述第二子N型层232以及所述第一有源层22,以形成所述外延结构;其中,所述第二子N型层232包括沿背离所述芯片衬底表面一侧依次排布的第一部分233和第二部分234,所述第一部分233覆盖所述第一子N型层231,所述第二部分234覆盖所述第一部分233的第二预设区域,所述第一部分233第二预设区域为所述第一部分233表面除边缘区域外的中间区域,并且所述N型电极覆盖所述第二部分。
具体的,在本申请实施例中,所述第一部分覆盖所述第一N型层,所述第二部分位于所述第一部分背离所述芯片衬底表面一侧,即所述第二部分位于所述第一部分背离所述第一子N型层的一侧,所述第二部分覆盖所述第一部分的第二预设区域,并且所述N型电极覆盖所述第二部分,以使得所述N型电极对所述第二部分进行保护,避免所述第二部分裸露,即避免所述第一N型层裸露,有助于提高所述LED芯片的可靠性。并且,所述第二部分覆盖所述第一部分的第二预设区域,使得所述N型电极覆盖所述第二部分时,能够覆盖所述第二部分除与第一部分接触面的其余表面,使得所述N型电极与所述第二部分进行良好的欧姆接触,即使得所述N型电极与所述第二子N型层进行良好的欧姆接触,以使得所述N型电极正常工作。其中,所述第一部分第二预设区域为所述第一部分表面除边缘区域外的中间区域,所述第一部分的厚度的取值范围为包括端点值。
并且,所述第二子N型层包括沿背离所述芯片衬底表面一侧依次排布的第一部分和第二部分,所述第一部分覆盖所述第一子N型层,由于所述N型电极的材料为导电金属,从而所述第一部分能够作为所述LED芯片的电流扩展层,以改善所述LED芯片的电流传输,提高所述LED芯片的工作性能。
可选的,在本申请的一个实施例中,所述第一P型层为P-GaN层,所述第一子N型层为轻掺杂N-GaN,所述第二子N型层为重掺杂N-GaN,即所述第一子N型层的掺杂浓度小于所述第二子N型层的掺杂浓度,但本申请实施例对此并不做限定,具体视情况而定。
综上所述,本申请提供了一种LED芯片及其制作方法,该LED芯片包括:芯片衬底、外延结构、P型电极、N型电极以及绝缘层,所述外延结构包括沿背离所述芯片衬底表面依次排布的第一P型层、第一有源层、第一N型层,所述第一N型层包括第一子N型层和第二子N型层,所述第一有源层裸露所述第一P型层部分表面,所述第一子N型层覆盖所述有源层,所述第二子N型层位于所述第一子N型层背离所述芯片衬底表面的一侧,所述P型电极位于所述第一P型层裸露部分背离所述芯片衬底表面的一侧,所述N型电极位于所述第二子N型层背离所述芯片衬底表面的一侧,并覆盖所述第二子N型层,所述绝缘层覆盖所述LED芯片表面除去所述P型电极表面和所述N型电极表面的部分。由上述可知,所述N型电极覆盖所述第二子N型层,能够避免所述第二子N型层裸露,并且所述绝缘层覆盖所述LED芯片表面除去所述P型电极表面和所述N型电极表面的部分,以使得所述绝缘层包裹所述第一子N型层以及所述第二子N型层没有被覆盖的部分,避免所述第一N型层裸露,仅裸露不会与水汽发生电化学反应的第一P型层,从而在所述LED实际工作中,能够抑制所述第一N型层与环境中的水汽发生电化学反应,即抑制所述LED芯片的N型层与水汽发生电化学反应,有助于保证所述LED芯片的可靠性,进而有助于保证LED显示屏的可靠性。
并且,LED芯片的电极通常为化学性质稳定的金属,所述LED芯片的N型电极覆盖所述第二子N型层,使得即便所述N型电极存在没有被所述绝缘层没有覆盖的区域,所述N型电极裸露在环境中的部分也不会因为与环境中的水汽发生电化学反应,裸露所述第一N型层,能够实现对所述第一N型的良好的保护,避免所述第一N型层裸露,进而能够抑制N型层与所述LED芯片所处环境中的水汽发生电化学反应,有助于提高所述LED芯片的可靠性。
本说明书中各个部分采用并列和递进相结合的方式描述,每个部分重点说明的都是与其他部分的不同之处,各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,本说明书中各实施例中记载的特征可以相互替换或组合,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (7)
1.一种LED芯片,其特征在于,包括:
芯片衬底;
位于所述芯片衬底表面的外延结构,其中,所述外延结构包括沿背离所述芯片衬底表面一侧依次排布的第一P型层、第一有源层、第一N型层,所述第一N型层包括第一子N型层和第二子N型层,所述第一有源层裸露所述第一P型层部分表面,所述第一子N型层覆盖所述第一有源层表面,所述第二子N型层位于所述第一子N型层背离所述芯片衬底表面的一侧,且所述第二子N型层覆盖所述第一子N型层第一预设区域,所述第一子N型层第一预设区域为所述第一子N型层表面除边缘区域外的中间区域;
P型电极,所述P型电极位于所述第一P型层裸露部分背离所述芯片衬底表面的一侧,与所述第一P型层电连接;
N型电极,所述N型电极位于所述第二子N型层背离所述芯片衬底表面的一侧,覆盖所述第二子N型层,且与所述第二子N型层电连接;
绝缘层,所述绝缘层覆盖所述LED芯片表面除去所述P型电极表面和所述N型电极表面的部分。
2.根据权利要求1所述的LED芯片,其特征在于,还包括:
电流扩展层,所述电流扩展层覆盖所述第一子N型层表面以及所述第二子N型层表面。
3.根据权利要求1所述的LED芯片,其特征在于,所述第二子N型层包括沿背离所述芯片衬底表面一侧依次排布的第一部分和第二部分,所述第一部分覆盖所述第一子N型层,所述第二部分位于所述第一部分背离所述芯片衬底表面的一侧,覆盖所述第一部分的第二预设区域,所述N型电极覆盖所述第二部分;
其中,所述第一部分第二预设区域为所述第一部分表面除边缘区域外的中间区域,所述第一部分的厚度的取值范围为包括端点值。
4.根据权利要求1所述的LED芯片,其特征在于,所述第一P型层为P-GaN层,所述第一子N型层为轻掺杂N-GaN,所述第二子N型层为重掺杂N-GaN。
5.一种LED芯片制作方法,其特征在于,包括:
提供芯片衬底;
在所述芯片衬底表面形成外延结构,所述外延结构包括沿背离所述芯片衬底表面一侧依次排布的第一P型层、第一有源层、第一N型层,所述第一N型层包括第一子N型层和第二子N型层,所述第一有源层裸露所述第一P型层部分表面,所述第一子N型层覆盖所述第一有源层表面,所述第二子N型层位于所述第一子N型层背离所述芯片衬底表面的一侧;其中,在所述芯片衬底表面形成外延结构包括:
提供外延衬底,在所述外延衬底表面形成层叠结构,所述层叠结构包括沿背离所述外延衬底表面一侧依次排布的第二N型层、第二有源层、第二P型层,所述第二N型层包括沿背离所述外延衬底表面一侧依次排布的第三子N型层和第四子N型层;
将所述层叠结构转移至所述芯片衬底表面,其中,所述第二P型层与所述芯片衬底表面粘接;
刻蚀所述第三子N型层、所述第四子N型层以及所述第二有源层,裸露所述第二P型层部分表面,形成所述第一P型层,并形成所述第一子N型层以及所述第一有源层;
继续刻蚀所述第三子N型层,形成所述第二子N型层,以形成所述外延结构;所述第二子N型层覆盖所述第一子N型层第一预设区域,所述第一子N型层第一预设区域为所述第一子N型层表面除边缘区域外的中间区域;
形成所述外延结构之后,在所述第一P型层裸露部分背离所述芯片衬底表面一侧形成P型电极,所述P型电极与所述第一P型层电连接;
在所述第二子N型层背离所述芯片衬底表面一侧形成N型电极,所述N型电极覆盖所述第二子N型层,且所述N型电极与所述第二子N型层电连接;
形成绝缘层,所述绝缘层覆盖所述LED芯片表面除去所述P型电极表面和所述N型电极表面的部分。
6.根据权利要求5所述的制作方法,其特征在于,还包括:
形成所述外延结构之后,形成所述N型电极之前,形成电流扩展层,所述电流扩展层覆盖所述第一子N型层表面以及所述第二子N型层表面。
7.根据权利要求5所述的制作方法,其特征在于,对所述层叠结构进行刻蚀,形成所述外延结构包括:
刻蚀所述第三子N型层、所述第四子N型层以及所述第二有源层,裸露所述第二P型层部分表面,形成所述第一P型层,并形成所述第一子N型层、所述第二子N型层以及所述第一有源层,以形成所述外延结构;
其中,所述第二子N型层包括沿背离所述芯片衬底表面一侧依次排布的第一部分和第二部分,所述第一部分覆盖所述第一子N型层,所述第二部分覆盖所述第一部分的第二预设区域,所述第一部分第二预设区域为所述第一部分表面除边缘区域外的中间区域,所述N型电极覆盖所述第二部分。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111533881.XA CN114242867B (zh) | 2021-12-15 | 2021-12-15 | 一种led芯片及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111533881.XA CN114242867B (zh) | 2021-12-15 | 2021-12-15 | 一种led芯片及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114242867A CN114242867A (zh) | 2022-03-25 |
CN114242867B true CN114242867B (zh) | 2024-05-28 |
Family
ID=80756286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111533881.XA Active CN114242867B (zh) | 2021-12-15 | 2021-12-15 | 一种led芯片及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114242867B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0823124A (ja) * | 1994-07-06 | 1996-01-23 | Nichia Chem Ind Ltd | 窒化ガリウム系化合物半導体発光素子 |
CN1476050A (zh) * | 2002-07-08 | 2004-02-18 | 日亚化学工业株式会社 | 氮化物半导体元件的制造方法和氮化物半导体元件 |
JP2007234648A (ja) * | 2006-02-27 | 2007-09-13 | Sharp Corp | 窒化物半導体発光素子の製造方法 |
KR20120034937A (ko) * | 2010-10-04 | 2012-04-13 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
CN109841714A (zh) * | 2019-01-09 | 2019-06-04 | 南京邮电大学 | 垂直结构近紫外发光二极管及其制备方法 |
CN111129237A (zh) * | 2018-01-02 | 2020-05-08 | 首尔伟傲世有限公司 | 具有发光堆叠结构的显示装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102835190B (zh) * | 2010-04-14 | 2016-01-20 | 夏普株式会社 | 荧光体基板及其制造方法和显示装置 |
-
2021
- 2021-12-15 CN CN202111533881.XA patent/CN114242867B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0823124A (ja) * | 1994-07-06 | 1996-01-23 | Nichia Chem Ind Ltd | 窒化ガリウム系化合物半導体発光素子 |
CN1476050A (zh) * | 2002-07-08 | 2004-02-18 | 日亚化学工业株式会社 | 氮化物半导体元件的制造方法和氮化物半导体元件 |
JP2007234648A (ja) * | 2006-02-27 | 2007-09-13 | Sharp Corp | 窒化物半導体発光素子の製造方法 |
KR20120034937A (ko) * | 2010-10-04 | 2012-04-13 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
CN111129237A (zh) * | 2018-01-02 | 2020-05-08 | 首尔伟傲世有限公司 | 具有发光堆叠结构的显示装置 |
CN109841714A (zh) * | 2019-01-09 | 2019-06-04 | 南京邮电大学 | 垂直结构近紫外发光二极管及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114242867A (zh) | 2022-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101083644B1 (ko) | 반도체 장치 및 그 제조방법 | |
US7763928B2 (en) | Multi-time programmable memory | |
JP4987918B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 | |
KR20150134180A (ko) | 매립형 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법 | |
CN111477550B (zh) | 一种功率半导体器件及其制作方法 | |
CN114242867B (zh) | 一种led芯片及其制作方法 | |
US6720601B2 (en) | Semiconductor device comprising a gate conductive layer with a stress mitigating film thereon | |
CN114695537A (zh) | 半导体器件及其制造方法 | |
KR100526476B1 (ko) | 스플릿 게이트형 플래쉬 메모리 소자의제조방법 | |
TWI689078B (zh) | 記憶體元件及其形成方法 | |
KR100259075B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
TW201220433A (en) | Method of fabricating memory | |
JP2009027131A (ja) | 半導体装置およびその製造方法 | |
JP2008084975A (ja) | 半導体装置、およびその製造方法 | |
KR100661216B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
US20230118976A1 (en) | Semiconductor device and method of fabricating the same | |
US11056564B2 (en) | Method of manufacturing a memory device | |
CN112652686B (zh) | 一种大尺寸led芯片及其制作方法 | |
TWI565006B (zh) | 記憶元件的製造方法 | |
US9590114B1 (en) | Semiconductor device and method of manufacturing the same | |
KR20070062863A (ko) | 리세스채널을 갖는 반도체소자의 제조방법 | |
KR20040029539A (ko) | 반도체 장치의 콘택 플러그 구조체 및 그 형성 방법 | |
US20080048252A1 (en) | Mosfet device suppressing electrical coupling between adjoining recess gates and mthod for manufacturing the same | |
CN113161455A (zh) | 一种MiniLED芯片及其制作方法 | |
TWI411063B (zh) | 記憶體的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |