CN113161455A - 一种MiniLED芯片及其制作方法 - Google Patents
一种MiniLED芯片及其制作方法 Download PDFInfo
- Publication number
- CN113161455A CN113161455A CN202110104959.XA CN202110104959A CN113161455A CN 113161455 A CN113161455 A CN 113161455A CN 202110104959 A CN202110104959 A CN 202110104959A CN 113161455 A CN113161455 A CN 113161455A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- electrode hole
- semiconductor layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 64
- 238000002161 passivation Methods 0.000 claims abstract description 42
- 238000001259 photo etching Methods 0.000 claims abstract description 32
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 82
- 239000000758 substrate Substances 0.000 claims description 57
- 238000005530 etching Methods 0.000 claims description 55
- 238000004806 packaging method and process Methods 0.000 claims description 20
- 238000000206 photolithography Methods 0.000 claims description 18
- 238000003466 welding Methods 0.000 claims description 6
- 238000007788 roughening Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种MiniLED芯片及其制作方法，仅需要制备第一电极和第二电极即可，无需在第一电极和第二电极上再次制备其他电极结构，以及仅在刻蚀外延片、刻蚀透明导电材料层、刻蚀DBR层和绝缘钝化层的叠层和剥离电极时采用光刻工艺，进而减少了MiniLED芯片制作过程中的光刻次数，简化了制备工艺且降低了制备成本。
Description
技术领域
本发明涉及半导体器件技术领域，更为具体地说，涉及一种MiniLED (Mini LightEmitting Diode，次毫米发光二极管)芯片及其制作方法。
背景技术
随着MiniLED显示技术的急剧发展，MiniLED产品已经运用到超清显示，例如高端影院，电视机，广告显示，手机屏幕，办公显示等。MiniLED定义为芯片尺寸介于75-200um的LED器件。现有的MiniLED芯片制备流程需要过多次数的光刻制程，使得其制备工艺复杂且成本高。
发明内容
有鉴于此，本发明提供了一种MiniLED芯片及其制作方法，有效地解决了现有技术存在的技术问题，减少了MiniLED芯片制作过程中的光刻次数，简化了制备工艺且降低了制备成本。
为实现上述目的，本发明提供的技术方案如下：
一种MiniLED芯片的制作方法，包括：
提供一外延片，所述外延片包括依次叠加的衬底、第一半导体层、多量子阱层和第二半导体层，所述外延片的表面划分有环形区及位于所述环形区环绕范围中的第一区和第二区；
自所述第二半导体层一侧，通过光刻和刻蚀工艺，对所述外延片对应所述第一区处进行刻蚀直至裸露所述第一半导体层；
自所述第二半导体层一侧，通过光刻和刻蚀工艺，对所述外延片对应所述环形区处进行刻蚀直至裸露所述衬底；
在所述外延片具有所述第二半导体层一侧形成透明导电材料层，且通过光刻和刻蚀工艺，对所述透明导电材料层进行刻蚀形成位于所述第二半导体层背离所述衬底一侧的透明导电层；
形成覆盖所述外延片中除所述衬底背离所述透明导电层的表面和侧面外的所有裸露表面和侧面、及所述透明导电层裸露表面和侧面的绝缘钝化层；
在所述绝缘钝化层背离所述透明导电层一侧形成DBR层；
通过光刻和刻蚀工艺，对所述DBR层和所述绝缘钝化层的叠层进行刻蚀形成第一电极孔和第二电极孔，所述第一电极孔位于所述第一区且裸露所述第一半导体层，第二电极孔位于所述第二区且裸露所述透明导电层；
通过光刻和剥离工艺，在所述第一电极孔中形成与所述第一半导体层接触的第一电极，及在所述第二电极孔中形成与所述透明导电层接触的第二电极。
可选的，所述第一电极孔裸露所述第一半导体层的面积为所述环形区环绕面积的10％-30％；
及所述第二电极孔裸露所述透明导电层的面积为所述环形区环绕面积的 10％-30％。
可选的，通过光刻和剥离工艺，在所述第一电极孔中形成与所述第一半导体层接触的第一电极，及在所述第二电极孔中形成与所述透明导电层接触的第二电极，包括：
通过光刻和剥离工艺，在所述第一电极孔中形成与所述第一半导体层接触、且具有第一凹槽的第一电极，及在所述第二电极孔中形成与所述透明导电层接触、且具有第二凹槽的第二电极。
可选的，形成所述第一电极和所述第二电极后，还包括：
提供一封装基板，所述封装基板包括分别与所述第一凹槽和所述第二凹槽位置匹配的第一凸起和第二凸起；
将所述第一凸起和所述第二凸起分别对位插入所述第一凹槽和所述第二凹槽后焊接封装。
可选的，通过光刻和刻蚀工艺，对所述DBR层和所述绝缘钝化层的叠层进行刻蚀形成第一电极孔和第二电极孔的同时，还包括：
通过光刻和刻蚀工艺，对所述DBR层和所述绝缘钝化层的叠层进行刻蚀形成位于所述第一电极孔和所述第二电极孔内的多个柱体。
可选的，形成所述第一电极和所述第二电极后，还包括：
对所述第一电极和所述第二电极背离所述衬底一侧表面进行粗化处理。
相应的，本发明还提供了一种MiniLED芯片，包括：
外延片，所述外延片包括依次叠加的衬底、第一半导体层、多量子阱层和第二半导体层，所述外延片的表面划分有环形区及位于所述环形区环绕范围中的第一区和第二区；所述外延片对应所述第一区处裸露所述第一半导体层；所述外延片对应所述环形区处裸露所述衬底；
位于所述第二半导体层背离所述衬底一侧的透明导电层；
位于所述衬底朝向所述透明导电层一侧的绝缘钝化层；
覆盖所述外延片中除所述衬底背离所述透明导电层的表面和侧面外的所有裸露表面和侧面、及所述透明导电层裸露表面和侧面的绝缘钝化层；及位于所述绝缘钝化层背离所述透明导电层一侧形成DBR层；且所述DBR层和所述绝缘钝化层的叠层包括第一电极孔和第二电极孔，所述第一电极孔位于所述第一区且裸露所述第一半导体层，第二电极孔位于所述第二区且裸露所述透明导电层；
位于所述第一电极孔中与所述第一半导体层接触的第一电极，及位于所述第二电极孔中与所述透明导电层接触的第二电极。
可选的，所述第一电极孔裸露所述第一半导体层的面积为所述环形区环绕面积的10％-30％；
及所述第二电极孔裸露所述透明导电层的面积为所述环形区环绕面积的 10％-30％。
可选的，所述第一电极包括第一凹槽，及所述第二电极包括第二凹槽，其中，所述MiniLED芯片还包括：
封装基板，所述封装基板包括分别与所述第一凹槽和所述第二凹槽位置匹配的第一凸起和第二凸起，且所述第一凸起和所述第二凸起分别对位插入所述第一凹槽和所述第二凹槽中焊接封装。
可选的，所述MiniLED芯片还包括：
位于所述第一电极孔和所述第二电极孔内的多个柱体，所述主体为通过光刻和刻蚀工艺，对所述DBR层和所述绝缘钝化层的叠层进行刻蚀形成。
可选的，所述第一电极和所述第二电极背离所述衬底一侧表面为粗化表面。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种MiniLED芯片及其制作方法，仅需要制备第一电极和第二电极即可，无需在第一电极和第二电极上再次制备其他电极结构，以及仅在刻蚀外延片、刻蚀透明导电材料层、刻蚀DBR层和绝缘钝化层的叠层和剥离电极时采用光刻工艺，进而减少了MiniLED芯片制作过程中的光刻次数，简化了制备工艺且降低了制备成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种MiniLED芯片的制作方法的流程图；
图2a至图2h为图1中各步骤相应的结构示意图；
图3为本发明实施例提供的一种MiniLED芯片的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，随着MiniLED显示技术的急剧发展，MiniLED产品已经运用到超清显示，例如高端影院，电视机，广告显示，手机屏幕，办公显示等。MiniLED定义为芯片尺寸介于75-200um的LED器件。现有的 MiniLED芯片制备流程需要过多次数的光刻制程，使得其制备工艺复杂且成本高。
基于此，本发明实施例提供了一种MiniLED芯片及其制作方法，有效地解决了现有技术存在的技术问题，减少了MiniLED芯片制作过程中的光刻次数，简化了制备工艺且降低了制备成本。
为实现上述目的，本发明实施例提供的技术方案如下，具体结合图1至图3对本发明实施例提供的技术方案进行详细的描述。
参考图1所示，为本发明实施例提供的一种MiniLED芯片的制作方法的流程图，其中，本发明实施例提供的制作方法包括：
S1、提供一外延片，所述外延片包括依次叠加的衬底、第一半导体层、多量子阱层和第二半导体层，所述外延片的表面划分有环形区及位于所述环形区环绕范围中的第一区和第二区。
S2、自所述第二半导体层一侧，通过光刻和刻蚀工艺，对所述外延片对应所述第一区处进行刻蚀直至裸露所述第一半导体层。
S3、自所述第二半导体层一侧，通过光刻和刻蚀工艺，对所述外延片对应所述环形区处进行刻蚀直至裸露所述衬底。
S4、在所述外延片具有所述第二半导体层一侧形成透明导电材料层，且通过光刻和刻蚀工艺，对所述透明导电材料层进行刻蚀形成位于所述第二半导体层背离所述衬底一侧的透明导电层。
S5、形成覆盖所述外延片中除所述衬底背离所述透明导电层的表面和侧面外的所有裸露表面和侧面、及所述透明导电层裸露表面和侧面的绝缘钝化层。
S6、在所述绝缘钝化层背离所述透明导电层一侧形成DBR层。
S7、通过光刻和刻蚀工艺，对所述DBR层和所述绝缘钝化层的叠层进行刻蚀形成第一电极孔和第二电极孔，所述第一电极孔位于所述第一区且裸露所述第一半导体层，第二电极孔位于所述第二区且裸露所述透明导电层。
S8、通过光刻和剥离工艺，在所述第一电极孔中形成与所述第一半导体层接触的第一电极，及在所述第二电极孔中形成与所述透明导电层接触的第二电极。
可以理解的，仅需要制备第一电极和第二电极即可，无需在第一电极和第二电极上再次制备其他电极结构，以及仅在刻蚀外延片、刻蚀透明导电材料层、刻蚀DBR层和绝缘钝化层的叠层和剥离电极时采用光刻工艺，进而减少了MiniLED芯片制作过程中的光刻次数，简化了制备工艺且降低了制备成本。
结合图2a至图2h对本发明实施例提供的制作方法进行详细的描述，图 2a至图2h为图1中各步骤相应的结构示意图。
如图2a所示，对应步骤S1，提供一外延片，所述外延片包括依次叠加的衬底110、第一半导体层120、多量子阱层130和第二半导体层140，所述外延片的表面划分有环形区103及位于所述环形区环绕范围中的第一区101和第二区102。
在本发明一实施例中，本发明所提供的第一半导体层可以为N型氮化镓层，及第二半导体层可以为P型氮化镓层。
如图2b所示，对应步骤S2，自所述第二半导体层140一侧，通过光刻和刻蚀工艺，对所述外延片对应所述第一区101处进行刻蚀直至裸露所述第一半导体层120。
在本发明一实施例中，采用光刻工艺在第二半导体层背离衬底一侧形成光刻胶层，光刻胶层对应第一区处具有镂空图案。而后可以采用干法刻蚀工艺，自第二半导体层一侧进行刻蚀，直至裸露第一半导体层。
可选的，在对第一区处进行刻蚀时，可以选择性将第一区临近的环形区处的第二半导体层和多量子阱层的部分刻蚀去除。
如图2c所示，对应步骤S3，自所述第二半导体层140一侧，通过光刻和刻蚀工艺，对所述外延片对应所述环形区103处进行刻蚀直至裸露所述衬底 110。
在本发明一实施例中，采用光刻工艺在外延片具有第二半导体层一侧裸露表面形成光刻胶层，光刻胶层对应环形区处具有镂空图案。而后可以采用干法刻蚀工艺，自第二半导体层一侧进行刻蚀，直至裸露衬底。
如图2d所示，对应步骤S4，在所述外延片具有所述第二半导体层140 一侧形成透明导电材料层，且通过光刻和刻蚀工艺，对所述透明导电材料层进行刻蚀形成位于所述第二半导体层140背离所述衬底110一侧的透明导电层150。
在本发明一实施例中，本发明所提供的透明导电材料层可以采用表面溅射工艺制备形成，其中透明导电材料层的厚度可以为200-3000埃，具体的可以为1100埃，对此本发明不做具体限制。而后在透明导电材料层上形成光刻胶层，光刻胶层覆盖第二半导体层背离衬底一侧表面，对透明导电材料层进行湿法刻蚀，形成位于第二半导体层背离衬底一侧的透明导电层。
本发明实施例提供的透明导电层的材质可以为氧化铟锡，对此本发明不做具体限制。
如图2e所示，对应步骤S5，形成覆盖所述外延片中除所述衬底110背离所述透明导电层150的表面和侧面外的所有裸露表面和侧面、及所述透明导电层150裸露表面和侧面的绝缘钝化层160。
在本发明一实施例中，本发明所提供的绝缘钝化层可以为氧化硅层，对此本发明不做具体限制。
如图2f所示，对应步骤S6，在所述绝缘钝化层160背离所述透明导电层 150一侧形成DBR(distributedBragg reflection，分布式布拉格反射镜)层170。
如图2g所示，对应步骤S7，通过光刻和刻蚀工艺，对所述DBR层170 和所述绝缘钝化层160的叠层进行刻蚀形成第一电极孔191和第二电极孔 192，所述第一电极孔191位于所述第一区且裸露所述第一半导体层120，第二电极孔192位于所述第二区且裸露所述透明导电层150。
在本发明一实施例中，在DBR层背离衬底一侧形成光刻胶层，光刻胶层独有对应第一电极孔和第二电极孔的镂空图案。而后采用干法刻蚀工艺对 DBR层和绝缘钝化层的叠层进行刻蚀，形成第一电极孔和第二电极孔。其中，本发明实施例提供的绝缘钝化层的厚度可以为2000-15000埃，具体的可以为 5000埃，DBR层的厚度可以为2-6微米，具体的可以为4微米。
在本发明一实施例中，本发明对DBR层和绝缘钝化层的叠层进行干法刻蚀时，干法刻蚀工艺上功率为1200W，下功率为500W，刻蚀气体可以为CF4且流量为100sccm，其中，干法刻蚀工艺对DBR层和绝缘钝化层的叠层的刻蚀速率为2400埃/分钟，对透明导电层的刻蚀速率为90埃/分钟，对第一半导体层的刻蚀速率为400埃/分钟，可见刻蚀工艺对叠层刻蚀速率远大于对透明导电层和第一半导体层的刻蚀速率，在完成第一电极孔和第二电极孔的刻蚀的同时，避免对透明导电层和第一半导体层进行过刻。
如图2h所示，对应步骤S8，通过光刻和剥离工艺，在所述第一电极孔 191中形成与所述第一半导体层120接触的第一电极201，及在所述第二电极孔192中形成与所述透明导电层150接触的第二电极202。亦即，在DBR层背离衬底外延片一侧形成电极材料层(对此可以采用蒸镀技术制备，本发明不做具体限制)，而后通过光刻和剥离技术得到第一电极和第二电极。
在本发明一实施例中，本发明所提供的所述第一电极孔裸露所述第一半导体层的面积为所述环形区环绕面积的10％-30％；及所述第二电极孔裸露所述透明导电层的面积为所述环形区环绕面积的10％-30％。进而，通过将第一电极孔和第二电极孔裸露结构层的面积做大，进而能够使得第一电极与第一半导体层的接触面积变大，及第二电极与透明导电层的接触面积变大，在通过第一电极和第二电极做为固晶用电极的同时，还能够提高电流扩展性能。
结合图2h所示，本发明实施例提供的制程中，通过光刻和剥离工艺，在所述第一电极孔191中形成与所述第一半导体层120接触的第一电极201，及在所述第二电极孔192中形成与所述透明导电层150接触的第二电极202，包括：
通过光刻和剥离工艺，在所述第一电极孔191中形成与所述第一半导体层120接触、且具有第一凹槽的第一电极201，及在所述第二电极孔192中形成与所述透明导电层150接触、且具有第二凹槽的第二电极202。进而，便于提高固晶效果，避免出现固晶时歪斜和位置错位的现象，即，本发明实施例提供的技术方案中，在形成所述第一电极和所述第二电极后，还包括：
提供一封装基板，所述封装基板包括分别与所述第一凹槽和所述第二凹槽位置匹配的第一凸起和第二凸起；将所述第一凸起和所述第二凸起分别对位插入所述第一凹槽和所述第二凹槽后焊接封装。如图3所示，为本发明实施例提供的一种MiniLED芯片的结构示意图，其中，封装基板300包括都有与第一凹槽和第二凹槽位置匹配的第一凸起310和第二凸起320。且第一凸起 310和第二凸起320分别对位插入第一凹槽和第二凹槽后焊接固定，其中焊料可以为锡膏，对此本发明不做具体限制，通过将凸起插入凹槽后进行焊接固定，能够避免固晶时歪斜和位置错位的情况出现，提高封装效果。
在本发明一实施例中，本发明提供的通过光刻和刻蚀工艺，对所述DBR 层和所述绝缘钝化层的叠层进行刻蚀形成第一电极孔和第二电极孔的同时，还包括：
通过光刻和刻蚀工艺，对所述DBR层和所述绝缘钝化层的叠层进行刻蚀形成位于所述第一电极孔和所述第二电极孔内的多个柱体。进而，在电极孔中形成柱体而相当于增加了DBR层表面的凹凸不平程度，在将电极与封装基板之间进行固晶时，能够降低固晶歪斜的情况，提高封装效果。
在本发明一实施例中，本发明提供的形成所述第一电极和所述第二电极后，还包括：
对所述第一电极和所述第二电极背离所述衬底一侧表面进行粗化处理。进而，在将电极与封装基板之间进行固晶时，由于电极表面为粗化表面，能够降低固晶歪斜的情况，提高封装效果。
相应的，本发明实施例还提供了一种MiniLED芯片，MiniLED芯片采用上述任意一实施例提供的制作方法制作而成，其中MiniLED芯片包括：
外延片，所述外延片包括依次叠加的衬底、第一半导体层、多量子阱层和第二半导体层，所述外延片的表面划分有环形区及位于所述环形区环绕范围中的第一区和第二区；所述外延片对应所述第一区处裸露所述第一半导体层；所述外延片对应所述环形区处裸露所述衬底。
位于所述第二半导体层背离所述衬底一侧的透明导电层。
位于所述衬底朝向所述透明导电层一侧的绝缘钝化层。
覆盖所述外延片中除所述衬底背离所述透明导电层的表面和侧面外的所有裸露表面和侧面、及所述透明导电层裸露表面和侧面的绝缘钝化层；及位于所述绝缘钝化层背离所述透明导电层一侧形成DBR层；且所述DBR层和所述绝缘钝化层的叠层包括第一电极孔和第二电极孔，所述第一电极孔位于所述第一区且裸露所述第一半导体层，第二电极孔位于所述第二区且裸露所述透明导电层。
位于所述第一电极孔中与所述第一半导体层接触的第一电极，及位于所述第二电极孔中与所述透明导电层接触的第二电极。
在本发明一实施例中，本发明所提供的所述第一电极孔裸露所述第一半导体层的面积为所述环形区环绕面积的10％-30％；及所述第二电极孔裸露所述透明导电层的面积为所述环形区环绕面积的10％-30％。进而，通过将第一电极孔和第二电极孔裸露结构层的面积做大，进而能够使得第一电极与第一半导体层的接触面积变大，及第二电极与透明导电层的接触面积变大，在通过第一电极和第二电极做为固晶用电极的同时，还能够提高电流扩展性能。
在本发明一实施例中，本发明提供的所述第一电极包括第一凹槽，及所述第二电极包括第二凹槽，其中，所述MiniLED芯片还包括：
封装基板，所述封装基板包括分别与所述第一凹槽和所述第二凹槽位置匹配的第一凸起和第二凸起，且所述第一凸起和所述第二凸起分别对位插入所述第一凹槽和所述第二凹槽中焊接封装。通过将凸起插入凹槽后进行焊接固定，能够避免固晶时歪斜和位置错位的情况出现，提高封装效果。
在本发明一实施例中，所述MiniLED芯片还包括：位于所述第一电极孔和所述第二电极孔内的多个柱体，所述主体为通过光刻和刻蚀工艺，对所述 DBR层和所述绝缘钝化层的叠层进行刻蚀形成。进而，在电极孔中形成柱体而相当于增加了DBR层表面的凹凸不平程度，在将电极与封装基板之间进行固晶时，能够降低固晶歪斜的情况，提高封装效果。
在本发明一实施例中，本发明提供的所述第一电极和所述第二电极背离所述衬底一侧表面为粗化表面。进而，在将电极与封装基板之间进行固晶时，由于电极表面为粗化表面，能够降低固晶歪斜的情况，提高封装效果。
本发明实施例提供了一种MiniLED芯片及其制作方法，仅需要制备第一电极和第二电极即可，无需在第一电极和第二电极上再次制备其他电极结构，以及仅在刻蚀外延片、刻蚀透明导电材料层、刻蚀DBR层和绝缘钝化层的叠层和剥离电极时采用光刻工艺，进而减少了MiniLED芯片制作过程中的光刻次数，简化了制备工艺且降低了制备成本。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (11)
1.一种MiniLED芯片的制作方法，其特征在于，包括：
提供一外延片，所述外延片包括依次叠加的衬底、第一半导体层、多量子阱层和第二半导体层，所述外延片的表面划分有环形区及位于所述环形区环绕范围中的第一区和第二区；
自所述第二半导体层一侧，通过光刻和刻蚀工艺，对所述外延片对应所述第一区处进行刻蚀直至裸露所述第一半导体层；
自所述第二半导体层一侧，通过光刻和刻蚀工艺，对所述外延片对应所述环形区处进行刻蚀直至裸露所述衬底；
在所述外延片具有所述第二半导体层一侧形成透明导电材料层，且通过光刻和刻蚀工艺，对所述透明导电材料层进行刻蚀形成位于所述第二半导体层背离所述衬底一侧的透明导电层；
形成覆盖所述外延片中除所述衬底背离所述透明导电层的表面和侧面外的所有裸露表面和侧面、及所述透明导电层裸露表面和侧面的绝缘钝化层；
在所述绝缘钝化层背离所述透明导电层一侧形成DBR层；
通过光刻和刻蚀工艺，对所述DBR层和所述绝缘钝化层的叠层进行刻蚀形成第一电极孔和第二电极孔，所述第一电极孔位于所述第一区且裸露所述第一半导体层，第二电极孔位于所述第二区且裸露所述透明导电层；
通过光刻和剥离工艺，在所述第一电极孔中形成与所述第一半导体层接触的第一电极，及在所述第二电极孔中形成与所述透明导电层接触的第二电极。
2.根据权利要求1所述的MiniLED芯片的制作方法，其特征在于，所述第一电极孔裸露所述第一半导体层的面积为所述环形区环绕面积的10％-30％；
及所述第二电极孔裸露所述透明导电层的面积为所述环形区环绕面积的10％-30％。
3.根据权利要求1所述的MiniLED芯片的制作方法，其特征在于，通过光刻和剥离工艺，在所述第一电极孔中形成与所述第一半导体层接触的第一电极，及在所述第二电极孔中形成与所述透明导电层接触的第二电极，包括：
通过光刻和剥离工艺，在所述第一电极孔中形成与所述第一半导体层接触、且具有第一凹槽的第一电极，及在所述第二电极孔中形成与所述透明导电层接触、且具有第二凹槽的第二电极。
4.根据权利要求3所述的MiniLED芯片的制作方法，其特征在于，形成所述第一电极和所述第二电极后，还包括：
提供一封装基板，所述封装基板包括分别与所述第一凹槽和所述第二凹槽位置匹配的第一凸起和第二凸起；
将所述第一凸起和所述第二凸起分别对位插入所述第一凹槽和所述第二凹槽后焊接封装。
5.根据权利要求1所述的MiniLED芯片的制作方法，其特征在于，通过光刻和刻蚀工艺，对所述DBR层和所述绝缘钝化层的叠层进行刻蚀形成第一电极孔和第二电极孔的同时，还包括：
通过光刻和刻蚀工艺，对所述DBR层和所述绝缘钝化层的叠层进行刻蚀形成位于所述第一电极孔和所述第二电极孔内的多个柱体。
6.根据权利要求1-5任意一项所述的MiniLED芯片的制作方法，其特征在于，形成所述第一电极和所述第二电极后，还包括：
对所述第一电极和所述第二电极背离所述衬底一侧表面进行粗化处理。
7.一种MiniLED芯片，其特征在于，包括：
外延片，所述外延片包括依次叠加的衬底、第一半导体层、多量子阱层和第二半导体层，所述外延片的表面划分有环形区及位于所述环形区环绕范围中的第一区和第二区；所述外延片对应所述第一区处裸露所述第一半导体层；所述外延片对应所述环形区处裸露所述衬底；
位于所述第二半导体层背离所述衬底一侧的透明导电层；
位于所述衬底朝向所述透明导电层一侧的绝缘钝化层；
覆盖所述外延片中除所述衬底背离所述透明导电层的表面和侧面外的所有裸露表面和侧面、及所述透明导电层裸露表面和侧面的绝缘钝化层；及位于所述绝缘钝化层背离所述透明导电层一侧形成DBR层；且所述DBR层和所述绝缘钝化层的叠层包括第一电极孔和第二电极孔，所述第一电极孔位于所述第一区且裸露所述第一半导体层，第二电极孔位于所述第二区且裸露所述透明导电层；
位于所述第一电极孔中与所述第一半导体层接触的第一电极，及位于所述第二电极孔中与所述透明导电层接触的第二电极。
8.根据权利要求7所述的MiniLED芯片，其特征在于，所述第一电极孔裸露所述第一半导体层的面积为所述环形区环绕面积的10％-30％；
及所述第二电极孔裸露所述透明导电层的面积为所述环形区环绕面积的10％-30％。
9.根据权利要求7所述的MiniLED芯片，其特征在于，所述第一电极包括第一凹槽，及所述第二电极包括第二凹槽，其中，所述MiniLED芯片还包括：
封装基板，所述封装基板包括分别与所述第一凹槽和所述第二凹槽位置匹配的第一凸起和第二凸起，且所述第一凸起和所述第二凸起分别对位插入所述第一凹槽和所述第二凹槽中焊接封装。
10.根据权利要求7所述的MiniLED芯片，其特征在于，所述MiniLED芯片还包括：
位于所述第一电极孔和所述第二电极孔内的多个柱体，所述主体为通过光刻和刻蚀工艺，对所述DBR层和所述绝缘钝化层的叠层进行刻蚀形成。
11.根据权利要求7-10任意一项所述的MiniLED芯片，其特征在于，所述第一电极和所述第二电极背离所述衬底一侧表面为粗化表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110104959.XA CN113161455A (zh) | 2021-01-26 | 2021-01-26 | 一种MiniLED芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110104959.XA CN113161455A (zh) | 2021-01-26 | 2021-01-26 | 一种MiniLED芯片及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113161455A true CN113161455A (zh) | 2021-07-23 |
Family
ID=76878874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110104959.XA Pending CN113161455A (zh) | 2021-01-26 | 2021-01-26 | 一种MiniLED芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113161455A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590329A (ja) * | 1991-09-27 | 1993-04-09 | Nec Corp | 半導体光素子 |
| JPH11345831A (ja) * | 1998-06-03 | 1999-12-14 | Sony Corp | 半導体装置、実装基板および実装方法 |
| JP2000208675A (ja) * | 1999-01-11 | 2000-07-28 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
| CN105390583A (zh) * | 2015-10-28 | 2016-03-09 | 江苏新广联半导体有限公司 | 白光倒装芯片及其制备方法 |
| US20170108937A1 (en) * | 2015-10-16 | 2017-04-20 | Seoul Viosys Co., Ltd. | Compact light emitting diode chip, light emitting device and electronic device including the same |
| US20170133567A1 (en) * | 2015-07-30 | 2017-05-11 | Citizen Electronics Co., Ltd. | Semiconductor device and light-emitting apparatus |
| CN209150141U (zh) * | 2018-09-25 | 2019-07-23 | 厦门市三安光电科技有限公司 | 一种发光二极管结构 |
-
2021
- 2021-01-26 CN CN202110104959.XA patent/CN113161455A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590329A (ja) * | 1991-09-27 | 1993-04-09 | Nec Corp | 半導体光素子 |
| JPH11345831A (ja) * | 1998-06-03 | 1999-12-14 | Sony Corp | 半導体装置、実装基板および実装方法 |
| JP2000208675A (ja) * | 1999-01-11 | 2000-07-28 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
| US20170133567A1 (en) * | 2015-07-30 | 2017-05-11 | Citizen Electronics Co., Ltd. | Semiconductor device and light-emitting apparatus |
| US20170108937A1 (en) * | 2015-10-16 | 2017-04-20 | Seoul Viosys Co., Ltd. | Compact light emitting diode chip, light emitting device and electronic device including the same |
| CN105390583A (zh) * | 2015-10-28 | 2016-03-09 | 江苏新广联半导体有限公司 | 白光倒装芯片及其制备方法 |
| CN209150141U (zh) * | 2018-09-25 | 2019-07-23 | 厦门市三安光电科技有限公司 | 一种发光二极管结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9978728B2 (en) | Display apparatus and fabricating method thereof | |
| KR101007128B1 (ko) | 발광소자 및 그 제조방법 | |
| TW201108461A (en) | Optoelectronic semiconductor body and optoelectronic semiconductor chip | |
| WO2014005502A1 (zh) | 发光元件及其制作方法 | |
| CN112467006B (zh) | 微型发光二极管结构与使用其的微型发光二极管显示设备 | |
| JPWO2017154973A1 (ja) | 半導体発光素子およびその製造方法 | |
| CN113270522A (zh) | 一种微发光二极管芯片、其制作方法及显示装置 | |
| CN114512592A (zh) | 倒装led芯片及其制备方法、led封装体及显示装置 | |
| CN111446343B (zh) | 一种半导体发光器件 | |
| CN212750919U (zh) | 倒装led芯片 | |
| JP2000349113A (ja) | 半導体装置およびそれを用いた高周波回路装置 | |
| JP7010692B2 (ja) | 半導体発光装置 | |
| CN113161455A (zh) | 一种MiniLED芯片及其制作方法 | |
| CN113284997B (zh) | 倒装led芯片及其制备方法 | |
| CN212750918U (zh) | 倒装led芯片 | |
| TWI229485B (en) | Semiconductor laser device structure and method of manufacturing the same | |
| CN110534623B (zh) | Led芯片及其制作方法 | |
| CN211957675U (zh) | 发光二极管 | |
| CN114628432B (zh) | 一种半导体装置的制作方法及半导体装置 | |
| JP2006186354A (ja) | ジェナーダイオード、その製造方法及びパッケージング方法 | |
| JP2000340838A (ja) | 光半導体素子とその製造方法 | |
| CN217588966U (zh) | 一种发光二极管 | |
| US20230223371A1 (en) | Semiconductor structure and method for manufacturing semiconductor structure | |
| TWI470834B (zh) | 半導體發光結構及其製造方法 | |
| CN114551676B (zh) | 一种led芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210723 |
|
| RJ01 | Rejection of invention patent application after publication |