JP2015053103A - シフトレジスタ - Google Patents
シフトレジスタ Download PDFInfo
- Publication number
- JP2015053103A JP2015053103A JP2014187647A JP2014187647A JP2015053103A JP 2015053103 A JP2015053103 A JP 2015053103A JP 2014187647 A JP2014187647 A JP 2014187647A JP 2014187647 A JP2014187647 A JP 2014187647A JP 2015053103 A JP2015053103 A JP 2015053103A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- wiring
- source
- signal
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006866 deterioration Effects 0.000 abstract description 37
- 230000007257 malfunction Effects 0.000 abstract description 11
- 230000008859 change Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 210
- 239000010408 film Substances 0.000 description 178
- 239000004065 semiconductor Substances 0.000 description 158
- 239000000758 substrate Substances 0.000 description 53
- 230000006870 function Effects 0.000 description 46
- 239000003990 capacitor Substances 0.000 description 40
- 239000004973 liquid crystal related substance Substances 0.000 description 36
- 229910052710 silicon Inorganic materials 0.000 description 32
- 238000004519 manufacturing process Methods 0.000 description 31
- 238000000034 method Methods 0.000 description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 239000012535 impurity Substances 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 22
- 230000005684 electric field Effects 0.000 description 20
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- 229910045601 alloy Inorganic materials 0.000 description 16
- 239000000956 alloy Substances 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910052725 zinc Inorganic materials 0.000 description 10
- 239000011701 zinc Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 9
- 239000002356 single layer Substances 0.000 description 9
- 229910052779 Neodymium Inorganic materials 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 229910052732 germanium Inorganic materials 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 229910052758 niobium Inorganic materials 0.000 description 8
- 229910052697 platinum Inorganic materials 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 239000003086 colorant Substances 0.000 description 6
- 238000001962 electrophoresis Methods 0.000 description 6
- 238000007667 floating Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 239000002041 carbon nanotube Substances 0.000 description 5
- 229910021393 carbon nanotube Inorganic materials 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000013081 microcrystal Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 239000005264 High molar mass liquid crystal Substances 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- -1 etc. Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000003094 microcapsule Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004985 Discotic Liquid Crystal Substance Substances 0.000 description 1
- 239000004976 Lyotropic liquid crystal Substances 0.000 description 1
- 240000005561 Musa balbisiana Species 0.000 description 1
- 235000018290 Musa x paradisiaca Nutrition 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- NNBFNNNWANBMTI-UHFFFAOYSA-M brilliant green Chemical compound OS([O-])(=O)=O.C1=CC(N(CC)CC)=CC=C1C(C=1C=CC=CC=1)=C1C=CC(=[N+](CC)CC)C=C1 NNBFNNNWANBMTI-UHFFFAOYSA-M 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000097 high energy electron diffraction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000001424 substituent group Chemical group 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133528—Polarisers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
- H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/13363—Birefringent elements, e.g. for optical compensation
- G02F1/133638—Waveplates, i.e. plates with a retardation value of lambda/n
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/20—Organic diodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】ある特定レベルの信号(Lレベル信号)を出力し続けるトランジスタにおいて、当該トランジスタを流れる電流の方向を入れ替える(反転させる)構成とする。つまり、トランジスタの第1の端子と第2の端子(ソース又はドレインとなる端子)に加わる電圧の大小関係を任意の期間毎に入れ替えることにより、ソースとドレインを任意の期間毎に切り替える構
成とする。具体的には、トランジスタを有する回路において、ある特定レベルの信号(Lレベル信号)を出力し続ける部分では、当該特定レベルの信号として、互いに異なる複数の電位を有するLレベル信号(任意の期間毎に電位が変化するLレベル信号)を用いる。
【選択図】図1
Description
関する。また、半導体装置を適用した表示装置及び当該表示装置を具備する電子機器に関
する。
に、絶縁体上に非単結晶半導体により形成されたトランジスタを用いて、画素回路やシフ
トレジスタ回路等を含む駆動回路(以下、内部回路という)を一体形成する技術は、低消
費電力化、低コスト化、信頼性の向上、狭額縁化等に大きく貢献するため、活発に開発が
進められている。絶縁体上に形成された内部回路は、FPC(Flexible pri
nted circuit)等を介して絶縁体の外に配置されたコントローラIC等(以
下、外部回路という)に接続され、その動作が制御されている。
て構成されるシフトレジスタ回路が考案されている(特許文献1参照)。
め、ノイズが出力端子に発生しやすく、出力端子に発生したノイズによりシフトレジスタ
回路が誤動作するという問題を抱えていた。
回路が考案されている。例えば、特許文献2では、いわゆるスタティック駆動によって、
シフトレジスタ回路を動作することが提案されている。この場合、シフトレジスタ回路は
、出力端子がフローティング状態にならないため、出力端子に発生するノイズを減らすこ
とができる。
号を出力する選択期間と、非選択信号を出力する非選択期間とに分かれる。この動作期間
のうちほとんどの期間が非選択期間になる。選択信号が高電位(ハイレベル信号)である
場合には、非選択期間において、出力端子にトランジスタを介して非選択信号(低電位(
ロウレベル信号))を供給している。つまり、出力端子に低電位を供給するためのトラン
ジスタは、回路の動作期間のうちほとんどの期間においてオン状態となっている。
したがって劣化することが知られている。トランジスタが劣化すると、例えば、しきい値
電圧がプラス側へシフトするしきい値電圧シフトが起こり、回路の動作不良が生じる問題
がある。
例えば、トランスファーゲート)等と違って電流が流れる向きが固定されている場合が多
い。つまり、トランジスタのソースとドレインが固定化されているため、ドレイン側に電
界が集中し、トランジスタが劣化しやすくなっている。
トランジスタの劣化に伴う回路の動作不良を抑制することを目的の一とする。又は、トラ
ンジスタを有する回路の信頼性を向上させることを目的の一とする。
、Lレベル信号(ロウレベル信号))を出力し続けるトランジスタにおいて、当該トラン
ジスタを流れる電流の方向を入れ替える(反転させる)構成とする。つまり、トランジス
タの第1の端子と第2の端子(ソース又はドレインとなる端子)に加わる電圧の大小関係
を任意の期間毎に入れ替えることにより、ソースとドレインを任意の期間毎に切り替える
構成とする。
ル信号)を出力し続ける部分では、当該特定レベルの信号として、互いに異なる複数の電
位を有するLレベル信号(任意の期間毎に電位が変化するLレベル信号)を用いる。例え
ば、あるトランジスタを介してLレベル信号を出力し続ける場合、Lレベル信号として、
電位がVLHからなる第1の電位と、電位がVLLからなる第2の電位(VLH>VLL
)が任意の期間毎に切り替わる信号を用いることができる。つまり、電位が変化する信号
をLレベル信号として用い、トランジスタを流れる電流の方向を入れ替える(ソースとド
レインを入れ替える)ことによって、ソース側又はドレイン側への電界の集中を抑制し、
トランジスタの劣化を低減させる。
て機能すればどのような電位としてもよい。例えば、Lレベル信号が回路において非選択
信号となる場合には、第1の電位と第2の電位が非選択信号として機能するように電位を
設定すればよい。また、複数の電位として、3つ以上の電位を設定してもよい。
Hレベル信号として、電位がVHHからなる第1の電位と、電位がVHLからなる第2の
電位(VHH>VHL)が任意の期間に切り替わる信号を用いる。なお、第1の電位(V
HH)と第2の電位(VHL)は、回路においてHレベル信号として機能すればどのよう
な電位としてもよい。例えば、Hレベル信号が回路において選択信号となる場合には、第
1の電位と第2の電位が選択信号として機能するように電位を設定すればよい。
れ、他方が第3の配線と電気的に接続された第1のトランジスタと、ソース又はドレイン
の一方が第2の配線と電気的に接続され、他方が第3の配線と電気的に接続された第2の
トランジスタと、ゲートが第3の配線に電気的に接続され、第3の配線に供給される選択
信号によりオンとなり且つ非選択信号によりオフとなる第3のトランジスタとを有し、選
択信号が第1のトランジスタがオンしている期間に第1の配線から第3の配線へ供給され
、非選択信号が第2のトランジスタがオンしている期間に第2の配線から第3の配線へ供
給され、選択信号又は非選択信号の少なくとも一方が所定の期間毎に電位が変化する信号
であることを特徴としている。
れ、他方が第3の配線と電気的に接続された第1のトランジスタと、ソース又はドレイン
の一方が第2の配線と電気的に接続され、他方が第3の配線と電気的に接続され、且つ互
いに並列に設けられた複数の第2のトランジスタと、ゲートが第3の配線に電気的に接続
され、第3の配線に供給される選択信号によりオンとなり且つ非選択信号によりオフとな
る第3のトランジスタとを有し、選択信号が第1のトランジスタがオンしている期間に第
1の配線から第3の配線へ供給され、非選択信号が所定の期間毎に電位が変化する信号で
あって、複数の第2のトランジスタのいずれかがオンしている期間に第2の配線から第3
の配線へ供給されることを特徴としている。
れ、他方が第3の配線と電気的に接続された第1のトランジスタと、ソース又はドレイン
の一方が第2の配線と電気的に接続され、他方が第3の配線と電気的に接続された第2の
トランジスタと、ソース又はドレインの一方が第4の配線と電気的に接続され、他方が第
3の配線と電気的に接続された第4のトランジスタと、ゲートが第3の配線に電気的に接
続され、第3の配線に供給される選択信号によりオンとなり且つ非選択信号によりオフと
なる第3のトランジスタとを有し、選択信号が第1のトランジスタがオンしている期間に
第1の配線から第3の配線へ供給され、非選択信号が第2のトランジスタがオンしている
期間又は第4のトランジスタがオンしている期間に第2の配線又は第4の配線から第3の
配線へ供給され、第2の配線及び第4の配線には互いに異なる電位が印加され、且つ第2
の配線に印加される電位と第4の配線に印加される電位が入れ替わることを特徴としてい
る。
なるスイッチとして動作するため、トランジスタの極性(導電型)は特に限定されない。
ただし、オフ電流を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いるこ
とが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を有するトランジス
タやマルチゲート構造を有するトランジスタ等がある。または、スイッチとして動作させ
るトランジスタのソース端子の電位が、低電位側電源(Vss、GND、0Vなど)の電
位に近い値で動作する場合はNチャネル型トランジスタを用いることが望ましい。反対に
、ソース端子の電位が、高電位側電源(Vddなど)の電位に近い値で動作する場合はP
チャネル型トランジスタを用いることが望ましい。なぜなら、Nチャネル型トランジスタ
ではソース端子が低電位側電源の電位に近い値で動作するとき、Pチャネル型トランジス
タではソース端子が高電位側電源の電位に近い値で動作するとき、ゲートとソースの間の
電圧の絶対値を大きくできるため、スイッチとして、より正確な動作を行うことができる
からである。さらに、トランジスタがソースフォロワ動作をしてしまうことが少ないため
、出力電圧の大きさが小さくなってしまうことが少ないからである。
型のスイッチをスイッチとして用いてもよい。CMOS型のスイッチにすると、Pチャネ
ル型トランジスタまたはNチャネル型トランジスタのどちらか一方のトランジスタが導通
すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入力
信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが出来る。さら
に、スイッチをオンまたはオフさせるための信号の電圧振幅値を小さくすることが出来る
ので、消費電力を小さくすることも出来る。
たはドレイン端子の一方)と、出力端子(ソース端子またはドレイン端子の他方)と、導
通を制御する端子(ゲート端子)とを有している。一方、スイッチとしてダイオードを用
いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、トラ
ンジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少
なくすることが出来る。
続されている場合と、AとBとが機能的に接続されている場合と、AとBとが直接接続さ
れている場合とを含むものとする。ここで、A、Bは、対象物(例えば、装置、素子、回
路、配線、電極、端子、導電膜、層、など)であるとする。したがって、所定の接続関係
、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続
関係以外のものも含むものとする。
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オードなど)が、AとBとの間に1個以上接続されていてもよい。あるいは、AとBとが
機能的に接続されている場合として、AとBとの機能的な接続を可能とする回路(例えば
、論理回路(インバータ、NAND回路、NOR回路など)、信号変換回路(DA変換回
路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電源回路(昇圧回路、
降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源、電流源、
切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る回路、オペアンプ、
差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成回路、記憶回路、制
御回路など)が、AとBとの間に1個以上接続されていてもよい。例えば、AとBとの間
に別の回路を挟んでいても、Aから出力された信号がBへ伝達される場合は、AとBとは
機能的に接続されているものとする。
気的に接続されている場合(つまり、AとBとの間に別の素子や別の回路を挟んで接続さ
れている場合)と、AとBとが機能的に接続されている場合(つまり、AとBとの間に別
の回路を挟んで機能的に接続されている場合)と、AとBとが直接接続されている場合(
つまり、AとBとの間に別の素子や別の回路を挟まずに接続されている場合)とを含むも
のとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続さ
れている、とのみ明示的に記載されている場合と同じであるとする。
置である発光装置は、様々な形態を用いることが出来る。例えば、表示素子、表示装置、
発光素子または発光装置としては、EL(エレクトロルミネッセンス)素子(有機物及び
無機物を含むEL素子、有機EL素子、無機EL素子)、LED(白色LED、赤色LE
D、緑色LED、青色LEDなど)、トランジスタ(電流に応じて発光するトランジスタ
)、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ
(GLV)、プラズマディスプレイパネル(PDP)、デジタルマイクロミラーデバイス
(DMD)、圧電セラミックディスプレイ、カーボンナノチューブ、などを用いることが
できる。これらは、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが
変化する表示媒体を有することができる。なお、EL素子を用いた表示装置としてはEL
ディスプレイなどがある。電子放出素子を用いた表示装置としてはフィールドエミッショ
ンディスプレイ(FED)やSED方式平面型ディスプレイ(SED:Surface−
conduction Electron−emitter Disply)などがある
。液晶素子を用いた表示装置としては液晶ディスプレイ(透過型液晶ディスプレイ、半透
過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶
ディスプレイ)などがある。電子インクや電気泳動素子を用いた表示装置としては電子ペ
ーパーなどがある。
子である。なお、EL層としては、1重項励起子からの発光(蛍光)を利用するもの、3
重項励起子からの発光(燐光)を利用するもの、1重項励起子からの発光(蛍光)を利用
するものと3重項励起子からの発光(燐光)を利用するものとを含むもの、有機物によっ
て形成されたもの、無機物によって形成されたもの、有機物によって形成されたものと無
機物によって形成されたものとを含むもの、高分子の材料、低分子の材料、高分子の材料
と低分子の材料とを含むものなどを有することができる。ただし、これに限定されず、E
L素子として様々なものを有することができる。
電子放出素子として、スピント型、カーボンナノチューブ(CNT)型、金属―絶縁体―
金属を積層したMIM(Metal−Insulator−Metal)型、金属―絶縁
体―半導体を積層したMIS(Metal−Insulator−Semiconduc
tor)型、MOS型、シリコン型、薄膜ダイオード型、ダイヤモンド型、金属―絶縁体
―半導体−金属型等の薄膜型、HEED型、EL型、ポーラスシリコン型、表面伝導(S
CE)型などを有することができる。ただし、これに限定されず、電子放出素子として様
々なものを有することができる。
子であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、液
晶にかかる電界(横方向の電界、縦方向の電界又は斜め方向の電界を含む)によって制御
される。なお、液晶素子としては、ネマチック液晶、コレステリック液晶、スメクチック
液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、
高分子液晶、高分子分散型液晶(PDLC)、強誘電液晶、反強誘電液晶、主鎖型液晶、
側鎖型高分子液晶、プラズマアドレス液晶(PALC)、バナナ型液晶などを挙げること
ができる。また、液晶の駆動方式としては、TN(Twisted Nematic)モ
ード、STN(Super Twisted Nematic)モード、IPS(In−
Plane−Switching)モード、FFS(Fringe Field Swi
tching)モード、MVA(Multi−domain Vertical Ali
gnment)モード、PVA(Patterned Vertical Alignm
ent)モード、ASV(Advanced Super View)モード、ASM(
Axially Symmetric aligned Micro−cell)モード
、OCB(Optically Compensated Birefringence
)モード、ECB(Electrically Controlled Birefri
ngence)モード、FLC(Ferroelectric Liquid Crys
tal)モード、AFLC(AntiFerroelectric Liquid Cr
ystal)モード、PDLC(Polymer Dispersed Liquid
Crystal)モード、ゲストホストモード、ブルー相(Blue Phase)モー
ドなどを用いることができる。ただし、これに限定されず、液晶素子及びその駆動方式と
して様々なものを用いることができる。
ど)、粒子により表示されるもの(電気泳動、粒子移動、粒子回転、相変化など)、フィ
ルムの一端が移動することにより表示されるもの、分子の発色/相変化により表示される
もの、分子の光吸収により表示されるもの、電子とホールが結合して自発光により表示さ
れるものなどのことをいう。例えば、電子ペーパーの表示方法として、マイクロカプセル
型電気泳動、水平移動型電気泳動、垂直移動型電気泳動、球状ツイストボール、磁気ツイ
ストボール、円柱ツイストボール方式、帯電トナー、電子粉流体、磁気泳動型、磁気感熱
式、エレクトロウェッテイング、光散乱(透明/白濁変化)、コレステリック液晶/光導
電層、コレステリック液晶、双安定性ネマチック液晶、強誘電性液晶、2色性色素・液晶
分散型、可動フィルム、ロイコ染料による発消色、フォトクロミック、エレクトロクロミ
ック、エレクトロデポジション、フレキシブル有機ELなどを用いることができる。ただ
し、これに限定されず、電子ペーパー及びその表示方法として様々なものを用いることが
できる。ここで、マイクロカプセル型電気泳動を用いることによって、電気泳動方式の欠
点である泳動粒子の凝集、沈殿を解決することができる。電子粉流体は、高速応答性、高
反射率、広視野角、低消費電力、メモリー性などのメリットを有する。
を表面に形成し且つ溝内に蛍光体層を形成した基板とを狭い間隔で対向させて、希ガスを
封入した構造を有する。あるいは、プラズマチューブを上下からフィルム状の電極で挟み
込んだ構造とすることも可能である。プラズマチューブとは、ガラスチューブ内に、放電
ガス、RGBそれぞれの蛍光体などを封止したものである。プラズマディスプレイパネル
は、電極間に電圧をかけることによって紫外線を発生させ、蛍光体を光らせることで、表
示を行うことができる。なお、放電方式としては、DC型とAC型があり、どちらを用い
てもよい。ここで、プラズマディスプレイパネルの駆動方式としては、AWS(Addr
ess While Sustain)駆動、サブフレームをリセット期間、アドレス期
間、維持期間に分割するADS(Address Display Separated
)駆動、CLEAR(HI‐CONTRAST&LOW ENERGY ADDRESS
&REDUCTION OF FALSE CONTOUR SEQUENCE)駆動、
ALIS(Alternate Lighting of Surfaces)方式、T
ERES(Technology of Reciprocal Sustainer)
駆動などを用いることができる。ただし、これに限定されず、プラズマディスプレイパネ
ルの駆動方式として様々なものを用いることができる。
、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射
型液晶ディスプレイ)、グレーティングライトバルブ(GLV)を用いた表示装置、デジ
タルマイクロミラーデバイス(DMD)を用いた表示装置などの光源としては、エレクト
ロルミネッセンス、冷陰極管、熱陰極管、LED、レーザー光源、水銀ランプなどを用い
ることができる。ただし、これに限定されず、光源として様々なものを用いることができ
る。
用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微
結晶(マイクロクリスタル、ナノクリスタル、セミアモルファスとも言う)シリコンなど
に代表される非単結晶半導体膜を有する薄膜トランジスタ(TFT)などを用いることが
出来る。TFTを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よ
りも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることが
できる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多く
の個数の表示装置を製造できるため、低コストで製造できる。さらに、製造温度が低いた
め、耐熱性の弱い基板を用いることができる。そのため、透光性を有する基板上にトラン
ジスタを製造できる。そして、透光性を有する基板上のトランジスタを用いて表示素子で
の光の透過を制御することが出来る。あるいは、トランジスタの膜厚が薄いため、トラン
ジスタを構成する膜の一部は、光を透過させることが出来る。そのため、開口率が向上さ
せることができる。
晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その
結果、ゲートドライバ回路(走査線駆動回路)やソースドライバ回路(信号線駆動回路)
、信号処理回路(信号生成回路、ガンマ補正回路、DA変換回路など)を基板上に一体形
成することが出来る。
晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。この
とき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させることも
可能である。その結果、ソースドライバ回路の一部(アナログスイッチなど)およびゲー
トドライバ回路(走査線駆動回路)を基板上に一体形成することが出来る。さらに、結晶
化のためにレーザー照射を行わない場合は、シリコンの結晶性のムラを抑えることができ
る。そのため、画質の向上した画像を表示することが出来る。
ことは可能である。
で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シリ
コンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を選
択的に照射することなどにより可能である。例えば、画素以外の領域である周辺回路領域
にのみ、レーザー光を照射してもよい。または、ゲートドライバ回路、ソースドライバ回
路等の領域にのみ、レーザー光を照射してもよい。あるいは、ソースドライバ回路の一部
(例えば、アナログスイッチ)の領域にのみ、レーザー光を照射してもよい。その結果、
回路を高速に動作させる必要がある領域にのみ、シリコンの結晶化を向上させることがで
きる。画素領域は、高速に動作させる必要性が低いため、結晶性が向上されなくても、問
題なく画素回路を動作させることが出来る。結晶性を向上させる領域が少なくて済むため
、製造工程も短くすることが出来、スループットが向上し、製造コストを低減させること
が出来る。必要とされる製造装置の数も少ない数で製造できるため、製造コストを低減さ
せることが出来る。
れらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズ
の小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路
の低消費電力化、又は回路の高集積化を図ることができる。
O)、シリコンゲルマニウム(SiGe)、砒化ガリウム(GaAs)、酸化インジウム
酸化亜鉛(IZO)、インジウム錫酸化物(ITO)、酸化錫(SnO)などの化合物半
導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または
酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、
製造温度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結
果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形
成することが出来る。なお、これらの化合物半導体または酸化物半導体を、トランジスタ
のチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、こ
れらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透光性を有する電極とし
て用いることができる。さらに、それらをトランジスタと同時に成膜又は形成できるため
、コストを低減できる。
る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができ
る。マスク(レチクル)を用いなくても製造することが可能となるため、トランジスタの
レイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので、
材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全
面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストに
できる。
る。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。
このような基板を用いた半導体装置は、衝撃に対して強くすることができる。
タ、接合型トランジスタ、バイポーラトランジスタなどをトランジスタとして用いること
が出来る。MOS型トランジスタを用いることにより、トランジスタのサイズを小さくす
ることが出来る。よって、複数のトランジスタを搭載することができる。バイポーラトラ
ンジスタを用いることにより、大きな電流を流すことが出来る。よって、高速に回路を動
作させることができる。
成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが出来る
。
。例えば、ゲート電極が2個以上のマルチゲート構造を適用することができる。マルチゲ
ート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に
接続された構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧
向上(信頼性の向上)を図ることができる。あるいは、マルチゲート構造により、飽和領
域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があ
まり変化せず、電圧・電流特性の傾きをフラットにすることができる。電圧・電流特性の
傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵抗値をも
つ能動負荷を実現することが出来る。その結果、特性のよい差動回路やカレントミラー回
路を実現することが出来る。
る。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域
が増えるため、電流値の増加を図ることができる。または、チャネルの上下にゲート電極
が配置されている構造にすることにより、空乏層ができやすくなるため、S値の改善を図
ることができる。なお、チャネルの上下にゲート電極が配置される構成にすることにより
、複数のトランジスタが並列に接続されたような構成となる。
配置されている構造、正スタガ構造、逆スタガ構造、チャネル領域を複数の領域に分けた
構造、チャネル領域を並列に接続した構造、またはチャネル領域が直列に接続する構成も
適用できる。さらに、チャネル領域(もしくはその一部)にソース電極やドレイン電極が
重なっている構造も適用できる。チャネル領域(もしくはその一部)にソース電極やドレ
イン電極が重なる構造にすることによって、チャネル領域の一部に電荷が溜まることによ
り動作が不安定になることを防ぐことができる。あるいは、LDD領域を設けた構造を適
用できる。LDD領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧向
上(信頼性の向上)を図ることができる。あるいは、LDD領域を設けることにより、飽
和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流
があまり変化せず、電圧・電流特性の傾きをフラットにすることができる。
ることができる。したがって、所定の機能を実現させるために必要な回路の全てを、同一
の基板に形成することも可能である。例えば、所定の機能を実現させるために必要な回路
の全てを、ガラス基板、プラスチック基板、単結晶基板、またはSOI基板などの様々な
基板を用いて形成することも可能である。所定の機能を実現させるために必要な回路の全
てが同じ基板を用いて形成されていることにより、部品点数の削減によるコストの低減、
又は回路部品との接続点数の低減による信頼性の向上を図ることができる。あるいは、所
定の機能を実現させるために必要な回路の一部が、ある基板に形成され、所定の機能を実
現させるために必要な回路の別の一部が、別の基板に形成されていることも可能である。
つまり、所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成されて
いなくてもよい。例えば、所定の機能を実現させるために必要な回路の一部は、ガラス基
板上にトランジスタにより形成され、所定の機能を実現させるために必要な回路の別の一
部は、単結晶基板に形成され、単結晶基板を用いて形成されたトランジスタで構成された
ICチップをCOG(Chip On Glass)でガラス基板に接続して、ガラス基
板上にそのICチップを配置することも可能である。あるいは、そのICチップをTAB
(Tape Automated Bonding)やプリント基板を用いてガラス基板
と接続することも可能である。このように、回路の一部が同じ基板に形成されていること
により、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信
頼性の向上を図ることができる。あるいは、駆動電圧が高い部分及び駆動周波数が高い部
分の回路は、消費電力が大きくなってしまうので、そのような部分の回路は同じ基板に形
成せず、そのかわりに、例えば、単結晶基板にその部分の回路を形成して、その回路で構
成されたICチップを用いるようにすれば、消費電力の増加を防ぐことができる。
ては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。
従って、そのときは、R(赤)G(緑)B(青)の色要素からなるカラー表示装置の場合
には、画像の最小単位は、Rの画素とGの画素とBの画素との三画素から構成されるもの
とする。なお、色要素は、三色に限定されず、三色以上を用いても良いし、RGB以外の
色を用いても良い。例えば、白色を加えて、RGBW(Wは白)としても可能である。あ
るいは、RGBに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、朱色な
どを一色以上追加することも可能である。あるいは、例えば、RGBの中の少なくとも一
色に類似した色を、RGBに追加することも可能である。例えば、R、G、B1、B2と
してもよい。B1とB2とは、どちらも青色であるが、波長が異なっている。同様に、R
1、R2、G、Bとすることも可能である。このような色要素を用いることにより、より
実物に近い表示を行うことができる。このような色要素を用いることにより、消費電力を
低減することが出来る。別の例としては、一つの色要素について、複数の領域を用いて明
るさを制御する場合は、その領域一つ分を一画素とすることも可能である。よって、一例
として、面積階調を行う場合または副画素(サブ画素)を有している場合、一つの色要素
につき、明るさを制御する領域が複数あり、その全体で階調を表現するが、明るさを制御
する領域の一つ分を一画素とすることも可能である。よって、その場合は、一つの色要素
は、複数の画素で構成されることとなる。あるいは、明るさを制御する領域が一つの色要
素の中に複数あっても、それらをまとめて、一つの色要素を1画素としてもよい。よって
、その場合は、一つの色要素は、一つの画素で構成されることとなる。あるいは、一つの
色要素について、複数の領域を用いて明るさを制御する場合、画素によって、表示に寄与
する領域の大きさが異なっている場合がある。あるいは、一つの色要素につき複数ある、
明るさを制御する領域において、各々に供給する信号を僅かに異ならせるようにして、視
野角を広げるようにしてもよい。つまり、一つの色要素について、複数個ある領域が各々
有する画素電極の電位が、各々異なっていることも可能である。その結果、液晶分子に加
わる電圧が各画素電極によって各々異なる。よって、視野角を広くすることが出来る。
える場合であるとする。一画素(一色分)と明示的に記載する場合は、一つの色要素につ
き、複数の領域がある場合、それらをまとめて一画素と考える場合であるとする。
リクスに配置(配列)されているとは、縦方向もしくは横方向において、画素が直線上に
並んで配置されている、又はギザギザな線上に配置されている場合を含む。よって、例え
ば三色の色要素(例えばRGB)でフルカラー表示を行う場合に、ストライプ配置されて
いる場合、又は三つの色要素のドットがデルタ配置されている場合も含む。さらに、ベイ
ヤー配置されている場合も含む。なお、色要素のドット毎にその表示領域の大きさが異な
っていてもよい。これにより、低消費電力化、又は表示素子の長寿命化を図ることができ
る。
しないパッシブマトリクス方式を用いることが出来る。
ンジスタだけでなく、さまざまな能動素子(アクティブ素子、非線形素子)を用いること
が出来る。例えば、MIM(Metal Insulator Metal)やTFD(
Thin Film Diode)などを用いることも可能である。これらの素子は、製
造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。さら
に、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度
化をはかることが出来る。
素子)を用いないパッシブマトリクス型を用いることも可能である。能動素子(アクティ
ブ素子、非線形素子)を用いないため、製造工程が少なく、製造コストの低減、又は歩留
まりの向上を図ることができる。能動素子(アクティブ素子、非線形素子)を用いないた
め、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。
を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレ
イン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソー
スとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソー
スまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインと
して機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例と
しては、それぞれを第1端子、第2端子と表記する場合がある。あるいは、それぞれを第
1電極、第2電極と表記する場合がある。あるいは、第1領域、第2領域と表記する場合
がある。
する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第1端子、第2
端子などと表記する場合がある。
号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極と
は、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部
分の導電膜のことを言う。なお、ゲート電極の一部は、LDD(Lightly Dop
ed Drain)領域またはソース領域(またはドレイン領域)と、ゲート絶縁膜を介
してオーバーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電極
の間を接続するための配線、各画素の有するゲート電極の間を接続するための配線、又は
ゲート電極と別の配線とを接続するための配線のことを言う。
ータ線、データ信号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを言
う。ソース領域とは、P型不純物(ボロンやガリウムなど)やN型不純物(リンやヒ素な
ど)が多く含まれる半導体領域のことを言う。従って、少しだけP型不純物やN型不純物
が含まれる領域、いわゆる、LDD(Lightly Doped Drain)領域は
、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソ
ース領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソー
ス電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トラン
ジスタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続す
るための配線、又はソース電極と別の配線とを接続するための配線のことを言う。
回路を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置全
般を半導体装置と呼んでもよい。または、半導体材料を有する装置のことを半導体装置と
言う。
を含む複数の画素を含んでいても良い。なお、表示装置は、複数の画素を駆動させる周辺
駆動回路を含んでいても良い。なお、複数の画素を駆動させる周辺駆動回路は、複数の画
素と同一基板上に形成されてもよい。なお、表示装置は、ワイヤボンディングやバンプな
どによって基板上に配置された周辺駆動回路、いわゆる、チップオングラス(COG)で
接続されたICチップ、または、TABなどで接続されたICチップを含んでいても良い
。なお、表示装置は、ICチップ、抵抗素子、容量素子、インダクタ、トランジスタなど
が取り付けられたフレキシブルプリントサーキット(FPC)を含んでもよい。なお、表
示装置は、フレキシブルプリントサーキット(FPC)などを介して接続され、ICチッ
プ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配線
基板(PWB)を含んでいても良い。なお、表示装置は、偏光板または位相差板などの光
学シートを含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、光
センサなどを含んでいても良い。
シート、光源(LED、冷陰極管など)、冷却装置(水冷式、空冷式)などを有していて
も良い。
素子を有している場合は、発光装置は、表示装置の具体例の一つである。
をいう。
視型、投写型、透過型、反射型、半透過型などがある。
ば、ソース信号線から画素内への信号の入力を制御するトランジスタ(選択用トランジス
タ、スイッチング用トランジスタなどと呼ぶことがある)、画素電極に電圧または電流を
供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆動
装置の一例である。さらに、ゲート信号線に信号を供給する回路(ゲートドライバ、ゲー
ト線駆動回路などと呼ぶことがある)、ソース信号線に信号を供給する回路(ソースドラ
イバ、ソース線駆動回路などと呼ぶことがある)などは、駆動装置の一例である。
は、互いに重複して有している場合がある。例えば、表示装置が、半導体装置および発光
装置を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有し
ている場合がある。
良を抑制することができる。
上させることができる。
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一
部分又は同様な機能を有する部分は異なる図面間で共通の符号を用いて示し、同一部分又
は同様な機能を有する部分の詳細な説明は省略する。
態で述べる別の内容(一部の内容でもよい)、及び/又は、一つ若しくは複数の別の実施
の形態で述べる内容(一部の内容でもよい)に対して、適用、組み合わせ、又は置き換え
などを行うことが出来る。
述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
その実施の形態において述べる別の図(一部でもよい)、及び/又は、一つ若しくは複数
の別の実施の形態において述べる図(一部でもよい)に対して、組み合わせることにより
、さらに多くの図を構成させることが出来る。
して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図また
は文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一
態様として開示されているものであり、発明の一態様を構成することが可能であるものと
する。そのため、例えば、能動素子(トランジスタ、ダイオードなど)、配線、受動素子
(容量素子、抵抗素子など)、導電層、絶縁層、半導体層、有機材料、無機材料、部品、
基板、モジュール、装置、固体、液体、気体、動作方法、製造方法などが単数又は複数記
載された図面(断面図、平面図、回路図、ブロック図、フローチャート、工程図、斜視図
、立面図、配置図、タイミングチャート、構造図、模式図、グラフ、表、光路図、ベクト
ル図、状態図、波形図、写真、化学式など)または文章において、その一部分を取り出し
て、発明の一態様を構成することが可能であるものとする。一例としては、N個(Nは整
数)の回路素子(トランジスタ、容量素子等)を有して構成される回路図から、M個(M
は整数で、M<N)の回路素子(トランジスタ、容量素子等)を抜き出して、発明の一態
様を構成することは可能である。別の一例としては、N個(Nは整数)の層を有して構成
される断面図から、M個(Mは整数で、M<N)の層を抜き出して、発明の一態様を構成
することは可能である。別の一例としては、N個(Nは整数)の要素を有して構成される
フローチャートから、M個(Mは整数で、M<N)の要素を抜き出して、発明の一態様を
構成することは可能である。
体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に
理解される。したがって、ある一つの実施の形態において述べる図または文章において、
少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様とし
て開示されているものであり、発明の一態様を構成することが可能である。
示されているものであり、発明の一態様を構成することが可能である。したがって、ある
内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発
明の一態様として開示されているものであり、発明の一態様を構成することが可能である
。同様に、図の一部を取り出した図についても、発明の一態様として開示されているもの
であり、発明の一態様を構成することが可能である。
)などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、
発明の一態様を構成することは可能な場合がある。特に、端子の接続先が複数の場合には
、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子(トラン
ジスタ、ダイオードなど)、受動素子(容量素子、抵抗素子など)などが有する一部の端
子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可
能な場合がある。
することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば
、当業者であれば、発明を特定することが可能な場合がある。したがって、ある回路につ
いて、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されている
ものであり、発明の一態様を構成することが可能である。または、ある回路について、接
続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであ
り、発明の一態様を構成することが可能である。
本実施の形態では、トランジスタを具備する半導体装置の一例に関して説明する。
が導通(On(オン))している期間に当該トランジスタを流れる電流の方向を入れ替え
る(反転させる)構成となっている。つまり、トランジスタが導通している期間に当該ト
ランジスタの第1の端子と第2の端子(ソース又はドレインとなる端子)に加わる電圧の
大小関係を任意の期間毎に入れ替えることにより、ソースとドレインを任意の期間毎に切
り替える構成とする。以下に、具体的な回路構成及び動作について図面を参照して説明す
る。
タ111と、配線102と配線103の間に設けられたトランジスタ112とを少なくと
も有している(図1(A)参照)。
方が配線103に電気的に接続されている。トランジスタ111がオンすることにより、
配線101に入力される信号(IN1)が配線103に供給される。トランジスタ112
は、ソース又はドレインの一方が配線102に電気的に接続され、他方が配線103に電
気的に接続されている。トランジスタ112がオンすることにより、配線102に入力さ
れる信号(IN2)が配線103に供給される。
、又は配線102に入力される信号(IN2)に対応する第2の信号が供給される。
ロウ(L)レベル信号)を用い、トランジスタ111及びトランジスタ112のオン又は
オフを制御することにより、配線103にHレベル信号又はLレベル信号を選択的に出力
できる。また、図2(A)に示すように、配線103にトランジスタのゲートを接続し、
配線103からHレベル信号又はLレベル信号を出力することにより、当該トランジスタ
のオン又はオフを制御することができる。
場合を示しているが、Pチャネル型で設けてもよい。又は、トランジスタ111とトラン
ジスタ112の極性が異なっていてもよいし、各トランジスタをCMOSで設けてもよい
。また、トランジスタ111は配線101と配線103との間のスイッチとして機能し、
トランジスタ112は配線102と配線103との間のスイッチとして機能し得る(図1
(B)参照)。
2の少なくとも一方について、当該トランジスタを流れる電流の方向を入れ替える構成と
する。つまり、トランジスタ111とトランジスタ112の少なくとも一方について、ト
ランジスタのソース又はドレインとなる端子である第1の端子と第2の端子に加わる電圧
の大小関係を任意の期間毎に入れ替える(ソースとドレインを入れ替える)構成とする。
トランジスタを流れる電流の方向を入れ替える構成とすることが好ましい。例えば、図1
(A)において、トランジスタ112が長い期間オン状態を維持する場合には、少なくと
も当該トランジスタ112を流れる電流の方向(A方向又はB方向)を入れ替える構成と
する。つまり、トランジスタ112の第1の端子と第2の端子に加わる電圧の大小関係を
期間毎に入れ替える(ソースとドレインを入れ替える)構成とする。
的に接続されている構成(例えば、配線103がゲート線として機能する場合)について
説明する(図2(A)参照)。また、配線102に入力する信号として、電位が所定の期
間毎に変化する信号を用いることによって、トランジスタ112がオンしている期間に当
該トランジスタ112を流れる電流の方向を入れ替える場合について説明する。
入力される信号(IN1)、配線102に入力される信号(IN2)、トランジスタ11
1のゲートに入力される信号(IN3)、トランジスタ112のゲートに入力される信号
(IN4)を示している。もちろん、これらの信号(IN1〜IN4)は一例であり、図
2に示した信号に限られない。
させる信号(IN3)が入力される。その結果、トランジスタ111がオン状態となり、
配線101に入力された信号(IN1)に対応する第1の信号(ここでは、Hレベル信号
(トランジスタ121をオンさせる選択信号))がトランジスタ111を介して配線10
3に供給される。そして、配線103に接続されているトランジスタ121のゲートに選
択信号が入力され、トランジスタ121がオンする(図3(A)参照)。
Hの場合、トランジスタ111のしきい値をVthとすると、配線103に出力される信
号の電位はVH−Vthとなる。配線103に出力される信号の電位をVHとするために
は、期間T1においてトランジスタ111のゲートを浮遊状態とし、ブートストラップ動
作を行うことによって、トランジスタ111のゲートに入力する信号(IN3)の電位を
VH+Vthより大きくすればよい。もちろん、配線103に出力される信号の電位をV
Hとするために、トランジスタ111のゲートに入力する信号(IN3)の電位をあらか
じめVH+Vthより大きくなるように設定(例えば、VH+Vth+α)してもよい。
し、これに限定されず、配線103に選択信号が出力されるのであれば、トランジスタ1
12がオンとなっていてもよい。この場合、配線102に入力される信号(IN2)の電
位がVHとなっていることが好ましい。
の場合には、配線101に入力される信号は、Lレベル信号になっていることが望ましい
。
させる信号(IN4)が入力される。このとき、トランジスタ112において、配線10
2に接続されている端子の電位(この場合、VLL)は配線103に接続されている端子
の電位(この場合、VH)より低くなるため、配線102に接続されている端子がソース
となり、配線103に接続されている端子がドレインとなる。その結果、トランジスタ1
12において、ゲートとソース間の電位VgsB=VH−VLLがトランジスタ112の
しきい値より大きくなるため、トランジスタ112がオン状態となり、配線102に入力
された信号(IN2)に対応する第2の信号(ここでは、トランジスタ121をオフさせ
る非選択信号、電位VLL)がトランジスタ112を介して配線103に供給される。
れ、トランジスタ121がオフする。なお、トランジスタ111は、期間T2において、
オフ状態となっている。ただし、これに限定されず、IN1がVLLになるならトランジ
スタ111がオン状態となっていてもよい。
端子の電位が配線103に接続されている端子の電位より低くなることにより、配線10
2に接続されている端子がソースとなり、配線103に接続されている端子がドレインと
なり、電流はドレインからソース(図2(A)中B方向)に流れる(図3(B)参照)。
れる信号(IN2)の電位がVLLからVLH(VLL<VLH)に変化する。このとき
、トランジスタ112において、配線102に接続されている端子の電位(この場合、V
LH)が配線103に接続されている端子の電位(この場合、VLL)より高くなるため
、配線102に接続されている端子がドレインとなり、配線103に接続されている端子
がソースとなる。トランジスタ112において、ゲートとソース間の電位VgsA=VH
−VLHがトランジスタ112のしきい値より大きい状態を維持するため、トランジスタ
112がオン状態を維持し、配線102に入力された信号(IN2)に対応する第2の信
号(ここでは、トランジスタ121をオフさせる非選択信号、電位VLH)がトランジス
タ112を介して配線103に供給される。
されるため、トランジスタ121がオフ状態を維持する。ここで、電位VLHと電位VL
Lは互いに異なり、且つトランジスタ121のゲートに印加されても当該トランジスタ1
21をオンさせない電位である。例えば、トランジスタ121のソース又はドレインにお
いて最も低い電位をVmin、最も高い電圧をVmax、トランジスタ121のしきい値
電圧をVthとしたとき、VLH−Vmin<Vth、VH−Vmax>Vthを満たす
関係とすればよい。
端子の電位が配線103に接続されている端子の電位より高くなることにより、配線10
2に接続されている端子がドレインとなり、配線103に接続されている端子がソースと
なり、電流はドレインからソース(図2(A)中A方向)に流れる(図3(C)参照)。
、配線103には所定の期間毎に電位VLLと電位VLHが切り替わる第2の信号が供給
され(ここでは、電位がVLHである信号、偶数の期間に電位がVLLである信号が供給
される)、トランジスタ121はオフ状態を維持する。また、トランジスタ112は、オ
ン状態を維持するが、電流の方向が入れ替わる構成となる(図3(D)(E)参照)。
期間毎に電位が変化するLレベル信号(非選択信号)を入力することによって、トランジ
スタ112においてソース又はドレインとなる2つの端子の電圧の大小関係を入れ替え、
トランジスタ112を流れる電流の方向を入れ替えている。
入れ替える)構成とすることにより、トランジスタ121を安定してオフさせるためにト
ランジスタ112を長い期間オン状態とする場合であっても、トランジスタ112のチャ
ネル部(ドレイン端)での電界の集中を緩和し、トランジスタ112の劣化を低減するこ
とができる。その結果、トランジスタの劣化に伴う回路の動作不良を抑制し、信頼性を向
上することができる。
、ナノクリスタル)をチャネル形成領域とする場合には、回路の動作期間において長い期
間オン状態を維持するトランジスタを図2、図3で示したように動作させることはトラン
ジスタの劣化の低減に有効となる。なお、アモルファスシリコンや微結晶シリコン以外で
あっても、例えば、ポリシリコン、酸化物半導体(ZnO、IGZO(InGaZnO)
等)、有機半導体、カーボンナノチューブ等をチャネル形成領域とする場合であってもト
ランジスタの劣化の低減に有効となる。
Lからなる第2の電位(VLH>VLL)が任意の期間毎に切り替わる信号を用いた場合
を示したが、配線102に入力する信号は、互いに電位が異なる2種類の信号に限られな
い。トランジスタ121をオンさせない電位であれば、互いに異なる3種類以上の電位を
組み合わせてトランジスタ112に入力してもよい。
らなる第2の電位を同じ期間交互に繰り返し入力する場合を示したが、第1の電位と第2
の電位を入力する期間は任意に設定することができる。また、配線102に電位がVLH
からなる第1の電位と、電位がVLLからなる第2の電位を同じ期間交互に繰り返し入力
する場合であっても、その周期は任意に設定することができる。
、上記図2では配線101に一定電位の信号を入力する場合(例えば、配線101を電源
線に接続する場合)を示したが、配線101に他の信号(例えば、クロック信号)を入力
してもよい。また、上記図2では期間T2〜期間Tnにおいて、トランジスタ111がオ
フ状態となる場合を示したが、配線101からLレベル信号が供給される場合には、トラ
ンジスタ111をオン状態とする期間を設けてもよい。
をVLLとした場合を示したが、トランジスタ112がオフとなるのであればこれに限ら
れない。例えば、トランジスタ112のゲートに入力する信号(IN4)の電位としてV
LLより低い電位としてもよい。この場合、トランジスタ112がオフの際に、Vgsを
0Vより小さくすることができるため、当該トランジスタ112の劣化を効果的に抑制す
ることができる。
持する場合を示したが、これに限られない。例えば、期間T2〜期間Tnのある期間にお
いてトランジスタ112をオフとする構成としてもよい。つまり、トランジスタ112が
オンしている期間とオフしている期間を組み合わせ、さらに、オンしている期間では当該
トランジスタ112を流れる電流の向きを入れ替える構成とする。この場合、トランジス
タ112の劣化をより効果的に抑制することができる。なお、トランジスタ112をオフ
する期間において配線102と配線103の電位は等しくてもよいし、異なっていてもよ
い。また、トランジスタ112をオフとする期間は特に限定されないが、制御のしやすさ
からトランジスタ112をオンする期間とオフする期間をほぼ等しくすることが好ましい
。
を一時的に浮遊状態とすることによって、トランジスタ111のゲートとソース間の容量
結合を利用するブートストラップ動作を適用した回路構成とすることができる。この場合
、図1(C)に示すように、トランジスタ111のゲートと、ソース又はドレインの一方
の間に容量素子115を設けた構成としてもよい。容量素子115を設けることにより、
安定してブートストラップ動作を行うことができる。なお、トランジスタ111のゲート
と、ソース又はドレインとの間に十分な寄生容量が生じる場合には、容量素子115を設
けずにブートストラップ動作を行うことも可能である。
の方向を入れ替える構成を例に挙げたが、トランジスタ111がLレベル信号を出力し続
ける場合には、トランジスタ111を流れる電流の方向を入れ替える構成とすればよい。
この場合、配線101に入力する信号(IN1)として、電位がVLHからなる第1の電
位と、電位がVLLからなる第2の電位(VLH>VLL)が任意の期間毎に切り替わる
信号を用いることができる。
合には、当該トランジスタ112(又はトランジスタ111)を流れる電流の方向を入れ
替える構成とすればよい。この場合、配線102(又は配線101)に入力する信号とし
て、電位がVHHからなる第1の電位と、電位がVHLからなる第2の電位(VHH>V
HL)が任意の期間に切り替わる信号を用いることができる。
替わる構成としてもよい。例えば、トランジスタ111を介して配線101から配線10
3にHレベル信号が供給され、トランジスタ112を介して配線102から配線103に
Lレベル信号が供給される場合、配線101に入力する信号(IN1)として電位がVH
Hからなる第1の電位と、電位がVHLからなる第2の電位が任意の期間毎に切り替わる
信号を用い、配線102に入力する信号(IN2)として電位がVLHからなる第1の電
位と、電位がVLLからなる第2の電位が任意の期間毎に切り替わる信号を用いることが
できる。
21をNチャネル型のトランジスタで設けた場合を示したが、Pチャネル型のトランジス
タで設けてもよい(図4(A)〜(F)参照)。Pチャネル型のトランジスタで設けた場
合には、配線102に入力する信号として、電位がVHHからなる第1の電位と、電位が
VHLからなる第2の電位(VHH>VHL)が任意の期間に切り替わる信号を用いるこ
とによって、トランジスタ112を流れる電流の方向が入れ替わるように動作させること
ができる。その結果、トランジスタ112の劣化を低減し回路の動作不良を抑制すること
ができる。なお、図4では、トランジスタ111、トランジスタ112及びトランジスタ
121をPチャネル型のトランジスタで設けた場合を示したが、トランジスタ121をN
チャネル型のトランジスタで設けてもよい。
た構成を含む)と適宜組み合わせて実施することができる。
本実施の形態では、上記実施の形態と異なる構成を有する半導体装置の一例に関し図面を
参照して説明する。
タ111と、配線102と配線103の間に互いに並列して設けられた複数のトランジス
タ112a、112bとを少なくとも具備している(図5(A)参照)。つまり、図5(
A)に示す構成は、図1で示した構成にトランジスタ112bを追加した構成となってい
る(図5のトランジスタ112aが図1のトランジスタ112に対応している)。なお、
図5(A)では、2個のトランジスタ(トランジスタ112a、112b)を並列して設
けた場合を示したが、トランジスタの数は3個以上設けてもよい。
接続され、他方が配線103に接続されており、互いに並列に設けられている。そのため
、トランジスタ112a、112bの少なくとも一方がオンすることにより、配線102
に入力される信号(IN2)が配線103に供給される。
線102に入力される信号(IN2)に対応する第2の信号が供給される。
型で設けた場合を示しているが、Pチャネル型で設けてもよいし、CMOSで設けてもよ
い。また、トランジスタ111は、配線101と配線103との間のスイッチとして機能
し、トランジスタ112a、112bは配線102と配線103との間のスイッチとして
機能する(図5(B)参照)。
2a、112b)のオンとオフを交互に行う。そして、複数のトランジスタを流れる電流
の方向を入れ替える構成(トランジスタのソース又はドレインとなる端子に加わる電圧の
大小関係を期間毎に入れ替える(ソースとドレインを入れ替える)構成)とする。つまり
、並列に設けられた複数のトランジスタのオンとオフとを制御する。そして、複数のトラ
ンジスタを流れる電流の方向を制御することにより、トランジスタのチャネル部(ドレイ
ン端)での電界の集中を緩和し劣化を低減する。
図6(A)〜(F)はそれぞれ、配線103から出力される信号(Out)、配線101
に入力される信号(IN1)、配線102に入力される信号(IN2)、トランジスタ1
11のゲートに入力される信号(IN3)、トランジスタ112aのゲートに入力される
信号(IN4)、トランジスタ112bのゲートに入力される信号(IN5)を示してい
る。図6では、配線102に入力される信号(IN2)の周期がトランジスタ112a、
112bのゲートに入力される信号(IN4、IN5)の1/2である場合を示している
。もちろん、入力される信号(IN1〜IN5)は一例であり、これらに限定されるもの
でない。
を示しており、A1、A2、B1、B2はそれぞれ図5に示した方向に対応している。ま
た、トランジスタがオフして電流が流れない期間は×で示している。
させる信号(IN3)が入力される。その結果、トランジスタ111がオン状態となり、
配線101に入力された信号(IN1)に対応する第1の信号(ここでは、Hレベル信号
(選択信号))がトランジスタ111を介して配線103に供給される。配線103にト
ランジスタ121のゲートが接続されている場合(図5(C)参照)には、当該配線10
3に接続されているトランジスタ121のゲートに選択信号が入力され、トランジスタ1
21がオンする。
Hの場合、トランジスタ111のしきい値をVthとすると、配線103に出力される信
号の電位はVH−Vthとなる。この場合、配線103に出力される信号の電位をVHと
するためには、期間T1においてトランジスタ111のゲートを浮遊状態とし、ブートス
トラップ動作を行う構成とすればよい。もちろん、配線103に出力される信号の電位を
VHとするために、トランジスタ111のゲートに入力する信号(IN3)の電位をあら
かじめVH+Vth以上に設定してもよい。
但し、これに限定されず、配線103に選択信号が出力されるのであれば、トランジスタ
112a、112bがオンとなっていてもよい。この場合、配線102に入力される信号
(IN2)の電位がVHとなっていることが好ましい。
オンさせる信号(IN4)が入力される。このとき、トランジスタ112aにおいて、配
線102に接続されている端子の電位(この場合、VLL)が配線103に接続されてい
る端子の電位(この場合、VH)より低くなるため、配線102に接続されている端子が
ソースとなり、配線103に接続されている端子がドレインとなる。その結果、トランジ
スタ112aにおいて、ゲートとソース間の電位VgsB=VH−VLLがトランジスタ
112aのしきい値より大きくなるため、トランジスタ112aがオン状態となり、配線
102に入力された信号(IN2)に対応する電位がVLLの第2の信号(非選択信号)
がトランジスタ112aを介して配線103に供給される。
接続されているトランジスタ121のゲートに非選択信号が入力され、トランジスタ12
1がオフする。
(ここでは、VLLからVLHに変化)する。このとき、トランジスタ112aにおいて
、配線102に接続されている端子の電位(この場合、VLH)が配線103に接続され
ている端子の電位(この場合、VLL)より高くなるため、配線102に接続されている
端子がドレインとなり、配線103に接続されている端子がソースとなる。その結果、ト
ランジスタ112aにおいて、ゲートとソース間の電位VgsA=VH−VLLがトラン
ジスタ112aのしきい値より大きくなるため、トランジスタ112aがオン状態を維持
し、配線102に入力された信号(IN2)に対応する電位がVLHの第2の信号(非選
択信号)がトランジスタ112aを介して配線103に供給される。
接続されているトランジスタ121のゲートに非選択信号が入力されるため、トランジス
タ121はオフを維持する。
れている端子の電位が配線103に接続されている端子の電位より低くなることにより、
配線102に接続されている端子がソースとなり、配線103に接続されている端子がド
レインとなり、電流はドレインからソース(図5中B1方向)に流れる。一方、期間T2
の後半では、トランジスタ112aにおいて、配線102に接続されている端子の電位が
配線103に接続されている端子の電位より高くなることにより、配線102に接続され
ている端子がドレインとなり、配線103に接続されている端子がソースとなり、電流は
ドレインからソース(図5中A1方向)に流れる。
トに当該トランジスタ112bをオンさせる信号(IN5)が入力される。このとき、ト
ランジスタ112bにおいて、配線102に接続されている端子の電位(この場合、VL
L)が配線103に接続されている端子の電位(この場合、VLH)より低くなるため、
配線102に接続されている端子がソースとなり、配線103に接続されている端子がド
レインとなる。その結果、トランジスタ112bにおいて、ゲートとソース間の電位Vg
sB=VH−VLLがトランジスタ112bのしきい値より大きくなるため、トランジス
タ112bがオン状態となり、配線102に入力された信号(IN2)に対応する電位V
LLの第2の信号(非選択信号)がトランジスタ112bを介して配線103に供給され
る。
接続されているトランジスタ121のゲートに非選択信号が入力されるため、トランジス
タ121はオフを維持する。
(ここでは、VLLからVLHに変化)する。このとき、トランジスタ112bにおいて
、配線102に接続されている端子の電位(この場合、VLH)が配線103に接続され
ている端子の電位(この場合、VLL)より高くなるため、配線102に接続されている
端子がドレインとなり、配線103に接続されている端子がソースとなる。その結果、ト
ランジスタ112bにおいて、ゲートとソース間の電位VgsA=VH−VLLがトラン
ジスタ112bのしきい値より大きくなるため、トランジスタ112bがオン状態を維持
し、配線102に入力された信号(IN2)に対応する電位VLHの第2の信号(非選択
信号)がトランジスタ112bを介して配線103に供給される。
接続されているトランジスタ121のゲートに非選択信号が入力されるため、トランジス
タ121はオフを維持する。
れている端子の電位が配線103に接続されている端子の電位より低くなることにより、
配線102に接続されている端子がソースとなり、配線103に接続されている端子がド
レインとなり、電流はドレインからソース(図5中B2方向)に流れる。一方、期間T3
の後半では、トランジスタ112bにおいて、配線102に接続されている端子の電位が
配線103に接続されている端子の電位より高くなることにより、配線102に接続され
ている端子がドレインとなり、配線103に接続されている端子がソースとなり、電流は
ドレインからソース(図5中A2方向)に流れる。
うち前半の期間に配線102から電位がVLLである第2の信号が配線103に供給され
、オンしている期間のうち後半の期間に配線102から電位がVLHである第2の信号が
配線103に供給される。そのため、トランジスタ112aがオンしている期間のうち前
半の期間は、配線102に接続されている端子がソースとなり、配線103に接続されて
いる端子がドレインとなり、電流はドレインからソース(図5中B1方向)に流れる。ま
た、トランジスタ112aがオンしている期間のうち後半の期間は、配線102に接続さ
れている端子がドレインとなり、配線103に接続されている端子がソースとなり、電流
はドレインからソース(図5中A1方向)に流れる。
期間)のうち後半の期間は、配線102の電位がVLHとなるため、トランジスタ112
bにおいてゲートとソース間電圧(Vgs)が負(Vgs<0V)となる。このように、
トランジスタ112bにおいて、ゲートとソース間電圧(Vgs)が負(Vgs<0V)
となる期間を設けることにより、トランジスタの劣化を効果的に抑制することができる。
うち前半の期間に配線102から電位がVLLである第2の信号が配線103に供給され
、オンしている期間のうち後半の期間に配線102から電位がVLHである第2の信号が
配線103に供給される。そのため、トランジスタ112bがオンしている期間のうち前
半の期間は、配線102に接続されている端子がソースとなり、配線103に接続されて
いる端子がドレインとなり、電流はドレインからソース(図5中B2方向)に流れる。ま
た、トランジスタ112bがオンしている期間のうち後半の期間は、配線102に接続さ
れている端子がドレインとなり、配線103に接続されている端子がソースとなり、電流
はドレインからソース(図5中A2方向)に流れる。
期間)のうち後半の期間は、配線102の電位がVLHとなるため、トランジスタ112
aにおいてゲートとソース間電圧(Vgs)が負(Vgs<0V)となる。このように、
トランジスタ112aにおいて、ゲートとソース間電圧(Vgs)が負(Vgs<0V)
となる期間を設けることにより、トランジスタの劣化を効果的に抑制することができる。
スタがオンしている期間に当該トランジスタを流れる電流の方向を入れ替える(トランジ
スタの第1の端子と第2の端子(ソース又はドレインとなる端子)に加わる電圧の大小関
係を期間毎に入れ替える(ソースとドレインを入れ替える))構成とすることにより、ト
ランジスタのチャネル部(ドレイン端)での電界の集中を緩和し劣化を低減することがで
きる。その結果、トランジスタの劣化に伴う回路の動作不良を抑制し、信頼性を向上する
ことができる。
る期間とオフする期間をほぼ等しくすることが制御のしやすさの点から好ましい。この場
合、トランジスタ112a、トランジスタ112bがオンしている期間のうち半分の期間
毎にトランジスタを流れる電流の向きを変えることができる。
ジスタ112b)が交互にオンとオフする場合を示したが、トランジスタ112aとトラ
ンジスタ112bのオンとオフの期間が一部重なるように動作させてもよい。つまり、ト
ランジスタ112aとトランジスタ112bの双方がオンしている期間や双方がオフして
いる期間を設けてもよい。
、112bのゲートに入力される信号(IN4、IN5)の1/2である場合を示したが
これに限られず、1/2より小さくてもよいし大きくてもよい。また、図6において、配
線102に入力される信号(IN2)の位相をずらしてもよく、例えば、配線102に入
力される信号(IN2)を1/2又は1/4周期だけ位相をずらしてもよい。
はトランジスタ112a、112bのゲートに入力される信号(IN4、IN5)の周期
より小さい場合に限られない。以下に、配線102に入力される信号(IN2)の周期が
トランジスタ112a、112bのゲートに入力される信号(IN4、IN5)の周期と
同じ場合、大きい場合について図面を参照して説明する。
以下の説明において、図7、図8の(A)〜(F)はそれぞれ、配線103から出力され
る信号(Out)、配線101に入力される信号(IN1)、配線102に入力される信
号(IN2)、トランジスタ111のゲートに入力される信号(IN3)、トランジスタ
112aのゲートに入力される信号(IN4)、トランジスタ112bのゲートに入力さ
れる信号(IN5)を示している。図7、図8では、配線102に入力される信号(IN
2)の周期がトランジスタ112a、112bのゲートに入力される信号(IN4、IN
5)より大きい場合(IN2の周期がIN4、IN5の周期の2倍の場合)を示している
。もちろん、入力される信号(IN1〜IN5)は一例であり、これらに限定されるもの
でない。
れる向きを示しており、A1、A2、B1、B2はそれぞれ図5に示した方向に対応して
いる。また、トランジスタがオフして電流が流れない期間は×で示している。また、トラ
ンジスタがオンしているが電流が流れない期間は−で示している。
る信号(IN3)が入力される。ここでは、上記図6の期間T1と同様に動作する。
オンさせる信号(IN4)が入力される。このとき、トランジスタ112aにおいて配線
102に接続されている端子の電位(この場合、VLL)は配線103に接続されている
端子の電位(この場合、VH)より低くなるため、配線102に接続されている端子がソ
ースとなり、配線103に接続されている端子がドレインとなる。その結果、トランジス
タ112aにおいて、ゲートとソース間の電位VgsB=VH−VLLがトランジスタ1
12aのしきい値より大きくなるため、トランジスタ112aがオン状態となり、配線1
02に入力された信号(IN2)に対応する電位がVLLの第2の信号(非選択信号)が
トランジスタ112aを介して配線103に供給される。
、当該配線103に接続されているトランジスタ121のゲートに非選択信号が入力され
、トランジスタ121がオフする。
る端子の電位が配線103に接続されている端子の電位より低くなることにより、配線1
02に接続されている端子がソースとなり、配線103に接続されている端子がドレイン
となり、電流はドレインからソース(図5中B1方向)に流れる。
オフさせる信号(IN4)が入力され、トランジスタ112bのゲートに当該トランジス
タ112bをオンさせる信号(IN5)が入力され、トランジスタ112aとトランジス
タ112bのオンとオフが入れ替わる。このとき、トランジスタ112bにおいて、配線
102に接続されている端子の電位(この場合、VLH)が配線103に接続されている
端子の電位(この場合、VLL)より高くなるため、配線102に接続されている端子が
ドレインとなり、配線103に接続されている端子がソースとなる。その結果、トランジ
スタ112bにおいて、ゲートとソース間の電位VgsA=VH−VLLがトランジスタ
112bのしきい値より大きくなるため、トランジスタ112bがオン状態となり、配線
102に入力された信号(IN2)に対応する電位がVLHの第2の信号(非選択信号)
がトランジスタ112bを介して配線103に供給される。
る端子の電位が配線102に接続されている端子の電位より低くなることにより、配線1
03に接続されている端子がソースとなり、配線102に接続されている端子がドレイン
となり、電流はドレインからソース(図5中A2方向)に流れる。
が負(Vgs<0V)となる。このように、トランジスタ112aにおいて、ゲートとソ
ース間電圧(Vgs)が負(Vgs<0V)となる期間を設けることにより、Vgs=0
Vとなる場合と比較してトランジスタの劣化を効果的に抑制することができる。
オンさせる信号(IN4)が入力され、トランジスタ112bのゲートに当該トランジス
タ112bをオフさせる信号(IN5)が入力され、トランジスタ112aとトランジス
タ112bのオンとオフが入れ替わる。また、配線102の電位がVLHを保持するため
、配線103の電位もVLHを維持する。従って、トランジスタ112aにおいては、配
線102に接続されている端子の電位と配線103に接続されている端子の電位とが等し
くなるため、トランジスタ112aには電流は流れない。
オフさせる信号(IN4)が入力され、トランジスタ112bのゲートに当該トランジス
タ112bをオンさせる信号(IN5)が入力され、トランジスタ112aとトランジス
タ112bのオンとオフが入れ替わる。このとき、トランジスタ112bにおいて、配線
102に接続されている端子の電位(この場合、VLL)が配線103に接続されている
端子の電位(この場合、VLH)より低くなるため、配線102に接続されている端子が
ソースとなり、配線103に接続されている端子がドレインとなる。その結果、トランジ
スタ112bにおいて、ゲートとソース間の電位VgsB=VH−VLLがトランジスタ
112bのしきい値より大きくなるため、トランジスタ112bがオン状態となり、配線
102に入力された信号(IN2)に対応する電位がVLLの第2の信号(非選択信号)
がトランジスタ112bを介して配線103に供給される。
る端子の電位が配線103に接続されている端子の電位より低くなることにより、配線1
02に接続されている端子がソースとなり、配線103に接続されている端子がドレイン
となり、電流はドレインからソース(図5中B2方向)に流れる。
ジスタ111はオフ状態を維持し、トランジスタ112a、112bは交互にオンとなり
、配線103には電位VLHと、電位VLLが任意の期間毎に切り替わる信号が入力され
る。そのため、配線103にトランジスタ121のゲートが接続されている場合には、当
該トランジスタ121が安定してオフ状態を維持する。
る(ソースとドレインを入れ替える)ことができない。従って、ある期間毎に、配線10
2に入力される信号(IN2)の周期をずらし、トランジスタ112aを流れる電流の方
向を入れ替える構成とすることが好ましい。
2aを流れる電流の方向を入れ替える構成とした場合を示している。図8に示した動作で
は、トランジスタ112bを流れる電流の方向を入れ替える(ソースとドレインを入れ替
える)ことができない。従って、回路の動作時において、図7に示した動作と図8に示し
た動作を期間毎に切り替えることによって、配線102に入力される信号(IN2)の周
期をトランジスタ112a、112bのゲートに入力される信号(IN4、IN5)より
大きくした場合であってもトランジスタ112a及びトランジスタ112bの劣化を低減
することができる。
ジスタ112b)が交互にオンとオフする場合を示したが、トランジスタ112aとトラ
ンジスタ112bのオンとオフの期間が一部重なるように動作させてもよい。つまり、ト
ランジスタ112aとトランジスタ112bの双方がオンしている期間や双方がオフして
いる期間を設けてもよい。
12a、112bのゲートに入力される信号(IN4、IN5)の2倍である場合を示し
たがこれに限られず、2倍より小さくてもよいし大きくてもよい。
以下の説明において、図9、図10の(A)〜(F)はそれぞれ、配線103から出力さ
れる信号(Out)、配線101に入力される信号(IN1)、配線102に入力される
信号(IN2)、トランジスタ111のゲートに入力される信号(IN3)、トランジス
タ112aのゲートに入力される信号(IN4)、トランジスタ112bのゲートに入力
される信号(IN5)を示している。図9、図10では、配線102に入力される信号(
IN2)の周期がトランジスタ112a、112bのゲートに入力される信号(IN4、
IN5)の周期と等しい場合を示している。もちろん、入力される信号(IN1〜IN5
)は一例であり、これらに限定されるものでない。
流れる向きを示しており、A1、A2、B1、B2はそれぞれ図5に示した方向に対応し
ている。また、トランジスタがオフして電流が流れない期間は×で示している。また、ト
ランジスタがオンしているが電流が流れない期間は−で示している。
により、トランジスタを動作させる。
ら電位がVLLである第2の信号が配線103に供給され、トランジスタ112bがオン
のときに配線102から電位がVLHである第2の信号が配線103に供給される(図9
参照)。
スタ112aにおいて配線102に接続されている端子がソースとなり、配線103に接
続されている端子がドレインとなり、電流はドレインからソース(図5中B1方向)に流
れる。また、トランジスタ112bがオンのとき、トランジスタ112bにおいて配線1
03に接続されている端子がソースとなり、配線102に接続されている端子がドレイン
となり、電流はドレインからソース(図5中A2方向)に流れる。また、トランジスタ1
12aがオフの場合に、当該トランジスタ112aにおいてゲートとソース間電圧(Vg
s)を負(Vgs<0V)とすることができるため、Vgs=0Vとなる場合と比較して
トランジスタの劣化を効果的に抑制することができる。
、配線102に接続されている端子の電位と配線103に接続されている端子の電位が等
しくなった場合には、ソースとドレインの区別がなくなる。
電位がVLHである第2の信号が配線103に供給され、トランジスタ112bがオンの
ときに配線102から電位がVLLである第2の信号が配線103に供給される(図10
参照)。
スタ112aにおいて配線102に接続されている端子がドレインとなり、配線103に
接続されている端子がソースとなり、電流はドレインからソース(図5中A1方向)に流
れる。また、トランジスタ112bがオンのとき、トランジスタ112bにおいて配線1
03に接続されている端子がドレインとなり、配線102に接続されている端子がソース
となり、電流はドレインからソース(図5中B2方向)に流れる。また、トランジスタ1
12bがオフの場合に、当該トランジスタ112bにおいてゲートとソース間電圧(Vg
s)を負(Vgs<0V)とすることができるため、Vgs=0Vとなる場合と比較して
トランジスタの劣化を効果的に抑制することができる。
ば、反転させ)、図9の動作と図10の動作を組み合わせて行うことにより(例えば、図
11参照)、トランジスタ112a、トランジスタ112bをそれぞれ流れる電流の方向
を入れ替える(トランジスタのソース又はドレインとなる端子に加わる電圧の大小関係を
期間毎に入れ替える(ソースとドレインを入れ替える))構成とすることができる。その
結果、トランジスタ112a及びトランジスタ112bのチャネル部(ドレイン端)での
電界の集中を緩和し劣化を低減することができる。さらに、並列に設けられた複数のトラ
ンジスタ(トランジスタ112a、トランジスタ112b)のオンとオフを交互に行うこ
とによって、トランジスタの劣化を抑制することができる。
イバとして適用する場合、1フレーム期間毎に図9に示す動作と図10に示す動作を切り
替えて行うことができる。
a、112bのゲートに入力される信号(IN4、IN5)の立ち上がり及び立ち下がり
を同じタイミングで行う場合を示しているが、これに限られず、例えば、配線102に入
力される信号(IN2)の周期を1/4周期だけ位相をずらして動作させてもよい。
に行うと共に、当該複数のトランジスタを流れる電流の方向を入れ替える(トランジスタ
のソース又はドレインとなる端子に加わる電圧の大小関係を期間毎に入れ替える(ソース
とドレインを入れ替える))構成とすることによって、トランジスタのチャネル部(ドレ
イン端)での電界の集中を緩和し、トランジスタの劣化を効果的に抑制することが可能と
なる。
12b及びトランジスタ121をNチャネル型のトランジスタで設けた場合を示したが、
Pチャネル型のトランジスタで設けてもよい。この場合も、トランジスタ112a、11
2bを流れる電流の方向が入れ替わるように動作させることにより、トランジスタの劣化
を低減し回路の動作不良を抑制することができる。
が、Hレベル信号を出力し続ける場合には、配線101と配線103の間に互いに並列し
て設けられた複数のトランジスタを設け、配線101に入力する信号として、電位がVL
Hからなる第1の電位と、電位がVLLからなる第2の電位が任意の期間毎に切り替わる
信号を用いる構成とすることができる。
た構成を含む)と適宜組み合わせて実施することができる。
本実施の形態では、上記実施の形態と異なる構成を有する半導体装置の一例に関し図面を
参照して説明する。
タ111と、配線102と配線103の間に設けられたトランジスタ112と、配線10
4と配線103の間に設けられたトランジスタ114とを少なくとも具備している(図1
2(A)参照)。
方が配線103に接続されている。つまり、図12に示す構成は、図5で示した構成に配
線104を追加し、更に図5のトランジスタ112bのソース又はドレインの一方を配線
102ではなく配線104に電気的に接続した構成となっている。そのため、トランジス
タ114がオンすることにより、配線104に入力される信号(IN6)が配線103に
供給される。
号、配線102に入力される信号(IN2)に対応する第2の信号、又は配線104に入
力される信号(IN6)に対応する第3の信号が供給される。
とトランジスタ114に同時に異なる信号を供給することができる。その結果、信号の周
波数を低減させ、消費電力を下げることが可能となる。
Nチャネル型で設けた場合を示しているが、Pチャネル型で設けてもよいし、CMOSで
設けてもよい。また、トランジスタ111は、配線101と配線103との間のスイッチ
として機能し、トランジスタ112は配線102と配線103との間のスイッチとして機
能し、トランジスタ114は配線104と配線103との間のスイッチとして機能する(
図12(B)参照)。
において、ソース又はドレインの一方がそれぞれ配線103に接続され、他方がそれぞれ
異なる配線に接続された複数のトランジスタ(図12では、トランジスタ112、114
)のオンとオフを交互に行うと共に、当該複数のトランジスタを流れる電流の方向を入れ
替える(トランジスタのソース又はドレインとなる端子に加わる電圧の大小関係を期間毎
に入れ替える(ソースとドレインを入れ替える))構成とする。つまり、複数のトランジ
スタのオンとオフとを制御し、且つ流れる電流の方向を制御することにより、トランジス
タのチャネル部(ドレイン端)での電界の集中を緩和し劣化を低減する。
される信号(Out)、配線101に入力される信号(IN1)、配線102に入力され
る信号(IN2)、配線104に入力される信号(IN6)、トランジスタ111のゲー
トに入力される信号(IN3)、トランジスタ112のゲートに入力される信号(IN4
)、トランジスタ114のゲートに入力される信号(IN5)を示している。もちろん、
入力される信号(IN1〜IN6)は一例であり、これらに限定されるものでない。
れる向きを示しており、A1、A2、B1、B2はそれぞれ図12に示した方向に対応し
ている。また、トランジスタがオフして電流が流れない期間は×で示している。また、ト
ランジスタがオンしているが電流が流れない期間は−で示している。
の期間毎に切り替えて印加する。以下の説明では、配線102に電位VLLを印加し、配
線104に電位VLHを印加する期間Tx1〜期間Txnと、配線102にVLHを印加
し、配線104にVLLを印加する期間Ty1〜期間Tynを任意の期間毎に切り替えて
動作させる場合について示す。
101に入力された信号(IN1)に対応する第1の信号(ここでは、Hレベル信号(選
択信号))が配線103に供給される。配線103にトランジスタ121のゲートが接続
されている場合(図12(C)参照)には、当該配線103に接続されているトランジス
タ121のゲートに選択信号が入力され、当該トランジスタ121がオンする。
Tx2、Tx4、Tx6、Tx8、Txn)に配線102から電位がVLLである第2の
信号が配線103に供給され、トランジスタ114がオンのとき(ここでは、期間Tx3
、Tx5、Tx7)に配線104から電位がVLHである第3の信号が配線103に供給
される(図13参照)。配線103にトランジスタ121のゲートが接続されている場合
(図12(C)参照)には、当該トランジスタ121がオフする。
タ112において配線102に接続されている端子がソースとなり、配線103に接続さ
れている端子がドレインとなり、電流はドレインからソース(図12中B1方向)に流れ
る。また、トランジスタ114がオンのとき、トランジスタ114において配線103に
接続されている端子がソースとなり、配線102に接続されている端子がドレインとなり
、電流はドレインからソース(図12中A2方向)に流れる。
期間Ty4、Ty6、Ty8、Tyn)に配線102から電位がVLHである第2の信号
が配線103に供給され、トランジスタ114がオンのとき(ここでは、期間Ty3、T
y5、Ty7)に配線104から電位がVLLである第3の信号が配線103に供給され
る(図14参照)。
タ112において配線102に接続されている端子がドレインとなり、配線103に接続
されている端子がソースとなり、電流はドレインからソース(図12中A1方向)に流れ
る。また、トランジスタ114がオンのとき、トランジスタ114において配線103に
接続されている端子がドレインとなり、配線104に接続されている端子がソースとなり
、電流はドレインからソース(図12中B2方向)に流れる。
)を任意の期間毎に反転させ、図13の動作と図14の動作を組み合わせて行うことによ
り(例えば、図15参照)、トランジスタ112、トランジスタ114をそれぞれ流れる
電流の方向を入れ替える(トランジスタのソース又はドレインとなる端子に加わる電圧の
大小関係を期間毎に入れ替える(ソースとドレインを入れ替える))構成とすることがで
きる。その結果、トランジスタ112及びトランジスタ114のチャネル部(ドレイン端
)での電界の集中を緩和し劣化を低減することができる。さらに、複数のトランジスタ(
トランジスタ112、トランジスタ114)のオンとオフを交互に行うことによって、ト
ランジスタの劣化を抑制することができる。
イバとして適用する場合、1フレーム期間毎に図13に示す動作と図14に示す動作を切
り替えて行うことができる。
えば、非選択信号)を配線103に供給し続ける場合であっても、配線102、配線10
4を定電位とすることができるため、低消費電力化を図ることができる。
た構成を含む)と適宜組み合わせて実施することができる。
本実施の形態では、上記実施の形態で示した構成の使用形態に関し図面を参照して説明す
る。
ソースドライバ)及び画素部を有する表示装置において、走査線駆動回路及び/又は信号
線駆動回路に適用することができる(図16参照)。
示す。図17では、複数の画素が設けられた液晶表示装置のゲートドライバに上記実施の
形態1で示した構成を適用する場合を示している。
る配線103a〜103cのいずれかに電気的に接続され、ソース又はドレインの一方が
ソース線として機能する配線141a〜141cのいずれかに電気的に接続され、他方が
画素電極125に電気的に接続されている。また、画素電極125と対向電極126の間
に液晶材料が設けられた構成となっている。なお、図17では、配線101a〜101c
をそれぞれ電気的に独立して設けた構成を示したが、共通化して設けてもよい。
〜101cから選択信号となるHレベル信号を供給し、トランジスタ121をオフさせる
には、トランジスタ112を介して配線102から非選択信号となるLレベル信号を供給
すればよい。
けられたトランジスタ121をオンさせた後、当該トランジスタ121をオフさせる非選
択信号をトランジスタ121のゲートに供給する必要がある。特に、トランジスタ121
を安定してオフ状態とするには、トランジスタ112を介して配線103a〜103cに
非選択信号を所定の期間供給し続けることが有効となる。
ベル信号を入力し、トランジスタ112がオンしている期間において当該トランジスタ1
12を流れる電流の方向を入れ替える構成とすることにより、トランジスタ112の劣化
を低減することができる。その結果、各画素に設けられたトランジスタ121を安定して
オフさせると共に、トランジスタ112の劣化に伴う回路の動作不良を抑制することがで
きる。
する場合には、回路の動作期間において長い期間オン状態を維持するトランジスタの劣化
を低減することは回路の動作不良の抑制に有効となる。
2、画素に設けられたトランジスタ121を全てNチャネル型で設けた場合を示したが、
Pチャネル型で設けてもよいし、CMOSで設けることも可能である。
したがこれに限られず、上記実施の形態2、実施の形態3で示した構成を適用することが
できる。
ンの一方が配線102に電気的に接続され、他方が配線103a(又は配線103b、配
線103c)に接続され且つトランジスタ112と並列するトランジスタ112bを設け
ればよい(図18参照)。
を新たに設け、ソース又はドレインの一方が配線104に電気的に接続され、他方が配線
103a(又は配線103b、配線103c)に接続されるトランジスタ114を設けれ
ばよい(図19参照)。
的に接続させ且つトランジスタ114のソース又はドレインの一方を配線104と電気的
に接続させる場合と、トランジスタ112のソース又はドレインの一方を配線104と電
気的に接続させ且つトランジスタ114のソース又はドレインの一方を配線102と電気
的に接続させる場合を、行方向において交互に設ける構成を示しているが限られない。全
ての行において、トランジスタ112のソース又はドレインの一方を配線102と電気的
に接続させ且つトランジスタ114のソース又はドレインの一方を配線104と電気的に
接続させてもよいし、トランジスタ112のソース又はドレインの一方を配線104と電
気的に接続させ且つトランジスタ114のソース又はドレインの一方を配線102と電気
的に接続させてもよい。
示した構成は、他の表示装置(有機EL表示装置等)のゲートドライバ及び/又はソース
ドライバにも適用可能である。例えば、図20に示すように、画素にトランジスタ121
、トランジスタ128及び発光素子129が設けられた有機EL表示装置のゲートドライ
バとして適用することができる。
103a〜103cのいずれかに電気的に接続され、ソース又はドレインの一方がトラン
ジスタ128のゲートに電気的に接続されている。なお、トランジスタ121は、スイッ
チングトランジスタと呼ばれることがある。また、トランジスタ128は、ソース又はド
レインの一方が配線142a、142bのいずれかに電気的に接続され、他方が発光素子
129の一方の電極に電気的に接続されている。なお、トランジスタ128は、駆動トラ
ンジスタと呼ばれることがある。
能である。
ース又はドレインの一方を電気的に接続させた構成とすることができる(図21(A)参
照)。また、図21(A)の構成において、トランジスタ111のゲートに他のトランジ
スタ(ここでは、トランジスタ162)のソース又はドレインの一方を電気的に接続させ
た構成とすることができる(図21(B)参照)。また、図21(A)の構成において、
トランジスタ112のゲートに他のトランジスタ(ここでは、トランジスタ163)のソ
ース又はドレインの一方を電気的に接続させた構成とすることができる(図21(C)参
照)。
れている配線は配線102と電気的に接続されていてもよいし、トランジスタ112とト
ランジスタ162のゲートが同一の配線に電気的に接続される構成としてもよい。
に接続(ダイオード接続)した構成としてもよい(図22(A)〜(C)参照)。
る。なお、図23では、シフトレジスタにおける第n段の構成を示す。
構成されている。なお、図23では、第1のトランジスタ201〜第7のトランジスタ2
07をNチャネル型で設けた場合を示しているが、Pチャネル型で設けてもよい。
ンジスタ203のソース又はドレインの一方、第4のトランジスタ204のソース又はド
レインの一方及び第5のトランジスタ205のゲートに電気的に接続され、ソース又はド
レインの一方が配線212aに電気的に接続され、他方が第3のトランジスタ203のゲ
ート、第6のトランジスタ206のゲート及び容量素子208の一方の電極に電気的に接
続されている。
、ソースが第1のトランジスタ201のゲート及び第5のトランジスタ205のゲートに
電気的に接続されている。また、ドレインにn−1段から出力された信号が入力される。
の他方及び容量素子208の一方の電極に電気的に接続され、ソース又はドレインの一方
が第5のトランジスタ205のゲートに電気的に接続され、他方が配線212aに電気的
に接続されている。
又はドレインの一方が第5のトランジスタ205のゲートに電気的に接続され、他方が配
線212aに電気的に接続されている。
ンジスタ202のソース、第3のトランジスタ203のソース又はドレインの一方及び第
4のトランジスタ204のソース又はドレインの一方に電気的に接続され、ソース又はド
レインの一方が配線211に電気的に接続され、他方が配線213と電気的に接続されて
いる。
の他方及び容量素子208の一方の電極に電気的に接続され、ソース又はドレインの一方
が配線212bに電気的に接続され、他方が配線213に電気的に接続されている。
ス又はドレインの一方に配線212cが電気的に接続され、他方が配線213に電気的に
接続されている。
スタ206のゲートに電気的に接続され、他方の電極が配線211に電気的に接続されて
いる。
レベル信号又は電位が変化するLレベル信号が入力される。なお、各配線に入力される信
号はこれに限られず適宜選択することができる。
を供給する非選択期間)には、第3のトランジスタ203及び第6のトランジスタ206
と、第7のトランジスタ207が交互にオンして動作する。そのため、上記実施の形態で
示したように、配線212b、212cに電位が変化するLレベル信号を入力し、第6の
トランジスタ206、第7のトランジスタ207を流れる電流の方向を入れ替える(ソー
スとドレインを入れ替える)ことによって、ソース側又はドレイン側への電界の集中を抑
制し、トランジスタの劣化を低減することができる。また、配線212aに電位が変化す
るLレベル信号を入力することにより、第3のトランジスタ203を流れる電流の方向を
入れ替える(ソースとドレインを入れ替える)構成としてもよい。
的に接続された構成としてもよい。配線212bと配線212cを電気的に接続する場合
には、第6のトランジスタ206と第7のトランジスタ207は、上記図5におけるトラ
ンジスタ112a、トランジスタ112bとして機能する。また、配線212bと配線2
12cを電気的に独立させてそれぞれ異なる信号を供給する場合には、第6のトランジス
タ206と第7のトランジスタ207は、図12におけるトランジスタ112、トランジ
スタ114として機能する。
に示すように、第1のトランジスタ221〜第12のトランジスタ232を各段(ここで
は、n段)に有する構成としてもよい。
され、ソース又はドレインの一方が配線241に電気的に接続され、他方が第4のトラン
ジスタ224のゲート、第8のトランジスタ228のゲート、第9のトランジスタ229
のゲート及び第11のトランジスタ231のゲートに電気的に接続されている。また、第
2のトランジスタ222は、ゲートにn+1段からの出力信号が入力され、ソース又はド
レインの一方が配線242aに電気的に接続され、他方が第4のトランジスタ224のゲ
ート、第8のトランジスタ228のゲート、第9のトランジスタ229のゲート及び第1
1のトランジスタ231のゲートに電気的に接続されている。また、第3のトランジスタ
223は、ゲートがドレインに電気的に接続(ダイオード接続)され、ソースが第5のト
ランジスタ225のゲートに電気的に接続され、ドレインが配線241と電気的に接続さ
れている。また、第4のトランジスタ224は、ソース又はドレインの一方が配線242
aに電気的に接続され、他方が第5のトランジスタ225のゲートに電気的に接続されて
いる。
接続され、他方が第7のトランジスタ227のゲート、第10のトランジスタ230のゲ
ート及び第12のトランジスタ232のゲートに電気的に接続されている。また、第6の
トランジスタ226は、ゲートにn−1段からの出力信号が入力され、ソース又はドレイ
ンの一方が配線242aに電気的に接続され、他方が第7のトランジスタ227のゲート
、第10のトランジスタ230のゲート及び第12のトランジスタ232のゲートに電気
的に接続されている。また、第7のトランジスタ227は、ソース又はドレインの一方が
配線242aに電気的に接続され、他方が第4のトランジスタ224のゲート、第8のト
ランジスタ228のゲート、第9のトランジスタ229のゲート及び第11のトランジス
タ231のゲートに電気的に接続されている。第8のトランジスタ228は、ソース又は
ドレインの一方が配線242aに電気的に接続され、他方が第7のトランジスタ227の
ゲート、第10のトランジスタ230のゲート及び第12のトランジスタ232のゲート
に電気的に接続されている。
)又はクロック反転信号(CLKB)が入力される。また、第10のトランジスタ230
は、ソース又はドレインの一方が配線242bに電気的に接続されている。また、第11
のトランジスタ231は、ソース又はドレインの一方にクロック信号又はクロック反転信
号が入力され、他方が配線243に電気的に接続されている。また、第12のトランジス
タ232は、ソース又はドレインの一方が配線242bに電気的に接続され、他方が配線
243に電気的に接続されている。
ンジスタ230及び第12のトランジスタ232がオン状態を維持する。そのため、配線
242a、配線242bにLレベル信号又は電位が変化するLレベル信号を入力し、第7
のトランジスタ227、第10のトランジスタ230及び第12のトランジスタ232を
流れる電流の方向を入れ替える(ソースとドレインを入れ替える)ことによって、ソース
側又はドレイン側への電界の集中を抑制し、トランジスタの劣化を低減することができる
。
ャネル型で設けた場合を示しているが、Pチャネル型で設けてもよい。また、第9のトラ
ンジスタ229及び第10のトランジスタ230を設けずに、配線243から出力される
信号をn−1段及びn+1段に出力してもよい。また、配線242aと配線242bを電
気的に接続する構成としてもよい。また、配線241に電位が変化するHレベル信号を入
力してもよい。この場合、第5のトランジスタ225を流れる電流の方向を入れ替える(
ソースとドレインを入れ替える)ことによって、ソース側又はドレイン側への電界の集中
を抑制し、トランジスタの劣化を低減することができる。なお、図24において、各配線
に入力される信号はこれに限られず適宜選択することができる。
段(ここでは、n段)に有する構成としてもよい。
が入力され、ソース又はドレインの一方にn−1段からの出力信号が入力され、他方が第
4のトランジスタ254のゲートに電気的に接続されている。また、第2のトランジスタ
252は、ゲートが配線263に電気的に接続され、ソース又はドレインの一方が配線2
62aと電気的に接続され、他方が第5のトランジスタ255のゲートと電気的に接続さ
れている。また、第3のトランジスタ253は、ゲートにクロック反転信号(CLKB)
が入力され、ソース又はドレインの一方が配線264と電気的に接続され、他方が第5の
トランジスタ255のゲートと電気的に接続されている。また、第4のトランジスタ25
4は、ゲートが第1のトランジスタ251のソース又はドレインの他方と電気的に接続さ
れ、ソース又はドレインの一方にクロック信号(CLK)が入力され、他方が配線263
と電気的に接続されている。また、第5のトランジスタ255は、ソース又はドレインの
一方が配線262bと電気的に接続され、他方が配線263と電気的に接続されている。
持する。そのため、配線262bに電位が変化するHレベル信号を入力し、第5のトラン
ジスタ255を流れる電流の方向を入れ替える(ソースとドレインを入れ替える)ことに
よって、ソース側又はドレイン側への電界の集中を抑制し、トランジスタの劣化を低減す
ることができる。
ネル型で設けた場合を示しているが、Nチャネル型で設けてもよい。また、配線262a
と配線262bは電気的に接続する構成としてもよい。また、図25において、各配線に
入力される信号はこれに限られず適宜選択することができる。
各段(ここでは、n段)に有する構成としてもよい。
、ソース又はドレインの一方に第1の入力信号が入力され、他方が第8のトランジスタ2
78のゲートと電気的に接続されている。また、第2のトランジスタ272は、ゲートに
第2のクロック信号が入力され、ソース又はドレインの一方に第2の入力信号が入力され
、他方が第8のトランジスタ278のゲートと電気的に接続されている。また、第3のト
ランジスタ273は、ソース又はドレインの一方が配線282aに電気的に接続され、他
方が第8のトランジスタ278のゲートと電気的に接続されている。また、第4のトラン
ジスタ274は、ソース又はドレインの一方が配線282aに電気的に接続され、他方が
第5のトランジスタ275のソース又はドレインの一方及び第6のトランジスタ276の
ソース又はドレインの一方に電気的に接続されている。また、第5のトランジスタ275
は、ゲートに第3のクロック信号が入力され、ソース又はドレインの一方が第4のトラン
ジスタ274のソース又はドレインの他方に電気的に接続され、他方が第8のトランジス
タ278のゲートと電気的に接続されている。
はドレインの一方が第4のトランジスタ274のソース又はドレインの他方に電気的に接
続され、他方が第9のトランジスタ279のゲートと電気的に接続されている。また、第
7のトランジスタ277は、ゲートがドレインに電気的に接続(ダイオード接続)され、
ソースが第3のトランジスタ273のゲート、第4のトランジスタ274のゲート及び第
10のトランジスタ280のゲートに電気的に接続され、ドレインに第3のクロック信号
が入力される。第8のトランジスタ278は、ソース又はドレインの一方が配線282a
に電気的に接続され、他方が第3のトランジスタ273のゲート、第4のトランジスタ2
74のゲート及び第10のトランジスタ280のゲートに電気的に接続されている。また
、第9のトランジスタ279は、ソース又はドレインの一方に第4のクロック信号が入力
され、他方が配線283と電気的に接続されている。また、第10のトランジスタ280
は、ソース又はドレインの一方が配線282bに電気的に接続され、他方が配線283に
電気的に接続されている。
維持する。そのため、配線282bに電位が変化するHレベル信号を入力し、第10のト
ランジスタ280を流れる電流の方向を入れ替える(ソースとドレインを入れ替える)こ
とによって、ソース側又はドレイン側への電界の集中を抑制し、トランジスタの劣化を低
減することができる。
ャネル型で設けた場合を示しているが、Nチャネル型で設けてもよい。また、配線282
aと配線282bは電気的に接続する構成としてもよい。また、図26において、各配線
に入力される信号はこれに限られず適宜選択することができる。
バ等の駆動回路に適用する場合を示したが、これに限られない。他にも、容量線の電位を
制御する場合、共通電極の電位を制御する場合にも適用可能である。
た構成を含む)と適宜組み合わせて実施することができる。
本実施の形態においては、上記実施の形態で示した回路に適用可能なトランジスタの構造
について説明する。トランジスタは、トランジスタが有する半導体層に用いる材料によっ
て大きく分類されることができる。半導体層に用いる材料としては、主成分としてシリコ
ンが含まれるシリコン系材料と、主成分としてシリコンを含まない非シリコン系材料に分
類できる。シリコン系材料には、アモルファスシリコン(a−Si:H)、マイクロクリ
スタルシリコン(μc−Si)、ポリシリコン(p−Si)、単結晶シリコン(c−Si
)等が挙げられる。非シリコン系材料としては、砒化ガリウム(GaAs)等の化合物半
導体、酸化亜鉛(ZnO)、インジウムとガリウムと亜鉛を含む酸化物(InGaZnO
)等の酸化物半導体等が挙げられる。
て用いる場合は、トランジスタの特性の均一性が高く、かつ、製造コストが小さいという
利点がある。特に、対角の長さが500mmを超えるような大型の基板にトランジスタを
作製する場合に有効である。以下に、半導体層としてアモルファスシリコンまたはマイク
ロクリスタルシリコンを用いるトランジスタおよび容量素子の構造の一例について説明す
る。
す図である。
側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうことを
防ぐ下地膜としての機能を有することができる。なお、第1の絶縁膜としては、酸化シリ
コン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの単層、又はこれ
らの積層を用いることができる。特に、窒化シリコン膜は緻密な膜であり、高いバリア性
を有するため、第1の絶縁膜には窒化シリコンが含まれることが好ましい。なお、第1の
絶縁膜は必ずしも形成されなくても良い。第1の絶縁膜が形成されない場合は、工程数の
削減、製造コストの低減および歩留まりの向上を図ることができる。
)が形成される。導電層5143は、トランジスタ5158のソース及びドレインの一方
として機能する部分を含む。導電層5144は、トランジスタ5158のソース及びドレ
インの他方として機能する部分を含む。導電層5145は、容量素子5159の第1の電
極として機能する部分を含む。なお、第1の導電層としては、Ti、Mo、Ta、Cr、
W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Geなど、
又はこれらの合金を用いることができる。あるいは、これらの元素(合金も含む)の積層
膜を用いることができる。
導体層5147)が形成される。半導体層5146は、ソースとドレインの一方として機
能する部分を含む。半導体層5147は、ソースとドレインの他方として機能する部分を
含む。なお、第1の半導体層としては、リン等を含んだシリコン等を用いることができる
。
層(半導体層5148)が形成される。そして、半導体層5148の一部は、導電層51
43上及び導電層5144上まで延長されている。半導体層5148は、トランジスタ5
158のチャネル領域として機能する部分を含む。なお、第2の半導体層としては、アモ
ルファスシリコン(a−Si:H)等の非結晶性を有する半導体層、又は微結晶シリコン
(μc−Si)等の半導体層などを用いることができる。
149及び絶縁膜5150)が形成される。第2の絶縁膜は、ゲート絶縁膜としての機能
を有する。なお、第2の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化
シリコン膜(SiOxNy)などの単層、又はこれらの積層を用いることができる。
とが望ましい。なぜなら、第2の半導体層と第2の絶縁膜とが接する界面におけるトラッ
プ準位が少なくなるからである。
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はMoを酸化させないか
らである。
導電層5151は、トランジスタ5158のゲート電極として機能する部分を含む。導電
層5152は、容量素子5159の第2の電極、又は配線としての機能を有する。なお、
第2の導電層としては、Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、
Pt、Nb、Si、Zn、Fe、Ba、Geなど、又はこれらの合金を用いることができ
る。あるいは、これらの元素(合金も含む)の積層を用いることができる。
成されてもよい。
の断面構造を示す図である。特に、図27(B)に示すトランジスタは、チャネルエッチ
型と呼ばれる構造である。
側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうことを
防ぐ下地膜としての機能を有することができる。なお、第1の絶縁膜としては、酸化シリ
コン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの単層、又はこれ
らの積層を用いることができる。特に、窒化シリコン膜は緻密な膜であり、高いバリア性
を有するため、第1の絶縁膜には窒化シリコンが含まれることが好ましい。なお、第1の
絶縁膜は必ずしも形成されなくても良い。第1の絶縁膜が形成されない場合は、工程数の
削減、製造コストの低減および歩留まりの向上を図ることができる。
導電層5163は、トランジスタ5178のゲート電極として機能する部分を含む。導電
層5164は、容量素子5179の第1の電極として機能する部分を含む。なお、第1の
導電層としては、Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、
Nb、Si、Zn、Fe、Ba、Geなど、又はこれらの合金を用いることができる。あ
るいは、これらの元素(合金も含む)の積層を用いることができる。
第2の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第2の絶縁膜としては、酸
化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの単層、又
はこれらの積層を用いることができる。
ましい。なぜなら、半導体層と第2の絶縁膜とが接する界面におけるトラップ準位が少な
くなるからである。
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はMoを酸化させないか
らである。
フィ法、インクジェット法又は印刷法などによって、第1の半導体層(半導体層5166
)が形成される。そして、半導体層5166の一部は、第2の絶縁膜上のうち第1の導電
層と重なって形成されていない部分まで延長されている。半導体層5166は、トランジ
スタ5178のチャネル領域として機能する部分を含む。なお、半導体層5166として
は、アモルファスシリコン(a−Si:H)等の非結晶性を有する半導体層、又は微結晶
シリコン(μc−Si)等の半導体層などを用いることができる。
が形成される。半導体層5167は、ソースとドレインの一方として機能する部分を含む
。半導体層5168は、ソースとドレインの他方として機能する部分を含む。なお、第2
の半導体層としては、リン等を含んだシリコン等を用いることができる。
0及び導電層5171)が形成される。導電層5169は、トランジスタ5178のソー
スとドレインの一方として機能する部分を含む。導電層5170は、トランジスタ517
8のソースとドレインの他方として機能する部分を含む。導電層5171は、容量素子5
179の第2の電極として機能する部分を含む。なお、第2の導電層としては、Ti、M
o、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、
Ba、Geなど、又はこれらの合金を用いることができる。あるいは、これらの元素(合
金も含む)の積層を用いることができる。
成されてもよい。
半導体層は連続して成膜されることができる。そして、第1の半導体層及び第2の半導体
層は、同じマスクを用いて形成されることができる。
体層の一部を除去することができる。または、第2の導電層に用いたマスクと同じマスク
を用いて第2の半導体層の一部を除去することで、トランジスタのチャネル領域を形成す
ることができる。こうすることで、第2の半導体層の一部を除去するためだけの新たなマ
スクを用いる必要がないため、製造工程が簡単となり、製造コストが低減できる。ここで
、除去される第2の半導体層の下部に形成されている第1の半導体層の一部がトランジス
タのチャネル領域となる。
の断面構造を示す図である。特に、図27(C)に示すトランジスタは、チャネル保護型
(エッチストップ型)と呼ばれる構造である。
側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうことを
防ぐ下地膜としての機能を有することができる。なお、第1の絶縁膜としては、酸化シリ
コン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの単層、又はこれ
らの積層を用いることができる。特に、窒化シリコン膜は緻密な膜であり、高いバリア性
を有するため、第1の絶縁膜には窒化シリコンが含まれることが好ましい。なお、第1の
絶縁膜は必ずしも形成されなくても良い。第1の絶縁膜が形成されない場合は、工程数の
削減、製造コストの低減および歩留まりの向上を図ることができる。
導電層5183は、トランジスタ5198のゲート電極として機能する部分を含む。導電
層5184は、容量素子5199の第1の電極として機能する部分を含む。なお、第1の
導電層としては、Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、
Nb、Si、Zn、Fe、Ba、Geなど、又はこれらの合金を用いることができる。あ
るいは、これらの元素(合金も含む)の積層を用いることができる。
第2の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第2の絶縁膜としては、酸
化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの単層、又
はこれらの積層を用いることができる。
ましい。なぜなら、半導体層と第2の絶縁膜とが接する界面におけるトラップ準位が少な
くなるからである。
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はMoを酸化させないか
らである。
フィ法、インクジェット法又は印刷法などによって、第1の半導体層(半導体層5186
)が形成される。そして、半導体層5188の一部は、第2の絶縁膜上のうち第1の導電
層と重なって形成されていない部分まで延長されている。半導体層5186は、トランジ
スタ5198のチャネル領域として機能する部分を含む。なお、半導体層5186として
は、アモルファスシリコン(a−Si:H)等の非結晶性を有する半導体層、又は微結晶
シリコン(μc−Si)等の半導体層などを用いることができる。
92は、トランジスタ5198のチャネル領域がエッチングによって除去されることを防
止する機能を有する。つまり、絶縁膜5192は、チャネル保護膜(エッチストップ膜)
として機能する。なお、第3の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸
化窒化シリコン膜(SiOxNy)などの単層、又はこれらの積層を用いることができる
。
7及び半導体層5188)が形成される。半導体層5187は、ソースとドレインの一方
として機能する部分を含む。半導体層5188は、ソースとドレインの他方として機能す
る部分を含む。なお、第2の半導体層としては、リン等を含んだシリコン等を用いること
ができる。
1)が形成される。導電層5189は、トランジスタ5198のソースとドレインの一方
として機能する部分を含む。導電層5190は、トランジスタ5198のソースとドレイ
ンの他方として機能する部分を含む。導電層5191は、容量素子5199の第2の電極
として機能する部分を含む。なお、第2の導電層としては、Ti、Mo、Ta、Cr、W
、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Geなど、又
はこれらの合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を
用いることができる。
成されてもよい。
度が高く、かつ、製造コストが小さいという利点がある。さらに、特性の経年劣化が小さ
いため、信頼性の高い装置を得ることができる。以下に、半導体層としてポリシリコンを
用いるトランジスタおよび容量素子の構造の一例について説明する。
す図である。
側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうことを
防ぐ下地膜としての機能を有することができる。なお、第1の絶縁膜としては、酸化シリ
コン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの単層、又はこれ
らの積層を用いることができる。特に、窒化シリコン膜は緻密な膜であり、高いバリア性
を有するため、第1の絶縁膜には窒化シリコンが含まれることが好ましい。なお、第1の
絶縁膜は必ずしも形成されなくても良い。第1の絶縁膜が形成されない場合は、工程数の
削減、製造コストの低減および歩留まりの向上を図ることができる。
導電層5203は、トランジスタ5218のゲート電極として機能する部分を含む。導電
層5204は、容量素子5219の第1の電極として機能する部分を含む。なお、第1の
導電層としては、Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、
Nb、Si、Zn、Fe、Ba、Geなど、又はこれらの合金を用いることができる。あ
るいは、これらの元素(合金も含む)の積層を用いることができる。
第2の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第2の絶縁膜としては、酸
化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの単層、又
はこれらの積層を用いることができる。
ましい。なぜなら、半導体層と第2の絶縁膜とが接する界面におけるトラップ準位が少な
くなるからである。
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はMoを酸化させないか
らである。
フィ法、インクジェット法又は印刷法などによって、半導体層が形成される。そして、半
導体層の一部は、第2の絶縁膜上のうち第1の導電層と重なって形成されていない部分ま
で延長されている。半導体層は、チャネル形成領域(チャネル形成領域5210)、Li
ghtly Doped Drain(LDD)領域(LDD領域5208、LDD領域
5209)、不純物領域(不純物領域5205、不純物領域5206、不純物領域520
7)を有している。チャネル形成領域5210は、トランジスタ5218のチャネル形成
領域として機能する。LDD領域5208及びLDD領域5209は、トランジスタ52
18のLDD領域として機能する。なお、LDD領域5208及びLDD領域5209が
形成されることによって、トランジスタのドレインに高電界がかかることを抑制できるた
め、トランジスタの信頼性を向上できる。ただし、LDD領域は形成されなくてもよい。
この場合は、製造工程を簡単にすることができるため、製造コストを低減できる。不純物
領域5205は、トランジスタ5218のソース及びドレインの一方として機能する部分
を含む。不純物領域5206は、トランジスタ5218のソース及びドレインの他方とし
て機能する部分を含む。不純物領域5207は、容量素子5219の第2の電極として機
能する部分を含む。
絶縁膜5211は、層間膜としての機能を有する。第3の絶縁膜としては、無機材料(酸
化シリコン、窒化シリコン、酸化窒化シリコンなど)あるいは、低誘電率の有機化合物材
料(感光性又は非感光性の有機樹脂材料)などを用いることができる。あるいは、シロキ
サンを含む材料を用いることもできる。なお、シロキサンは、シリコン(Si)と酸素(
O)との結合で骨格構造が構成される材料である。置換基として、有機基(例えばアルキ
ル基、芳香族炭化水素)やフルオロ基を用いてもよい。あるいは、有機基は、フルオロ基
を有していてもよい。
導電層5212は、第3の絶縁膜に形成されたコンタクトホールを介してトランジスタ5
218のソースまたはドレインの他方と電気的に接続されている。したがって、導電層5
212は、トランジスタ5218のソースまたはドレインの他方として機能する部分を含
む。導電層5213と導電層5204とが、図示しない部分において電気的に接続されて
いる場合は、導電層5213は容量素子5219の第1の電極として機能する部分を含む
。あるいは、導電層5213が不純物領域5207と図示しない部分において電気的に接
続されている場合は、導電層5213は容量素子5219の第2の電極として機能する部
分を含む。あるいは、導電層5213が導電層5204及び不純物領域5207と電気的
に接続されていない場合は、容量素子5219とは別の容量素子が形成される。この容量
素子は、導電層5213、不純物領域5207及び絶縁膜5211がそれぞれ容量素子の
第1の電極、第2の電極、絶縁膜として用いられる構成である。なお、第2の導電層とし
ては、Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si
、Zn、Fe、Ba、Geなど、又はこれらの合金を用いることができる。あるいは、こ
れらの元素(合金も含む)の積層を用いることができる。
成されてもよい。
トランジスタとすることができる。
た構成を含む)と適宜組み合わせて実施することができる。
本実施の形態では、上記実施の形態で示した表示装置を適用した様々な電子機器について
、図面を参照して説明する。
ラ、デジタルカメラなどのカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレ
イ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)
、ノート型コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話
、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはデジ
タルバーサタイルディスク(DVD)等の記録媒体を再生し、その画像を表示しうる表示
装置を備えた装置)、照明器具などが挙げられる。これらの電子機器の具体例を図28に
示す。
ーカー部8004、ビデオ入力端子8005等を含む。上記実施の形態で示した構成を表
示部8003に用いることにより作製される。なお、表示装置は、パーソナルコンピュー
タ用、TV放送受信用、広告表示用などの全ての情報表示用装置が含まれる。上記実施の
形態で示した表示装置を適用することで、信頼性を向上させた表示装置を提供することが
できる。
4、外部接続ポート8105、ポインティングデバイス8106等を含む。なお、コンピ
ュータは、上記実施の形態で示した構成を表示部8103に用いることにより作製される
。上記実施の形態で示した表示装置を適用することで、信頼性を向上させたコンピュータ
を提供することができる。
ン受信部8205、受像部8206、操作キー8209等を含む。なお、ビデオカメラは
、上記実施の形態で示した構成を表示部8202に用いることにより作製される。上記実
施の形態で示した表示装置を適用することで、信頼性を向上させたビデオカメラを提供す
ることができる。
05、操作キー8406、外部接続ポート8407等を含む。なお、携帯電話は、上記実
施の形態で示した構成を表示部8403に用いることにより作製される。また、赤外線通
信機能、テレビ受信機能等を備えた携帯電話としてもよい。上記実施の形態で示した表示
装置を適用することで、信頼性を向上させた携帯電話を提供することができる。
、スイッチ8305等を含む。なお、卓上照明器具は、上記実施の形態で示した構成を照
明部8301に用いることにより作製される。なお、照明器具には天井固定型の照明器具
または壁掛け型の照明器具なども含まれる。上記実施の形態で示した表示装置を適用する
ことで、信頼性を向上させた卓上照明器具を提供することができる。
ることができる。上記実施の形態で示した表示装置の適用範囲は極めて広く、あらゆる分
野の電子機器に適用することが可能である。
た構成を含む)と適宜組み合わせて実施することができる。
102 配線
103 配線
104 配線
111 トランジスタ
112 トランジスタ
114 トランジスタ
115 容量素子
121 トランジスタ
122 トランジスタ
125 画素電極
126 対向電極
128 トランジスタ
129 発光素子
161 トランジスタ
162 トランジスタ
163 トランジスタ
201 トランジスタ
202 トランジスタ
203 トランジスタ
204 トランジスタ
205 トランジスタ
206 トランジスタ
207 トランジスタ
208 容量素子
211 配線
213 配線
221 トランジスタ
222 トランジスタ
223 トランジスタ
224 トランジスタ
225 トランジスタ
226 トランジスタ
227 トランジスタ
228 トランジスタ
229 トランジスタ
230 トランジスタ
231 トランジスタ
232 トランジスタ
241 配線
243 配線
251 トランジスタ
252 トランジスタ
253 トランジスタ
254 トランジスタ
255 トランジスタ
263 配線
264 配線
271 トランジスタ
272 トランジスタ
273 トランジスタ
274 トランジスタ
275 トランジスタ
276 トランジスタ
277 トランジスタ
278 トランジスタ
279 トランジスタ
280 トランジスタ
281 配線
283 配線
101a 配線
103a 配線
103b 配線
103c 配線
112a トランジスタ
112b トランジスタ
141a 配線
142a 配線
212a 配線
212b 配線
212c 配線
242a 配線
242b 配線
262a 配線
262b 配線
282a 配線
282b 配線
5141 基板
5142 絶縁膜
5143 導電層
5144 導電層
5145 導電層
5146 半導体層
5147 半導体層
5148 半導体層
5149 絶縁膜
5150 絶縁膜
5151 導電層
5152 導電層
5158 トランジスタ
5159 容量素子
5161 基板
5162 絶縁膜
5163 導電層
5164 導電層
5165 絶縁膜
5166 半導体層
5167 半導体層
5168 半導体層
5169 導電層
5170 導電層
5171 導電層
5178 トランジスタ
5179 容量素子
5181 基板
5182 絶縁膜
5183 導電層
5184 導電層
5185 絶縁膜
5186 半導体層
5187 半導体層
5188 半導体層
5189 導電層
5190 導電層
5191 導電層
5192 絶縁膜
5198 トランジスタ
5199 容量素子
5201 基板
5202 絶縁膜
5203 導電層
5204 導電層
5205 不純物領域
5205 不純物領域
5206 不純物領域
5207 不純物領域
5208 LDD領域
5209 LDD領域
5210 チャネル形成領域
5211 絶縁膜
5211 絶縁膜
5212 導電層
5213 導電層
5214 絶縁膜
5218 トランジスタ
5219 容量素子
8001 筐体
8002 支持台
8003 表示部
8004 スピーカー部
8005 ビデオ入力端子
8102 筐体
8103 表示部
8104 キーボード
8105 外部接続ポート
8106 ポインティングデバイス
8202 表示部
8204 外部接続ポート
8205 リモコン受信部
8206 受像部
8209 操作キー
8301 照明部
8302 傘
8303 可変アーム
8305 スイッチ
8403 表示部
8404 音声入力部
8406 操作キー
8407 外部接続ポート
Claims (2)
- 第1乃至第5のトランジスタを有し、
前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第3のトランジスタのソース又はドレインの一方は、前記第4のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第4のトランジスタのゲートは、前記第2のトランジスタのゲートと電気的に接続され、
前記第5のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのゲートと電気的に接続され、
前記第5のトランジスタのゲートは、前記第1のトランジスタのゲートと電気的に接続され、
前記第5のトランジスタのソース又はドレインの他方には、第1の信号が入力されることを特徴とするシフトレジスタ。 - 請求項1において
1フレーム期間は、第1の期間を有し、
前記第1の期間において、前記第5のトランジスタはオンであり、
前記第1の期間において、前記第1の信号の電位が変化することを特徴とするシフトレジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014187647A JP5836557B2 (ja) | 2008-11-14 | 2014-09-16 | シフトレジスタ及び表示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008292197 | 2008-11-14 | ||
JP2008292197 | 2008-11-14 | ||
JP2014187647A JP5836557B2 (ja) | 2008-11-14 | 2014-09-16 | シフトレジスタ及び表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013172434A Division JP5683053B2 (ja) | 2008-11-14 | 2013-08-22 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015216202A Division JP6091582B2 (ja) | 2008-11-14 | 2015-11-03 | ゲートドライバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015053103A true JP2015053103A (ja) | 2015-03-19 |
JP5836557B2 JP5836557B2 (ja) | 2015-12-24 |
Family
ID=42171613
Family Applications (15)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009257642A Active JP5386313B2 (ja) | 2008-11-14 | 2009-11-11 | 半導体装置 |
JP2013172434A Expired - Fee Related JP5683053B2 (ja) | 2008-11-14 | 2013-08-22 | 半導体装置 |
JP2014187647A Active JP5836557B2 (ja) | 2008-11-14 | 2014-09-16 | シフトレジスタ及び表示装置 |
JP2015216202A Active JP6091582B2 (ja) | 2008-11-14 | 2015-11-03 | ゲートドライバ |
JP2017020117A Withdrawn JP2017139048A (ja) | 2008-11-14 | 2017-02-07 | シフトレジスタ |
JP2017135197A Active JP6190559B1 (ja) | 2008-11-14 | 2017-07-11 | 半導体装置 |
JP2018146751A Withdrawn JP2019040182A (ja) | 2008-11-14 | 2018-08-03 | 表示装置 |
JP2019103537A Active JP6812499B2 (ja) | 2008-11-14 | 2019-06-03 | 半導体装置 |
JP2020103749A Active JP6811886B2 (ja) | 2008-11-14 | 2020-06-16 | 半導体装置 |
JP2020208469A Active JP6982674B2 (ja) | 2008-11-14 | 2020-12-16 | 半導体装置 |
JP2021188377A Active JP7238078B2 (ja) | 2008-11-14 | 2021-11-19 | 半導体装置 |
JP2023030779A Active JP7432029B2 (ja) | 2008-11-14 | 2023-03-01 | 半導体装置 |
JP2024014645A Active JP7457882B1 (ja) | 2008-11-14 | 2024-02-02 | 半導体装置 |
JP2024041544A Active JP7492093B1 (ja) | 2008-11-14 | 2024-03-15 | 半導体装置 |
JP2024080042A Pending JP2024112888A (ja) | 2008-11-14 | 2024-05-16 | 半導体装置 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009257642A Active JP5386313B2 (ja) | 2008-11-14 | 2009-11-11 | 半導体装置 |
JP2013172434A Expired - Fee Related JP5683053B2 (ja) | 2008-11-14 | 2013-08-22 | 半導体装置 |
Family Applications After (12)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015216202A Active JP6091582B2 (ja) | 2008-11-14 | 2015-11-03 | ゲートドライバ |
JP2017020117A Withdrawn JP2017139048A (ja) | 2008-11-14 | 2017-02-07 | シフトレジスタ |
JP2017135197A Active JP6190559B1 (ja) | 2008-11-14 | 2017-07-11 | 半導体装置 |
JP2018146751A Withdrawn JP2019040182A (ja) | 2008-11-14 | 2018-08-03 | 表示装置 |
JP2019103537A Active JP6812499B2 (ja) | 2008-11-14 | 2019-06-03 | 半導体装置 |
JP2020103749A Active JP6811886B2 (ja) | 2008-11-14 | 2020-06-16 | 半導体装置 |
JP2020208469A Active JP6982674B2 (ja) | 2008-11-14 | 2020-12-16 | 半導体装置 |
JP2021188377A Active JP7238078B2 (ja) | 2008-11-14 | 2021-11-19 | 半導体装置 |
JP2023030779A Active JP7432029B2 (ja) | 2008-11-14 | 2023-03-01 | 半導体装置 |
JP2024014645A Active JP7457882B1 (ja) | 2008-11-14 | 2024-02-02 | 半導体装置 |
JP2024041544A Active JP7492093B1 (ja) | 2008-11-14 | 2024-03-15 | 半導体装置 |
JP2024080042A Pending JP2024112888A (ja) | 2008-11-14 | 2024-05-16 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (7) | US8232947B2 (ja) |
JP (15) | JP5386313B2 (ja) |
KR (13) | KR101603306B1 (ja) |
TW (1) | TWI492207B (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8330492B2 (en) | 2006-06-02 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
US8232947B2 (en) | 2008-11-14 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
CN101752514B (zh) * | 2008-12-17 | 2015-11-25 | 株式会社半导体能源研究所 | 发光元件、照明装置、发光装置以及电子设备 |
JP2011004309A (ja) * | 2009-06-22 | 2011-01-06 | Renesas Electronics Corp | 差動信号受信回路および表示装置 |
WO2011058790A1 (ja) * | 2009-11-12 | 2011-05-19 | シャープ株式会社 | 薄膜トランジスタおよび表示装置 |
WO2011070929A1 (en) | 2009-12-11 | 2011-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
KR102217907B1 (ko) | 2010-01-20 | 2021-02-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
KR101635006B1 (ko) * | 2010-01-22 | 2016-07-01 | 삼성디스플레이 주식회사 | 광원의 휘도 제어 방법 및 이를 수행하기 위한 표시 장치 |
KR20130061678A (ko) * | 2010-04-16 | 2013-06-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전원 회로 |
CN102269900B (zh) * | 2010-06-03 | 2013-04-24 | 北京京东方光电科技有限公司 | Tft阵列基板及其制造方法 |
JP5839896B2 (ja) * | 2010-09-09 | 2016-01-06 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP5737893B2 (ja) | 2010-09-27 | 2015-06-17 | 株式会社ジャパンディスプレイ | 駆動回路及び画像表示装置 |
KR20120045178A (ko) * | 2010-10-29 | 2012-05-09 | 삼성전자주식회사 | 박막 트랜지스터 및 이의 제조 방법 |
US9036099B2 (en) * | 2011-02-14 | 2015-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
WO2012137728A1 (ja) * | 2011-04-08 | 2012-10-11 | シャープ株式会社 | 走査信号線駆動回路およびそれを備えた表示装置 |
JP5951351B2 (ja) * | 2011-05-20 | 2016-07-13 | 株式会社半導体エネルギー研究所 | 加算器及び全加算器 |
CN103959364B (zh) * | 2011-11-30 | 2017-01-18 | 株式会社半导体能源研究所 | 显示装置 |
KR102012925B1 (ko) * | 2012-01-26 | 2019-08-23 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
KR101987985B1 (ko) * | 2012-05-21 | 2019-10-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
CN103807721A (zh) * | 2012-11-12 | 2014-05-21 | 石强 | 一种组合灯具模型 |
KR102241249B1 (ko) * | 2012-12-25 | 2021-04-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 저항 소자, 표시 장치, 및 전자기기 |
CN103912817A (zh) * | 2013-01-07 | 2014-07-09 | 石强 | 一种台灯 |
CN103912834A (zh) * | 2013-01-07 | 2014-07-09 | 石强 | 一种发光半导体元件台灯 |
CN103912816A (zh) * | 2013-01-07 | 2014-07-09 | 石强 | 一种灯具 |
CN103912815A (zh) * | 2013-01-07 | 2014-07-09 | 石强 | 一种台灯 |
CN103925509A (zh) * | 2013-01-14 | 2014-07-16 | 石强 | 一种台灯 |
TWI514364B (zh) * | 2014-03-28 | 2015-12-21 | Au Optronics Corp | 液晶顯示面板之液晶畫素電路及其驅動方法 |
US9666606B2 (en) * | 2015-08-21 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
US10297331B2 (en) | 2015-10-30 | 2019-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
WO2017150443A1 (ja) * | 2016-03-02 | 2017-09-08 | シャープ株式会社 | アクティブマトリクス基板、およびアクティブマトリクス基板を備えた液晶表示装置 |
JP6857982B2 (ja) * | 2016-08-10 | 2021-04-14 | イー インク コーポレイション | アクティブマトリクス回路基板、表示装置、表示装置の駆動方法および電子機器 |
WO2018087787A1 (en) * | 2016-11-14 | 2018-05-17 | Alma Mater Studiorum - Universita' Di Bologna | Sensitive field effect device and manufacturing method thereof |
KR102445577B1 (ko) | 2017-10-27 | 2022-09-20 | 엘지디스플레이 주식회사 | 게이트 구동부 및 이를 포함하는 표시 장치 |
KR20200101481A (ko) | 2019-01-28 | 2020-08-28 | 삼성전자주식회사 | 전자 장치 및 그의 필체 보정 방법 |
CN109630957B (zh) * | 2019-01-29 | 2021-06-01 | 李亚娓 | 一种智能调光护眼台灯 |
US11699391B2 (en) | 2021-05-13 | 2023-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display apparatus, and electronic device |
KR102404209B1 (ko) | 2021-11-05 | 2022-06-03 | 주식회사 뉴앤뉴 | 피부 투과성이 향상된 리포좀 베지클 및 이의 제조방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004103226A (ja) * | 2002-09-05 | 2004-04-02 | Samsung Electronics Co Ltd | シフトレジスタ及び該シフトレジスタを備えた液晶表示装置 |
JP2006189762A (ja) * | 2004-12-28 | 2006-07-20 | Lg Phillips Lcd Co Ltd | 平板表示装置用シフトレジスト |
JP2008089915A (ja) * | 2006-09-29 | 2008-04-17 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
Family Cites Families (177)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2332237C3 (de) * | 1973-06-25 | 1980-08-14 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung für eine quarzgesteuerte elektrische Uhr |
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0421281A (ja) * | 1990-05-16 | 1992-01-24 | Olympus Optical Co Ltd | 固体撮像装置 |
JP2997356B2 (ja) | 1991-12-13 | 2000-01-11 | 京セラ株式会社 | 液晶表示装置の駆動方法 |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JPH05297826A (ja) * | 1992-04-16 | 1993-11-12 | Sharp Corp | 表示装置の駆動方法 |
JP3332088B2 (ja) | 1992-06-16 | 2002-10-07 | 株式会社東芝 | 液晶表示装置 |
JPH0682753A (ja) * | 1992-09-03 | 1994-03-25 | Hitachi Ltd | 液晶表示装置の駆動方式 |
FR2720185B1 (fr) * | 1994-05-17 | 1996-07-05 | Thomson Lcd | Registre à décalage utilisant des transistors M.I.S. de même polarité. |
KR0169354B1 (ko) * | 1995-01-11 | 1999-03-20 | 김광호 | 박막 트랜지스터 액정표시장치의 구동장치 및 방법 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
US5949398A (en) * | 1996-04-12 | 1999-09-07 | Thomson Multimedia S.A. | Select line driver for a display matrix with toggling backplane |
KR20000064936A (ko) * | 1997-02-17 | 2000-11-06 | 야스카와 히데아키 | 전류 구동형 발광 표시 장치 및 그 구동 방법 및 그 제조 방법 |
JP3281290B2 (ja) * | 1997-06-19 | 2002-05-13 | シャープ株式会社 | 電圧作成回路およびこれを備えた液晶表示装置 |
JP3914639B2 (ja) | 1998-07-13 | 2007-05-16 | 株式会社アドバンスト・ディスプレイ | 液晶表示装置 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP3526244B2 (ja) * | 1999-07-14 | 2004-05-10 | シャープ株式会社 | 液晶表示装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
US6455291B1 (en) | 2000-08-24 | 2002-09-24 | Pe Corporation (Ny) | Isolated human kinase proteins, nucleic acid molecules encoding human kinase proteins, and uses thereof |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
TW525139B (en) * | 2001-02-13 | 2003-03-21 | Samsung Electronics Co Ltd | Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP4761643B2 (ja) | 2001-04-13 | 2011-08-31 | 東芝モバイルディスプレイ株式会社 | シフトレジスタ、駆動回路、電極基板及び平面表示装置 |
JP4439761B2 (ja) | 2001-05-11 | 2010-03-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
KR100803163B1 (ko) | 2001-09-03 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
JP3866606B2 (ja) * | 2002-04-08 | 2007-01-10 | Necエレクトロニクス株式会社 | 表示装置の駆動回路およびその駆動方法 |
KR100902068B1 (ko) * | 2002-12-30 | 2009-06-09 | 삼성전자주식회사 | 게이트 구동회로 및 이를 갖는 액정표시장치 |
JP4900756B2 (ja) * | 2002-04-16 | 2012-03-21 | セイコーエプソン株式会社 | 半導体装置の製造方法、電気光学装置、集積回路、および電子機器 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
TWI298478B (en) | 2002-06-15 | 2008-07-01 | Samsung Electronics Co Ltd | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
GB0217709D0 (en) | 2002-07-31 | 2002-09-11 | Koninkl Philips Electronics Nv | Array device with switching circuits |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
KR100917009B1 (ko) | 2003-02-10 | 2009-09-10 | 삼성전자주식회사 | 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터 |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4074207B2 (ja) | 2003-03-10 | 2008-04-09 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
KR100913303B1 (ko) | 2003-05-06 | 2009-08-26 | 삼성전자주식회사 | 액정표시장치 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7486269B2 (en) * | 2003-07-09 | 2009-02-03 | Samsung Electronics Co., Ltd. | Shift register, scan driving circuit and display apparatus having the same |
US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
EP1737044B1 (en) | 2004-03-12 | 2014-12-10 | Japan Science and Technology Agency | Amorphous oxide and thin film transistor |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
KR101023726B1 (ko) * | 2004-03-31 | 2011-03-25 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
TWI393093B (zh) | 2004-06-30 | 2013-04-11 | Samsung Display Co Ltd | 移位暫存器,具有該移位暫存器之顯示裝置,及其驅動方法 |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
TWI284881B (en) * | 2004-09-14 | 2007-08-01 | Wintek Corp | High-reliability shift circuit using amorphous silicon thin-film transistor |
TWI253621B (en) | 2004-09-14 | 2006-04-21 | Au Optronics Corp | A display with system on panel (SOP) design |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
BRPI0517568B8 (pt) | 2004-11-10 | 2022-03-03 | Canon Kk | Transistor de efeito de campo |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
RU2358355C2 (ru) | 2004-11-10 | 2009-06-10 | Кэнон Кабусики Кайся | Полевой транзистор |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
CA2585063C (en) | 2004-11-10 | 2013-01-15 | Canon Kabushiki Kaisha | Light-emitting device |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
JP2006178165A (ja) | 2004-12-22 | 2006-07-06 | Alps Electric Co Ltd | ドライバ回路、シフトレジスタ及び液晶駆動回路 |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
JP4993544B2 (ja) * | 2005-03-30 | 2012-08-08 | 三菱電機株式会社 | シフトレジスタ回路 |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US7486928B2 (en) | 2005-04-14 | 2009-02-03 | Kddi Corporation | Methods and apparatus for wireless communications |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP5190722B2 (ja) | 2005-05-20 | 2013-04-24 | Nltテクノロジー株式会社 | ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置 |
KR101107703B1 (ko) | 2005-05-26 | 2012-01-25 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
JP2006344306A (ja) * | 2005-06-09 | 2006-12-21 | Mitsubishi Electric Corp | シフトレジスタ |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
KR101143004B1 (ko) | 2005-06-13 | 2012-05-11 | 삼성전자주식회사 | 시프트 레지스터 및 이를 포함하는 표시 장치 |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
KR101183431B1 (ko) | 2005-06-23 | 2012-09-14 | 엘지디스플레이 주식회사 | 게이트 드라이버 |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
KR20070017600A (ko) * | 2005-08-08 | 2007-02-13 | 삼성전자주식회사 | 쉬프트 레지스터 및 이를 갖는 표시장치 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
TWI320564B (en) * | 2005-08-25 | 2010-02-11 | Au Optronics Corp | A shift register driving method |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
EP1998373A3 (en) | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
US9153341B2 (en) * | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
CN101577281B (zh) | 2005-11-15 | 2012-01-11 | 株式会社半导体能源研究所 | 有源矩阵显示器及包含该显示器的电视机 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
KR101424794B1 (ko) | 2006-01-07 | 2014-08-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치와, 이 반도체장치를 구비한 표시장치 및전자기기 |
JP5164383B2 (ja) | 2006-01-07 | 2013-03-21 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
JP4912000B2 (ja) | 2006-03-15 | 2012-04-04 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
JP4912023B2 (ja) * | 2006-04-25 | 2012-04-04 | 三菱電機株式会社 | シフトレジスタ回路 |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
TWI329298B (en) * | 2006-05-23 | 2010-08-21 | Au Optronics Corp | Shift register |
JP2007317288A (ja) * | 2006-05-25 | 2007-12-06 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置 |
JP5386069B2 (ja) * | 2006-06-02 | 2014-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
US8330492B2 (en) | 2006-06-02 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
KR101319356B1 (ko) | 2006-06-09 | 2013-10-16 | 엘지디스플레이 주식회사 | 액정표시장치의 쉬프트 레지스터 및 이의 구동방법 |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
US7936332B2 (en) | 2006-06-21 | 2011-05-03 | Samsung Electronics Co., Ltd. | Gate driving circuit having reduced ripple effect and display apparatus having the same |
KR20080006037A (ko) * | 2006-07-11 | 2008-01-16 | 삼성전자주식회사 | 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
EP1895545B1 (en) | 2006-08-31 | 2014-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP5079425B2 (ja) * | 2006-08-31 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5468196B2 (ja) * | 2006-09-29 | 2014-04-09 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置及び液晶表示装置 |
TWI675358B (zh) | 2006-09-29 | 2019-10-21 | 日商半導體能源研究所股份有限公司 | 顯示裝置和電子裝置 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
JP5525685B2 (ja) * | 2006-10-17 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
TWI511116B (zh) | 2006-10-17 | 2015-12-01 | Semiconductor Energy Lab | 脈衝輸出電路、移位暫存器及顯示裝置 |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
JP2008140490A (ja) | 2006-12-04 | 2008-06-19 | Seiko Epson Corp | シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器 |
KR101344835B1 (ko) * | 2006-12-11 | 2013-12-26 | 삼성디스플레이 주식회사 | 게이트 구동 신호 지연을 감소시키는 방법 및 액정 표시장치 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
JP4711239B2 (ja) * | 2007-01-29 | 2011-06-29 | Tdkラムダ株式会社 | 電源装置の出力回路構造 |
JP5090008B2 (ja) * | 2007-02-07 | 2012-12-05 | 三菱電機株式会社 | 半導体装置およびシフトレジスタ回路 |
JP4912186B2 (ja) * | 2007-03-05 | 2012-04-11 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
TWI366809B (en) * | 2007-03-29 | 2012-06-21 | Chimei Innolux Corp | Flat display and gate driving device |
JP2008251094A (ja) * | 2007-03-30 | 2008-10-16 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
CN100592425C (zh) * | 2007-04-27 | 2010-02-24 | 群康科技(深圳)有限公司 | 移位寄存器及液晶显示器 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
TW200849784A (en) | 2007-06-12 | 2008-12-16 | Vastview Tech Inc | DC-DC converter with temperature compensation circuit |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
TWI383353B (zh) * | 2007-12-27 | 2013-01-21 | Chimei Innolux Corp | 平面顯示器及其驅動方法 |
US8458396B2 (en) | 2008-03-14 | 2013-06-04 | International Business Machines Corporation | Sharing resources within a robotic media library amongst a plurality of connected servers |
CN101303896B (zh) | 2008-06-17 | 2010-07-28 | 友达光电股份有限公司 | 可降低频率偶合效应的移位缓存器及移位缓存器单元 |
US8373633B2 (en) * | 2008-07-10 | 2013-02-12 | Au Optronics Corporation | Multi-domain vertical alignment liquid crystal display with charge sharing |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
TWI404029B (zh) * | 2008-10-08 | 2013-08-01 | Au Optronics Corp | 具低漏電流控制機制之閘極驅動電路 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
US8232947B2 (en) | 2008-11-14 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
TWI404332B (zh) | 2009-12-11 | 2013-08-01 | Au Optronics Corp | 移位暫存器電路 |
JP2015009608A (ja) * | 2013-06-27 | 2015-01-19 | 豊和繊維工業株式会社 | 車両用荷室における床板の移動機構 |
CN103761949B (zh) * | 2013-12-31 | 2016-02-24 | 深圳市华星光电技术有限公司 | 栅极驱动电路以及驱动方法 |
-
2009
- 2009-11-09 US US12/614,926 patent/US8232947B2/en active Active
- 2009-11-11 KR KR1020090108599A patent/KR101603306B1/ko active IP Right Grant
- 2009-11-11 JP JP2009257642A patent/JP5386313B2/ja active Active
- 2009-11-12 TW TW098138437A patent/TWI492207B/zh not_active IP Right Cessation
-
2012
- 2012-06-05 US US13/488,475 patent/US20120236224A1/en not_active Abandoned
-
2013
- 2013-08-22 JP JP2013172434A patent/JP5683053B2/ja not_active Expired - Fee Related
-
2014
- 2014-09-16 JP JP2014187647A patent/JP5836557B2/ja active Active
-
2015
- 2015-11-03 JP JP2015216202A patent/JP6091582B2/ja active Active
-
2016
- 2016-03-04 KR KR1020160026585A patent/KR101648520B1/ko active IP Right Grant
- 2016-08-03 KR KR1020160099006A patent/KR101693818B1/ko active IP Right Grant
- 2016-12-29 KR KR1020160182798A patent/KR101830197B1/ko active IP Right Grant
-
2017
- 2017-02-07 JP JP2017020117A patent/JP2017139048A/ja not_active Withdrawn
- 2017-07-11 JP JP2017135197A patent/JP6190559B1/ja active Active
- 2017-08-04 US US15/668,737 patent/US10416517B2/en active Active
-
2018
- 2018-02-09 KR KR1020180016316A patent/KR101868065B1/ko active IP Right Grant
- 2018-06-05 KR KR1020180064978A patent/KR101921974B1/ko active IP Right Grant
- 2018-08-03 JP JP2018146751A patent/JP2019040182A/ja not_active Withdrawn
- 2018-11-19 KR KR1020180142448A patent/KR102067052B1/ko active IP Right Grant
-
2019
- 2019-06-03 JP JP2019103537A patent/JP6812499B2/ja active Active
- 2019-07-23 US US16/519,110 patent/US10901283B2/en active Active
-
2020
- 2020-01-09 KR KR1020200003020A patent/KR102130466B1/ko active IP Right Grant
- 2020-06-16 JP JP2020103749A patent/JP6811886B2/ja active Active
- 2020-06-29 KR KR1020200079116A patent/KR102276153B1/ko active IP Right Grant
- 2020-12-09 US US17/116,731 patent/US11604391B2/en active Active
- 2020-12-16 JP JP2020208469A patent/JP6982674B2/ja active Active
-
2021
- 2021-07-05 KR KR1020210087717A patent/KR102352599B1/ko active IP Right Grant
- 2021-11-03 US US17/518,001 patent/US12013617B2/en active Active
- 2021-11-19 JP JP2021188377A patent/JP7238078B2/ja active Active
-
2022
- 2022-01-12 KR KR1020220004502A patent/KR102442420B1/ko active IP Right Grant
- 2022-09-05 KR KR1020220112095A patent/KR20220126695A/ko not_active Application Discontinuation
-
2023
- 2023-03-01 JP JP2023030779A patent/JP7432029B2/ja active Active
- 2023-06-07 KR KR1020230072858A patent/KR20230088318A/ko not_active Application Discontinuation
- 2023-11-16 US US18/510,963 patent/US20240168349A1/en active Pending
-
2024
- 2024-02-02 JP JP2024014645A patent/JP7457882B1/ja active Active
- 2024-03-15 JP JP2024041544A patent/JP7492093B1/ja active Active
- 2024-05-16 JP JP2024080042A patent/JP2024112888A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004103226A (ja) * | 2002-09-05 | 2004-04-02 | Samsung Electronics Co Ltd | シフトレジスタ及び該シフトレジスタを備えた液晶表示装置 |
JP2006189762A (ja) * | 2004-12-28 | 2006-07-20 | Lg Phillips Lcd Co Ltd | 平板表示装置用シフトレジスト |
JP2008089915A (ja) * | 2006-09-29 | 2008-04-17 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7432029B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151103 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5836557 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |