JPH0421281A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH0421281A JPH0421281A JP2124274A JP12427490A JPH0421281A JP H0421281 A JPH0421281 A JP H0421281A JP 2124274 A JP2124274 A JP 2124274A JP 12427490 A JP12427490 A JP 12427490A JP H0421281 A JPH0421281 A JP H0421281A
- Authority
- JP
- Japan
- Prior art keywords
- reference line
- bit
- solid
- horizontal scanning
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/74—Circuitry for scanning or addressing the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/779—Circuitry for scanning or addressing the pixel array
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、横スミアの発生を抑制すると共に消費電流
を低減させるようにした、電荷変調素子（Ｃｈａｒｇｅ
Ｍｏｄｕｌａｔｉｏｎ Ｄｅｖｉｃｅ ：以下ＣＭＤ
と略称する）を画素として用いた固体撮像装置に関する
。
を低減させるようにした、電荷変調素子（Ｃｈａｒｇｅ
Ｍｏｄｕｌａｔｉｏｎ Ｄｅｖｉｃｅ ：以下ＣＭＤ
と略称する）を画素として用いた固体撮像装置に関する
。
従来、ＭＩＳ型受光受光積部を有する撮像素子からなる
固体撮像装置は種々のものが知られているが、その中、
ＭＩＳ型受光受光積部を有し、且つ内部増幅機能を有す
る撮像素子を用いた固体撮像装置がある。その−例とし
て本件出願人が提案したＣＭＤ撮像素子を用いた固体撮
像装置があり、特開昭６１−８４０５９号、及び１９８
６年に開催されたＩｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅ
ｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｊｎｇ （ＩＥＤ
Ｍ）の予稿集の第３５３〜３５６頁の“＾ＮＥＷ ＭＯ
５ＩＦ＾ＧＥ ５ＥＮＳＯＲ０ＰＥＲＡＴＩＮＧ
ＩＮ Ａ Ｎ０Ｎ−ＤＥＳＴＲ１ｌＣＴＩＶＥＲＥ
ＡＤＯυＴ ＭＯＤＥ”という題名の論文で、その内容
について開示がなされている。
固体撮像装置は種々のものが知られているが、その中、
ＭＩＳ型受光受光積部を有し、且つ内部増幅機能を有す
る撮像素子を用いた固体撮像装置がある。その−例とし
て本件出願人が提案したＣＭＤ撮像素子を用いた固体撮
像装置があり、特開昭６１−８４０５９号、及び１９８
６年に開催されたＩｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅ
ｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｊｎｇ （ＩＥＤ
Ｍ）の予稿集の第３５３〜３５６頁の“＾ＮＥＷ ＭＯ
５ＩＦ＾ＧＥ ５ＥＮＳＯＲ０ＰＥＲＡＴＩＮＧ
ＩＮ Ａ Ｎ０Ｎ−ＤＥＳＴＲ１ｌＣＴＩＶＥＲＥ
ＡＤＯυＴ ＭＯＤＥ”という題名の論文で、その内容
について開示がなされている。
次に、かかるＣＭＤ撮像素子を用いた従来の固体撮像装
置を第８図の回路構成図に基づいて説明する。まず各画
素を構成するＣＭＤＩ−１１，１４２・・・・・・１−
ｍｎをマトリックス状に配列し、その各ドレインには共
通にビデオ・バイアス■。（〉Ｏ）を印加する。Ｘ方向
に配列されたＣＭＤ群のゲート端子は行ライン２−１．
２−２．・・・・・２１にそれぞれ接続し、Ｙ方向に
配列されたＣＭＤ群のソース端子はビットライン３４．
３−２．・・・・・３−ｎにそれぞれ接続する。上記ビ
ットライン３４．３−２．・・・、・３−ｎは、それぞ
れ列選択用トランジスタ４−１゜４−２．・・・・・４
−ｎ及び反選択用トランジスタ５−１゜５−２．・・・
・・５−ｎを介して、信号線６及びＧＮＤに接地された
レファレンス・ライン７にそれぞれ共通に接続する。信
号線６は入力が仮想接地された電流−電圧変換型のプリ
アンプ１２に接続され、プリアンプ１２の出力端子９に
は負極性の映像信号が時系列で読み出されるようになっ
ている。
置を第８図の回路構成図に基づいて説明する。まず各画
素を構成するＣＭＤＩ−１１，１４２・・・・・・１−
ｍｎをマトリックス状に配列し、その各ドレインには共
通にビデオ・バイアス■。（〉Ｏ）を印加する。Ｘ方向
に配列されたＣＭＤ群のゲート端子は行ライン２−１．
２−２．・・・・・２１にそれぞれ接続し、Ｙ方向に
配列されたＣＭＤ群のソース端子はビットライン３４．
３−２．・・・・・３−ｎにそれぞれ接続する。上記ビ
ットライン３４．３−２．・・・、・３−ｎは、それぞ
れ列選択用トランジスタ４−１゜４−２．・・・・・４
−ｎ及び反選択用トランジスタ５−１゜５−２．・・・
・・５−ｎを介して、信号線６及びＧＮＤに接地された
レファレンス・ライン７にそれぞれ共通に接続する。信
号線６は入力が仮想接地された電流−電圧変換型のプリ
アンプ１２に接続され、プリアンプ１２の出力端子９に
は負極性の映像信号が時系列で読み出されるようになっ
ている。
また、行ライン２−１． ２−２．・・・・・２−は垂
直走査回路１０に接続して、それぞれ信号φ。８．φ、
２゜・・・・・・φ０を印加し、列選択用トランジスタ
４−１゜４−２．・・・・・４−ｎ及び反選択用トラン
ジスタ５−１゜５−２．・・・・・５−ｎのゲート端子
は、水平走査回路１１に接続して、それぞれ信号φＳｌ
＋ φｓ：、・・・・・φ３゜及び各々の反転信号を
印加する。なお各ＣＭＤは同一基板上に形成し、その基
板には基板電圧■、、。
直走査回路１０に接続して、それぞれ信号φ。８．φ、
２゜・・・・・・φ０を印加し、列選択用トランジスタ
４−１゜４−２．・・・・・４−ｎ及び反選択用トラン
ジスタ５−１゜５−２．・・・・・５−ｎのゲート端子
は、水平走査回路１１に接続して、それぞれ信号φＳｌ
＋ φｓ：、・・・・・φ３゜及び各々の反転信号を
印加する。なお各ＣＭＤは同一基板上に形成し、その基
板には基板電圧■、、。
を印加するようになっている。
なおリファレンスライン７は、非選択の各ビットライン
の電位を、読み出し時と同し電位に固定するためのもの
であり、各ビットラインの寄生容量の影響を取り除く機
能を備えている。
の電位を、読み出し時と同し電位に固定するためのもの
であり、各ビットラインの寄生容量の影響を取り除く機
能を備えている。
第９図は、水平走査回路部を抜き出して詳細に示す図で
あり、第１０ｒｆ！Ｊは、その動作タイミングを示すタ
イミングチャートである。第１０図において、φ、１１
．φ。は水平走査回路１１に印加されるクロックパルス
で、φ。７はスタートパルスを示している。またｓ−１
＋ ｓ−２，ｓ−３は列選択用トランジスタ４−１．
４−２ ４−３のゲートに印加される水平選択信号φ、
１．φ、２．φ５．を示し、ｇ−Ｌ ｇ−２，ｇ−３
は反選択用トランジスタ５４．５−２．５−３のゲート
に印加される反転信号を示している。
あり、第１０ｒｆ！Ｊは、その動作タイミングを示すタ
イミングチャートである。第１０図において、φ、１１
．φ。は水平走査回路１１に印加されるクロックパルス
で、φ。７はスタートパルスを示している。またｓ−１
＋ ｓ−２，ｓ−３は列選択用トランジスタ４−１．
４−２ ４−３のゲートに印加される水平選択信号φ、
１．φ、２．φ５．を示し、ｇ−Ｌ ｇ−２，ｇ−３
は反選択用トランジスタ５４．５−２．５−３のゲート
に印加される反転信号を示している。
そして垂直走査回路１０の作動により垂直走査信号が読
み出し電位となった行ラインに接続された画素が選択さ
れ、水平走査回路１１から出力される水平選択信号φ８
．φ。１・・・・・φ、３により列選択用トランジスタ
４−１． ４−２．・・・・・４−ｎが順次オンすると
、選択された各画素の光蓄積信号が信号線６を経て出力
端子９から、第１０図でＳＩＧで示すように順次出力さ
れるようになっている。
み出し電位となった行ラインに接続された画素が選択さ
れ、水平走査回路１１から出力される水平選択信号φ８
．φ。１・・・・・φ、３により列選択用トランジスタ
４−１． ４−２．・・・・・４−ｎが順次オンすると
、選択された各画素の光蓄積信号が信号線６を経て出力
端子９から、第１０図でＳＩＧで示すように順次出力さ
れるようになっている。
〔発明が解決しようとするＩｌｌ！！りところで、従来
の構成の固体撮像装置においては、強い光が入射したと
き、第１１図に示すように疑信号ａ（横スミア）が発生
する。なお第１１図において、ｂはハイライト部分を示
している。その発生メカニズムを説明すると次のとおり
である。すなわち、リファレンスライン７には非選択の
ビットラインが全て接続されるように構成されているた
め、強い光が入射するとリファレンスライン７には歓ｍ
Ａオーダーの電流が流れる。この電流により第１２図の
等価回路に示すように、リファレンスライン７の寄生抵
抗ｒによってリファレンスライン７の電位が上昇し、各
ビットラインの寄生容量Ｃｗが充電される。なお上記等
価回路においては、各画素は電流源１１＋１！＋・・・
・・１７で表している。
の構成の固体撮像装置においては、強い光が入射したと
き、第１１図に示すように疑信号ａ（横スミア）が発生
する。なお第１１図において、ｂはハイライト部分を示
している。その発生メカニズムを説明すると次のとおり
である。すなわち、リファレンスライン７には非選択の
ビットラインが全て接続されるように構成されているた
め、強い光が入射するとリファレンスライン７には歓ｍ
Ａオーダーの電流が流れる。この電流により第１２図の
等価回路に示すように、リファレンスライン７の寄生抵
抗ｒによってリファレンスライン７の電位が上昇し、各
ビットラインの寄生容量Ｃｗが充電される。なお上記等
価回路においては、各画素は電流源１１＋１！＋・・・
・・１７で表している。
このような状態においてビットラインが選択されると、
本来の信号電流にビットライン寄生容量Ｃｖの放電電流
が疑信号として重畳される。これにより横スミアが発生
する。また画面全体に明るい被写体を撮像した場合、選
択ピントラインを除いた全ビットラインの比較的大きな
出力電流がリファレンスラインに流れ込むため、上記と
同しような現象が発生する。
本来の信号電流にビットライン寄生容量Ｃｖの放電電流
が疑信号として重畳される。これにより横スミアが発生
する。また画面全体に明るい被写体を撮像した場合、選
択ピントラインを除いた全ビットラインの比較的大きな
出力電流がリファレンスラインに流れ込むため、上記と
同しような現象が発生する。
本発明は、従来の固体撮像装置における上記問題点を解
消するためになされたもので、横スミアの発生を抑制し
消費電流を低減させた固体撮像装置を提供することを目
的とする。
消するためになされたもので、横スミアの発生を抑制し
消費電流を低減させた固体撮像装置を提供することを目
的とする。
〔課題を解決するための手段及び作用〕上記問題点を解
決するため、本発明は、電荷変調素子を画素として該画
素をマトリックス状に配列したアレイと、該アレイの各
画素をＸ−Ｙアドレス方式で順次選択して出力信号を読
み出す垂直及び水平走査手段とを備えた固体撮像装置に
おいて、前記水平走査手段を、各ビットラインを読み出
し期間より１ビット又は水平画素数より少ないビット期
間先行して基準電位のリファレンスラインに接続するよ
うに構成するものである。
決するため、本発明は、電荷変調素子を画素として該画
素をマトリックス状に配列したアレイと、該アレイの各
画素をＸ−Ｙアドレス方式で順次選択して出力信号を読
み出す垂直及び水平走査手段とを備えた固体撮像装置に
おいて、前記水平走査手段を、各ビットラインを読み出
し期間より１ビット又は水平画素数より少ないビット期
間先行して基準電位のリファレンスラインに接続するよ
うに構成するものである。
このように構成することにより、リファレンスラインに
流れる電流は制限され、これによりリファレンスライン
の電位上昇は押さえられ横スミアの発生が抑制される。
流れる電流は制限され、これによりリファレンスライン
の電位上昇は押さえられ横スミアの発生が抑制される。
またリファレンスラインに流れる電流が制限されるため
、消費電流の低減を計ることが可能となる。
、消費電流の低減を計ることが可能となる。
（実施例〕
以下実施例について説明する。本発明は、主として水平
走査回路部の構成のみが、従来の固体撮像装置と異なる
ので、水平走査回路部のみを図示し説明することとする
。
走査回路部の構成のみが、従来の固体撮像装置と異なる
ので、水平走査回路部のみを図示し説明することとする
。
第１図は、本発明に係る固体撮像装置の第１実施例の水
平走査回路部を示す回路構成図であり、第９図に示した
従来例と同−又は同等の部材には同一符号を付して示し
ている。第１図において、１１は水平走査回路で、Ｎ＋
に段のシフトレジスタで構成されている。ここで、Ｎは
有効水平画素数、Ｋは１≦ＫＩＮの範囲であり、この実
施例ではに−３である。各列選択用トランジスタ４−１
． ４−２゜・・・・・・４−ｎの各ゲートには、水平
走査回路１１の対応するシフトレジスタ出力である水平
選択信号φ５．。
平走査回路部を示す回路構成図であり、第９図に示した
従来例と同−又は同等の部材には同一符号を付して示し
ている。第１図において、１１は水平走査回路で、Ｎ＋
に段のシフトレジスタで構成されている。ここで、Ｎは
有効水平画素数、Ｋは１≦ＫＩＮの範囲であり、この実
施例ではに−３である。各列選択用トランジスタ４−１
． ４−２゜・・・・・・４−ｎの各ゲートには、水平
走査回路１１の対応するシフトレジスタ出力である水平
選択信号φ５．。
φ、、・・・・・φ３．．がそれぞれ印加されるように
なっており、各反選択用トランジスタ５−１． ５−２
．・・・・・５−ｎの各ゲートには、先行するに段（Ｋ
＝３）の水平走査回路１１を構成するシフトレジスタの
出力が、ＯＲ回路２１−Ｌ ２１−２．−・・−２ｌ−
ｎを介して、それぞれ印加されるように構成されている
。
なっており、各反選択用トランジスタ５−１． ５−２
．・・・・・５−ｎの各ゲートには、先行するに段（Ｋ
＝３）の水平走査回路１１を構成するシフトレジスタの
出力が、ＯＲ回路２１−Ｌ ２１−２．−・・−２ｌ−
ｎを介して、それぞれ印加されるように構成されている
。
第２図は、このように構成された水平走査回路部の動作
タイミングを示すタイミングチャートで、スタートパル
スφ。アをにビット前にシフトさせることにより、反選
択用トランジスタ５−Ｌ ５−２５−３のゲート選択
パルスはｇ−１，ｇ−２，ｇ−３に示すように形成され
る。これにより反選択用トランジスタは、対応する列選
択用トランジスタ４−１゜４−２．４−３が、そのゲー
ト選択パルスｓ −Ｌ ｓ −２５−３によりそれぞ
れ選択されて信号が読み出されるのに先立って、Ｋ段（
Ｋ＝３）のシフトレジスタ出力によりオンになり、した
がって各ビットライン３−１． ３−２．・・・・・３
−ｎは、読み出し期間に先行して、Ｋ（＝３）ビット期
間だけリファレンスライン７に接続され、リファレンス
ライン７にはＫ（＝３）本のビットラインが接続される
ことになる。
タイミングを示すタイミングチャートで、スタートパル
スφ。アをにビット前にシフトさせることにより、反選
択用トランジスタ５−Ｌ ５−２５−３のゲート選択
パルスはｇ−１，ｇ−２，ｇ−３に示すように形成され
る。これにより反選択用トランジスタは、対応する列選
択用トランジスタ４−１゜４−２．４−３が、そのゲー
ト選択パルスｓ −Ｌ ｓ −２５−３によりそれぞ
れ選択されて信号が読み出されるのに先立って、Ｋ段（
Ｋ＝３）のシフトレジスタ出力によりオンになり、した
がって各ビットライン３−１． ３−２．・・・・・３
−ｎは、読み出し期間に先行して、Ｋ（＝３）ビット期
間だけリファレンスライン７に接続され、リファレンス
ライン７にはＫ（＝３）本のビットラインが接続される
ことになる。
なお第２図において、ＳＩＧは信号線６に読み出される
出力信号を示している。
出力信号を示している。
これにより従来の構成のものに比べ、リファレンスライ
ン７に流れる電流は少なくなり、横スミアの発生が抑制
される。
ン７に流れる電流は少なくなり、横スミアの発生が抑制
される。
なお各反選択用トランジスタに接続されるシフトレジス
タ段数、すなわちリファレンスラインに接続されるビッ
トライン数は、撮像素子のレイアウトパターンに応じ適
宜設定することができる。
タ段数、すなわちリファレンスラインに接続されるビッ
トライン数は、撮像素子のレイアウトパターンに応じ適
宜設定することができる。
第３図は、第２実施例の水平走査回路部の構成を示す回
路構成図である。この実施例では、水平走査回路１１は
Ｎ＋１段のシフトレジスタで構成され、各反選択用トラ
ンジスタ５−１． ５−２．・・・・・５ｎは、各シフ
トレジスタ出力でオン・オフされるようになっている。
路構成図である。この実施例では、水平走査回路１１は
Ｎ＋１段のシフトレジスタで構成され、各反選択用トラ
ンジスタ５−１． ５−２．・・・・・５ｎは、各シフ
トレジスタ出力でオン・オフされるようになっている。
また各列選択用トランジスタ４−１． ４−２．・・・
・・４−ｎの各ゲートには、前記反選択用トランジスタ
５−１． ５−２．・・・・・５−ｎに印加されるシフ
トレジスタ出力と、次段のシフトレジスタの反転出力と
をＮＯＲ回路２２−１．２２−２．・・・・・２２ｎを
介して入力するように構成されている。
・・４−ｎの各ゲートには、前記反選択用トランジスタ
５−１． ５−２．・・・・・５−ｎに印加されるシフ
トレジスタ出力と、次段のシフトレジスタの反転出力と
をＮＯＲ回路２２−１．２２−２．・・・・・２２ｎを
介して入力するように構成されている。
このように構成された水平走査回路部において、第４図
のタイミングチャートに示すように、Ｋビット（この実
施例ではに＝３）分の時間幅をもつスタートパルスφ１
１ｆｆＴを、Ｋビット先行させて入力させてやることに
より、反選択用トランジスタは、対応する列選択用トラ
ンジスタ４−Ｌ ４−２．・・・・・４−ｎがそれぞ
れ選択され信号が読み出されるのに先行して、Ｋビット
分オンになり、したがって各ビットライン３−１． ３
−２．・・・・・３−ｎは、読み出し期間に先行してに
ビット期間だけリファレンスライン７に接続してやるこ
とができる。
のタイミングチャートに示すように、Ｋビット（この実
施例ではに＝３）分の時間幅をもつスタートパルスφ１
１ｆｆＴを、Ｋビット先行させて入力させてやることに
より、反選択用トランジスタは、対応する列選択用トラ
ンジスタ４−Ｌ ４−２．・・・・・４−ｎがそれぞ
れ選択され信号が読み出されるのに先行して、Ｋビット
分オンになり、したがって各ビットライン３−１． ３
−２．・・・・・３−ｎは、読み出し期間に先行してに
ビット期間だけリファレンスライン７に接続してやるこ
とができる。
この実施例においては、スタートパルスφＮＥＴの幅を
変えてやることにより、Ｋの値を自由に設定することが
できるのが特徴である。
変えてやることにより、Ｋの値を自由に設定することが
できるのが特徴である。
第５図は、第３実施例の水平走査回路部の構成を示す回
路構成図である。この実施例でも、水平走査回路１１は
Ｎ＋１段のシフトレジスタで構成され、各シフトレジス
タの出力は、列選択用トランジスタと次段の反選択用ト
ランジスタの各ゲートに印加され、両トランジスタを同
時にオン・オフするように構成されている。
路構成図である。この実施例でも、水平走査回路１１は
Ｎ＋１段のシフトレジスタで構成され、各シフトレジス
タの出力は、列選択用トランジスタと次段の反選択用ト
ランジスタの各ゲートに印加され、両トランジスタを同
時にオン・オフするように構成されている。
このように構成された水平走査回路部において、第６図
のタイミングチャートに示すように、スタートパルスφ
、ｌｓＴを１ビット先行させることにより、反選択用ト
ランジスタは対応する列選択用トランジスタが選択され
て信号が読み出されるのに先立って、１ビットオンにな
り、したがって各ビットライン３〜１． ３−２．・・
・・・３−ｎは、読み出し期間に先行して１ビット期間
だけリファレンスライン７に接続されることになる。
のタイミングチャートに示すように、スタートパルスφ
、ｌｓＴを１ビット先行させることにより、反選択用ト
ランジスタは対応する列選択用トランジスタが選択され
て信号が読み出されるのに先立って、１ビットオンにな
り、したがって各ビットライン３〜１． ３−２．・・
・・・３−ｎは、読み出し期間に先行して１ビット期間
だけリファレンスライン７に接続されることになる。
この実施例は、比較的小規模な素子の場合で、ビットラ
イン寄生容量Ｃｖを放電させる時定数が小さく、１ビッ
ト期間リファレンスラインに接続させるだけで十分なと
きに有効であり、非常に簡単な構成で対応できる点が特
徴である。
イン寄生容量Ｃｖを放電させる時定数が小さく、１ビッ
ト期間リファレンスラインに接続させるだけで十分なと
きに有効であり、非常に簡単な構成で対応できる点が特
徴である。
上記第１及び第２の実施例においては、Ｋの値は、素子
の動作条件及び使用目的等に応して任意に設定すること
ができる。また追加するゲート回路の構成も上記実施例
に示したものに限られず、列選択用トランジスタ及び反
選択用トランジスタの開閉タイミングが同等であれば、
どのような構成のものでも適用することができる。
の動作条件及び使用目的等に応して任意に設定すること
ができる。また追加するゲート回路の構成も上記実施例
に示したものに限られず、列選択用トランジスタ及び反
選択用トランジスタの開閉タイミングが同等であれば、
どのような構成のものでも適用することができる。
上記各実施例で示したような構成の水平走査回路部をも
つＣＭＤ固体撮像装置においては、各ＣＭＤＮ素のオー
バーフロー動作を行う場合、各ビットラインは水平ブラ
ンキング期間中フローティング状態にあるため、各ビッ
トラインの電位が正規の読み出し時よりも上昇してしま
い、オーバーフロー動作が正常に行われないという問題
点がある。
つＣＭＤ固体撮像装置においては、各ＣＭＤＮ素のオー
バーフロー動作を行う場合、各ビットラインは水平ブラ
ンキング期間中フローティング状態にあるため、各ビッ
トラインの電位が正規の読み出し時よりも上昇してしま
い、オーバーフロー動作が正常に行われないという問題
点がある。
第７図に示す第４実施例は、この点を解決した実施例で
ある。この実施例では、水平ブランキング期間中、すな
わちオーバーフロー動作を行っている期間、各ビットラ
インを基準電位に固定するためのスイッチングトランジ
スタ２３−１．２３−２．・・・・・２３−ｎを設け、
各ゲートに水平ブランキング期間のみＨレベルになるパ
ルスφ、Ｌを印加するようにしている。これによりオー
バーフロー動作が適正に行われる。
ある。この実施例では、水平ブランキング期間中、すな
わちオーバーフロー動作を行っている期間、各ビットラ
インを基準電位に固定するためのスイッチングトランジ
スタ２３−１．２３−２．・・・・・２３−ｎを設け、
各ゲートに水平ブランキング期間のみＨレベルになるパ
ルスφ、Ｌを印加するようにしている。これによりオー
バーフロー動作が適正に行われる。
この実施例は、上記第５図に示した第３実施例に適用し
たものを示しているが、第１及び第２実施例並びに同等
な構成のものにも勿論適用できるものである。
たものを示しているが、第１及び第２実施例並びに同等
な構成のものにも勿論適用できるものである。
以上実施例に基づいて説明したように、本発明によれば
、リファレンスラインに流れる電流を制限して、その電
位上昇を抑え横スミアの発生を抑制することができる。
、リファレンスラインに流れる電流を制限して、その電
位上昇を抑え横スミアの発生を抑制することができる。
またリファレンスラインに流れる電流が制限されるため
、消費電流の低減を計ることができる。
、消費電流の低減を計ることができる。
第１図は、本発明の第１実施例の水平走査回路部を示す
回路構成図、第２図は、第１実施例の動作を説明するた
めのタイミングチャート、第３図は、第２実施例の水平
走査回路部の構成を示す回路構成図、第４図は、第２実
施例の動作を説明するためのタイミングチャート、第５
図は、第３実施例の水平走査回路部の構成を示す回路構
成図、第６図は、第３実施例の動作を説明するためのタ
イミングチャート、第７図は、第４実施例の回路構成図
、第８図は、従来の固体撮像装置の回路構成図、第９図
は、その水平走査回路部を示す回路構成図、第１０図は
、その動作を説明するためのタイミングチャート、第１
１図は、横スミアの発生態様を示す図、第１２図は、そ
の水平走査回路部の等価回路を示す図である。 図において、１−ＩＬ １−１２．−−−−・１−ｕ
ｎはＣＭＤ画素、２−１． ２−２．・・・・・２１は
行ライン、３−１３−２．・・・・・３−ｎはビットラ
イン、４−１． ４−２．０．。 ・・４−ｎは列選択用トランジスタ、５−１． ５−２
．・・・・・５−ｎは反選択用トランジスタ、６は信号
線、７はレファレンス・ライン、１０は垂直走査回路、
１１は水平走査回路を示す。 Ｏ Ｏ０ −６あ − ＦＪＦ） エ エ エ ｌ１１ ８６−＆” のの Ｑ −Ｎ Ｃワ （／１ ０１０１０１ 第７図 第８図 −ｎ −Ｎ鈷−ＮＦ） Φ−Ｎ（’＋１） ｘＩｚｌ Ｉ Ｉ −１１１５６、水の
φ ψ φ σ ■σ
回路構成図、第２図は、第１実施例の動作を説明するた
めのタイミングチャート、第３図は、第２実施例の水平
走査回路部の構成を示す回路構成図、第４図は、第２実
施例の動作を説明するためのタイミングチャート、第５
図は、第３実施例の水平走査回路部の構成を示す回路構
成図、第６図は、第３実施例の動作を説明するためのタ
イミングチャート、第７図は、第４実施例の回路構成図
、第８図は、従来の固体撮像装置の回路構成図、第９図
は、その水平走査回路部を示す回路構成図、第１０図は
、その動作を説明するためのタイミングチャート、第１
１図は、横スミアの発生態様を示す図、第１２図は、そ
の水平走査回路部の等価回路を示す図である。 図において、１−ＩＬ １−１２．−−−−・１−ｕ
ｎはＣＭＤ画素、２−１． ２−２．・・・・・２１は
行ライン、３−１３−２．・・・・・３−ｎはビットラ
イン、４−１． ４−２．０．。 ・・４−ｎは列選択用トランジスタ、５−１． ５−２
．・・・・・５−ｎは反選択用トランジスタ、６は信号
線、７はレファレンス・ライン、１０は垂直走査回路、
１１は水平走査回路を示す。 Ｏ Ｏ０ −６あ − ＦＪＦ） エ エ エ ｌ１１ ８６−＆” のの Ｑ −Ｎ Ｃワ （／１ ０１０１０１ 第７図 第８図 −ｎ −Ｎ鈷−ＮＦ） Φ−Ｎ（’＋１） ｘＩｚｌ Ｉ Ｉ −１１１５６、水の
φ ψ φ σ ■σ
Claims (1)
- 【特許請求の範囲】 １、電荷変調素子を画素として該画素をマトリックス状
に配列したアレイと、該アレイの各画素をＸ−Ｙアドレ
ス方式で順次選択して出力信号を読み出す垂直及び水平
走査手段とを備えた固体撮像装置において、前記水平走
査手段を、各ビットラインを読み出し期間より１ビット
又は水平画素数より少ないビット期間先行して基準電位
のリファレンスラインに接続するように構成したことを
特徴とする固体撮像装置。 ２、前記請求項１記載の固体撮像装置において、水平ブ
ランキング期間に各ビットラインを同時に基準電位に固
定する手段を設けたことを特徴とする固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2124274A JPH0421281A (ja) | 1990-05-16 | 1990-05-16 | 固体撮像装置 |
| US07/698,219 US5161024A (en) | 1990-05-16 | 1991-05-10 | Pixel array scanning circuitry for a solid state imaging apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2124274A JPH0421281A (ja) | 1990-05-16 | 1990-05-16 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0421281A true JPH0421281A (ja) | 1992-01-24 |
Family
ID=14881283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2124274A Pending JPH0421281A (ja) | 1990-05-16 | 1990-05-16 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5161024A (ja) |
| JP (1) | JPH0421281A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5315393A (en) * | 1992-04-01 | 1994-05-24 | Amoco Corporation | Robust pixel array scanning with image signal isolation |
| US6410899B1 (en) | 1998-06-17 | 2002-06-25 | Foveon, Inc. | Active pixel sensor with bootstrap amplification and reduced leakage during readout |
| US6512544B1 (en) | 1998-06-17 | 2003-01-28 | Foveon, Inc. | Storage pixel sensor and array with compression |
| US6054704A (en) | 1998-06-30 | 2000-04-25 | Foveon, Inc. | Driven capacitor storage pixel sensor and array |
| US6246043B1 (en) | 1998-09-22 | 2001-06-12 | Foveon, Inc. | Method and apparatus for biasing a CMOS active pixel sensor above the nominal voltage maximums for an IC process |
| US6697114B1 (en) | 1999-08-13 | 2004-02-24 | Foveon, Inc. | Triple slope pixel sensor and arry |
| US6809768B1 (en) | 2000-02-14 | 2004-10-26 | Foveon, Inc. | Double slope pixel sensor and array |
| US6882367B1 (en) | 2000-02-29 | 2005-04-19 | Foveon, Inc. | High-sensitivity storage pixel sensor having auto-exposure detection |
| US8232947B2 (en) | 2008-11-14 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US20110069204A1 (en) * | 2009-09-23 | 2011-03-24 | Zoran Corporation | Method and apparatus for image correction |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2103049B (en) * | 1981-06-25 | 1985-02-20 | Nippon Telegraph & Telephone | Image sensor |
| JPH0654957B2 (ja) * | 1985-11-13 | 1994-07-20 | キヤノン株式会社 | 光電変換装置 |
| JPS63227293A (ja) * | 1987-03-17 | 1988-09-21 | Olympus Optical Co Ltd | 面順次カラ−撮像装置 |
| JP2601271B2 (ja) * | 1987-04-28 | 1997-04-16 | オリンパス光学工業株式会社 | 固体撮像装置 |
| US4851177A (en) * | 1987-06-19 | 1989-07-25 | Davidson Textron Inc. | Method for forming shaped plastic shells |
-
1990
- 1990-05-16 JP JP2124274A patent/JPH0421281A/ja active Pending
-
1991
- 1991-05-10 US US07/698,219 patent/US5161024A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5161024A (en) | 1992-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7821556B2 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| KR100393750B1 (ko) | 시프트레지스터 및 전자장치 | |
| US7518647B2 (en) | Image sensor for removing horizontal noise | |
| EP0908957B1 (en) | Image sensing apparatus, signal detection apparatus, and signal accumulation apparatus | |
| JP4506026B2 (ja) | シフトレジスタ、表示装置及び撮像素子 | |
| JPH11103418A (ja) | 光電変換装置 | |
| JPS6161586B2 (ja) | ||
| JPH0421281A (ja) | 固体撮像装置 | |
| JPS60232788A (ja) | 固体撮像装置 | |
| JP2001008109A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
| JP2003110940A (ja) | 固体撮像装置 | |
| US6700611B1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| US11223790B2 (en) | Pipelined row decoder topology for faster imager row decoding | |
| JP2974799B2 (ja) | 固体撮像装置 | |
| JP2006020174A (ja) | 固体撮像装置および固体撮像装置の制御方法 | |
| JP3579251B2 (ja) | 固体撮像装置 | |
| JP3155877B2 (ja) | 固体撮像装置及びその電荷転送方法 | |
| JP4096859B2 (ja) | 電子装置 | |
| JPH04880A (ja) | 固体撮像素子 | |
| JP4655785B2 (ja) | 固体撮像素子の駆動方法 | |
| JPH04241586A (ja) | 固体撮像装置 | |
| JP2003333428A (ja) | 光電変換装置 | |
| JPS61245677A (ja) | 固体撮像装置 | |
| JPH0448861A (ja) | イメージセンサ | |
| JPH04118937A (ja) | 電荷転送装置 |