JP5386313B2

JP5386313B2 - 半導体装置

Info

Publication number: JP5386313B2
Application number: JP2009257642A
Authority: JP
Inventors: 肇木村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2008-11-14
Filing date: 2009-11-11
Publication date: 2014-01-15
Anticipated expiration: 2029-11-11
Also published as: KR101648520B1; KR20220011765A; US10416517B2; KR102276153B1; JP6811886B2; KR20180126425A; JP6812499B2; KR101603306B1; JP2014016621A; KR20230088318A; KR101868065B1; JP2022044586A; US20210088864A1; JP2020173887A; JP5683053B2; US20190346728A1; JP7432029B2; JP7457882B1; TWI492207B; TW201033986A

Description

半導体装置に関し、特にトランジスタを用いて構成される半導体装置又はその動作方法に関する。また、半導体装置を適用した表示装置及び当該表示装置を具備する電子機器に関する。

近年、液晶表示装置や発光装置などの表示装置に関する開発が活発に進められている。特に、絶縁体上に非単結晶半導体により形成されたトランジスタを用いて、画素回路やシフトレジスタ回路等を含む駆動回路（以下、内部回路という）を一体形成する技術は、低消費電力化、低コスト化、信頼性の向上、狭額縁化等に大きく貢献するため、活発に開発が進められている。絶縁体上に形成された内部回路は、ＦＰＣ（Ｆｌｅｘｉｂｌｅｐｒｉｎｔｅｄｃｉｒｃｕｉｔ）等を介して絶縁体の外に配置されたコントローラＩＣ等（以下、外部回路という）に接続され、その動作が制御されている。

また、絶縁体上に一体形成された内部回路として、非単結晶半導体のトランジスタを用いて構成されるシフトレジスタ回路が考案されている（特許文献１参照）。

しかし、上記シフトレジスタ回路は、出力端子がフローティング状態になる期間があるため、ノイズが出力端子に発生しやすく、出力端子に発生したノイズによりシフトレジスタ回路が誤動作するという問題を抱えていた。

上記問題点を解決するために、出力端子がフローティング状態にならないシフトレジスタ回路が考案されている。例えば、特許文献２では、いわゆるスタティック駆動によって、シフトレジスタ回路を動作することが提案されている。この場合、シフトレジスタ回路は、出力端子がフローティング状態にならないため、出力端子に発生するノイズを減らすことができる。

国際公開第９５／３１８０４号パンフレット特開２００４−７８１７２号公報

上記特許文献２に示すようにスタティック駆動で動作させる場合、その動作期間が選択信号を出力する選択期間と、非選択信号を出力する非選択期間とに分かれる。この動作期間のうちほとんどの期間が非選択期間になる。選択信号が高電位（ハイレベル信号）である場合には、非選択期間において、出力端子にトランジスタを介して非選択信号（低電位（ロウレベル信号））を供給している。つまり、出力端子に低電位を供給するためのトランジスタは、回路の動作期間のうちほとんどの期間においてオン状態となっている。

非単結晶半導体を用いて作製されるトランジスタは、オンしている時間や印加する電位にしたがって劣化することが知られている。トランジスタが劣化すると、例えば、しきい値電圧がプラス側へシフトするしきい値電圧シフトが起こり、回路の動作不良が生じる問題がある。

また、シフトレジスタ回路やラッチ回路等のデジタル回路は、画素やアナログスイッチ（例えば、トランスファーゲート）等と違って電流が流れる向きが固定されている場合が多い。つまり、トランジスタのソースとドレインが固定化されているため、ドレイン側に電界が集中し、トランジスタが劣化しやすくなっている。

このような問題点に鑑み、トランジスタの劣化を低減することを目的の一とする。又は、トランジスタの劣化に伴う回路の動作不良を抑制することを目的の一とする。又は、トランジスタを有する回路の信頼性を向上させることを目的の一とする。

トランジスタの劣化を低減するために、画素や回路中で、ある特定レベルの信号（例えば、Ｌレベル信号（ロウレベル信号））を出力し続けるトランジスタにおいて、当該トランジスタを流れる電流の方向を入れ替える（反転させる）構成とする。つまり、トランジスタの第１の端子と第２の端子（ソース又はドレインとなる端子）に加わる電圧の大小関係を任意の期間毎に入れ替えることにより、ソースとドレインを任意の期間毎に切り替える構成とする。

そのため、トランジスタを有する回路において、ある特定レベルの信号（例えば、Ｌレベル信号）を出力し続ける部分では、当該特定レベルの信号として、互いに異なる複数の電位を有するＬレベル信号（任意の期間毎に電位が変化するＬレベル信号）を用いる。例えば、あるトランジスタを介してＬレベル信号を出力し続ける場合、Ｌレベル信号として、電位がＶ_ＬＨからなる第１の電位と、電位がＶ_ＬＬからなる第２の電位（Ｖ_ＬＨ＞Ｖ_ＬＬ）が任意の期間毎に切り替わる信号を用いることができる。つまり、電位が変化する信号をＬレベル信号として用い、トランジスタを流れる電流の方向を入れ替える（ソースとドレインを入れ替える）ことによって、ソース側又はドレイン側への電界の集中を抑制し、トランジスタの劣化を低減させる。

なお、第１の電位（Ｖ_ＬＨ）と第２の電位（Ｖ_ＬＬ）は、回路においてＬレベル信号として機能すればどのような電位としてもよい。例えば、Ｌレベル信号が回路において非選択信号となる場合には、第１の電位と第２の電位が非選択信号として機能するように電位を設定すればよい。また、複数の電位として、３つ以上の電位を設定してもよい。

また、トランジスタを介してＨレベル信号（ハイレベル信号）が出力し続ける場合には、Ｈレベル信号として、電位がＶ_ＨＨからなる第１の電位と、電位がＶ_ＨＬからなる第２の電位（Ｖ_ＨＨ＞Ｖ_ＨＬ）が任意の期間に切り替わる信号を用いる。なお、第１の電位（Ｖ_ＨＨ）と第２の電位（Ｖ_ＨＬ）は、回路においてＨレベル信号として機能すればどのような電位としてもよい。例えば、Ｈレベル信号が回路において選択信号となる場合には、第１の電位と第２の電位が選択信号として機能するように電位を設定すればよい。

また、開示する発明の一例は、ソース又はドレインの一方が第１の配線と電気的に接続され、他方が第３の配線と電気的に接続された第１のトランジスタと、ソース又はドレインの一方が第２の配線と電気的に接続され、他方が第３の配線と電気的に接続された第２のトランジスタと、ゲートが第３の配線に電気的に接続され、第３の配線に供給される選択信号によりオンとなり且つ非選択信号によりオフとなる第３のトランジスタとを有し、選択信号が第１のトランジスタがオンしている期間に第１の配線から第３の配線へ供給され、非選択信号が第２のトランジスタがオンしている期間に第２の配線から第３の配線へ供給され、選択信号又は非選択信号の少なくとも一方が所定の期間毎に電位が変化する信号であることを特徴としている。

また、開示する発明の一例は、ソース又はドレインの一方が第１の配線と電気的に接続され、他方が第３の配線と電気的に接続された第１のトランジスタと、ソース又はドレインの一方が第２の配線と電気的に接続され、他方が第３の配線と電気的に接続され、且つ互いに並列に設けられた複数の第２のトランジスタと、ゲートが第３の配線に電気的に接続され、第３の配線に供給される選択信号によりオンとなり且つ非選択信号によりオフとなる第３のトランジスタとを有し、選択信号が第１のトランジスタがオンしている期間に第１の配線から第３の配線へ供給され、非選択信号が所定の期間毎に電位が変化する信号であって、複数の第２のトランジスタのいずれかがオンしている期間に第２の配線から第３の配線へ供給されることを特徴としている。

また、開示する発明の一例は、ソース又はドレインの一方が第１の配線と電気的に接続され、他方が第３の配線と電気的に接続された第１のトランジスタと、ソース又はドレインの一方が第２の配線と電気的に接続され、他方が第３の配線と電気的に接続された第２のトランジスタと、ソース又はドレインの一方が第４の配線と電気的に接続され、他方が第３の配線と電気的に接続された第４のトランジスタと、ゲートが第３の配線に電気的に接続され、第３の配線に供給される選択信号によりオンとなり且つ非選択信号によりオフとなる第３のトランジスタとを有し、選択信号が第１のトランジスタがオンしている期間に第１の配線から第３の配線へ供給され、非選択信号が第２のトランジスタがオンしている期間又は第４のトランジスタがオンしている期間に第２の配線又は第４の配線から第３の配線へ供給され、第２の配線及び第４の配線には互いに異なる電位が印加され、且つ第２の配線に印加される電位と第４の配線に印加される電位が入れ替わることを特徴としている。

本明細書において、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を有するトランジスタやマルチゲート構造を有するトランジスタ等がある。または、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）の電位に近い値で動作する場合はＮチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）の電位に近い値で動作する場合はＰチャネル型トランジスタを用いることが望ましい。なぜなら、Ｎチャネル型トランジスタではソース端子が低電位側電源の電位に近い値で動作するとき、Ｐチャネル型トランジスタではソース端子が高電位側電源の電位に近い値で動作するとき、ゲートとソースの間の電圧の絶対値を大きくできるため、スイッチとして、より正確な動作を行うことができるからである。さらに、トランジスタがソースフォロワ動作をしてしまうことが少ないため、出力電圧の大きさが小さくなってしまうことが少ないからである。

なお、Ｎチャネル型トランジスタとＰチャネル型トランジスタの両方を用いて、ＣＭＯＳ型のスイッチをスイッチとして用いてもよい。ＣＭＯＳ型のスイッチにすると、Ｐチャネル型トランジスタまたはＮチャネル型トランジスタのどちらか一方のトランジスタが導通すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが出来る。さらに、スイッチをオンまたはオフさせるための信号の電圧振幅値を小さくすることが出来るので、消費電力を小さくすることも出来る。

なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子（ソース端子またはドレイン端子の一方）と、出力端子（ソース端子またはドレイン端子の他方）と、導通を制御する端子（ゲート端子）とを有している。一方、スイッチとしてダイオードを用いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、トランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少なくすることが出来る。

なお、「ＡとＢとが接続されている」と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続されている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。

例えば、ＡとＢとが電気的に接続されている場合として、ＡとＢとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が、ＡとＢとの間に１個以上接続されていてもよい。あるいは、ＡとＢとが機能的に接続されている場合として、ＡとＢとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＡとＢとの間に１個以上接続されていてもよい。例えば、ＡとＢとの間に別の回路を挟んでいても、Ａから出力された信号がＢへ伝達される場合は、ＡとＢとは機能的に接続されているものとする。

なお、「ＡとＢとが電気的に接続されている」と明示的に記載する場合は、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続されている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。

なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装置である発光装置は、様々な形態を用いることが出来る。例えば、表示素子、表示装置、発光素子または発光装置としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、などを用いることができる。これらは、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有することができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイなどがある。電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎＥｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒＤｉｓｐｌｙ）などがある。液晶素子を用いた表示装置としては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクや電気泳動素子を用いた表示装置としては電子ペーパーなどがある。

なお、ＥＬ素子とは、陽極と、陰極と、陽極と陰極との間に挟まれたＥＬ層とを有する素子である。なお、ＥＬ層としては、１重項励起子からの発光（蛍光）を利用するもの、３重項励起子からの発光（燐光）を利用するもの、１重項励起子からの発光（蛍光）を利用するものと３重項励起子からの発光（燐光）を利用するものとを含むもの、有機物によって形成されたもの、無機物によって形成されたもの、有機物によって形成されたものと無機物によって形成されたものとを含むもの、高分子の材料、低分子の材料、高分子の材料と低分子の材料とを含むものなどを有することができる。ただし、これに限定されず、ＥＬ素子として様々なものを有することができる。

なお、電子放出素子とは、陰極に高電界を集中して電子を引き出す素子である。例えば、電子放出素子として、スピント型、カーボンナノチューブ（ＣＮＴ）型、金属―絶縁体―金属を積層したＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）型、金属―絶縁体―半導体を積層したＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型、ＭＯＳ型、シリコン型、薄膜ダイオード型、ダイヤモンド型、金属―絶縁体―半導体−金属型等の薄膜型、ＨＥＥＤ型、ＥＬ型、ポーラスシリコン型、表面伝導（ＳＣＥ）型などを有することができる。ただし、これに限定されず、電子放出素子として様々なものを有することができる。

なお、液晶素子とは、液晶の光学的変調作用によって光の透過または非透過を制御する素子であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、プラズマアドレス液晶（ＰＡＬＣ）、バナナ型液晶などを挙げることができる。また、液晶の駆動方式としては、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＳＴＮ（ＳｕｐｅｒＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（ＰａｔｔｅｒｎｅｄＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（ＡｄｖａｎｃｅｄＳｕｐｅｒＶｉｅｗ）モード、ＡＳＭ（ＡｘｉａｌｌｙＳｙｍｍｅｔｒｉｃａｌｉｇｎｅｄＭｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（ＯｐｔｉｃａｌｌｙＣｏｍｐｅｎｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（ＥｌｅｃｔｒｉｃａｌｌｙＣｏｎｔｒｏｌｌｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＰＤＬＣ（ＰｏｌｙｍｅｒＤｉｓｐｅｒｓｅｄＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ゲストホストモード、ブルー相（ＢｌｕｅＰｈａｓｅ）モードなどを用いることができる。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。

なお、電子ペーパーとしては、分子により表示されるもの（光学異方性、染料分子配向など）、粒子により表示されるもの（電気泳動、粒子移動、粒子回転、相変化など）、フィルムの一端が移動することにより表示されるもの、分子の発色／相変化により表示されるもの、分子の光吸収により表示されるもの、電子とホールが結合して自発光により表示されるものなどのことをいう。例えば、電子ペーパーの表示方法として、マイクロカプセル型電気泳動、水平移動型電気泳動、垂直移動型電気泳動、球状ツイストボール、磁気ツイストボール、円柱ツイストボール方式、帯電トナー、電子粉流体、磁気泳動型、磁気感熱式、エレクトロウェッテイング、光散乱（透明／白濁変化）、コレステリック液晶／光導電層、コレステリック液晶、双安定性ネマチック液晶、強誘電性液晶、２色性色素・液晶分散型、可動フィルム、ロイコ染料による発消色、フォトクロミック、エレクトロクロミック、エレクトロデポジション、フレキシブル有機ＥＬなどを用いることができる。ただし、これに限定されず、電子ペーパー及びその表示方法として様々なものを用いることができる。ここで、マイクロカプセル型電気泳動を用いることによって、電気泳動方式の欠点である泳動粒子の凝集、沈殿を解決することができる。電子粉流体は、高速応答性、高反射率、広視野角、低消費電力、メモリー性などのメリットを有する。

なお、プラズマディスプレイパネルは、電極を表面に形成した基板と、電極及び微小な溝を表面に形成し且つ溝内に蛍光体層を形成した基板とを狭い間隔で対向させて、希ガスを封入した構造を有する。あるいは、プラズマチューブを上下からフィルム状の電極で挟み込んだ構造とすることも可能である。プラズマチューブとは、ガラスチューブ内に、放電ガス、ＲＧＢそれぞれの蛍光体などを封止したものである。プラズマディスプレイパネルは、電極間に電圧をかけることによって紫外線を発生させ、蛍光体を光らせることで、表示を行うことができる。なお、放電方式としては、ＤＣ型とＡＣ型があり、どちらを用いてもよい。ここで、プラズマディスプレイパネルの駆動方式としては、ＡＷＳ（ＡｄｄｒｅｓｓＷｈｉｌｅＳｕｓｔａｉｎ）駆動、サブフレームをリセット期間、アドレス期間、維持期間に分割するＡＤＳ（ＡｄｄｒｅｓｓＤｉｓｐｌａｙＳｅｐａｒａｔｅｄ）駆動、ＣＬＥＡＲ（ＨＩ‐ＣＯＮＴＲＡＳＴ＆ＬＯＷＥＮＥＲＧＹＡＤＤＲＥＳＳ＆ＲＥＤＵＣＴＩＯＮＯＦＦＡＬＳＥＣＯＮＴＯＵＲＳＥＱＵＥＮＣＥ）駆動、ＡＬＩＳ（ＡｌｔｅｒｎａｔｅＬｉｇｈｔｉｎｇｏｆＳｕｒｆａｃｅｓ）方式、ＴＥＲＥＳ（ＴｅｃｈｎｏｌｏｇｙｏｆＲｅｃｉｐｒｏｃａｌＳｕｓｔａｉｎｅｒ）駆動などを用いることができる。ただし、これに限定されず、プラズマディスプレイパネルの駆動方式として様々なものを用いることができる。

なお、光源を必要とする表示装置、例えば、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、グレーティングライトバルブ（ＧＬＶ）を用いた表示装置、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた表示装置などの光源としては、エレクトロルミネッセンス、冷陰極管、熱陰極管、ＬＥＤ、レーザー光源、水銀ランプなどを用いることができる。ただし、これに限定されず、光源として様々なものを用いることができる。

なお、トランジスタとして、様々な形態のトランジスタを用いることが出来る。よって、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、ナノクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることが出来る。ＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多くの個数の表示装置を製造できるため、低コストで製造できる。さらに、製造温度が低いため、耐熱性の弱い基板を用いることができる。そのため、透光性を有する基板上にトランジスタを製造できる。そして、透光性を有する基板上のトランジスタを用いて表示素子での光の透過を制御することが出来る。あるいは、トランジスタの膜厚が薄いため、トランジスタを構成する膜の一部は、光を透過させることが出来る。そのため、開口率が向上させることができる。

なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路（信号線駆動回路）、信号処理回路（信号生成回路、ガンマ補正回路、ＤＡ変換回路など）を基板上に一体形成することが出来る。

なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させることも可能である。その結果、ソースドライバ回路の一部（アナログスイッチなど）およびゲートドライバ回路（走査線駆動回路）を基板上に一体形成することが出来る。さらに、結晶化のためにレーザー照射を行わない場合は、シリコンの結晶性のムラを抑えることができる。そのため、画質の向上した画像を表示することが出来る。

ただし、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造することは可能である。

なお、シリコンの結晶性を、多結晶または微結晶などへと向上させることは、パネル全体で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シリコンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を選択的に照射することなどにより可能である。例えば、画素以外の領域である周辺回路領域にのみ、レーザー光を照射してもよい。または、ゲートドライバ回路、ソースドライバ回路等の領域にのみ、レーザー光を照射してもよい。あるいは、ソースドライバ回路の一部（例えば、アナログスイッチ）の領域にのみ、レーザー光を照射してもよい。その結果、回路を高速に動作させる必要がある領域にのみ、シリコンの結晶化を向上させることができる。画素領域は、高速に動作させる必要性が低いため、結晶性が向上されなくても、問題なく画素回路を動作させることが出来る。結晶性を向上させる領域が少なくて済むため、製造工程も短くすることが出来、スループットが向上し、製造コストを低減させることが出来る。必要とされる製造装置の数も少ない数で製造できるため、製造コストを低減させることが出来る。

または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。

または、酸化亜鉛（ＺｎＯ）、インジウムとガリウムと亜鉛を含む酸化物（ＩｎＧａＺｎＯ）、シリコンゲルマニウム（ＳｉＧｅ）、砒化ガリウム（ＧａＡｓ）、酸化インジウム酸化亜鉛（ＩＺＯ）、インジウム錫酸化物（ＩＴＯ）、酸化錫（ＳｎＯ）などの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形成することが出来る。なお、これらの化合物半導体または酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透光性を有する電極として用いることができる。さらに、それらをトランジスタと同時に成膜又は形成できるため、コストを低減できる。

または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。

または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。このような基板を用いた半導体装置は、衝撃に対して強くすることができる。

さらに、様々な構造のトランジスタを用いることができる。例えば、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどをトランジスタとして用いることが出来る。ＭＯＳ型トランジスタを用いることにより、トランジスタのサイズを小さくすることが出来る。よって、複数のトランジスタを搭載することができる。バイポーラトランジスタを用いることにより、大きな電流を流すことが出来る。よって、高速に回路を動作させることができる。

なお、ＭＯＳ型トランジスタ、バイポーラトランジスタなどを１つの基板に混在させて形成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが出来る。

なお、トランジスタの構成は、様々な形態をとることができ、特定の構成に限定されない。例えば、ゲート電極が２個以上のマルチゲート構造を適用することができる。マルチゲート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上（信頼性の向上）を図ることができる。あるいは、マルチゲート構造により、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きをフラットにすることができる。電圧・電流特性の傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵抗値をもつ能動負荷を実現することが出来る。その結果、特性のよい差動回路やカレントミラー回路を実現することが出来る。

別の例として、チャネルの上下にゲート電極が配置されている構造を適用することができる。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値の増加を図ることができる。または、チャネルの上下にゲート電極が配置されている構造にすることにより、空乏層ができやすくなるため、Ｓ値の改善を図ることができる。なお、チャネルの上下にゲート電極が配置される構成にすることにより、複数のトランジスタが並列に接続されたような構成となる。

チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下にゲート電極が配置されている構造、正スタガ構造、逆スタガ構造、チャネル領域を複数の領域に分けた構造、チャネル領域を並列に接続した構造、またはチャネル領域が直列に接続する構成も適用できる。さらに、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっている構造も適用できる。チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なる構造にすることによって、チャネル領域の一部に電荷が溜まることにより動作が不安定になることを防ぐことができる。あるいは、ＬＤＤ領域を設けた構造を適用できる。ＬＤＤ領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧向上（信頼性の向上）を図ることができる。あるいは、ＬＤＤ領域を設けることにより、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きをフラットにすることができる。

なお、トランジスタは、様々なタイプを用いることができ、様々な基板を用いて形成させることができる。したがって、所定の機能を実現させるために必要な回路の全てを、同一の基板に形成することも可能である。例えば、所定の機能を実現させるために必要な回路の全てを、ガラス基板、プラスチック基板、単結晶基板、またはＳＯＩ基板などの様々な基板を用いて形成することも可能である。所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成されていることにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。あるいは、所定の機能を実現させるために必要な回路の一部が、ある基板に形成され、所定の機能を実現させるために必要な回路の別の一部が、別の基板に形成されていることも可能である。つまり、所定の機能を実現させるために必要な回路の全てが同じ基板を用いて形成されていなくてもよい。例えば、所定の機能を実現させるために必要な回路の一部は、ガラス基板上にトランジスタにより形成され、所定の機能を実現させるために必要な回路の別の一部は、単結晶基板に形成され、単結晶基板を用いて形成されたトランジスタで構成されたＩＣチップをＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）でガラス基板に接続して、ガラス基板上にそのＩＣチップを配置することも可能である。あるいは、そのＩＣチップをＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続することも可能である。このように、回路の一部が同じ基板に形成されていることにより、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることができる。あるいは、駆動電圧が高い部分及び駆動周波数が高い部分の回路は、消費電力が大きくなってしまうので、そのような部分の回路は同じ基板に形成せず、そのかわりに、例えば、単結晶基板にその部分の回路を形成して、その回路で構成されたＩＣチップを用いるようにすれば、消費電力の増加を防ぐことができる。

なお、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、三色以上を用いても良いし、ＲＧＢ以外の色を用いても良い。例えば、白色を加えて、ＲＧＢＷ（Ｗは白）としても可能である。あるいは、ＲＧＢに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、朱色などを一色以上追加することも可能である。あるいは、例えば、ＲＧＢの中の少なくとも一色に類似した色を、ＲＧＢに追加することも可能である。例えば、Ｒ、Ｇ、Ｂ１、Ｂ２としてもよい。Ｂ１とＢ２とは、どちらも青色であるが、波長が異なっている。同様に、Ｒ１、Ｒ２、Ｇ、Ｂとすることも可能である。このような色要素を用いることにより、より実物に近い表示を行うことができる。このような色要素を用いることにより、消費電力を低減することが出来る。別の例としては、一つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素とすることも可能である。よって、一例として、面積階調を行う場合または副画素（サブ画素）を有している場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するが、明るさを制御する領域の一つ分を一画素とすることも可能である。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。あるいは、明るさを制御する領域が一つの色要素の中に複数あっても、それらをまとめて、一つの色要素を１画素としてもよい。よって、その場合は、一つの色要素は、一つの画素で構成されることとなる。あるいは、一つの色要素について、複数の領域を用いて明るさを制御する場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。あるいは、一つの色要素につき複数ある、明るさを制御する領域において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。つまり、一つの色要素について、複数個ある領域が各々有する画素電極の電位が、各々異なっていることも可能である。その結果、液晶分子に加わる電圧が各画素電極によって各々異なる。よって、視野角を広くすることが出来る。

なお、一画素（三色分）と明示的に記載する場合は、ＲとＧとＢの三画素分を一画素と考える場合であるとする。一画素（一色分）と明示的に記載する場合は、一つの色要素につき、複数の領域がある場合、それらをまとめて一画素と考える場合であるとする。

なお、画素は、マトリクス状に配置（配列）されている場合がある。ここで、画素がマトリクスに配置（配列）されているとは、縦方向もしくは横方向において、画素が直線上に並んで配置されている、又はギザギザな線上に配置されている場合を含む。よって、例えば三色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、ストライプ配置されている場合、又は三つの色要素のドットがデルタ配置されている場合も含む。さらに、ベイヤー配置されている場合も含む。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。これにより、低消費電力化、又は表示素子の長寿命化を図ることができる。

なお、画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有しないパッシブマトリクス方式を用いることが出来る。

アクティブマトリクス方式では、能動素子（アクティブ素子、非線形素子）として、トランジスタだけでなく、さまざまな能動素子（アクティブ素子、非線形素子）を用いることが出来る。例えば、ＭＩＭ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＭｅｔａｌ）やＴＦＤ（ＴｈｉｎＦｉｌｍＤｉｏｄｅ）などを用いることも可能である。これらの素子は、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。さらに、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。

なお、アクティブマトリクス方式以外のものとして、能動素子（アクティブ素子、非線形素子）を用いないパッシブマトリクス型を用いることも可能である。能動素子（アクティブ素子、非線形素子）を用いないため、製造工程が少なく、製造コストの低減、又は歩留まりの向上を図ることができる。能動素子（アクティブ素子、非線形素子）を用いないため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。

なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。あるいは、それぞれを第１電極、第２電極と表記する場合がある。あるいは、第１領域、第２領域と表記する場合がある。

なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第１端子、第２端子などと表記する場合がある。

なお、ゲートとは、ゲート電極とゲート配線（ゲート線、ゲート信号線、走査線、走査信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。なお、ゲート電極の一部は、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域またはソース領域（またはドレイン領域）と、ゲート絶縁膜を介してオーバーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電極の間を接続するための配線、各画素の有するゲート電極の間を接続するための配線、又はゲート電極と別の配線とを接続するための配線のことを言う。

なお、ソースとは、ソース領域とソース電極とソース配線（ソース線、ソース信号線、データ線、データ信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素など）が多く含まれる半導体領域のことを言う。従って、少しだけＰ型不純物やＮ型不純物が含まれる領域、いわゆる、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トランジスタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続するための配線、又はソース電極と別の配線とを接続するための配線のことを言う。

なお、ドレインについては、ソースと同様である。

なお、半導体装置とは半導体素子（トランジスタ、ダイオード、サイリスタなど）を含む回路を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置全般を半導体装置と呼んでもよい。または、半導体材料を有する装置のことを半導体装置と言う。

なお、表示装置とは、表示素子を有する装置のことを言う。なお、表示装置は、表示素子を含む複数の画素を含んでいても良い。なお、表示装置は、複数の画素を駆動させる周辺駆動回路を含んでいても良い。なお、複数の画素を駆動させる周辺駆動回路は、複数の画素と同一基板上に形成されてもよい。なお、表示装置は、ワイヤボンディングやバンプなどによって基板上に配置された周辺駆動回路、いわゆる、チップオングラス（ＣＯＧ）で接続されたＩＣチップ、または、ＴＡＢなどで接続されたＩＣチップを含んでいても良い。なお、表示装置は、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたフレキシブルプリントサーキット（ＦＰＣ）を含んでもよい。なお、表示装置は、フレキシブルプリントサーキット（ＦＰＣ）などを介して接続され、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配線基板（ＰＷＢ）を含んでいても良い。なお、表示装置は、偏光板または位相差板などの光学シートを含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、光センサなどを含んでいても良い。

なお、照明装置は、バックライトユニット、導光板、プリズムシート、拡散シート、反射シート、光源（ＬＥＤ、冷陰極管など）、冷却装置（水冷式、空冷式）などを有していても良い。

なお、発光装置とは、発光素子などを有している装置のことをいう。表示素子として発光素子を有している場合は、発光装置は、表示装置の具体例の一つである。

なお、反射装置とは、光反射素子、光回折素子、光反射電極などを有している装置のことをいう。

なお、液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、直視型、投写型、透過型、反射型、半透過型などがある。

なお、駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことを言う。例えば、ソース信号線から画素内への信号の入力を制御するトランジスタ（選択用トランジスタ、スイッチング用トランジスタなどと呼ぶことがある）、画素電極に電圧または電流を供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆動装置の一例である。さらに、ゲート信号線に信号を供給する回路（ゲートドライバ、ゲート線駆動回路などと呼ぶことがある）、ソース信号線に信号を供給する回路（ソースドライバ、ソース線駆動回路などと呼ぶことがある）などは、駆動装置の一例である。

なお、表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置などは、互いに重複して有している場合がある。例えば、表示装置が、半導体装置および発光装置を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有している場合がある。

本明細書で開示する発明の一態様により、トランジスタの劣化を低減することができる。

また、本明細書で開示する発明の一態様により、トランジスタの劣化に伴う回路の動作不良を抑制することができる。

また、本明細書で開示する発明の一態様により、トランジスタを有する回路の信頼性を向上させることができる。

半導体装置の一例を示す図。半導体装置及びその動作を説明する図。半導体装置及びその動作を説明する図。半導体装置及びその動作を説明する図。半導体装置の一例を示す図。半導体装置の動作の一例を説明する図。半導体装置の動作の一例を説明する図。半導体装置の動作の一例を説明する図。半導体装置の動作の一例を説明する図。半導体装置の動作の一例を説明する図。半導体装置の動作の一例を説明する図。半導体装置の一例を示す図。半導体装置の動作の一例を説明する図。半導体装置の動作の一例を説明する図。半導体装置の動作の一例を説明する図。半導体装置の一例を示す図。半導体装置の一例を示す図。半導体装置の一例を示す図。半導体装置の一例を示す図。半導体装置の一例を示す図。半導体装置の一例を示す図。半導体装置の一例を示す図。半導体装置の一例を示す図。半導体装置の一例を示す図。半導体装置の一例を示す図。半導体装置の一例を示す図。半導体装置の一例を示す図。半導体装置の使用形態を示す図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有する部分は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。

なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。

なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。

なお、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、基板、モジュール、装置、固体、液体、気体、動作方法、製造方法などが単数又は複数記載された図面（断面図、平面図、回路図、ブロック図、フローチャート、工程図、斜視図、立面図、配置図、タイミングチャート、構造図、模式図、グラフ、表、光路図、ベクトル図、状態図、波形図、写真、化学式など）または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。一例としては、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の一例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。別の一例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可能である。

なお、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。

なお、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。

なお、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。特に、端子の接続先が複数の場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。

なお、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。

（実施の形態１）
本実施の形態では、トランジスタを具備する半導体装置の一例に関して説明する。

本実施の形態で示す半導体装置は、トランジスタの劣化を低減するために、トランジスタが導通（Ｏｎ（オン））している期間に当該トランジスタを流れる電流の方向を入れ替える（反転させる）構成となっている。つまり、トランジスタが導通している期間に当該トランジスタの第１の端子と第２の端子（ソース又はドレインとなる端子）に加わる電圧の大小関係を任意の期間毎に入れ替えることにより、ソースとドレインを任意の期間毎に切り替える構成とする。以下に、具体的な回路構成及び動作について図面を参照して説明する。

本実施の形態で示す半導体装置は、配線１０１と配線１０３の間に設けられたトランジスタ１１１と、配線１０２と配線１０３の間に設けられたトランジスタ１１２とを少なくとも有している（図１（Ａ）参照）。

トランジスタ１１１は、ソース又はドレインの一方が配線１０１に電気的に接続され、他方が配線１０３に電気的に接続されている。トランジスタ１１１がオンすることにより、配線１０１に入力される信号（ＩＮ１）が配線１０３に供給される。トランジスタ１１２は、ソース又はドレインの一方が配線１０２に電気的に接続され、他方が配線１０３に電気的に接続されている。トランジスタ１１２がオンすることにより、配線１０２に入力される信号（ＩＮ２）が配線１０３に供給される。

つまり、配線１０３には、配線１０１に入力される信号（ＩＮ１）に対応する第１の信号、又は配線１０２に入力される信号（ＩＮ２）に対応する第２の信号が供給される。

例えば、第１の信号として高電位（ハイ（Ｈ）レベル信号）、第２の信号として低電位（ロウ（Ｌ）レベル信号）を用い、トランジスタ１１１及びトランジスタ１１２のオン又はオフを制御することにより、配線１０３にＨレベル信号又はＬレベル信号を選択的に出力できる。また、図２（Ａ）に示すように、配線１０３にトランジスタのゲートを接続し、配線１０３からＨレベル信号又はＬレベル信号を出力することにより、当該トランジスタのオン又はオフを制御することができる。

なお、図１では、トランジスタ１１１及びトランジスタ１１２は、Ｎチャネル型で設けた場合を示しているが、Ｐチャネル型で設けてもよい。又は、トランジスタ１１１とトランジスタ１１２の極性が異なっていてもよいし、各トランジスタをＣＭＯＳで設けてもよい。また、トランジスタ１１１は配線１０１と配線１０３との間のスイッチとして機能し、トランジスタ１１２は配線１０２と配線１０３との間のスイッチとして機能し得る（図１（Ｂ）参照）。

本実施の形態では、図１に示した構成において、トランジスタ１１１とトランジスタ１１２の少なくとも一方について、当該トランジスタを流れる電流の方向を入れ替える構成とする。つまり、トランジスタ１１１とトランジスタ１１２の少なくとも一方について、トランジスタのソース又はドレインとなる端子である第１の端子と第２の端子に加わる電圧の大小関係を任意の期間毎に入れ替える（ソースとドレインを入れ替える）構成とする。

特に、回路の動作時において、長い期間オン状態を維持するトランジスタについて、当該トランジスタを流れる電流の方向を入れ替える構成とすることが好ましい。例えば、図１（Ａ）において、トランジスタ１１２が長い期間オン状態を維持する場合には、少なくとも当該トランジスタ１１２を流れる電流の方向（Ａ方向又はＢ方向）を入れ替える構成とする。つまり、トランジスタ１１２の第１の端子と第２の端子に加わる電圧の大小関係を期間毎に入れ替える（ソースとドレインを入れ替える）構成とする。

以下に、具体的な動作方法に関して図２、図３を参照して説明する。

以下の説明においては、配線１０３にＮチャネル型のトランジスタ１２１のゲートが電気的に接続されている構成（例えば、配線１０３がゲート線として機能する場合）について説明する（図２（Ａ）参照）。また、配線１０２に入力する信号として、電位が所定の期間毎に変化する信号を用いることによって、トランジスタ１１２がオンしている期間に当該トランジスタ１１２を流れる電流の方向を入れ替える場合について説明する。

図２（Ｂ）〜（Ｆ）はそれぞれ、配線１０３に供給される信号（Ｏｕｔ）、配線１０１に入力される信号（ＩＮ１）、配線１０２に入力される信号（ＩＮ２）、トランジスタ１１１のゲートに入力される信号（ＩＮ３）、トランジスタ１１２のゲートに入力される信号（ＩＮ４）を示している。もちろん、これらの信号（ＩＮ１〜ＩＮ４）は一例であり、図２に示した信号に限られない。

まず、期間Ｔ１において、トランジスタ１１１のゲートに当該トランジスタ１１１をオンさせる信号（ＩＮ３）が入力される。その結果、トランジスタ１１１がオン状態となり、配線１０１に入力された信号（ＩＮ１）に対応する第１の信号（ここでは、Ｈレベル信号（トランジスタ１２１をオンさせる選択信号））がトランジスタ１１１を介して配線１０３に供給される。そして、配線１０３に接続されているトランジスタ１２１のゲートに選択信号が入力され、トランジスタ１２１がオンする（図３（Ａ）参照）。

期間Ｔ１において、トランジスタ１１１のゲートに入力される信号（ＩＮ３）の電位がＶ_Ｈの場合、トランジスタ１１１のしきい値をＶｔｈとすると、配線１０３に出力される信号の電位はＶ_Ｈ−Ｖｔｈとなる。配線１０３に出力される信号の電位をＶ_Ｈとするためには、期間Ｔ１においてトランジスタ１１１のゲートを浮遊状態とし、ブートストラップ動作を行うことによって、トランジスタ１１１のゲートに入力する信号（ＩＮ３）の電位をＶ_Ｈ＋Ｖｔｈより大きくすればよい。もちろん、配線１０３に出力される信号の電位をＶ_Ｈとするために、トランジスタ１１１のゲートに入力する信号（ＩＮ３）の電位をあらかじめＶ_Ｈ＋Ｖｔｈより大きくなるように設定（例えば、Ｖ_Ｈ＋Ｖｔｈ＋α）してもよい。

また、期間Ｔ１において、トランジスタ１１２は、非導通（オフ状態）となっている。但し、これに限定されず、配線１０３に選択信号が出力されるのであれば、トランジスタ１１２がオンとなっていてもよい。この場合、配線１０２に入力される信号（ＩＮ２）の電位がＶ_Ｈとなっていることが好ましい。

また、期間Ｔ１よりも前の期間において、トランジスタ１１１がオンしていてもよい。この場合には、配線１０１に入力される信号は、Ｌレベル信号になっていることが望ましい。

次に、期間Ｔ２になると、トランジスタ１１２のゲートに当該トランジスタ１１２をオンさせる信号（ＩＮ４）が入力される。このとき、トランジスタ１１２において、配線１０２に接続されている端子の電位（この場合、Ｖ_ＬＬ）は配線１０３に接続されている端子の電位（この場合、Ｖ_Ｈ）より低くなるため、配線１０２に接続されている端子がソースとなり、配線１０３に接続されている端子がドレインとなる。その結果、トランジスタ１１２において、ゲートとソース間の電位ＶｇｓＢ＝Ｖ_Ｈ−Ｖ_ＬＬがトランジスタ１１２のしきい値より大きくなるため、トランジスタ１１２がオン状態となり、配線１０２に入力された信号（ＩＮ２）に対応する第２の信号（ここでは、トランジスタ１２１をオフさせる非選択信号、電位Ｖ_ＬＬ）がトランジスタ１１２を介して配線１０３に供給される。

そして、配線１０３に接続されているトランジスタ１２１のゲートに非選択信号が供給され、トランジスタ１２１がオフする。なお、トランジスタ１１１は、期間Ｔ２において、オフ状態となっている。ただし、これに限定されず、ＩＮ１がＶ_ＬＬになるならトランジスタ１１１がオン状態となっていてもよい。

このように、期間Ｔ２では、トランジスタ１１２において、配線１０２に接続されている端子の電位が配線１０３に接続されている端子の電位より低くなることにより、配線１０２に接続されている端子がソースとなり、配線１０３に接続されている端子がドレインとなり、電流はドレインからソース（図２（Ａ）中Ｂ方向）に流れる（図３（Ｂ）参照）。

次に、期間Ｔ３になると、トランジスタ１１１はオフ状態を維持し、配線１０２に入力される信号（ＩＮ２）の電位がＶ_ＬＬからＶ_ＬＨ（Ｖ_ＬＬ＜Ｖ_ＬＨ）に変化する。このとき、トランジスタ１１２において、配線１０２に接続されている端子の電位（この場合、Ｖ_ＬＨ）が配線１０３に接続されている端子の電位（この場合、Ｖ_ＬＬ）より高くなるため、配線１０２に接続されている端子がドレインとなり、配線１０３に接続されている端子がソースとなる。トランジスタ１１２において、ゲートとソース間の電位ＶｇｓＡ＝Ｖ_Ｈ−Ｖ_ＬＨがトランジスタ１１２のしきい値より大きい状態を維持するため、トランジスタ１１２がオン状態を維持し、配線１０２に入力された信号（ＩＮ２）に対応する第２の信号（ここでは、トランジスタ１２１をオフさせる非選択信号、電位Ｖ_ＬＨ）がトランジスタ１１２を介して配線１０３に供給される。

そして、配線１０３に接続されているトランジスタ１２１のゲートには非選択信号が入力されるため、トランジスタ１２１がオフ状態を維持する。ここで、電位Ｖ_ＬＨと電位Ｖ_ＬＬは互いに異なり、且つトランジスタ１２１のゲートに印加されても当該トランジスタ１２１をオンさせない電位である。例えば、トランジスタ１２１のソース又はドレインにおいて最も低い電位をＶｍｉｎ、最も高い電圧をＶｍａｘ、トランジスタ１２１のしきい値電圧をＶｔｈとしたとき、Ｖ_ＬＨ−Ｖｍｉｎ＜Ｖｔｈ、Ｖ_Ｈ−Ｖｍａｘ＞Ｖｔｈを満たす関係とすればよい。

このように、期間Ｔ３では、トランジスタ１１２において、配線１０２に接続されている端子の電位が配線１０３に接続されている端子の電位より高くなることにより、配線１０２に接続されている端子がドレインとなり、配線１０３に接続されている端子がソースとなり、電流はドレインからソース（図２（Ａ）中Ａ方向）に流れる（図３（Ｃ）参照）。

続く期間Ｔｎ〜期間Ｔ（ｎ＋１）においては、期間Ｔ２〜期間Ｔ３の動作を繰り返すため、配線１０３には所定の期間毎に電位Ｖ_ＬＬと電位Ｖ_ＬＨが切り替わる第２の信号が供給され（ここでは、電位がＶ_ＬＨである信号、偶数の期間に電位がＶ_ＬＬである信号が供給される）、トランジスタ１２１はオフ状態を維持する。また、トランジスタ１１２は、オン状態を維持するが、電流の方向が入れ替わる構成となる（図３（Ｄ）（Ｅ）参照）。

つまり、本実施の形態では、Ｌレベル信号を出力し続けるトランジスタ１１２に、任意の期間毎に電位が変化するＬレベル信号（非選択信号）を入力することによって、トランジスタ１１２においてソース又はドレインとなる２つの端子の電圧の大小関係を入れ替え、トランジスタ１１２を流れる電流の方向を入れ替えている。

このように、トランジスタ１１２を流れる電流の方向を入れ替える（ソースとドレインを入れ替える）構成とすることにより、トランジスタ１２１を安定してオフさせるためにトランジスタ１１２を長い期間オン状態とする場合であっても、トランジスタ１１２のチャネル部（ドレイン端）での電界の集中を緩和し、トランジスタ１１２の劣化を低減することができる。その結果、トランジスタの劣化に伴う回路の動作不良を抑制し、信頼性を向上することができる。

特に、トランジスタとしてアモルファスシリコンや微結晶シリコン（マイクロクリスタル、ナノクリスタル）をチャネル形成領域とする場合には、回路の動作期間において長い期間オン状態を維持するトランジスタを図２、図３で示したように動作させることはトランジスタの劣化の低減に有効となる。なお、アモルファスシリコンや微結晶シリコン以外であっても、例えば、ポリシリコン、酸化物半導体（ＺｎＯ、ＩＧＺＯ（ＩｎＧａＺｎＯ）等）、有機半導体、カーボンナノチューブ等をチャネル形成領域とする場合であってもトランジスタの劣化の低減に有効となる。

なお、図２では、Ｌレベル信号として、電位がＶ_ＬＨからなる第１の電位と、電位がＶ_ＬＬからなる第２の電位（Ｖ_ＬＨ＞Ｖ_ＬＬ）が任意の期間毎に切り替わる信号を用いた場合を示したが、配線１０２に入力する信号は、互いに電位が異なる２種類の信号に限られない。トランジスタ１２１をオンさせない電位であれば、互いに異なる３種類以上の電位を組み合わせてトランジスタ１１２に入力してもよい。

また、上記図２では、配線１０２に電位がＶ_ＬＨからなる第１の電位と、電位がＶ_ＬＬからなる第２の電位を同じ期間交互に繰り返し入力する場合を示したが、第１の電位と第２の電位を入力する期間は任意に設定することができる。また、配線１０２に電位がＶ_ＬＨからなる第１の電位と、電位がＶ_ＬＬからなる第２の電位を同じ期間交互に繰り返し入力する場合であっても、その周期は任意に設定することができる。

また、図２で示した信号（ＩＮ１〜ＩＮ４）は一例に過ぎず、これに限られない。例えば、上記図２では配線１０１に一定電位の信号を入力する場合（例えば、配線１０１を電源線に接続する場合）を示したが、配線１０１に他の信号（例えば、クロック信号）を入力してもよい。また、上記図２では期間Ｔ２〜期間Ｔｎにおいて、トランジスタ１１１がオフ状態となる場合を示したが、配線１０１からＬレベル信号が供給される場合には、トランジスタ１１１をオン状態とする期間を設けてもよい。

また、期間Ｔ１において、トランジスタ１１２のゲートに入力する信号（ＩＮ４）の電位をＶ_ＬＬとした場合を示したが、トランジスタ１１２がオフとなるのであればこれに限られない。例えば、トランジスタ１１２のゲートに入力する信号（ＩＮ４）の電位としてＶ_ＬＬより低い電位としてもよい。この場合、トランジスタ１１２がオフの際に、Ｖｇｓを０Ｖより小さくすることができるため、当該トランジスタ１１２の劣化を効果的に抑制することができる。

また、上記図２では、期間Ｔ２〜期間Ｔｎにおいて、トランジスタ１１２がオン状態を維持する場合を示したが、これに限られない。例えば、期間Ｔ２〜期間Ｔｎのある期間においてトランジスタ１１２をオフとする構成としてもよい。つまり、トランジスタ１１２がオンしている期間とオフしている期間を組み合わせ、さらに、オンしている期間では当該トランジスタ１１２を流れる電流の向きを入れ替える構成とする。この場合、トランジスタ１１２の劣化をより効果的に抑制することができる。なお、トランジスタ１１２をオフする期間において配線１０２と配線１０３の電位は等しくてもよいし、異なっていてもよい。また、トランジスタ１１２をオフとする期間は特に限定されないが、制御のしやすさからトランジスタ１１２をオンする期間とオフする期間をほぼ等しくすることが好ましい。

また、本実施の形態で示す半導体装置は、上述したように、トランジスタ１１１のゲートを一時的に浮遊状態とすることによって、トランジスタ１１１のゲートとソース間の容量結合を利用するブートストラップ動作を適用した回路構成とすることができる。この場合、図１（Ｃ）に示すように、トランジスタ１１１のゲートと、ソース又はドレインの一方の間に容量素子１１５を設けた構成としてもよい。容量素子１１５を設けることにより、安定してブートストラップ動作を行うことができる。なお、トランジスタ１１１のゲートと、ソース又はドレインとの間に十分な寄生容量が生じる場合には、容量素子１１５を設けずにブートストラップ動作を行うことも可能である。

また、本実施の形態では、Ｌレベル信号を出力し続けるトランジスタ１１２を流れる電流の方向を入れ替える構成を例に挙げたが、トランジスタ１１１がＬレベル信号を出力し続ける場合には、トランジスタ１１１を流れる電流の方向を入れ替える構成とすればよい。この場合、配線１０１に入力する信号（ＩＮ１）として、電位がＶ_ＬＨからなる第１の電位と、電位がＶ_ＬＬからなる第２の電位（Ｖ_ＬＨ＞Ｖ_ＬＬ）が任意の期間毎に切り替わる信号を用いることができる。

また、トランジスタ１１２（又はトランジスタ１１１）がＨレベル信号を出力し続ける場合には、当該トランジスタ１１２（又はトランジスタ１１１）を流れる電流の方向を入れ替える構成とすればよい。この場合、配線１０２（又は配線１０１）に入力する信号として、電位がＶ_ＨＨからなる第１の電位と、電位がＶ_ＨＬからなる第２の電位（Ｖ_ＨＨ＞Ｖ_ＨＬ）が任意の期間に切り替わる信号を用いることができる。

もちろん、トランジスタ１１１とトランジスタ１１２の双方において、電流の方向が入れ替わる構成としてもよい。例えば、トランジスタ１１１を介して配線１０１から配線１０３にＨレベル信号が供給され、トランジスタ１１２を介して配線１０２から配線１０３にＬレベル信号が供給される場合、配線１０１に入力する信号（ＩＮ１）として電位がＶ_ＨＨからなる第１の電位と、電位がＶ_ＨＬからなる第２の電位が任意の期間毎に切り替わる信号を用い、配線１０２に入力する信号（ＩＮ２）として電位がＶ_ＬＨからなる第１の電位と、電位がＶ_ＬＬからなる第２の電位が任意の期間毎に切り替わる信号を用いることができる。

また、本実施の形態では、トランジスタ１１１、トランジスタ１１２及びトランジスタ１２１をＮチャネル型のトランジスタで設けた場合を示したが、Ｐチャネル型のトランジスタで設けてもよい（図４（Ａ）〜（Ｆ）参照）。Ｐチャネル型のトランジスタで設けた場合には、配線１０２に入力する信号として、電位がＶ_ＨＨからなる第１の電位と、電位がＶ_ＨＬからなる第２の電位（Ｖ_ＨＨ＞Ｖ_ＨＬ）が任意の期間に切り替わる信号を用いることによって、トランジスタ１１２を流れる電流の方向が入れ替わるように動作させることができる。その結果、トランジスタ１１２の劣化を低減し回路の動作不良を抑制することができる。なお、図４では、トランジスタ１１１、トランジスタ１１２及びトランジスタ１２１をＰチャネル型のトランジスタで設けた場合を示したが、トランジスタ１２１をＮチャネル型のトランジスタで設けてもよい。

なお、本実施の形態で示した構成は、本明細書で示した他の構成（他の実施の形態で示した構成を含む）と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態では、上記実施の形態と異なる構成を有する半導体装置の一例に関し図面を参照して説明する。

本実施の形態で示す半導体装置は、配線１０１と配線１０３の間に設けられたトランジスタ１１１と、配線１０２と配線１０３の間に互いに並列して設けられた複数のトランジスタ１１２ａ、１１２ｂとを少なくとも具備している（図５（Ａ）参照）。つまり、図５（Ａ）に示す構成は、図１で示した構成にトランジスタ１１２ｂを追加した構成となっている（図５のトランジスタ１１２ａが図１のトランジスタ１１２に対応している）。なお、図５（Ａ）では、２個のトランジスタ（トランジスタ１１２ａ、１１２ｂ）を並列して設けた場合を示したが、トランジスタの数は３個以上設けてもよい。

トランジスタ１１２ａ、１１２ｂは、ソース又はドレインの一方が配線１０２に電気的に接続され、他方が配線１０３に接続されており、互いに並列に設けられている。そのため、トランジスタ１１２ａ、１１２ｂの少なくとも一方がオンすることにより、配線１０２に入力される信号（ＩＮ２）が配線１０３に供給される。

配線１０３には、配線１０１に入力される信号（ＩＮ１）に対応する第１の信号、又は配線１０２に入力される信号（ＩＮ２）に対応する第２の信号が供給される。

なお、図５では、トランジスタ１１１、トランジスタ１１２ａ、１１２ｂは、Ｎチャネル型で設けた場合を示しているが、Ｐチャネル型で設けてもよいし、ＣＭＯＳで設けてもよい。また、トランジスタ１１１は、配線１０１と配線１０３との間のスイッチとして機能し、トランジスタ１１２ａ、１１２ｂは配線１０２と配線１０３との間のスイッチとして機能する（図５（Ｂ）参照）。

本実施の形態では、並列に設けられた複数のトランジスタ（図５では、トランジスタ１１２ａ、１１２ｂ）のオンとオフを交互に行う。そして、複数のトランジスタを流れる電流の方向を入れ替える構成（トランジスタのソース又はドレインとなる端子に加わる電圧の大小関係を期間毎に入れ替える（ソースとドレインを入れ替える）構成）とする。つまり、並列に設けられた複数のトランジスタのオンとオフとを制御する。そして、複数のトランジスタを流れる電流の方向を制御することにより、トランジスタのチャネル部（ドレイン端）での電界の集中を緩和し劣化を低減する。

以下に、具体的な動作方法に関して図面を参照して説明する。

［ＩＮ２の周期がＩＮ４、ＩＮ５の周期より小さい場合の動作］
図６（Ａ）〜（Ｆ）はそれぞれ、配線１０３から出力される信号（Ｏｕｔ）、配線１０１に入力される信号（ＩＮ１）、配線１０２に入力される信号（ＩＮ２）、トランジスタ１１１のゲートに入力される信号（ＩＮ３）、トランジスタ１１２ａのゲートに入力される信号（ＩＮ４）、トランジスタ１１２ｂのゲートに入力される信号（ＩＮ５）を示している。図６では、配線１０２に入力される信号（ＩＮ２）の周期がトランジスタ１１２ａ、１１２ｂのゲートに入力される信号（ＩＮ４、ＩＮ５）の１／２である場合を示している。もちろん、入力される信号（ＩＮ１〜ＩＮ５）は一例であり、これらに限定されるものでない。

また、図６（Ｇ）は、トランジスタ１１２ａ、トランジスタ１１２ｂの電流の流れる向きを示しており、Ａ_１、Ａ_２、Ｂ_１、Ｂ_２はそれぞれ図５に示した方向に対応している。また、トランジスタがオフして電流が流れない期間は×で示している。

まず、期間Ｔ１において、トランジスタ１１１のゲートに当該トランジスタ１１１をオンさせる信号（ＩＮ３）が入力される。その結果、トランジスタ１１１がオン状態となり、配線１０１に入力された信号（ＩＮ１）に対応する第１の信号（ここでは、Ｈレベル信号（選択信号））がトランジスタ１１１を介して配線１０３に供給される。配線１０３にトランジスタ１２１のゲートが接続されている場合（図５（Ｃ）参照）には、当該配線１０３に接続されているトランジスタ１２１のゲートに選択信号が入力され、トランジスタ１２１がオンする。

期間Ｔ１において、トランジスタ１１１のゲートに入力される信号（ＩＮ３）の電位がＶ_Ｈの場合、トランジスタ１１１のしきい値をＶｔｈとすると、配線１０３に出力される信号の電位はＶ_Ｈ−Ｖｔｈとなる。この場合、配線１０３に出力される信号の電位をＶ_Ｈとするためには、期間Ｔ１においてトランジスタ１１１のゲートを浮遊状態とし、ブートストラップ動作を行う構成とすればよい。もちろん、配線１０３に出力される信号の電位をＶ_Ｈとするために、トランジスタ１１１のゲートに入力する信号（ＩＮ３）の電位をあらかじめＶ_Ｈ＋Ｖｔｈ以上に設定してもよい。

また、期間Ｔ１において、トランジスタ１１２ａ、１１２ｂは、オフ状態となっている。但し、これに限定されず、配線１０３に選択信号が出力されるのであれば、トランジスタ１１２ａ、１１２ｂがオンとなっていてもよい。この場合、配線１０２に入力される信号（ＩＮ２）の電位がＶ_Ｈとなっていることが好ましい。

次に、期間Ｔ２になると、トランジスタ１１２ａのゲートに当該トランジスタ１１２ａをオンさせる信号（ＩＮ４）が入力される。このとき、トランジスタ１１２ａにおいて、配線１０２に接続されている端子の電位（この場合、Ｖ_ＬＬ）が配線１０３に接続されている端子の電位（この場合、Ｖ_Ｈ）より低くなるため、配線１０２に接続されている端子がソースとなり、配線１０３に接続されている端子がドレインとなる。その結果、トランジスタ１１２ａにおいて、ゲートとソース間の電位ＶｇｓＢ＝Ｖ_Ｈ−Ｖ_ＬＬがトランジスタ１１２ａのしきい値より大きくなるため、トランジスタ１１２ａがオン状態となり、配線１０２に入力された信号（ＩＮ２）に対応する電位がＶ_ＬＬの第２の信号（非選択信号）がトランジスタ１１２ａを介して配線１０３に供給される。

配線１０３にトランジスタ１２１のゲートが接続されている場合には、当該配線１０３に接続されているトランジスタ１２１のゲートに非選択信号が入力され、トランジスタ１２１がオフする。

続いて、期間Ｔ２の後半になると、配線１０２に入力される信号（ＩＮ２）の電位が変化（ここでは、Ｖ_ＬＬからＶ_ＬＨに変化）する。このとき、トランジスタ１１２ａにおいて、配線１０２に接続されている端子の電位（この場合、Ｖ_ＬＨ）が配線１０３に接続されている端子の電位（この場合、Ｖ_ＬＬ）より高くなるため、配線１０２に接続されている端子がドレインとなり、配線１０３に接続されている端子がソースとなる。その結果、トランジスタ１１２ａにおいて、ゲートとソース間の電位ＶｇｓＡ＝Ｖ_Ｈ−Ｖ_ＬＬがトランジスタ１１２ａのしきい値より大きくなるため、トランジスタ１１２ａがオン状態を維持し、配線１０２に入力された信号（ＩＮ２）に対応する電位がＶ_ＬＨの第２の信号（非選択信号）がトランジスタ１１２ａを介して配線１０３に供給される。

配線１０３にトランジスタ１２１のゲートが接続されている場合には、当該配線１０３に接続されているトランジスタ１２１のゲートに非選択信号が入力されるため、トランジスタ１２１はオフを維持する。

このように、期間Ｔ２の前半では、トランジスタ１１２ａにおいて、配線１０２に接続されている端子の電位が配線１０３に接続されている端子の電位より低くなることにより、配線１０２に接続されている端子がソースとなり、配線１０３に接続されている端子がドレインとなり、電流はドレインからソース（図５中Ｂ_１方向）に流れる。一方、期間Ｔ２の後半では、トランジスタ１１２ａにおいて、配線１０２に接続されている端子の電位が配線１０３に接続されている端子の電位より高くなることにより、配線１０２に接続されている端子がドレインとなり、配線１０３に接続されている端子がソースとなり、電流はドレインからソース（図５中Ａ_１方向）に流れる。

次に、期間Ｔ３になると、トランジスタ１１２ａがオフし、トランジスタ１１２ｂのゲートに当該トランジスタ１１２ｂをオンさせる信号（ＩＮ５）が入力される。このとき、トランジスタ１１２ｂにおいて、配線１０２に接続されている端子の電位（この場合、Ｖ_ＬＬ）が配線１０３に接続されている端子の電位（この場合、Ｖ_ＬＨ）より低くなるため、配線１０２に接続されている端子がソースとなり、配線１０３に接続されている端子がドレインとなる。その結果、トランジスタ１１２ｂにおいて、ゲートとソース間の電位ＶｇｓＢ＝Ｖ_Ｈ−Ｖ_ＬＬがトランジスタ１１２ｂのしきい値より大きくなるため、トランジスタ１１２ｂがオン状態となり、配線１０２に入力された信号（ＩＮ２）に対応する電位Ｖ_ＬＬの第２の信号（非選択信号）がトランジスタ１１２ｂを介して配線１０３に供給される。

続いて、期間Ｔ３の後半になると、配線１０２に入力される信号（ＩＮ２）の電位が変化（ここでは、Ｖ_ＬＬからＶ_ＬＨに変化）する。このとき、トランジスタ１１２ｂにおいて、配線１０２に接続されている端子の電位（この場合、Ｖ_ＬＨ）が配線１０３に接続されている端子の電位（この場合、Ｖ_ＬＬ）より高くなるため、配線１０２に接続されている端子がドレインとなり、配線１０３に接続されている端子がソースとなる。その結果、トランジスタ１１２ｂにおいて、ゲートとソース間の電位ＶｇｓＡ＝Ｖ_Ｈ−Ｖ_ＬＬがトランジスタ１１２ｂのしきい値より大きくなるため、トランジスタ１１２ｂがオン状態を維持し、配線１０２に入力された信号（ＩＮ２）に対応する電位Ｖ_ＬＨの第２の信号（非選択信号）がトランジスタ１１２ｂを介して配線１０３に供給される。

このように、期間Ｔ３の前半では、トランジスタ１１２ｂにおいて、配線１０２に接続されている端子の電位が配線１０３に接続されている端子の電位より低くなることにより、配線１０２に接続されている端子がソースとなり、配線１０３に接続されている端子がドレインとなり、電流はドレインからソース（図５中Ｂ_２方向）に流れる。一方、期間Ｔ３の後半では、トランジスタ１１２ｂにおいて、配線１０２に接続されている端子の電位が配線１０３に接続されている端子の電位より高くなることにより、配線１０２に接続されている端子がドレインとなり、配線１０３に接続されている端子がソースとなり、電流はドレインからソース（図５中Ａ_２方向）に流れる。

続く期間Ｔ４〜期間Ｔｎにおいては、期間Ｔ２又は期間Ｔ３と同様の動作を行う。

期間Ｔ３〜期間Ｔｎにおいて、トランジスタ１１２ａがオンのとき、オンしている期間のうち前半の期間に配線１０２から電位がＶ_ＬＬである第２の信号が配線１０３に供給され、オンしている期間のうち後半の期間に配線１０２から電位がＶ_ＬＨである第２の信号が配線１０３に供給される。そのため、トランジスタ１１２ａがオンしている期間のうち前半の期間は、配線１０２に接続されている端子がソースとなり、配線１０３に接続されている端子がドレインとなり、電流はドレインからソース（図５中Ｂ_１方向）に流れる。また、トランジスタ１１２ａがオンしている期間のうち後半の期間は、配線１０２に接続されている端子がドレインとなり、配線１０３に接続されている端子がソースとなり、電流はドレインからソース（図５中Ａ_１方向）に流れる。

また、トランジスタ１１２ａがオンしている期間（トランジスタ１１２ｂがオフしている期間）のうち後半の期間は、配線１０２の電位がＶ_ＬＨとなるため、トランジスタ１１２ｂにおいてゲートとソース間電圧（Ｖｇｓ）が負（Ｖｇｓ＜０Ｖ）となる。このように、トランジスタ１１２ｂにおいて、ゲートとソース間電圧（Ｖｇｓ）が負（Ｖｇｓ＜０Ｖ）となる期間を設けることにより、トランジスタの劣化を効果的に抑制することができる。

期間Ｔ３〜期間Ｔｎにおいて、トランジスタ１１２ｂがオンのとき、オンしている期間のうち前半の期間に配線１０２から電位がＶ_ＬＬである第２の信号が配線１０３に供給され、オンしている期間のうち後半の期間に配線１０２から電位がＶ_ＬＨである第２の信号が配線１０３に供給される。そのため、トランジスタ１１２ｂがオンしている期間のうち前半の期間は、配線１０２に接続されている端子がソースとなり、配線１０３に接続されている端子がドレインとなり、電流はドレインからソース（図５中Ｂ_２方向）に流れる。また、トランジスタ１１２ｂがオンしている期間のうち後半の期間は、配線１０２に接続されている端子がドレインとなり、配線１０３に接続されている端子がソースとなり、電流はドレインからソース（図５中Ａ_２方向）に流れる。

また、トランジスタ１１２ｂがオンしている期間（トランジスタ１１２ａがオフしている期間）のうち後半の期間は、配線１０２の電位がＶ_ＬＨとなるため、トランジスタ１１２ａにおいてゲートとソース間電圧（Ｖｇｓ）が負（Ｖｇｓ＜０Ｖ）となる。このように、トランジスタ１１２ａにおいて、ゲートとソース間電圧（Ｖｇｓ）が負（Ｖｇｓ＜０Ｖ）となる期間を設けることにより、トランジスタの劣化を効果的に抑制することができる。

このように、並列に設けられた複数のトランジスタのオンとオフを交互に行い、トランジスタがオンしている期間に当該トランジスタを流れる電流の方向を入れ替える（トランジスタの第１の端子と第２の端子（ソース又はドレインとなる端子）に加わる電圧の大小関係を期間毎に入れ替える（ソースとドレインを入れ替える））構成とすることにより、トランジスタのチャネル部（ドレイン端）での電界の集中を緩和し劣化を低減することができる。その結果、トランジスタの劣化に伴う回路の動作不良を抑制し、信頼性を向上することができる。

また、図６に示すようにトランジスタ１１２ａ、トランジスタ１１２ｂにおいて、オンする期間とオフする期間をほぼ等しくすることが制御のしやすさの点から好ましい。この場合、トランジスタ１１２ａ、トランジスタ１１２ｂがオンしている期間のうち半分の期間毎にトランジスタを流れる電流の向きを変えることができる。

なお、図６では、並列に設けられた複数のトランジスタ（トランジスタ１１２ａ、トランジスタ１１２ｂ）が交互にオンとオフする場合を示したが、トランジスタ１１２ａとトランジスタ１１２ｂのオンとオフの期間が一部重なるように動作させてもよい。つまり、トランジスタ１１２ａとトランジスタ１１２ｂの双方がオンしている期間や双方がオフしている期間を設けてもよい。

また、図６では、配線１０２に入力される信号（ＩＮ２）の周期がトランジスタ１１２ａ、１１２ｂのゲートに入力される信号（ＩＮ４、ＩＮ５）の１／２である場合を示したがこれに限られず、１／２より小さくてもよいし大きくてもよい。また、図６において、配線１０２に入力される信号（ＩＮ２）の位相をずらしてもよく、例えば、配線１０２に入力される信号（ＩＮ２）を１／２又は１／４周期だけ位相をずらしてもよい。

また、図５に示した構造の動作において、配線１０２に入力される信号（ＩＮ２）の周期はトランジスタ１１２ａ、１１２ｂのゲートに入力される信号（ＩＮ４、ＩＮ５）の周期より小さい場合に限られない。以下に、配線１０２に入力される信号（ＩＮ２）の周期がトランジスタ１１２ａ、１１２ｂのゲートに入力される信号（ＩＮ４、ＩＮ５）の周期と同じ場合、大きい場合について図面を参照して説明する。

［ＩＮ２の周期がＩＮ４、ＩＮ５の周期より大きい場合の動作］
以下の説明において、図７、図８の（Ａ）〜（Ｆ）はそれぞれ、配線１０３から出力される信号（Ｏｕｔ）、配線１０１に入力される信号（ＩＮ１）、配線１０２に入力される信号（ＩＮ２）、トランジスタ１１１のゲートに入力される信号（ＩＮ３）、トランジスタ１１２ａのゲートに入力される信号（ＩＮ４）、トランジスタ１１２ｂのゲートに入力される信号（ＩＮ５）を示している。図７、図８では、配線１０２に入力される信号（ＩＮ２）の周期がトランジスタ１１２ａ、１１２ｂのゲートに入力される信号（ＩＮ４、ＩＮ５）より大きい場合（ＩＮ２の周期がＩＮ４、ＩＮ５の周期の２倍の場合）を示している。もちろん、入力される信号（ＩＮ１〜ＩＮ５）は一例であり、これらに限定されるものでない。

また、図７、図８の（Ｇ）は、トランジスタ１１２ａ、トランジスタ１１２ｂの電流の流れる向きを示しており、Ａ_１、Ａ_２、Ｂ_１、Ｂ_２はそれぞれ図５に示した方向に対応している。また、トランジスタがオフして電流が流れない期間は×で示している。また、トランジスタがオンしているが電流が流れない期間は−で示している。

まず、期間Ｔ１において、トランジスタ１１１のゲートにトランジスタ１１１をオンさせる信号（ＩＮ３）が入力される。ここでは、上記図６の期間Ｔ１と同様に動作する。

次に、期間Ｔ２になると、トランジスタ１１２ａのゲートに当該トランジスタ１１２ａをオンさせる信号（ＩＮ４）が入力される。このとき、トランジスタ１１２ａにおいて配線１０２に接続されている端子の電位（この場合、Ｖ_ＬＬ）は配線１０３に接続されている端子の電位（この場合、Ｖ_Ｈ）より低くなるため、配線１０２に接続されている端子がソースとなり、配線１０３に接続されている端子がドレインとなる。その結果、トランジスタ１１２ａにおいて、ゲートとソース間の電位ＶｇｓＢ＝Ｖ_Ｈ−Ｖ_ＬＬがトランジスタ１１２ａのしきい値より大きくなるため、トランジスタ１１２ａがオン状態となり、配線１０２に入力された信号（ＩＮ２）に対応する電位がＶ_ＬＬの第２の信号（非選択信号）がトランジスタ１１２ａを介して配線１０３に供給される。

配線１０３にトランジスタ１２１のゲートが接続されている場合（図５（Ｃ）参照）には、当該配線１０３に接続されているトランジスタ１２１のゲートに非選択信号が入力され、トランジスタ１２１がオフする。

このように、期間Ｔ２では、トランジスタ１１２ａにおいて、配線１０２に接続されている端子の電位が配線１０３に接続されている端子の電位より低くなることにより、配線１０２に接続されている端子がソースとなり、配線１０３に接続されている端子がドレインとなり、電流はドレインからソース（図５中Ｂ_１方向）に流れる。

次に、期間Ｔ３になると、トランジスタ１１２ａのゲートに当該トランジスタ１１２ａをオフさせる信号（ＩＮ４）が入力され、トランジスタ１１２ｂのゲートに当該トランジスタ１１２ｂをオンさせる信号（ＩＮ５）が入力され、トランジスタ１１２ａとトランジスタ１１２ｂのオンとオフが入れ替わる。このとき、トランジスタ１１２ｂにおいて、配線１０２に接続されている端子の電位（この場合、Ｖ_ＬＨ）が配線１０３に接続されている端子の電位（この場合、Ｖ_ＬＬ）より高くなるため、配線１０２に接続されている端子がドレインとなり、配線１０３に接続されている端子がソースとなる。その結果、トランジスタ１１２ｂにおいて、ゲートとソース間の電位ＶｇｓＡ＝Ｖ_Ｈ−Ｖ_ＬＬがトランジスタ１１２ｂのしきい値より大きくなるため、トランジスタ１１２ｂがオン状態となり、配線１０２に入力された信号（ＩＮ２）に対応する電位がＶ_ＬＨの第２の信号（非選択信号）がトランジスタ１１２ｂを介して配線１０３に供給される。

このように、期間Ｔ３では、トランジスタ１１２ｂにおいて、配線１０３に接続されている端子の電位が配線１０２に接続されている端子の電位より低くなることにより、配線１０３に接続されている端子がソースとなり、配線１０２に接続されている端子がドレインとなり、電流はドレインからソース（図５中Ａ_２方向）に流れる。

また、期間Ｔ３では、トランジスタ１１２ａにおいて、ゲートとソース間電圧（Ｖｇｓ）が負（Ｖｇｓ＜０Ｖ）となる。このように、トランジスタ１１２ａにおいて、ゲートとソース間電圧（Ｖｇｓ）が負（Ｖｇｓ＜０Ｖ）となる期間を設けることにより、Ｖｇｓ＝０Ｖとなる場合と比較してトランジスタの劣化を効果的に抑制することができる。

次に、期間Ｔ４になると、トランジスタ１１２ａのゲートに当該トランジスタ１１２ａをオンさせる信号（ＩＮ４）が入力され、トランジスタ１１２ｂのゲートに当該トランジスタ１１２ｂをオフさせる信号（ＩＮ５）が入力され、トランジスタ１１２ａとトランジスタ１１２ｂのオンとオフが入れ替わる。また、配線１０２の電位がＶ_ＬＨを保持するため、配線１０３の電位もＶ_ＬＨを維持する。従って、トランジスタ１１２ａにおいては、配線１０２に接続されている端子の電位と配線１０３に接続されている端子の電位とが等しくなるため、トランジスタ１１２ａには電流は流れない。

次に、期間Ｔ５になると、トランジスタ１１２ａのゲートに当該トランジスタ１１２ａをオフさせる信号（ＩＮ４）が入力され、トランジスタ１１２ｂのゲートに当該トランジスタ１１２ｂをオンさせる信号（ＩＮ５）が入力され、トランジスタ１１２ａとトランジスタ１１２ｂのオンとオフが入れ替わる。このとき、トランジスタ１１２ｂにおいて、配線１０２に接続されている端子の電位（この場合、Ｖ_ＬＬ）が配線１０３に接続されている端子の電位（この場合、Ｖ_ＬＨ）より低くなるため、配線１０２に接続されている端子がソースとなり、配線１０３に接続されている端子がドレインとなる。その結果、トランジスタ１１２ｂにおいて、ゲートとソース間の電位ＶｇｓＢ＝Ｖ_Ｈ−Ｖ_ＬＬがトランジスタ１１２ｂのしきい値より大きくなるため、トランジスタ１１２ｂがオン状態となり、配線１０２に入力された信号（ＩＮ２）に対応する電位がＶ_ＬＬの第２の信号（非選択信号）がトランジスタ１１２ｂを介して配線１０３に供給される。

このように、期間Ｔ５では、トランジスタ１１２ｂにおいて、配線１０２に接続されている端子の電位が配線１０３に接続されている端子の電位より低くなることにより、配線１０２に接続されている端子がソースとなり、配線１０３に接続されている端子がドレインとなり、電流はドレインからソース（図５中Ｂ_２方向）に流れる。

続く期間Ｔ６〜期間Ｔｎにおいては、期間Ｔ２〜期間Ｔ５の動作を繰り返すため、トランジスタ１１１はオフ状態を維持し、トランジスタ１１２ａ、１１２ｂは交互にオンとなり、配線１０３には電位Ｖ_ＬＨと、電位Ｖ_ＬＬが任意の期間毎に切り替わる信号が入力される。そのため、配線１０３にトランジスタ１２１のゲートが接続されている場合には、当該トランジスタ１２１が安定してオフ状態を維持する。

なお、図７に示した動作方法では、トランジスタ１１２ａを流れる電流の方向を入れ替える（ソースとドレインを入れ替える）ことができない。従って、ある期間毎に、配線１０２に入力される信号（ＩＮ２）の周期をずらし、トランジスタ１１２ａを流れる電流の方向を入れ替える構成とすることが好ましい。

図８は、配線１０２に入力される信号（ＩＮ２）をずらすことにより、トランジスタ１１２ａを流れる電流の方向を入れ替える構成とした場合を示している。図８に示した動作では、トランジスタ１１２ｂを流れる電流の方向を入れ替える（ソースとドレインを入れ替える）ことができない。従って、回路の動作時において、図７に示した動作と図８に示した動作を期間毎に切り替えることによって、配線１０２に入力される信号（ＩＮ２）の周期をトランジスタ１１２ａ、１１２ｂのゲートに入力される信号（ＩＮ４、ＩＮ５）より大きくした場合であってもトランジスタ１１２ａ及びトランジスタ１１２ｂの劣化を低減することができる。

図７、図８では、並列に設けられた複数のトランジスタ（トランジスタ１１２ａ、トランジスタ１１２ｂ）が交互にオンとオフする場合を示したが、トランジスタ１１２ａとトランジスタ１１２ｂのオンとオフの期間が一部重なるように動作させてもよい。つまり、トランジスタ１１２ａとトランジスタ１１２ｂの双方がオンしている期間や双方がオフしている期間を設けてもよい。

また、図７、図８では、配線１０２に入力される信号（ＩＮ２）の周期がトランジスタ１１２ａ、１１２ｂのゲートに入力される信号（ＩＮ４、ＩＮ５）の２倍である場合を示したがこれに限られず、２倍より小さくてもよいし大きくてもよい。

［ＩＮ２の周期がＩＮ４、ＩＮ５の周期と等しい場合の動作］
以下の説明において、図９、図１０の（Ａ）〜（Ｆ）はそれぞれ、配線１０３から出力される信号（Ｏｕｔ）、配線１０１に入力される信号（ＩＮ１）、配線１０２に入力される信号（ＩＮ２）、トランジスタ１１１のゲートに入力される信号（ＩＮ３）、トランジスタ１１２ａのゲートに入力される信号（ＩＮ４）、トランジスタ１１２ｂのゲートに入力される信号（ＩＮ５）を示している。図９、図１０では、配線１０２に入力される信号（ＩＮ２）の周期がトランジスタ１１２ａ、１１２ｂのゲートに入力される信号（ＩＮ４、ＩＮ５）の周期と等しい場合を示している。もちろん、入力される信号（ＩＮ１〜ＩＮ５）は一例であり、これらに限定されるものでない。

また、図９、図１０の（Ｇ）は、トランジスタ１１２ａ、トランジスタ１１２ｂの電流の流れる向きを示しており、Ａ_１、Ａ_２、Ｂ_１、Ｂ_２はそれぞれ図５に示した方向に対応している。また、トランジスタがオフして電流が流れない期間は×で示している。また、トランジスタがオンしているが電流が流れない期間は−で示している。

本実施の形態では、図９に示す動作と図１０に示す動作を任意の期間毎に交互に行うことにより、トランジスタを動作させる。

まず、ある期間Ｔｘ１〜Ｔｘｎでは、トランジスタ１１２ａがオンのときに配線１０２から電位がＶ_ＬＬである第２の信号が配線１０３に供給され、トランジスタ１１２ｂがオンのときに配線１０２から電位がＶ_ＬＨである第２の信号が配線１０３に供給される（図９参照）。

そのため、期間Ｔｘ１〜期間Ｔｘｎでは、トランジスタ１１２ａがオンのとき、トランジスタ１１２ａにおいて配線１０２に接続されている端子がソースとなり、配線１０３に接続されている端子がドレインとなり、電流はドレインからソース（図５中Ｂ_１方向）に流れる。また、トランジスタ１１２ｂがオンのとき、トランジスタ１１２ｂにおいて配線１０３に接続されている端子がソースとなり、配線１０２に接続されている端子がドレインとなり、電流はドレインからソース（図５中Ａ_２方向）に流れる。また、トランジスタ１１２ａがオフの場合に、当該トランジスタ１１２ａにおいてゲートとソース間電圧（Ｖｇｓ）を負（Ｖｇｓ＜０Ｖ）とすることができるため、Ｖｇｓ＝０Ｖとなる場合と比較してトランジスタの劣化を効果的に抑制することができる。

なお、トランジスタ１１２ａ、トランジスタ１１２ｂにおいて、電流が流れることにより、配線１０２に接続されている端子の電位と配線１０３に接続されている端子の電位が等しくなった場合には、ソースとドレインの区別がなくなる。

別の期間Ｔｙ１〜期間Ｔｙｎでは、トランジスタ１１２ａがオンのときに配線１０２から電位がＶ_ＬＨである第２の信号が配線１０３に供給され、トランジスタ１１２ｂがオンのときに配線１０２から電位がＶ_ＬＬである第２の信号が配線１０３に供給される（図１０参照）。

そのため、期間Ｔｙ１〜期間Ｔｙｎでは、トランジスタ１１２ａがオンのとき、トランジスタ１１２ａにおいて配線１０２に接続されている端子がドレインとなり、配線１０３に接続されている端子がソースとなり、電流はドレインからソース（図５中Ａ_１方向）に流れる。また、トランジスタ１１２ｂがオンのとき、トランジスタ１１２ｂにおいて配線１０３に接続されている端子がドレインとなり、配線１０２に接続されている端子がソースとなり、電流はドレインからソース（図５中Ｂ_２方向）に流れる。また、トランジスタ１１２ｂがオフの場合に、当該トランジスタ１１２ｂにおいてゲートとソース間電圧（Ｖｇｓ）を負（Ｖｇｓ＜０Ｖ）とすることができるため、Ｖｇｓ＝０Ｖとなる場合と比較してトランジスタの劣化を効果的に抑制することができる。

従って、任意の期間毎に、配線１０２に入力される信号（ＩＮ２）の周期をずらし（例えば、反転させ）、図９の動作と図１０の動作を組み合わせて行うことにより（例えば、図１１参照）、トランジスタ１１２ａ、トランジスタ１１２ｂをそれぞれ流れる電流の方向を入れ替える（トランジスタのソース又はドレインとなる端子に加わる電圧の大小関係を期間毎に入れ替える（ソースとドレインを入れ替える））構成とすることができる。その結果、トランジスタ１１２ａ及びトランジスタ１１２ｂのチャネル部（ドレイン端）での電界の集中を緩和し劣化を低減することができる。さらに、並列に設けられた複数のトランジスタ（トランジスタ１１２ａ、トランジスタ１１２ｂ）のオンとオフを交互に行うことによって、トランジスタの劣化を抑制することができる。

任意の期間としては、例えば、本実施の形態における半導体装置を表示装置のゲートドライバとして適用する場合、１フレーム期間毎に図９に示す動作と図１０に示す動作を切り替えて行うことができる。

なお、図９、図１０では、配線１０２に入力される信号（ＩＮ２）とトランジスタ１１２ａ、１１２ｂのゲートに入力される信号（ＩＮ４、ＩＮ５）の立ち上がり及び立ち下がりを同じタイミングで行う場合を示しているが、これに限られず、例えば、配線１０２に入力される信号（ＩＮ２）の周期を１／４周期だけ位相をずらして動作させてもよい。

本実施の形態で示したように、並列に設けられた複数のトランジスタのオンとオフを交互に行うと共に、当該複数のトランジスタを流れる電流の方向を入れ替える（トランジスタのソース又はドレインとなる端子に加わる電圧の大小関係を期間毎に入れ替える（ソースとドレインを入れ替える））構成とすることによって、トランジスタのチャネル部（ドレイン端）での電界の集中を緩和し、トランジスタの劣化を効果的に抑制することが可能となる。

なお、本実施の形態では、トランジスタ１１１、トランジスタ１１２ａ、トランジスタ１１２ｂ及びトランジスタ１２１をＮチャネル型のトランジスタで設けた場合を示したが、Ｐチャネル型のトランジスタで設けてもよい。この場合も、トランジスタ１１２ａ、１１２ｂを流れる電流の方向が入れ替わるように動作させることにより、トランジスタの劣化を低減し回路の動作不良を抑制することができる。

また、本実施の形態では、回路の動作時においてＬレベル信号を出力し続ける構成としたが、Ｈレベル信号を出力し続ける場合には、配線１０１と配線１０３の間に互いに並列して設けられた複数のトランジスタを設け、配線１０１に入力する信号として、電位がＶ_ＬＨからなる第１の電位と、電位がＶ_ＬＬからなる第２の電位が任意の期間毎に切り替わる信号を用いる構成とすることができる。

（実施の形態３）
本実施の形態では、上記実施の形態と異なる構成を有する半導体装置の一例に関し図面を参照して説明する。

本実施の形態で示す半導体装置は、配線１０１と配線１０３の間に設けられたトランジスタ１１１と、配線１０２と配線１０３の間に設けられたトランジスタ１１２と、配線１０４と配線１０３の間に設けられたトランジスタ１１４とを少なくとも具備している（図１２（Ａ）参照）。

トランジスタ１１４は、ソース又はドレインの一方が配線１０４に電気的に接続され、他方が配線１０３に接続されている。つまり、図１２に示す構成は、図５で示した構成に配線１０４を追加し、更に図５のトランジスタ１１２ｂのソース又はドレインの一方を配線１０２ではなく配線１０４に電気的に接続した構成となっている。そのため、トランジスタ１１４がオンすることにより、配線１０４に入力される信号（ＩＮ６）が配線１０３に供給される。

そのため、配線１０３には、配線１０１に入力される信号（ＩＮ１）に対応する第１の信号、配線１０２に入力される信号（ＩＮ２）に対応する第２の信号、又は配線１０４に入力される信号（ＩＮ６）に対応する第３の信号が供給される。

このように、配線１０２と配線１０４を分けて設けることによって、トランジスタ１１２とトランジスタ１１４に同時に異なる信号を供給することができる。その結果、信号の周波数を低減させ、消費電力を下げることが可能となる。

なお、図１２では、トランジスタ１１１、トランジスタ１１２、トランジスタ１１４は、Ｎチャネル型で設けた場合を示しているが、Ｐチャネル型で設けてもよいし、ＣＭＯＳで設けてもよい。また、トランジスタ１１１は、配線１０１と配線１０３との間のスイッチとして機能し、トランジスタ１１２は配線１０２と配線１０３との間のスイッチとして機能し、トランジスタ１１４は配線１０４と配線１０３との間のスイッチとして機能する（図１２（Ｂ）参照）。

本実施の形態では、特定の信号（例えば、非選択信号）を配線１０３に供給し続ける場合において、ソース又はドレインの一方がそれぞれ配線１０３に接続され、他方がそれぞれ異なる配線に接続された複数のトランジスタ（図１２では、トランジスタ１１２、１１４）のオンとオフを交互に行うと共に、当該複数のトランジスタを流れる電流の方向を入れ替える（トランジスタのソース又はドレインとなる端子に加わる電圧の大小関係を期間毎に入れ替える（ソースとドレインを入れ替える））構成とする。つまり、複数のトランジスタのオンとオフとを制御し、且つ流れる電流の方向を制御することにより、トランジスタのチャネル部（ドレイン端）での電界の集中を緩和し劣化を低減する。

以下の説明において、図１３、図１４の（Ａ）〜（Ｇ）はそれぞれ、配線１０３から出力される信号（Ｏｕｔ）、配線１０１に入力される信号（ＩＮ１）、配線１０２に入力される信号（ＩＮ２）、配線１０４に入力される信号（ＩＮ６）、トランジスタ１１１のゲートに入力される信号（ＩＮ３）、トランジスタ１１２のゲートに入力される信号（ＩＮ４）、トランジスタ１１４のゲートに入力される信号（ＩＮ５）を示している。もちろん、入力される信号（ＩＮ１〜ＩＮ６）は一例であり、これらに限定されるものでない。

また、図１３、図１４の（Ｈ）は、トランジスタ１１２、トランジスタ１１４の電流の流れる向きを示しており、Ａ_１、Ａ_２、Ｂ_１、Ｂ_２はそれぞれ図１２に示した方向に対応している。また、トランジスタがオフして電流が流れない期間は×で示している。また、トランジスタがオンしているが電流が流れない期間は−で示している。

図１３、図１４では、配線１０２と配線１０４にそれぞれ電位Ｖ_ＬＬと電位Ｖ_ＬＨを任意の期間毎に切り替えて印加する。以下の説明では、配線１０２に電位Ｖ_ＬＬを印加し、配線１０４に電位Ｖ_ＬＨを印加する期間Ｔｘ１〜期間Ｔｘｎと、配線１０２にＶ_ＬＨを印加し、配線１０４にＶ_ＬＬを印加する期間Ｔｙ１〜期間Ｔｙｎを任意の期間毎に切り替えて動作させる場合について示す。

まず、期間Ｔｘ１〜Ｔｘｎでは、トランジスタ１１１がオンのとき（期間Ｔｘ１）、配線１０１に入力された信号（ＩＮ１）に対応する第１の信号（ここでは、Ｈレベル信号（選択信号））が配線１０３に供給される。配線１０３にトランジスタ１２１のゲートが接続されている場合（図１２（Ｃ）参照）には、当該配線１０３に接続されているトランジスタ１２１のゲートに選択信号が入力され、当該トランジスタ１２１がオンする。

また、期間Ｔｘ１〜Ｔｘｎにおいて、トランジスタ１１２がオンのとき（ここでは、期間Ｔｘ２、Ｔｘ４、Ｔｘ６、Ｔｘ８、Ｔｘｎ）に配線１０２から電位がＶ_ＬＬである第２の信号が配線１０３に供給され、トランジスタ１１４がオンのとき（ここでは、期間Ｔｘ３、Ｔｘ５、Ｔｘ７）に配線１０４から電位がＶ_ＬＨである第３の信号が配線１０３に供給される（図１３参照）。配線１０３にトランジスタ１２１のゲートが接続されている場合（図１２（Ｃ）参照）には、当該トランジスタ１２１がオフする。

そのため、期間Ｔｘ１〜期間Ｔｘｎでは、トランジスタ１１２がオンのとき、トランジスタ１１２において配線１０２に接続されている端子がソースとなり、配線１０３に接続されている端子がドレインとなり、電流はドレインからソース（図１２中Ｂ_１方向）に流れる。また、トランジスタ１１４がオンのとき、トランジスタ１１４において配線１０３に接続されている端子がソースとなり、配線１０２に接続されている端子がドレインとなり、電流はドレインからソース（図１２中Ａ_２方向）に流れる。

別の期間Ｔｙ１〜期間Ｔｙｎにおいては、トランジスタ１１２がオンのとき（ここでは、期間Ｔｙ４、Ｔｙ６、Ｔｙ８、Ｔｙｎ）に配線１０２から電位がＶ_ＬＨである第２の信号が配線１０３に供給され、トランジスタ１１４がオンのとき（ここでは、期間Ｔｙ３、Ｔｙ５、Ｔｙ７）に配線１０４から電位がＶ_ＬＬである第３の信号が配線１０３に供給される（図１４参照）。

そのため、期間Ｔｙ１〜期間Ｔｙｎでは、トランジスタ１１２がオンのとき、トランジスタ１１２において配線１０２に接続されている端子がドレインとなり、配線１０３に接続されている端子がソースとなり、電流はドレインからソース（図１２中Ａ_１方向）に流れる。また、トランジスタ１１４がオンのとき、トランジスタ１１４において配線１０３に接続されている端子がドレインとなり、配線１０４に接続されている端子がソースとなり、電流はドレインからソース（図１２中Ｂ_２方向）に流れる。

従って、配線１０２に入力される信号（ＩＮ２）と配線１０４に入力される信号（ＩＮ６）を任意の期間毎に反転させ、図１３の動作と図１４の動作を組み合わせて行うことにより（例えば、図１５参照）、トランジスタ１１２、トランジスタ１１４をそれぞれ流れる電流の方向を入れ替える（トランジスタのソース又はドレインとなる端子に加わる電圧の大小関係を期間毎に入れ替える（ソースとドレインを入れ替える））構成とすることができる。その結果、トランジスタ１１２及びトランジスタ１１４のチャネル部（ドレイン端）での電界の集中を緩和し劣化を低減することができる。さらに、複数のトランジスタ（トランジスタ１１２、トランジスタ１１４）のオンとオフを交互に行うことによって、トランジスタの劣化を抑制することができる。

任意の期間としては、例えば、本実施の形態における半導体装置を表示装置のゲートドライバとして適用する場合、１フレーム期間毎に図１３に示す動作と図１４に示す動作を切り替えて行うことができる。

また、本実施の形態で示す構成を用いることにより、複数の電位からなる特定の信号（例えば、非選択信号）を配線１０３に供給し続ける場合であっても、配線１０２、配線１０４を定電位とすることができるため、低消費電力化を図ることができる。

（実施の形態４）
本実施の形態では、上記実施の形態で示した構成の使用形態に関し図面を参照して説明する。

上記実施の形態で示した構成は、走査線駆動回路（ゲートドライバ）、信号線駆動回路（ソースドライバ）及び画素部を有する表示装置において、走査線駆動回路及び／又は信号線駆動回路に適用することができる（図１６参照）。

図１７に、上記実施の形態１で示した構成を表示装置のゲートドライバに適用する場合を示す。図１７では、複数の画素が設けられた液晶表示装置のゲートドライバに上記実施の形態１で示した構成を適用する場合を示している。

複数の画素にそれぞれ設けられたトランジスタ１２１は、ゲートがゲート線として機能する配線１０３ａ〜１０３ｃのいずれかに電気的に接続され、ソース又はドレインの一方がソース線として機能する配線１４１ａ〜１４１ｃのいずれかに電気的に接続され、他方が画素電極１２５に電気的に接続されている。また、画素電極１２５と対向電極１２６の間に液晶材料が設けられた構成となっている。なお、図１７では、配線１０１ａ〜１０１ｃをそれぞれ電気的に独立して設けた構成を示したが、共通化して設けてもよい。

また、トランジスタ１２１をオンさせるには、トランジスタ１１１を介して配線１０１ａ〜１０１ｃから選択信号となるＨレベル信号を供給し、トランジスタ１２１をオフさせるには、トランジスタ１１２を介して配線１０２から非選択信号となるＬレベル信号を供給すればよい。

線順次方式のように各行の画素を選択してデータを書き込んでいく場合には、各画素に設けられたトランジスタ１２１をオンさせた後、当該トランジスタ１２１をオフさせる非選択信号をトランジスタ１２１のゲートに供給する必要がある。特に、トランジスタ１２１を安定してオフ状態とするには、トランジスタ１１２を介して配線１０３ａ〜１０３ｃに非選択信号を所定の期間供給し続けることが有効となる。

ここでは、上記実施の形態１で示したように、配線１０２に非選択信号となる複数のＬレベル信号を入力し、トランジスタ１１２がオンしている期間において当該トランジスタ１１２を流れる電流の方向を入れ替える構成とすることにより、トランジスタ１１２の劣化を低減することができる。その結果、各画素に設けられたトランジスタ１２１を安定してオフさせると共に、トランジスタ１１２の劣化に伴う回路の動作不良を抑制することができる。

特に、トランジスタとしてアモルファスシリコンや微結晶シリコンをチャネル形成領域とする場合には、回路の動作期間において長い期間オン状態を維持するトランジスタの劣化を低減することは回路の動作不良の抑制に有効となる。

また、図１７では、ゲートドライバに設けられたトランジスタ１１１、トランジスタ１１２、画素に設けられたトランジスタ１２１を全てＮチャネル型で設けた場合を示したが、Ｐチャネル型で設けてもよいし、ＣＭＯＳで設けることも可能である。

また、図１７では、ゲートドライバに上記実施の形態１で示した構成を適用する場合を示したがこれに限られず、上記実施の形態２、実施の形態３で示した構成を適用することができる。

上記実施の形態２で示した構成を適用する場合には、図１７において、ソース又はドレインの一方が配線１０２に電気的に接続され、他方が配線１０３ａ（又は配線１０３ｂ、配線１０３ｃ）に接続され且つトランジスタ１１２と並列するトランジスタ１１２ｂを設ければよい（図１８参照）。

また、上記実施の形態３で示した構成を適用する場合には、図１７において、配線１０４を新たに設け、ソース又はドレインの一方が配線１０４に電気的に接続され、他方が配線１０３ａ（又は配線１０３ｂ、配線１０３ｃ）に接続されるトランジスタ１１４を設ければよい（図１９参照）。

なお、図１９では、トランジスタ１１２のソース又はドレインの一方を配線１０２と電気的に接続させ且つトランジスタ１１４のソース又はドレインの一方を配線１０４と電気的に接続させる場合と、トランジスタ１１２のソース又はドレインの一方を配線１０４と電気的に接続させ且つトランジスタ１１４のソース又はドレインの一方を配線１０２と電気的に接続させる場合を、行方向において交互に設ける構成を示しているが限られない。全ての行において、トランジスタ１１２のソース又はドレインの一方を配線１０２と電気的に接続させ且つトランジスタ１１４のソース又はドレインの一方を配線１０４と電気的に接続させてもよいし、トランジスタ１１２のソース又はドレインの一方を配線１０４と電気的に接続させ且つトランジスタ１１４のソース又はドレインの一方を配線１０２と電気的に接続させてもよい。

また、図１７〜図１９では、液晶表示装置に適用する場合を示したが、上記実施の形態で示した構成は、他の表示装置（有機ＥＬ表示装置等）のゲートドライバ及び／又はソースドライバにも適用可能である。例えば、図２０に示すように、画素にトランジスタ１２１、トランジスタ１２８及び発光素子１２９が設けられた有機ＥＬ表示装置のゲートドライバとして適用することができる。

図２０において、複数の画素にそれぞれ設けられたトランジスタ１２１は、ゲートが配線１０３ａ〜１０３ｃのいずれかに電気的に接続され、ソース又はドレインの一方がトランジスタ１２８のゲートに電気的に接続されている。なお、トランジスタ１２１は、スイッチングトランジスタと呼ばれることがある。また、トランジスタ１２８は、ソース又はドレインの一方が配線１４２ａ、１４２ｂのいずれかに電気的に接続され、他方が発光素子１２９の一方の電極に電気的に接続されている。なお、トランジスタ１２８は、駆動トランジスタと呼ばれることがある。

なお、図１７〜図２０で示した回路構成は一例であり、他の回路構成を適用することも可能である。

次に、駆動回路に適用可能な回路構成について説明する。

トランジスタ１１１のゲートに他のトランジスタ（ここでは、トランジスタ１６１）のソース又はドレインの一方を電気的に接続させた構成とすることができる（図２１（Ａ）参照）。また、図２１（Ａ）の構成において、トランジスタ１１１のゲートに他のトランジスタ（ここでは、トランジスタ１６２）のソース又はドレインの一方を電気的に接続させた構成とすることができる（図２１（Ｂ）参照）。また、図２１（Ａ）の構成において、トランジスタ１１２のゲートに他のトランジスタ（ここでは、トランジスタ１６３）のソース又はドレインの一方を電気的に接続させた構成とすることができる（図２１（Ｃ）参照）。

なお、図２１（Ｂ）において、トランジスタ１６２のソース又はドレインの他方が接続されている配線は配線１０２と電気的に接続されていてもよいし、トランジスタ１１２とトランジスタ１６２のゲートが同一の配線に電気的に接続される構成としてもよい。

また、図２１（Ａ）〜（Ｃ）において、トランジスタ１６１のゲートをドレインに電気的に接続（ダイオード接続）した構成としてもよい（図２２（Ａ）〜（Ｃ）参照）。

次に、ゲートドライバとして適用する場合の具体的な回路構成について詳細に説明する。

図２３を参照して、ゲートドライバを構成するシフトレジスタの一構成例について説明する。なお、図２３では、シフトレジスタにおける第ｎ段の構成を示す。

第ｎ段は、第１のトランジスタ２０１〜第７のトランジスタ２０７、容量素子２０８から構成されている。なお、図２３では、第１のトランジスタ２０１〜第７のトランジスタ２０７をＮチャネル型で設けた場合を示しているが、Ｐチャネル型で設けてもよい。

第１のトランジスタ２０１は、ゲートが第２のトランジスタ２０２のソース、第３のトランジスタ２０３のソース又はドレインの一方、第４のトランジスタ２０４のソース又はドレインの一方及び第５のトランジスタ２０５のゲートに電気的に接続され、ソース又はドレインの一方が配線２１２ａに電気的に接続され、他方が第３のトランジスタ２０３のゲート、第６のトランジスタ２０６のゲート及び容量素子２０８の一方の電極に電気的に接続されている。

第２のトランジスタ２０２は、ゲートがドレインに電気的に接続（ダイオード接続）され、ソースが第１のトランジスタ２０１のゲート及び第５のトランジスタ２０５のゲートに電気的に接続されている。また、ドレインにｎ−１段から出力された信号が入力される。

第３のトランジスタ２０３は、ゲートが第１のトランジスタ２０１のソース又はドレインの他方及び容量素子２０８の一方の電極に電気的に接続され、ソース又はドレインの一方が第５のトランジスタ２０５のゲートに電気的に接続され、他方が配線２１２ａに電気的に接続されている。

第４のトランジスタ２０４は、ゲートにｎ＋１段から出力された信号が入力され、ソース又はドレインの一方が第５のトランジスタ２０５のゲートに電気的に接続され、他方が配線２１２ａに電気的に接続されている。

第５のトランジスタ２０５は、ゲートが第１のトランジスタ２０１のゲート、第２のトランジスタ２０２のソース、第３のトランジスタ２０３のソース又はドレインの一方及び第４のトランジスタ２０４のソース又はドレインの一方に電気的に接続され、ソース又はドレインの一方が配線２１１に電気的に接続され、他方が配線２１３と電気的に接続されている。

第６のトランジスタ２０６は、ゲートが第１のトランジスタ２０１のソース又はドレインの他方及び容量素子２０８の一方の電極に電気的に接続され、ソース又はドレインの一方が配線２１２ｂに電気的に接続され、他方が配線２１３に電気的に接続されている。

第７のトランジスタ２０７は、ゲートにクロック反転信号（ＣＬＫＢ）が入力され、ソース又はドレインの一方に配線２１２ｃが電気的に接続され、他方が配線２１３に電気的に接続されている。

容量素子２０８は、一方の電極が第３のトランジスタ２０３のゲート及び第６のトランジスタ２０６のゲートに電気的に接続され、他方の電極が配線２１１に電気的に接続されている。

配線２１１には、クロック信号（ＣＬＫ）が入力され、配線２１２ａ〜２１２ｃには、Ｌレベル信号又は電位が変化するＬレベル信号が入力される。なお、各配線に入力される信号はこれに限られず適宜選択することができる。

図２３に示す構成において、ｎ段のゲートを選択する期間以外の期間（画素に非選択信号を供給する非選択期間）には、第３のトランジスタ２０３及び第６のトランジスタ２０６と、第７のトランジスタ２０７が交互にオンして動作する。そのため、上記実施の形態で示したように、配線２１２ｂ、２１２ｃに電位が変化するＬレベル信号を入力し、第６のトランジスタ２０６、第７のトランジスタ２０７を流れる電流の方向を入れ替える（ソースとドレインを入れ替える）ことによって、ソース側又はドレイン側への電界の集中を抑制し、トランジスタの劣化を低減することができる。また、配線２１２ａに電位が変化するＬレベル信号を入力することにより、第３のトランジスタ２０３を流れる電流の方向を入れ替える（ソースとドレインを入れ替える）構成としてもよい。

なお、配線２１２ａ、配線２１２ｂ、配線２１２ｃのうち、少なくとも２つの配線が電気的に接続された構成としてもよい。配線２１２ｂと配線２１２ｃを電気的に接続する場合には、第６のトランジスタ２０６と第７のトランジスタ２０７は、上記図５におけるトランジスタ１１２ａ、トランジスタ１１２ｂとして機能する。また、配線２１２ｂと配線２１２ｃを電気的に独立させてそれぞれ異なる信号を供給する場合には、第６のトランジスタ２０６と第７のトランジスタ２０７は、図１２におけるトランジスタ１１２、トランジスタ１１４として機能する。

なお、ゲートドライバとして適用可能な回路構成は図２３に限られない。例えば、図２４に示すように、第１のトランジスタ２２１〜第１２のトランジスタ２３２を各段（ここでは、ｎ段）に有する構成としてもよい。

図２４において、第１のトランジスタ２２１は、ゲートにｎ−１段からの出力信号が入力され、ソース又はドレインの一方が配線２４１に電気的に接続され、他方が第４のトランジスタ２２４のゲート、第８のトランジスタ２２８のゲート、第９のトランジスタ２２９のゲート及び第１１のトランジスタ２３１のゲートに電気的に接続されている。また、第２のトランジスタ２２２は、ゲートにｎ＋１段からの出力信号が入力され、ソース又はドレインの一方が配線２４２ａに電気的に接続され、他方が第４のトランジスタ２２４のゲート、第８のトランジスタ２２８のゲート、第９のトランジスタ２２９のゲート及び第１１のトランジスタ２３１のゲートに電気的に接続されている。また、第３のトランジスタ２２３は、ゲートがドレインに電気的に接続（ダイオード接続）され、ソースが第５のトランジスタ２２５のゲートに電気的に接続され、ドレインが配線２４１と電気的に接続されている。また、第４のトランジスタ２２４は、ソース又はドレインの一方が配線２４２ａに電気的に接続され、他方が第５のトランジスタ２２５のゲートに電気的に接続されている。

また、第５のトランジスタ２２５は、ソース又はドレインの一方が配線２４１に電気的に接続され、他方が第７のトランジスタ２２７のゲート、第１０のトランジスタ２３０のゲート及び第１２のトランジスタ２３２のゲートに電気的に接続されている。また、第６のトランジスタ２２６は、ゲートにｎ−１段からの出力信号が入力され、ソース又はドレインの一方が配線２４２ａに電気的に接続され、他方が第７のトランジスタ２２７のゲート、第１０のトランジスタ２３０のゲート及び第１２のトランジスタ２３２のゲートに電気的に接続されている。また、第７のトランジスタ２２７は、ソース又はドレインの一方が配線２４２ａに電気的に接続され、他方が第４のトランジスタ２２４のゲート、第８のトランジスタ２２８のゲート、第９のトランジスタ２２９のゲート及び第１１のトランジスタ２３１のゲートに電気的に接続されている。第８のトランジスタ２２８は、ソース又はドレインの一方が配線２４２ａに電気的に接続され、他方が第７のトランジスタ２２７のゲート、第１０のトランジスタ２３０のゲート及び第１２のトランジスタ２３２のゲートに電気的に接続されている。

また、第９のトランジスタ２２９は、ソース又はドレインの一方にクロック信号（ＣＬＫ）又はクロック反転信号（ＣＬＫＢ）が入力される。また、第１０のトランジスタ２３０は、ソース又はドレインの一方が配線２４２ｂに電気的に接続されている。また、第１１のトランジスタ２３１は、ソース又はドレインの一方にクロック信号又はクロック反転信号が入力され、他方が配線２４３に電気的に接続されている。また、第１２のトランジスタ２３２は、ソース又はドレインの一方が配線２４２ｂに電気的に接続され、他方が配線２４３に電気的に接続されている。

図２４に示す構成において、非選択期間には、第７のトランジスタ２２７、第１０のトランジスタ２３０及び第１２のトランジスタ２３２がオン状態を維持する。そのため、配線２４２ａ、配線２４２ｂにＬレベル信号又は電位が変化するＬレベル信号を入力し、第７のトランジスタ２２７、第１０のトランジスタ２３０及び第１２のトランジスタ２３２を流れる電流の方向を入れ替える（ソースとドレインを入れ替える）ことによって、ソース側又はドレイン側への電界の集中を抑制し、トランジスタの劣化を低減することができる。

なお、図２４において、第１のトランジスタ２２１〜第１２のトランジスタ２３２をＮチャネル型で設けた場合を示しているが、Ｐチャネル型で設けてもよい。また、第９のトランジスタ２２９及び第１０のトランジスタ２３０を設けずに、配線２４３から出力される信号をｎ−１段及びｎ＋１段に出力してもよい。また、配線２４２ａと配線２４２ｂを電気的に接続する構成としてもよい。また、配線２４１に電位が変化するＨレベル信号を入力してもよい。この場合、第５のトランジスタ２２５を流れる電流の方向を入れ替える（ソースとドレインを入れ替える）ことによって、ソース側又はドレイン側への電界の集中を抑制し、トランジスタの劣化を低減することができる。なお、図２４において、各配線に入力される信号はこれに限られず適宜選択することができる。

他にも、図２５に示すように第１のトランジスタ２５１〜第５のトランジスタ２５５を各段（ここでは、ｎ段）に有する構成としてもよい。

図２５において、第１のトランジスタ２５１は、ゲートにクロック反転信号（ＣＬＫＢ）が入力され、ソース又はドレインの一方にｎ−１段からの出力信号が入力され、他方が第４のトランジスタ２５４のゲートに電気的に接続されている。また、第２のトランジスタ２５２は、ゲートが配線２６３に電気的に接続され、ソース又はドレインの一方が配線２６２ａと電気的に接続され、他方が第５のトランジスタ２５５のゲートと電気的に接続されている。また、第３のトランジスタ２５３は、ゲートにクロック反転信号（ＣＬＫＢ）が入力され、ソース又はドレインの一方が配線２６４と電気的に接続され、他方が第５のトランジスタ２５５のゲートと電気的に接続されている。また、第４のトランジスタ２５４は、ゲートが第１のトランジスタ２５１のソース又はドレインの他方と電気的に接続され、ソース又はドレインの一方にクロック信号（ＣＬＫ）が入力され、他方が配線２６３と電気的に接続されている。また、第５のトランジスタ２５５は、ソース又はドレインの一方が配線２６２ｂと電気的に接続され、他方が配線２６３と電気的に接続されている。

図２５に示す構成において、非選択期間には、第５のトランジスタ２５５がオン状態を維持する。そのため、配線２６２ｂに電位が変化するＨレベル信号を入力し、第５のトランジスタ２５５を流れる電流の方向を入れ替える（ソースとドレインを入れ替える）ことによって、ソース側又はドレイン側への電界の集中を抑制し、トランジスタの劣化を低減することができる。

なお、図２５において、第１のトランジスタ２５１〜第５のトランジスタ２５５をＰチャネル型で設けた場合を示しているが、Ｎチャネル型で設けてもよい。また、配線２６２ａと配線２６２ｂは電気的に接続する構成としてもよい。また、図２５において、各配線に入力される信号はこれに限られず適宜選択することができる。

他にも、図２６に示すように第１のトランジスタ２７１〜第１０のトランジスタ２８０を各段（ここでは、ｎ段）に有する構成としてもよい。

図２６において、第１のトランジスタ２７１は、ゲートに第１のクロック信号が入力され、ソース又はドレインの一方に第１の入力信号が入力され、他方が第８のトランジスタ２７８のゲートと電気的に接続されている。また、第２のトランジスタ２７２は、ゲートに第２のクロック信号が入力され、ソース又はドレインの一方に第２の入力信号が入力され、他方が第８のトランジスタ２７８のゲートと電気的に接続されている。また、第３のトランジスタ２７３は、ソース又はドレインの一方が配線２８２ａに電気的に接続され、他方が第８のトランジスタ２７８のゲートと電気的に接続されている。また、第４のトランジスタ２７４は、ソース又はドレインの一方が配線２８２ａに電気的に接続され、他方が第５のトランジスタ２７５のソース又はドレインの一方及び第６のトランジスタ２７６のソース又はドレインの一方に電気的に接続されている。また、第５のトランジスタ２７５は、ゲートに第３のクロック信号が入力され、ソース又はドレインの一方が第４のトランジスタ２７４のソース又はドレインの他方に電気的に接続され、他方が第８のトランジスタ２７８のゲートと電気的に接続されている。

また、第６のトランジスタ２７６は、ゲートが配線２８１に電気的に接続され、ソース又はドレインの一方が第４のトランジスタ２７４のソース又はドレインの他方に電気的に接続され、他方が第９のトランジスタ２７９のゲートと電気的に接続されている。また、第７のトランジスタ２７７は、ゲートがドレインに電気的に接続（ダイオード接続）され、ソースが第３のトランジスタ２７３のゲート、第４のトランジスタ２７４のゲート及び第１０のトランジスタ２８０のゲートに電気的に接続され、ドレインに第３のクロック信号が入力される。第８のトランジスタ２７８は、ソース又はドレインの一方が配線２８２ａに電気的に接続され、他方が第３のトランジスタ２７３のゲート、第４のトランジスタ２７４のゲート及び第１０のトランジスタ２８０のゲートに電気的に接続されている。また、第９のトランジスタ２７９は、ソース又はドレインの一方に第４のクロック信号が入力され、他方が配線２８３と電気的に接続されている。また、第１０のトランジスタ２８０は、ソース又はドレインの一方が配線２８２ｂに電気的に接続され、他方が配線２８３に電気的に接続されている。

図２６に示す構成において、非選択期間には、第１０のトランジスタ２８０がオン状態を維持する。そのため、配線２８２ｂに電位が変化するＨレベル信号を入力し、第１０のトランジスタ２８０を流れる電流の方向を入れ替える（ソースとドレインを入れ替える）ことによって、ソース側又はドレイン側への電界の集中を抑制し、トランジスタの劣化を低減することができる。

なお、図２６において、第１のトランジスタ２７１〜第１０のトランジスタ２８０をＰチャネル型で設けた場合を示しているが、Ｎチャネル型で設けてもよい。また、配線２８２ａと配線２８２ｂは電気的に接続する構成としてもよい。また、図２６において、各配線に入力される信号はこれに限られず適宜選択することができる。

なお、本実施の形態では、上記実施の形態で示した構成をゲートドライバやソースドライバ等の駆動回路に適用する場合を示したが、これに限られない。他にも、容量線の電位を制御する場合、共通電極の電位を制御する場合にも適用可能である。

（実施の形態５）
本実施の形態においては、上記実施の形態で示した回路に適用可能なトランジスタの構造について説明する。トランジスタは、トランジスタが有する半導体層に用いる材料によって大きく分類されることができる。半導体層に用いる材料としては、主成分としてシリコンが含まれるシリコン系材料と、主成分としてシリコンを含まない非シリコン系材料に分類できる。シリコン系材料には、アモルファスシリコン（ａ−Ｓｉ：Ｈ）、マイクロクリスタルシリコン（μｃ−Ｓｉ）、ポリシリコン（ｐ−Ｓｉ）、単結晶シリコン（ｃ−Ｓｉ）等が挙げられる。非シリコン系材料としては、砒化ガリウム（ＧａＡｓ）等の化合物半導体、酸化亜鉛（ＺｎＯ）、インジウムとガリウムと亜鉛を含む酸化物（ＩｎＧａＺｎＯ）等の酸化物半導体等が挙げられる。

アモルファスシリコンまたはマイクロクリスタルシリコンをトランジスタの半導体層として用いる場合は、トランジスタの特性の均一性が高く、かつ、製造コストが小さいという利点がある。特に、対角の長さが５００ｍｍを超えるような大型の基板にトランジスタを作製する場合に有効である。以下に、半導体層としてアモルファスシリコンまたはマイクロクリスタルシリコンを用いるトランジスタおよび容量素子の構造の一例について説明する。

図２７（Ａ）は、トップゲート型のトランジスタの断面構造及び容量素子の断面構造を示す図である。

基板５１４１上に第１の絶縁膜（絶縁膜５１４２）が形成される。第１の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうことを防ぐ下地膜としての機能を有することができる。なお、第１の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯ_ｘＮ_ｙ）などの単層、又はこれらの積層を用いることができる。特に、窒化シリコン膜は緻密な膜であり、高いバリア性を有するため、第１の絶縁膜には窒化シリコンが含まれることが好ましい。なお、第１の絶縁膜は必ずしも形成されなくても良い。第１の絶縁膜が形成されない場合は、工程数の削減、製造コストの低減および歩留まりの向上を図ることができる。

第１の絶縁膜上に、第１の導電層（導電層５１４３、導電層５１４４及び導電層５１４５）が形成される。導電層５１４３は、トランジスタ５１５８のソース及びドレインの一方として機能する部分を含む。導電層５１４４は、トランジスタ５１５８のソース及びドレインの他方として機能する部分を含む。導電層５１４５は、容量素子５１５９の第１の電極として機能する部分を含む。なお、第１の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層膜を用いることができる。

導電層５１４３及び導電層５１４４の上部に、第１の半導体層（半導体層５１４６及び半導体層５１４７）が形成される。半導体層５１４６は、ソースとドレインの一方として機能する部分を含む。半導体層５１４７は、ソースとドレインの他方として機能する部分を含む。なお、第１の半導体層としては、リン等を含んだシリコン等を用いることができる。

導電層５１４３と導電層５１４４との間であって、かつ第１の絶縁膜上に、第２の半導体層（半導体層５１４８）が形成される。そして、半導体層５１４８の一部は、導電層５１４３上及び導電層５１４４上まで延長されている。半導体層５１４８は、トランジスタ５１５８のチャネル領域として機能する部分を含む。なお、第２の半導体層としては、アモルファスシリコン（ａ−Ｓｉ：Ｈ）等の非結晶性を有する半導体層、又は微結晶シリコン（μｃ−Ｓｉ）等の半導体層などを用いることができる。

少なくとも半導体層５１４８及び導電層５１４５を覆うように、第２の絶縁膜（絶縁膜５１４９及び絶縁膜５１５０）が形成される。第２の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第２の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯ_ｘＮ_ｙ）などの単層、又はこれらの積層を用いることができる。

なお、第２の半導体層に接する部分の第２の絶縁膜としては、酸化シリコン膜を用いることが望ましい。なぜなら、第２の半導体層と第２の絶縁膜とが接する界面におけるトラップ準位が少なくなるからである。

なお、第２の絶縁膜がＭｏと接する場合、Ｍｏと接する部分の第２の絶縁膜としては酸化シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はＭｏを酸化させないからである。

第２の絶縁膜上に、第２の導電層（導電層５１５１及び導電層５１５２）が形成される。導電層５１５１は、トランジスタ５１５８のゲート電極として機能する部分を含む。導電層５１５２は、容量素子５１５９の第２の電極、又は配線としての機能を有する。なお、第２の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。

なお、第２の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形成されてもよい。

図２７（Ｂ）は、逆スタガ型（ボトムゲート型）のトランジスタの断面構造及び容量素子の断面構造を示す図である。特に、図２７（Ｂ）に示すトランジスタは、チャネルエッチ型と呼ばれる構造である。

基板５１６１上に第１の絶縁膜（絶縁膜５１６２）が形成される。第１の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうことを防ぐ下地膜としての機能を有することができる。なお、第１の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯ_ｘＮ_ｙ）などの単層、又はこれらの積層を用いることができる。特に、窒化シリコン膜は緻密な膜であり、高いバリア性を有するため、第１の絶縁膜には窒化シリコンが含まれることが好ましい。なお、第１の絶縁膜は必ずしも形成されなくても良い。第１の絶縁膜が形成されない場合は、工程数の削減、製造コストの低減および歩留まりの向上を図ることができる。

第１の絶縁膜上に、第１の導電層（導電層５１６３及び導電層５１６４）が形成される。導電層５１６３は、トランジスタ５１７８のゲート電極として機能する部分を含む。導電層５１６４は、容量素子５１７９の第１の電極として機能する部分を含む。なお、第１の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。

少なくとも第１の導電層を覆うように、第２の絶縁膜（絶縁膜５１６５）が形成される。第２の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第２の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯ_ｘＮ_ｙ）などの単層、又はこれらの積層を用いることができる。

なお、半導体層に接する部分の第２の絶縁膜としては、酸化シリコン膜を用いることが望ましい。なぜなら、半導体層と第２の絶縁膜とが接する界面におけるトラップ準位が少なくなるからである。

第２の絶縁膜上のうち第１の導電層と重なって形成される部分の一部に、フォトリソグラフィ法、インクジェット法又は印刷法などによって、第１の半導体層（半導体層５１６６）が形成される。そして、半導体層５１６６の一部は、第２の絶縁膜上のうち第１の導電層と重なって形成されていない部分まで延長されている。半導体層５１６６は、トランジスタ５１７８のチャネル領域として機能する部分を含む。なお、半導体層５１６６としては、アモルファスシリコン（ａ−Ｓｉ：Ｈ）等の非結晶性を有する半導体層、又は微結晶シリコン（μｃ−Ｓｉ）等の半導体層などを用いることができる。

第１の半導体層上の一部に、第２の半導体層（半導体層５１６７及び半導体層５１６８）が形成される。半導体層５１６７は、ソースとドレインの一方として機能する部分を含む。半導体層５１６８は、ソースとドレインの他方として機能する部分を含む。なお、第２の半導体層としては、リン等を含んだシリコン等を用いることができる。

第２の半導体層上及び第２の絶縁膜上に、第２の導電層（導電層５１６９、導電層５１７０及び導電層５１７１）が形成される。導電層５１６９は、トランジスタ５１７８のソースとドレインの一方として機能する部分を含む。導電層５１７０は、トランジスタ５１７８のソースとドレインの他方として機能する部分を含む。導電層５１７１は、容量素子５１７９の第２の電極として機能する部分を含む。なお、第２の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。

なお、チャネルエッチ型のトランジスタの製造工程において、第１の半導体層及び第２の半導体層は連続して成膜されることができる。そして、第１の半導体層及び第２の半導体層は、同じマスクを用いて形成されることができる。

さらに、第２の導電層が形成された後で、第２の導電層をマスクとして用いて第２の半導体層の一部を除去することができる。または、第２の導電層に用いたマスクと同じマスクを用いて第２の半導体層の一部を除去することで、トランジスタのチャネル領域を形成することができる。こうすることで、第２の半導体層の一部を除去するためだけの新たなマスクを用いる必要がないため、製造工程が簡単となり、製造コストが低減できる。ここで、除去される第２の半導体層の下部に形成されている第１の半導体層の一部がトランジスタのチャネル領域となる。

図２７（Ｃ）は、逆スタガ型（ボトムゲート型）のトランジスタの断面構造及び容量素子の断面構造を示す図である。特に、図２７（Ｃ）に示すトランジスタは、チャネル保護型（エッチストップ型）と呼ばれる構造である。

基板５１８１上に第１の絶縁膜（絶縁膜５１８２）が形成される。第１の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうことを防ぐ下地膜としての機能を有することができる。なお、第１の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯ_ｘＮ_ｙ）などの単層、又はこれらの積層を用いることができる。特に、窒化シリコン膜は緻密な膜であり、高いバリア性を有するため、第１の絶縁膜には窒化シリコンが含まれることが好ましい。なお、第１の絶縁膜は必ずしも形成されなくても良い。第１の絶縁膜が形成されない場合は、工程数の削減、製造コストの低減および歩留まりの向上を図ることができる。

第１の絶縁膜上に、第１の導電層（導電層５１８３及び導電層５１８４）が形成される。導電層５１８３は、トランジスタ５１９８のゲート電極として機能する部分を含む。導電層５１８４は、容量素子５１９９の第１の電極として機能する部分を含む。なお、第１の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。

少なくとも第１の導電層を覆うように、第２の絶縁膜（絶縁膜５１８５）が形成される。第２の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第２の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯ_ｘＮ_ｙ）などの単層、又はこれらの積層を用いることができる。

第２の絶縁膜上のうち第１の導電層と重なって形成される部分の一部に、フォトリソグラフィ法、インクジェット法又は印刷法などによって、第１の半導体層（半導体層５１８６）が形成される。そして、半導体層５１８８の一部は、第２の絶縁膜上のうち第１の導電層と重なって形成されていない部分まで延長されている。半導体層５１８６は、トランジスタ５１９８のチャネル領域として機能する部分を含む。なお、半導体層５１８６としては、アモルファスシリコン（ａ−Ｓｉ：Ｈ）等の非結晶性を有する半導体層、又は微結晶シリコン（μｃ−Ｓｉ）等の半導体層などを用いることができる。

第１の半導体層上の一部に、第３の絶縁膜（絶縁膜５１９２）が形成される。絶縁膜５１９２は、トランジスタ５１９８のチャネル領域がエッチングによって除去されることを防止する機能を有する。つまり、絶縁膜５１９２は、チャネル保護膜（エッチストップ膜）として機能する。なお、第３の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯ_ｘＮ_ｙ）などの単層、又はこれらの積層を用いることができる。

第１の半導体層上の一部及び第３の絶縁膜上の一部に、第２の半導体層（半導体層５１８７及び半導体層５１８８）が形成される。半導体層５１８７は、ソースとドレインの一方として機能する部分を含む。半導体層５１８８は、ソースとドレインの他方として機能する部分を含む。なお、第２の半導体層としては、リン等を含んだシリコン等を用いることができる。

第２の半導体層上に、第２の導電層（導電層５１８９、導電層５１９０及び導電層５１９１）が形成される。導電層５１８９は、トランジスタ５１９８のソースとドレインの一方として機能する部分を含む。導電層５１９０は、トランジスタ５１９８のソースとドレインの他方として機能する部分を含む。導電層５１９１は、容量素子５１９９の第２の電極として機能する部分を含む。なお、第２の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。

次に、ポリシリコンをトランジスタの半導体層として用いる場合は、トランジスタの移動度が高く、かつ、製造コストが小さいという利点がある。さらに、特性の経年劣化が小さいため、信頼性の高い装置を得ることができる。以下に、半導体層としてポリシリコンを用いるトランジスタおよび容量素子の構造の一例について説明する。

図２７（Ｄ）は、ボトムゲート型のトランジスタの断面構造及び容量素子の断面構造を示す図である。

基板５２０１上に第１の絶縁膜（絶縁膜５２０２）が形成される。第１の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変化してしまうことを防ぐ下地膜としての機能を有することができる。なお、第１の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯ_ｘＮ_ｙ）などの単層、又はこれらの積層を用いることができる。特に、窒化シリコン膜は緻密な膜であり、高いバリア性を有するため、第１の絶縁膜には窒化シリコンが含まれることが好ましい。なお、第１の絶縁膜は必ずしも形成されなくても良い。第１の絶縁膜が形成されない場合は、工程数の削減、製造コストの低減および歩留まりの向上を図ることができる。

第１の絶縁膜上に、第１の導電層（導電層５２０３及び導電層５２０４）が形成される。導電層５２０３は、トランジスタ５２１８のゲート電極として機能する部分を含む。導電層５２０４は、容量素子５２１９の第１の電極として機能する部分を含む。なお、第１の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。

少なくとも第１の導電層を覆うように、第２の絶縁膜（絶縁膜５２１４）が形成される。第２の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第２の絶縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜（ＳｉＯ_ｘＮ_ｙ）などの単層、又はこれらの積層を用いることができる。

第２の絶縁膜上のうち第１の導電層と重なって形成される部分の一部に、フォトリソグラフィ法、インクジェット法又は印刷法などによって、半導体層が形成される。そして、半導体層の一部は、第２の絶縁膜上のうち第１の導電層と重なって形成されていない部分まで延長されている。半導体層は、チャネル形成領域（チャネル形成領域５２１０）、ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ（ＬＤＤ）領域（ＬＤＤ領域５２０８、ＬＤＤ領域５２０９）、不純物領域（不純物領域５２０５、不純物領域５２０６、不純物領域５２０７）を有している。チャネル形成領域５２１０は、トランジスタ５２１８のチャネル形成領域として機能する。ＬＤＤ領域５２０８及びＬＤＤ領域５２０９は、トランジスタ５２１８のＬＤＤ領域として機能する。なお、ＬＤＤ領域５２０８及びＬＤＤ領域５２０９が形成されることによって、トランジスタのドレインに高電界がかかることを抑制できるため、トランジスタの信頼性を向上できる。ただし、ＬＤＤ領域は形成されなくてもよい。この場合は、製造工程を簡単にすることができるため、製造コストを低減できる。不純物領域５２０５は、トランジスタ５２１８のソース及びドレインの一方として機能する部分を含む。不純物領域５２０６は、トランジスタ５２１８のソース及びドレインの他方として機能する部分を含む。不純物領域５２０７は、容量素子５２１９の第２の電極として機能する部分を含む。

第３の絶縁膜（絶縁膜５２１１）の一部には、選択的にコンタクトホールが形成される。絶縁膜５２１１は、層間膜としての機能を有する。第３の絶縁膜としては、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）あるいは、低誘電率の有機化合物材料（感光性又は非感光性の有機樹脂材料）などを用いることができる。あるいは、シロキサンを含む材料を用いることもできる。なお、シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料である。置換基として、有機基（例えばアルキル基、芳香族炭化水素）やフルオロ基を用いてもよい。あるいは、有機基は、フルオロ基を有していてもよい。

第３の絶縁膜上に、第２の導電層（導電層５２１２及び導電層５２１３）が形成される。導電層５２１２は、第３の絶縁膜に形成されたコンタクトホールを介してトランジスタ５２１８のソースまたはドレインの他方と電気的に接続されている。したがって、導電層５２１２は、トランジスタ５２１８のソースまたはドレインの他方として機能する部分を含む。導電層５２１３と導電層５２０４とが、図示しない部分において電気的に接続されている場合は、導電層５２１３は容量素子５２１９の第１の電極として機能する部分を含む。あるいは、導電層５２１３が不純物領域５２０７と図示しない部分において電気的に接続されている場合は、導電層５２１３は容量素子５２１９の第２の電極として機能する部分を含む。あるいは、導電層５２１３が導電層５２０４及び不純物領域５２０７と電気的に接続されていない場合は、容量素子５２１９とは別の容量素子が形成される。この容量素子は、導電層５２１３、不純物領域５２０７及び絶縁膜５２１１がそれぞれ容量素子の第１の電極、第２の電極、絶縁膜として用いられる構成である。なお、第２の導電層としては、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｎｂ、Ｓｉ、Ｚｎ、Ｆｅ、Ｂａ、Ｇｅなど、又はこれらの合金を用いることができる。あるいは、これらの元素（合金も含む）の積層を用いることができる。

なお、半導体層としてポリシリコンを用いるトランジスタにおいても、トップゲート型のトランジスタとすることができる。

（実施の形態６）
本実施の形態では、上記実施の形態で示した表示装置を適用した様々な電子機器について、図面を参照して説明する。

上記実施の形態で示した表示装置を適用した電子機器として、テレビジョン、ビデオカメラ、デジタルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルバーサタイルディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置）、照明器具などが挙げられる。これらの電子機器の具体例を図２８に示す。

図２８（Ａ）は表示装置であり、筐体８００１、支持台８００２、表示部８００３、スピーカー部８００４、ビデオ入力端子８００５等を含む。上記実施の形態で示した構成を表示部８００３に用いることにより作製される。なお、表示装置は、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用装置が含まれる。上記実施の形態で示した表示装置を適用することで、信頼性を向上させた表示装置を提供することができる。

図２８（Ｂ）はコンピュータであり、筐体８１０２、表示部８１０３、キーボード８１０４、外部接続ポート８１０５、ポインティングデバイス８１０６等を含む。なお、コンピュータは、上記実施の形態で示した構成を表示部８１０３に用いることにより作製される。上記実施の形態で示した表示装置を適用することで、信頼性を向上させたコンピュータを提供することができる。

図２８（Ｃ）はビデオカメラであり、表示部８２０２、外部接続ポート８２０４、リモコン受信部８２０５、受像部８２０６、操作キー８２０９等を含む。なお、ビデオカメラは、上記実施の形態で示した構成を表示部８２０２に用いることにより作製される。上記実施の形態で示した表示装置を適用することで、信頼性を向上させたビデオカメラを提供することができる。

図２８（Ｄ）は携帯電話であり、表示部８４０３、音声入力部８４０４、音声出力部８４０５、操作キー８４０６、外部接続ポート８４０７等を含む。なお、携帯電話は、上記実施の形態で示した構成を表示部８４０３に用いることにより作製される。また、赤外線通信機能、テレビ受信機能等を備えた携帯電話としてもよい。上記実施の形態で示した表示装置を適用することで、信頼性を向上させた携帯電話を提供することができる。

図２８（Ｅ）は卓上照明器具であり、照明部８３０１、傘８３０２、可変アーム８３０３、スイッチ８３０５等を含む。なお、卓上照明器具は、上記実施の形態で示した構成を照明部８３０１に用いることにより作製される。なお、照明器具には天井固定型の照明器具または壁掛け型の照明器具なども含まれる。上記実施の形態で示した表示装置を適用することで、信頼性を向上させた卓上照明器具を提供することができる。

以上のようにして、上記実施の形態で示した表示装置を適用して電子機器や照明器具を得ることができる。上記実施の形態で示した表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。

１０１配線
１０２配線
１０３配線
１０４配線
１１１トランジスタ
１１２トランジスタ
１１４トランジスタ
１１５容量素子
１２１トランジスタ
１２２トランジスタ
１２５画素電極
１２６対向電極
１２８トランジスタ
１２９発光素子
１６１トランジスタ
１６２トランジスタ
１６３トランジスタ
２０１トランジスタ
２０２トランジスタ
２０３トランジスタ
２０４トランジスタ
２０５トランジスタ
２０６トランジスタ
２０７トランジスタ
２０８容量素子
２１１配線
２１３配線
２２１トランジスタ
２２２トランジスタ
２２３トランジスタ
２２４トランジスタ
２２５トランジスタ
２２６トランジスタ
２２７トランジスタ
２２８トランジスタ
２２９トランジスタ
２３０トランジスタ
２３１トランジスタ
２３２トランジスタ
２４１配線
２４３配線
２５１トランジスタ
２５２トランジスタ
２５３トランジスタ
２５４トランジスタ
２５５トランジスタ
２６３配線
２６４配線
２７１トランジスタ
２７２トランジスタ
２７３トランジスタ
２７４トランジスタ
２７５トランジスタ
２７６トランジスタ
２７７トランジスタ
２７８トランジスタ
２７９トランジスタ
２８０トランジスタ
２８１配線
２８３配線
１０１ａ配線
１０３ａ配線
１０３ｂ配線
１０３ｃ配線
１１２ａトランジスタ
１１２ｂトランジスタ
１４１ａ配線
１４２ａ配線
２１２ａ配線
２１２ｂ配線
２１２ｃ配線
２４２ａ配線
２４２ｂ配線
２６２ａ配線
２６２ｂ配線
２８２ａ配線
２８２ｂ配線
５１４１基板
５１４２絶縁膜
５１４３導電層
５１４４導電層
５１４５導電層
５１４６半導体層
５１４７半導体層
５１４８半導体層
５１４９絶縁膜
５１５０絶縁膜
５１５１導電層
５１５２導電層
５１５８トランジスタ
５１５９容量素子
５１６１基板
５１６２絶縁膜
５１６３導電層
５１６４導電層
５１６５絶縁膜
５１６６半導体層
５１６７半導体層
５１６８半導体層
５１６９導電層
５１７０導電層
５１７１導電層
５１７８トランジスタ
５１７９容量素子
５１８１基板
５１８２絶縁膜
５１８３導電層
５１８４導電層
５１８５絶縁膜
５１８６半導体層
５１８７半導体層
５１８８半導体層
５１８９導電層
５１９０導電層
５１９１導電層
５１９２絶縁膜
５１９８トランジスタ
５１９９容量素子
５２０１基板
５２０２絶縁膜
５２０３導電層
５２０４導電層
５２０５不純物領域
５２０５不純物領域
５２０６不純物領域
５２０７不純物領域
５２０８ＬＤＤ領域
５２０９ＬＤＤ領域
５２１０チャネル形成領域
５２１１絶縁膜
５２１１絶縁膜
５２１２導電層
５２１３導電層
５２１４絶縁膜
５２１８トランジスタ
５２１９容量素子
８００１筐体
８００２支持台
８００３表示部
８００４スピーカー部
８００５ビデオ入力端子
８１０２筐体
８１０３表示部
８１０４キーボード
８１０５外部接続ポート
８１０６ポインティングデバイス
８２０２表示部
８２０４外部接続ポート
８２０５リモコン受信部
８２０６受像部
８２０９操作キー
８３０１照明部
８３０２傘
８３０３可変アーム
８３０５スイッチ
８４０３表示部
８４０４音声入力部
８４０６操作キー
８４０７外部接続ポート

Claims

第１乃至第３のトランジスタを有し、
前記第１乃至第３のトランジスタは、同じ極性であり、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第１の配線は、第１の信号を伝達する機能を有し、
前記第２の配線は、第２の信号を伝達する機能を有する半導体装置であって、
前記第２のトランジスタがオンであり、且つ前記第２のトランジスタのソースとドレインとが入れ替わるように前記第２の信号の電位が変化する期間を有することを特徴とする半導体装置。
第１乃至第４のトランジスタを有し、
前記第１乃至第４のトランジスタは、同じ極性であり、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第３の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第３の配線と電気的に接続され、
前記第１の配線は、第１の信号を伝達する機能を有し、
前記第２の配線は、第２の信号を伝達する機能を有する半導体装置であって、
前記第２のトランジスタがオンであり、且つ前記第２のトランジスタのソースとドレインとが入れ替わるように前記第２の信号の電位が変化する期間と、
前記第４のトランジスタがオンであり、且つ前記第４のトランジスタのソースとドレインとが入れ替わるように前記第２の信号の電位が変化する期間と、を有することを特徴とする半導体装置。
請求項１又は請求項２において、
前記第１のトランジスタがオンであり、且つ前記第１のトランジスタのソースとドレインとが入れ替わるように前記第１の信号が変化する期間を有することを特徴とする半導体装置。