TWI492207B - 液晶顯示裝置 - Google Patents
液晶顯示裝置 Download PDFInfo
- Publication number
- TWI492207B TWI492207B TW098138437A TW98138437A TWI492207B TW I492207 B TWI492207 B TW I492207B TW 098138437 A TW098138437 A TW 098138437A TW 98138437 A TW98138437 A TW 98138437A TW I492207 B TWI492207 B TW I492207B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- wire
- source
- terminal
- electrically connected
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 47
- 239000004065 semiconductor Substances 0.000 claims description 182
- 229910052732 germanium Inorganic materials 0.000 claims description 44
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 36
- 239000013078 crystal Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 229910052725 zinc Inorganic materials 0.000 claims description 9
- 239000011701 zinc Substances 0.000 claims description 9
- 238000001816 cooling Methods 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims 1
- 229910052738 indium Inorganic materials 0.000 claims 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 206
- 239000010408 film Substances 0.000 description 160
- 239000000758 substrate Substances 0.000 description 50
- 238000000034 method Methods 0.000 description 48
- 238000010586 diagram Methods 0.000 description 45
- 239000003990 capacitor Substances 0.000 description 38
- 230000006866 deterioration Effects 0.000 description 36
- 230000002829 reductive effect Effects 0.000 description 31
- 230000006870 function Effects 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 23
- 230000005684 electric field Effects 0.000 description 20
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 18
- 239000012535 impurity Substances 0.000 description 17
- 229910045601 alloy Inorganic materials 0.000 description 16
- 239000000956 alloy Substances 0.000 description 16
- 230000008859 change Effects 0.000 description 13
- 229910000449 hafnium oxide Inorganic materials 0.000 description 13
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 13
- 239000004020 conductor Substances 0.000 description 11
- 230000009467 reduction Effects 0.000 description 9
- 239000002356 single layer Substances 0.000 description 9
- 229910052715 tantalum Inorganic materials 0.000 description 9
- 229910052779 Neodymium Inorganic materials 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 229910052735 hafnium Inorganic materials 0.000 description 8
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 8
- 239000012212 insulator Substances 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 229910052758 niobium Inorganic materials 0.000 description 8
- 229910052697 platinum Inorganic materials 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000001962 electrophoresis Methods 0.000 description 6
- 238000007667 floating Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- 230000002411 adverse Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000003086 colorant Substances 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000002041 carbon nanotube Substances 0.000 description 3
- 229910021393 carbon nanotube Inorganic materials 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 239000000975 dye Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000013081 microcrystal Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- NIHNNTQXNPWCJQ-UHFFFAOYSA-N fluorene Chemical compound C1=CC=C2CC3=CC=CC=C3C2=C1 NIHNNTQXNPWCJQ-UHFFFAOYSA-N 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004985 Discotic Liquid Crystal Substance Substances 0.000 description 1
- 239000005264 High molar mass liquid crystal Substances 0.000 description 1
- 239000004976 Lyotropic liquid crystal Substances 0.000 description 1
- 240000005561 Musa balbisiana Species 0.000 description 1
- 235000018290 Musa x paradisiaca Nutrition 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000004042 decolorization Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 125000003983 fluorenyl group Chemical group C1(=CC=CC=2C3=CC=CC=C3CC12)* 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000097 high energy electron diffraction Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002075 main ingredient Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005266 side chain polymer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133528—Polarisers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
- H10K10/482—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors the IGFET comprising multiple separately-addressable gate electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/13363—Birefringent elements, e.g. for optical compensation
- G02F1/133638—Waveplates, i.e. plates with a retardation value of lambda/n
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/20—Organic diodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Description
本發明有關半導體裝置；尤其，本發明有關使用電晶體所形成的半導體裝置及其操作方法。進一步地，本發明有關包含半導體裝置的顯示裝置及包含該等顯示裝置的電子裝置。
近年來，諸如液晶顯示裝置及發光裝置之顯示裝置已積極地發展；尤其，用以藉由使用利用非單晶半導體所形成之電晶體以形成像素電路及包含移位暫存器電路或其類似物(下文中稱為內部電路)的驅動器電路於相同絕緣物上之技術已積極地發展，因為該技術可大大地促成功率消耗和成本的降低、可靠度的改善、及框架的減少。形成於絕緣物上的內部電路係透過FPC(撓性印刷電路)或其類似物而連接至設置在該絕緣物外面的控制器IC或其類似物，且該內部電路的控制會受到控制。
此外，包含使用非單晶半導體所形成之電晶體的移位暫存器電路已被提議做為形成於絕緣物上之內部電路(請參閱參考文獻1)。
然而，因為移位暫存器電路之輸出端子在某一週期中會在浮動狀態之中，所以具有其中雜訊易於產生於輸出端子之中，以及由於產生於輸出端子中的雜訊所造成之移位暫存器電路故障的問題。
為了要解決上述問題，已提議輸出端子不進入至浮動狀態之內的移位暫存器電路。例如，在參考文獻2之中，已提出移位暫存器電路係由所謂靜態驅動器所操作之技術；在此情況中，因為移位暫存器電路的輸出端子並不進入至浮動狀態之內，所以可降低輸出端子中所產生的雜訊。
[參考文件]
參考文獻1：PCT國際公告第95/31804號
參考文獻2：日本公開專利申請案第2004-078172號
在執行如參考文獻2中所揭示之靜態驅動器的情況中，操作週期係畫分成為選擇週期及非選擇週期，在選擇週期之期間係輸出選擇信號，以及在非選擇週期之期間係輸出非選擇信號。大部分的操作週期係非選擇週期，在其中選擇信號具有高電位(高位準信號)於該處的情況中，非選擇信號(具有低電位(低位準信號))係在非選擇週期之中透過電晶體而供應至輸出端子，也就是說，用以供應低電位至輸出端子的電晶體係在電路之大部分操作週期中導通。
已知的是，使用非單晶半導體所形成的電晶體會依據該電晶體導通的時間及所供應至該電晶體的電位而劣化；例如，在其中電晶體劣化於該處的情況中，具有其中臨限電壓係正偏移於該處之臨限電壓中的偏移會發生且電路故障會產生之問題。
此外，與像素、類比開關(例如，轉移閘極)、或其類似物不一樣地，在許多情況中，在諸如移位暫存器電路或閂鎖電路的數位電路中之電流流動方向係固定的，也就是說，因為電晶體的源極及汲極係固定，所以電場會集中在汲極側且電晶體容易劣化。
鑑於上述問題，目的在於抑制電晶體中之劣化；選擇性地，目的在於抑制由於電晶體中之劣化所導致的電路故障；選擇性地，目的在於改善包含電晶體之電路的可靠性。
為了要抑制電晶體中之劣化，在像素或電路中之連續輸出具有某些位準的信號(例如，L位準信號(低位準信號))之電晶體中，流過電晶體的電流方向改變(反向)，也就是說，藉由每一給定週期地改變所施加至第一端子及第二端子(用作源極及汲極的端子)之電壓位準，可每一給定週期地切換源極及汲極。
因此，在包含電晶體的電路中之連續輸出具有某些位準的信號(例如，L位準信號)之部分中，係使用具有複數個不同電位的L位準信號(電位係每一給定週期改變之L位準信號)以做為具有某些位準的信號；例如，在其中L位準信號係透過電晶體而連續輸出於該處的情況中，可使用電位係每一給定週期地切換於第一電位VLH
與第二電位VLL
(VLH
>VLL
)之間的信號，以做為L位準信號。也就是說，藉由使用電位改變的信號做為L位準信號且改變流過電晶體的電流之方向，可抑制源極側或汲極側之電場的集中，藉以印刷電晶體中的劣化。
注意的是，可使用任一電位做為第一電位VLH
及第二電位VLL
，只要其係用作電路中之L位準信號即可；例如，在其中L位準信號係電路中之非選擇信號的情況中，可設定第一電位及第二電位，使得它們用作非選擇信號。選擇性地，可設定三或更多個電位做為該複數個電位。
選擇性地，在其中H位準信號(高位準信號)係透過電晶體而連續輸出於該處的情況中，可使用電位係每一給定週期地切換於第一電極VHH
與第二電極VHL
(VHH
<VHL
)之間的信號，以做為H位準信號。注意的是，可使用任一電位做為第一電位VHH
及第二電位VHL
，只要其係用作電路中之H位準信號即可；例如，在其中H位準信號係電路中之選擇信號的情況中，可設定第一電位及第二電位，使得它們用作選擇信號。
此外，在所揭示之本發明的實例中，係設置第一電晶體、第二電晶體、及第三電晶體。第一電晶體之源極及汲極的其中之一者係電性連接至第一導線，且第一電晶體之源極及汲極的另一者係電性連接至第三導線；第二電晶體之源極及汲極的其中之一者係電性連接至第二導線，且第二電晶體之源極及汲極的另一者係電性連接至第三導線；以及第三電晶體之閘極係電性連接至第三導線，第三電晶體係由供應至第三導線之選擇信號所導通且由非選擇信號所斷開。選擇信號係在當第一電晶體係導通時之週期中，自第一導線供應至第三導線；非選擇信號係在當第二電晶體係導通時之週期中，自第二導線供應至第三導線；且選擇信號及非選擇信號的其中至少之一者係電位在每預定週期改變的信號。
此外，在所揭示之本發明的實例中，係設置第一電晶體、複數個第二電晶體、及第三電晶體。第一電晶體之源極及汲極的其中之一者係電性連接至第一導線，且第一電晶體之源極及汲極的另一者係電性連接至第三導線；複數個第二電晶體的各者之源極及汲極的其中之一者係電性連接至第二導線，且複數個第二電晶體的各者之源極及汲極的另一者係電性連接至第三導線，複數個第二電晶體係相互並聯連接；以及第三電晶體之閘極係電性連接至第三導線，第三電晶體係由供應至第三導線之選擇信號所導通且由非選擇信號所斷開。選擇信號係在當第一電晶體係導通時之週期中，自第一導線供應至第三導線；以及非選擇信號係電位每預定週期改變，且在當複數個第二電晶體的其中之一者係導通時之週期中，自第二導線供應至第三導線的信號。
此外，在所揭示之本發明的實例中，係設置第一電晶體、第二電晶體、第三電晶體、及第四電晶體。第一電晶體之源極及汲極的其中之一者係電性連接至第一導線，且第一電晶體之源極及汲極的另一者係電性連接至第三導線；第二電晶體之源極及汲極的其中之一者係電性連接至第二導線，且第二電晶體之源極及汲極的另一者係電性連接至第三導線；第四電晶體之源極及汲極的其中之一者係電性連接至第四導線；且第四電晶體之源極及汲極的另一者係電性連接至第三導線；以及第三電晶體之閘極係電性連接至第三導線，第三電晶體係由供應至第三導線之選擇信號所導通且由非選擇信號所斷開。選擇信號係在當第一電晶體係導通時之週期中，自第一導線供應至第三導線，以及非選擇性信號係在當第二電晶體係導通時之週期或在當第四電晶體係導通時之週期中，自第二導線至第四導線供應至第三導線。不同的電位施加至第二導線及第四導線，且所施加至第二導線之電位及所施加至第四導線之電位切換。
在此說明書中，在使用電晶體做為開關的情況中，電晶體的極性(導電性類型)並未特定地受限於某一類型，因為其僅操作成為開關而已；然而，當將抑制截止狀態的電流量時，較佳地使用具有更小截止狀態電流之極性的電晶體。具有更小截止狀態電流之電晶體的實例係設置有LDD區之電晶體，具有多重閘極結構之電晶體，及其類似物。進一步地，n通道電晶體係較佳地使用於當操作成為開關之電晶體的源極端子之電位接近於低電位側電源供應器的電位(例如，Vss，GND，或0伏特)時；相反地，p通道電晶體係較佳地使用於當源極端子之電位接近於高電位側電源供應器的電位(例如，Vdd)時，此係因為當n通道電晶體的源極端子之電位接近於低電位側電源供應器的電位時，以及當p通道電晶體的源極端子之電位接近於高電位側電源供應器的電位時，可增加閘極－源極電壓的絕對值，使得電晶體可更準確地操作成為開關之故，而且亦因為電晶體不會經常執行源極隨耦器操作，使得輸出電壓中之降低不會一直發生之故。
注意的是，CMOS開關可藉由使用n通道電晶體及p通道電晶體二者而使用成為開關。藉由使用CMOS開關，該開關可更準確地被操作成為開關，因為電流可流動於當p通道電晶體或n通道電晶體係導通時，例如，不管輸入至開關之信號的電壓是否係高或低，均可適當地輸出電壓；此外，因為可使得用以開啟或關閉開關之信號的電壓振幅值變小，所以可降低功率消耗。
注意的是，當使用電晶體做為開關時，開關包含輸入端子(源極端子及汲極端子的其中之一者)、輸出開關(源極端子及汲極端子的另一者)、及用以控制導電的端子(閘極端子)；相反地，當使用二極體做為開關時，在一些情況中，該開關並不包含用以控制導電的端子，因此，當使用二極體做為開關時，例如與使用電晶體的情況相較地，可進一步降低用於控制端子之導線的數目。
注意的是，當直接敘述的是"A及B係連接"時，則包含其中A及B係電性連接於該處的情況、其中A及B係功能性地連接於該處的情況、以及其中A及B係直接連接於該處的情況於其中。在此，A及B各係物體(例如，裝置，元件，電路，導線，電極，端子，導電膜，或層)，因而，可將任何元件插置於具有圖式及本文中所描繪之連接關係的元件之間，而不會受限於例如在該等圖式及本文中所描繪之連接關係的預定連接關係。
例如，在其中A及B係電性連接於該處的情況中，可將致能A與B間之電性連接的一或更多個元件(例如，開關，電晶體，電容器，電感器，電阻器，及/或二極體)連接於A與B之間。選擇性地，在其中A及B係功能性地連接於該處的情況中，可將致能A與B間之功能性連接的一或更多個電路(例如，諸如反相器，NAND電路，或NOR電路之邏輯電路；諸如DA轉換器電路，AD轉換器電路，或伽瑪校正電路之信號轉換器電路；諸如電源供應電路(例如，dc-dc轉換器，升壓dc-dc轉換器，或降壓dc-dc轉換器)或用以改變信號之電位位準的位準移位器電路之電壓位準轉換器電路；電壓源；電流源；開關電路；諸如可增加信號振幅、電流量、或其類似者之電路，運算放大器，差動放大器電路，源極隨耦器電路，或緩衝器電路之放大器電路；信號產生電路；記憶體電路；及/或控制電路)連接於A與B之間。例如，在其中將來自A所輸出之信號傳送至B的情況中，即使當另一電路係插置於A與B之間時，A及B係功能性連接。
注意的是，當直接敘述的是"A及B係電性連接"時，則包含其中A及B係電性連接於該處的情況(亦即，其中A及B係連接於該處，而另一元件或另一電路插置其間的情況)、其中A及B係功能性地連接於該處的情況(亦即，其中A及B係功能性地連接於該處，而另一電路插置其間的情況)、以及其中A及B係直接連接於該處的情況(亦即，其中A及B係以另一元件或另一電路插置其間而連接的情況)於其中。也就是說，當直接敘述的是"A及B係電性連接"時，則此敘述係與其中僅直接敘述"A及B係連接"於該處的情況相同。
注意的是，顯示元件、其係包含顯示元件之裝置的顯示裝置、發光元件、以及其係包含發光元件之裝置的發光裝置可使用各式各樣的模式，例如可使用EL(電激發光)元件(例如，包含有機及無機材料之EL元件，有機EL元件，或無機EL元件)、LED(例如，白色LED，紅色LED，綠色LED，或藍色LED)、電晶體(根據電流量而發射出光的電晶體)、電子發射體、液晶元件、電子墨水、電泳元件、柵狀光閥(GLV)、電漿顯示面板(PDP)、數位微反射鏡裝置(DMD)、壓電陶質顯示器、碳奈米管、或其類似物，以做為顯示元件、顯示裝置、發光元件、以及發光裝置，此元件可包含對比、光亮度、反射率、透射比、或其類似者由於電磁作用而改變的媒質。注意的是，具有EL元件的顯示裝置包含EL顯示器；具有電子發射體的顯示裝置包含場發射顯示器(FED)，SED型扁平面板顯示器(SED：表面導電型電子發射體顯示器)，及其類似物；具有液晶元件的顯示裝置包含液晶顯示器(例如，透射型液晶顯示器，透射反射型液晶顯示器，反射型液晶顯示器，寬屏直視型液晶顯示器，或投射型液晶顯示器)及其類似物；以及具有電子墨水或電泳元件的顯示裝置包含電子紙。
注意的是，EL元件係包含陽極，陰極，及插置於陽極與陰極之間的EL層。注意的是，做為EL層，可使用利用來自單重線激發子之光發射(螢光)的層、利用來自三重線激發子之光發射(磷光)的層、利用來自單重線激發子之光發射(螢光)及來自三重線激發子之光發射(磷光)的層、利用有機材料所形成的層、利用無機材料所形成的層、利用有機材料及無機材料所形成的層、包含高分子材料的層、包含低分子材料的層、包含高分子材料及低分子材料的層、或其類似層。注意的是，本發明並未受限於此，且各式各樣的EL元件可使用做為EL元件。
注意的是，電子發射體係其中電子係由陰極上之高電場密度所提取的元件，例如可使用史賓特(Spindt)型、碳奈米管(CNT)型、其中堆疊金屬、絕緣物、及金屬的金屬－絕緣物－金屬(MIM)型、其中堆疊金屬、絕緣物、及半導體的金屬－絕緣物－半導體(MIS)型、MOS型、矽型、薄膜二極體型、鑽石型、其中堆疊金屬、絕緣物、半導體、及金屬的薄膜型、HEED型、EL型、多孔矽型、表面導電(SCE)型、或其類似物。注意的是，本發明並未受限於此，且各式各樣的元件可使用做為電子發射體。
注意的是，液晶元件係藉由液晶之光學調變動作而控制光之透射或非透射的元件，且包含電極對及液晶。注意的是，液晶的光學調變動作係由施加至液晶之電場(包含水平電場，垂直電場，及對角線電場)所控制。注意的是，可使用以下於液晶元件：向列液晶、膽石醇液晶、層列液晶、碟狀液晶、熱致液晶、溶致液晶、低分子液晶、高分子液晶、聚合物色散液晶(PDLC)、鐵電液晶、反鐵電液晶、主鏈液晶、側鏈高分子液晶、電漿定址液晶(PALC)、香蕉形液晶、及其類似物。此外，可使用以下做為液晶的驅動方法：TN(扭轉向列)模式、STN(超扭轉向列)模式、IPS(平面切換)模式、FFS(邊緣場切換)模式、MVA(多域垂直配向)模式、PVA(圖案垂直配向)模式、ASV(進階超視)模式、ASM(軸向對稱配向微胞格)模式、OCB(光學補償雙折射)模式、ECB(電性控制雙折射)模式、FLC(鐵電液晶)模式、AFLC(反鐵電液晶)模式、PDLC(聚合物色散液晶)模式、主型模式、藍色相模式、及其類似模式。注意的是，本發明並未受限於此，且各式各樣的液晶元件及其驅動方法可使用做為液晶元件及其驅動方法。
注意的是，電子紙對應於藉由分子以顯示影像的裝置(使用光學各向異性，染料分子取向，或其類似者的裝置)，藉由粒子以顯示影像的裝置(使用電泳，粒子移動，粒子旋轉，相改變，或其類似者的裝置)，藉由膜之一端的移動以顯示影像的裝置，藉由使用分子之彩色性質或相改變以顯示影像的裝置，藉由使用分子之光學吸收性以顯示影像的裝置，或藉由使用電子與電洞的結合之自光發射以顯示影像的裝置。例如，可使用以下做為電子紙的顯示方法：微胞電泳、水平電泳、垂直電泳、球形扭轉球、磁性扭轉球、柱狀扭轉球、帶電墨粉、電子粉狀及顆粒狀材料、磁性電泳、磁性熱敏型、電潤濕、光散射(透明-不透明改變)、膽石醇液晶及光導電層、膽石醇液晶裝置、雙穩態扭轉液晶、鐵電液晶、具有二色性染料之液晶色散型、移動膜、隱色染料之著色及脫色性質、光致變色、電致變色、電沈積、撓性有機EL、及其類似者。注意的是，本發明並未受限於此，且各式各樣的電子紙及其顯示方法可使用做為電子紙及其驅動方法。在此，藉由使用微胞電泳，可解決電泳粒子之聚集及沈澱之電泳現象的缺點。電子粉狀及微顆粒狀材料具有諸如高速回應，高反射率，寬視角、低功率消耗、及記憶體性質。
注意的是，電漿顯示面板具有其中具備設置有電極之表面的基板與具備設置有電極及微小刻槽的基板面向的結構，其中磷層以狹窄的間距而形成且稀有氣體被密封於其中。選擇性地，電漿顯示面板可具有其中電漿管係自頂部及底部插入於膜形電極之間的結構，電漿管係藉由密封放電氣體、RGB螢光材料、及其類似物於玻璃管內部而形成。注意的是，電漿顯示面板可藉由施加電壓於電極之間以產生紫外線，使得磷發射出光而執行顯示。注意的是，放電法可係DC法或AC法。在此，做為電漿顯示面板的驅動方法，可使用AWS(定址而維持)驅動法、其中子像框係畫分成為重設週期、定址週期、及維持週期之ADS(定址顯示分離)驅動法、CLEAR(高對比、低能量定址、以及錯誤輪廓順序之降低)驅動法、ALIS(表面之交變照明)法、TERES(倒易維持器之技術)驅動法、或其類似方法。注意的是，本發明並未受限於此，且各式各樣的驅動方法可使用做為電漿顯示面板的驅動方法。
注意的是，電激發光、冷陰極螢光燈、熱陰極螢光燈、LED、雷射光源、水銀燈、或其類似物可使用做為其中需要光源之諸如液晶顯示器(例如，透射型液晶顯示器、透射反射型液晶顯示器、反射型液晶顯示器、寬屏直視型液晶顯示器、或投射型液晶顯示器)、包含柵狀光閥(GLV)之顯示裝置、或包含數位微反射鏡裝置(DMD)之顯示裝置的顯示裝置之光源。注意的是，本發明並未受限於此，且各式各樣的光源可使用做為光源。
注意的是，可使用各式各樣的電晶體做為電晶體，無需受限於某一類型；例如，可使用包含由非晶矽、多晶矽、微晶(亦稱為微晶體、奈米晶體、或半非晶)矽、或其類似物所代表之非單晶半導體膜的薄膜電晶體(TFT)。在使用TFT的情況中，存在有各式各樣的優點；例如，因為TFT可形成於比使用單晶矽的情況中之溫度更低的溫度處，所以可降低製造成本或可使製造設備作成更大。因為可使製造設備作成更大，所以可使用大的基板以形成TFT；因此，可低成本地同時形成許多顯示裝置。此外，因為製造溫度低，所以可使用具有低熱阻的基板；因此，可使用透光基板以形成電晶體。進一步地，在顯示元件中之光的透射係藉由使用利用透光基板所形成的電晶體以控制；選擇性低，因為電晶體的厚度小，所以包含在電晶體中之一部分的膜可透射光，因此可改善孔徑比。
注意的是，藉由使用觸媒(例如，鎳)於形成多晶矽的情況中，可進一步改善晶體性且可形成具有優異之電性特徵的電晶體；因而，閘極驅動器電路(例如，掃描線驅動器電路)，源極驅動器電路(例如，信號驅動器電路)，及/或信號處理電路(例如，信號產生電路，伽瑪校正電路，或DA轉換器電路)可使用與像素部相同的基板以形成。
注意的是，藉由使用觸媒(例如，鎳)於形成微晶矽的情況中，可進一步改善晶體性且可形成具有優異之電性特徵的電晶體。在此情況中，晶體性可僅藉由執行熱處理以改善，而無需執行雷射照射；因而，閘極驅動器電路(例如，掃描線驅動器電路)及源極驅動器電路的一部分(例如，類比開關)可使用與像素部相同的基板以形成。此外，在未執行用於晶體化之雷射照射的情況中，可抑制矽之晶體性之中的不均勻度；因此，可顯示出高品質的影像。
注意的是，多晶矽及微晶矽可無需使用觸媒(例如，鎳)而形成。
注意的是，較佳地將整個面板中之矽的晶體性改善成為多晶、微晶、或其類似物；惟，本發明並未受限於此，可僅在部分的面板中改善矽之晶體性。藉由選擇性的雷射照射或其類似者以選擇性地改善晶體性係可行的。例如，可僅以雷射光來照射不包含像素的週邊驅動器電路區；選擇性地，可僅以雷射光來照射閘極驅動器電路、源極驅動器電路、或其類似電路之區域；選擇性地，可僅以雷射光來照射源極驅動器電路(例如，類比開關)的一部分，因而，可僅改善矽的晶體性於其中電路無需以高速而操作的區域中。因為像素區並未特別地需要以高速而操作，所以即使並未改善晶體性，像素電路亦可操作而無問題；因為改善晶體性的區域變小，所以可減少製造步驟，可增加輸貫量，以及可降低製造成本；且因為必要的製造設備之數目變小，所以可進一步降低製造成本。
電晶體可使用半導體基板，SOI基板，或其類似物以形成；因此，可形成具有高的電流供應能力且具有小的尺寸，而僅具有很小變化於特徵、尺寸、形狀、或其類似者之中的電晶體。藉由使用此電晶體，可使電路的功率消耗降低或可使電路高度地積體。
可使用包含諸如氧化鋅(ZnO)，含銦、鎵、及鋅之氧化物(InGaZnO)，矽鍺(SiGe)，砷化鎵(GaAs)，銦鋅氧化物(IZO)，銦錫氧化物(ITO)，或氧化錫(SnO)之化合物半導體或氧化物半導體的電晶體；藉由使此化合物半導體或氧化物半導體偏薄而獲得的電晶體；或其類似物。因此，可使製造溫度降低，且例如，可在室溫形成此電晶體；因而，可將該電晶體直接形成於具有低熱阻之諸如塑膠基板或膜基板的基板之上。注意的是，此化合物半導體或氧化物半導體不僅可使用於電晶體的通道部分，而且可使用於其他應用，例如可將此化合物半導體或氧化物半導體使用於電阻器、像素電極、或透光電極；進一步地，因為此元件可以與電晶體同時形成，所以可降低成本。
可使用由噴墨法或印刷法所形成的電晶體或其類似物；因此，電晶體可形成於室溫、可形成於低真空、或可使用大的基板以形成。因為電晶體可無需使用罩幕(光罩)以形成，所以電晶體的佈局可易於改變；進一步地，因為無需使用阻體，所以材料成本會降低且步驟的數目可縮減；再者，因為膜係僅形成於必要的部分之中，所以當與蝕刻係在形成膜於整個表面上之後才執行的製造方法相比較時，材料不會浪費，以致成本可降低。
可使用包含有機半導體或碳奈米管之電晶體或其類似物；因而，此電晶體可形成於撓性基板之上。使用此基板所形成的半導體裝置可抵抗震動。
進一步地，可使用具有各式各樣之結構的電晶體，例如可使用MOS電晶體、接面電晶體、雙極性電晶體、或其類似物以做為電晶體。藉由使用MOS電晶體，可縮減電晶體的尺寸；因此，可安裝複數個電晶體。藉由使用雙極性電晶體，可流通大的電流；因此，可高速地操作電路。
注意的是，可將MOS電晶體、雙極性電晶體、及其類似物安裝於一基板之上；因此，可達成功率消耗的降低，尺寸之縮減，高速的操作，及其類似者。
注意的是，電晶體的結構可係各式各樣的結構，而無需受限於某一結構；例如，可使用具有二或更多個閘極結構之多重閘極結構。藉由使用多重閘極結構，因為通道區係串聯連接，所以可提供其中複數個電晶體係串聯連接於該處的結構。具有多重閘極結構，可降低截止狀態的電流量，以及可增加電晶體的耐壓(可改善可靠度)；進一步地，具有多重閘極結構，即使當電晶體操作於飽和區之中而汲極－源極電壓變動時，汲極－源極電流亦不會變動太大，以致可獲得平的斜率之電壓－電流特徵。藉由使用平的斜率之電壓－電流特徵，可實現理想電流源電路或具有極大電阻值的主動負載；因而，可實現具有優異性質的差動電路或電流鏡電路。
當作另一實例，可使用其中間極電極係形成於通道之上面及下面的結構。藉由使用其中閘極電極係形成於通道之上面及下面的結構，通道區會增大，以致可增加電流量。選擇性地藉由使用其中閘極電極係形成於通道之上面及下面的結構，可易於形成空乏層，使得可改善子臨限擺動。注意的是，當閘極電極係形成於通道的上面及下面時，可提供其中複數個電晶體係並聯連接於該處的結構。
可使用其中閘極電極係形成於通道區之上面的結構，其中閘極電極係形成於通道區之下面的結構，交錯結構，反向交錯結構，其中通道區係畫分成為複數個區域的結構，或其中通道區係並聯或串聯連接的結構。選擇性地，可使用其中源極電極或汲極電極與通道區(或其之一部分)重疊的結構；藉由使用其中源極電極或汲極電極與通道區(或其之一部分)重疊的結構，可防止由於電荷在通道區之一部分中的累積所導致之不穩定的操作。選擇性地，可使用其中將LDD區設置於該處的結構；藉由設置LDD區，可降低截止狀態的電流量，以及可增加電晶體的耐壓(可改善可靠度)；進一步地，藉由設置LDD區，即使當電晶體操作於飽和區之中而汲極-源極電壓變動時，汲極-源極電流亦不會變太大，以致可獲得平的斜率之電壓-電流特徵。
注意的是，可使用各式各樣的電晶體以做為電晶體，且可使用各式各樣的基板以形成該電晶體；因此，為實現預定功能所需之所有電路可使用相同的基板以形成，例如，為實現預定功能所需之所有電路可使用玻璃基板、塑膠基板、單晶基板、SOI基板、或任何其他基板以形成，當為實現預定功能所需之所有電路係使用相同的基板以形成時，成本可藉由組件數目之縮減而降低或可靠度可由於對電路組件之連接數目的減少而改善。選擇性地，為實現預定功能所需之某些電路可使用一基板以形成，以及為實現預定功能所需之某些電路可使用另一基板以形成；也就是說，無需一定要使用相同的基板以形成為了要實現預定功能所需之所有電路，例如，為實現預定功能所需之某些電路可由使用玻璃基板的電晶體所形成以及為實現預定功能所需之某些電路可使用單晶基板以形成，使得由使用單晶基板之電晶體所形成的IC晶片可藉由COG(晶片在玻璃上)而連接至玻璃基板以及可將IC晶片設置於玻璃基板上。選擇性地，IC晶片可藉由TAB(卷帶自動接合)法或印刷導線板而連接至玻璃基板。當某些電路係以此方式而使用相同的基板形成時，成本可藉由組件數目之縮減而降低或可靠度可由於對電路組件之連接數目的減少而改善。選擇性地，當使用單晶基板來形成具有高驅動電壓及高驅動頻率之消耗大的功率之電路以取代使用相同基板來形成該等電路，且例如，使用由該等電路所形成之IC晶片時，可防止功率消耗的增加。
注意的是，一像素對應於可控制亮度之一元件；因此，例如一像素對應於一彩色元件且亮度係以一彩色元件來表示。因而，在該情況中，在具有R(紅色)、G(綠色)、及B(藍色)之彩色元件的彩色顯示裝置之情況中，影像的最小單元係由R像素、G像素、及B像素之三像素所形成。注意的是，彩色元件並未受限於三原色，而是可使用用超過三原色的彩色元件或可使用除了RGB之外的彩色，例如可藉由增加白色而使用RGBW(W對應於白色)；選擇性地，可將黃色、青色、洋紅、寶石綠、朱紅色、及其類似彩色的其中之一或更多者增加至RGB。選擇性地，可將與R、G、及B的至少之一者相似的彩色增加至RGB，例如可使用R、G、B1、及B2；雖然B1及B2二者均為藍色，但它們具有不同的頻率。在相似的方式中，可使用R1、R2、G、及B。藉由使用該等彩色元件，可執行更接近於實際物體的顯示且可降低功率消耗。做為另一實例，在藉由使用複數個區域以控制一彩色元件之亮度的情況中，一區域可對應於一像素；因此，例如，在執行區域比例灰度顯示的情況中或在包含子像素的情況中，控制亮度之複數個區域係設置於各個彩色元件之中且灰階係以全部區域來表示。在此情況中，控制亮度的一區域可對應於一像素；因此，在該情況中，一彩色元件包含複數個像素。選擇性地，即使當控制亮度之複數個區域係設置於一彩色元件，可將該等區域聚集且可將一彩色元件稱為一像素；因此，在該情況中，一彩色元件包含一像素。選擇性地，在其中將亮度控制於各個彩色元件中之複數個區域中的情況之中，在某些情況中，促成顯示之區域的大小係根據像素而變化。選擇性地，在各個彩色元件中之控制亮度的複數個區域之中，可將供應至複數個區域之各者的信號稍為變化，使得視角度變寬；也就是說，包含於各個彩色元件中的複數個區域中之像素電極的電位可相互不同，因而，施加至液晶分子的電壓會根據像素電極而變，因此，可使視角變寬。
注意的是，"一像素(針對三原色)"之直接的敘述對應於其中將R、G、及B之三像素視為一像素於該處的情況；"一像素(針對一原色)"之直接的敘述對應於其中複數個區域係設置於各個彩色元件之中，且集體地視為一像素於該處的情況。
注意的是，在一些情況中，像素係以矩陣而設置(配置)。在此，像素係以矩陣而設置(配置)之敘述包含其中該等像素係以縱向或橫向而配置於直線之中的情況，以及其中該等像素係以縱向或橫向而配置於鋸齒線之中的情況；因此，例如在以三彩色元件(例如，RGB)來執行全彩色顯示的情況中，可包含以下的情況：其中該等像素係以條紋狀來配置的情況，以及其中該三彩色元件的點係以三角形圖案來配置的情況；此外，亦包含其中三彩色元件的點係以拜爾(Bayer)配置來設置的情況。注意的是，在彩色元件的點之間的顯示區域之大小可係不同的。因此，可降低功率消耗或可延長顯示元件的壽命。
注意的是，可使用其中主動元件係包含於像素之中的主動矩陣方法，或其中主動元件並不包含於像素之中的被動矩陣方法。
在主動矩陣方法中，做為主動元件(非線性元件)，不僅可使用電晶體，而且可使用各式各樣的主動元件(非線性元件)。例如，亦可使用MIM(金屬絕緣物金屬)，TFD(薄膜二極體)，或其類似物；因為此元件具有很小數目的製造步驟，所以可降低製造成本或可改善產能；進一步地，因為元件的尺寸小，所以可改善孔徑比，以致可減少功率消耗或可達成更高的光亮度。
注意的是，做為除了主動矩陣方法之外的方法，可使用其中並不使用主動元件之被動矩陣方法。因為並不使用主動元件(非線性元件)，所以製造步驟少，以致可降低製造成本或可改善產能；進一步地，因為並不使用主動元件(非線性元件)，所以可改善孔徑比，以致可減少功率消耗或可達成更高的光亮度。
注意的是，電晶體係具有閘極、汲極、及源極之至少三個端子的元件，電晶體具有通道區於汲極區與源極區之間，且電流可流過汲極區、通道區、及源極區。在此，因為電晶體的源極及汲極會根據電晶體的結構、操作條件、及其類似者而改變，所以難以界定源極或汲極係何者。因此，在某些情況中，用作源極及汲極的區域並不稱為源極或汲極；在此情況中，例如，源極及汲極的其中之一者可稱為第一端子，以及源極及汲極的另一者可稱為第二端子。選擇性地，源極及汲極的其中之一者可稱為第一電極，以及源極及汲極的另一者可稱為第二電極。選擇性地，源極及汲極的其中之一者可稱第一區，以及源極及汲極的另一者可稱為第二區。
注意的是，電晶體可係具有基極、射極、及集極之至少三個端子的元件。在此情況中，以相似之方式，可將射極及集極的其中之一者稱為第一端子，以及可將射極及集極的另一者稱為第二端子。
注意的是，閘極對應於所有的或某一閘極電極及閘極導線(亦稱為閘極線，閘極信號線，掃描線，掃描信號線，或其類似物)，閘極電極對應於與形成通道區之半導體重疊而閘極絕緣膜插置其間之導電膜的一部分。注意的是，在某些情況中，閘極電極的一部分與LDD(微摻雜汲極)區或源極區(或汲極區)重疊，而閘極絕緣膜插置其間。閘極導線對應於用以相互連接電晶體之閘極電極的導線，用以相互連接像素之閘極電極的導線，或用以連接閘極電極至另一導線的導線。
注意的是，源極對應於所有的或某一源極區、源極電極、及源極導線(亦稱為源極線，源極信號線，資料線，資料信號線，或其類似物)，源極區對應於包含大量p型雜質(例如，硼或鎵)或n型雜質(例如，磷或砷)的半導體區；因此，包含小量p型雜質或n型雜質的區域，亦即，LDD(微摻雜汲極區)，並不包含於源極區之中。源極電極係使用與源極區不同的材料所形成之導電膜的一部分，且電性連接至源極區；然而，在某些情況中，源極電極及源極區係統稱為源極電極。源極導線對應於用以相互連接電晶體之源極電極的導線，用以相互連接像素之源極電極的導線，或用以連接源極電極至另一導線的導線。
注意的是，同樣的說明可敘述用於汲極。
注意的是，半導體裝置對應於具有電路之裝置，而該電路包含半導體元件(例如，電晶體，二極體，或閘流體)；半導體裝置亦可對應於可藉由使用半導體特徵而作用的所有裝置。此外，半導體裝置對應於具有半導體材料的裝置。
注意的是，顯示裝置對應於具有顯示元件的裝置；及顯示裝置可包含各具有顯示元件之複數個像素。注意的是，顯示裝置可包含用以驅動該複數個像素之週邊驅動器電路，用以驅動該複數個像素之週邊驅動器電路可使用與該複數個像素相同的基板以形成；顯示裝置可包含藉由打線接合或凸塊接合，亦即，由晶片在玻璃上(COG)所連接之IC晶片或由TAB所連接之IC晶片或其類似者，而設置於基板上的週邊驅動器電路；及顯示裝置可包含附著IC晶片，電阻器，電容器，電感器，電晶體，或其類似物之撓性印刷電路(FPC)。注意的是，顯示裝置可包含透過撓性印刷電路(FPC)所連接，及附著IC晶片，電阻器，電容器，電感器，電晶體，或其類似物之印刷導線板(PWB)；顯示裝置可包含諸如偏光板或延遲板之光學薄板；及顯示裝置可包含照明裝置，外殼，聲頻輸入及輸出裝置，光學感測器，或其類似物。
注意的是，照明裝置可包含背光單元，光導板，稜鏡薄板，漫射薄板，反射薄板，光源(例如，LED或冷陰極螢光燈)，冷卻裝置(例如，水冷卻裝置或空氣冷卻裝置)，或其類似物。
注意的是，發光裝置對應於具有發光元件或其類似物之裝置。在其中發光裝置包含發光元件以做為顯示元件的情況中，該發光裝置係顯示裝置之特定實例的其中之一者。
注意的是，反射裝置對應於具有光反射元件，光繞射元件，光反射電極，或其類似物之裝置。
注意的是，液晶顯示裝置對應於包含液晶元件之顯示裝置。液晶顯示裝置包含寬屏直視型液晶顯示器，投射型液晶顯示器，透射型液晶顯示器，反射型液晶顯示器，透射反射型液晶顯示器，及其類似物。
注意的是，驅動裝置對應於具有半導體元件，電性電路，或電子電路之裝置。例如，控制信號自來源信號線至像素之輸入的電晶體(亦稱為選擇電晶體，開關電晶體，或其類似物)，供應電壓或電流至像素電極的電晶體，供應電壓或電流至發光元件的電晶體，及其類似物係驅動裝置的實例；供應信號至閘極信號線的電路(亦稱為閘極驅動器，閘極線驅動器電路，或其類似物)，供應信號至源極信號線的電路(亦稱為源極驅動器，源極線驅動器電路，或其類似物)，及其類似物亦係驅動裝置的實例。
注意的是，在一些情況中，顯示裝置、半導體裝置、照明裝置、冷卻裝置、發光裝置、反射裝置、驅動裝置、及其類似物係相互重疊。例如，在一些情況中，顯示裝置包含半導體裝置及發光裝置；選擇性地，在一些情況中，半導體裝置包含顯示裝置及驅動裝置。
依據此說明書中所揭示之本發明的一實施例，可抑制電晶體中的劣化。
選擇性地，依據此說明書中所揭示之本發明的一實施例，可抑制由於電晶體中的劣化所導致之電路的故障。
選擇性地，依據此說明書中所揭示之本發明的一實施例，可改善包含電晶體之電路的可靠度。
在下文中，將參照圖式來敘述實施例。注意的是，該等實施例可以以各式各樣不同的方式來實施。且熟習於本項技藝之該等人士將立即理解的是，該等實施例之模式和細節可以以各式各樣的方式來改變，而不會背離本發明的精神及範疇；因此，本發明不應被解讀成為受限於下文之實施例的說明。注意的是，在下文所描述的結構中，相同的部分或具有相似功能的部分係由共同的參考符號而表示於不同的圖式之中，且其說明將不再予以重複。
進一步地，描述於一實施例中之內容(或可係部分之內容)可應用至該實施例中所描述之不同的內容(或可係不同內容的一部分)及/或不同實施例的其中之一或複數者中所描述之內容(或可係部分之內容)，或與該內容結合，或由該內容所置換。
注意的是，在各個實施例中，描述於該實施例中之內容係參照各式各樣的圖式而描述的內容，或以此說明書中所描述之本文而描述的內容。
注意的是，藉由結合一實施例中所描繪的圖式(可係部分之圖式)與該圖式的另一部分，該實施例中所描繪之不同的圖式(或可係不同圖式的一部分)，及/或不同實施例的其中之一或複數者中所描繪之圖式(或可係部分之圖式)，可形成更多更多的圖式。
注意的是，在一實施例中所描繪的圖式或本文中，可取出該圖式或該本文的一部分，且可建構本發明的一實施例；因此，在其中描繪與某一部分相關連的圖式或本文於該處的情況中，自該圖式或該本文之一部分所取出的文脈亦可揭示成為本發明之一實施例，且可建構本發明的一實施例。因此，例如，在其中描述一或更多個主動元件(例如，電晶體或二極體)、導線、被動元件(例如，電容器或電阻器)、導電層、絕緣層、半導體層、有機材料、無機材料、組件、基板、模組、裝置、固體、液體、氣體、操作方法、製造方法、或其類似者的圖式(例如，橫剖面視圖，平面視圖，電路圖，方塊圖，流程圖，處理圖，透視圖，立體圖，佈局圖，時序圖，結構圖，示意圖，圖形，表列，射線圖，向量圖，相位圖，波形圖，相片，或化學公式)或本文中，可取出該圖式或該本文的一部分，且可建構本發明的一實施例。例如，可自其中設置N件之電路元件(例如，電晶體或電容器)(N係整數)的電路圖取出M件之電路元件(例如，電晶體或電容器)(M係整數，其中M<N)，且可建構本發明的一實施例；做為另一實例，可自其中設置N件之層(N係整數)的橫剖面視圖取出M件之層(M係整數，其中M<N)，且可建構本發明的一實施例；做為另一實例，可自其中設置N件之元件(N係整數)的流程圖取出M件之元件(M係整數，其中M<N)，且可建構本發明的一實施例。
注意的是，在描繪於一實施例中的圖式或本文之中，在其中描繪至少一特定的實施例於該處的情況中，熟習於本項技藝之該等人士將立即理解的是，可衍生出該特定實例之更廣義的概念；因此，在描繪於一實施例中的圖式或本文之中，在其中描繪至少一特定的實例於該處的情況中，可將該特定實例之更廣義的概念揭示成為本發明之一實施例，且可建構本發明的一實施例。
注意的是，可將描述於至少一圖式(或可係該圖式之一部分)中之內容揭示成為本發明之一實施例，且可建構本發明之一實施例；因此，當某一內容係描繪於圖式之中時，可將該內容揭示成為本發明之一實施例，即使當該內容並未以本文來描繪時亦然，且可建構本發明之一實施例。在相似的方式中，可將取出自該圖式之部分圖式揭示成為本發明之一實施例，且可建構本發明之一實施例。
注意的是，熟習於本項技藝之該等人士可建構本發明之一實施例，即使當未指明主動元件(例如，電晶體或二極體)、被動元件(例如，電容器或電阻器)、或其類似物之所有端子所連接的部分時亦然；尤其，在其中端子所連接的部分係複數個的情況中，無需一定要指明該端子所連接的部分。因此，可僅藉由指明主動元件(例如，電晶體或二極體)、被動元件(例如，電容器或電阻器)、或其類似物之某些端子所連接的部分，即可建構本發明之一實施例。
注意的是，當指明電路的至少一連接部分時，熟習於本項技藝之該等人士可指明本發明；選擇性地，當指明電路的至少一功能時，熟習於本項技藝之該等人士可指明本發明。因此，當指明電路的連接部分時，即使當並未指明功能時，亦可將該電路揭示成為本發明之一實施例，且可建構本發明之一實施例；選擇性地，當指明電路的功能時，即使當並未指明連接部分時，亦可將該電路揭示成為本發明之一實施例，且可建構本發明之一實施例。
(實施例1)
在本實施例中，說明包括電晶體的半導體裝置之例。
為了要抑制電晶體中的劣化，在此實施例中所描述的半導體裝置之中，流過電晶體之電流的方向係在當電晶體係導通時之週期中改變(反向)，也就是說，藉由每給定週期在當電晶體係導通時之週期改變所施加至電晶體之第一端子及第二端子(用作源極及汲極的端子)的電壓位準，則會每給定週期地切換源極及汲極。將參照圖式來敘述特定的電路結構和操作。
在此實施例中所描述之半導體裝置至少包含電晶體111及電晶體112，電晶體111係設置於導線101與導線103之間以及電晶體112係設置於導線102與導線103之間(請參閱第1A圖)。
電晶體111之源極及汲極的其中之一者係電性連接至導線101，且電晶體111之源極及汲極的另一者係電性連接至導線103，藉由使電晶體111導通，可將輸入至導線101的信號(IN1)供應至導線103。電晶體112之源極及汲極的其中之一者係電性連接至導線102，且電晶體112之源極及汲極的另一者係電性連接至導線103，藉由使電晶體112導通，可將輸入至導線102的信號(IN2)供應至導線103。
也就是說，對應於輸入至導線101之信號(IN1)的第一信號，或對應於輸入至導線102之信號(IN2)的第二信號係供應至導線103。
例如，藉由使用高電位(高(H)位準之信號)及低電位(低(L)位準之信號)做為第一信號及第二信號，以及藉由控制電晶體111及電晶體112的導通/斷開，可將H位準之信號或L位準之信號選擇性地輸出至導線103。選擇性地，如第2A圖中所描繪地，藉由連接電晶體之閘極至導線103且自導線103輸出H位準之信號或L位準之信號，則可控制該電晶體的導通/斷開。
注意的是，雖然在第1A至1C圖中係使用n通道電晶體做為電晶體111及電晶體112，但亦可使用p通道電晶體。選擇性地，電晶體111及電晶體112的極性可相互不同，或可將CMOS使用於各電晶體；進一步地，電晶體111可用作設置於導線101與導線103之間的開關，以及電晶體112可用作設置於導線102與導線103之間的開關(請參閱第1B圖)。
在此實施例中，在第1A至1C圖中所描繪的結構之中，在電晶體111及電晶體112的其中至少之一者中，流過電晶體的電流方向會改變，亦即，所施加至電晶體111及電晶體112的其中至少之一者的第一端子及第二端子(用作源極及汲極的端子)之電壓的位準會每給定週期地改變(源極及汲極切換)。
尤其，在操作電路中，在長時間保持導通的電晶體之中，較佳的是，將流過電晶體之電流的方向改變。例如，在第1A圖中之其中電晶體112係長時間保持導通於該處的情況中，至少將流過電晶體112之電流的方向(方向A或方向B)改變；也就是說，將所施加至電晶體112的第一端子及第二端子之電壓的位準每週期地改變(源極及汲極切換)。
將參照第2A至2F圖及第3A至3E圖來敘述特定的操作方法於下文。
在下文說明中，將敘述其中n通道電晶體121之閘極係電性連接至導線103的結構(例如，其中導線103係用作閘極線於該處的結構)(請參閱第2A圖)。此外，將敘述其中流過電晶體112之電流的方向係藉由使用電位係每預定週期地改變之信號做為輸入至導線102的信號，而在當電晶體112係導通時之週期中改變的情況。
第2B至2F圖分別描繪供應至導線103之信號(Out)，輸入至導線101之信號(IN1)，輸入至導線102之信號(IN2)，輸入至電晶體111的閘極之信號(IN3)，及輸入至電晶體112的閘極之信號(IN4)；不用多說地，該等信號(IN1至IN4)僅係實例，且信號並未受限於第2A至2F圖中所描繪之該等信號。
首先，在週期T1中，用以使電晶體111導通的信號(IN3)係輸入至電晶體111的閘極；因而，電晶體111導通，且對應於輸入至導線101之信號(IN1)的第一信號(此處，H位準之信號(用以使電晶體121導通的選擇信號))係透過電晶體111而供應至導線103；然後，該選擇信號輸入至連接到導線103之電晶體121的閘極，以致使電晶體121導通(請參閱第3A圖)。
在週期T1中，在其中輸入至電晶體111的閘極之信號(IN3)的電位係VH
的情況中，當假定電晶體111的臨限電壓係Vth時，則輸出至導線103之信號的電壓係VH
-Vth。為了要將輸出至導線103之信號的電位設定於VH
，輸入至電晶體111的閘極之信號(IN3)的電位係藉由在週期T1中將電晶體111的閘極設定於浮動狀態中，且執行自舉操作，而設定為此VH
+Vth更高。不用多說地，為了要將輸出至導線103之信號的電位設定於VH
，可事先將輸入至電晶體111的閘極之信號(IN3)的電位設定為比VH
+Vth更高(例如，VH
+Vth+α)。
此外，在週期T1中，係使電晶體112斷開(off)。注意的是，此實施例並未受限於此，且電晶體112亦可導通，只要選擇信號能輸出至導線103即可。在此情況中，較佳地，輸入至導線102之信號(IN2)的電位係VH
。
選擇性地，在週期T1之前的週期中，電晶體111可導通；在此情況中，較佳地，輸入至導線101之信號係L位準之信號。
其次，在週期T2中，用以使電晶體112導通之信號(IN4)係輸入至電晶體112的閘極。在此情況中，在電晶體112之中，連接至導線102之端子的電位(在此情況中，VLL
)係比連接至導線103之端子的電位(在此情況中，VH
)更低，使得連接至導線102之端子係源極以及連接至導線103之端子係汲極；因而，電晶體112的閘極－源極電位(VgsB=VH
-VLL
)比電晶體112的臨限電壓更高，以致使電晶體112導通，所以對應於輸入至導線102之信號(IN2)的第二信號(此處，用以使電晶體121斷開的非選擇信號(具有電位VLL
)係透過電晶體112而供應至導線103。
然後，非選擇信號供應至連接到導線103的電晶體121之閘極，使得電晶體121斷開。注意的是，在週期T2中，電晶體111係斷開的。注意的是，電晶體111的狀態並未受限於此，且電晶體111可係導通的，只要信號IN1具有電位VLL
即可。
在此方式中，在週期T2中，在電晶體112之中，連接至導線102之端子的電位係比連接至導線103之端子的電位更低，使得連接至導線102的端子係源極以及連接至導線103的端子係汲極，電流自汲極流至源極(以第2A圖中之方向B)(請參閱第3B圖)。
其次，在週期T3中，電晶體111保持斷開，且輸入至導線102之信號(IN2)的電位自VLL
改變至VLH
(VLL
<VLH
)。在此情況中，在電晶體112之中，連接至導線102之端子的電位(在此情況中，VLH
)係比連接至導線103之端子的電位(在此情況中，VLL
)更高，使得連接至導線102之端子係汲極以及連接至導線103之端子係源極。因為電晶體112之閘極-源極電位(VgsA=VH
-VLH
)係保持比電晶體112的臨限電壓更高，所以電晶體112保持導通，且對應於輸入至導線102之信號(IN2)的第二信號(此處，用以使電晶體121斷開之非選擇信號(具有電位VLH
))係透過電晶體112而供應至導線103。
然後，因為非選擇信號係輸入至連接到導線103的電晶體121之閘極，所以電晶體121保持斷開。在此，電位VLH
與電位VLL
係相互不同，且係即使當將其供應至電晶體121之閘極時亦不會使電晶體121導通的電位。例如，當在電晶體121之源極或汲極中之最低電位係Vmin，最高電壓係Vmax，以及電晶體121之臨限電壓係Vth時，滿足VLH
-Vmin<Vth以及VH
-Vmax>Vth。
在此方式中，在週期T3中，在電晶體112之中，連接至導線102之端子的電位係比連接至導線103之端子的電位更高，使得連接至導線102的端子係汲極以及連接至導線103的端子係源極，電流自汲極流至源極(以第2A圖中之方向A)(請參閱第3C圖)。
在連接而至的週期Tn及T(n+1)中，將重複週期T2及週期T3中的操作。因此，其電位係每預定週期地切換於電位VLL
與電位VLH
之間的第二信號供應至導線103(此處，係供應其電位係VLH
且在偶數週期中係VLL
的信號)，且電晶體121保持斷開。此外，雖然電晶體112保持導通，但電流之方向改變(請參閱第3D及3E圖)。
換言之，在此實施例中，用作電晶體112之源極及汲極之二端子的電壓位準係藉由輸入電位係每給定週期地改變之L位準信號(非選擇信號)至連續輸出L位準之信號的電晶體112而改變，使得流過電晶體112之電流的方向改變。
具有此方式中之其中流過電晶體112的電流方向改變(源極及汲極切換)的結構，即使在其中當電晶體112為了要穩定地使電晶體121斷開而長時間導通於該處的情況中，亦可減輕電晶體112的通道部分(汲極末端)上之電場的密度；因此，可抑制電晶體112中的劣化。從而，可抑制由於電晶體中的劣化所導致之電路的故障，以致可改善可靠度。
特別地，在其中使用非晶矽或微晶矽(微晶體矽或奈米晶體矽)於電晶體的通道形成區之情況中，以如第2A至2F圖或第3A至3E圖中所描繪之電路的操作週期來操作長時間保持導通之電晶體，則在抑制電晶體中的劣化之中，係有效的。注意的是，除了非晶矽或微晶矽之外，使用例如多晶矽，氧化物半導體(例如，ZnO或IGZO(InGaZnO))、有機半導體、或其類似物於通道形成區，則在抑制電晶體中的劣化之中亦係有效的。
注意的是，雖然第2A至2F圖描繪其中使用電位每給定週期地切換於第一電位VLH
與第二電位VLL
(VLH
>VLL
)之間的信號以做為L位準之信號的情況，但輸入至導線102的信號並未受限於二種具有不同電位的信號；而是，可將三或更多種的不同電位組合地輸入至電晶體112，只要該電位並非用以使電晶體121導通之電位即可。
此外，雖然第2A至2F圖描繪其中第一電位VLH
及第二電位VLL
係相同時間長度地交變且重複輸入至導線102的情況，但用以輸入第一電位及第二電位的週期可予以選用地設定；進一步地，即使在其中當第一電位VLH
及第二電位VLL
係相同時間長度地交變且重複輸入至導線102時的情況中，亦可選用地設定週期。
此外，在第2A至2F圖中所描繪之信號(IN1至IN4)僅係實例，且此實施例並未受限於此。例如，雖然第2A至2F圖描繪其中將具有恆定電位之信號輸入至導線101的情況(例如，其中導線101係連接至電源供應線的情況)，但可將不同的信號(例如，時脈信號)輸入至導線101。進一步地，雖然第2A至2F圖描繪其中電晶體111係在週期T2至週期Tn中斷開的情況，但可將其中電晶體111導通的週期設置在其中當L位準之信號係由導線101所供應時的情況中。
此外，雖然描繪其中在週期T1中所輸入至電晶體112的閘極之信號(IN4)的電位係VLL
的情況，但該信號的電位並未受限於此，只要可使電晶體112斷開即可。例如，可使用比VLL
更低的電位做為輸入至電晶體112的閘極之信號(IN4)的電位；在此情況中，因為當電晶體112斷開時可使Vgs低於0伏特，所以可有效地抑制電晶體112中的劣化。
此外，雖然第2A至2F圖描繪其中電晶體112係在週期T2至週期Tn中保持導通的情況，但電晶體112的狀態並未受限於此。例如，電晶體112可在週期T2至週期Tn之某些部分中斷開，也就是說，可將電晶體112導通的週期與電晶體112斷開的週期結合，且流過電晶體112之電流的方向係在電晶體112導通的週期之中改變；在此情況中，可更有效地抑制電晶體112中的劣化。注意的是，導線102及導線103的電位可在電晶體112斷開的週期之中相同或不同。進一步地，雖然電晶體112斷開的週期並未特定地受限於某一週期，但就可控制性而言，較佳地，電晶體112導通的週期應與電晶體112斷開的週期相同或實質地相同。
此外，如上述地，在此實施例中所描述的半導體裝置可具有其中自舉操作係藉由將電晶體111的閘極暫時設定於浮動狀態中，而利用電晶體111之閘極與源極間的電容性耦合以執行。在此情況中，如第1C圖中所示地，可將電容器115設置於電晶體111的閘極與電晶體111之源極及汲極的其中之一者之間；藉由電容器115的設置，可穩定地執行自舉操作。注意的是，在其中當足夠的寄生電容產生於電晶體111的閘極與電晶體111之源極及汲極的其中之一者之間時的情況中，可無需設置電容器115地執行自舉操作。
此外，雖然給定其中流過連續輸出L位準信號之電晶體112的電流方向改變於該處之結構以做為此實施例中的實例，但流過電晶體111之電流的方向可在其中電晶體111連續輸出L位準之信號於該處的情況中改變。在此情況中，可使用其電位係每給定週期地切換於第一電位VLH
與第二電位VLL
(VLH
>VLL
)之間的信號做為輸入至導線101的信號(IN1)。
選擇性地，在其中電晶體112(或電晶體111)連續輸出H位準之信號於該處的情況中，流過電晶體112(或電晶體111)之電流的方向可改變。在此情況中，可使用其電位係每給定週期地切換於第一電位VHH
與第二電位VHL
(VHH
<VHL
)之間的信號做為輸入至導線102(或導線101)的信號。
不用多說地，可使用其中電流的方向係改變於電晶體111及電晶體112二者之中的結構。例如，在其中H位準之信號係透過電晶體111而自導線101供應至導線103，以及L位準之信號係透過電晶體112而自導線102供應至導線103的情況中，可使用其電位係每給定週期地切換於第一電位VHH
與第二電位VHL
之間的信號做為輸入至導線101的信號(IN1)，以及可使用其電位係每給定週期地切換於第一電位VLH
與第二電位VLL
之間的信號做為輸入至導線102的信號(IN2)。
進一步地，雖然在此實施例中係使用n通道電晶體做為電晶體111、112、及121，但亦可使用p通道電晶體(請參閱第4A至4F圖)。在其中使用p通道電晶體於該處的情況中，藉由使用其電位係每給定週期地切換於第一電位VHH
與第二電位VHL
之間的信號做為輸入至導線102的信號，則可執行操作，使得流過電晶體112；電流的方向改變；從而，抑制電晶體112中的劣化，以致可抑制電路的故障。注意的是，雖然將p通道電晶體使用做為第4A至4F圖中之電晶體111、112、及121，但可使用n通道電晶體做為電晶體121。
注意的是，在此實施例中所敘述的結構可以與此說明書中所敘述之不同的結構(包含任一其他實施例中所敘述的結構)適當地結合。
(實施例2)
在此實施例中，將參照圖式來敘述具有與上述實施例中之結構不同的結構之半導體裝置的實例。
在此實施例中所敘述之半導體裝置至少包含電晶體111以及複數個電晶體112a及11b，電晶體111係設置於導線101與導線103之間，以及複數個電晶體112a及112b係相互並聯地設置於導線102與導線103之間(請參閱第5A圖)；也就是說，第5A圖中所描繪的結構係藉由增加電晶體112b至第1A圖中所描繪之結構所獲得的結構(在第5A至5C圖中之電晶體112a對應於第1A至1C圖中的電晶體112)。注意的是，雖然第5A圖描繪其中並聯設置二電晶體(電晶體112a及112b)於該處的情況，但亦可設置三或更多個電晶體。
各電晶體112a及112b之源極及汲極的其中之一者係電性連接至導線102，以及電晶體112a及112b之源極及汲極的另一者係電性連接至導線103。電晶體112a及112b係相互並聯地設置，因此，藉由使電晶體112a及112b的其中至少一者導通，可將輸入至導線102之信號(IN2)供應至導線103。
也就是說，對應於輸入至導線101之信號(IN1)的第一信號或對應於輸入至導線102之信號(IN2)的第二信號係供應至導線103。
注意的是，雖然在第5A至5C圖中係使用n通道電晶體做為電晶體111、112a、及112b，但亦可使用p通道電晶體或可使用CMOS。進一步地，電晶體111用作設置於導線101與導線103之間的開關，以及電晶體112a及112b各用作設置於導線102與導線103之間的開關(請參閱第5B圖)。
在此實施例中，並聯設置之複數個電晶體(在第5A至5C圖中之電晶體112a及112b)係交聯地導通及斷開；此外，使用其中流過該複數個電晶體之電流的方向會改變於該處之結構(其中所施加至用作各個電晶體之源極或汲極的端子之電壓位準係每週期地改變(源極及汲極切換)於該處的結構)，亦即，控制並聯設置之複數個電晶體的導通/斷開。進一步地，藉由控制流過複數個電晶體之電流的方向，可減輕各個電晶體的通道部分(汲極末端)上之電場的密度，使得可抑制劣化。
將參照圖式來敘述特定的操作方法於下文。
[在其中IN2之週期係比IN4或IN5之週期更短的情況中之操作]
第6A至6F圖分別描繪輸出自導線103之信號(Out)，輸入至導線101之信號(IN1)，輸入至導線102之信號(IN2)，輸入至電晶體111的閘極之信號(IN3)，輸入至電晶體112a的閘極之信號(IN4)，及輸入至電晶體112b的閘極之信號(IN5)。第6C、6E、及6F圖描繪其中輸入至導線102之信號(IN2)的週期係輸入至電晶體112a或112b之信號(IN4或IN5)的週期之一半的情況。不用多說地，將被輸入的信號(IN1至IN5)僅係實例，且信號並未受限於第6A至6F圖中所描繪之該等信號。
此外，第6G圖描繪流過電晶體112a及電晶體112b之電流的方向。且A1
、A2
、B1
、及B2
對應於第5A至5C圖中所描繪的方向。進一步地，當電晶體係斷開且電流並不流動時之週期係由×所指示。
首先，在週期T1中，用以使電晶體111導通的信號(IN3)係輸入至電晶體111的閘極；因而，電晶體111導通，且對應於輸入至導線101之信號(IN1)的第一信號(此處，H位準之信號(選擇信號))係透過電晶體111而供應至導線103。在其中電晶體121之閘極係連接至導線103的情況中(請參閱第5C圖)，選擇信號係輸入至連接到導線103之電晶體121的閘極，以致使電晶體121導通。
在週期T1中，在其中輸入至電晶體111的閘極之信號(IN3)的電位係VH
的情況中，當假定電晶體111的臨限電壓係Vth時，則輸出至導線103之信號的電壓係VH
-Vth。在此情況中，為了要將輸出至導線103之信號的電位設定於VH
，在週期T1中將電晶體111的閘極設定成為在浮動狀態中，且執行自舉操作。不用多說地，為了要將輸出至導線103之信號的電位設定於VH
，可事先將輸入至電晶體111的閘極之信號(IN3)的電位設定於VH
+Vth或更高。
此外，在週期T1中，電晶體112a及11b係斷開的。注意的是，此實施例並未受限於此，且電晶體112a及112b亦可係導通的，只要選擇信號能輸出至導線103即可。在此情況中，較佳地，輸入至導線102之信號(IN2)的電位係VH
。
其次，在週期T2中，用以使電晶體112a導通之信號(IN4)係輸入至電晶體112a的閘極。在此情況中，在電晶體112a之中，連接至導線102之端子的電位(在此情況中，VLL
)係比連接至導線103之端子的電位(在此情況中，VH
)更低，使得連接至導線102之端子係源極以及連接至導線103之端子係汲極；因而，電晶體112a的閘極-源極電位(VgsB=VH
-VLL
)比電晶體112a的臨限電壓更高，以致使電晶體112a導通，所以對應於輸入至導線102之信號(IN2)且具有電位VLL
的第二信號(非選擇信號)係透過電晶體112a而供應至導線103。
在其中電晶體121的閘極係連接至導線103的情況中，非選擇信號係輸入至連接到導線103之電晶體121的閘極，以致使電晶體121斷開。
隨後，在週期T2的後半部之中，輸入至導線102之信號(IN2)的電位改變(在此，自VLL
改變至VLH
)。在此情況中，在電晶體112a之中，連接至導線102之端子的電位(在此情況中，VLH
)係比連接至導線103之端子的電位(在此情況中，VLL
)更高，使得連接至導線102之端子係汲極以及連接至導線103之端子係源極；因而，電晶體112a的閘極－源極電位(VgsA=VH
-VLL
)比電晶體112a的臨限電壓更高，以致使電晶體112a保持導通，所以對應於輸入至導線102之信號(IN2)且具有電位VLH
的第二信號(非選擇信號)係透過電晶體112a而供應至導線103。
在其中電晶體121的閘極係連接至導線103的情況中，非選擇信號係輸入至連接到導線103之電晶體121的閘極，以致使電晶體121斷開。
在此方式中，在週期T2的第一半部中，在電晶體112a之中，連接至導線102之端子的電位係比連接至導線103之端子的電位更低，使得連接至導線102的端子係源極以及連接至導線103的端子係汲極，電流自汲極至源極(以第5A至5C圖中之方向B1
)。相反地，在週期T2的後半部中，在電晶體112a之中，連接至導線102之端子的電位係比連接至導線103之端子的電位更高，使得連接至導線102的端子係汲極以及連接至導線103的端子係源極，電流自汲極流至源極(以第5A至5C圖中之方向A1
)。
接著，在週期T3中，電晶體112a係斷開，且用以使電晶體112b導通之信號(IN5)係輸入至電晶體112b的閘極。在此情況中，在電晶體112b之中，連接至導線102之端子的電位(在此情況中，VLL
)係比連接至導線103之端子的電位(在此情況中，VLH
)更低，使得連接至導線102之端子係源極以及連接至導線103之端子係汲極；因而，電晶體112b的閘極-源極電位(VgsB=VLH
-VLL
)比電晶體112b的臨限電壓更高，以致使電晶體112b導通，所以對應於輸入至導線102之信號(IN2)且具有電位VLL
的第二信號(非選擇信號)係透過電晶體112b而供應至導線103。
在其中電晶體121的閘極係連至導線103的情況中，非選擇信號係輸入至連接到導線103之電晶體121的閘極，以致使電晶體121保持斷開。
隨後，在週期T3的後半部之中，輸入至導線102之信號(IN2)的電位改變(在此，自VLL
改變至VLH
)。在此情況中，在電晶體112b之中，連接至導線102之端子的電位(在此情況中，VLH
)係比連接至導線103之端子的電位(在此情況中，VLL
)更高，使得連接至導線102之端子係電晶體112b的汲極以及連接至導線103之端子係源極；因而，電晶體112b的閘極-源極電位(VgsA=VH
-VLL
)比電晶體112b的臨限電壓更高，以致使電晶體112b保持導通，所以對應於輸入至導線102之信號(IN2)且具有電位VLH
的第二信號(非選擇信號)係透過電晶體112b而供應至導線103。
在其中電晶體121的閘極係連接至導線103的情況中，非選擇信號係輸入至連接到導線103之電晶體121的閘極，以致使電晶體121保持斷開。
在此方式中，在週期T3的第一半部中，在電晶體112b之中，連接至導線102之端子的電位係比連接至導線103之端子的電位更低，使得連接至導線102的端子係源極以及連接至導線103的端子係汲極，電流自汲極流至源極(以第5A至5C圖中之方向B2
)。相反地，在週期T3的後半部中，在電晶體112b之中，連接至導線102之端子的電位係比連接至導線103之端子的電位更高，使得連接至導線102的端子係汲極以及連接至導線103的端子係源極，電流自汲極流至源極(以第5A至5C圖中之方向A2
)。
在連接而至的週期T4至Tn中，係執行與週期T2或週期T3中之操作相似的操作。
在週期T3至Tn中，當電晶體112a係導通時，具有電位VLL
之第二信號係在其中當電晶體112a導通時之週期的第一半部中自導線102供應至導線103，且具有電位VLH
之第二信號係在其中當電晶體112a導通之週期的後半部中自導線102供應至導線103。因此，在其中當電晶體112a導通時之週期的第一半部中，連接至導線102的端子係源極，連接至導線103的端子係汲極，且電流自汲極流至源極(以第5A至5C圖中之方向B1
)；此外，在其中當電晶體112a導通時之週期的後半部中，連接至導線102的端子係汲極，連接至導線103的端子係源極，且電流自汲極流至源極(以第5A至5C圖中之方向A1
)。
進一步地，在其中當電晶體112a導通時之週期(其中當電晶體112b斷開時之週期)的後半部之中，導線102的電位係VLH
，使得電晶體112b之閘極-源極電壓(Vgs)的位準係負值(Vgs<0V)。藉由以此方式來提供其中當電晶體112b之閘極-源極電壓(Vgs)的位準係負值(Vgs<0V)時之週期，可有效地抑制電晶體中的劣化。
在週期T3至Tn中，當電晶體112b係導通時，具有電位VLL
之第二信號係在其中當電晶體112b導通時之週期的第一半部中自導線102供應至導線103，且具有電位VLH
之第二信號係在其中當電晶體112b導通時之週期的後半部中自導線102供應至導線103。因此，在其中當電晶體112b導通時之週期的第一半部中，連接至導線102的端子係源極，連接至導線103的端子係汲極，且電流自汲極流至源極(以第5A至5C圖中之方向B2
)；此外，在其中當電晶體112b導通時之週期的後半部中，連接至導線102的端子係汲極，連接至導線103的端子係源極，且電流自汲極流至源極(以第5A至5C圖中之方向A2
)。
進一步地，在其中當電晶體112b導通時之週期(其中當電晶體112a斷開時之週期)的後半部之中，導線102的電位係VLH
，使得電晶體112a之閘極-源極電壓(Vgs)的位準係負值(Vgs<0V)。藉由以此方式來提供其中當電晶體112a之閘極-源極電壓(Vgs)係負值(Vgs<0V)時之週期，可有效地抑制電晶體中的劣化。
具有其中並聯設置之複數個電晶體係交變地導通及斷開，以及流過電晶體之電流的方向係以此方式而在其中當電晶體導通時的週期中改變(施加至電晶體之第一端子及第二端子(用作源極及汲極的端子)之電壓位準係每週期地改變)之結構，可減輕電晶體的通道部分(汲極末端)上之電場的密度。因此，可抑制電晶體中的劣化；從而，可抑制由於電晶體中的劣化所導致之電路的故障，使得可改善可靠度。
進一步地，如第6A至6G圖中所描繪地，就可控制性而言，較佳地，其中當電晶體112a或112b導通時之週期的長度應與其中當電晶體112a或112b斷開時之週期的長度相同或實質地相同。在此情況中，流過電晶體之電流的方向可在其中當電晶體112a或112b導通時之週期的每半部改變。
注意的是，雖然第6A至6G圖描繪其中並聯設置之複數個電晶體(電晶體112a及112b)係交變地導通及斷開於該處的情況，但其中當電晶體112a導通時之週期與其中當電晶體112b導通時之週期可相互地部分重疊，或其中當電晶體112a斷開時之週期與其中當電晶體112b斷開時之週期可相互地部分重疊；也就是說，可提供其中當電晶體112a及112b二者均導通時之週期或其中當電晶體112a及112b二者均斷開時之週期。
雖然第6C、6E、及6F圖描繪其中輸入至導線102之信號(IN2)的週期係輸入至電晶體112a或112b的閘極之信號(IN4或IN5)的週期之一半，但此實施例並未受限於此，該週期可比輸入至電晶體112a或112b的閘極之信號(IN4或IN5)的週期之一半更短或更長；此外，在第6C圖之中，輸入至導線102之信號(IN2)的相位可改變，例如，輸入至導線102之信號(IN2)的相位可以以週期的一半或四分之一而改變。
進一步地，在第5A至5C圖中所描繪之結構的操作中，輸入至導線102之信號(IN2)的週期並未受限於比輸入至電晶體112a或112b的閘極之信號(IN4或IN5)的週期更短。下文將參照圖式來敘述其中輸入至導線102之信號(IN2)的週期係與輸入至電晶體112a或112b的閘極之信號(IN4或IN5)的週期相等之情況，以及其中輸入至導線102之信號(IN2)的週期係比輸入至電晶體112a或112b的閘極之信號(IN4或IN5)的週期更長之情況。
[在其中IN2之週期係比IN4或IN5之週期更短的情況中之操作]
在下文說明中，第7A至7F圖及第8A至8F圖描繪輸出自導線103之信號(Out)，輸入至導線101之信號(IN1)，輸入至導線102之信號(IN2)，輸入至電晶體111的閘極之信號(IN3)，輸入至電晶體112a的閘極之信號(IN4)，以及輸入至電晶體112b的閘極之信號(IN5)。第7C、7E、及7F圖以及第8C、8E、及8F圖描繪其中輸入至導線102之信號(IN2)的週期係比輸入至電晶體112a或112b的閘極之信號(IN4或IN5)的週期更長的情況(其中IN2的週期係IN4或IN5的週期之二倍的情況)。不用多說地，將被輸入的信號(IN1至IN5)僅係實例，且信號並未受限於第7A至7F圖以及第8A至8F圖中所描繪之該等信號。
此外，第7G圖及第8G圖描繪流過電晶體112a及電晶體112b之電流的方向，且A1
、A2
、B1
、及B2
對應於第5A至5C圖中所描繪的方向。進一步地，當電晶體係斷開且電流並不流動時之週期係由×所指示；再者，當電晶體係導通而電流並不流動時之週期係由－所指示。
首先，在週期T1中，用以使電晶體111導通的信號(IN3)係輸入至電晶體111的閘極；在此，係執行與第6A至6G圖中之週期T1中的操作相似的操作。
其次，在週期T2中，用以使電晶體112a導通之信號(IN4)係輸入至電晶體112a的閘極。在此情況中，在電晶體112a之中，連接至導線102之端子之電位(在此情況中，VLL
)係比連接至導線103之端子的電位(在此情況中，VH
)更低，使得連接至導線102之端子係源極以及連接至導線103之端子係汲極；因而，電晶體112a的閘極－源極電位(VgsB=VH
-VLL
)比電晶體112a的臨限電壓更高，以致電晶體112a導通，所以對應於輸入至導線102之信號(IN2)且具有電位VLL
的第二信號(非選擇信號)係透過電晶體112a而供應至導線103。
在其中電晶體121的閘極係連接至導線103的情況中(請參閱第5C圖)，非選擇信號係輸入至連接到導線103之電晶體121的閘極，以致使電晶體121斷開。
在此方式中，在週期T2中，在電晶體112a之中，連接至導線102之端子的電位係比連接至導線103之端子的電位更低，使得連接至導線102的端子係源極以及連接至導線103的端子係汲極，電流自汲極流至源極(以第5A至5C圖中之方向B1
)。
接著，在週期T3中，用以使電晶體112a斷開之信號(IN4)係輸入至電晶體112a的閘極，且用以使電晶體112b導通之信號(IN5)係輸入至電晶體112b的閘極，使得電晶體112a及112b的導通/斷開切換。在此情況中，在電晶體112b之中，連接至導線102之端子的電位(在此情況中，VLH
)係比連接至導線103之端子的電位(在此情況中，VLL
)更高，使得連接至導線102之端子係汲極以及連接至導線103之端子係源極；因而，電晶體112b的閘極－源極電位(VgsA=VH
-VLL
)比電晶體112b的臨限電壓更高，以致使電晶體112b導通，所以對應於輸入至導線102之信號(IN2)且具有電位VLH
的第二信號(非選擇信號)係透過電晶體112b而供應至導線103。
在此方式中，在週期T3中，在電晶體112b之中，連接至導線103之端子的電位係比連接至導線102之端子的電位更低，使得連接至導線103的端子係源極以及連接至導線102的端子係汲極，電流自汲極流至源極(以第5A至5C圖中之方向A2
)。
進一步地，在週期T3中，電晶體112a之閘極－源極電壓(Vgs)的位準係負值(Vgs<0V)。藉由以此方式來提供其中當電晶體112a之閘極－源極電壓(Vgs)的位準係負值(Vgs<0V)時之週期，當與其中Vgs=0V之情況相比較時，可更有效地抑制電晶體中的劣化。
其次，在週期T4中，用以使電晶體112a導通之信號(IN4)係輸入至電晶體112a的閘極，且用以使電晶體112b斷開之信號(IN5)係輸入至電晶體112b的閘極，使得電晶體112a及112b的導通/斷開切換。此外，因為導線102的電位係保持於VLH
，所以導線103的電位亦保持於VLH
；因此，在電晶體112a中，連接至導線102之端子的電位係與連接至導線103之端子的電位相等，以致電流不流過電晶體112a。
接著，在週期T5中，用以使電晶體112a斷開之信號(IN4)係輸入至電晶體112a的閘極，且用以使電晶體112b導通之信號(IN5)係輸入至電晶體112b的閘極，使得電晶體112a及112b的導通/斷開切換。在此情況中，在電晶體112b之中，連接至導線102之端子的電位(在此情況中，VLL
)係比連接至導線103之端子的電位(在此情況中，VLH
)更低，使得連接至導線102之端子係源極以及連接至導線103之端子係汲極；因而，電晶體112b的閘極-源極電位(VgsB=VH
-VLL
)比電晶體112b的臨限電壓更高，以致使電晶體112b導通，所以對應於輸入至導線102之信號(IN2)且具有電位VLL
的第二信號(非選擇信號)係透過電晶體112b而供應至導線103。
在此方式中，在週期T5中，在電晶體112b之中，連接至導線102之端子的電位係比連接至導線103之端子的電位更低，使得連接至導線102的端子係源極以及連接至導線103的端子係汲極，電流自汲極流至源極(以第5A至5C圖中之方向B2
)。
在連接而至的週期T6至Tn中，係重複週期T2至T5中之操作。因而，電晶體111保持斷開，電晶體112a及112b交變地導通，以及其之電位係每給定週期地切換於電位VLH
與電位VLL
之間的信號係輸入至導線103；因此，在其中電晶體121的閘極係連接至導線103的情況中，電晶體121係穩定地保持斷開。
注意的是，在第7A至7G圖中所描繪的操作方法之中，係無法改變流過電晶體112a之電流的方向(無法切換源極及汲極)；因此，較佳的是，使用其中所輸入至導線102之信號(IN2)的週期係每一定週期地改變，且流過電晶體112a之電流的方向改變之結構。
第8A至8G圖描繪其中所輸入至導線102之信號(IN2)的週期改變且流過電晶體112a之電流的方向改變之情況。在第8A至8G圖中所描繪的操作之中，係無法改變流過電晶體112b之電流的方向(無法切換源極及汲極)；因此，在操作該電路中，藉由切換第7A至7G圖中所描繪的操作以及第8A至8G圖中所描繪的操作，可抑制電晶體112a及電晶體112b中的劣化，即使在其中使輸入至導線102之信號(IN2)的週期變成比所輸入至電晶體112a或112b之信號(IN4或IN5)的週期更長的情況中亦然。
注意的是，雖然第7A至7G圖以及第8A至8G圖描繪其中並聯設置之複數個電晶體(電晶體112a及112b)係交變地導通及斷開於該處的情況，但其中當電晶體112a導通時之週期與其中當電晶體112b導通時之週期可相互地部分重疊，或其中當電晶體112a斷開時之週期與其中當電晶體112b斷開時之週期可相互地部分重疊；也就是說，可提供其中當電晶體112a及112b二者均導通時之週期或其中當電晶體112a及112b二者均斷開時之週期。
雖然第7C、7E、及7F圖以及第8C、8E、及8F圖描繪其中輸入至導線102之信號(IN2)的週期係輸入至電晶體112a或112b的閘極之信號(IN4或IN5)的週期之二倍，但此實施例並未受限於此，該週期可比輸入至電晶體112a或112b的閘極之信號(IN4或IN5)的週期之二倍更短或更長。
[在其中IN2之週期係與IN4或IN5之週期相等的情況中之操作]
在下文說明中，第9A至9F圖及第10A至10F圖描繪輸出自導線103之信號(Out)，輸入至導線101之信號(IN1)，輸入至導線102之信號(IN2)，輸入至電晶體111的閘極之信號(IN3)，輸入至電晶體112a的閘極之信號(IN4)，以及輸入至電晶體112b的閘極之信號(IN5)。第9C、9E、及9F圖以及第10C、10E、及10F圖描繪其中輸入至導線102之信號(IN2)的週期係與輸入至電晶體112a或112b的閘極之信號(IN4或IN5)的週期相等的情況。不用多說地，將被輸入的信號(IN1至IN5)僅係實例，且信號並未受限於第9A至9F圖以及第10A至10F圖中所描繪之該等信號。
此外，第9G圖及第10G圖描繪流過電晶體112a及112b之電流的方向，且A1
、A2
、B1
、及B2
對應於第5A至5C圖中所描繪的方向。進一步地，當電晶體係斷開且電流並不流動時之週期係由×所指示；再者，當電晶體係導通而電流並不流動時之週期係由-所指示。
在此實例中，電晶體係藉由每給定週期地交變執行第9A至9G圖中所描繪的操作，及第10A至10G圖中所描繪的操作而操作。
首先，在週期Tx1至Txn之中，具有電位VLL
之第二信號係在當電晶體112a導通時自導線102供應至導線103，且具有電位VLH
之第二信號係在當電晶體112b導通時自導線102供應至導線103(請參閱第9A至9G圖)。
因此，在週期Tx1至Txn之中，當電晶體112a導通時，在電晶體112a之中，連接至導線102的端子係源極，連接至導線103的端子係汲極，以及電流自汲極流至源極(以第5A至5C圖中的方向B1
)；此外，當電晶體112b導通時，在電晶體112b之中，連接至導線103的端子係源極，連接至導線102的端子係汲極，以及電流自汲極流至源極(以第5A至5C圖中的方向A2
)。進一步地，在其中當電晶體112a係斷開的情況中，電晶體112a之閘極-源極電壓(Vgs)的位準可係負值(Vgs<0V)；因此，當與其中Vgs=0V之情況相比較時，可更有效地抑制電晶體中的劣化。
注意的是，在電晶體112a及電晶體112b的各者之中，在其中電流流動於該處且連接至導線102之端子的電位係與連接至導線103之端子的電位相等的情況中，在源極與汲極之間並無差異。
在週期Ty1至Tyn之中，具有電位VLH
之第二信號係在當電晶體112a導通時自導線102供應至導線103，且具有電位VLL
之第二信號係在當電晶體112b導通時自導線102供應至導線103(請參閱第10A至10G圖)。
因此，在週期Ty1至Tyn之中，當電晶體112a導通時，在電晶體112a之中，連接至導線102的端子係汲極，連接至導線103的端子係源極，以及電流自汲極流至源極(以第5A至5C圖中的方向A1
)；此外，當電晶體112b導通時，在電晶體112b之中，連接至導線103的端子係汲極，連接至導線102的端子係源極，以及電流自汲極流至源極(以第5A至5C圖中的方向B2
)。進一步地，在其中當電晶體112b係斷開的情況中，電晶體112b之閘極-源極電壓(Vgs)的位準可係負值(Vgs<0V)；因此，當與其中Vgs=0V之情況相比較時，可更有效地抑制電晶體中的劣化。
因此，藉由每給定週期地改變(例如，反相)輸入至導線102之信號(IN2)的週期，且藉由結合第9A至9G圖中之操作與第10A至10G圖中之操作(例如，請參閱第11A至11G圖)，可使用其中流過電晶體112a及112b之電流的方向改變(施加至用作電晶體之源極及汲極的端子之電壓位準係每週期地改變(源極及汲極切換)的結構；因而，可減輕電晶體112a及112b之通道部分(汲極之末端)上的電場密度，所以可抑制劣化。進一步地，藉由使並聯設置之複數個電晶體(電晶體112a及112b)交變地導通及斷開，可抑制電晶體中的劣化。
在給定週期中，例如，在其中使用此實施例中之半導體裝置於該處以做為顯示裝置之閘極驅動器的情況中，可每一像框週期地切換第9A至9G圖中所描繪的操作及第10A至10G圖中所描繪的操作。
注意的是，雖然第9A至9G圖及第10A至10G圖描繪其中輸入至導線102之信號(IN2)及輸入至電晶體112a或112b的閘極之信號(IN4或IN5)的上升及下降係以相同之時序而執行的情況，但此實施例並未受限於此；例如，操作可藉由改變輸入至導線102之信號(IN2)的週期四分之一週期而執行。
具有如此實施例中所描繪之其中並聯設置之複數個電晶體係交變地導通及斷開，且流過該複數個電晶體之電流的方向改變(施加至用作電晶體之源極及汲極的端子之電壓位準係每週期地改變(源極及汲極切換)的結構，可減輕電晶體之通道部分(汲極之末端)上的電場密度；因而，可有效地抑制電晶體中的劣化。
注意的是，雖然在此實施例中係使用n通道電晶體以做為電晶體111、112a、112b、及121，但亦可使用p通道電晶體；而且，在此情況中，藉由執行使得流過電晶體112a及112b之電流方向改變的操作，可抑制電晶體中的劣化，使得可抑制電路的故障。
進一步地，在此實施例中，係使用其中L位準之信號連續輸出於電路之操作中的結構；然而，在其中H位準之信號連續輸出於該處的情況中，可使用其中複數個電晶體係相互並聯地設置於導線101與導線103之間，以及電位每給定週期地切換於第一電位VLH
與第二電位VLL
之間的信號係使用做為輸入至導線101之信號的結構。
注意的是，此實施例中所敘述之結構可以與此說明書中所敘述之不同的結構(包含任一其他實施例中所敘述的結構)適當地結合。
(實施例3)
在此實施例中，將參照圖式來敘述具有與上述實施例中之結構不同的結構之半導體裝置的實例。
在此實施例中所敘述之半導體裝置至少包含電晶體111、電晶體112、及電晶體114，電晶體111係設置於導線101與導線103之間，電晶體112係設置於導線102與導線103之間，以及電晶體114係設置於導線104與導線103之間(請參閱第12A圖)。
電晶體114之源極及汲極的其中之一者係電性連接至導線104，以及電晶體114之源極及汲極的另一者係電性連接至導線103；也就是說，第12A至12C圖中所描繪的結構係藉由增加導線104至第5A至5C圖中所描繪的結構且藉由電性連接第5A至5C圖中的電晶體112b之源極及汲極的其中之一者至導線104而非至導線102所獲得的結構。因此，藉由使電晶體114導通，可將輸入至導線104之信號(IN6)供應至導線103。
因而，對應於輸入至導線101之信號(IN1)的第一信號，對應於輸入至導線102之信號(IN2)的第二信號，或對應於輸入至導線104之信號(IN6)的第三信號係供應至導線103。
藉由以此方式而分別地設置導線102及導線104，可將不同的信號同時供應至電晶體112及電晶體114；因而，可降低信號的頻率，以致可減少功率消耗。
注意的是，雖然在第12A至第12C圖中係使用n通道電晶體以做為電晶體111、112、及114，但亦可使用p通道電晶體或可使用CMOS。進一步地，電晶體111用作設置於導線101與導線103之間的開關；電晶體112用作設置於導線102與導線103之間的開關；以及電晶體114用作設置於導線104與導線103之間的開關(請參閱第12B圖)。
在此實施例中，在其中若干信號(例如，非選擇信號)係連續供應至導線103的情況中，係使用其中各具有連接至導線103之源極及汲極的其中之一者以及連接至不同導線之源極及汲極的另一者之複數個電晶體(第12A至12C圖中電晶體112及114)係交變地導通及斷開，且流過該複數個電晶體之電流的方向改變於該處(所施加至用作該等電晶體之源極及汲極的端子之電壓位準係每週期地改變(源極及汲極切換)於該處)的結構；亦即，藉由控制複數個電晶體的導通/導開及流過該等電晶體之電流的方向，可減輕電晶體的通道部分(汲極末端)上之電場的密度，使得可抑制劣化。
將參照圖式來敘述特定的操作方法於下文。
在下文說明中，第13A至13G圖及第14A至14G圖描繪輸出自導線103之信號(Out)，輸入至導線101之信號(IN1)，輸入至導線102之信號(IN2)，輸入至導線104之信號(IN6)，輸入至電晶體111的閘極之信號(IN3)，輸入至電晶體112的閘極之信號(IN4)，及輸入至電晶體114的閘極之信號(IN5)。不用多說地，將被輸入的信號(IN1至IN5)僅係實例，且信號並未受限於第13A至13G圖及第14A至第14G圖中所描繪之該等信號。
此外，第13H圖及第14H圖描繪流過電晶體112及電晶體114之電流的方向。且A1
、A2
、B1
及B2
對應於第12A至12C圖中所描繪的方向。進一步地，當電晶體係斷開且電流並不流動時之週期係由×所指示；再者，當電晶體係導通而電流並不流動時之週期係由-所指示。
在第13A至13H圖及第14A至14H圖之中，電位VLL
及電位VLH
係每給定週期交變地施加至導線102及導線104。在下文說明中，將敘述其中當電位VLL
係施加至導線102及電位VLH
係施加至導線104時之週期Tx1至Txn，與當電位VLH
係施加至導線102及電位VLL
係施加至導線104時之週期Ty1至Tyn係每給定週期地切換的情況。
首先，在週期Tx1至Txn中，當電晶體111導通時(在週期Tx1中)，對應於輸入至導線101之信號(IN1)的第一信號(在此，H位準之信號(選擇信號)係供應至導線103。在其中電晶體121的閘極係連接至導線103的情況中(請參閱第12C圖)，選擇信號係輸入至連接到導線103之電晶體121的閘極，以致使電晶體121導通。
此外，在週期Tx1至Txn之中，具有電位VLL
之第二信號係在當電晶體112導通時(此處，在週期Tx2、Tx4、Tx6、Tx8、及Txn之中)自導線102供應至導線103，且具有電位VLH
之第三信號係在當電晶體114導通時(此處，在週期Tx3、Tx5、及Tx7之中)自導線104供應至導線103(請參閱第13A至13H圖)。在其中電晶體121的閘極係連接至導線103的情況中(請參閱第12C圖)，電晶體121係斷開。
因此，在週期Tx1至Txn中，當電晶體112導通時，在電晶體112中，連接至導線102的端子係源極，連接至導線103的端子係汲極，且電流自汲極流至源極(以第12A至12C圖中之方向B1
)；此外，當電晶體114導通時，在電晶體114中，連接至導線103的端子係源極，連接至導線102的端子係汲極，且電流自汲極流至源極(以第12A至12C圖中之方向A2
)。
在週期Ty1至Tyn中，具有電位VLH
之第二信號係在當電晶體112導通時(此處，在週期Ty4、Ty6、Ty8、及Tyn之中)自導線102供應至導線103，且具有電位VLL
之第三信號係在當電晶體114導通時(此處，在週期Ty3、Ty5、及Ty7之中)自導線104供應至導線103(請參閱第14A至14H圖)。
因此，在週期Ty1至Tyn中，當電晶體112導通時，在電晶體112中，連接至導線102的端子係汲極，連接至導線103的端子係源極，且電流自汲極流至源極(以第12A至12C圖中之方向A1
)；此外，當電晶體114導通時在電晶體114中，連接至導線103的端子係汲極，連接至導線102的端子係源極，且電流自汲極流至源極(以第12A至第12C圖中之方向B2
)。
因此，藉由每給定週期地反相輸入至導線102之信號(IN2)及輸入至導線104之信號(IN6)，且藉由結合第13A至13H圖中之操作與第14A至14H圖中之操作(例如，請參閱第15A至15H圖)，可使用其中流過電晶體112及114之電流的方向改變(施加至用作電晶體之源極及汲極的端子之電壓位準係每週期地改變(源極及汲極切換))的結構；因而，可減輕電晶體112及114之通道部分(汲極之末端)上的電場密度，所以可抑制劣化。進一步地，藉由選擇性地使複數個電晶體(電晶體112及114)導通及斷開，可抑制電晶體中的劣化。
在給定週期中，例如，在其中使用此實施例中之半導體裝置於該處以做為顯示裝置之閘極驅動器的情況中，可每一像框週期地切換第13A至13H圖中所描繪的操作及第14A至14H圖中所描繪的操作。
進一步地，具有此實施例中所描述之結構，即使在其中將具有複數個電位之若干信號(例如，非選擇信號)連續供應至導線103的情況中，亦可使導線102及104的電位變成恆定，所以可降低功率消耗。
注意的是，此實施例中所敘述之結構可以與此說明書中所敘述之不同的結構(包含任一其他實施例中所敘述的結構)適當地結合。
(實施例4)
在此實施例中，將參照圖式來敘述上述實施例中所描述之結構的應用。
在上述實施例中所敘述之任一結構均可使用於掃描線驅動器電路及/或信號線驅動器電路(請參閱第16圖)。顯示裝置包含掃描線驅動器電路(閘極驅動器)，信號線驅動器電路(源極驅動器)，及像素部。
第17圖描繪其中使用實施例1中所述之結構於顯示裝置的閘極驅動器之情況；特定地，第17圖描繪其中使用實施例1中所述之結構於包含複數個像素之液晶顯示裝置的閘極驅動器之情況。
在設置於複數個像素中之該等電晶體121的各者之中，閘極係電性連接至用作閘極線之導線103a至103c的任一者；源極及汲極的其中之一者係電性連接至用作源極線之導線141a至141c的任一者；以及源極及汲極的另一者係電性連接至像素電極125。此外，液晶材料係設置於像素電極125與相對電極126之間。注意的是，雖然導線101a至101c係相互電性隔離於第17圖之中，但導線101a至101c可共用地設置。
此外，為了要使電晶體121導通，其係選擇信號之H位準信號係透過電晶體111而供應自導線101a至101c；為了要使電晶體121斷開，其係非選擇信號之L位準信號係透過電晶體112而供應自導線102。
在諸如一次一列驅動法之其中資料係藉由選擇各列中的像素而寫入之方法的情況中，必須在電晶體121導通之後供應用以使設置在各個像素中之電晶體121斷開的非選擇信號至電晶體121的閘極；特別地，透過電晶體112而連續供應非選擇信號至導線103a至103c一預定的週期，在使電晶體121穩定地斷開之中係有效的。
在此，藉由使用如實施例1中所述之其中在當電晶體112係導通時的週期中，將其係非選擇信號之複數個L位準信號輸入至導線102且流過電晶體112之電流的方向改變之結構，可抑制電晶體112中的劣化；因而，可使設置於各個像素之中的電晶體121穩定地斷開，且可抑制由於電晶體112中之劣化所導致的電路故障。
尤其，在其中將非晶矽或微晶矽使用於電晶體的通道形成區之情況中，抑制其係在電路的操作週期中長時間地保持導通之電晶體中的劣化，在抑制電路故障之中係有效的。
此外，雖然在第17圖之中係使用n通道電晶體以做為設置於閘極驅動器中之所有電晶體111及112以及設置於像素中之電晶體121，但亦可使用p通道電晶體或可使用CMOS。
進一步地，雖然第17圖描繪其中使用實施例1中所述之結構於閘極驅動器的情況，但此實施例並未受限於此；且可使用實施例2或3中所述之結構。
在其中使用實施例2中所述之結構於該處的情況中，可將電晶體112b設置於第17圖之中(請參閱第18圖)。電晶體112b之源極及汲極的其中之一者係電性連接至導線102，以及電晶體112b之源極及汲極的另一者係連接至導線103a(或導線103b或103c)。電晶體112b係與電晶體112並聯地設置。
在其中使用實施例3中所述之結構於該處的情況中，在第17圖之中，可額外地設置導線104以及可設置電晶體114(請參閱第19圖)。電晶體114之源極及汲極的其中之一者係電性連接至導線104，以及電晶體114之源極及汲極的另一者係連接至導線103a(或導線103b或103c)。
注意的是，第19圖描繪其中電晶體112之源極及汲極的其中之一者係電性連接至導線102以及電晶體114之源極及汲極的其中之一者係電性連接至導線104的結構，與其中電晶體112之源極及汲極的其中之一者係電性連接至導線104以及電晶體114之源極及汲極的其中之一者係電性連接至導線102的結構係交變地設置於列方向之中的情況；然而，此實施例並未受限於此。在所有的列之中，電晶體112之源極及汲極的其中之一者可電性連接至導線102以及電晶體114之源極及汲極的其中之一者可電性連接至導線104，或電晶體112之源極及汲極的其中之一者可電性連接至導線104以及電晶體114之源極及汲極的其中之一者可電性連接至導線102。
進一步地，雖然第17、18、及19圖描繪其中上述實施例中所述之任一結構係使用於液晶顯示裝置的情況，但可將上述實施例中所述之任一結構使用於不同的顯示裝置(例如，有機EL顯示裝置)之閘極驅動器及/或源極驅動器。例如，如第20圖中所描繪地，可將上述實施例中所述之任一結構使用於包含電晶體121、電晶體128、及發光元件129於像素中之有機EL顯示裝置的閘極驅動器。
在第20圖中，在設置於複數個像素中的各個電晶體121之中，閘極係電性連接至導線103a至103c之任一者，以及源極及汲極的其中之一者係電性連接至電晶體128的閘極。注意的是，在一些情況中，各個電晶體121係稱為開關電晶體。進一步地，電晶體128之源極及汲極的其中之一者係電性連接至導線142a及142b之一者，以及電晶體128之源極及汲極的另一者係電性連接至發光元件129的電極之一者。注意的是，在一些情況中，電晶體128係稱為驅動電晶體。
注意的是，第17、18、19、及20圖中所描繪的電路結構僅係實例，且可使用不同的電路結構。
接著，將說明可使用於驅動器電路的電路結構。
可使用其中不同電晶體(此處，電晶體161)之源極及汲極的其中之一者係電性連接至電晶體111的閘極之結構(請參閱第21A圖)；選擇性地，可使用其中不同電晶體(此處，電晶體162)之源極及汲極的其中之一者係電性連接至第21A圖的結構中之電晶體111的閘極之結構(請參閱第21B圖)；進一步選擇性地，可使用其中不同電晶體(此處，電晶體163)之源極及汲極的其中之一者係電性連接至第21A圖的結構中之電晶體112的閘極之結構(請參閱第21C圖)。
注意的是，在第21B圖之中，連接至電晶體162之源極及汲極的另一者之導線可電性連接至導線102，或電晶體112的閘極及電晶體162的閘極可電性連接至相同的導線。
選擇性地，在第21A至21C圖之中，電晶體161的閘極可電性連接至該電晶體161的汲極(電晶體161可係二極體連接式)(請參閱第22A至22C圖)。
接著，將詳細敘述在其中使用上述實施例中所述之任一結構於閘極驅動器的情況中之特定的電路結構。
將參照第23圖來敘述包含於閘極驅動器中之移位暫存器的結構實例。注意的是，第23圖描繪第n級中之移位暫存器的結構。
在第n級中之移位暫存器包含第一至第七電晶體201至207以及電容器208。注意的是，雖然在第23圖中係使用n通道電晶體以做為第一至第七電晶體201至207，但亦可使用p通道電晶體。
第一電晶體201的閘極係電性連接至第二電晶體202的源極，第三電晶體203之源極及汲極的其中之一者，第四電晶體204之源極及汲極的其中之一者，以及第五電晶體205的閘極。第一電晶體201之源極及汲極的其中之一者係電性連接至導線212a；第一電晶體201之源極及汲極的另一者係電性連接至第三電晶體203的閘極，第六電晶體206的閘極，以及電容器208之電極的其中之一者。
第二電晶體202的閘極係電性連接至第二電晶體202的汲極(第二電晶體202係二極體連接式)，第二電晶體202的源極係電性連接至第一電晶體201的閘極及第五電晶體205的閘極；此外，由第(n-1)級所輸出之信號輸入至第二電晶體202的汲極。
第三電晶體203的閘極係電性連接至第一電晶體201之源極及汲極的另一者以及電容器208之電極的其中之一者，第三電晶體203之源極及汲極的其中之一者係電性連接至第五電晶體205的閘極，第三電晶體203之源極及汲極的另一者係電性連接至導線212a。
由第(n+1)級所輸出之信號係輸入至第四電晶體204的閘極，第四電晶體204之源極及汲極的其中之一者係電性連接至第五電晶體205的閘極，第四電晶體204之源極及汲極的另一者係電性連接至導線212a。
第五電晶體205的閘極係電性連接至第一電晶體201的閘極，第二電晶體202的源極，第三電晶體203之源極及汲極的其中之一者，以及第四電晶體204之源極及汲極的其中之一者。第五電晶體205之源極及汲極的其中之一者係電性連接至導線211，以及第五電晶體205之源極及汲極的另一者係電性連接至導線213。
第六電晶體206的閘極係電性連接至第一電晶體201之源極及汲極的另一者及電容器208之電極的其中之一者，第六電晶體206之源極及汲極的其中之一者係電性連接至導線212b，以及第六電晶體206之源極及汲極的另一者係電性連接至導線213。
反相之時脈信號(CLKB)係輸入至第七電晶體207的閘極，第七電晶體207之源極及汲極的其中之一者係電性連接至導線212c，以及第七電晶體207之源極及汲極的另一者係電性連接至導線213。
電容器208之電極的其中之一者係電性連接至第三電晶體203的閘極及第六電晶體206的閘極，電容器208之電極的另一者係電性連接至導線211。
時脈信號(CLK)係輸入至導線211，L位準信號或其之電位改變之L位準信號係輸入至導線212a至212c。注意的是，輸入至導線的信號並未受限於該等信號，而是可適當地選擇信號。
在第23圖之中所描繪的結構中，在當選擇第n級中之該等閘極時的週期之外的週期(當供應非選擇信號至像素時之非選擇週期)中，第三電晶體203及第六電晶體206，與第七電晶體207係交變地導通；因此，如上述實施例中所述地，藉由輸入電位改變的L位準信號至導線212b及212c，以及藉由改變流過第六電晶體206及第七電晶體207之電流的方向(切換源極及汲極)，將抑制源極側或汲極側之電場的密度；因而，可抑制電晶體中的劣化。進一步地，可使用其中流過第三電晶體203之電流的方向係藉由輸入電位改變之L位準信號至導線212a而改變(源極及汲極切換)的結構。
注意的是，導線212a，212b，及212c的至少之二者可相互電性連接。在其中導線212b及212c係相互電性連接於該處的情況中，第六電晶體206及第七電晶體207係用作第5A至5C圖中之電晶體112a及112b。在其中將導線212b及212c相互電性隔離於該處，且供應以不同的信號之情況中，第六電晶體206及第七電晶體207係用作第12A至12C圖中之電晶體112及電晶體114。
注意的是，可使用於閘極驅動器之電路結構並未受限於第23圖中的電路結構。例如，如第24圖中所描繪地，可使用其中第一至第十二電晶體221至232係設置於個別的級(此處，n個的級)之中的結構。
在第24圖中，來自第(n-1)級的輸出信號係輸入至第一電晶體221的閘極，第一電晶體221之源極及汲極的其中之一者係電性連接至導線241，第一電晶體221之源極及汲極的另一者係電性連接至第四電晶體224的閘極、第八電晶體228的閘極、第九電晶體229的閘極、及第十一電晶體231的閘極。來自第(n+1)級的輸出信號係輸入至第二電晶體222的閘極，第二電晶體222之源極及汲極的其中之一者係電性連接至導線242a，第二電晶體222之源極及汲極的另一者係電性連接至第四電晶體224的閘極、第八電晶體228的閘極、第九電晶體229的閘極、及第十一電晶體231的閘極。第三電晶體223的閘極係電性連接至第三電晶體223的汲極(第三電晶體223係二極體連接式)，第三電晶體223的源極係電性連接至第五電晶體225的閘極，第三電晶體223的汲極係電性連接至導線241。第四電晶體224之源極及汲極的其中之一者係電性連接至導線242a，第四電晶體224之源極及汲極的另一者係電性連接至第四電晶體225的閘極。
第五電晶體225之源極及汲極的其中之一者係電性連接至導線241，第五電晶體225之源極及汲極的另一者係電性連接至第七電晶體227的閘極、第十電晶體230的閘極、及第十二電晶體232的閘極。來自第(n-1)級之輸出信號係輸入至第六電晶體226的閘極，第六電晶體226之源極及汲極的其中之一者係電性連接至導線242a，第六電晶體226之源極及汲極的另一者係連接至第七電晶體227的閘極、第十電晶體230的閘極、及第十二電晶體232的閘極。第七電晶體227之源極及汲極的其中之一者係連接至導線242a，第七電晶體227之源極及汲極的另一者係電性連接至第四電晶體224的閘極、第八電晶體228的閘極、第九電晶體229的閘極、及第十一電晶體231的閘極。第八電晶體228之源極及汲極的其中之一者係電性連接至導線242a，第八導線228之源極及汲極的另一者係電性連接至第七電晶體227的閘極、第十電晶體230的閘極、及第十二電晶體232的閘極。
時脈信號(CLK)或反相的時脈信號(CLKB)係輸入至第九電晶體229之源極及汲極的其中之一者，第十電晶體230之源極及汲極的其中之一者係電性連接至導線242b，時脈信號或反相的時脈信號係輸入至第十一電晶體231之源極及汲極的其中之一者，第十一電晶體231之源極及汲極的另一者係電性連接至導線243，第十二電晶體232之源極及汲極的其中之一者係電性連接至導線242b，第十二電晶體232之源極及汲極的另一者係電性連接至導線243。
在第24圖中所描繪的結構之中，在非選擇週期中，第七電晶體227、第十電晶體230、及第十二電晶體232係保持導通；因此，藉由輸入L位準信號或電位改變之L位準信號至導線242a及242b，以及藉由改變流過第七電晶體227、第十電晶體230、及第十二電晶體232之電流的方向(切換源極及汲極)，將抑制源極側或汲極側之電場的密度；因而，可抑制電晶體中的劣化。
注意的是，雖然在第24圖中係使用n通道電晶體以做為第一至第十二電晶體221至232，但亦可使用p通道電晶體；此外，無需設置第九電晶體229及第十電晶體230，由導線243所輸出之信號可輸出至第(n-1)級及第(n+1)級；進一步地，導線242a及導線242b可相互電性連接；再者，可將電位改變之H位準信號輸入至導線241。在此情況中，藉由改變流過第五電晶體225之電流的方向(切換源極及汲極)，將抑制源極側或汲極側之電場的密度；因而，可抑制電晶體中的劣化。注意的是，在第24圖中，輸入至該等導線的信號並未受限於該等信號，而是可適當地選擇信號。
進一步地，如第25圖中所描繪地，可使用其中第一至第五電晶體251至255係設置於個別的級(此處，n個的級)之中的結構。
在第25圖之中，反相之時脈信號(CLKB)係輸入至第一電晶體251的閘極，來自第(n-1)級之輸出信號係輸入至第一電晶體251之源極及汲極的其中之一者，第一電晶體251之源極及汲極的另一者係電性連接至第四電晶體254的閘極，第二電晶體252的閘極係電性連接至導線263，第二電晶體252之源極及汲極的其中之一者係電性連接至導線262a，第二電晶體252之源極及汲極的另一者係電性連接至第五電晶體255的閘極。反相之時脈信號(CLKB)係輸入至第三電晶體253的閘極，第三電晶體253之源極及汲極的其中之一者係電性連接至導線264，第三電晶體253之源極及汲極的另一者係電性連接至第五電晶體255的閘極，第四電晶體254的閘極係電性連接至第一電晶體251之源極及汲極的另一者，時脈信號(CLK)係輸入至第四電晶體254之源極及汲極的其中之一者，第四電晶體254之源極及汲極的另一者係電性連接至導線263，第五電晶體255之源極及汲極的其中之一者係電性連接至導線262b，第五電晶體255之源極及汲極的另一者係電性連接至導線263。
在第25圖中所描繪的結構之中，在非選擇週期中，第五電晶體255係保持導通；因此，藉由輸入電位改變之H位準信號至導線262b，以及藉由改變流過第五電晶體255之電流的方向(切換源極及汲極)，將抑制源極側或汲極側之電場的密度；因而，可抑制電晶體中的劣化。
注意的是，雖然在第25圖中係使用p通道電晶體以做為第一至第五電晶體251至255，但亦可使用n通道電晶體；進一步地，導線262a及導線262b可相互電性連接；再者，在第25圖中，輸入至該等導線的信號並未受限於該等信號，而是可適當地選擇信號。
進一步地，如第26圖中所描繪地，可使用其中第一至第十電晶體271至280係設置於個別的級(此處，n個的級)之中的結構。
在第26圖之中，第一時脈信號係輸入至第一電晶體271的閘極，第一輸入信號係輸入至第一電晶體271之源極及汲極的其中之一者，第一電晶體271之源極及汲極的另一者係電性連接至第八電晶體278的閘極。第二時脈信號係輸入至第二電晶體272的閘極，第二輸入信號係輸入至第二電晶體272之源極及汲極的其中之一者，第二電晶體272之源極及汲極的另一者係電性連接至第八電晶體278的閘極。第三電晶體273之源極及汲極的其中之一者係電性連接至導線282a，第三電晶體273之源極及汲極的另一者係電性連接至第八電晶體278的閘極，第四電晶體274之源極及汲極的其中之一者係電性連接至導線282a，第四電晶體274之源極及汲極的另一者係電性連接至第五電晶體275之源極及汲極的其中之一者以及第六電晶體276之源極及汲極的其中之一者。第三時脈信號係輸入至第五電晶體275的閘極，第五電晶體275之源極及汲極的其中之一者係電性連接至第四電晶體274之源極及汲極的另一者，第五電晶體275之源極及汲極的另一者係電性連接至第八電晶體278的閘極。
第六電晶體276的閘極係電性連接至導線281，第六電晶體276之源極及汲極的其中之一者係電性連接至第四電晶體274之源極及汲極的另一者，第六電晶體276之源極及汲極的另一者係電性連接至第九電晶體279的閘極，第七電晶體277的閘極係電性連接至第七電晶體277的汲極(第七電晶體277係二極體連接式)，第七電晶體277的源極係電性連接至第三電晶體273的閘極、第四電晶體274的閘極、及第十電晶體280的閘極。第三時脈信號係輸入至第七電晶體277的汲極，第八電晶體278之源極及汲極的其中之一者係電性連接至導線282a，第八電晶體278之源極及汲極的另一者係電性連接至第三電晶體273的閘極、第四電晶體274的閘極、及第十電晶體280的閘極。第四時脈信號係輸入至第九電晶體279之源極及汲極的其中之一者，第九電晶體279之源極及汲極的另一者係電性連接至導線283，第十電晶體280之源極及汲極的其中之一係電性連接至導線282b，第十電晶體280之源極及汲極的另一者係電性連接至導線283。
在第26圖中所描繪的結構之中，在非選擇週期中，第十電晶體280係保持導線；因此，藉由輸入電位改變之H位準信號至導線282b，以及藉由改變流過第十電晶體280之電流的方向(切換源極及汲極)，將抑制源極側及汲極側之電場密度；因而，可抑制電晶體中的劣化。
注意的是，雖然在第26圖中係使用p通道電晶體以做為第一至第十電晶體271至280，但亦可使用n通道電晶體；進一步地，導線282a及導線282b可相互電性連接；再者，在第26圖中，輸入至該等導線的信號並未受限於該等信號，而是可適當地選擇信號。
注意的是，雖然其中使用上述實施例中所述之任一結構於諸如閘極驅動器或源極驅動器之驅動器電路的情況係描述於此實施例中，但此實施例並未受限於此。在上述實施例中所述之任一結構亦可使用於其中控制電容器線之電位或控制共用電極之電位於該處的情況中。
注意的是，此實施例中所敘述之結構可以與此說明書中所敘述之不同的結構(包含任一其他實施例中所敘述的結構)適當地結合。
(實施例5)
在此實施例中，將敘述可使用於任一上述實施例中所述之電路的電晶體之結構。電晶體可依據使用於電晶體中所包含之半導體層的材料而予以廣義地分類，使用於半導體層的材料可分類成為：包含矽做為其主要成分之矽基材料以及不包含矽做為其主要成分之非矽基材料。矽基材料之實例係非晶矽(a-Si：H)，微晶矽(μc-Si)，多晶矽(p-Si)，單晶矽(c-Si)，及其類似物；非矽基材料之實例係諸如砷化鎵(GaAs)的化合物半導體，諸如氧化鋅(ZnO)及包含銦、鎵、及鋅之氧化物(InGaZnO)的氧化物半導體；及其類似物。
使用非晶矽或微晶矽於電晶體的半導體層具有高度一致性的電晶體特徵及低的製造成本之優點，且係特別有效於在具有大於500毫米之對角線的基板上製造電晶體。下文將描述其中使用非晶矽或微晶矽於半導體層之電容器的結構及電晶體的結構之實例。
第27A圖描繪頂部閘極電晶體以及電容器的橫剖面結構。
第一絕緣膜(絕緣膜5142)係形成於基板5141之上，該第一絕緣膜可具有基底膜的功能，而防止來自基板側之雜質不利地影響半導體層且改變電晶體的特徵。注意的是，做為第一絕緣膜，可使用單層或堆疊層之氧化矽膜、氮化矽膜、氮氧化矽膜(SiOx
Ny
)、或其類似物；尤其，氮化矽膜係密質的且具有高的阻障性質，以致第一絕緣膜較佳地包含氮化矽。注意的是，無需一定要形成第一絕緣膜；當不形成第一絕緣膜時，可實現步驟數目及製造成本的降低以及產能的增加。
第一導電層(導電層5143，導電層5144，及導電層5145)係形成於第一絕緣膜之上，導電層5143包含用作電晶體5158之源極及汲極的其中之一者的部分，導電層5144包含用作電晶體5158之源極及汲極的另一者的部分，以及導電層5145包含用作電容器5159之第一電極的部分。注意的是，針對第一導電層，可使用Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Ge、或其類似元素，或包含該等元素之任一者的合金；選擇性地，可使用任何該等元素(包含其合金)的堆疊層。
第一半導體層(半導體層5146及半導體層5147)係形成於導電層5143及5144之上，半導體層5146包含用作源極及汲極的其中之一者的部分，半導體層5147包含用作源極及汲極的另一者的部分。注意的是，針對第一半導體層，例如可使用包含磷或其類似物之矽。
第二半導體層(半導體層5148)係形成於導電層5143與導電層5144之間，且在第一絕緣膜之上。此外，半導體層5148之一部分係延伸於導電層5143及導電層5144之上，該半導體層5148包含用作半導體5158之通道區的部分。注意的是，做為第二半導體層，可使用諸如非晶矽(a-Si：H)層之具有非晶性之半導體層、諸如微晶矽(μc-Si)層之半導體層、或其類似物。
第二絕緣膜(絕緣膜5149及絕緣膜5150)係形成以便覆蓋至少半導體層5148及導電層5145，第二絕緣膜用作閘極絕緣膜。注意的是，做為第二絕緣膜，可使用單層或堆疊層之氧化矽膜、氮化矽膜、氮氧化矽膜(SiOx
Ny
)、或其類似物。
注意的是，做為與第二半導體層接觸之第二絕緣膜，較佳地係使用氧化矽膜，此係因為可降低第二半導體層與第二絕緣膜間之介面處的陷阱能級之故。
注意的是，在其中第二絕緣膜係與Mo接觸於該處的情況中，較佳地係使用氧化矽膜做為與Mo接觸之第二絕緣膜，此係因為氧化矽膜不會使Mo氧化之故。
第二導電層(導電層5151及導電層5152)係形成於第二絕緣膜之上，導電層5151包含用作電晶體5158之閘極電極的部分，導電層5152用作電容器5159的第二電極或導線。注意的是，針對第二導電層，可使用Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Ge、或其類似元素，或包含該等元素之任一者的合金；選擇性地，可使用包含任何該等元素(包含其合金)的堆疊層。
注意的是，在形成第二導電層之後的步驟中，可形成各式各樣的絕緣膜或各式各樣的導電膜。
第27B圖描繪反向交錯型(底部閘極)電晶體以及電容器的橫剖面結構。特別地，在第27B圖中所描繪的電晶體具有通道蝕刻結構。
第一絕緣膜(絕緣膜5162)係形成於基板5161之上，該第一絕緣膜可具有基底膜的功能，而防止來自基板側之雜質不利地影響半導體層且改變電晶體的特徵。注意的是，做為第一絕緣膜，可使用單層或堆疊層之氧化矽膜、氮化矽膜、氮氧化矽膜(SiOx
Ny
)、或其類似物；尤其，氮化矽膜係密質的且具有高的阻障性質，以致第一絕緣膜較佳地包含氮化矽。注意的是，無需一定要形成第一絕緣膜；當不形成第一絕緣膜時，可實現步驟數目及製造成本的降低以及產能的增加。
第一導電層(導電層5163及導電層5164)係形成於第一絕緣膜之上，導電層5163包含用作電晶體5178之閘極電極的部分，導電層5164包含用作電容器5179之第一電極的部分。注意的是，針對第一導電層，可使用Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Ge、或其類似元素，或該等元素之任一者的合金；選擇性地，可使用包含任何該等元素(包含其合金)的堆疊層。
第二絕緣膜(絕緣膜5165)係形成以便覆蓋至少第一導電層，第二絕緣膜用作閘極絕緣膜。注意的是，做為第二絕緣膜，可使用單層或堆疊層之氧化矽膜、氮化矽膜、氮化矽膜(SiOx
Ny
)、或其類似物。
注意的是，做為與半導體層接觸之第二絕緣膜，較佳地係使用氧化矽膜，此係因為可降低半導體層與第二絕緣膜之介面處的陷阱能級之故。
注意的是，在其中第二絕緣膜係與Mo接觸於該處的情況中，較佳地係使用氧化矽膜做為與Mo接觸之第二絕緣膜，此係因為氧化矽膜不會使Mo氧化之故。
第一半導體層(半導體層5166)係藉由光微影術、噴墨法、印刷法、或其類似方法而形成於與第一導電層重疊之第二絕緣膜上的部分之一部分中；此外，部分之半導體層5166係延伸至第二絕緣膜上之並未與第一導電層重疊的部分。半導體層5166包含用作電晶體5178之通道區的部分。注意的是，做為半導體層5166，可使用諸如非晶矽(a-Si：H)層之具有非晶性之半導體層、諸如微晶矽(μc-Si)層之半導體層、或其類似物。
第二半導體層(半導體層5167及半導體層5168)係形成於第一半導體層的一部分之上，半導體層5167包含用作源極及汲極的其中之一者的部分，半導體層5168包含用作源極及汲極的另一者的部分。注意的是，針對第二半導體層，例如可使用包含磷或其類似物之矽。
第二導電層(導電層5169，導電層5170，及導電層5171)係形成於第二半導體層及第二絕緣膜之上，導電層5169包含用作電晶體5178之源極及汲極的其中之一者的部分，導電層5170包含用作電晶體5178之源極及汲極的另一者的部分，以及導電層5171包含用作電容器5179之第二電極的部分。注意的是，針對第二導電層，可使用Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Ge、或其類似元素，或包含該等元素之任一者的合金；選擇性地，可使用任何該等元素(包含其合金)的堆疊層。
注意的是，在形成第二導電層之後的步驟中，可形成各式各樣的絕緣膜或各式各樣的導電膜。
注意的是，在製造通道蝕刻型電晶體的步驟中，可連續形成第一半導體層及第二半導體層；進一步地，可使用相同的罩幕以形成第一半導體層及第二半導體層。
在形成第二導電層之後，可藉由使用第二導電層做為罩幕以去除第二半導體層的一部分；選擇性地，藉由使用第二導電層所使用之相同罩幕以去除第二半導體層的一部分，可形成電晶體的通道區。因而，無需使用僅使用以去除第二半導體層的一部分之額外的罩幕；因此，可使製程簡單化，以致可降低製造成本。此處，在其中去除第二半導體層於該處的區域之下面的第一半導體層的一部分係用作電晶體的通道區。
第27C圖描繪反向交錯型(底部閘極)電晶體以及電容器的橫剖面結構。特別地，在第27C圖中所描繪的電晶體具有通道保護(蝕刻阻斷)結構。
第一絕緣膜(絕緣膜5182)係形成於基板5181之上，該第一絕緣膜可具有基底膜的功能，而防止來自基板側之雜質不利地影響半導體層且改變電晶體的特徵。注意的是，做為第一絕緣膜，可使用單層或堆疊層之氧化矽膜、氮化矽膜、氮氧化矽膜(SiOx
Ny
)、或其類似物；尤其，氮化矽膜係密質的且具有高的阻障性質，以致第一絕緣膜較佳地包含氮化矽。注意的是，無需一定要形成第一絕緣膜；當不形成第一絕緣膜時，可實現步驟數目及製造成本的降低以及產能的增加。
第一導電層(導電層5183及導電層5184)係形成於第一絕緣膜之上，導電層5183包含作用電晶體5198之閘極電極的部分，導電層5184包含用作電容器5199之第一電極的部分。注意的是，針對第一導電層，可使用Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Ge、或其類似元素，或該等元素之任一者的合金；選擇性地，可使用包含任何該等元素(包含其合金)的堆疊層。
第二絕緣膜(絕緣膜5185)係形成以便覆蓋至少第一導電層，第二絕緣膜用作閘極絕緣膜。注意的是，做為第二絕緣膜，可使用單層或堆疊層之氧化矽膜、氮化矽膜、氮氧化矽膜(SiOx
Ny
)、或其類似物。
注意的是，做為與半導體層接觸之第二絕緣膜，較佳地係使用氧化矽膜，此係因為可降低半導體層與第二絕緣膜間之介面處的降阱能級之故。
注意的是，在其中第二絕緣膜係與Mo接觸於該處的情況中，較佳地係使用氧化矽膜做為與Mo接觸之第二絕緣膜，此係因為氧化矽膜不會使Mo氧化之故。
第一半導體層(半導體層5186)係藉由光微影術、噴墨法、印刷法、或其類似方法而形成於與第一導電層重疊之第二絕緣膜上的部分之一部分中；此外，部分之半導體層5186係延伸至第二絕緣膜上之並未與第一導電層重疊的部分。半導體層5186包含用作電晶體5198之通道區的部分。注意的是，做為半導體層5186，可使用諸如非晶矽(a-Si：H)層之具有非晶性之半導體層、諸如微晶矽(μc-Si)層之半導體層、或其類似物。
第三絕緣膜(絕緣膜5192)係形成於第一半導體層的一部分之上，絕緣膜5192可防止電晶體5198的通道區被蝕刻掉；亦即，絕緣膜5192用作通道保護膜(蝕刻阻斷膜)。注意的是，做為第三絕緣膜，可使用單層或堆疊層之氧化矽膜、氮化矽膜、氮氧化矽膜(SiOx
Ny
)、或其類似物。
第二半導體層(半導體層5187及半導體層5188)係形成於第一半導體層的一部分及第三絕緣膜的一部分之上，半導體層5187包含用作源極及汲極的其中之一者的部分，半導體層5188包含用作源極及汲極的另一者的部分。注意的是，針對第二半導體層，例如可使用包含磷或其類似物之矽。
第二導電層(導電層5189，導電層5190，及導電層5191)係形成於第二半導體層之上，導電層5189包含用作電晶體5198之源極及汲極的其中之一者的部分，導電層5190包含用作電晶體5198之源極及汲極的另一者的部分，以及導電層5191包含用作電容器5199之第二電極的部分。注意的是，針對第二導電層，可使用Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Ge、或其類似元素，或包含該等元素之任一者的合金；選擇性地，可使用任何該等元素(包含其合金)的堆疊層。
注意的是，在形成第二導電層之後的步驟中，可形成各式各樣的絕緣膜或各式各樣的導電膜。
用於電晶體的半導體層之多晶矽的使用具有電晶體之高遷移率及低製造成本的優點；此外，因為在特徵中僅產生少許經時的劣化，所以可獲得高度可靠的裝置。下文將敘述其中使用多晶矽於半導體層之電容器的結構及電晶體的結構。
第27D圖描繪底部閘極電晶體以及電容器的橫剖面結構。
第一絕緣膜(絕緣膜5202)係形成於基板5201之上，該第一絕緣膜可具有基底膜的功能，而防止來自基板側之雜質不利地影響半導體層且改變電晶體的特徵。注意的是，做為第一絕緣膜，可使用單層或堆疊層之氧化矽膜、氮化矽膜、氮氧化矽膜(SiOx
Ny
)、或其類似物；尤其，氮化矽膜係密質的且具有高的阻障性質，以致第一絕緣膜較佳地包含氮化矽。注意的是，無需一定要形成第一絕緣膜；當不形成第一絕緣膜時，可實現步驟數目及製造成本的降低以及產能的增加。
第一導電層(導電層5203及導電層5204)係形成於第一絕緣膜之上，導電層5203包含用作電晶體5218之閘極電極的部分，導電層5204包含用作電容器5219之第一電極的部分。注意的是，針對第一導電層，可使用Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Ge、或其類似元素，或該等元素之任一者的合金；選擇性地，可使用包含任何該等元素(包含其合金)的堆疊層。
第二絕緣膜(絕緣膜5214)係形成以便覆蓋至少第一導電層，第二絕緣膜用作閘極絕緣膜。注意的是，做為第二絕緣膜，可使用單層或堆疊層之氧化矽膜、氮化矽膜、氮氧化矽膜(SiOx
Ny
)、或其類似物。
注意的是，做為與半導體層接觸之第二絕緣膜，較佳地係使用氧化矽膜，此係因為可降低半導體層與第二絕緣膜間之介面處的陷阱能級之故。
注意的是，在其中第二絕緣膜係與Mo接觸於該處的情況中，較佳地係使用氧化矽膜做為與Mo接觸之第二絕緣膜，此係因為氧化矽膜不會使Mo氧化矽故。
半導體層係藉由光微影術、噴墨法、印刷法、或其類似方法而形成於與第一導電層重疊之第二絕緣膜上的部分之一部分中；此外，部分之半導體層係延伸至第二絕緣膜上之並未與第一導電層重疊的部分。該半導體層包含通道形成區(通道形成區5210)，微摻雜汲極(LDD)區(LDD區5208及5209)，以及雜質區(雜質區5205、5206、及5207)。通道形成區5210用作電晶體5218的通道形成區，LDD區5208及5209用作電晶體5218的LDD區。注意的是，LDD區5208及5209的形成可防止高的電場對電晶體汲極之施加，以致可改善電晶體的可靠度。注意的是，無需一定要形成LDD區；在此情況中，可使製程簡單化，以致可降低製造成本。雜質區5205包含用作電晶體5218之源極及汲極的其中之一者的部分，雜質區5206包含用作電晶體5218之源極及汲極的另一者的部分，以及雜質區5207包含用作電容器5219之第二電極的部分。
接觸孔係選擇性地形成於第三絕緣膜(絕緣膜5211)的一部分之中，絕緣膜5211用作層間膜。針對第三絕緣膜，可使用無機材料(例如，氧化矽，氮化矽，或氮氧化物)，具有低的電介質常數之有機化合物材料(例如，光敏或非光敏有機樹脂材料)，或其類似物；選擇性地，可使用包含矽氧烷的材料。注意的是，矽氧烷係具有藉由矽(Si)及氧(O)之鍵合的骨架結構之材料，有機基(例如，烷基或芳香烴)或氟基可使用做為替代基，氟基可包含於有機基之中。
第二導電層(導電層5212及導電層5213)係形成於第三絕緣膜之上，導電層5212係透過形成於第三絕緣膜中之接觸而電性連接至電晶體5218之源極及汲極的另一者；因此，導電層5212包含用作電晶體5218之源極及汲極的另一者的部分。在其中導電層5213及導電層5204係相互電性連接於並未描繪出之部分中的情況之中，導電層5213包含用作電容器5219之第一電極的部分。選擇性地，在其中導電層5213係電性連接至並未描繪出之部分中的雜質區5207之情況中，導電層5213包含用作電容器5219之第二電極的部分。選擇性地，在其中導電層5213並未電性連接至導電層5204及雜質區5207的情況中，可形成與電容器5219相異的電容器；在此電容器之中，導電層5213、雜質區5207、及絕緣膜5211係分別使用做為第一電極、第二電極、及絕緣膜。注意的是，針對第二導電層，可使用Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Ge、或其類似元素，或該等元素之任一者的合金；選擇性地，可使用包含任何該等元素(包含其合金)的堆疊層。
注意的是，在形成第二導電層之後的步驟中，可形成各式各樣的絕緣膜或各式各樣的導電層。
注意的是，其中將多晶矽使用於半導體層的電晶體可具有頂部閘極結構。
注意的是，此實施例中所敘述之結構可以與此說明書中所敘述之不同的結構(包含任一其他實施例中所敘述的結構)適當地結合。
(實施例6)
在此實施例中，將參照圖式來敘述包含上述實施例之任一者中所敘述的半導體裝置之各式各樣的電子裝置。
包含上述實施例之任一者中所敘述之半導體裝置的電子裝置之實例係電視機，諸如攝影機及數位相機之相機，護目鏡型顯示器(頭戴式顯示器)，導航系統，聲頻再生裝置(例如，汽車音響裝備或聲頻組合)，膝上型電腦，遊戲機，可攜帶式資訊終端機(例如，行動電腦，行動電話，可攜帶式遊戲機，或電子書讀取器)，設置有記錄媒體之影像再生裝置(特定地，可再生諸如DVD(數位多功能碟片)之記錄媒體的內容且具有顯示器用以顯示再生之影像的裝置)，及其類似物。該等電子裝置的特定實例將描述於第28A至28E圖之中。
第28A圖描繪顯示裝置，該顯示裝置包含外殼8001、支撐底座8002、顯示部8003、揚聲器部8004、視頻輸入端子8005、及其類似物，該顯示裝置係由使用上述實施例之任一者中所敘述的結構於顯示部8003所製造。注意的是，在其種類中，顯示裝置包含用以顯示資訊之所有裝置，例如，用於個人電腦、用以接收TV廣播、及用以顯示廣告之裝置。藉由使用上述實施例之任一者中所敘述的顯示裝置，可提供具有高可靠度之顯示裝置。
第28B圖描繪電腦，該電腦包含主體8101、外殼8102、顯示部8103、鍵盤8104、外部連接埠8105、指標裝置8106、及其類似物。注意的是，該電腦係由使用上述實施例之任一者中所敘述的結構於顯示部8103所製造。藉由使用上述實施例之任一者中所敘述的顯示裝置，可提供具有高可靠度之電腦。
第28C圖描繪攝影機，該攝影機包含顯示部8202、外部連接埠8204、遙控接收部8205、影像接收部8206、操作鍵8209、及其類似物。注意的是，該攝影機係由使用上述實施例之任一者中所敘述的結構於顯示部8202所製造。藉由使用上述實施例之任一者中所敘述的顯示裝置，可提供具有高可靠度之攝影機。
第28D圖描繪行動電話，該行動電話包含顯示部8403、聲頻輸入部8404、聲頻輸出部8405、操作鍵8406、外部連接埠8407、及其類似物。注意的是，該行動電話係由使用上述實施例之任一者中所敘述的結構於顯示部8403所製造。進一步地，該行動電話具有紅外線通訊功能、電視接收功能、或其類似功能；藉由使用上述實施例之任一者中所敘述的顯示裝置，可提供具有高可靠度之行動電話。
第28E圖描繪桌燈，該桌燈包含照明部8301、罩子8302、可調整臂8303、開關8305、及其類似物。注意的是，桌燈係由使用上述實施例之任一者中所敘述的結構於照明部8301所製造。注意的是，在其種類中，燈包含天花板燈、牆燈、及其類似物。藉由使用上述實施例之任一者中所敘述的顯示裝置，可提供具有高可靠度之桌燈。
如上述，電子裝置及燈可藉由使用上述實施例之任一者中所敘述的顯示裝置而獲得，在上述實施例之任一者中所敘述的顯示裝置的應用範圍係極寬廣，且在上述實施例之任一者中所敘述的顯示裝置可使用於所有領域中之電子裝置。
注意的是，此實施例中所敘述之結構可以與此說明書中所敘述之不同的結構(包含任一其他實施例中所敘述的結構)適當地結合。
此申請案係根據2008年11月14日在日本專利局所申請之日本專利申請案序號2008-292197，該申請案的全部內容係結合於本文以供參考之用。
101，102，103，104，101a～101c，141a～141c，142a～142b，211，212a～212c，242a，242b，243，264，263，283，103a～103c，282a，282b．．．導線
111，112，121，128，161，162，221～232，251～255，271～280，5158，5178，5128，112a，112b，114，201～207．．．電晶體
115，208，5199，5219，5159，5179．．．電容器
125．．．像素電極
126．．．相對電極
129．．．發光元件
5143～5145，5163，5164，5189～5191，5203，5204，5212，5213，5151，5152，5183，5184．．．導電層
5141，5181，5201．．．基板
5142，5165，5192，5214，5211，5182，5185，5202．．．絕緣膜
5146，5147，5169，5170，5171，5186，5187，5188，5166，5167，5168．．．半導體層
5205～5207．．．雜質區
8001，8102．．．外殼
8002．．．支撐底座
8003，8103，8202，8403．．．顯示部
8004．．．揚聲器部
8005．．．視頻輸入端子
8101．．．主體
8104．．．鍵盤
8105，8204，8407．．．外部連接埠
8106．．．指標裝置
8205．．．遙控接收部
8206．．．影像接收部
8209，8406．．．操作鍵
8404．．．聲頻輸入部
8405．．．聲頻輸出部
8305．．．開關
8301．．．照明部
8302．．．罩子
8303．．．可調整臂
在附圖中：
第1A至1C圖描繪半導體裝置的實例；
第2A圖描繪半導體裝置，以及第2B至2F圖描繪該半導體裝置之驅動方法；
第3A至3E圖描繪半導體裝置及其驅動方法；
第4A圖描繪半導體裝置，以及第4B至4F圖描繪該半導體裝置之驅動方法；
第5A至5C圖描繪半導體裝置的實例；
第6A至6G圖描繪半導體裝置之操作的實例；
第7A至7G圖描繪半導體裝置之操作的實例；
第8A至8G圖描繪半導體裝置之操作的實例；
第9A至9G圖描繪半導體裝置之操作的實例；
第10A至10G圖描繪半導體裝置之操作的實例；
第11A至11G圖描繪半導體裝置之操作的實例；
第12A至12C圖描繪半導體裝置的實例；
第13A至13H圖描繪半導體裝置之操作的實例；
第14A至14H圖描繪半導體裝置之操作的實例；
第15A至15H圖描繪半導體裝置之操作的實例；
第16圖描繪半導體裝置的實例；
第17圖描繪半導體裝置的實例；
第18圖描繪半導體裝置的實例；
第19圖描繪半導體裝置的實例；
第20圖描繪半導體裝置的實例；
第21A至第21C圖描繪半導體裝置的實例；
第22A至第22C圖描繪半導體裝置的實例；
第23圖描繪半導體裝置的實例；
第24圖描繪半導體裝置的實例；
第25圖描繪半導體裝置的實例；
第26圖描繪半導體裝置的實例；
第27A至27D圖描繪半導體裝置的實例；以及
第28A至28E圖描繪半導體裝置的應用。
101．．．導線
102．．．導線
103．．．導線
111．．．電晶體
112．．．電晶體
Claims (19)
- 一種用於顯示裝置的半導體裝置，包含：第一電晶體；第二電晶體；以及第三電晶體，其中該第一電晶體之源極及汲極的其中之一者係電性連接至第一導線，且該第一電晶體之該源極及該汲極的另一者係電性連接至第三導線，其中該第二電晶體之源極及汲極的其中之一者係電性連接至第二導線，且該第二電晶體之該源極及該汲極的另一者係電性連接至該第三導線，其中該第三電晶體之閘極係電性連接至該第三導線，其中該第三電晶體係由選擇信號所導通且由非選擇信號所斷開，其中該選擇信號係在當該第一電晶體係導通時之週期中，自該第一導線供應至該第三導線，其中該非選擇信號係在當該第二電晶體係導通時之週期中，自該第二導線供應至該第三導線，且其中改變該第二導線之電位使得流過該第二電晶體之電流的方向係每預定週期切換。
- 如申請專利範圍第1項之用於顯示裝置的半導體裝置，其中該非選擇信號係其之電位至少在當該第二電晶體係導通時的週期中改變的信號。
- 如申請專利範圍第1項之用於顯示裝置的半導體 裝置，其中該選擇信號係其之電位至少在當該第一電晶體係導通時之週期中改變的信號。
- 一種用於顯示裝置的半導體裝置，包含：第一電晶體；第二電晶體；第三電晶體；以及第四電晶體，其中該第一電晶體之源極及汲極的其中之一者係電性連接至第一導線，且該第一電晶體之該源極及該汲極的另一者係電性連接至第三導線，其中該第二電晶體之源極及汲極的其中之一者係電性連接至第二導線，且該第二電晶體之該源極及該汲極的另一者係電性連接至該第三導線，其中該第四電晶體之源極及汲極的其中之一者係電性連接至第二導線，且該第四電晶體之該源極及該汲極的另一者係電性連接至該第三導線，其中該第三電晶體之閘極係電性連接至該第三導線，其中該第三電晶體係由選擇信號所導通且由非選擇信號所斷開，其中該選擇信號係在當該第一電晶體係導通時之週期中，自該第一導線供應至該第三導線，其中該非選擇信號係在當該第二電晶體及該第四電晶體的其中至少一者係導通時之週期中，自該第二導線供應至該第三導線，且 其中改變該第二導線之電位使得流過該第二電晶體之電流的方向以及流過該第四電晶體之電流的方向係每預定週期切換。
- 如申請專利範圍第4項之用於顯示裝置的半導體裝置，其中該非選擇信號係其之電位至少在當該第二電晶體及該第四電晶體的其中至少一者係導通時之週期中改變的信號。
- 如申請專利範圍第4項之用於顯示裝置的半導體裝置，其中該第二電晶體及該第四電晶體係以預定順序而交變地導通及斷開。
- 一種用於顯示裝置的半導體裝置，包含：第一電晶體；第二電晶體；第三電晶體；以及第四電晶體，其中該第一電晶體之源極及汲極的其中之一者係電性連接至第一導線，且該第一電晶體之該源極及該汲極的另一者係電性連接至第三導線，其中該第二電晶體之源極及汲極的其中之一者係電性連接至第二導線，且該第二電晶體之該源極及該汲極的另一者係電性連接至該第三導線，其中該第四電晶體之源極及汲極的其中之一者係電性連接至第四導線，且該第四電晶體之該源極及該汲極的另一者係電性連接至該第三導線， 其中該第三電晶體之閘極係電性連接至該第三導線，其中該第三電晶體係由選擇信號所導通且由非選擇信號所斷開，其中該選擇信號係在當該第一電晶體係導通時之週期中，自該第一導線供應至該第三導線，其中該非選擇信號係在當該第二電晶體係導通時之週期中，自該第二導線供應至該第三導線，其中該非選擇信號係在當該第四電晶體係導通時之週期中，自該第四導線供應至該第三導線，以及其中不同的電位施加至該第二導線及該第四導線，且所施加至該第二導線之該電位及所施加至該第四導線之該電位係每預定週期切換。
- 如申請專利範圍第7項之用於顯示裝置的半導體裝置，其中流過該第二電晶體和該第四電晶體各者之電流的方向係藉由施加不同的電位至該第二導線和第四導線所切換。
- 如申請專利範圍第1、4、和7項中任一項之用於顯示裝置的半導體裝置，其中該第三電晶體之源極及汲極的其中之一者係電性連接至像素電極。
- 如申請專利範圍第1、4、和7項中任一項之用於顯示裝置的半導體裝置，其中該第一電晶體、該第二電晶體、及該第三電晶體各者的通道形成區包含非晶矽及微晶矽的其中之一者。
- 一種用於顯示裝置的半導體裝置，包含： 第一電晶體；第二電晶體，其第一端子電連接至該第一電晶體的第一端子；第三電晶體，其第一端子電連接至該第一電晶體的第一端子；以及第四電晶體，其閘極端子電連接至該第一電晶體的第一端子；其中該第一電晶體的該第一端子為該第一電晶體的源極及汲極的其中之一者，其中該第二電晶體的該第一端子為該第二電晶體的源極及汲極的其中之一者，其中該第三電晶體的該第一端子為該第三電晶體的源極及汲極的其中之一者，其中該第一電晶體、該第二電晶體、該第三電晶體、和該第四電晶體中的至少一者包含半導體層，該半導體層包含通道形成區、和該通道形成區包含氧化物半導體，其中改變該第二電晶體的第二端子的電位使得流過該第二電晶體之電流的方向係每預定週期切換，以及其中該第二電晶體的該第二端子係該第二電晶體的源極及汲極的另一者。
- 如申請專利範圍第11項之用於顯示裝置的半導體裝置，更包含：第五電晶體；第六電晶體，其第一端子電連接至該第五電晶體的第 一端子；第七電晶體，其第一端子電連接至該第五電晶體的第一端子；以及第八電晶體，其閘極端子電連接至該第五電晶體的第一端子；其中該第五電晶體的該第一端子為該第五電晶體的源極及汲極的其中之一者，其中該第六電晶體的該第一端子為該第六電晶體的源極及汲極的其中之一者，其中該第七電晶體的該第一端子為該第七電晶體的源極及汲極的其中之一者，其中該第二電晶體的該第二端子和該第七電晶體的第二端子互相電連接，以及其中該第三電晶體的第二端子和該第六電晶體的第二端子互相電連接。
- 一種用於顯示裝置的半導體裝置，包含：第一電晶體；第二電晶體，其第一端子電連接至該第一電晶體的第一端子；第三電晶體，其第一端子電連接至該第一電晶體的第一端子；第四電晶體，其閘極端子電連接至該第一電晶體的第一端子；第五電晶體； 第六電晶體，其第一端子電連接至該第五電晶體的第一端子；第七電晶體，其第一端子電連接至該第五電晶體的第一端子；第八電晶體，其閘極端子電連接至該第五電晶體的第一端子；第九電晶體；第十電晶體，其第一端子電連接至該第九電晶體的第一端子；第十一電晶體，其第一端子電連接至該第九電晶體的第一端子；以及第十二電晶體，其閘極端子電連接至該第九電晶體的第一端子，其中該第二電晶體的第二端子、該第七電晶體的第二端子、和該第十電晶體的第二端子電連接至第一導線，其中該第三電晶體的第二端子、該第六電晶體的第二端子、和該第十一電晶體的第二端子電連接至第二導線，其中該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體、該第六電晶體、該第七電晶體、該第八電晶體、該第九電晶體、該第十電晶體、該第十一電晶體、和該第十二電晶體中的至少一者包含半導體層，該半導體層包含通道形成區、和該通道形成區包含氧化物半導體，以及其中施加不同的電位至該第一導線及該第二導線，且 施加至該第一導線的電位及施加至該第二導線的電位係每預定週期切換。
- 如申請專利範圍第11項之用於顯示裝置的半導體裝置，其中該第二電晶體的該第二端子電連接至第一導線，其中該第三電晶體的第二端子電連接至第二導線，以及其中該第一導線和該第二導線為不同導線。
- 如申請專利範圍第11或13項之用於顯示裝置的半導體裝置，其中該氧化物半導體包含銦、鎵、和鋅。
- 如申請專利範圍第11或13項之用於顯示裝置的半導體裝置，更包含：電連接至該第四電晶體的第一端子的像素電極。
- 如申請專利範圍第11或13項之用於顯示裝置的半導體裝置，更包含：電連接至該第四電晶體的第一端子的像素電極；該像素電極上的相對電極；以及該像素電極和該相對電極間的液晶材料。
- 如申請專利範圍第11或13項之用於顯示裝置的半導體裝置，更包含：電連接至該第四電晶體的第二端子的源極線。
- 如申請專利範圍第11或13項之用於顯示裝置的半導體裝置，更包含印刷導線板、撓性印刷電路、背光單元、光導板、稜鏡薄板、漫射薄板、反射薄板、光源、和 冷卻裝置所組成之群中至少一者。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008292197 | 2008-11-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201033986A TW201033986A (en) | 2010-09-16 |
| TWI492207B true TWI492207B (zh) | 2015-07-11 |
Family
ID=42171613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098138437A TWI492207B (zh) | 2008-11-14 | 2009-11-12 | 液晶顯示裝置 |
Country Status (4)
| Country | Link |
|---|---|
| US (7) | US8232947B2 (zh) |
| JP (15) | JP5386313B2 (zh) |
| KR (13) | KR101603306B1 (zh) |
| TW (1) | TWI492207B (zh) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8330492B2 (en) | 2006-06-02 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US8232947B2 (en) * | 2008-11-14 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US8581237B2 (en) * | 2008-12-17 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element |
| JP2011004309A (ja) * | 2009-06-22 | 2011-01-06 | Renesas Electronics Corp | 差動信号受信回路および表示装置 |
| WO2011058790A1 (ja) * | 2009-11-12 | 2011-05-19 | シャープ株式会社 | 薄膜トランジスタおよび表示装置 |
| WO2011070929A1 (en) | 2009-12-11 | 2011-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| KR20180102702A (ko) | 2010-01-20 | 2018-09-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR101635006B1 (ko) * | 2010-01-22 | 2016-07-01 | 삼성디스플레이 주식회사 | 광원의 휘도 제어 방법 및 이를 수행하기 위한 표시 장치 |
| KR20130061678A (ko) * | 2010-04-16 | 2013-06-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전원 회로 |
| CN102269900B (zh) * | 2010-06-03 | 2013-04-24 | 北京京东方光电科技有限公司 | Tft阵列基板及其制造方法 |
| JP5839896B2 (ja) * | 2010-09-09 | 2016-01-06 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP5737893B2 (ja) | 2010-09-27 | 2015-06-17 | 株式会社ジャパンディスプレイ | 駆動回路及び画像表示装置 |
| KR20120045178A (ko) * | 2010-10-29 | 2012-05-09 | 삼성전자주식회사 | 박막 트랜지스터 및 이의 제조 방법 |
| US9036099B2 (en) * | 2011-02-14 | 2015-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
| KR101310004B1 (ko) | 2011-04-08 | 2013-09-24 | 샤프 가부시키가이샤 | 주사 신호선 구동 회로 및 그것을 구비한 표시 장치 |
| JP5951351B2 (ja) * | 2011-05-20 | 2016-07-13 | 株式会社半導体エネルギー研究所 | 加算器及び全加算器 |
| KR102082372B1 (ko) * | 2011-11-30 | 2020-02-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR102012925B1 (ko) * | 2012-01-26 | 2019-08-23 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
| KR101987985B1 (ko) * | 2012-05-21 | 2019-10-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN103807721A (zh) * | 2012-11-12 | 2014-05-21 | 石强 | 一种组合灯具模型 |
| KR102241249B1 (ko) * | 2012-12-25 | 2021-04-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 저항 소자, 표시 장치, 및 전자기기 |
| CN103912834A (zh) * | 2013-01-07 | 2014-07-09 | 石强 | 一种发光半导体元件台灯 |
| CN103912815A (zh) * | 2013-01-07 | 2014-07-09 | 石强 | 一种台灯 |
| CN103912817A (zh) * | 2013-01-07 | 2014-07-09 | 石强 | 一种台灯 |
| CN103912816A (zh) * | 2013-01-07 | 2014-07-09 | 石强 | 一种灯具 |
| CN103925509A (zh) * | 2013-01-14 | 2014-07-16 | 石强 | 一种台灯 |
| TWI514364B (zh) * | 2014-03-28 | 2015-12-21 | Au Optronics Corp | 液晶顯示面板之液晶畫素電路及其驅動方法 |
| US9666606B2 (en) * | 2015-08-21 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US10297331B2 (en) | 2015-10-30 | 2019-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| CN108713225B (zh) | 2016-03-02 | 2021-04-13 | 夏普株式会社 | 有源矩阵基板以及具备有源矩阵基板的液晶显示装置 |
| JP6857982B2 (ja) * | 2016-08-10 | 2021-04-14 | イー インク コーポレイション | アクティブマトリクス回路基板、表示装置、表示装置の駆動方法および電子機器 |
| WO2018087787A1 (en) * | 2016-11-14 | 2018-05-17 | Alma Mater Studiorum - Universita' Di Bologna | Sensitive field effect device and manufacturing method thereof |
| KR102445577B1 (ko) | 2017-10-27 | 2022-09-20 | 엘지디스플레이 주식회사 | 게이트 구동부 및 이를 포함하는 표시 장치 |
| KR20200101481A (ko) | 2019-01-28 | 2020-08-28 | 삼성전자주식회사 | 전자 장치 및 그의 필체 보정 방법 |
| CN109630957B (zh) * | 2019-01-29 | 2021-06-01 | 李亚娓 | 一种智能调光护眼台灯 |
| US11699391B2 (en) | 2021-05-13 | 2023-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display apparatus, and electronic device |
| KR102404209B1 (ko) | 2021-11-05 | 2022-06-03 | 주식회사 뉴앤뉴 | 피부 투과성이 향상된 리포좀 베지클 및 이의 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200609885A (en) * | 2004-09-14 | 2006-03-16 | Wintek Corp | High-reliability shift circuit using amorphous silicon thin-film transistor |
| US20070248204A1 (en) * | 2006-04-25 | 2007-10-25 | Mitsubishi Electric Corporation | Shift register circuit and image display apparatus equipped with the same |
| JP2008187780A (ja) * | 2007-01-29 | 2008-08-14 | Densei Lambda Kk | 電源装置の出力回路構造 |
Family Cites Families (177)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2332237C3 (de) * | 1973-06-25 | 1980-08-14 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung für eine quarzgesteuerte elektrische Uhr |
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0421281A (ja) * | 1990-05-16 | 1992-01-24 | Olympus Optical Co Ltd | 固体撮像装置 |
| JP2997356B2 (ja) | 1991-12-13 | 2000-01-11 | 京セラ株式会社 | 液晶表示装置の駆動方法 |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JPH05297826A (ja) * | 1992-04-16 | 1993-11-12 | Sharp Corp | 表示装置の駆動方法 |
| JP3332088B2 (ja) | 1992-06-16 | 2002-10-07 | 株式会社東芝 | 液晶表示装置 |
| JPH0682753A (ja) * | 1992-09-03 | 1994-03-25 | Hitachi Ltd | 液晶表示装置の駆動方式 |
| FR2720185B1 (fr) * | 1994-05-17 | 1996-07-05 | Thomson Lcd | Registre à décalage utilisant des transistors M.I.S. de même polarité. |
| KR0169354B1 (ko) * | 1995-01-11 | 1999-03-20 | 김광호 | 박막 트랜지스터 액정표시장치의 구동장치 및 방법 |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| US5949398A (en) * | 1996-04-12 | 1999-09-07 | Thomson Multimedia S.A. | Select line driver for a display matrix with toggling backplane |
| JP3952511B2 (ja) * | 1997-02-17 | 2007-08-01 | セイコーエプソン株式会社 | 表示装置及び表示装置の駆動方法 |
| JP3281290B2 (ja) * | 1997-06-19 | 2002-05-13 | シャープ株式会社 | 電圧作成回路およびこれを備えた液晶表示装置 |
| JP3914639B2 (ja) | 1998-07-13 | 2007-05-16 | 株式会社アドバンスト・ディスプレイ | 液晶表示装置 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| JP3526244B2 (ja) * | 1999-07-14 | 2004-05-10 | シャープ株式会社 | 液晶表示装置 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| US6455291B1 (en) | 2000-08-24 | 2002-09-24 | Pe Corporation (Ny) | Isolated human kinase proteins, nucleic acid molecules encoding human kinase proteins, and uses thereof |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| TW525139B (en) * | 2001-02-13 | 2003-03-21 | Samsung Electronics Co Ltd | Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP4761643B2 (ja) | 2001-04-13 | 2011-08-31 | 東芝モバイルディスプレイ株式会社 | シフトレジスタ、駆動回路、電極基板及び平面表示装置 |
| JP4439761B2 (ja) | 2001-05-11 | 2010-03-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
| KR100803163B1 (ko) | 2001-09-03 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치 |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| JP3866606B2 (ja) * | 2002-04-08 | 2007-01-10 | Ｎｅｃエレクトロニクス株式会社 | 表示装置の駆動回路およびその駆動方法 |
| KR100902068B1 (ko) * | 2002-12-30 | 2009-06-09 | 삼성전자주식회사 | 게이트 구동회로 및 이를 갖는 액정표시장치 |
| JP4900756B2 (ja) * | 2002-04-16 | 2012-03-21 | セイコーエプソン株式会社 | 半導体装置の製造方法、電気光学装置、集積回路、および電子機器 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| WO2003107314A2 (en) | 2002-06-01 | 2003-12-24 | Samsung Electronics Co., Ltd. | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| GB0217709D0 (en) * | 2002-07-31 | 2002-09-11 | Koninkl Philips Electronics Nv | Array device with switching circuits |
| KR100797522B1 (ko) | 2002-09-05 | 2008-01-24 | 삼성전자주식회사 | 쉬프트 레지스터와 이를 구비하는 액정 표시 장치 |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| KR100917009B1 (ko) | 2003-02-10 | 2009-09-10 | 삼성전자주식회사 | 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터 |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4074207B2 (ja) | 2003-03-10 | 2008-04-09 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| KR100913303B1 (ko) | 2003-05-06 | 2009-08-26 | 삼성전자주식회사 | 액정표시장치 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7486269B2 (en) * | 2003-07-09 | 2009-02-03 | Samsung Electronics Co., Ltd. | Shift register, scan driving circuit and display apparatus having the same |
| US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| KR101078483B1 (ko) | 2004-03-12 | 2011-10-31 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | Lcd 또는 유기 el 디스플레이의 스위칭 소자 |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| KR101023726B1 (ko) * | 2004-03-31 | 2011-03-25 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| US8605027B2 (en) | 2004-06-30 | 2013-12-10 | Samsung Display Co., Ltd. | Shift register, display device having the same and method of driving the same |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| TWI253621B (en) | 2004-09-14 | 2006-04-21 | Au Optronics Corp | A display with system on panel (SOP) design |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| KR100939998B1 (ko) | 2004-11-10 | 2010-02-03 | 캐논 가부시끼가이샤 | 비정질 산화물 및 전계 효과 트랜지스터 |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| KR20070085879A (ko) | 2004-11-10 | 2007-08-27 | 캐논 가부시끼가이샤 | 발광 장치 |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| CN101057338B (zh) | 2004-11-10 | 2011-03-16 | 佳能株式会社 | 采用无定形氧化物的场效应晶体管 |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| JP2006178165A (ja) | 2004-12-22 | 2006-07-06 | Alps Electric Co Ltd | ドライバ回路、シフトレジスタ及び液晶駆動回路 |
| KR101110133B1 (ko) * | 2004-12-28 | 2012-02-20 | 엘지디스플레이 주식회사 | 액정표시장치 게이트 구동용 쉬프트레지스터 |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI481024B (zh) | 2005-01-28 | 2015-04-11 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI472037B (zh) | 2005-01-28 | 2015-02-01 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
| JP4993544B2 (ja) * | 2005-03-30 | 2012-08-08 | 三菱電機株式会社 | シフトレジスタ回路 |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US7486928B2 (en) | 2005-04-14 | 2009-02-03 | Kddi Corporation | Methods and apparatus for wireless communications |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP5190722B2 (ja) | 2005-05-20 | 2013-04-24 | Ｎｌｔテクノロジー株式会社 | ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置 |
| KR101107703B1 (ko) | 2005-05-26 | 2012-01-25 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
| JP2006344306A (ja) * | 2005-06-09 | 2006-12-21 | Mitsubishi Electric Corp | シフトレジスタ |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| KR101143004B1 (ko) * | 2005-06-13 | 2012-05-11 | 삼성전자주식회사 | 시프트 레지스터 및 이를 포함하는 표시 장치 |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| KR101183431B1 (ko) | 2005-06-23 | 2012-09-14 | 엘지디스플레이 주식회사 | 게이트 드라이버 |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| KR20070017600A (ko) * | 2005-08-08 | 2007-02-13 | 삼성전자주식회사 | 쉬프트 레지스터 및 이를 갖는 표시장치 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| TWI320564B (en) * | 2005-08-25 | 2010-02-11 | Au Optronics Corp | A shift register driving method |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| EP3614442A3 (en) | 2005-09-29 | 2020-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufactoring method thereof |
| US9153341B2 (en) * | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| CN101577231B (zh) | 2005-11-15 | 2013-01-02 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| JP5164383B2 (ja) | 2006-01-07 | 2013-03-21 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
| WO2007080813A1 (en) | 2006-01-07 | 2007-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device having the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| JP4912000B2 (ja) * | 2006-03-15 | 2012-04-04 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| TWI329298B (en) * | 2006-05-23 | 2010-08-21 | Au Optronics Corp | Shift register |
| JP2007317288A (ja) * | 2006-05-25 | 2007-12-06 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置 |
| JP5386069B2 (ja) * | 2006-06-02 | 2014-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
| US8330492B2 (en) | 2006-06-02 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| KR101319356B1 (ko) | 2006-06-09 | 2013-10-16 | 엘지디스플레이 주식회사 | 액정표시장치의 쉬프트 레지스터 및 이의 구동방법 |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| US7936332B2 (en) | 2006-06-21 | 2011-05-03 | Samsung Electronics Co., Ltd. | Gate driving circuit having reduced ripple effect and display apparatus having the same |
| KR20080006037A (ko) * | 2006-07-11 | 2008-01-16 | 삼성전자주식회사 | 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP5079425B2 (ja) * | 2006-08-31 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
| EP1895545B1 (en) | 2006-08-31 | 2014-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| TWI831616B (zh) | 2006-09-29 | 2024-02-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| JP5468196B2 (ja) * | 2006-09-29 | 2014-04-09 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置及び液晶表示装置 |
| JP4932415B2 (ja) | 2006-09-29 | 2012-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| JP5525685B2 (ja) * | 2006-10-17 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| TWI427602B (zh) | 2006-10-17 | 2014-02-21 | Semiconductor Energy Lab | 脈衝輸出電路、移位暫存器及顯示裝置 |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140490A (ja) | 2006-12-04 | 2008-06-19 | Seiko Epson Corp | シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器 |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| KR101344835B1 (ko) * | 2006-12-11 | 2013-12-26 | 삼성디스플레이 주식회사 | 게이트 구동 신호 지연을 감소시키는 방법 및 액정 표시장치 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| JP5090008B2 (ja) * | 2007-02-07 | 2012-12-05 | 三菱電機株式会社 | 半導体装置およびシフトレジスタ回路 |
| JP4912186B2 (ja) * | 2007-03-05 | 2012-04-11 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| TWI366809B (en) * | 2007-03-29 | 2012-06-21 | Chimei Innolux Corp | Flat display and gate driving device |
| JP2008251094A (ja) * | 2007-03-30 | 2008-10-16 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
| CN100592425C (zh) * | 2007-04-27 | 2010-02-24 | 群康科技(深圳)有限公司 | 移位寄存器及液晶显示器 |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| TW200849784A (en) | 2007-06-12 | 2008-12-16 | Vastview Tech Inc | DC-DC converter with temperature compensation circuit |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| TWI383353B (zh) * | 2007-12-27 | 2013-01-21 | Chimei Innolux Corp | 平面顯示器及其驅動方法 |
| US8458396B2 (en) | 2008-03-14 | 2013-06-04 | International Business Machines Corporation | Sharing resources within a robotic media library amongst a plurality of connected servers |
| CN101303896B (zh) | 2008-06-17 | 2010-07-28 | 友达光电股份有限公司 | 可降低频率偶合效应的移位缓存器及移位缓存器单元 |
| US8373633B2 (en) * | 2008-07-10 | 2013-02-12 | Au Optronics Corporation | Multi-domain vertical alignment liquid crystal display with charge sharing |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| TWI404029B (zh) * | 2008-10-08 | 2013-08-01 | Au Optronics Corp | 具低漏電流控制機制之閘極驅動電路 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| US8232947B2 (en) | 2008-11-14 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| TWI404332B (zh) | 2009-12-11 | 2013-08-01 | Au Optronics Corp | 移位暫存器電路 |
| JP2015009608A (ja) * | 2013-06-27 | 2015-01-19 | 豊和繊維工業株式会社 | 車両用荷室における床板の移動機構 |
| CN103761949B (zh) * | 2013-12-31 | 2016-02-24 | 深圳市华星光电技术有限公司 | 栅极驱动电路以及驱动方法 |
-
2009
- 2009-11-09 US US12/614,926 patent/US8232947B2/en active Active
- 2009-11-11 JP JP2009257642A patent/JP5386313B2/ja active Active
- 2009-11-11 KR KR1020090108599A patent/KR101603306B1/ko active IP Right Grant
- 2009-11-12 TW TW098138437A patent/TWI492207B/zh not_active IP Right Cessation
-
2012
- 2012-06-05 US US13/488,475 patent/US20120236224A1/en not_active Abandoned
-
2013
- 2013-08-22 JP JP2013172434A patent/JP5683053B2/ja not_active Expired - Fee Related
-
2014
- 2014-09-16 JP JP2014187647A patent/JP5836557B2/ja active Active
-
2015
- 2015-11-03 JP JP2015216202A patent/JP6091582B2/ja active Active
-
2016
- 2016-03-04 KR KR1020160026585A patent/KR101648520B1/ko active IP Right Grant
- 2016-08-03 KR KR1020160099006A patent/KR101693818B1/ko active IP Right Grant
- 2016-12-29 KR KR1020160182798A patent/KR101830197B1/ko active IP Right Grant
-
2017
- 2017-02-07 JP JP2017020117A patent/JP2017139048A/ja not_active Withdrawn
- 2017-07-11 JP JP2017135197A patent/JP6190559B1/ja active Active
- 2017-08-04 US US15/668,737 patent/US10416517B2/en active Active
-
2018
- 2018-02-09 KR KR1020180016316A patent/KR101868065B1/ko active IP Right Grant
- 2018-06-05 KR KR1020180064978A patent/KR101921974B1/ko active IP Right Grant
- 2018-08-03 JP JP2018146751A patent/JP2019040182A/ja not_active Withdrawn
- 2018-11-19 KR KR1020180142448A patent/KR102067052B1/ko active IP Right Grant
-
2019
- 2019-06-03 JP JP2019103537A patent/JP6812499B2/ja active Active
- 2019-07-23 US US16/519,110 patent/US10901283B2/en active Active
-
2020
- 2020-01-09 KR KR1020200003020A patent/KR102130466B1/ko active IP Right Grant
- 2020-06-16 JP JP2020103749A patent/JP6811886B2/ja active Active
- 2020-06-29 KR KR1020200079116A patent/KR102276153B1/ko active IP Right Grant
- 2020-12-09 US US17/116,731 patent/US11604391B2/en active Active
- 2020-12-16 JP JP2020208469A patent/JP6982674B2/ja active Active
-
2021
- 2021-07-05 KR KR1020210087717A patent/KR102352599B1/ko active IP Right Grant
- 2021-11-03 US US17/518,001 patent/US12013617B2/en active Active
- 2021-11-19 JP JP2021188377A patent/JP7238078B2/ja active Active
-
2022
- 2022-01-12 KR KR1020220004502A patent/KR102442420B1/ko active IP Right Grant
- 2022-09-05 KR KR1020220112095A patent/KR20220126695A/ko not_active Application Discontinuation
-
2023
- 2023-03-01 JP JP2023030779A patent/JP7432029B2/ja active Active
- 2023-06-07 KR KR1020230072858A patent/KR20230088318A/ko not_active Application Discontinuation
- 2023-11-16 US US18/510,963 patent/US20240168349A1/en active Pending
-
2024
- 2024-02-02 JP JP2024014645A patent/JP7457882B1/ja active Active
- 2024-03-15 JP JP2024041544A patent/JP7492093B1/ja active Active
- 2024-05-16 JP JP2024080042A patent/JP2024112888A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200609885A (en) * | 2004-09-14 | 2006-03-16 | Wintek Corp | High-reliability shift circuit using amorphous silicon thin-film transistor |
| US20070248204A1 (en) * | 2006-04-25 | 2007-10-25 | Mitsubishi Electric Corporation | Shift register circuit and image display apparatus equipped with the same |
| JP2008187780A (ja) * | 2007-01-29 | 2008-08-14 | Densei Lambda Kk | 電源装置の出力回路構造 |
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6811886B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |