JP2015034977A5 - 駆動回路 - Google Patents

Claims (9)

1. シフトレジスタユニットと、
   前記シフトレジスタユニットと電気的に接続するデマルチプレクサ回路と、
   ｎ本（ｎは４以上の自然数）の信号線と、を有し、
   前記シフトレジスタユニットは、前記ｎ本の信号線のうち１本以上ｎ本以下と電気的に接続され、
   前記デマルチプレクサ回路は、前記ｎ本の信号線のうち１本以上（ｎ−３）本以下と電気的に接続されることを特徴とする駆動回路。
2. シフトレジスタユニットと、
   前記シフトレジスタユニットと電気的に接続するデマルチプレクサ回路と、
   ｎ本（ｎは４以上の自然数）の信号線と、を有し、
   前記シフトレジスタユニットと、前記デマルチプレクサ回路とは、シリコンを用いた半導体素子を有し、
   前記シフトレジスタユニットは、前記ｎ本の信号線のうち１本以上ｎ本以下と電気的に接続され、
   前記デマルチプレクサ回路は、前記ｎ本の信号線のうち１本以上（ｎ−３）本以下と電気的に接続されることを特徴とする駆動回路。
3. ｍ個（ｍは、３以上の自然数）のシフトレジスタユニットと、
   前記ｍ個のシフトレジスタユニットのそれぞれと電気的に接続するｍ個のデマルチプレクサ回路と、
   ｎ本（ｎは４以上の自然数）の信号線と、を有し、
   前記ｍ個のシフトレジスタユニットのそれぞれは、前記ｎ本の信号線のうち１本以上と電気的に接続され、
   前記ｍ個のデマルチプレクサ回路のそれぞれは、前記ｎ本の信号線のうち１本以上（ｎ−３）本以下と電気的に接続され、
   ｋ段目｛ｋは２以上、（ｍ−１）以下の自然数｝のシフトレジスタユニットは、（ｋ−１）段目のデマルチプレクサ回路の出力のいずれか一が入力され、
   前記ｋ段目のシフトレジスタユニットは、（ｋ＋１）段目のデマルチプレクサ回路の出力のいずれか一が入力されることを特徴とする駆動回路。
4. ｍ個（ｍは、３以上の自然数）のシフトレジスタユニットと、
   前記ｍ個のシフトレジスタユニットのそれぞれと電気的に接続するｍ個のデマルチプレクサ回路と、
   ｎ本（ｎは４以上の自然数）の信号線と、を有し、
   前記ｍ個のシフトレジスタユニットと前記ｍ個のデマルチプレクサ回路のいずれかはシリコンを用いた半導体素子を有し、
   前記ｍ個のシフトレジスタユニットのそれぞれは、前記ｎ本の信号線のうち１本以上と電気的に接続され、
   前記ｍ個のデマルチプレクサ回路のそれぞれは、前記ｎ本の信号線のうち１本以上（ｎ−３）本以下と電気的に接続され、
   ｋ段目｛ｋは２以上、（ｍ−１）以下の自然数｝のシフトレジスタユニットは、（ｋ−１）段目のデマルチプレクサ回路の出力のいずれか一が入力され、
   前記ｋ段目のシフトレジスタユニットは、（ｋ＋１）段目のデマルチプレクサ回路の出力のいずれか一が入力されることを特徴とする駆動回路。
5. 請求項２又は請求項４において、
   前記シリコンは結晶性シリコンであることを特徴とする駆動回路。
6. シフトレジスタユニットと、
   デマルチプレクサ回路と、
   ｎ本（ｎは４以上の自然数）の信号線と、を有し、
   前記シフトレジスタユニットは、
   セット信号線と、第１のトランジスタ乃至第６のトランジスタと、リセット信号線と、を有し、
   前記第１のトランジスタのソース及びドレインの一方は、第１の高電源電位線と電気的に接続され、
   前記第１のトランジスタのソース及びドレインの他方は、前記第２のトランジスタのソース及びドレインの一方及び前記デマルチプレクサ回路と電気的に接続され、
   前記第１のトランジスタのゲートは、前記セット信号線と電気的に接続され、
   前記第２のトランジスタのソース及びドレインの他方は、低電源電位線と電気的に接続され、
   前記第２のトランジスタのゲートは、前記デマルチプレクサ回路、前記第４のトランジスタのソース及びドレインの一方、前記第５のトランジスタのソース及びドレインの一方及び前記第６のトランジスタのソース及びドレインの一方と電気的に接続され、
   前記第３のトランジスタのソース及びドレインの一方は、第２の高電源電位線と電気的に接続され、
   前記第３のトランジスタのソース及びドレインの他方は、第４のトランジスタのソース及びドレインの他方と電気的に接続され、
   前記第３のトランジスタのゲートは、前記ｎ本の信号線の一と電気的に接続され、
   前記第４のトランジスタのゲートは、前記ｎ本の信号線の他の一と電気的に接続され、
   前記第５のトランジスタのソース及びドレインの他方は、前記低電源電位線と電気的に接続され、
   前記第５のトランジスタのゲートは、前記セット信号線と電気的に接続され、
   前記第６のトランジスタのソース及びドレインの他方は、第３の高電源電位線と電気的に接続され、
   前記第６のトランジスタのゲートは、前記リセット信号線と電気的に接続されていることと特徴とする駆動回路。
7. シフトレジスタユニットと、
   デマルチプレクサ回路と、
   ｎ本（ｎは４以上の自然数）の信号線と、を有し、
   前記シフトレジスタユニットは、
   セット信号線と、第１のトランジスタ乃至第６のトランジスタと、リセット信号線と、を有し、
   前記第１のトランジスタのソース及びドレインの一方は、第１の高電源電位線と電気的に接続され、
   前記第１のトランジスタのソース及びドレインの他方は、前記第２のトランジスタのソース及びドレインの一方及び前記デマルチプレクサ回路と電気的に接続され、
   前記第１のトランジスタのゲートは、前記セット信号線と電気的に接続され、
   前記第２のトランジスタのソース及びドレインの他方は、低電源電位線と電気的に接続され、
   前記第２のトランジスタのゲートは、前記デマルチプレクサ回路、前記第４のトランジスタのソース及びドレインの一方、前記第５のトランジスタのソース及びドレインの一方及び前記第６のトランジスタのソース及びドレインの一方と電気的に接続され、
   前記第３のトランジスタのソース及びドレインの一方は、第２の高電源電位線と電気的に接続され、
   前記第３のトランジスタのソース及びドレインの他方は、第４のトランジスタのソース及びドレインの他方と電気的に接続され、
   前記第３のトランジスタのゲートは、前記ｎ本の信号線の一と電気的に接続され、
   前記第４のトランジスタのゲートは、前記ｎ本の信号線の他の一と電気的に接続され、
   前記第５のトランジスタのソース及びドレインの他方は、前記低電源電位線と電気的に接続され、
   前記第５のトランジスタのゲートは、前記セット信号線と電気的に接続され、
   前記第６のトランジスタのソース及びドレインの他方は、第３の高電源電位線と電気的に接続され、
   前記第６のトランジスタのゲートは、前記リセット信号線と電気的に接続され、
   前記デマルチプレクサ回路は、ａ個（ａは１以上（ｎ−３）以下の自然数）のバッファを有し、
   前記ａ個のバッファのそれぞれは、前記第１のトランジスタソース及びドレインの他方及び前記第２のトランジスタのゲートと電気的に接続され、
   前記ａ個のバッファのそれぞれは、それぞれ異なる前記ｎ本の信号線の一と電気的に接続されていることを特徴とする駆動回路。
8. シフトレジスタユニットと、
   デマルチプレクサ回路と、
   ｎ本（ｎは４以上の自然数）の信号線と、を有し、
   前記シフトレジスタユニットは、
   セット信号線と、第１のトランジスタ乃至第６のトランジスタと、リセット信号線と、を有し、
   前記第１のトランジスタのソース及びドレインの一方は、第１の高電源電位線と電気的に接続され、
   前記第１のトランジスタのソース及びドレインの他方は、前記第２のトランジスタのソース及びドレインの一方及び前記デマルチプレクサ回路と電気的に接続され、
   前記第１のトランジスタのゲートは、前記セット信号線と電気的に接続され、
   前記第２のトランジスタのソース及びドレインの他方は、低電源電位線と電気的に接続され、
   前記第２のトランジスタのゲートは、前記デマルチプレクサ回路、前記第４のトランジスタのソース及びドレインの一方、前記第５のトランジスタのソース及びドレインの一方及び前記第６のトランジスタのソース及びドレインの一方と電気的に接続され、
   前記第３のトランジスタのソース及びドレインの一方は、第２の高電源電位線と電気的に接続され、
   前記第３のトランジスタのソース及びドレインの他方は、第４のトランジスタのソース及びドレインの他方と電気的に接続され、
   前記第３のトランジスタのゲートは、前記ｎ本の信号線の一と電気的に接続され、
   前記第４のトランジスタのゲートは、前記ｎ本の信号線の他の一と電気的に接続され、
   前記第５のトランジスタのソース及びドレインの他方は、前記低電源電位線と電気的に接続され、
   前記第５のトランジスタのゲートは、前記セット信号線と電気的に接続され、
   前記第６のトランジスタのソース及びドレインの他方は、第３の高電源電位線と電気的に接続され、
   前記第６のトランジスタのゲートは、前記リセット信号線と電気的に接続され、
   前記第１乃至第６のトランジスタのいずれかは、チャネル形成領域にシリコンを有し、
   前記デマルチプレクサ回路は、ａ個（ａは１以上（ｎ−３）以下の自然数）のバッファを有し、
   前記ａ個のバッファのそれぞれは、前記第１のトランジスタソース及びドレインの他方及び前記第２のトランジスタのゲートと電気的に接続され、
   前記ａ個のバッファのそれぞれは、それぞれ異なる前記ｎ本の信号線の一と電気的に接続されていることを特徴とする駆動回路。
9. 請求項８において、
   前記第１乃至第６のトランジスタのいずれかは、チャネル形成領域に結晶性シリコンを有することを特徴とする駆動回路。