JP2013008968A - 一時的接着を利用して半導体構造を製造するためのプロセス - Google Patents
一時的接着を利用して半導体構造を製造するためのプロセス Download PDFInfo
- Publication number
- JP2013008968A JP2013008968A JP2012138156A JP2012138156A JP2013008968A JP 2013008968 A JP2013008968 A JP 2013008968A JP 2012138156 A JP2012138156 A JP 2012138156A JP 2012138156 A JP2012138156 A JP 2012138156A JP 2013008968 A JP2013008968 A JP 2013008968A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- handle
- seed
- sacrificial layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Abstract
【課題】半導体構造を製造するためのプロセスを提供すること。
【解決手段】本発明は、半導体構造を製造するためのプロセスに関し、以下のステップ、すなわち、シード基板（１）と、シード基板（１）を覆う脆弱化された犠牲層（２）とを備えるハンドル基板（１、２）を提供するステップ（Ｅ１）と、ハンドル基板（１、２）をキャリア基板（３）と接合するステップ（Ｅ２）と、キャリア基板（３）を任意選択で処理するステップ（Ｅ３）と、犠牲層（２）においてハンドル基板を分離し、半導体構造を形成するステップ（Ｅ４）と、シード基板（１）上に存在する犠牲層（２）の残留物があればそれを除去するステップ（Ｅ５）とを備えることを特徴とする。
【選択図】図３
【解決手段】本発明は、半導体構造を製造するためのプロセスに関し、以下のステップ、すなわち、シード基板（１）と、シード基板（１）を覆う脆弱化された犠牲層（２）とを備えるハンドル基板（１、２）を提供するステップ（Ｅ１）と、ハンドル基板（１、２）をキャリア基板（３）と接合するステップ（Ｅ２）と、キャリア基板（３）を任意選択で処理するステップ（Ｅ３）と、犠牲層（２）においてハンドル基板を分離し、半導体構造を形成するステップ（Ｅ４）と、シード基板（１）上に存在する犠牲層（２）の残留物があればそれを除去するステップ（Ｅ５）とを備えることを特徴とする。
【選択図】図３
Description
本発明は、電子的用途、光学的用途、またはマイクロエレクトロニクス用途のための半導体構造の生産に関する。
より正確には、本発明は、１つの基板を別の基板に一時的に接着することにより半導体構造を製造するためのプロセスに関する。
本発明はまた、そのようなプロセスで利用される半導体の組み立てに関する。
半導体構造を製造するためのプロセスでは、例えば集積回路を備えた層を移動させることができる。そのような移動は、特に、回路を生産するために使用する基板とは異なる基板に回路を取り付けることができるようにするか、そうでなければ回路をスタックして「３Ｄ」コンポーネントを形成することができるようにする。
移動させるべき薄い層が小さい厚さ（すなわち、２００μｍ未満）のものである場合は、移動中にひびが入ったり割れたりしがちであり、または、より一般的には損傷する可能性がある。
移動させるべき層または処理するべき基板を補強するための文書（例えば、特許文献１）から知られる解決策は、移動させるべき層を備える基板にハンドル基板を一時的に接着することにある。したがって、移動させるべき層または処理するべき基板は、自由に取り扱われ、その移動または処理のために必要なすべての製造ステップを受けることができる。
文書（例えば、特許文献１）では、ハンドル基板は開裂帯を備え、この開裂帯は、ハンドル基板をプロセスの終わりにこの開裂帯に沿って除去することができるようにする。
１つの問題は、そのようなハンドル基板は材料を消費することである。さらに、残りの部分をリサイクルして再利用することは容易でない。これは、研磨作業を実行することが必要であり、それによってプロセスの継続時間が長くなり、コストが増大するからである。
材料を消費しない他の知られている解決策は、ハンドル基板を、移動させるべき層を備えた基板に接着剤によって一時的に接着することにある。
この場合、移動または処理中は、移動させるべき層とハンドル基板との取り付けに関連する力は接着剤によって維持される。
移動または処理が実行された後は、ハンドル基板は除去されてよい。
接着剤の使用から問題が生じる。
これは、基板上で実行される処理中にまたは移動を使用する半導体構造の製造中に利用される高温にさらされた場合、接着剤が不安定になる可能性があるからである。
さらに、接着層は、基板上でいくつかの処理を実行するのに十分に安定した基板の取り付けを可能にすることができない。これは、例えば、基板がグラインディングによって、例えば２００ミクロン、５０ミクロンまたは４０ミクロンの厚さ閾値未満まで薄くされる場合である。このステップにおいて加えられた機械的応力は、十分に堅固ではない接着層に載っている層におけるひずみになり、それによって基板を不均一に薄くすることになる。
さらに、処理が実行された後は、接着剤は、化学的除去法（例えば、溶剤に溶かすこと）によって完全に除去される。そのような除去は、製造プロセスの継続時間を長くし、取得された半導体構造を損傷するリスクを増大させる。
C. H. Yun, N. Quitoriano, N.W. Cheung: "Polycrystalline silicon layer transfer by ion-cut", Applied Physics Letters, Vol. 82, No. 10, March 2003
本発明は、前述の欠点を軽減することができるようにする。
したがって、第１の態様によれば、本発明は、半導体構造を製造するためのプロセスに関し、以下のステップ、すなわち、
−シード基板と、シード基板を覆う脆弱化された犠牲層とを備えるハンドル基板を提供するステップと、
−ハンドル基板をキャリア基板と接合するステップと、
−キャリア基板を任意選択で処理するステップと、
−犠牲層においてハンドル基板を分離し、半導体構造を形成するステップと、
−シード基板上に存在する犠牲層の残留物があればそれを除去するステップと
を備えることを特徴とする。
−シード基板と、シード基板を覆う脆弱化された犠牲層とを備えるハンドル基板を提供するステップと、
−ハンドル基板をキャリア基板と接合するステップと、
−キャリア基板を任意選択で処理するステップと、
−犠牲層においてハンドル基板を分離し、半導体構造を形成するステップと、
−シード基板上に存在する犠牲層の残留物があればそれを除去するステップと
を備えることを特徴とする。
本発明のプロセスによって、一方では、ハンドル基板のシード基板の材料を多種多様な材料から選択することができ、他方では、この基板の残りの部分をとりわけ容易なやり方でリサイクルし、同じやり方で再利用することができる。
具体的には、分離ステップの後にハンドル基板の残りの部分をリサイクルすることを容易に実行することができ、ハンドル基板のリサイクルを可能にするには犠牲層の簡単な選択的エッチングだけで十分である。
このタイプのリサイクルプロセスは、例えば、必然的に文書（例えば、特許文献１）に記載されているプロセスの結果であるような研磨ベースのリサイクル方式よりずっと費用がかからない。
本発明の他の特徴は、ハンドル基板は犠牲層で覆われているのでハンドル基板の厚さはリサイクルによって低減されず、リサイクル中に消費されるのは犠牲層だけであるということである。したがって、ハンドル基板は、理論的には無限に再利用可能である。したがって、シリコンハンドル基板の一部分の移動およびそのリサイクルを必要とし、この基板の厚さの一部分がそれらのプロセスで消費される、知られているプロセスに比べて、コスト節減をすることが可能である。
下記は、本発明の第１の態様によるプロセスの他の態様である。
−犠牲層が、原子種をハンドル基板の犠牲層に導入することにより脆弱化される。
−シード基板が、｜ＣＴＥ１−ＣＴＥ２｜／ＣＴＥ１＜５０％であるように、キャリア基板の熱膨張係数ＣＴＥ２に近い熱膨張係数ＣＴＥ１を有する。
−ハンドル基板が、シード基板と犠牲層との間に配置された中間層を備え、犠牲層を形成する材料のシード基板への接着を促進する。
−犠牲層が脆弱帯を有し、ハンドル基板の表面と脆弱帯との間に配置された層を画定する。
−プロセスが、分離ステップの前に、キャリア基板をホスト基板に接合することにあるステップを備える。
−シード基板が、ホスト基板の熱膨張係数ＣＴＥ２に近い熱膨張係数ＣＴＥ１を有するように選択される。
−キャリア基板が、集積回路部を備える。
−分離ステップが、少なくとも２００℃の温度でアニールすることによりエネルギーを供給することにある。
−原子種の導入が、ハンドル基板の一部分を、１ｘ１０15イオン／ｃｍ2から１ｘ１０17イオン／ｃｍ2までの間の注入量で、および５ｋｅＶから５００ｋｅＶまでの間のエネルギーで、原子種注入に対してさらすことにある。
−原子種の導入が、ハンドル基板の表面を化学的拡散によってハンドルウェハに浸透する化学種と接触させることにより、原子種をハンドル基板に拡散させることにある。
−原子種の導入が、
ｏ原子種の導入前に、ハンドル基板に閉じ込め層を生成することと、
ｏ原子種の導入後に、導入された種の閉じ込め層への移動を促進する目的でハンドル基板を少なくとも２００℃の温度にさらすことと
を含む。
−接合するステップが、ハンドル基板をキャリア基板に接着することにある。
−接合するステップが、分子接着によって達成される。
−犠牲層が、ポリシリコン層である。および
−シード基板が、単結晶基板、または、アモルファス基板もしくは多結晶基板、または、セラミック、または、金属である。
−犠牲層が、原子種をハンドル基板の犠牲層に導入することにより脆弱化される。
−シード基板が、｜ＣＴＥ１−ＣＴＥ２｜／ＣＴＥ１＜５０％であるように、キャリア基板の熱膨張係数ＣＴＥ２に近い熱膨張係数ＣＴＥ１を有する。
−ハンドル基板が、シード基板と犠牲層との間に配置された中間層を備え、犠牲層を形成する材料のシード基板への接着を促進する。
−犠牲層が脆弱帯を有し、ハンドル基板の表面と脆弱帯との間に配置された層を画定する。
−プロセスが、分離ステップの前に、キャリア基板をホスト基板に接合することにあるステップを備える。
−シード基板が、ホスト基板の熱膨張係数ＣＴＥ２に近い熱膨張係数ＣＴＥ１を有するように選択される。
−キャリア基板が、集積回路部を備える。
−分離ステップが、少なくとも２００℃の温度でアニールすることによりエネルギーを供給することにある。
−原子種の導入が、ハンドル基板の一部分を、１ｘ１０15イオン／ｃｍ2から１ｘ１０17イオン／ｃｍ2までの間の注入量で、および５ｋｅＶから５００ｋｅＶまでの間のエネルギーで、原子種注入に対してさらすことにある。
−原子種の導入が、ハンドル基板の表面を化学的拡散によってハンドルウェハに浸透する化学種と接触させることにより、原子種をハンドル基板に拡散させることにある。
−原子種の導入が、
ｏ原子種の導入前に、ハンドル基板に閉じ込め層を生成することと、
ｏ原子種の導入後に、導入された種の閉じ込め層への移動を促進する目的でハンドル基板を少なくとも２００℃の温度にさらすことと
を含む。
−接合するステップが、ハンドル基板をキャリア基板に接着することにある。
−接合するステップが、分子接着によって達成される。
−犠牲層が、ポリシリコン層である。および
−シード基板が、単結晶基板、または、アモルファス基板もしくは多結晶基板、または、セラミック、または、金属である。
第２の態様によれば、本発明は、シード基板および脆弱化された犠牲層を備えたハンドル基板に関する。
下記は、本発明の第２の態様によるハンドル基板の他の態様である。
−犠牲層が、１ｘ１０16ａｔ／ｃｍ3から１ｘ１０20ａｔ／ｃｍ3までの間にある密度のＨおよび／またはＨｅを含む。
−犠牲層がポリシリコンで作られる。
−シード基板が、単結晶基板、アモルファス基板もしくは多結晶基板、セラミック、または金属である。
−シード基板が、１０オングストローム以下のＲＭＳ表面粗度を有する。
−シード基板が、ハンドル基板のキャリア基板との次に続く接合を簡単にする追加の表面層を有する。および
−追加の層が、酸化シリコンで作られる。
−犠牲層が、１ｘ１０16ａｔ／ｃｍ3から１ｘ１０20ａｔ／ｃｍ3までの間にある密度のＨおよび／またはＨｅを含む。
−犠牲層がポリシリコンで作られる。
−シード基板が、単結晶基板、アモルファス基板もしくは多結晶基板、セラミック、または金属である。
−シード基板が、１０オングストローム以下のＲＭＳ表面粗度を有する。
−シード基板が、ハンドル基板のキャリア基板との次に続く接合を簡単にする追加の表面層を有する。および
−追加の層が、酸化シリコンで作られる。
さらに、第３の態様によれば、本発明は、以下のステップ、すなわち、シード基板上に犠牲層を形成するステップと、原子種を犠牲層に導入するステップとを備えるハンドル基板を製造するためのプロセスに関する。
本発明により、前述の欠点を軽減した半導体構造を製造するためのプロセスを提供することができる。
本発明の他の特徴および利点は、純粋に例示的で非限定的であり、添付の図面に関して読まれなければならない以下の説明から、より明瞭になるであろう。
すべての図において、同様の要素は同一の参照数字を与えられている。
以下の説明は、キャリア基板を支持するためにハンドル基板を利用する半導体構造を製造するためのプロセスにおける諸ステップを例示する図１から図１２までに関して与えられる。
「半導体構造」という表現は、半導体デバイスの生産において使用される任意の構造を意味すると理解される。半導体構造は、導体、半導体、および／または絶縁体を備えてよい。半導体構造は、それ自体がマイクロコンポーネントまたは完成マイクロコンポーネントもしくは部分的に完成されたマイクロコンポーネントを備えた層でも、または備えない層でもよい。
「ハンドル基板」という表現は、その機能が基板または構造のための一時的な機械的支持として働く複合構造を意味すると理解される。
「キャリア基板」という表現は、ハンドル基板に−とりわけ一時的に−接合され、処理を受けることができる基板を意味すると理解される。キャリア基板は、例えば、ホスト基板に移動させるべき、完成マイクロコンポーネントまたは部分的に完成されたマイクロコンポーネントを備えた基板でよい。
「ホスト基板」という表現は、基板または構造を（通常は移動によって）受け取ることを意図された基板を意味すると理解される。
「停止層」という表現は、リサイクル作業中は除去されない第１の層を意味すると理解される。
半導体構造を製造するためのプロセスでは、第１のステップＥ１において、シード基板１およびシード基板１を覆う犠牲層２を備えたハンドル基板１、２が提供される。
犠牲層２は脆弱化され、または前もって脆弱化されており、したがって、製造プロセスにおいてハンドル基板に予め脆弱化された犠牲層２を提供するか、または製造プロセスにおいて犠牲層２を脆弱化することが可能である。
犠牲層２は、通常、原子種を犠牲層２に導入することにより脆弱化される。分離はポリシリコンが使用された場合にとりわけ容易なので、犠牲層２は、好ましくは、ポリシリコンで作られる。この点に関しては、読者は文書（例えば、非特許文献１）を参照することができる。
さらに、シード基板と犠牲層２との間に配置された中間層２０が提供されてよく、この中間層は、犠牲層２のシード基板１への良好な接着を保証する。この中間層２０は、ハンドル基板の任意選択のリサイクルステップＥ５中ずっと結合層としても、エッチング停止層としても機能することができ、前記リサイクルステップは、シード基板１上に存在する犠牲層２の残留物があればそれを除去することにある（下記参照）。この層は、犠牲層２が基板１と同じ材料で作られている場合はとりわけ必要であることが分かるであろう。
犠牲層２は、シード基板１を覆う。この犠牲層２は、続いてハンドル基板をキャリア基板３と接合することをより容易にする追加の層２１で覆われてよい。したがって、この追加の層２１は、表面酸化物接着層の形を取ってよい。この層が存在してもしなくても、ハンドル基板の露出面が次に続く組み立てステップＥ２に適合していることが重要である。したがって、ハンドル基板を分子接着によってキャリア基板と一時的に接合することが予見される場合は、ハンドル基板のＲＭＳ表面粗度は、約１０オングストローム以下でなければならない。
原子種の導入は、シード基板１を覆う犠牲層２に埋め込まれた脆弱帯２’’’を形成する目的を有する。導入される原子種は、単独でも組み合わせてでも、水素イオンもしくはヘリウムイオン、不活性ガスイオン、またはさらにフッ素イオンもしくはホウ素イオンでもよい。水素およびヘリウムは、非常に一般的に注入されるのでとりわけ有利である。
したがって、ハンドル基板は、脆弱帯２’’’においてエネルギーを受けた場合（例えば、加熱された場合、および／または機械的応力が加えられた場合）、この帯で分離しがちである。
原子種導入のパラメータ、およびとりわけ導入される種の導入量は、ハンドル基板のキャリア基板３との組み立て中にまたは基板３上で実行される処理中に、とりわけこれらの処理が過熱処理ステップを備える場合は、ハンドル基板が脆弱帯に沿って破損または分離しないように調整され得る。
これは、以下で説明されるように、次に続く処理ステップ中にハンドル基板をキャリア基板３から分離することができるようにする。
脆弱帯を生成するために種がハンドル基板に導入される深さは、主に、種がハンドル基板にそれによって導入されるエネルギーの関数である。導入される種が犠牲層に実際本質的に配置される限りでは、脆弱化された帯の正確な位置は重要ではない。非限定的な例として、原子種は、５０ｎｍから数ミクロンまでの間の深さまで犠牲層２に導入されてよい。
原子種の導入は、１ｘ１０15イオン／ｃｍ2から１ｘ１０17イオン／ｃｍ2までの間の注入量で、および５ｋｅＶから５００ｋｅＶまでの間のエネルギーで、ハンドル基板の一部分を原子種注入にさらすことにあってよい。
あるいは、原子種の導入は、原子種をハンドル基板に拡散させることにあってよい、すなわちハンドル基板の表面を化学拡散によってハンドル基板に浸透する化学種と接触させることから成ってよい。これは、プラズマを使用して達成され得る。
この導入はまた、犠牲層２の形成中に、例えば、層の析出中に層に大量の水素を取り入れることにより達成され得る。
知られている注入ベースの層移動方式とは対照的に、本発明の文脈では、移動させるべき層を画定するためには、注入する種を正確に特定することは必要がないことが分かるであろう。実際、ボイドまたはプレートレットなどの欠点が過熱処理の影響下で生じることを可能にし、それに続いてそれらの欠点がシード基板１を分離することを可能にするには、層に十分な種を取り入れるだけで十分である。犠牲層２におけるＨおよび／またはＨｅ密度は、１ｘ１０16ａｔ／ｃｍ3から１ｘ１０20ａｔ／ｃｍ3までの間にある。ポリシリコン犠牲層２では、この密度は約１ｘ１０18ａｔ／ｃｍ3である。
さらに、原子種を導入するいかなる方法が使用されても、種の導入は、閉じ込めと組み合わされてよく、閉じ込めでは、
−種の導入前に、ハンドル基板に閉じ込め層が生成され、
−種の導入後に、ハンドル基板が、導入された種の閉じ込め層への移動を促進する目的で少なくとも１００℃の温度にさらされる。
−種の導入前に、ハンドル基板に閉じ込め層が生成され、
−種の導入後に、ハンドル基板が、導入された種の閉じ込め層への移動を促進する目的で少なくとも１００℃の温度にさらされる。
前述のように、ステップＥ２では、ハンドル基板１、２はキャリア基板３と接合される。
この組み立てステップＥ２は、キャリア基板３に機械的支持を提供することができるようにする。
有利には、ハンドル基板を形成するシード基板１の材料は、キャリア基板の熱膨張係数に近い熱膨張係数を有するように選ばれてよい。好ましくは、｜ＣＴＥ１−ＣＴＥ２｜／ＣＴＥ１＜５０％であり、ここで、ＣＴＥ１は、シード基板の熱膨張係数であり、ＣＴＥ２は、キャリア基板の熱膨張係数である。
さらに有利には、シード基板１は、キャリア基板３上で実行される処理に適合した基板の形で提供されることが可能であるシリコンまたは任意の他の材料で作られてよい。
したがって、このシード基板１は、数百度、例えば最高５００℃での熱処理に耐えることができなければならず、機械的応力に耐えることができなければならず、化学機械研磨（ＣＭＰ）またはグラインディングに耐えるために化学的に不活性でなければならならず、分子接着ステップ中に変形されることが可能であるように十分に可撓性がなければならない。この点に関して、シード基板１は、場合によっては、単結晶（シリコン、ＳｉＣ、石英、サファイア）基板、アモルファス基板もしくは多結晶（ポリＳｉＣ、ガラス、ガラスセラミック）基板、セラミック（アルミニウムもしくは窒化シリコン、ムライト、アルミナ）、または金属（タングステン、モリブデン）から選ばれる。
組み立てステップＥ２は、ハンドル基板１、２をキャリア基板３に接着することにあってよい。
次いでキャリア基板３と接触するのは層２’’である。好ましくは、これは分子接着作業であり、したがって、接着剤または他のいかなる形の接着層をも必要とせず、その限界は序文で述べられている。
基板３を支持する基板１と接合された後は、基板３は１つまたは複数の処理を受けることができる。例えば、回路が接合されている場合は、キャリア基板３は、裏側から薄くされ、最終ホスト基板４に接合されるＥ２’、例えば、接着される。
この場合、シード基板１の材料は、最終ホスト基板４の熱膨張係数に近い熱膨張係数を有するように選ばれる。好ましくは、｜ＣＴＥ１−ＣＴＥ３｜／ＣＴＥ１＜５０％であり、ここで、ＣＴＥ１は、シード基板の熱膨張係数であり、ＣＴＥ３は、最終ホスト基板の熱膨張係数である。
次に、第４のステップにおいて、ハンドル基板は、脆弱化が原子種を導入することにより達成された場合は、犠牲層２において、およびとりわけ脆弱帯２’’’において分離されるＥ４。
あるいは、または補足的に、この分離ステップが実行される前に、キャリア基板３および層２’’をホスト基板４に接合することＥ３０にあるステップが実行されてよい。
分離ステップＥ３は、特に、少なくとも２００℃の温度でアニールすることによりエネルギーを供給することにある。この熱処理に加えて、脆弱化された帯に機械的応力を加えて、この分離を達成することができる。
したがって、組み立てステップＥ３０が実行される場合は、ハンドル基板は、キャリア基板３を損傷することなくキャリア基板３をホスト基板４上に配置することができるようにする。
さらに、ハンドル基板の残りの部分は、犠牲層２’の残留物があればそれを選択的にエッチングすることにより容易にリサイクルされ得る。
この目的のために、シード基板１から犠牲層２の残留物があればそれを除去するステップＥ５が実行される。
キャリア基板の残りの部分のリサイクルは、消費されるのは残留層２なので、ハンドル基板の厚さを低減しない。
これは、シリコン基板をリサイクルする前にシリコン基板の一部分を移動させ、シリコン基板の厚さの一部分を使い尽くすことを必要とする、知られているプロセスに比べて、基板消費を低減することを可能にする。
半導体構造は、上記で説明されたプロセスを使用して取得され、構造は、場合によっては、ホスト基板４、キャリア基板３、および、場合によっては、ハンドル基板の犠牲層に由来する層２’の残留物があればそれから成る。この残留物は、例えば、半導体構造上に存在する犠牲層２の残留物があればそれを除去するステップＥ５において、研磨すること、または化学的処理を使用することにより、除去される。
最後に、製造プロセスは、特に、自由表面を平滑化すること、または層２’’を除去することにあるハンドル基板をリサイクルするステップを備えてよい。
そのような平滑化または除去は、グラインディングプロセス、ウェットエッチングプロセス、または化学機械研磨プロセスを使用して達成され得る。
中間層２０がシード基板１と犠牲層２との間に配置される場合は、中間層２０は、停止層として使用され得る。しかし、この中間層が存在しない場合は、シード基板１が停止層として働く。
Claims (23)
- 半導体構造を製造するためのプロセスであって、
シード基板（１）と、前記シード基板（１）を覆う脆弱化された犠牲層（２）とを備えるハンドル基板（１、２）を提供するステップ（Ｅ１）と、
前記ハンドル基板（１、２）をキャリア基板（３）と接合するステップ（Ｅ２）と、
前記キャリア基板（３）を任意選択で処理するステップ（Ｅ３）と、
前記ハンドル基板を前記犠牲層（２）において分離し、前記半導体構造を形成するステップ（Ｅ４）と、
前記シード基板（１）上に存在する前記犠牲層（２）の残留物を除去するステップ（Ｅ５）と
を備えることを特徴とするプロセス。 - 前記犠牲層（２）は、原子種を前記ハンドル基板（１、２）の前記犠牲層（２）に導入することにより脆弱化されることを特徴とする請求項１に記載のプロセス。
- 前記シード基板（１）は、（ＣＴＥ１−ＣＴＥ２）／ＣＴＥ１＜５０％であるように前記キャリア基板（３）の熱膨張係数ＣＴＥ２に近い熱膨張係数ＣＴＥ１を有することを特徴とする請求項１または２に記載のプロセス。
- 前記ハンドル基板（１、２）は、前記シード基板（１）と前記犠牲層（２）との間に配置された中間層（２０）を備え、前記犠牲層（２）を形成する前記材料の前記シード基板（１）への接着を促進することを特徴とする請求項１乃至３のいずれか一項に記載のプロセス。
- 前記犠牲層（２）は、脆弱帯（２’’’）を有し、前記ハンドル基板（１、２）の表面と前記脆弱帯（２’’’）との間に配置された層（２’’）を画定することを特徴とする請求項１乃至４のいずれか一項に記載のプロセス。
- 前記分離ステップ（Ｅ３）の前に、前記キャリア基板（３）をホスト基板（４）に接合すること（Ｅ３０）にあるステップを備えることを特徴とする請求項１乃至５のいずれか一項に記載のプロセス。
- 前記シード基板（１）は、前記ホスト基板（４）の熱膨張係数ＣＴＥ２に近い熱膨張係数ＣＴＥ１を有するように選択されることを特徴とする請求項１乃至６のいずれか一項に記載のプロセス。
- 前記キャリア基板（３）は、集積回路部を備えることを特徴とする請求項１乃至７のいずれか一項に記載のプロセス。
- 前記分離ステップは、少なくとも２００℃の温度でアニールすることによりエネルギーを供給することにあることを特徴とする請求項１乃至８のいずれか一項に記載のプロセス。
- 原子種の前記導入は、前記ハンドル基板（１、２）の一部分を、１ｘ１０15イオン／ｃｍ2から１ｘ１０17イオン／ｃｍ2までの間の注入量でおよび５ｋｅＶから５００ｋｅＶまでの間のエネルギーで原子種注入に対してさらすことにあることを特徴とする請求項２乃至９のいずれか一項に記載のプロセス。
- 原子種の前記導入は、前記ハンドル表面に、化学的拡散によって前記ハンドルウェハに浸透する化学種と接触させることにより、原子種を前記ハンドル基板に拡散させることにあることを特徴とする請求項２乃至１０のいずれか一項に記載のプロセス。
- 原子種の前記導入は、
前記種の導入前に、前記ハンドル基板に閉じ込め層を生成することと、
前記種の導入後に、導入された種の前記閉じ込め層への移動を促進する目的で前記ハンドル基板を少なくとも２００℃の温度にさらすことと
を含むことを特徴とする請求項１０または１１に記載のプロセス。 - 前記接合するステップは、前記ハンドル基板（１、２）を前記キャリア基板（３）に接合することにあることを特徴とする請求項１乃至１２のいずれか一項に記載のプロセス。
- 前記接合するステップは、分子接着によって達成されることを特徴とする請求項１３に記載のプロセス。
- 前記犠牲層（２）は、ポリシリコン層であることを特徴とする請求項１乃至１４のいずれか一項に記載のプロセス。
- 前記シード基板（１）は、
単結晶基板、または
アモルファス基板もしくは多結晶基板、または
セラミック、または
金属
であることを特徴とする請求項１乃至１５のいずれか一項に記載のプロセス。 - シード基板（１）および脆弱化されたポリシリコン犠牲層（２）を備えることを特徴とするハンドル基板。
- 前記犠牲層（２）は、１ｘ１０16ａｔ／ｃｍ3から１ｘ１０20ａｔ／ｃｍ3までの間にある密度のＨおよび／またはＨｅを含むことを特徴とする請求項１７に記載のハンドル基板。
- 前記シード基板（１）は、単結晶基板、アモルファス基板もしくは多結晶基板、セラミック、または金属であることを特徴とする請求項１７または１８に記載のハンドル基板。
- １０オングストローム以下のＲＭＳ表面粗度を有することを特徴とする請求項１７乃至１９のいずれか一項に記載のハンドル基板。
- 前記ハンドル基板の前記キャリア基板との次に続く接合を簡単にする追加の表面層（２１）を有することを特徴とする請求項１７乃至２０のいずれか一項に記載のハンドル基板。
- 前記追加の層（２１）は、酸化シリコンで作られることを特徴とする請求項２１に記載のハンドル基板。
- ハンドル基板を製造するためのプロセスであって、
シード基板（１）上にポリシリコン犠牲層（２）を形成するステップと、
原子種を前記ポリシリコン犠牲層（２）に導入するステップと
を備えることを特徴とするプロセス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1155548 | 2011-06-23 | ||
| FR1155548A FR2977069B1 (fr) | 2011-06-23 | 2011-06-23 | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013008968A true JP2013008968A (ja) | 2013-01-10 |
| JP5771566B2 JP5771566B2 (ja) | 2015-09-02 |
Family
ID=46275730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012138156A Active JP5771566B2 (ja) | 2011-06-23 | 2012-06-19 | 一時的接着を利用して半導体構造を製造するためのプロセス |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8951887B2 (ja) |
| EP (1) | EP2538438B1 (ja) |
| JP (1) | JP5771566B2 (ja) |
| KR (1) | KR101526245B1 (ja) |
| CN (1) | CN102842538B (ja) |
| FR (1) | FR2977069B1 (ja) |
| SG (1) | SG186554A1 (ja) |
| TW (1) | TWI489566B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2995445B1 (fr) | 2012-09-07 | 2016-01-08 | Soitec Silicon On Insulator | Procede de fabrication d'une structure en vue d'une separation ulterieure |
| FR2995447B1 (fr) | 2012-09-07 | 2014-09-05 | Soitec Silicon On Insulator | Procede de separation d'au moins deux substrats selon une interface choisie |
| KR101611199B1 (ko) * | 2014-07-30 | 2016-04-27 | (주)우리 | 레이저를 이용한 뜸 점화장치 |
| US9881800B2 (en) * | 2015-12-02 | 2018-01-30 | Ananda H. Kumar | Structure and method for high performance large-grain-poly silicon backplane for OLED applications |
| US20180033609A1 (en) * | 2016-07-28 | 2018-02-01 | QMAT, Inc. | Removal of non-cleaved/non-transferred material from donor substrate |
| FR3068508B1 (fr) * | 2017-06-30 | 2019-07-26 | Soitec | Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents |
| US10326044B2 (en) * | 2017-08-18 | 2019-06-18 | Micron Technology, Inc. | Method and apparatus for processing semiconductor device structures |
| CN110085550A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种半导体产品用绝缘层结构及其制备方法 |
| KR20200021775A (ko) * | 2018-08-21 | 2020-03-02 | 엘지전자 주식회사 | 지지 핸들 및 이를 이용한 화합물 반도체 태양전지의 제조 방법 |
| FR3111232B1 (fr) * | 2020-06-09 | 2022-05-06 | Soitec Silicon On Insulator | Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d’une couche utile a partir dudit substrat |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003524876A (ja) * | 1998-09-30 | 2003-08-19 | マックス−プランク−ゲゼルシャフト ツール フェルデルンク デル ヴィッセンシャフテン エー．ファウ． | 所望の基板への単結晶材料からなる薄層の移動方法 |
| JP2004519093A (ja) * | 2000-11-27 | 2004-06-24 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板 |
| JP2004532515A (ja) * | 2001-03-02 | 2004-10-21 | コミサリヤ・ア・レネルジ・アトミク | 特殊基板における薄膜製造方法およびその適用 |
| JP2007318106A (ja) * | 2006-04-28 | 2007-12-06 | Semiconductor Energy Lab Co Ltd | 半導体集積回路及びその作製方法、並びに半導体集積回路を用いた半導体装置 |
| JP2009111373A (ja) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
Family Cites Families (75)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2744285B1 (fr) | 1996-01-25 | 1998-03-06 | Commissariat Energie Atomique | Procede de transfert d'une couche mince d'un substrat initial sur un substrat final |
| DE69739368D1 (de) * | 1996-08-27 | 2009-05-28 | Seiko Epson Corp | Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements |
| US20050280155A1 (en) * | 2004-06-21 | 2005-12-22 | Sang-Yun Lee | Semiconductor bonding and layer transfer method |
| FR2809534B1 (fr) | 2000-05-26 | 2005-01-14 | Commissariat Energie Atomique | Dispositif semiconducteur a injection electronique verticale et son procede de fabrication |
| FR2816445B1 (fr) | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
| FR2840731B3 (fr) | 2002-06-11 | 2004-07-30 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees |
| US7407869B2 (en) | 2000-11-27 | 2008-08-05 | S.O.I.Tec Silicon On Insulator Technologies | Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material |
| FR2894990B1 (fr) | 2005-12-21 | 2008-02-22 | Soitec Silicon On Insulator | Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede |
| FR2835096B1 (fr) | 2002-01-22 | 2005-02-18 | Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin | |
| FR2817394B1 (fr) | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| FR2834123B1 (fr) | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report |
| FR2834380B1 (fr) | 2002-01-03 | 2005-02-18 | Soitec Silicon On Insulator | Dispositif de coupe de couche d'un substrat, et procede associe |
| FR2834381B1 (fr) | 2002-01-03 | 2004-02-27 | Soitec Silicon On Insulator | Dispositif de coupe de couche d'un substrat, et procede associe |
| FR2835095B1 (fr) | 2002-01-22 | 2005-03-18 | Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique | |
| FR2835097B1 (fr) | 2002-01-23 | 2005-10-14 | Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil | |
| TWI226139B (en) | 2002-01-31 | 2005-01-01 | Osram Opto Semiconductors Gmbh | Method to manufacture a semiconductor-component |
| FR2839199B1 (fr) | 2002-04-30 | 2005-06-24 | Soitec Silicon On Insulator | Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe |
| US7459025B2 (en) * | 2002-06-03 | 2008-12-02 | Tien-Hsi Lee | Methods for transferring a layer onto a substrate |
| FR2842650B1 (fr) | 2002-07-17 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique |
| FR2842648B1 (fr) | 2002-07-18 | 2005-01-14 | Commissariat Energie Atomique | Procede de transfert d'une couche mince electriquement active |
| FR2843061B1 (fr) | 2002-08-02 | 2004-09-24 | Soitec Silicon On Insulator | Procede de polissage de tranche de materiau |
| FR2844099B1 (fr) | 2002-09-03 | 2005-09-02 | Commissariat Energie Atomique | Dispositif semiconducteur de puissance quasi-vertical sur substrat composite |
| FR2844095B1 (fr) | 2002-09-03 | 2005-01-28 | Commissariat Energie Atomique | Procede de fabrication d'un substrat composite du type sicoi comprenant une etape d'epitaxie |
| FR2845523B1 (fr) | 2002-10-07 | 2005-10-28 | Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee | |
| TWI233154B (en) | 2002-12-06 | 2005-05-21 | Soitec Silicon On Insulator | Method for recycling a substrate |
| FR2849715B1 (fr) * | 2003-01-07 | 2007-03-09 | Soitec Silicon On Insulator | Recyclage d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince |
| JP4949014B2 (ja) * | 2003-01-07 | 2012-06-06 | ソワテク | 薄層を除去した後の多層構造を備えるウェハのリサイクル |
| KR101247727B1 (ko) | 2003-01-31 | 2013-03-26 | 오스람 옵토 세미컨덕터스 게엠베하 | 반도체 소자 제조 방법 |
| US7122095B2 (en) | 2003-03-14 | 2006-10-17 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Methods for forming an assembly for transfer of a useful layer |
| FR2852974A1 (fr) | 2003-03-31 | 2004-10-01 | Soitec Silicon On Insulator | Procede de fabrication de cristaux monocristallins |
| ATE504082T1 (de) | 2003-05-27 | 2011-04-15 | Soitec Silicon On Insulator | Verfahren zur herstellung einer heteroepitaktischen mikrostruktur |
| FR2855650B1 (fr) | 2003-05-30 | 2006-03-03 | Soitec Silicon On Insulator | Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat |
| FR2855909B1 (fr) * | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat |
| FR2857502B1 (fr) | 2003-07-10 | 2006-02-24 | Soitec Silicon On Insulator | Substrats pour systemes contraints |
| FR2857983B1 (fr) | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| FR2859312B1 (fr) | 2003-09-02 | 2006-02-17 | Soitec Silicon On Insulator | Scellement metallique multifonction |
| US20050048736A1 (en) | 2003-09-02 | 2005-03-03 | Sebastien Kerdiles | Methods for adhesive transfer of a layer |
| KR20120011095A (ko) | 2004-09-21 | 2012-02-06 | 소이텍 | 접합될 표면의 처리를 수반한 전달 방법 |
| US7202124B2 (en) * | 2004-10-01 | 2007-04-10 | Massachusetts Institute Of Technology | Strained gettering layers for semiconductor processes |
| EP1659623B1 (en) | 2004-11-19 | 2008-04-16 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method for fabricating a germanium on insulator (GeOI) type wafer |
| EP1681712A1 (en) | 2005-01-13 | 2006-07-19 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method of producing substrates for optoelectronic applications |
| FR2883659B1 (fr) | 2005-03-24 | 2007-06-22 | Soitec Silicon On Insulator | Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur |
| JP2008535232A (ja) | 2005-03-29 | 2008-08-28 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 完全ハイブリッドｓｏｉ型多層構造 |
| US7700395B2 (en) * | 2006-01-11 | 2010-04-20 | Stc.Unm | Hybrid integration based on wafer-bonding of devices to AlSb monolithically grown on Si |
| US7785938B2 (en) | 2006-04-28 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit |
| EP1928020B1 (en) * | 2006-11-30 | 2020-04-22 | Soitec | Method of manufacturing a semiconductor heterostructure |
| FR2910702B1 (fr) | 2006-12-26 | 2009-04-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat mixte |
| JP5271279B2 (ja) | 2007-02-08 | 2013-08-21 | ソイテック | 高熱消散基板を製造する方法 |
| FR2912552B1 (fr) | 2007-02-14 | 2009-05-22 | Soitec Silicon On Insulator | Structure multicouche et son procede de fabrication. |
| FR2917232B1 (fr) | 2007-06-06 | 2009-10-09 | Soitec Silicon On Insulator | Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion. |
| FR2923079B1 (fr) | 2007-10-26 | 2017-10-27 | S O I Tec Silicon On Insulator Tech | Substrats soi avec couche fine isolante enterree |
| JP2011517061A (ja) | 2008-03-13 | 2011-05-26 | エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ | 絶縁埋め込み層に帯電領域を有する基板 |
| CN101620983B (zh) | 2008-06-20 | 2011-05-25 | 李天锡 | 薄膜制造方法 |
| FR2933534B1 (fr) | 2008-07-03 | 2011-04-01 | Soitec Silicon On Insulator | Procede de fabrication d'une structure comprenant une couche de germanium sur un substrat |
| FR2934925B1 (fr) | 2008-08-06 | 2011-02-25 | Soitec Silicon On Insulator | Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage. |
| EP2151856A1 (en) | 2008-08-06 | 2010-02-10 | S.O.I. TEC Silicon | Relaxation of strained layers |
| TWI457984B (zh) | 2008-08-06 | 2014-10-21 | Soitec Silicon On Insulator | 應變層的鬆弛方法 |
| EP2151852B1 (en) | 2008-08-06 | 2020-01-15 | Soitec | Relaxation and transfer of strained layers |
| FR2936356B1 (fr) | 2008-09-23 | 2010-10-22 | Soitec Silicon On Insulator | Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant |
| KR20110063773A (ko) | 2008-09-24 | 2011-06-14 | 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 | 릴랙싱된 반도체 재료층들을 형성하는 방법들, 반도체 구조들, 디바이스들 및 그를 포함하는 엔지니어링된 기판들 |
| FR2937797B1 (fr) | 2008-10-28 | 2010-12-24 | S O I Tec Silicon On Insulator Tech | Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante |
| FR2938119B1 (fr) | 2008-10-30 | 2011-04-22 | Soitec Silicon On Insulator | Procede de detachement de couches semi-conductrices a basse temperature |
| FR2938118B1 (fr) | 2008-10-30 | 2011-04-22 | Soitec Silicon On Insulator | Procede de fabrication d'un empilement de couches minces semi-conductrices |
| US8679942B2 (en) | 2008-11-26 | 2014-03-25 | Soitec | Strain engineered composite semiconductor substrates and methods of forming same |
| FR2941324B1 (fr) | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. |
| FR2942073B1 (fr) | 2009-02-10 | 2011-04-29 | Soitec Silicon On Insulator | Procede de realisation d'une couche de cavites |
| EP2221853B1 (en) | 2009-02-19 | 2012-04-25 | S.O.I. TEC Silicon | Relaxation and transfer of strained material layers |
| FR2942568B1 (fr) | 2009-02-24 | 2011-08-05 | Soitec Silicon On Insulator | Procede de fabrication de composants. |
| US8546238B2 (en) * | 2009-04-22 | 2013-10-01 | Commissariat A L'energie Atomique Et Aux Energies | Method for transferring at least one micro-technological layer |
| FR2944914B1 (fr) * | 2009-04-22 | 2011-05-20 | Commissariat Energie Atomique | Procede de transfert d'au moins une couche micro-technologique |
| EP2282332B1 (en) | 2009-08-04 | 2012-06-27 | S.O.I. TEC Silicon | Method for fabricating a semiconductor substrate |
| EP2502266B1 (en) | 2009-11-18 | 2020-03-04 | Soitec | Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods |
| FR2953328B1 (fr) | 2009-12-01 | 2012-03-30 | S O I Tec Silicon On Insulator Tech | Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques |
| FR2964193A1 (fr) | 2010-08-24 | 2012-03-02 | Soitec Silicon On Insulator | Procede de mesure d'une energie d'adhesion, et substrats associes |
| FR2966283B1 (fr) | 2010-10-14 | 2012-11-30 | Soi Tec Silicon On Insulator Tech Sa | Procede pour realiser une structure de collage |
-
2011
- 2011-06-23 FR FR1155548A patent/FR2977069B1/fr active Active
-
2012
- 2012-06-01 SG SG2012040549A patent/SG186554A1/en unknown
- 2012-06-18 US US13/526,105 patent/US8951887B2/en active Active
- 2012-06-19 JP JP2012138156A patent/JP5771566B2/ja active Active
- 2012-06-19 KR KR1020120065367A patent/KR101526245B1/ko active IP Right Grant
- 2012-06-19 CN CN201210209949.3A patent/CN102842538B/zh active Active
- 2012-06-21 TW TW101122278A patent/TWI489566B/zh active
- 2012-06-22 EP EP12173176.4A patent/EP2538438B1/fr active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003524876A (ja) * | 1998-09-30 | 2003-08-19 | マックス−プランク−ゲゼルシャフト ツール フェルデルンク デル ヴィッセンシャフテン エー．ファウ． | 所望の基板への単結晶材料からなる薄層の移動方法 |
| JP2004519093A (ja) * | 2000-11-27 | 2004-06-24 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板 |
| JP2004532515A (ja) * | 2001-03-02 | 2004-10-21 | コミサリヤ・ア・レネルジ・アトミク | 特殊基板における薄膜製造方法およびその適用 |
| JP2007318106A (ja) * | 2006-04-28 | 2007-12-06 | Semiconductor Energy Lab Co Ltd | 半導体集積回路及びその作製方法、並びに半導体集積回路を用いた半導体装置 |
| JP2009111373A (ja) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2977069A1 (fr) | 2012-12-28 |
| FR2977069B1 (fr) | 2014-02-07 |
| TWI489566B (zh) | 2015-06-21 |
| KR101526245B1 (ko) | 2015-06-08 |
| US20120329243A1 (en) | 2012-12-27 |
| US8951887B2 (en) | 2015-02-10 |
| CN102842538A (zh) | 2012-12-26 |
| JP5771566B2 (ja) | 2015-09-02 |
| SG186554A1 (en) | 2013-01-30 |
| EP2538438A1 (fr) | 2012-12-26 |
| TW201308450A (zh) | 2013-02-16 |
| CN102842538B (zh) | 2018-08-21 |
| KR20130007435A (ko) | 2013-01-18 |
| EP2538438B1 (fr) | 2022-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5771566B2 (ja) | 一時的接着を利用して半導体構造を製造するためのプロセス | |
| US8372728B2 (en) | Process for fabricating a multilayer structure with trimming using thermo-mechanical effects | |
| US8298916B2 (en) | Process for fabricating a multilayer structure with post-grinding trimming | |
| US20050221583A1 (en) | Method for making thin layers containing microcomponents | |
| JP2011523779A (ja) | 混合トリミング方法 | |
| JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
| TWI487014B (zh) | 自施體基板轉移一層至處理基板之方法 | |
| CN110892506A (zh) | 具有高热导率的器件基板及其制造方法 | |
| KR102327330B1 (ko) | Soi웨이퍼의 제조방법 | |
| EP1599896B1 (en) | Preventive treatment process for the ring of a multilayer wafer | |
| CN108701593B (zh) | 半导体晶圆的热处理方法 | |
| JP5411438B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US9953855B2 (en) | Process for transferring layers | |
| TW201005883A (en) | Method for manufacturing soi wafer | |
| JP7275438B2 (ja) | 剥離可能な構造及び前記構造を使用する剥離プロセス | |
| TWI773852B (zh) | 製備施體底材殘餘物之方法，從該方法獲得之底材，以及此種底材之應用 | |
| TW202301554A (zh) | 用於製作碳化矽基半導體結構及中間複合結構之方法 | |
| JP2008071907A (ja) | 半導体チップの製造方法、及び半導体チップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140514 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150430 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150602 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150629 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5771566 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |