JP2008547152A - ロジックプロセスで埋め込まれたｄｒａｍのためのワード線ドライバ - Google Patents

ロジックプロセスで埋め込まれたｄｒａｍのためのワード線ドライバ Download PDF

Info

Publication number
JP2008547152A
JP2008547152A JP2008518472A JP2008518472A JP2008547152A JP 2008547152 A JP2008547152 A JP 2008547152A JP 2008518472 A JP2008518472 A JP 2008518472A JP 2008518472 A JP2008518472 A JP 2008518472A JP 2008547152 A JP2008547152 A JP 2008547152A
Authority
JP
Japan
Prior art keywords
voltage
transistor
word line
boosted voltage
type well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008518472A
Other languages
English (en)
Other versions
JP5225837B2 (ja
Inventor
リュン，ウィンギュ
Original Assignee
モーシス，インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モーシス，インコーポレーテッド filed Critical モーシス，インコーポレーテッド
Publication of JP2008547152A publication Critical patent/JP2008547152A/ja
Application granted granted Critical
Publication of JP5225837B2 publication Critical patent/JP5225837B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】慣用のロジックプロセスによる埋込みＤＲＡＭセルのデータ保持性能を改善できるアクセス用オンチップ高精度電圧発生の可能なワード線ドライバを提供する。
【解決手段】慣用のロジックプロセスで埋め込まれたＤＲＡＭセルにアクセスするためのワード線ドライバであって、セルキャパシタに接続したｐチャネルアクセストランジスタを含むワード線ドライバを提供する。このワード線ドライバは、深いｎ型ウェル領域の中に配置したｐ型ウェル領域に設けたｎチャネルトランジスタを含む。その深いｎ型ウェルはｐ型基板の中に配置する。ワード線は上記ｎチャネルトランジスタのドレーンをｐチャネルアクセストランジスタのゲートに接続する。負極性のブーストずみ電圧供給源からｐ型ウェルおよびｎチャネルトランジスタのソースに負極性ブーストずみ電圧を供給する。この負極性ブーストずみ電圧は、ｐチャネルアクセストランジスタのスレッショルド電圧以上の電圧値だけ接地電位よりも低い。深いｎ型ウェルおよびｐ型基板は接地電位点に接続する。別の実施例では上述の導電型は逆にすることができる。
【選択図】図３

Description

関連出願
この出願はウィンギュ リュン名義の米国特許第６，０２８，８０４号「１−Ｔ ＳＲＡＭ互換性メモリのための方法および装置」、ウィンギュ リュンおよびフ−チェ シュウ名義の米国特許第６，５７３，５４８号「空胴内に一部を形成したキャパシタ構造を有するＤＲＡＭセルおよびそれを動作させる方法」、ウィンギュ リュンおよびフ−チェ シュウ名義の米国特許第６，１４７，９１４号「ロジックプロセスで埋め込まれたＤＲＡＭのためのオンチップワード線電圧発生器」、並びにウィンギュ リュンおよびフ−チェ シュウ名義の米国特許第６，０７５，７２０号「ロジック中の埋込みＤＲＡＭのためのメモリセル」に関連する。これら特許をここに参照してそれら特許の記載内容をこの明細書に組み入れる。
この発明はＤＲＡＭに適用できる。より詳細に述べると、この発明はロジック互換性プロセスを用いて製造したＤＲＡＭに関する。また、この発明は慣用のロジックプロセスと互換性のあるプロセスを用いて製造した埋込みＤＲＡＭの動作のために高精度の電圧をチップ上で発生させることに関する。
図１は従来慣用のロジックプロセスを用いて製造したＤＲＡＭセル１００の概略図である。この明細書に用いるロジックプロセスという文言は、単一の導電性ゲート材料層を用いるプロセスを意味する。
ＤＲＡＭセル１００はパスゲートｐチャネルＭＯＳトランジスタ１０１と蓄積用キャパシタ１０２とを含む。トランジスタ１０１のソースはビット線１０３に接続し、トランジスタ１０１のゲートはワード線１０４に接続し、トランジスタ１０１のドレーンは蓄積用キャパシタ１０２の電極に接続する。蓄積用トランジスタ１０２の対向電極はプレート電圧ＶＰＬＡＴＥを受けるように接続する。トランジスタ１０１は制御電圧ＶＮＷＥＬＬを受けるように接続を施したｎ型ウェル領域の中に形成してある。このｎ型ウェル領域はｐ型基板の中に形成する。
ＤＲＡＭ１００の中では、セルキャパシタ１０２に蓄積された電荷がデータを表す。メモリアクセスの期間中にキャパシタ１０２に蓄積ずみの電荷がビット線１０３に放電される。したがって、メモリアクセスの最後に電荷をキャパシタ１０２に再蓄積しなければならない。ＤＲＡＭセル１００への電荷すなわちデータの再蓄積の動作をチャージまたはデータリストアという。
蓄積キャパシタ１０２は、例えばクォ−チ トゥほか名義の米国特許出願第ＵＳ２００５／００８２５８６号「ＭＩＭキャパシタ構造およびその製造方法」などに記載されている金属層−絶縁層−金属層（ＭＩＭ）構造で構成できる。また、蓄積キャパシタ１０２は例えば米国特許第６，０７５，７２０号などに記載されているプレーナーＭＯＳデバイスで構成することもできる。さらに、蓄積キャパシタ１０２は例えば米国特許第６，５７３，５４８号などに記載の折畳みＭＯＳデバイスで構成することもできる。
上述のＭＩＭキャパシタ構造、プレーナーＭＯＳキャパシタ構造、および折畳みＭＯＳキャパシタ構造はいずれも従来慣用のロジックプロセスを用いて製造できる。これらのキャパシタ構造に共通の特徴は次に述べるとおりである。まず第１に、キャパシタ電極とその対向電極との間の絶縁層が一つだけであることである。第２に、これらキャパシタ構造のもたらすキャパシタンスは約１．５乃至１０フェムトファラッド（ｆＦ）であって、標準ＤＲＡＭセルのキャパシタンスよりも著しく小さいことである。
なお、ＤＲＡＭセル１０１とは異なる標準ＤＲＡＭセルの製造には慣用のロジックプロセスは用いていない。すなわち、標準ＤＲＡＭセルの製造には、ＤＲＡＭセルのキャパシタ構造の形成に複数ポリシリコン層や深いトレンチを用いて特殊化したプロセスを用いているのである。これらの特殊化したプロセスのために、蓄積キャパシタのキャパシタンスが２０ｆＦ以上になる。
キャパシタ構成１０２の容量は標準ＤＲＡＭセルのキャパシタの容量よりも小さくなるので、ＤＲＡＭセル１００からの電荷の漏洩を最小にすることが極めて重要である。キャパシタ１０２に蓄積された電荷は、サブスレッショルド漏洩のために、パスゲートトランジスタ１０１を通じて漏洩し得る。また、キャパシタ１０２に蓄積された電荷はトランジスタ１０１のゲート酸化物膜を通じて漏洩し得る。さらに、キャパシタ１０２の蓄積電荷はトランジスタ１０１のｐ型ドレーン（キャパシタ１０２のｐ型電極と連続している）とｎ型ウェル領域との間にあるｐｎ接合を通じて漏洩し得る。
ゲート酸化物膜からの漏洩は、トランジスタ１０１のゲート酸化物膜の厚さが２２オングストローム（Å）以下になると大きくなる。パスゲートトランジスタ１０１のゲート酸化物膜または蓄積キャパシタ１０２を通じた漏洩の増加を抑えるために、厚さ２２Å以上のゲート酸化物膜を用いる。上記接合経由の漏洩またはゲート酸化物膜経由の漏洩に比べてサブスレッショルド漏洩はずっと大きい。パスゲートトランジスタ１０１のスレッショルド電圧Ｖｔｈが０．６ボルト以下になる特徴形状寸法０．１３ミクロン以下である場合に上述の点は特に著しい。サブスレッショルド漏洩電流はパスゲートトランジスタ１０１に逆バイアスをかけることによって最小化できる。その種の構成は米国特許第６，０７５，７２０号に記載してある。その構成では、ワード線電圧（すなわち、パスゲートトランジスタ１０１のゲートにかける電圧）を正極性の電源電圧ＶＤＤとＶｄｅｌｔａ、すなわちｐチャネルパスゲートトランジスタ１０１のスレッショルド電圧の絶対値よりも小さいＶｄｅｌｔａとの和の電圧までブーストする。パスゲートトランジスタ１０１がｎチャネルトランジスタである場合は、ワード線電圧を負極性の電圧Ｖｄｅｌｔａ、すなわち上記パスゲートトランジスタのスレッショルド電圧よりも小さい絶対値を有する負極性の電圧Ｖｄｅｌｔａにブーストする。いずれの場合も、Ｖｄｅｌｔａはパスゲートトランジスタ１０１のゲートに印加されてサブスレッショルド漏洩削減のために上記トランジスタをより急速にオフ状態にする逆バイアス電圧の大きさを表す。
図２は上記米国特許第６，０７５，７２０号に記載してあるワード線ドライバ回路２００の回路図である。ワード線ドライバ回路２００はｐチャネルトランジスタ２０１−２０２と、ｎチャネルトランジスタ２０３−２０５と、行アドレスデコーダ２１０とを含む。ワード線ドライバ２００は、ブーストずみの正極性の供給電圧ＶＣＣＢ（すなわちＶＤＤ＋Ｖｄｅｌｔａ）またはブーストずみの負極性の供給電圧ＶＳＳＢ（すなわち−Ｖｄｅｌｔａ）を、行アドレスデコーダの受けたアドレスに応答して、ワード線１０４に選択的に経路づけする。
メモリセル１００のデータ保持時間はキャパシタ１０２の蓄積電荷に左右される。蓄積キャパシタ１０２の両端子間にかかる電圧が大きいほどキャパシタの蓄積電荷の量は大きくなり、したがって電荷が漏洩で失われるまでの時間が長くなる。メモリセル１０１がアクセスされると、ワード線１０４の電圧が接地電位以下の負電圧（ＶＳＳＢ）にブーストされる。しかし、この負電圧（ＶＳＳＢ）は接合電圧以下の値だけ接地電位よりも低い値に限られる。すなわちＮＭＯＳワード線ドライバトランジスタ２０３の基板が接地電位点（ＶＳＳ）に接続されているからである。この場合、接地電位をｐ−ｎ接合電圧以上の値だけ下回る任意のＶＳＳＢ電圧値により、ＮＭＯＳトランジスタ２０３のソースのｐｎ接合がオン状態になり、ＶＳＳＢ電圧値を接地電位よりもｐ−ｎ接合電圧だけ低い値にクランプする。
したがって、上記パスゲートトランジスタのスレッショルド電圧の絶対値がｐｎ接合電圧よりも大きい場合は、データリストア期間中に、接地電位をｐｎ接合電圧だけ下回る値以下にワード線１０４をドライブし、それによってＤＲＡＭセル１００における蓄積電荷を増加させることのできるワード線ドライバ回路が求められている。
ＰＭＯＳパスゲートトランジスタ付きの標準ＤＲＡＭセルでもデータリストアの期間中には接地電位以下の電圧までワード線をブーストする。その種のデバイスは、IEEE JSSC, vol.23, no.5 所載の Nicky C. C. Lu ほか著の論文 "A 20-ns 128 kbit x 4 High-Speed DRAM with 330-mbit/s Data Rate" に記載されている。その構成では、メモリデバイスの基板をｐｎ接合のオン切換防止のために−２．５ボルトにバイアスしている。ワード線活性化のあとメモリアクセスの期間中にワード線負極性ブースト電圧を発生する。この多段ワード線活性化によりメモリサイクル時間は増加する。
また、このワード線ブースト電圧発生器は基板バイアス電圧発生器とは別になっている。接合のオン切換を避けるために、基板バイアス電圧をワード線負極性ブースト電圧に近い値までブーストする必要がある。しかし、この構成は一般のロジック回路には適用できない。すなわち、ロジック回路は一般に基板接地の形で設計されているからである。
ＵＳＰ ６ ０２８ ８０４ ＵＳＰ ６ ５７３ ５４８ ＵＳＰ ６ １４７ ９１４ ＵＳＰ ６ ０７５ ７２０ ＵＳＰ ５ ９２０ ２２５ ＵＳＰ ６ ０３１ ７７９
したがって、この発明の一つの目的は慣用のロジックプロセスで埋め込まれたＤＲＡＭ内のワード線ドライバであって、負極性供給電圧（接地電圧）よりもパスゲートトランジスタのスレッショルド電圧絶対値以上の値だけ低い値の負極性ブーストずみ電圧をワード線に供給できるワード線ドライバを提供することである。この発明のもう一つの目的は、パスゲートトランジスタのＧＩＤＬ漏洩とサブスレッショルド漏洩との合計が実質的に最小になるように供給電圧ＶＤＤ以上の正極性の値の正極性ブーストずみ電圧をワード線に供給するワード線ドライバを提供することである。
この発明は慣用のロジックプロセスで埋め込まれたメモリセルにアクセスするためのワード線ドライバ回路を提供する。一つの実施例では、メモリセルはセルキャパシタに接続したｐチャネルパスゲートトランジスタを含む。このワード線ドライバは、ｐチャネルパスゲートトランジスタのゲートにワード線で接続された出力ドライバを含む。この出力ドライバはｐ型ウェル領域に形成したｎチャネルトランジスタを含む。そのｐ型ウェル領域は深いｎ型ウェル領域に配置してある。一方、その深いｎ型ウェル領域はｐ型半導体基板の中に配置してある。その深いｎ型ウェル領域を接地電位以上の電圧の供給源に接続する。一方、ｐ型基板を接地電位点に接続する。
上記ｎチャネルトランジスタのドレーンをｐチャネルアクセストランジスタのゲートにワード線で接続する。一方、ｎチャネルトランジスタのソースおよびｐ型ウェル領域に負極性のブーストずみ電圧を供給する。上記の負極性ブーストずみ電圧は、ｐチャネルパスゲートトランジスタのスレッショルド電圧以上の値だけ接地電位よりも低い。
上記ｎチャネルトランジスタが（正極性ブーストずみ電圧に応答して）オン状態に切り換わると、負極性ブーストずみ電圧がそのままワード線およびｐチャネルパスゲートトランジスタのゲートに印加される。その結果、ｐチャネルパスゲートトランジスタは正極性供給電圧（ＶＣＣ）をセルキャパシタにそのまま供給することができて有利である。上記深いｎ型ウェル領域がｐ型基板と負極性ブーストずみ電圧供給源との間の漏洩電流を阻止する。また、この深いｎ型ウェル領域はｎチャネルトランジスタのバルク（すなわちｐ型ウェル領域）がｐ型基板への接地電位よりも低い電圧にバイアスされることを可能にし、それによって、接地電位をトランジスタスレッショルド電圧だけ下回る負極性電圧をそのｎチャネルトランジスタがワード線に供給できるようにする。
また、上記出力ドライバはｎ型ウェル領域の中に形成したｐチャネルトランジスタを備える。このｐチャネルトランジスタのドレーンをｐチャネルアクセストランジスタのゲートにワード線で接続する。ｐチャネルトランジスタのソースおよびｎ型ウェル領域には正極性のブーストずみ電圧を印加する。この正極性のブーストずみ電圧は、正極性の供給電圧ＶＣＣよりもＶΔ、すなわちｐチャネルパスゲートトランジスタのサブスレッショルド電圧よりも通常小さい値のＶΔだけ大きい。
ｐチャネルトランジスタが（負極性のブーストずみ電圧に応答して）オン状態になると、正極性のブーストずみ電圧がワード線およびｐチャネルパスゲートトランジスタのゲートに印加される。この条件の下では、ｐチャネルパスゲートトランジスタはオフ状態になる。正極性のブーストずみ電圧を、ｐチャネルパスゲートトランジスタのサブスレッショルド漏洩とゲート誘導ドレーン降下（ＧＩＤＬ）漏洩との合計を最小にするように選ぶ。一つの実施例では、ＶΔの値を０．２ボルトとｐチャネルパスゲートトランジスタのスレッショルド電圧の絶対値ＶＴＨとの間の値とする。
代わりの実施例では、ｐチャネルトランジスタを深いｎ型ウェル領域の上のｎ型ウェル領域の中に形成する。この実施例では、その深いｎ型ウェル領域と上記ｎ型ウェル領域は電気的には共通であり、正極性のブーストずみ電圧を受けるように接続を施す。
この発明のもう一つの実施例では、多様な回路素子の導電型を逆にして、正極性および負極性のブーストずみ電圧の特性を互いに逆にすることができる。
次に掲げる図面および明細書の記載をみればこの発明はより一層明確に理解されよう。
メモリサイクルタイムを短くでき、データ保持性能を改善でき、単純な回路構成をオンチップアクセス用電圧の発生が可能なＤＲＡＭ内ワード線ドライバを提供できる。
図３はこの発明の一つの実施例によるワード線ドライバ３００の回路図である。この実施例において、ワード線ドライバ３００は行アドレスデコーダ３３０からの制御信号ＹＩおよびＹＩ＃に応答して埋込みＤＲＡＭセル１００（図１）のワード線１０４を駆動する。
図１との関連で述べたとおり、ＤＲＡＭセル１００は慣用のロジックプロセスを用いて製造する。ＤＲＡＭセル１００はＰＭＯＳパスゲートトランジスタ１０１とセルキャパシタ１０２とを備える。セルキャパシタ１０２は上記米国特許出願公開第ＵＳ２００５／００８２５８６号記載のとおり例えば金属層−絶縁層−金属層（ＭＩＭ）構造で形成でき、上記米国特許第６，０７５，７２０号記載のプレーナＭＯＳデバイスの形に形成でき、または上記米国特許第６，５７３，５４８号記載の折畳みＭＯＳデバイスの形に形成できる。他の実施例では、慣用のロジックプロセスと互換性のある上記以外のキャパシタ構成をセルキャパシタ１０２の形成に用いることもできる。
図１との関連で述べたとおり、ＤＲＡＭセル１００はロジックプロセスで埋め込まれたＤＲＡＭを具体化する構成を備える。したがって、セルキャパシタ１０２の静電容量は標準ＤＲＡＭセルの容量（２０ｆＦ以上）よりも著しく小さい（約１．５乃至１０ｆＦ）。セルキャパシタ１０２の容量を小さくするにはビット線（例えばビット線１０３）を短くする必要がある。ビット線を短くするとビット線容量性負荷が最小になり、メモリアクセスの期間中（読出し、書込み、またはリフレッシュ動作の期間中）にデータ検出に十分な大きさのビット線信号の発生が可能になる。この発明の一つの実施例によると、ＤＲＡＭアレーの行数は６４以下であり、ビット線の長さは限定される。ＰＭＯＳトランジスタ１０１のゲートを、ワード線ドライバ３００がワード線１０４に供給するワード線信号ＷＬを受けるように接続する。
ワード線ドライバ３００は出力ドライバ３１０と電圧変換回路３２０とを備える。出力ドライバ３１０はｐチャネルトランジスタ３０３およびｎチャネルトランジスタ３１３を含むインバータで構成する。ｐチャネルトランジスタ３０３のソースおよびバルクを、正極性のブーストずみ電圧供給源からの正極性ブーストずみ電圧ＶＣＣＢ１を受けるように接続する。ｎチャネルトランジスタ３１３のソースおよびバルクを、負極性のブーストずみ電圧供給源からの負極性ブーストずみ電圧ＶＳＳＢ１を受けるように接続する。これらトランジスタ３０３および３１３のドレーンは出力ドライバ３０１の出力端子を形成するように共通接続する。この出力端子をワード線１０４に接続してワード線電圧ＷＬをｐチャネルパスゲートトランジスタ１０１のゲートに供給する。これらトランジスタ３０３および３１３のゲートは共通接続して出力ドライバ３０１の入力端子を構成する。
電圧変換回路３２０はインバータ３１５、ｎチャネルトランジスタ３１１並びにｐチャネルトランジスタ３０１および３０４を含む。ｐチャネルトランジスタ３０２およびｎチャネルトランジスタ３１２で構成したインバータ３１５は出力ドライバ３１０と同じ構成を備える。インバータ３１５の出力が出力ドライバ３１０の入力端子およびｐチャネルトランジスタ３０４のゲートへのワード線制御信号ＹＷＬとなる。
ｐチャネルトランジスタ３０１および３０４を正極性ブーストずみ電圧供給源とインバータ３１５の入力との間に並列に接続する。ｐチャネルトランジスタ３０１および３０４のバルクを正極性ブーストずみ電圧供給源に接続する。ｐチャネルトランジスタ３０１のゲートは行アドレスデコーダ３３０からの制御信号ＹＩを受けるように接続する。
ｎチャネルトランジスタ３１１のゲートおよびソースは行アドレスデコーダ３３０から制御信号ＹＩおよびＹＩ＃をそれぞれ受けるように接続する。ｎチャネルトランジスタ３１１のバルクは接地電位点（ＶＳＳ）に接続する。
図４Ａはｐチャネルトランジスタ３０３およびｎチャネルトランジスタ３１３の断面図である。図４では図示の明確化のためにフィールド絶縁膜領域は示してない。ｎチャネルトランジスタ３１３は深いｐ型ウェル領域４０３、すなわち深いｎ型ウェル領域４０２の中に配置した深いｐ型ウェル領域４０３に形成してある。その深いｎ型ウェル領域４０２はｐ型基板４０１の中に設けてある。ｐチャネルトランジスタ３０３はｎ型基板４０１の中に設けたｎ型ウェル領域４０４に形成してある。ｐ型コンタクト領域４０１Ｃおよび４０３Ｃはｐ型基板４０１およびｐ型ウェル領域４０３にそれぞれ形成してある。ｎ型コンタクト領域４０２Ｃおよび４０４Ｃは深いｎ型ウェル領域４０２およびｎ型ウェル領域４０４にそれぞれ形成してある。ｎ型コンタクト領域４０２Ｃは、深いｎ型ウェル４０２を接地電位ＶＳＳ以上の電圧にバイアスするように、接地電位以上の電圧の供給源に接続する。同様に、ｐ型コンタクト領域４０１Ｃは、ｐ型基板４０１を接地電位ＶＳＳにバイアスするように、接地電位供給点に接続する。
一つの実施例では、ｎチャネルトランジスタ３１２はｐ型ウェル領域４０３の中に形成できる。もう一つの実施例では、深いｎ型ウェル領域４０２の中に配置したもう一つのｐ型ウェル領域（図示してない）の中にｎチャネルトランジスタ３１２を形成できる。さらにもう一つの実施例では、別の深いｎ型ウェル領域（図示してない）であって接地電位ＶＳＳにバイアスした別の深いｎ型ウェル領域に配置したｐ型ウェル領域（図示してない）の中にｎチャネルトランジスタ３１２を形成できる。
なお、ｎチャネルトランジスタ３１１はｐ型ウェル領域４０３には形成してない。このトランジスタ３１１は、ｐ型基板４０１の中に配置した（しかし、深いｎ型ウェル領域には配置してない）別のｐ型ウェル領域（図示してない）の中に形成する。トランジスタ３１１を内包するそのｐ型ウェル領域を接地電位ＶＳＳ供給源に接続する。もう一つの実施例では、トランジスタ３１１もｐ型ウェル領域４０３の中に形成してそのｐ型ウェル領域を電圧ＶＳＳＢ１にバイアスする。代わりに、トランジスタ３１１を深いｎ型ウェル４０２の上に重なった別のｐ型ウェル領域に形成することもできる。ワード線ドライバ３００と同じチップに形成したｎチャネルロジックトランジスタは、通常は、ｎ型ウェル領域内にはないｐ型ウェル領域中に形成する。
一つの実施例では、ｐチャネルトランジスタ３０１、３０２および３０４をすべてｎ型ウェル領域４０４の中に形成できる。代わりに、これらｐチャネルトランジスタ３０１、３０２および３０４をすべて異なるｎ型ウェル領域の中に形成することもできる。
図４Ｂはこの発明の代替実施例によるｐチャネルトランジスタ３０３およびｎチャネルトランジスタ３１３の断面図を示す。この実施例では、ｎ型ウェル領域４０４を深いｎ型ウェル領域４０２と一体化してある。この場合は、深いｎ型ウェル領域４０２を正極性ブーストずみ電圧ＶＣＣＢ１を受けるように接続してある。これによって、深いｎ型ウェル領域と上記ｎ型ウェル領域との間の分離が不要になるので、ｐチャネルトランジスタの専有面積が小さくなる。その効果を図４Ｂに示す。
後述のとおり、ワード線ドライバ３００は、ＤＲＡＭセル１００の非アクセス時には、正極性のブーストずみ電圧ＶＣＣＢ１をワード線１０４に印加する。逆に、ＤＲＡＭセル１００のアクセス時にはワード線ドライバ３００は負極性のブーストずみ電圧ＶＳＳＢ１をワード線１０４に印加する。
上述の実施例において、上記正極性のブーストずみ電圧ＶＣＣＢ１は正極性電源電圧ＶＣＣとＶΔ、すなわちパスゲートトランジスタ１０１のサブスレッショルド漏洩を抑止するゲート逆バイアスＶΔとの和の電圧に等しい。概括的にいうと、このゲート逆バイアスが高いほどトランジスタ１０１のサブスレッショルド漏洩は小さい。しかし、ゲート逆バイアスが高くなり過ぎると、ゲート誘発ドレーン低下（ＧＩＤＬ）によりかなりの大きさの漏洩が生ずる。したがって、ＶΔの値を、パスゲートトランジスタ１０１のサブスレッショルド漏洩およびＧＩＤＬ漏洩の合計を実質的に最小にするような値にするのが望ましい。この実施例では、ＶΔの値を、０．２ボルトとＶＴＨ、すなわちパスゲートトランジスタ１０１のスレッショルド電圧の絶対値ＶＴＨとの間の値に選んである。
この実施例では、負極性のブーストずみ電圧ＶＳＳＢ１は、接地電位をスレッショルド電圧（ＶＴＨ）だけ下回る値よりも深い負の電圧である。上述の実施例では、上記正極性のブーストずみ電圧ＶＣＣＢ１および負極性のブーストずみ電圧ＶＳＳＢ１の両方をチップ上で発生する。これら電圧ＶＣＣＢ１およびＶＳＳＢ１は、リュン（Leung）ほか名義の米国特許第６，１４７，９１４号「ロジックプロセスで埋め込まれたＤＲＡＭのためのオンチップワード線電圧発生」の図８、図９Ｂおよび図１０に示したものと同様の電荷ポンプ回路を用いることによって発生できる。
ワード線ドライバ３００のトランジスタ３０１−３０４および３１１−３１３の各々は、メモリセル１００のパスゲートトランジスタ１０１のゲート絶縁膜の厚さと同等の厚さのゲート絶縁膜を備える。このゲート絶縁膜の厚さは、同じチップ上に形成したロジックトランジスタ、とくに特徴形状サイズ０．１３ミクロン以下のプロセスで同じチップ上に形成したロジックトランジスタのゲート絶縁膜の厚さよりも一般に大きい。一つの実施例では、トランジスタ１０１、３０１−３０４および３１１−３１４のゲート絶縁膜の厚さは約２７Å以上であり、ロジックトランジスタのゲート絶縁膜の厚さは約２２Åである。なお、慣用のロジックプロセスでも厚さのより大きいゲート絶縁膜を用いることはでき、その種の厚いゲート絶縁膜はチップの入出力（Ｉ／Ｏ）領域のトランジスタに通常用いる。膜厚の大きいゲート絶縁膜は、ワード線ドライバ３００およびメモリセル１００のトランジスタが、正極性のブーストずみ電圧ＶＣＣＢ１および負極性のブーストずみ電圧ＶＳＳＢ１に起因する高い電圧に対処できるようにする。
メモリセル１００がアクセスを受けていないときはＰＭＯＳトランジスタ３０３がオン状態になり、オンチップ発生の正極性ブーストずみ電圧ＶＣＣＢ１をワード線１０４に供給する。メモリセル１００がアクセスを受けているときはＮＭＯＳトランジスタ３１３がオン状態になり、オンチップ発生の負極性ブーストずみ電圧ＶＳＳＢ１をワード線１０４に供給する。
電圧変換回路３２０は、行アドレスデコーダ３３０からの変動幅の小さい信号ＹＩ−ＹＩ＃を受けるように接続してある。接地電位（ＶＳＳ）の低い値から上記ＶＣＣの高い値まで変動する上記小変動幅信号ＹＩ−ＹＩ＃はＶＣＣに等しい信号変動幅を有する。上述のとおり出力ドライバ３１０は比較的大きい出力電圧変動幅ＶＣＣＢ１乃至ＶＳＳＢ１を有する。電圧変換回路３２０は行アドレスデコーダ３３０からの小変動幅信号ＹＩ−ＹＩ＃を大変動幅信号ＹＷＬ、すなわちＶＣＣＢ１とＶＳＳＢ１との間で変動する大変動幅信号ＹＷＬに変換する。この大変動幅信号ＹＷＬを出力ドライバ３１０の入力端子に供給する。大変動幅信号ＹＷＬの出力ドライバ３１０への印加は出力ドライバ３１０にＤＣ電流が流れるのを防ぐので有利である。
ワード線ドライバ３００の動作を次に述べる。メモリセル１００の非アクセス時には行アドレスデコーダ３３０がＹＩ端子を接地電位（ＶＳＳ）供給源に接続する。このＹＩ信号の接地電位によりＮＭＯＳトランジスタ３１１がオフ状態になるとともに、ＰＭＯＳトランジスタ３０１がオン状態になり、それによって正極性のブーストずみ電圧ＶＣＣＢ１をＰＭＯＳトランジスタ３０２とＮＭＯＳトランジスタ３１２とから成るインバータ３１５の入力端に加える。この正極性ブーストずみ電圧ＶＣＣＢ１に応答してＮＭＯＳトランジスタ３１２はオン状態になり、電圧変換回路３２０の出力に生ずるＹＷＬ信号を負極性のブーストずみ電圧ＶＳＳＢ１までプルダウンする。一方、ＰＭＯＳトランジスタ３０２は上記正極性ブーストずみ電圧ＶＣＣＢ１に応答して急速にオフ状態になり、トランジスタ３０２および３１２から成るインバータ３１５を通じたＤＣ電流がサブスレッショルド漏洩電流を除き流れないようにする。
出力ドライバ３１０の中では、端子ＹＷＬに印加された負極性のブーストずみ電圧ＶＳＳＢ１に応答して、ＮＭＯＳトランジスタ３１３がオフ状態になる。その結果、出力ドライバ３１０を通じて流れるＤＣ電流はサブスレッショルド漏洩電流だけとなる。一方、端子ＹＷＬへの負極性ブーストずみ電圧ＶＳＳＢ１に応答してＰＭＯＳトランジスタ３０３はオン状態になる。その結果、ワード線１０４はＰＭＯＳトランジスタ３０３によって正極性のブーストずみ電圧ＶＣＣＢ１にプルアップされる。ワード線１０４へのこの正極性ブーストずみ電圧ＶＣＣＢ１はメモリセル１００の中のＰＭＯＳアクセストランジスタ１０１のゲートに印加され、そのトランジスタ１０１をオフ状態にする。上述のとおり、正極性のブーストずみ電圧ＶＣＣＢ１はキャパシタ１０２からの電荷漏洩を最小にするように選択する。
ＰＭＯＳトランジスタ３０４はＹＷＬ端子への負極性ブーストずみ電圧ＶＳＳＢ１に応答してオン状態になり、インバータ３１５の入力端子電圧を電圧ＶＣＣＢ１にプルアップするのを助長する。
メモリセル１００の非アクセス時には、行アドレスデコーダ３３０はＹＩ＃端子に接地電位（ＶＳＳ）供給源の電圧以上の電圧を供給する。その結果、ＮＭＯＳトランジスタ３１１はオフ状態になり、トランジスタ３１１を流れるＤＣ電流はなくなる。したがって、メモリセル１００の非アクセス時には、サブスレッショルド漏洩電流または接合漏洩電流を除き、ワード線３００を流れるＤＣ成分はなくなる。この状態では消費電力が節約できて有利である。
メモリセル１００のアクセス時（すなわち、読出し、書込みまたはリフレッシュ動作時）には、行アドレスデコーダ３３０がＹＩ端子を電圧ＶＣＣ供給源に接続するとともに、ＹＩ＃端子を接地電位（ＶＳＳ）供給源に接続する。ＰＭＯＳトランジスタ３０１のソースへの正極性ブーストずみ電圧ＶＣＣＢ１は、そのＰＭＯＳトランジスタ３０１のスレッショルド電圧ＶＴＨ以下の値の電圧だけ同トランジスタ３０１のゲートへの正極性電源電圧ＶＣＣよりも高い。その結果、ＰＭＯＳトランジスタ３０１はこの状態でオフになる。
ＮＭＯＳトランジスタ３１１はＹＩ端子への正極性電源電圧ＶＣＣに応答して急速にオン状態になる。その結果、インバータ３１５の入力端子はＮＭＯＳトランジスタ３１１経由で接地電位（ＶＳＳ）供給源の電圧に向けてプルダウンされる。なお、ＰＭＯＳトランジスタ３０４は、トランジスタ３０１−３０３および３１１−３１３についてのドライブを比較的弱くするよう設計されている。ドライブの強弱の差は、ＰＭＯＳトランジスタ３０４のチャネル幅をトランジスタ３０１−３０３および３１１−３１３のチャネル幅よりも小さく設定することにより実現する。一つの実施例では、ＰＭＯＳトランジスタ３０４を、ＮＭＯＳトランジスタ３１１のドライブ能力の少なくとも３分の１の強さのドライブ能力を備えるように設計する。その結果、ＮＭＯＳトランジスタ３１１は、インバータ３１５の入力端子の電圧を論理ロウ状態の電圧までプルダウンする。このプルダウン動作は、ＰＭＯＳトランジスタ３０４が同時にこの電圧を上記正極性ブーストずみ電圧ＶＣＣＢ１にプルアップしようとするにも拘わらず行われる。
インバータ３１５の入力端子への論理ロウ電圧に応答してＰＭＯＳトランジスタ３０２はオン状態になり（一方、ＮＭＯＳトランジスタ３１２はオフ状態になり）、それによってＹＷＬ端子を正極性ブーストずみ電圧ＶＣＣＢ１供給源に接続する。その結果、正極性ブーストずみ電圧ＶＣＣＢ１がＰＭＯＳトランジスタ３０４のゲートに印加され、このトランジスタをオフ状態にし、インバータ３１５の入力端子が接地電位までプルダウンされるようにする。
ＹＷＬ端子への正極性ブーストずみ電圧ＶＣＣＢ１は出力ドライバ３１０の入力端子（すなわち、トランジスタ３０３および３１３のゲート）にも供給する。その結果、ＮＭＯＳトランジスタ３１３はオン状態になり、ＰＭＯＳトランジスタ３０３はオフ状態になり、ワード線１０４はＮＭＯＳトランジスタ３１３により負極性ブーストずみ電圧ＶＳＳＢ１にプルダウンされる。ワード線１０４への負極性ブーストずみ電圧ＶＳＳＢ１はメモリセル１００の中のＰＭＯＳパスゲートトランジスタ１０１のゲートに加えられてこのトランジスタ１０１をオン状態にし、メモリセル１００へのアクセスを可能にする。
なお、ワード線１０４の電圧は、ＮＭＯＳトランジスタ３１３のバルク（すなわち、図４のｐ型ウェル領域４０３）が深いｎ型ウェル４０２によりｐ型基板から分離されているので、負極性ブーストずみ電圧ＶＳＳＢ１までプルダウンできる。したがって、ｐ型ウェル４０３は負極性ブーストずみ電圧ＶＳＳＢ１までバイアスをかけられる。深いｎ型ウェル４０２は接地電位以上の電圧の供給源に接続されており、一方ｐ型基板４０１は接地電位ＶＳＳ供給源に接続されているので、ｐ型ウェル４０３が区画するｐｎ接合、深いｎ型ウェル４０２およびｐ型基板４０１のいずれも順方向バイアスは受けておらず、それによって基板電流を制限している。この点は、図４Ｂに示した代替実施例、すなわち深いｎ型ウェル４０２でｎ型ウェル４０４を置換し（または一体化し）正極性ブーストずみ電圧ＶＣＣＢ１を受けるように接続を施した代替実施例では一層著しい。負極性ブーストずみ電圧ＶＳＳＢ1そのままをパスゲートトランジスタ１０１のゲートに印加すると、ビット線１０３にかけられたその電圧ＶＳＳＢ１はセルキャパシタ１０２の電極にも印加され、そのキャパシタ１０２の蓄積電荷を最大にする。これによってメモリセル１００のデータ保持力が改善され有利である。
メモリセル１００のアクセス中はトランジスタ３０１−３０４および３１１−３１３にはＤＣ電流は流れない。したがって、メモリセル１００のアクセス中は、サブスレッショルド漏洩または接合漏洩を除き、ワード線ドライバ３００を通ずるＤＣ電流はない。この状態では電力消費が避けられるので有利である。
図５はこの発明の代替の実施例によるワード線ドライバ６００の回路図である。この実施例においては、メモリセル１００（ｐチャネルパスゲートトランジスタ１０１を含む）は、ｎチャネルパスゲートトランジスタ５０１を備えるメモリセル５００で置換してある。メモリセル５００はセルキャパシタ５０２、ビット線５０３およびワード線５０４を備える。ワード線ドライバ６００は、行アドレスデコーダ６３０からの制御信号ＺＩおよびＺＩ＃に応答して埋込みＤＲＡＭセル５００のワード線５０４をドライブする。
メモリセル１００用に供給された正極性および負極性のブーストずみ電圧ＶＣＣＢ１およびＶＳＳＢ１はこの実施例では変形してある。これら変形は、メモリセル５００のパスゲートトランジスタ５０１がｎチャネルデバイスであるために必要となる。この実施例で用いた正極性のブーストずみ電圧は符号ＶＣＣＢ２で、負極性のブーストずみ電圧はＶＳＳＢ２でそれぞれ示してある。
この実施例では、正極性のブーストずみ電圧ＶＣＣＢ２は、少なくともｎチャネルパスゲートトランジスタ５０１のスレッショルド電圧（ＶＴＨＮ）だけ正極性電源電圧ＶＣＣよりも高い。したがって、その正極性ブーストずみ電圧ＶＣＣＢ２をｎチャネルパスゲートトランジスタ５０１のゲートに印加すると、電源電圧ＶＣＣがそのままキャパシタ５０２の電極に印加される。
上述の実施例では、負極性のブーストずみ電圧ＶＳＳＢ２は接地電位ＶＳＳと電圧ＶΔ２、すなわちパスゲートトランジスタ５０１のサブスレッショルド漏洩を抑止するゲート逆バイアス電圧ＶΔ２との差に等しい。概括的にいうと、このゲート逆バイアス電圧が低いほどトランジスタ５０１のサブスレッショルド漏洩電流は小さくなる。しかし、ゲート逆バイアスが小さくなりすぎると、著しいＧＩＤＬ漏洩が生ずる。したがって、パスゲートトランジスタ５０１のサブスレッショルド漏洩電流とＧＩＤＬ漏洩電流との合計を最小にする値に電圧ＶΔ２を設定するのが望ましい。この実施例では、電圧ＶΔ２を０．２ボルトとパスゲートトランジスタ５０１のスレッショルド電圧ＶＴＨＮとの間の値に設定してある。
上述の実施例では、正極性ブーストずみ電圧ＶＣＣＢ２および負極性ブーストずみ電圧ＶＳＳＢ２の両方をチップ上で発生している。これらの電圧ＶＣＣＢ２およびＶＳＳＢ２は、両方とも、例えばリュン（Leung）ほか名義の米国特許第６，１４７，９１４号「ロジックプロセスで埋め込んだＤＲＡＭのためのオンチップワード線電圧発生」の図８、図９Ｂおよび１０に示した回路と同等の電荷ポンプ回路を用いて発生できる。
ワード線ドライバ６００は出力ドライバ６１０および電圧変換回路６２０を含む。出力ドライバ６１０は、出力ドライバ３１０（図３、図４Ａおよび図４Ｂ）のｐチャネルトランジスタ３０３およびｎチャネルトランジスタ３１３と同様のｐチャネルトランジスタ６０３およびｎチャネルトランジスタ６１３を含む。しかし、図４Ａおよび図４Ｂの深いｎ型ウェル４０２はワード線ドライバ６００には不要である。代わりに、ｎチャネルトランジスタ６１３は、接地電位ＶＳＳを受けるように接続したｐ型ウェル領域に形成する。
電圧変換回路６２０はｐチャネルトランジスタ６０１と、ｎチャネルトランジスタ６１１および６１４と、インバータ６１５とを含む。インバータ６１５は、インバータ３１５（図３）のｐチャネルトランジスタ３０２およびｎチャネルトランジスタ３１２と同様のｐチャネルトランジスタ６０２およびｎチャネルトランジスタ６１２を含む。しかし、ワード線ドライバ６００には図４Ａおよび図４Ｂの深いｎ型ウェル４０２は用いていない。すなわち、ｎチャネルトランジスタ６１１−６１２および６１４は接地電位ＶＳＳを受けるように接続したｐ型ウェル領域（または複数のｐ型ｎ領域）の中に形成する。
インバータ６１５の出力端子はｎチャネルトランジスタ６１４のゲートに接続する。ｎチャネルトランジスタ６１１および６１４をインバータ６１５の入力端子と負極性ブーストずみ電圧（ＶＳＳＢ２）端子との間に並列に接続する。ｎチャネルトランジスタ６１１のゲートを行アドレスデコーダ６３０からのＺＩ＃信号を受けるように接続する。ｐ型基板は接地電位点に接続する。
ｐチャネルトランジスタ６０１のソースおよびゲートはＺＩ信号およびＺＩ＃信号をそれぞれ受けるように接続する。ｐチャネルトランジスタ６０１のドレーンはインバータ６１５の入力端子に接続する。
ワード線ドライバ６００のトランジスタ６０１−６０３および６１１−６１４の各々のゲート絶縁膜の厚さはメモリセル５００のパスゲートトランジスタ５０１のゲート絶縁膜と同等である（すなわち、チップのＩ／Ｏ回路に通常用いられる厚い方のゲート絶縁膜厚）。ワード線ドライバ６００およびメモリセル５００のトランジスタのゲート絶縁膜を厚くすると、正極性ブーストずみ電圧ＶＣＣＢ２および負極性ブーストずみ電圧ＶＳＳＢ２に起因する高い電圧値にこれらトランジスタが対処できるようになる。
上述の電圧変換回路６２０は電圧変換回路３２０（図３）と同様に機能する。すなわち、電圧変換回路６２０は行アドレスデコーダ６３０からの小変動幅信号ＺＩおよびＺＩ＃を出力ドライバ６１０駆動用の大変動幅信号に変換する。
より詳しく後述するとおり、ワード線ドライバ６００は、メモリセル５００のアクセス時（読出し、書込みおよびリフレッシュ時）にワード線５０４を正極性ブーストずみ電圧ＶＣＣＢ２に供給源に接続する。逆に、メモリセル５００の非アクセス時には、ワード線ドライバ６００はワード線５０４を負極性ブーストずみ電圧ＶＳＳＢ２供給源に接続する。
次に、ワード線ドライバ６００の動作を説明する。メモリセル５００の非アクセス時には、行アドレスデコーダ６３０はＺＩ＃端子を正極性電源電圧（ＶＣＣ）供給源に接続する。ＺＩ＃信号の電圧ＶＣＣによりＮＭＯＳトランジスタ６１１がオン状態になるとともにＰＭＯＳトランジスタ６０１がオフ状態になり、それによって負極性のブーストずみ電圧ＶＳＳＢ２をインバータ６１５の入力端子に印加する。インバータ６１５の中では、ＰＭＯＳトランジスタ６０２が負極性ブーストずみ電圧ＶＳＳＢ２に応答してオン状態になり、それによって電圧変換回路６２０の出力へのＺＷＬ信号を正極性ブーストずみ電圧ＶＣＣＢ２にプルアップする。印加された負極性ブーストずみ電圧ＶＳＳＢ２に応答してＮＭＯＳトランジスタ６１２は急速にオフ状態になり、トランジスタ６０２および６１２から成るインバータ６１５にはＤＣ電流は流れなくなる。
出力ドライバ６１０の中では、ＰＭＯＳトランジスタ６０３が端子ＺＷＬへの正極性ブーストずみ電圧ＶＣＣＢ２に応答してオフ状態になる。その結果、出力ドライバ６１０を流れるＤＣ電流は零になる。一方、端子ＺＷＬへの正極性ブーストずみ電圧ＶＣＣＢ２に応答してＮＭＯＳトランジスタ６１３はオフ状態になる。その結果、ワード線５０４はＮＭＯＳトランジスタ６１３により負極性ブーストずみ電圧ＶＳＳＢ２にプルダウンされる。ワード線５０４への負極性ブーストずみ電圧ＶＳＳＢ２はメモリセル５００の中のＮＭＯＳアクセストランジスタ５０１のゲートに印加され、それによってトランジスタ５０１はオフ状態になる。上述のとおり、負極性ブーストずみ電圧ＶＳＳＢ２はパスゲートトランジスタ５０１のチャネル経由の電荷漏洩を最小にするように設定する。
ＮＭＯＳトランジスタ６１４も端子ＺＷＬへの正極性ブーストずみ電圧ＶＣＣＢ２に応答してオン状態になり、インバータ６１５の入力端子の電圧を電圧ＶＳＳＢ２にプルダウンするのを助長する。
メモリセル５００の非アクセス時には、行アドレスデコーダ６３０が端子ＺＩを正極性電源電圧ＶＣＣ以下の電圧を受けるように接続する。端子ＺＩ＃は正極性電源電圧ＶＣＣ供給源に接続されるので、ＰＭＯＳトランジスタ６０１はオフ状態になり、このトランジスタ６０１経由のＤＣ電流は零になる。したがって、メモリセル５００の非アクセス時には、サブスレッショルド漏洩または接合漏洩以外はワード線ドライバ６００を流れる直流電流はない。この状態では電力消費が避けられるので有利である。
メモリセル５００へのアクセス時（すなわち、読出し、書込みまたはリフレッシュ動作の期間中）には、行アドレスデコーダ６３０が端子ＺＩ＃を接地電位（ＶＳＳ）を受けるように接続するとともに、端子ＺＩを正極性電源電圧（ＶＣＣ）を受けるように接続する。ＮＭＯＳトランジスタ６１１のソースへの負極性ブーストずみ電圧ＶＳＳＢ２はＮＭＯＳトランジスタ６１１のスレッショルド電圧ＶＴＨＮ以下の電圧だけＮＭＯＳトランジスタ６１１のゲートへの接地電位ＶＳＳよりも低い。その結果、この状態ではＮＭＯＳトランジスタ６１１はオフになる。
端子ＺＩ＃への接地電位ＶＳＳに応答してＰＭＯＳトランジスタ６０１は急速にオン状態になる。その結果、インバータ６１５の入力端子はＰＭＯＳトランジスタ６０１経由で正極性電源電圧ＶＣＣに向けてプルアップされる。なお、ＮＭＯＳトランジスタ６１４はトランジスタ６０１−６０３および６１１−６１３に対するドライブが比較的弱くなるように設計してある。一つの実施例では、ＮＭＯＳトランジスタ６１４は、ＰＭＯＳトランジスタ６０１のドライブ強度の少なくとも３分の１のドライブ強度を示すように設計してある。その結果、ＰＭＯＳトランジスタ６０１はインバータ６１５の入力端子を論理ハイの状態までプルアップする。このプルアップ動作は、ＮＭＯＳトランジスタ６１４がこの電圧を負極性ブーストずみ電圧ＶＳＳＢ２に向けて同時にプルダウンしようとするにも関わらず行われる。
インバータ６１５の入力端子への論理ハイの電圧に応答して、ＮＭＯＳトランジスタ６１２はオン状態になり（一方、ＰＭＯＳトランジスタ６０２はオフ状態になり）、それによって端子ＺＷＬには負極性ブーストずみ電圧ＶＳＳＢ２が供給される。その結果、負極性ブーストずみ電圧ＶＳＳＢ２がＮＭＯＳトランジスタ６１４のゲートに印加され、それによってこのトランジスタがオフ状態になり、インバータ６１５の入力端子が正極性の電源電圧ＶＣＣまでプルアップされ得るようにする。
端子ＺＷＬへの負極性ブーストずみ電圧ＶＳＳＢ２は出力ドライバ６１０の入力端子（すなわち、トランジスタ６０３および６１３のゲート）にも供給される。その結果、ＰＭＯＳトランジスタ６０３はオン状態になり、ＮＭＯＳトランジスタ６１３はオフ状態になり、ワード線５０４はＰＭＯＳトランジスタ６０３により正極性ブーストずみ電圧ＶＣＣＢ２にプルアップされる。ワード線５０４への正極性ブーストずみ電圧ＶＣＣＢ２をメモリセル５００の中のＮＭＯＳパスゲートトランジスタ５０１のゲートに加え、このトランジスタ５０１をオン状態にするとともにメモリ５００へのアクセスを可能にする。
メモリセル５００がアクセスを受けている間は、トランジスタ６０１−６０３および６１１−６１４にはＤＣ電流は流れない。したがって、メモリセル５００のアクセス期間中は、サブスレッショルド漏洩または接合漏洩を除き、ワード線ドライバ６００にはＤＣ電流は流れない。この状態では電力消費がないので電力節約が達成でき、有利である。
なお、図５の回路をｎ型基板上に形成した場合は、深いｐ型ウェル領域を形成でき、その場合はｐチャネルトランジスタ６０２および６０３をｎ型ウェル領域に形成し、そのｎ型ウェル領域を上記深いｐ型領域に形成する。ｎ型基板および多様なウェル領域へのバイアス電圧供給は上述の説明に従って行うことができよう。
いくつかの実施と関連づけてこの発明を上に説明してきたが、この発明がこれら実施例に限定されることはなく、当業者に自明の多様な変形が可能であることは認識されよう。したがって、この発明は特許請求の範囲の各請求項のみによって限定されるものである。
費用効率性能をさらに改善したＤＲＡＭの製造に利用できる。
慣用のロジックプロセスを用いて製造したＤＲＡＭセルの概略図。 慣用のワード線ドライバ回路の回路図。 この発明の一つの実施例によるワード線ドライバの回路図。 この発明の一つの実施例による図３のワード線ドライバの中のｐチャネルトランジスタおよびｎチャネルトランジスタの断面図。 この発明のもう一つの実施例による図３のワード線ドライバの中のｐチャネルトランジスタおよびｎチャネルトランジスタの断面図。 この発明の代替実施例によるワード線ドライバの回路図。
符号の説明
１００，５００ ＤＲＡＭセル
１０１，５０１ ｐチャネルＭＯＳトランジスタ
１０２，５０２ セルキャパシタ
１０３，５０３ ビット線
１０４，５０４ ワード線
１１０ ワード線ドライバ
３００，６００ ワード線ドライバ
３１０，６１０ 出力ドライバ
３１５，６１５ インバータ
３２０，６２０ 電圧変換回路
３３０，６３０ 行アドレスデコーダ
３１１，６１１ ｎチャネルトランジスタ
３０１，３０４ ｐチャネルトランジスタ
３０３，３０２ ｐチャネルトランジスタ
３１３，３１２ ｎチャネルトランジスタ

Claims (25)

  1. メモリセルをドライブするためのワード線ドライバ回路であって、
    正極性ブーストずみ電圧、すなわち前記メモリセルのパスゲートトランジスタを通じたサブスレッショルド漏洩およびゲート誘発ドレーン低下（ＧＩＤＬ）漏洩の合計値を最小にするように選んだ第１の電圧だけ正極性電源電圧よりも高い正極性ブーストずみ電圧を受けるように構成した正極性ブーストずみ電圧端子と、
    負極性電源電圧よりもトランジスタスレッショルド電圧以上の電圧値だけ深い負極性の電圧値を有する負極性ブーストずみ電圧を受けるように構成した負極性ブーストずみ電圧端子と
    を含むワード線ドライバ回路。
  2. 前記第１の電圧が、０．２ボルトと、前記メモリセルの前記パスゲートトランジスタの前記スレッショルド電圧の絶対値との間の値を有する請求項１記載のワード線ドライバ回路。
  3. 前記負極性ブーストずみ電圧端子と前記メモリセルの前記パスゲートトランジスタとの間に接続したｎチャネルトランジスタであって、ｎ型ウェル領域の中に配置したｐ型ウェル領域に形成したｎチャネルトランジスタ
    をさらに含む請求項１記載のワード線ドライバ回路。
  4. 前記正極性ブーストずみ電圧端子と前記メモリセルの前記パスゲートトランジスタとの間に接続したｐチャネルトランジスタ
    をさらに含む請求項３記載のワード線ドライバ回路。
  5. 前記メモリセルが慣用のロジックプロセスで埋め込まれたＤＲＡＭセルを含む請求項１記載のワード線ドライバ回路。
  6. 前記ＤＲＡＭセルが約１０フェムトファラッド（ｆＦ）以下の静電容量のキャパシタを含む請求項５記載のワード線ドライバ回路。
  7. 前記メモリセルが慣用のロジックプロセスで埋め込まれた単一トランジスタスタティックランダムアクセスメモリ（１Ｔ ＳＲＡＭ）セルを含む請求項１記載のワード線ドライバ回路。
  8. 前記正極性ブーストずみ電圧端子および前記負極性ブーストずみ電圧端子に接続され、前記メモリセルの前記パスゲートトランジスタのゲートに接続した出力端子を有する出力ドライバを含む請求項１記載のワード線ドライバ回路。
  9. 前記出力ドライバの入力端子に接続した電圧変換回路をさらに含む請求項８記載のワード線ドライバ回路。
  10. 前記パスゲートトランジスタ並びに前記出力ドライバおよび電圧変換回路の中のすべてのトランジスタが同じ厚さのゲート絶縁膜を有する請求項９記載のワード線ドライバ回路。
  11. セルキャパシタに接続したｐチャネルパスゲートトランジスタを含むメモリセルと、
    深いｎ型ウェル領域の中に配置したｐ型ウェル領域に形成したｎチャネルトランジスタを含むワード線ドライバと、
    前記ｎチャネルトランジスタのドレーンを前記ｐチャネルパスゲートトランジスタのゲートに接続するワード線と
    を含む回路。
  12. 前記ｐ型ウェル領域および前記ｎチャネルトランジスタのソースに負極性ブーストずみ電圧を供給するように構成した負極性ブーストずみ電圧供給源をさらに含む請求項１１記載の回路。
  13. 前記負極性ブーストずみ電圧が、前記ｐチャネルパスゲートトランジスタのスレッショルド電圧以上の電圧値だけ接地電位よりも低い請求項１２記載の回路。
  14. 接地電位以上の電圧を前記深いｎ型領域に供給するように構成した電圧供給源をさらに含む請求項１２記載の回路。
  15. 前記深いｎ型ウェル領域がｐ型基板の中に形成されており、前記接地電位供給源が前記ｐ型基板に接続されている請求項１４記載の回路。
  16. 正極性のブーストずみ電圧を前記深いｎ型ウェル領域に供給するように構成した正極性ブーストずみ電圧供給源をさらに含む請求項１２記載の回路。
  17. 前記ワード線ドライバが、ｎ型ウェル領域内に形成され前記ワード線に接続したドレーンを有するｐチャネルトランジスタをさらに含む請求項１２記載の回路。
  18. 前記ｎ型ウェル領域および前記ｐチャネルトランジスタのソースに正極性ブーストずみ電圧を供給するように構成した正極性ブーストずみ電圧供給源をさらに含む請求項１７記載の回路。
  19. 前記正極性ブーストずみ電圧が正極性電源電圧よりも高く、前記ｐチャネルパスゲートトランジスタを通じたサブスレッショルド漏洩およびＧＩＤＬ漏洩の合計値を最小にするように選んだ値を有する請求項１８記載の回路。
  20. 前記ｐチャネルトランジスタのゲートおよび前記ｎチャネルトランジスタのゲートに接続した出力端子を有し、前記正極性ブーストずみ電圧および前記負極性ブーストずみ電圧を受けるように接続したインバータをさらに含む請求項１８記載の回路。
  21. 前記正極性ブーストずみ電圧供給源と前記インバータの入力との間に接続したｐチャネルトランジスタをさらに含む請求項２０記載の回路。
  22. 前記インバータの入力を前記正極性ブーストずみ電圧供給源または接地電位供給源に接続する手段をさらに含む請求項２１記載の回路。
  23. 前記メモリセルおよび前記ワード線ドライバと同じチップの上に形成した複数のロジックトランジスタをさらに含む請求項１１記載の回路。
  24. 前記セルキャパシタの静電容量が約１０フェムトファラッド（ｆＦ）以下である請求項１１記載の回路。
  25. 前記パスゲートトランジスタおよび前記ｎチャネルトランジスタのゲート絶縁膜の厚さが互いに等しい請求項１１記載の回路。
JP2008518472A 2005-06-24 2006-06-23 ロジックプロセスで埋め込まれたｄｒａｍのためのワード線ドライバ Expired - Fee Related JP5225837B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/166,856 2005-06-24
US11/166,856 US7274618B2 (en) 2005-06-24 2005-06-24 Word line driver for DRAM embedded in a logic process
PCT/US2006/024653 WO2007002509A2 (en) 2005-06-24 2006-06-23 Word line driver for dram embedded in a logic process

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012116747A Division JP5226144B2 (ja) 2005-06-24 2012-05-22 ロジックプロセスで埋め込まれたｄｒａｍのためのワード線ドライバ

Publications (2)

Publication Number Publication Date
JP2008547152A true JP2008547152A (ja) 2008-12-25
JP5225837B2 JP5225837B2 (ja) 2013-07-03

Family

ID=37567173

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008518472A Expired - Fee Related JP5225837B2 (ja) 2005-06-24 2006-06-23 ロジックプロセスで埋め込まれたｄｒａｍのためのワード線ドライバ
JP2012116747A Expired - Fee Related JP5226144B2 (ja) 2005-06-24 2012-05-22 ロジックプロセスで埋め込まれたｄｒａｍのためのワード線ドライバ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012116747A Expired - Fee Related JP5226144B2 (ja) 2005-06-24 2012-05-22 ロジックプロセスで埋め込まれたｄｒａｍのためのワード線ドライバ

Country Status (5)

Country Link
US (2) US7274618B2 (ja)
EP (1) EP1894202A4 (ja)
JP (2) JP5225837B2 (ja)
KR (2) KR101392094B1 (ja)
WO (1) WO2007002509A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021090143A (ja) * 2019-12-04 2021-06-10 キオクシア株式会社 出力回路

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355905B2 (en) 2005-07-01 2008-04-08 P.A. Semi, Inc. Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage
JP2007207380A (ja) * 2006-02-03 2007-08-16 Renesas Technology Corp 不揮発性半導体記憶装置
JP5041760B2 (ja) * 2006-08-08 2012-10-03 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7505354B2 (en) * 2006-08-10 2009-03-17 Taiwan Semiconductor Manufacturing Co., Ltd. Word line voltage control circuit for memory devices
KR100782488B1 (ko) * 2006-08-24 2007-12-05 삼성전자주식회사 매립 배선들을 갖는 반도체소자 및 그 제조방법
KR100815180B1 (ko) * 2006-12-27 2008-03-19 주식회사 하이닉스반도체 선택적으로 네가티브 워드라인 구동을 하는 반도체메모리장치.
US7697365B2 (en) * 2007-07-13 2010-04-13 Silicon Storage Technology, Inc. Sub volt flash memory system
KR100945804B1 (ko) * 2008-06-24 2010-03-08 주식회사 하이닉스반도체 반도체 메모리 장치
KR100933678B1 (ko) * 2008-06-30 2009-12-23 주식회사 하이닉스반도체 워드라인 오프전압 생성회로 및 생성방법
US7929359B2 (en) * 2008-11-13 2011-04-19 Mosys, Inc. Embedded DRAM with bias-independent capacitance
EP2320454A1 (en) * 2009-11-05 2011-05-11 S.O.I.Tec Silicon on Insulator Technologies Substrate holder and clipping device
FR2953643B1 (fr) * 2009-12-08 2012-07-27 Soitec Silicon On Insulator Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2957193B1 (fr) * 2010-03-03 2012-04-20 Soitec Silicon On Insulator Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante
FR2953636B1 (fr) * 2009-12-08 2012-02-10 Soitec Silicon On Insulator Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2953641B1 (fr) * 2009-12-08 2012-02-10 S O I Tec Silicon On Insulator Tech Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante
US8508289B2 (en) * 2009-12-08 2013-08-13 Soitec Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
US8526265B2 (en) * 2009-12-22 2013-09-03 Mosys, Inc. Three state word line driver for a DRAM memory device
FR2955203B1 (fr) * 2010-01-14 2012-03-23 Soitec Silicon On Insulator Cellule memoire dont le canal traverse une couche dielectrique enterree
FR2955200B1 (fr) * 2010-01-14 2012-07-20 Soitec Silicon On Insulator Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree
FR2955204B1 (fr) * 2010-01-14 2012-07-20 Soitec Silicon On Insulator Cellule memoire dram disposant d'un injecteur bipolaire vertical
FR2955195B1 (fr) * 2010-01-14 2012-03-09 Soitec Silicon On Insulator Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi
FR2957186B1 (fr) * 2010-03-08 2012-09-28 Soitec Silicon On Insulator Cellule memoire de type sram
FR2957449B1 (fr) 2010-03-11 2022-07-15 S O I Tec Silicon On Insulator Tech Micro-amplificateur de lecture pour memoire
EP2372716A1 (en) * 2010-04-02 2011-10-05 S.O.I.Tec Silicon on Insulator Technologies Pseudo-inverter circuit on SeOI
FR2958441B1 (fr) 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi
EP2375442A1 (en) 2010-04-06 2011-10-12 S.O.I.Tec Silicon on Insulator Technologies Method for manufacturing a semiconductor substrate
EP2381470B1 (en) 2010-04-22 2012-08-22 Soitec Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure
US8737157B2 (en) 2010-05-05 2014-05-27 Micron Technology, Inc. Memory device word line drivers and methods
US8369180B2 (en) 2010-11-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Memory word line boost using thin dielectric capacitor
KR101880221B1 (ko) 2011-09-30 2018-07-20 소이텍 다수의 독립 게이트 트랜지스터들을 갖는 의사-인버터 회로
US8755239B2 (en) * 2011-11-17 2014-06-17 Texas Instruments Incorporated Read assist circuit for an SRAM
US8599618B2 (en) * 2011-12-02 2013-12-03 Cypress Semiconductor Corp. High voltage tolerant row driver
US8995219B2 (en) * 2012-03-28 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Word line driver
US8988921B2 (en) * 2012-03-29 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Boosting word lines
US9147473B2 (en) 2013-08-01 2015-09-29 Micron Technology, Inc. Apparatuses and methods for driving a voltage of a wordline of a memory
CN104616691B (zh) * 2015-01-31 2018-01-26 上海华虹宏力半导体制造有限公司 字线电压产生电路以及存储器
US9906224B1 (en) * 2017-01-24 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device to dispel charges and method forming the same
US10410934B2 (en) * 2017-12-07 2019-09-10 Micron Technology, Inc. Apparatuses having an interconnect extending from an upper conductive structure, through a hole in another conductive structure, and to an underlying structure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307091A (ja) * 1994-05-11 1995-11-21 Mitsubishi Electric Corp 半導体記憶装置
JPH08139204A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd 半導体集積回路
JPH10340998A (ja) * 1997-04-08 1998-12-22 Toshiba Corp 半導体装置
JPH11297067A (ja) * 1998-03-09 1999-10-29 Monolithic Syst Technol Inc １―ｔｓｒａｍ互換性メモリのための方法及び装置
JPH11339470A (ja) * 1998-05-25 1999-12-10 Hitachi Ltd ダイナミック型ｒａｍ
JP2004165649A (ja) * 2002-10-21 2004-06-10 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2004186295A (ja) * 2002-12-02 2004-07-02 Semiconductor Leading Edge Technologies Inc 半導体装置
JP2004527901A (ja) * 2001-01-29 2004-09-09 モノリシック・システム・テクノロジー・インコーポレイテッド キャビティ内に部分的に製造されたコンデンサ構造を備えたｄｒａｍセル及びその作動方法

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330852A (en) * 1979-11-23 1982-05-18 Texas Instruments Incorporated Semiconductor read/write memory array having serial access
JPS5848293A (ja) 1981-09-16 1983-03-22 Canon Inc メモリのリフレツシユ装置
JPS58155596A (ja) * 1982-03-10 1983-09-16 Hitachi Ltd ダイナミツク型ｍｏｓｒａｍ
US4446536A (en) * 1982-06-21 1984-05-01 Mcdonnell Douglas Corporation Complementary metal oxide semiconductors address drive circuit
US4625301A (en) * 1983-11-30 1986-11-25 Tandy Corporation Dynamic memory refresh circuit
US4758993A (en) * 1984-11-19 1988-07-19 Fujitsu Limited Random access memory device formed on a semiconductor substrate having an array of memory cells divided into sub-arrays
EP0223962B1 (de) * 1985-09-30 1990-05-30 Siemens Aktiengesellschaft Verfahren zum Auffrischen von Daten in einer dynamischen RAM-Speichereinheit, und Steuereinheit zur Durchführung dieses Verfahrens
JPH0612616B2 (ja) * 1986-08-13 1994-02-16 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
US5033027A (en) * 1990-01-19 1991-07-16 Dallas Semiconductor Corporation Serial DRAM controller with multi generation interface
JPH03289232A (ja) 1990-04-04 1991-12-19 Nec Corp 非同期読み出し回路
US5193072A (en) * 1990-12-21 1993-03-09 Vlsi Technology, Inc. Hidden refresh of a dynamic random access memory
EP0492776B1 (en) 1990-12-25 1998-05-13 Mitsubishi Denki Kabushiki Kaisha A semiconductor memory device with a large storage capacity memory and a fast speed memory
US5075571A (en) * 1991-01-02 1991-12-24 International Business Machines Corp. PMOS wordline boost cricuit for DRAM
US5253202A (en) 1991-02-05 1993-10-12 International Business Machines Corporation Word line driver circuit for dynamic random access memories
US5652723A (en) * 1991-04-18 1997-07-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
JPH04372790A (ja) * 1991-06-21 1992-12-25 Sharp Corp 半導体記憶装置
JP2835215B2 (ja) * 1991-07-25 1998-12-14 株式会社東芝 不揮発性半導体記憶装置
EP0552667B1 (en) * 1992-01-22 1999-04-21 Enhanced Memory Systems, Inc. Enhanced dram with embedded registers
EP0559995B1 (en) * 1992-03-11 1998-09-16 STMicroelectronics S.r.l. Decoder circuit capable of transferring positive and negative voltages
GB2265035B (en) 1992-03-12 1995-11-22 Apple Computer Method and apparatus for improved dram refresh operations
US5471601A (en) * 1992-06-17 1995-11-28 Intel Corporation Memory device and method for avoiding live lock of a DRAM with cache
US5617551A (en) 1992-09-18 1997-04-01 New Media Corporation Controller for refreshing a PSRAM using individual automatic refresh cycles
JP3026474B2 (ja) * 1993-04-07 2000-03-27 株式会社東芝 半導体集積回路
KR950014089B1 (ko) * 1993-11-08 1995-11-21 현대전자산업주식회사 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
US5450364A (en) * 1994-01-31 1995-09-12 Texas Instruments Incorporated Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices
US5365479A (en) * 1994-03-03 1994-11-15 National Semiconductor Corp. Row decoder and driver with switched-bias bulk regions
JP3165585B2 (ja) * 1994-05-13 2001-05-14 シャープ株式会社 情報処理装置
KR0135699B1 (ko) * 1994-07-11 1998-04-24 김주용 셀프-리프레쉬 가능한 듀얼포트 동적 캠셀 및 리프레쉬장치
JPH08129882A (ja) * 1994-10-31 1996-05-21 Mitsubishi Electric Corp 半導体記憶装置
TW358907B (en) * 1994-11-22 1999-05-21 Monolithic System Tech Inc A computer system and a method of using a DRAM array as a next level cache memory
KR0142795B1 (ko) * 1994-12-01 1998-08-17 문정환 디램 리프레쉬 회로
JP3666671B2 (ja) * 1994-12-20 2005-06-29 株式会社日立製作所 半導体装置
TW301750B (ja) * 1995-02-08 1997-04-01 Matsushita Electric Ind Co Ltd
US5737748A (en) * 1995-03-15 1998-04-07 Texas Instruments Incorporated Microprocessor unit having a first level write-through cache memory and a smaller second-level write-back cache memory
US5873114A (en) * 1995-08-18 1999-02-16 Advanced Micro Devices, Inc. Integrated processor and memory control unit including refresh queue logic for refreshing DRAM during idle cycles
JPH09128966A (ja) 1995-10-31 1997-05-16 Nec Corp ダイナミック型半導体記憶装置
US5920225A (en) * 1995-12-20 1999-07-06 Hyundai Electronic Industries, Co., Ltd. Negative voltage drive circuit
JP3352577B2 (ja) * 1995-12-21 2002-12-03 インターナショナル・ビジネス・マシーンズ・コーポレーション 記憶装置
EP0794497A3 (en) 1996-03-08 2000-10-11 Matsushita Electric Industrial Co., Ltd. Memory refresh control method and apparatus
US5822252A (en) * 1996-03-29 1998-10-13 Aplus Integrated Circuits, Inc. Flash memory wordline decoder with overerase repair
US5748547A (en) * 1996-05-24 1998-05-05 Shau; Jeng-Jye High performance semiconductor memory devices having multiple dimension bit lines
US5846860A (en) 1996-06-24 1998-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making buried contact in DRAM technology
JPH1019309A (ja) 1996-07-01 1998-01-23 Nemii Kogyo Kk 組立式多目的架台
US5784705A (en) * 1996-07-15 1998-07-21 Mosys, Incorporated Method and structure for performing pipeline burst accesses in a semiconductor memory
US5940851A (en) * 1996-11-27 1999-08-17 Monolithic Systems, Inc. Method and apparatus for DRAM refresh using master, slave and self-refresh modes
US5835401A (en) * 1996-12-05 1998-11-10 Cypress Semiconductor Corporation Dram with hidden refresh
KR100243335B1 (ko) * 1996-12-31 2000-02-01 김영환 독립적인 리프레쉬 수단을 가지는 데이지 체인 구조의 반도체 장치
JPH10284705A (ja) 1997-04-10 1998-10-23 Hitachi Ltd ダイナミック型ｒａｍ
US5896313A (en) 1997-06-02 1999-04-20 Micron Technology, Inc. Vertical bipolar SRAM cell, array and system, and a method of making the cell and the array
KR100565941B1 (ko) 1997-06-16 2006-03-30 가부시키가이샤 히타치세이사쿠쇼 반도체집적회로장치
US5822265A (en) * 1997-07-29 1998-10-13 Rockwell Semiconductor Systems, Inc. DRAM controller with background refresh
AU9693398A (en) * 1997-10-10 1999-05-03 Rambus Incorporated Apparatus and method for pipelined memory operations
US5963477A (en) * 1997-12-09 1999-10-05 Macronix International Co., Ltd. Flash EPROM erase algorithm with wordline level retry
JPH11203858A (ja) * 1998-01-05 1999-07-30 Mitsubishi Electric Corp ワード線駆動回路および半導体記憶装置
US6064589A (en) 1998-02-02 2000-05-16 Walker; Darryl G. Double gate DRAM memory cell
JP3853513B2 (ja) 1998-04-09 2006-12-06 エルピーダメモリ株式会社 ダイナミック型ｒａｍ
US6078547A (en) * 1998-05-12 2000-06-20 Mosys, Inc. Method and structure for controlling operation of a DRAM array
JP3699823B2 (ja) 1998-05-19 2005-09-28 株式会社東芝 半導体装置
US6468855B2 (en) * 1998-08-14 2002-10-22 Monolithic System Technology, Inc. Reduced topography DRAM cell fabricated using a modified logic process and method for operating same
US6147914A (en) * 1998-08-14 2000-11-14 Monolithic System Technology, Inc. On-chip word line voltage generation for DRAM embedded in logic process
US6075720A (en) * 1998-08-14 2000-06-13 Monolithic System Tech Inc Memory cell for DRAM embedded in logic
US6366989B1 (en) * 1998-09-17 2002-04-02 Sun Microsystems, Inc. Programmable memory controller
US6504780B2 (en) * 1998-10-01 2003-01-07 Monolithic System Technology, Inc. Method and apparatus for completely hiding refresh operations in a dram device using clock division
US5999474A (en) * 1998-10-01 1999-12-07 Monolithic System Tech Inc Method and apparatus for complete hiding of the refresh of a semiconductor memory
US6075740A (en) * 1998-10-27 2000-06-13 Monolithic System Technology, Inc. Method and apparatus for increasing the time available for refresh for 1-t SRAM compatible devices
JP4071378B2 (ja) 1998-11-17 2008-04-02 株式会社ルネサステクノロジ 半導体回路装置
US6136638A (en) 1998-11-19 2000-10-24 Taiwan Semiconductor Manufacturing Company Process technology architecture of embedded DRAM
US6496437B2 (en) * 1999-01-20 2002-12-17 Monolithic Systems Technology, Inc. Method and apparatus for forcing idle cycles to enable refresh operations in a semiconductor memory
US6222785B1 (en) * 1999-01-20 2001-04-24 Monolithic System Technology, Inc. Method and apparatus for refreshing a semiconductor memory using idle memory cycles
US6282606B1 (en) * 1999-04-02 2001-08-28 Silicon Aquarius, Inc. Dynamic random access memories with hidden refresh and utilizing one-transistor, one-capacitor cells, systems and methods
US6195303B1 (en) * 1999-10-25 2001-02-27 Winbond Electronics Corporation Clock-based transparent refresh mechanisms for DRAMS
DE10002374C2 (de) * 2000-01-20 2002-10-17 Infineon Technologies Ag Halbleiter-Speicheranordnung mit Auffrischungslogikschaltung sowie Verfahren zum Auffrischen des Speicherinhaltes einer Halbleiter-Speicheranordnung
JP4804609B2 (ja) 2000-02-16 2011-11-02 富士通セミコンダクター株式会社 セルアレイ電源の上昇を防止したメモリ回路
US6535430B2 (en) * 2000-02-16 2003-03-18 Halo, Inc. Wordline decoder for flash memory
JP3505467B2 (ja) 2000-03-30 2004-03-08 株式会社東芝 半導体集積回路
IT1318158B1 (it) * 2000-07-13 2003-07-23 St Microelectronics Srl Dispositivo circuitale per effettuare una decodifica gerarchica diriga in dispositivi di memoria non-volatile.
WO2002013384A1 (fr) * 2000-08-04 2002-02-14 Nec Corporation Circuit de minuterie et memoire a semi-conducteur dans laquelle est incorpore ce circuit de minuterie
KR100386947B1 (ko) * 2001-01-03 2003-06-09 삼성전자주식회사 외부 핀을 통해 워드 라인 전압을 출력할 수 있는 반도체메모리 장치
US6496034B2 (en) 2001-02-09 2002-12-17 Micron Technology, Inc. Programmable logic arrays with ultra thin body transistors
JP3883391B2 (ja) * 2001-02-28 2007-02-21 シャープ株式会社 不揮発性半導体メモリのウェル電圧設定回路およびそれを備えた半導体メモリ装置
JP4928675B2 (ja) 2001-03-01 2012-05-09 エルピーダメモリ株式会社 半導体装置
KR100393225B1 (ko) 2001-06-30 2003-07-31 삼성전자주식회사 이중 전원전압를 사용하는 비트라인 센스증폭기를구비하는 반도체 메모리장치
KR100429572B1 (ko) 2001-09-24 2004-05-03 주식회사 하이닉스반도체 반도체 기억장치 및 센스앰프의 구동방법
JP4021643B2 (ja) * 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
EP1339069B1 (en) * 2002-02-20 2004-07-07 STMicroelectronics S.r.l. Word line selector for a semiconductor memory
JP2003282823A (ja) 2002-03-26 2003-10-03 Toshiba Corp 半導体集積回路
KR100476889B1 (ko) * 2002-04-04 2005-03-17 삼성전자주식회사 플래쉬메모리의 워드라인디코더
JP2003347431A (ja) 2002-05-29 2003-12-05 Fujitsu Ltd 半導体記憶装置
EP1381057B1 (en) * 2002-07-10 2008-12-03 STMicroelectronics S.r.l. Line selector for a matrix of memory elements
US20040228168A1 (en) 2003-05-13 2004-11-18 Richard Ferrant Semiconductor memory device and method of operating same
WO2004102780A1 (ja) 2003-05-13 2004-11-25 Fujitsu Limited 半導体集積回路装置
JP2005101466A (ja) 2003-09-26 2005-04-14 Renesas Technology Corp 半導体記憶装置
US6940759B2 (en) * 2003-10-14 2005-09-06 Atmel Corporation Group erasing system for flash array with multiple sectors
JP4249602B2 (ja) 2003-11-28 2009-04-02 エルピーダメモリ株式会社 半導体記憶装置
US7378702B2 (en) 2004-06-21 2008-05-27 Sang-Yun Lee Vertical memory device structures
US7317633B2 (en) * 2004-07-06 2008-01-08 Saifun Semiconductors Ltd Protection of NROM devices from charge damage
US7112763B2 (en) * 2004-10-26 2006-09-26 Applied Materials, Inc. Method and apparatus for low temperature pyrometry useful for thermally processing silicon wafers
JP4942979B2 (ja) * 2004-11-17 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
US7392456B2 (en) 2004-11-23 2008-06-24 Mosys, Inc. Predictive error correction code generation facilitating high-speed byte-write in a semiconductor memory
US7323379B2 (en) 2005-02-03 2008-01-29 Mosys, Inc. Fabrication process for increased capacitance in an embedded DRAM memory

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307091A (ja) * 1994-05-11 1995-11-21 Mitsubishi Electric Corp 半導体記憶装置
JPH08139204A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd 半導体集積回路
JPH10340998A (ja) * 1997-04-08 1998-12-22 Toshiba Corp 半導体装置
JPH11297067A (ja) * 1998-03-09 1999-10-29 Monolithic Syst Technol Inc １―ｔｓｒａｍ互換性メモリのための方法及び装置
JPH11339470A (ja) * 1998-05-25 1999-12-10 Hitachi Ltd ダイナミック型ｒａｍ
JP2004527901A (ja) * 2001-01-29 2004-09-09 モノリシック・システム・テクノロジー・インコーポレイテッド キャビティ内に部分的に製造されたコンデンサ構造を備えたｄｒａｍセル及びその作動方法
JP2004165649A (ja) * 2002-10-21 2004-06-10 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2004186295A (ja) * 2002-12-02 2004-07-02 Semiconductor Leading Edge Technologies Inc 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021090143A (ja) * 2019-12-04 2021-06-10 キオクシア株式会社 出力回路
JP7350644B2 (ja) 2019-12-04 2023-09-26 キオクシア株式会社 出力回路

Also Published As

Publication number Publication date
KR20140012188A (ko) 2014-01-29
KR101391557B1 (ko) 2014-05-02
EP1894202A4 (en) 2009-03-25
WO2007002509A3 (en) 2007-06-21
EP1894202A2 (en) 2008-03-05
JP5226144B2 (ja) 2013-07-03
KR101392094B1 (ko) 2014-05-07
US20070109906A1 (en) 2007-05-17
JP5225837B2 (ja) 2013-07-03
JP2012181918A (ja) 2012-09-20
WO2007002509A2 (en) 2007-01-04
US20060291321A1 (en) 2006-12-28
US7447104B2 (en) 2008-11-04
KR20080034433A (ko) 2008-04-21
US7274618B2 (en) 2007-09-25

Similar Documents

Publication Publication Date Title
JP5226144B2 (ja) ロジックプロセスで埋め込まれたｄｒａｍのためのワード線ドライバ
US8330496B2 (en) Semiconductor integrated circuit device
EP1105875B1 (en) On-chip word line voltage generation for dram embedded in logic process
JP3085455B2 (ja) スタティックｒａｍ
JP5076462B2 (ja) 半導体メモリデバイス
JP4565716B2 (ja) 半導体装置
CN101908372A (zh) 半导体存储器件
JP3694793B2 (ja) 電圧発生回路、電圧発生装置及びこれを用いた半導体装置、並びにその駆動方法
JP2005072599A (ja) 無負荷ｎｍｏｓ４トランジスタ・ダイナミック・デュアルｖｔｓｒａｍセル
US8797810B2 (en) Semiconductor integrated circuit with thick gate oxide word line driving circuit
US6141259A (en) Dynamic random access memory having reduced array voltage
US5946243A (en) Signal line driving circuits with active body pull-up capability for reducing boost delay
KR0153847B1 (ko) 반도체 기억장치
US7391640B2 (en) 2-transistor floating-body dram
US7577054B2 (en) Memory with word-line driver circuit having leakage prevention transistor
US6839299B1 (en) Method and structure for reducing gate leakage and threshold voltage fluctuation in memory cells
KR100510034B1 (ko) 셀 비가 작은 메모리 셀을 구비하는 반도체 기억 장치
JP2004213722A (ja) 半導体記憶装置及び半導体集積回路装置
JP3919834B2 (ja) 半導体記憶装置
JPH0863964A (ja) 半導体記憶装置
US6621727B2 (en) Three-transistor SRAM device
JP2007115335A (ja) 半導体メモリ装置
JP2001093993A (ja) 半導体装置
JP2004348845A (ja) 半導体集積回路およびその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120319

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120328

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120424

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120809

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120925

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121122

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5225837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees