JP2007134718A - 半導体デバイスでの２応力記憶技術 - Google Patents
半導体デバイスでの２応力記憶技術 Download PDFInfo
- Publication number
- JP2007134718A JP2007134718A JP2006303401A JP2006303401A JP2007134718A JP 2007134718 A JP2007134718 A JP 2007134718A JP 2006303401 A JP2006303401 A JP 2006303401A JP 2006303401 A JP2006303401 A JP 2006303401A JP 2007134718 A JP2007134718 A JP 2007134718A
- Authority
- JP
- Japan
- Prior art keywords
- stress
- layer
- pfet
- semiconductor device
- nfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 230000009977 dual effect Effects 0.000 title 1
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000000137 annealing Methods 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】ｎＦＥＴとｐＦＥＴの両方のためのＳＭＴ（応力記憶技術）を提供すること。
【解決手段】ｎＦＥＴ１０４の上に引っ張り応力層１２０を、ｐＦＥＴ１０６の上に圧縮応力層１２２を形成すること、半導体デバイスに応力を記憶するようにアニール１５０すること、および応力層を除去することを含む。圧縮応力層１２２は、高密度プラズマ（ＨＤＰ）堆積方法を使用して堆積された高応力窒化珪素を含むことができる。アニールするステップは、ほぼ４００〜１２００℃の温度を使用することを含むことができる。高応力圧縮性窒化珪素またはアニール温度あるいはその両方によって、圧縮応力記憶がｐＦＥＴ１０６に維持されることが保証される。
【選択図】図６
【解決手段】ｎＦＥＴ１０４の上に引っ張り応力層１２０を、ｐＦＥＴ１０６の上に圧縮応力層１２２を形成すること、半導体デバイスに応力を記憶するようにアニール１５０すること、および応力層を除去することを含む。圧縮応力層１２２は、高密度プラズマ（ＨＤＰ）堆積方法を使用して堆積された高応力窒化珪素を含むことができる。アニールするステップは、ほぼ４００〜１２００℃の温度を使用することを含むことができる。高応力圧縮性窒化珪素またはアニール温度あるいはその両方によって、圧縮応力記憶がｐＦＥＴ１０６に維持されることが保証される。
【選択図】図６
Description
本発明は、一般的に、応力記憶技術に関し、より詳細には、半導体デバイスでの２応力記憶技術を実現する方法および関連した構造に関する。
電界効果トランジスタ（ＦＥＴ）に応力を加えると、その性能が改善されることが知られている。縦方向（すなわち、電流の流れの方向）に加えられたとき、引っ張り応力は電子移動度（または、ｎチャネルＦＥＴ（ｎＦＥＴ）駆動電流）を高めることが知られているが、一方で、圧縮応力は正孔移動度（または、ｐチャネルＦＥＴ（ｐＦＥＴ）駆動電流）を高めることが知られている。
この応力を与える１つの方法は、応力記憶技術（ＳＭＴ）と呼ばれ、これは、チャネル領域の上に真性（intrinsically）応力材料（例えば、窒化珪素）を付けること、および、例えばゲート・ポリシリコンまたは拡散領域に応力を記憶させるようにアニールすることを含む。それから、応力材料は除去される。しかし、応力は残っていて、電子または正孔移動度を改善し、これによって全体的な性能が改善される。アニールは、一般に、ドーパント活性化アニールの一部として行われる。
ＳＭＴの１つの問題は、ｎ型電界効果トランジスタ（ｎＦＥＴ）にだけ適用できることである。特に、圧縮応力窒化珪素層をｐＦＥＴの上に形成して圧縮応力を与えることができるが、この応力は、後の必要なドーパント活性化アニールによって大部分が除去される。すなわち、圧縮応力の大部分はｐＦＥＴに記憶されない。
したがって、当技術分野ではｎＦＥＴとｐＦＥＴの両方のためのＳＭＴを実現する必要がある。
ｎＦＥＴおよびｐＦＥＴを含んだ半導体デバイスに２応力記憶技術を実現する方法および関連した構造が開示される。本方法の一実施形態は、ｎＦＥＴの上に引っ張り応力層を、ｐＦＥＴの上に圧縮応力層を形成すること、半導体デバイスに応力を記憶するようにアニールすること、および応力層を除去することを含む。圧縮応力層は、高密度プラズマ（ＨＤＰ）堆積方法を使用して堆積された高応力窒化珪素を含むことができる。アニールするステップは、ほぼ４００〜１２００℃の温度を使用することを含むことができる。高応力圧縮性窒化珪素またはアニール温度あるいはその両方によって、圧縮応力記憶がｐＦＥＴで維持されることが保証される。
本発明の第１の態様は、ｎＦＥＴおよびｐＦＥＴを含んだ半導体デバイスに２応力記憶技術を実現する方法を提供し、この方法は、半導体デバイスの上に第１の応力層を形成するステップと、第１の応力層の上にエッチング停止層を形成するステップと、ｎＦＥＴおよびｐＦＥＴのうちの第１のものの上の第１の応力層およびエッチング停止層を除去するステップと、半導体デバイスの上に第２の応力層を形成するステップとを含み、ｐＦＥＴの上の応力層は圧縮応力窒化珪素を含むものであり、さらに、半導体デバイスに応力を記憶するようにアニールするステップと、第１および第２の応力層、およびエッチング停止層を除去するステップとを含む。
本発明の第２の態様は、ｎＦＥＴおよびｐＦＥＴを含んだ半導体デバイスに２応力記憶技術を実現する方法を提供し、この方法は、ｎＦＥＴの上に引っ張り応力層を、ｐＦＥＴの上に圧縮応力層を形成するステップであって、圧縮応力層が、後のアニール中に少なくとも部分圧縮応力を維持する高応力膜を含むものであるステップと、半導体デバイスに応力を記憶するようにアニールするステップと、圧縮応力層および引っ張り応力層を除去するステップとを含む。
本発明の第３の態様は、その一部に記憶された引っ張り応力を有するｎＦＥＴと、その一部に記憶された圧縮応力を有するｐＦＥＴとを備える半導体デバイスを提供する。
本発明の例示の態様は、本明細書で説明した問題および、当業者は気が付く、述べなかった他の問題を解決するように設計されている。
本発明のこれらおよび他の特徴は、添付の図面に関連して解釈される本発明の様々な態様についての以下の詳細な説明からいっそう容易に理解されるだろう。添付の図面は、本発明の様々な実施形態を図示する。
本発明の図面は、一定の比率に応じていないことに留意されたい。図面は、本発明の一般的な態様だけを図示する意図であり、したがって、本発明の範囲を制限するものとして考えるべきでない。図面では、同様な番号付けは図面間で同様な要素を表す。
図面に注意を向けて、図１は、半導体デバイス１００に２応力記憶技術（ＳＭＴ）を実現する方法の一実施形態のための準備構造を示す。準備構造は、ｎ型電界効果トランジスタ（ｎＦＥＴ）１０４およびｐ型電界効果トランジスタ（ｐＦＥＴ）１０６がその上に形成されている基板１０２を含む。図示のように、半導体デバイス１００は、従来の浅いトレンチ分離（ＳＴＩ）１１０の形成、ウェル打込み、ゲート誘電体１１２の形成、ゲート導体１１４の形成、および拡散のための延長／ハロー／ソース／ドレイン打込み１１６のような初期処理を終えている。
図２を参照して、本方法の一実施形態では、第１のステップは、ｎＦＥＴ１０４の上に引っ張り応力層１２０を、そしてｐＦＥＴ１０６の上に圧縮応力層１２２を形成することを含む。引っ張り応力層１２０と圧縮応力層１２２の両方は真性応力窒化珪素（Ｓｉ３Ｎ４）を含むことができる。しかし、好ましい一実施形態では、圧縮応力層１２２は、高密度プラズマ（ＨＤＰ）窒化珪素（Ｓｉ３Ｎ４）、すなわち高密度プラズマ堆積プロセスを使用して形成された窒化珪素を含む。好ましい一実施形態では、圧縮応力層を形成するステップは、次の条件を使用して窒化珪素のＨＤＰ堆積を行うことを含む。すなわち、ほぼ５０ｍＴｏｒｒの圧力、ほぼ２００標準立方センチメートル（ｓｃｃｍ）のアルゴン（Ａｒ）、ほぼ１００ｓｃｃｍのシラン（ＳｉＨ４）、ほぼ３００ｓｃｃｍの窒素（Ｎ２）、ほぼ０〜１５００Ｗの無線周波（ＲＦ）バイアス・パワーおよびほぼ２０００Ｗ〜４５００ＷのＲＦ電源パワー。したがって、圧縮応力層１２２は、２ＳＭＴの実現を可能にする高応力窒化珪素を含む。というのは、以下で説明するが、窒化珪素は、後のアニールするステップ中にｐＦＥＴ１０６の部分に応力が記憶されるように、圧縮応力（全部の、または部分の）の維持を可能にするからである。
この形成するステップは多くのやり方で行うことができるが、そのうちの２つの例示実施形態だけを本明細書で説明する。図３〜６は、２つの例示の実施形態を示す。第１の随意の準備ステップは、図３に示すように、例えば二酸化珪素（ＳｉＯ２）のエッチング停止層１１８を形成することを含む（図３だけに透視で示す）。次に、図３に示す第１のサブステップは、半導体デバイス１００の上に第１の応力層１３０を形成することを含む。以下で説明するように、第１の応力層１３０は、引っ張り応力層１２０（図２）か圧縮応力層１２２（図２）のどちらであってもよい。しかし、図３に示すように、第１の応力層１３０は、真性引っ張り応力窒化珪素を含む。同じく図３に示す第２のサブステップは、第１の応力層１３０の上にエッチング停止層１３２を形成することを含む。エッチング停止層１３２は、二酸化珪素（ＳｉＯ２）のような現在知られているまたは後に開発されるどんなエッチング停止材料も含むことができる。次に、また図３に示すように、ＦＥＴの一方を露出させるために、ｎＦＥＴ１０４およびｐＦＥＴ１０６のうちの第１のもの（図示のようにｐＦＥＴ１０６）の上の第１の応力層１３０およびエッチング停止層１３２が除去される。エッチング１３８は、パターン形成されたマスク１３６（透視で示す）および使用された材料に対しての任意の従来ドライ・エッチング化学の使用を含むことができる。図４は結果として得られた構造を示し、露出されたｐＦＥＴ１０６を含む。
次に、図５に示すように、第２の応力層１４０が半導体デバイス１００の上に形成される。図示のように、第２の応力層１４０はｐＦＥＴ１０６の上に形成され、したがって、上述の高密度圧縮応力窒化珪素を含む。他の一実施形態では、次のステップは、以下で説明するが、アニールするステップより前にｎＦＥＴ１０４の上の第２の応力層１４０を除去することを含むことができる。除去するステップは、パターン形成されたマスク１４６（透視で示す）および使用された材料に対する任意の従来ドライ・エッチング１４４の使用を含むことができる。図６は、結果として得られた構造を示す。第２の応力層１４０が除去されない場合、第１の応力層１３０で与えられた応力のいくらかの低下が存在する可能性があるが、この低下は最小限であることを認めるべきである。
他の実施形態では、上述のステップを切り換えることができる。すなわち、形成するステップは、半導体デバイス１００の上に圧縮応力層１２２を形成すること、圧縮応力層の上にエッチング停止層１３２を形成すること、ｎＦＥＴ１０４の上の圧縮応力層１２２およびエッチング停止層１３２を除去すること、および、半導体デバイス１００の上に引っ張り応力層１２０を形成することを含むことができる。上述の実施形態のように、アニールするステップより前にｐＦＥＴ１０６の上の引っ張り応力層１２０を随意に除去することができ、これは以下で説明する。引っ張り応力層１２０が除去されない場合、圧縮応力層１２２で与えられた応力のいくらかの低下が存在する可能性があるが、この低下は最小限であることを認めるべきである。
また、図６は、本方法の一実施形態に従った第２のステップを示し、このステップは、半導体デバイス１００に応力を記憶するためのアニール１５０を含む。アニール１５０は、好ましくは、ほぼ４００℃以上でほぼ１２００℃以下の温度を使用することを含む。アニール温度は、デバイス１００が応力層１２０、１２２からの応力を記憶することができ、かつｐＦＥＴ１０６の部分にかかる圧縮応力を失わないように最適化される。これによって、ｐＦＥＴにかかる中性または引っ張り応力がもたらされる。例えば、ほぼ−１．８ＧＰａ／ｃｍ２の応力の状態で形成された１つの従来プラズマ増速化学蒸着（ＰＥＣＶＤ）圧縮性窒化珪素は、アニール後にほぼ０．０４ＧＰａ／ｃｍ２に、すなわち引っ張り応力に低下する。対照的に、一実施形態では、本発明に従ったＨＤＰ圧縮応力窒化珪素は、ほぼ−３．０ＧＰａ／ｃｍ２の状態で形成され、これは−１００ＭＰａ／ｃｍ２もの応力をもたらし、したがって圧縮応力を維持する。一実施形態では、圧縮応力は、ほぼ−１ＧＰａ／ｃｍ２の範囲であってもよい。
図７は、応力層１２０、１２２およびエッチング停止層１３２を除去することを含んだ第３のステップを示す。この除去するステップ１４８は、ウェット・エッチング、ドライ・エッチング、またはそれらの組合せを含むことができる。例えば、エッチング停止層１３２を除去するためのウェットまたはドライ・エッチング、それから窒化珪素応力層を除去するための熱燐酸を使用するウェット剥離。図７は、また、その一部例えばゲート導体２１４または拡散領域２１６あるいはその両方に記憶された引っ張り応力２６０を有するｎＦＥＴ２０４と、その一部例えばゲート導体２２０または拡散領域２２２あるいはその両方に記憶された圧縮応力２６２を有するｐＦＥＴ２０６とを含んだ、本発明に従った半導体デバイス２００を示す。
本発明の様々な態様についての前記の説明は、例示と説明の目的のために示した。網羅的である意図でなく、または本発明を開示されたまさにその形に限定する意図でなく、明らかに、多くの修正物および変形物が可能である。当業者に明らかである可能性のあるそのような修正物および変形物は、添付の特許請求の範囲で定義されるような本発明の範囲内に含まれる意図である。
１００ 半導体デバイス
１０４ ｎＦＥＴ
１０６ ｐＦＥＴ
１１８ エッチング停止層
１２０ 引っ張り応力層
１２２ 圧縮応力層
１３０ 第１の応力層
１４０ 第２の応力層
１３２ エッチング停止層
１４４ ドライ・エッチング
１５０ アニール
２００ 半導体デバイス
２０４ ｎＦＥＴ
２０６ ｐＦＥＴ
２６０ 引っ張り応力
２６２ 圧縮応力
１０４ ｎＦＥＴ
１０６ ｐＦＥＴ
１１８ エッチング停止層
１２０ 引っ張り応力層
１２２ 圧縮応力層
１３０ 第１の応力層
１４０ 第２の応力層
１３２ エッチング停止層
１４４ ドライ・エッチング
１５０ アニール
２００ 半導体デバイス
２０４ ｎＦＥＴ
２０６ ｐＦＥＴ
２６０ 引っ張り応力
２６２ 圧縮応力
Claims (13)
- ｎＦＥＴおよびｐＦＥＴを含んだ半導体デバイスに２つの応力を記憶させるための方法であって、
前記半導体デバイスの上に第１の応力層を形成するステップと、
前記第１の応力層の上にエッチング停止層を形成するステップと、
前記ｎＦＥＴおよび前記ｐＦＥＴのうちの一方の上の前記第１の応力層および前記エッチング停止層を除去するステップと、
前記半導体デバイスの上に第２の応力層を形成するステップとを含み、前記ｐＦＥＴの上の応力層が圧縮応力窒化珪素を含むものであり、さらに、
前記半導体デバイスに応力を記憶するようにアニールするステップと、
前記第１および第２の応力層、および前記エッチング停止層を除去するステップとを含む方法。 - 前記圧縮応力窒化珪素が、高密度プラズマ（ＨＤＰ）窒化珪素を含む、請求項１に記載の方法。
- 前記第１の応力層を形成するステップより前に追加のエッチング停止層を堆積するステップをさらに含む、請求項１に記載の方法。
- 前記圧縮応力窒化珪素が、前記アニールするステップの後で−１００ＭＰａ／ｃｍ２の応力を有している、請求項１に記載の方法。
- 前記アニールするステップが、４００℃以上で１２００℃以下の温度を使用することを含む、請求項１に記載の方法。
- 前記アニールするステップより前に前記ｎＦＥＴおよび前記ｐＦＥＴのうちの他方の上の前記第２の応力層を除去するステップをさらに含む、請求項１に記載の方法。
- 前記ｎＦＥＴおよび前記ｐＦＥＴのうちの前記一方が前記ｎＦＥＴであり、前記第１の応力層が、真性引っ張り応力材料を含み、そして前記第２の応力層が、前記圧縮応力窒化珪素を含む、請求項１に記載の方法。
- 各応力層が、窒化珪素を含む、請求項１に記載の方法。
- 前記エッチング停止層が、二酸化珪素を含む、請求項１に記載の方法。
- ｎＦＥＴおよびｐＦＥＴを含んだ半導体デバイスに２つの応力を記憶させるための方法であって、
前記ｎＦＥＴの上に引っ張り応力層を、前記ｐＦＥＴの上に圧縮応力層を形成するステップであって、前記圧縮応力層が、後のアニール中に少なくとも部分圧縮応力を維持する高応力膜を含むものであるステップと、
前記半導体デバイスに応力を記憶するようにアニールするステップと、
前記圧縮応力層および引っ張り応力層を除去するステップとを含む方法。 - 前記圧縮応力層を形成するステップが、次の条件、５０ｍＴｏｒｒの圧力、２００標準立方センチメートル（ｓｃｃｍ）のアルゴン（Ａｒ）、１００ｓｃｃｍのシラン（ＳｉＨ４）、３００ｓｃｃｍの窒素（Ｎ２）、０〜１５００Ｗの無線周波（ＲＦ）バイアス・パワーおよび２０００Ｗ〜４５００ＷのＲＦ電源パワーを使用して、窒化珪素の高密度プラズマ（ＨＤＰ）堆積を行うことを含む、請求項１０に記載の方法。
- その一部に記憶された引っ張り応力を有するｎＦＥＴと、
その一部に記憶された圧縮応力を有するｐＦＥＴとを備える半導体デバイス。 - 前記ｐＦＥＴが、圧縮性高密度プラズマ（ＨＤＰ）窒化珪素層において記憶された圧縮応力を有する、請求項１２に記載の半導体デバイス。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/164,114 US7785950B2 (en) | 2005-11-10 | 2005-11-10 | Dual stress memory technique method and related structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007134718A true JP2007134718A (ja) | 2007-05-31 |
Family
ID=38004289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006303401A Pending JP2007134718A (ja) | 2005-11-10 | 2006-11-08 | 半導体デバイスでの２応力記憶技術 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7785950B2 (ja) |
| JP (1) | JP2007134718A (ja) |
| KR (1) | KR100735533B1 (ja) |
| CN (1) | CN100570860C (ja) |
| SG (3) | SG151256A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009538002A (ja) * | 2006-05-19 | 2009-10-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 圧縮窒化物膜及びその製造方法 |
| JP2010232662A (ja) * | 2009-03-27 | 2010-10-14 | Internatl Business Mach Corp <Ibm> | 半導体デバイス内の歪みを正規化する方法及び歪みが正規化された半導体デバイス |
| JP2012504345A (ja) * | 2008-09-29 | 2012-02-16 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 高応力下にあるチャネルを有するｍｏｓデバイスを製造するための方法 |
| US8242027B2 (en) | 2008-02-25 | 2012-08-14 | Renesas Electronics Corporation | Semiconductor device manufacturing method |
| JP5276437B2 (ja) * | 2006-05-31 | 2013-08-28 | 東京エレクトロン株式会社 | 窒化珪素膜の形成方法、半導体装置の製造方法、およびプラズマｃｖｄ装置 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1684246B (zh) * | 2004-03-30 | 2010-05-12 | 三星电子株式会社 | 低噪声和高性能电路以及制造方法 |
| US7785950B2 (en) | 2005-11-10 | 2010-08-31 | International Business Machines Corporation | Dual stress memory technique method and related structure |
| US7332447B2 (en) * | 2005-11-24 | 2008-02-19 | United Microelectronics Corp. | Method of forming a contact |
| US7678630B2 (en) * | 2006-02-15 | 2010-03-16 | Infineon Technologies Ag | Strained semiconductor device and method of making same |
| JP4899085B2 (ja) * | 2006-03-03 | 2012-03-21 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| JP5017958B2 (ja) * | 2006-08-08 | 2012-09-05 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7632729B2 (en) * | 2006-09-27 | 2009-12-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for semiconductor device performance enhancement |
| US7795644B2 (en) * | 2007-01-04 | 2010-09-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuits with stress memory effect and fabrication methods thereof |
| US7759207B2 (en) * | 2007-03-21 | 2010-07-20 | Chartered Semiconductor Manufacturing Ltd. | Integrated circuit system employing stress memorization transfer |
| US20080237734A1 (en) * | 2007-03-29 | 2008-10-02 | United Microelectronics Corp. | Complementary metal-oxide-semiconductor transistor and method of fabricating the same |
| US7611939B2 (en) * | 2007-05-07 | 2009-11-03 | Texas Instruments Incorporated | Semiconductor device manufactured using a laminated stress layer |
| US7834399B2 (en) | 2007-06-05 | 2010-11-16 | International Business Machines Corporation | Dual stress memorization technique for CMOS application |
| US7741168B2 (en) * | 2007-07-25 | 2010-06-22 | Sematech, Inc. | Systems and methods for fabricating nanometric-scale semiconductor devices with dual-stress layers using double-stress oxide/nitride stacks |
| US20090050972A1 (en) * | 2007-08-20 | 2009-02-26 | Richard Lindsay | Strained Semiconductor Device and Method of Making Same |
| US8871587B2 (en) * | 2008-07-21 | 2014-10-28 | Texas Instruments Incorporated | Complementary stress memorization technique layer method |
| US8969969B2 (en) | 2009-03-20 | 2015-03-03 | International Business Machines Corporation | High threshold voltage NMOS transistors for low power IC technology |
| US8039349B2 (en) * | 2009-07-30 | 2011-10-18 | Globalfoundries Inc. | Methods for fabricating non-planar semiconductor devices having stress memory |
| CN102054769B (zh) * | 2009-10-29 | 2013-03-27 | 中芯国际集成电路制造(上海)有限公司 | 互补型金属氧化物半导体结构的形成方法 |
| CN102194749B (zh) * | 2010-03-11 | 2013-06-12 | 中芯国际集成电路制造(上海)有限公司 | 制作互补型金属氧化物半导体器件的方法 |
| KR20120023968A (ko) | 2010-09-03 | 2012-03-14 | 삼성전자주식회사 | 트랜지스터 형성 방법, 상보형 트랜지스터 형성 방법 및 이를 이용한 반도체 소자 제조 방법 |
| CN102446761B (zh) * | 2010-09-30 | 2015-07-15 | 中国科学院微电子研究所 | 半导体结构的制造方法 |
| US9202913B2 (en) | 2010-09-30 | 2015-12-01 | Institute of Microelectronics, Chinese Academy of Sciences | Method for manufacturing semiconductor structure |
| US8535999B2 (en) | 2010-10-12 | 2013-09-17 | International Business Machines Corporation | Stress memorization process improvement for improved technology performance |
| CN102456626B (zh) * | 2010-10-20 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | 基于双应力薄膜技术的半导体器件的制作方法 |
| CN102468160A (zh) * | 2010-11-03 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 利用应力记忆技术提高nfet窄沟道效应的方法 |
| US8216928B1 (en) | 2011-01-26 | 2012-07-10 | GlobalFoundries, Inc. | Methods for fabricating semiconductor devices having local contacts |
| CN102420119B (zh) * | 2011-04-29 | 2013-06-26 | 上海华力微电子有限公司 | 一种增强应力记忆效应的栅多晶硅刻蚀方法 |
| KR20120136672A (ko) | 2011-06-09 | 2012-12-20 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| CN102456565A (zh) * | 2011-08-29 | 2012-05-16 | 上海华力微电子有限公司 | 一种预防在双应力氮化硅工艺中光阻失效的方法 |
| CN102446722A (zh) * | 2011-08-29 | 2012-05-09 | 上海华力微电子有限公司 | 一种预防在双应力氮化硅工艺中光阻失效的方法 |
| CN103094108B (zh) * | 2011-10-29 | 2015-12-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
| CN103183307B (zh) * | 2011-12-28 | 2016-04-20 | 中国科学院微电子研究所 | 张应力LPCVD SiO2膜的制造方法 |
| CN102709178B (zh) * | 2012-05-22 | 2015-08-19 | 上海华力微电子有限公司 | 一种形成双应力层氮化硅薄膜的方法 |
| CN103474350A (zh) * | 2012-06-06 | 2013-12-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN103839800A (zh) * | 2012-11-20 | 2014-06-04 | 中国科学院微电子研究所 | 氮化硅制造方法 |
| CN103107236B (zh) * | 2012-12-06 | 2016-05-04 | 杭州赛昂电力有限公司 | 异质结太阳能电池及其制作方法 |
| CN103107239B (zh) * | 2012-12-06 | 2016-08-31 | 杭州赛昂电力有限公司 | 异质结太阳能电池及其制作方法 |
| CN103107234B (zh) * | 2012-12-06 | 2016-03-23 | 杭州赛昂电力有限公司 | 异质结太阳能电池及其制作方法 |
| CN103700631A (zh) * | 2013-11-29 | 2014-04-02 | 上海华力微电子有限公司 | 无结mos fet器件的制备方法 |
| US9368627B2 (en) | 2014-09-11 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
| CN104733391A (zh) * | 2015-03-31 | 2015-06-24 | 上海华力微电子有限公司 | 半导体器件的制造方法 |
| KR102426960B1 (ko) * | 2015-10-15 | 2022-08-01 | 주식회사 테스 | 플라즈마를 이용하여 실리콘 산화막을 형성하는 방법 |
| US9941211B1 (en) | 2017-03-24 | 2018-04-10 | International Business Machines Corporation | Reducing metallic interconnect resistivity through application of mechanical strain |
| KR102414957B1 (ko) | 2018-06-15 | 2022-06-29 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
Family Cites Families (90)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3602841A (en) | 1970-06-18 | 1971-08-31 | Ibm | High frequency bulk semiconductor amplifiers and oscillators |
| US4853076A (en) | 1983-12-29 | 1989-08-01 | Massachusetts Institute Of Technology | Semiconductor thin films |
| US4665415A (en) | 1985-04-24 | 1987-05-12 | International Business Machines Corporation | Semiconductor device with hole conduction via strained lattice |
| ATE59917T1 (de) | 1985-09-13 | 1991-01-15 | Siemens Ag | Integrierte bipolar- und komplementaere mostransistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung. |
| JPS6476755A (en) | 1987-09-18 | 1989-03-22 | Hitachi Ltd | Semiconductor device |
| US4958213A (en) | 1987-12-07 | 1990-09-18 | Texas Instruments Incorporated | Method for forming a transistor base region under thick oxide |
| US5354695A (en) | 1992-04-08 | 1994-10-11 | Leedy Glenn J | Membrane dielectric isolation IC fabrication |
| US5459346A (en) | 1988-06-28 | 1995-10-17 | Ricoh Co., Ltd. | Semiconductor substrate with electrical contact in groove |
| US5006913A (en) | 1988-11-05 | 1991-04-09 | Mitsubishi Denki Kabushiki Kaisha | Stacked type semiconductor device |
| US5108843A (en) | 1988-11-30 | 1992-04-28 | Ricoh Company, Ltd. | Thin film semiconductor and process for producing the same |
| US4952524A (en) | 1989-05-05 | 1990-08-28 | At&T Bell Laboratories | Semiconductor device manufacture including trench formation |
| US5310446A (en) | 1990-01-10 | 1994-05-10 | Ricoh Company, Ltd. | Method for producing semiconductor film |
| US5060030A (en) | 1990-07-18 | 1991-10-22 | Raytheon Company | Pseudomorphic HEMT having strained compensation layer |
| US5081513A (en) | 1991-02-28 | 1992-01-14 | Xerox Corporation | Electronic device with recovery layer proximate to active layer |
| US5371399A (en) | 1991-06-14 | 1994-12-06 | International Business Machines Corporation | Compound semiconductor having metallic inclusions and devices fabricated therefrom |
| US5134085A (en) | 1991-11-21 | 1992-07-28 | Micron Technology, Inc. | Reduced-mask, split-polysilicon CMOS process, incorporating stacked-capacitor cells, for fabricating multi-megabit dynamic random access memories |
| US5391510A (en) | 1992-02-28 | 1995-02-21 | International Business Machines Corporation | Formation of self-aligned metal gate FETs using a benignant removable gate material during high temperature steps |
| US6008126A (en) | 1992-04-08 | 1999-12-28 | Elm Technology Corporation | Membrane dielectric isolation IC fabrication |
| US5561302A (en) | 1994-09-26 | 1996-10-01 | Motorola, Inc. | Enhanced mobility MOSFET device and method |
| US5670798A (en) | 1995-03-29 | 1997-09-23 | North Carolina State University | Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same |
| US5679965A (en) | 1995-03-29 | 1997-10-21 | North Carolina State University | Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same |
| US5557122A (en) | 1995-05-12 | 1996-09-17 | Alliance Semiconductors Corporation | Semiconductor electrode having improved grain structure and oxide growth properties |
| KR100213196B1 (ko) | 1996-03-15 | 1999-08-02 | 윤종용 | 트렌치 소자분리 |
| US6403975B1 (en) | 1996-04-09 | 2002-06-11 | Max-Planck Gesellschaft Zur Forderung Der Wissenschafteneev | Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates |
| US5880040A (en) | 1996-04-15 | 1999-03-09 | Macronix International Co., Ltd. | Gate dielectric based on oxynitride grown in N2 O and annealed in NO |
| US5861651A (en) | 1997-02-28 | 1999-01-19 | Lucent Technologies Inc. | Field effect devices and capacitors with improved thin film dielectrics and method for making same |
| US5940736A (en) | 1997-03-11 | 1999-08-17 | Lucent Technologies Inc. | Method for forming a high quality ultrathin gate oxide layer |
| US6309975B1 (en) | 1997-03-14 | 2001-10-30 | Micron Technology, Inc. | Methods of making implanted structures |
| US6025280A (en) | 1997-04-28 | 2000-02-15 | Lucent Technologies Inc. | Use of SiD4 for deposition of ultra thin and controllable oxides |
| US5960297A (en) | 1997-07-02 | 1999-09-28 | Kabushiki Kaisha Toshiba | Shallow trench isolation structure and method of forming the same |
| JP3139426B2 (ja) | 1997-10-15 | 2001-02-26 | 日本電気株式会社 | 半導体装置 |
| US6066545A (en) | 1997-12-09 | 2000-05-23 | Texas Instruments Incorporated | Birdsbeak encroachment using combination of wet and dry etch for isolation nitride |
| US6274421B1 (en) | 1998-01-09 | 2001-08-14 | Sharp Laboratories Of America, Inc. | Method of making metal gate sub-micron MOS transistor |
| KR100275908B1 (ko) | 1998-03-02 | 2000-12-15 | 윤종용 | 집적 회로에 트렌치 아이솔레이션을 형성하는방법 |
| US6165383A (en) | 1998-04-10 | 2000-12-26 | Organic Display Technology | Useful precursors for organic electroluminescent materials and devices made from such materials |
| US6361885B1 (en) | 1998-04-10 | 2002-03-26 | Organic Display Technology | Organic electroluminescent materials and device made from such materials |
| US5989978A (en) | 1998-07-16 | 1999-11-23 | Chartered Semiconductor Manufacturing, Ltd. | Shallow trench isolation of MOSFETS with reduced corner parasitic currents |
| JP4592837B2 (ja) | 1998-07-31 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6319794B1 (en) | 1998-10-14 | 2001-11-20 | International Business Machines Corporation | Structure and method for producing low leakage isolation devices |
| US6235598B1 (en) | 1998-11-13 | 2001-05-22 | Intel Corporation | Method of using thick first spacers to improve salicide resistance on polysilicon gates |
| US6117722A (en) | 1999-02-18 | 2000-09-12 | Taiwan Semiconductor Manufacturing Company | SRAM layout for relaxing mechanical stress in shallow trench isolation technology and method of manufacture thereof |
| US6255169B1 (en) | 1999-02-22 | 2001-07-03 | Advanced Micro Devices, Inc. | Process for fabricating a high-endurance non-volatile memory device |
| US6284626B1 (en) | 1999-04-06 | 2001-09-04 | Vantis Corporation | Angled nitrogen ion implantation for minimizing mechanical stress on side walls of an isolation trench |
| US6656822B2 (en) | 1999-06-28 | 2003-12-02 | Intel Corporation | Method for reduced capacitance interconnect system using gaseous implants into the ILD |
| US6281532B1 (en) | 1999-06-28 | 2001-08-28 | Intel Corporation | Technique to obtain increased channel mobilities in NMOS transistors by gate electrode engineering |
| US6228694B1 (en) | 1999-06-28 | 2001-05-08 | Intel Corporation | Method of increasing the mobility of MOS transistors by use of localized stress regions |
| US6362082B1 (en) | 1999-06-28 | 2002-03-26 | Intel Corporation | Methodology for control of short channel effects in MOS transistors |
| KR100332108B1 (ko) | 1999-06-29 | 2002-04-10 | 박종섭 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
| TW426940B (en) | 1999-07-30 | 2001-03-21 | United Microelectronics Corp | Manufacturing method of MOS field effect transistor |
| US6483171B1 (en) | 1999-08-13 | 2002-11-19 | Micron Technology, Inc. | Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same |
| US6284623B1 (en) | 1999-10-25 | 2001-09-04 | Peng-Fei Zhang | Method of fabricating semiconductor devices using shallow trench isolation with reduced narrow channel effect |
| US6372291B1 (en) * | 1999-12-23 | 2002-04-16 | Applied Materials, Inc. | In situ deposition and integration of silicon nitride in a high density plasma reactor |
| US6476462B2 (en) | 1999-12-28 | 2002-11-05 | Texas Instruments Incorporated | MOS-type semiconductor device and method for making same |
| US6221735B1 (en) | 2000-02-15 | 2001-04-24 | Philips Semiconductors, Inc. | Method for eliminating stress induced dislocations in CMOS devices |
| US6531369B1 (en) | 2000-03-01 | 2003-03-11 | Applied Micro Circuits Corporation | Heterojunction bipolar transistor (HBT) fabrication using a selectively deposited silicon germanium (SiGe) |
| US6368931B1 (en) | 2000-03-27 | 2002-04-09 | Intel Corporation | Thin tensile layers in shallow trench isolation and method of making same |
| US6881665B1 (en) * | 2000-08-09 | 2005-04-19 | Advanced Micro Devices, Inc. | Depth of focus (DOF) for trench-first-via-last (TFVL) damascene processing with hard mask and low viscosity photoresist |
| US6493497B1 (en) | 2000-09-26 | 2002-12-10 | Motorola, Inc. | Electro-optic structure and process for fabricating same |
| US6501121B1 (en) | 2000-11-15 | 2002-12-31 | Motorola, Inc. | Semiconductor structure |
| KR100767950B1 (ko) * | 2000-11-22 | 2007-10-18 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
| US7312485B2 (en) | 2000-11-29 | 2007-12-25 | Intel Corporation | CMOS fabrication process utilizing special transistor orientation |
| US6563152B2 (en) | 2000-12-29 | 2003-05-13 | Intel Corporation | Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel |
| US20020086497A1 (en) | 2000-12-30 | 2002-07-04 | Kwok Siang Ping | Beaker shape trench with nitride pull-back for STI |
| US6265317B1 (en) | 2001-01-09 | 2001-07-24 | Taiwan Semiconductor Manufacturing Company | Top corner rounding for shallow trench isolation |
| US6403486B1 (en) | 2001-04-30 | 2002-06-11 | Taiwan Semiconductor Manufacturing Company | Method for forming a shallow trench isolation |
| US6531740B2 (en) | 2001-07-17 | 2003-03-11 | Motorola, Inc. | Integrated impedance matching and stability network |
| US6498358B1 (en) | 2001-07-20 | 2002-12-24 | Motorola, Inc. | Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating |
| US6908810B2 (en) | 2001-08-08 | 2005-06-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of preventing threshold voltage of MOS transistor from being decreased by shallow trench isolation formation |
| JP2003060076A (ja) | 2001-08-21 | 2003-02-28 | Nec Corp | 半導体装置及びその製造方法 |
| JP2005504436A (ja) | 2001-09-21 | 2005-02-10 | アンバーウェーブ システムズ コーポレイション | 画定された不純物勾配を有するひずみ材料層を使用する半導体構造、およびその構造を製作するための方法。 |
| US20030057184A1 (en) | 2001-09-22 | 2003-03-27 | Shiuh-Sheng Yu | Method for pull back SiN to increase rounding effect in a shallow trench isolation process |
| US6656798B2 (en) | 2001-09-28 | 2003-12-02 | Infineon Technologies, Ag | Gate processing method with reduced gate oxide corner and edge thinning |
| US6635506B2 (en) | 2001-11-07 | 2003-10-21 | International Business Machines Corporation | Method of fabricating micro-electromechanical switches on CMOS compatible substrates |
| US6461936B1 (en) | 2002-01-04 | 2002-10-08 | Infineon Technologies Ag | Double pullback method of filling an isolation trench |
| US6621392B1 (en) | 2002-04-25 | 2003-09-16 | International Business Machines Corporation | Micro electromechanical switch having self-aligned spacers |
| US6717216B1 (en) | 2002-12-12 | 2004-04-06 | International Business Machines Corporation | SOI based field effect transistor having a compressive film in undercut area under the channel and a method of making the device |
| US6974981B2 (en) * | 2002-12-12 | 2005-12-13 | International Business Machines Corporation | Isolation structures for imposing stress patterns |
| US20050156208A1 (en) * | 2003-09-30 | 2005-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device having multiple silicide types and a method for its fabrication |
| US6977194B2 (en) * | 2003-10-30 | 2005-12-20 | International Business Machines Corporation | Structure and method to improve channel mobility by gate electrode stress modification |
| US6939814B2 (en) | 2003-10-30 | 2005-09-06 | International Business Machines Corporation | Increasing carrier mobility in NFET and PFET transistors on a common wafer |
| US6982196B2 (en) * | 2003-11-04 | 2006-01-03 | International Business Machines Corporation | Oxidation method for altering a film structure and CMOS transistor structure formed therewith |
| US7052946B2 (en) * | 2004-03-10 | 2006-05-30 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for selectively stressing MOSFETs to improve charge carrier mobility |
| DE102004052578B4 (de) * | 2004-10-29 | 2009-11-26 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Erzeugen einer unterschiedlichen mechanischen Verformung in unterschiedlichen Kanalgebieten durch Bilden eines Ätzstoppschichtstapels mit unterschiedlich modifizierter innerer Spannung |
| US7271110B2 (en) * | 2005-01-05 | 2007-09-18 | Chartered Semiconductor Manufacturing, Ltd. | High density plasma and bias RF power process to make stable FSG with less free F and SiN with less H to enhance the FSG/SiN integration reliability |
| US7396724B2 (en) * | 2005-03-31 | 2008-07-08 | International Business Machines Corporation | Dual-hybrid liner formation without exposing silicide layer to photoresist stripping chemicals |
| US20070010073A1 (en) * | 2005-07-06 | 2007-01-11 | Chien-Hao Chen | Method of forming a MOS device having a strained channel region |
| US20070018252A1 (en) * | 2005-07-21 | 2007-01-25 | International Business Machines Corporation | Semiconductor device containing high performance p-mosfet and/or n-mosfet and method of fabricating the same |
| US7470943B2 (en) * | 2005-08-22 | 2008-12-30 | International Business Machines Corporation | High performance MOSFET comprising a stressed gate metal silicide layer and method of fabricating the same |
| US20070075360A1 (en) * | 2005-09-30 | 2007-04-05 | Alpha &Omega Semiconductor, Ltd. | Cobalt silicon contact barrier metal process for high density semiconductor power devices |
| US7785950B2 (en) | 2005-11-10 | 2010-08-31 | International Business Machines Corporation | Dual stress memory technique method and related structure |
-
2005
- 2005-11-10 US US11/164,114 patent/US7785950B2/en not_active Expired - Fee Related
-
2006
- 2006-08-08 KR KR1020060074829A patent/KR100735533B1/ko active IP Right Grant
- 2006-09-15 SG SG200901689-0A patent/SG151256A1/en unknown
- 2006-09-15 SG SG200606456-2A patent/SG132585A1/en unknown
- 2006-11-08 JP JP2006303401A patent/JP2007134718A/ja active Pending
- 2006-11-08 SG SG200607711-9A patent/SG132607A1/en unknown
- 2006-11-09 CN CNB2006101463928A patent/CN100570860C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009538002A (ja) * | 2006-05-19 | 2009-10-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 圧縮窒化物膜及びその製造方法 |
| JP5276437B2 (ja) * | 2006-05-31 | 2013-08-28 | 東京エレクトロン株式会社 | 窒化珪素膜の形成方法、半導体装置の製造方法、およびプラズマｃｖｄ装置 |
| US8242027B2 (en) | 2008-02-25 | 2012-08-14 | Renesas Electronics Corporation | Semiconductor device manufacturing method |
| JP2012504345A (ja) * | 2008-09-29 | 2012-02-16 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 高応力下にあるチャネルを有するｍｏｓデバイスを製造するための方法 |
| JP2010232662A (ja) * | 2009-03-27 | 2010-10-14 | Internatl Business Mach Corp <Ibm> | 半導体デバイス内の歪みを正規化する方法及び歪みが正規化された半導体デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1971882A (zh) | 2007-05-30 |
| SG151256A1 (en) | 2009-04-30 |
| US7785950B2 (en) | 2010-08-31 |
| SG132585A1 (en) | 2007-06-28 |
| KR20070050341A (ko) | 2007-05-15 |
| KR100735533B1 (ko) | 2007-07-04 |
| SG132607A1 (en) | 2007-06-28 |
| US20070105299A1 (en) | 2007-05-10 |
| CN100570860C (zh) | 2009-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007134718A (ja) | 半導体デバイスでの２応力記憶技術 | |
| KR101063360B1 (ko) | 게이트 및 채널에 변형을 유도하여 ｃｍｏｓ 트랜지스터성능을 향상시키는 방법 | |
| JP4937253B2 (ja) | コンタクト絶縁層および異なる特性を有するシリサイド領域を形成するための技法 | |
| US7566606B2 (en) | Methods of fabricating semiconductor devices having strained dual channel layers | |
| US7214972B2 (en) | Strained silicon-channel MOSFET using a damascene gate process | |
| US20060281265A1 (en) | Selective nitridation of gate oxides | |
| US7977194B2 (en) | Method for fabricating semiconductor device with fully silicided gate electrode | |
| US20080286916A1 (en) | Methods of stressing transistor channel with replaced gate | |
| JP5559639B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006507681A (ja) | 歪みＦｉｎＦＥＴＣＭＯＳデバイス構造 | |
| US20070020828A1 (en) | Method for manufacturing semiconductor apparatus and the semiconductor apparatus | |
| KR101197464B1 (ko) | 반도체 장치의 제조 방법 | |
| JP5092340B2 (ja) | 半導体装置及びその製造方法 | |
| JP4558841B2 (ja) | 簡単化されたデュアル応力ライナ構成を用いる向上した性能をもつ半導体構造体 | |
| US20070158753A1 (en) | Semiconductor device structure having low and high performance devices of same conductive type on same substrate | |
| US7534674B2 (en) | Method of making a semiconductor device with a stressor | |
| JP2007005627A (ja) | 半導体装置の製造方法 | |
| JP2008053638A (ja) | 半導体素子及びその製造方法 | |
| JP2007165532A (ja) | 半導体装置の製造方法 | |
| EP2238615B1 (en) | A method for fabricating a dual-orientation group-iv semiconductor substrate | |
| KR20100078341A (ko) | 반도체 소자의 제조 방법 | |
| JP2007142104A (ja) | 半導体装置およびその製造方法 | |
| JP5194743B2 (ja) | 半導体装置の製造方法 |