JP2005322942A - プログラマブルメタライゼーションセル構造およびその作製方法 - Google Patents

Abstract

【課題】 製造が簡単で安価な読出し／書込みメモリ技術およびデバイスを提供する。
【解決手段】 プログラマブルメタライゼーションセルであって、金属イオンが内部に配された高速イオン導電体材料で形成された本体と、該材料本体上に配置された複数の導電電極とを有し、該電極が、該電極のうちの２つの電極間に第１の電圧が印加されるように構成され、該第１の電圧が印加されている間に該２つの電極のうちの負極から該２つのうちの電極の正極に向かって金属デンドライトを成長させることによって、該セルをプログラムするプラグラマブルメタライゼーションセル。
【選択図】図１Ａ

Description

本発明は、一般に、高速イオン導電体と、複数の電極と、高速イオン導電体の表面の電極間に形成される電圧制御金属構造体またはデンドライト(樹枝状晶)とを備えたプログラマブルメタライゼーションセル（ｐｒｏｇｒａｍｍａｂｌｅ ｍｅｔａｌｌｉｚａｔｉｏｎ ｃｅｌｌ）に関する。詳しくは、プログラマブルメタライゼーションセルを利用する、電子メモリ、プログラマブル抵抗器およびキャパシタ、集積光学デバイス、およびセンサなどのデバイスに関する。

(メモリデバイス）
メモリデバイスは電子システムおよびコンピュータで使用され、情報を二進法データの形態で記憶する。これらのメモリデバイスには様々なタイプがあり、各タイプは様々な長所および短所を有する。

例えば、パーソナルコンピュータに見出され得るランダムアクセスメモリ（「ＲＡＭ」）は揮発性半導体メモリである。つまり、電源を切断または取り外すと、記憶されたデータは失われる。ダイナミックＲＡＭ（「ＤＲＡＭ」）は特に揮発性であり、記憶されたデータを維持するために２〜３マイクロ秒毎に「リフレッシュ」（すなわち、再充電）しなければならない。スタティックＲＡＭ（「ＳＲＡＭ」）は、電源が維持されている限り１回の書込み後データを保持し得る。しかし、電源が切断されると、データは失われる。従って、これらの揮発性メモリ構成では、情報は、システムへの電力がオフにされない場合に限って保持される。

ＣＤ−ＲＯＭは不揮発性メモリの１つの例である。ＣＤ−ＲＯＭは、長いオーディオおよびビデオセグメントを含むのに十分な大きさである。しかし、このメモリからは情報を読み出すだけであって、これに書き込むことはできない。従って、製造中にＣＤ−ＲＯＭがプログラミングされると、新しい情報で再プログラミングすることはできない。

磁気記憶デバイス（すなわち、フロッピー（登録商標）ディスク、ハードディスクおよび磁気テープ）などの他の記憶デバイス、および光ディスクなどの他のシステムは不揮発性であり、極めて大きな容量を有し、何回も再書込みを行うことができる。残念なことに、これらのメモリデバイスは物理的に大きく、衝撃／振動に敏感であり、高価な機械的な駆動装置を必要とし、また消費電力量が比較的大きい。これらの否定的な局面により、これらのメモリデバイスは、ラップトップおよび手のひらサイズのコンピュータならびにパーソナルデジタルアシスタント（「ＰＤＡ」）などの低電力の携帯型用途にとっては理想的ではない。

記憶された情報が規則的に変化する、小型で低電力の携帯型コンピュータシステムの数が急激に増大しているため、読出し／書込み半導体メモリが広く用いられるようになった。さらに、これらの携帯型システムは、電力がオフのときデータの記憶を必要とするため、不揮発性記憶デバイスが必要である。これらのコンピュータにおける最も簡単なプログラマブル半導体不揮発性メモリデバイスは、プログラマブル読み出し専用メモリ（「ＰＲＯＭ」）である。最も基本的なＰＲＯＭは可融性リンクアレイを用いる。ＰＲＯＭは一度プログラミングされると、再プログラミングはできない。これは、ライトワンスリードメニー（「ＷＯＲＭ」）メモリの１つの例である。消去可能ＰＲＯＭ（「ＥＰＲＯＭ」）は変更可能であるが、各再書込みの前に、紫外光への露光を含む消去ステップを行わなければならない。電気的消去可能なＰＲＯＭ（「ＥＥＰＲＯＭ」または「Ｅ^２ＰＲＯＭ」）は何度も書込みが可能であるため、これが従来の不揮発性半導体メモリの中で恐らく最も理想的なものである。別のタイプのＥＥＰＲＯＭであるフラッシュメモリは、低密度の従来のＥＥＰＲＯＭより容量は高いが、耐久性に欠ける。ＥＥＰＲＯＭに伴う１つの主要な問題は、これらが本来的に複雑であることである。これらのメモリデバイスで使用される浮遊ゲート記憶要素は製造が困難で、比較的多い量の半導体実装可能面積(real estate)を消費する。さらに、回路設計はデバイスをプログラミングするのに必要な高電圧に耐えるものでなければならない。これは、記憶容量のビット当たりのＥＥＰＲＯＭのコストが、他のデータ記憶手段に比べて極めて高いことを意味する。ＥＥＰＲＯＭの別の欠点は、これらは電源に接続せずにデータを保持し得るが、プログラミングするためには比較的多い電力量を必要とすることである。この電力ドレインは、バッテリによって電力を得るコンパクトな携帯型システムでは相当なものとなり得る。

最近、強誘電性材料に基づく別の不揮発性メモリ技術が大いに注目されている。残念なことに、このデータ記憶方法に関連する多くの問題が依然として存在し、これにより強誘電性材料の広範囲に亘る適用が妨げられている。これらの様々な問題としては、記憶特性が理想的ではないこと、製造が極めて困難であることが含まれる。

従って、上述の従来のデータ記憶デバイスに関連する様々な問題を考慮すると、本来的に製造が簡単で安価である読出し／書込みメモリ技術およびデバイスを有することが非常に望ましい。さらに、このメモリ技術は、高い記憶密度、不揮発性、および低い製造コストを提供する一方で、低電圧下で動作することによって、新世代の携帯型コンピュータデバイスの諸要件を満たさなければならない。

（プログラマブル受動素子および能動素子）
電子回路は、文字通り数百万個の素子部品を備え得る。これらの素子部品は概して２つの個別のカテゴリー、すなわち受動素子および能動素子に分けられる。抵抗器およびキャパシタなどの受動素子は、比較的一定である、これらに関連する電気値を有する。一方、トランジスタなどの能動素子の電気値は、電圧または電流が制御電極に印加されると変化するように設計される。

これら２つのタイプの素子は広範囲に使用されているため、受動素子および能動素子の機能の両方を行い得る低コストのデバイスを有することが非常に望ましい。例えば、抵抗および電気容量を変更することによって、印加信号に応答する能動素子として作用するデバイスであって、しかも同じデバイスが予めプログラミングされ得る（すなわち、プログラミングが完了した後、変化がデバイスによって「記憶」される）受動素子として作用するデバイスを持つことが非常に望ましい。このようなデバイスは、通信機器での同調回路からオーディオシステムのボリュームコントロールまで、多くの多様な適用において実現され得る。

（光学デバイス）
最近、ラップトップコンピュータ、高精細度テレビ（「ＨＤＴＶ」）、空間光変調器などのための表示デバイスなど、様々な光学デバイスに対して莫大な需要がある。例えば、光学セルを通る光の通路を妨害するシャッター、または走査入射ビームを画面または他のターゲットにまたはこれから外れて偏向させ得るミラーのような光学デバイスで利用され得る、低コストで製造性が高いデバイスを有することは、極めて望ましい。

（センサ）
紫外線放射および他の形態の放射への露光の測定は非常に重要である。何故なら、放射は、例えば、皮膚癌および個体への他の損傷の影響を促進すると考えられているからである。

従って、紫外線放射（１０^−７〜１０^−９メートル）、Ｘ線（１０^−９〜１０^−１１）およびガンマ線（１０^−１１〜１０^−１４）などの短波長放射のための低コストの波長センサまたはセンサアレイで使用され得る、製造性の高いデバイスを有することが望ましい。

メモリデバイス、プログラマブル抵抗器およびキャパシタデバイス、電気光学デバイス、およびセンサなどのデバイスが幅広く使用されているため、これらの様々な適用のすべてで実現され得る、低コストで製造が簡単なデバイスを有することがとりわけ非常に望ましい。

（発明の要旨）
本発明の例示的な実施形態によれば、プログラマブルメタライゼーションセル（「ＰＭＣ」）は、カルコゲニド−金属イオンなどの高速イオン導電体と、導電材料よりなり高速イオン導電体の表面に互いに一定の距離だけ離れて配置された少なくとも２つの電極（例えば、アノードおよびカソード）とを備える。本明細書で述べるカルコゲニド材料は、硫黄、セレンおよび／またはテルルを含むようなすべての化合物を含む。１つの好適な実施形態では、高速イオン導電体は、カルコゲニドとＩ族またはＩＩ族金属（最も好ましくは、三硫化二砒素−銀）を含み、アノードは銀を含み、カソードはアルミニウムまたは他の導電材料を含む。アノードおよびカソードに電圧が印加されると、不揮発性金属デンドライトが、カソードから高速イオン導電体の表面に沿ってアノードに向かって急速に成長する。デンドライトの成長速度は、印加電圧および時間の関数である。デンドライトの成長は、電圧を取り除くことによって停止されるか、またはアノードとカソードの電圧極性を反転させることによってデンドライトをカソードに向かって後退させ得る。デンドライトの長さの変化は、ＰＭＣの抵抗および電気容量に影響を与える。

本発明の１つの局面によれば、ＰＭＣはメモリ記憶デバイスとして利用される。詳しくは、カソードおよびアノードに一定のまたはパルス化されたバイアスを所定期間にわたって印加することによって、所定の長さのデンドライトが生成される。このデンドライトの長さに関連して、抵抗および電気容量などの電気的パラメータが測定可能となる。１つの好適な実施形態では、アナログまたはデジタル値の両方がデバイスに記憶され得る。

本発明の別の局面によれば、ＰＭＣはプログラマブル抵抗器／キャパシタデバイスとして用いられ、適切な期間にわたってＤＣ電圧を印加することによって特定の抵抗または電気容量値がプログラミングされる。

本発明のさらに別の局面によれば、電気光学デバイスは、広い幅の電極を有するＰＭＣを含む。電極に高電圧が印加されると、デンドライトの「シート」が生成され、これが光学セルを通る光の通路を妨害するシャッターとして、または走査入射ビームを画面または他のターゲットにまたはこれを外れて偏向させるミラーとして作用する。

本発明のさらに別の局面によれば、ＰＭＣは短波長放射センサとして利用される。金属デンドライトの成長および溶解速度は所定の波長に感応するため、デンドライトの成長速度の差は入射放射の強度に関連し得る。

以下に本発明を添付の図面を参照して述べる。

カルコゲニド金属イオンなどの高速イオン導電体、および高速イオン導電体の表面に配置され互いに所定の距離をおいて配置されたアノードとカソードとを備える構成は、電圧をアノードとカソードと間に印加することにより、高速イオン導電体の表面に沿って不揮発性金属デンドライトの成長を可能にする。この成長は、電圧を印加しないと起こらず、そして電圧の極性を逆にすることによって後退する。デンドライトの長さが変化するので、ＰＭＣの抵抗および電気容量が変化する。この構成を利用したメモリ素子、プログラマブル抵抗器／キャパシタ、光学デバイス、光センサが提供される。

（好適な実施形態例の詳細な説明）
（Ｉ．プログラマブルメタライゼーションセル）
次に図１Ａおよび図１Ｂを参照して、本発明の実施形態の１つによる横方向または水平方向の構成の例示的なプログラマブルメタライゼーションセル（「ＰＭＣ」）１０を示す。図１Ａは、ＰＭＣ１０の平面図であり、図１Ｂは、図１Ａの１−１線に沿ったＰＭＣ１０の断面図である。ＰＭＣ１０は、高速イオン導電体１２、および高速イオン導電体１２の表面に堆積された複数の電極１３および１４（例えば、カソード１３およびアノード１４）を含む。デバイス１０に更なる強度および剛性を与えるために、支持基板１１には、ベースに高速イオン導電体１２、上方に電極１３および１４、またはその両方を任意に設け得る。基板１１は、例えば、プラスチック、ガラスまたは半導体材料を適切に含み得る。

引き続き図１Ａおよび図１Ｂを参照して、高速イオン導電体１２は、固体電解質、金属イオン含有ガラス、金属イオン含有アモルファス半導体、カルコゲニド金属イオン等を含む。最も広い意味において、本発明のカルコゲニド材料は、３級化合物、４級化合物またはより高級にかかわらず化合物の硫黄、セレンおよび／またはテルルを含有する任意の化合物を含む。好適な実施形態において、高速イオン導電体１２は、カルコゲニド−金属イオン組成物を含み、カルコゲニド材料は、砒素、ゲルマニウム、セレン、テルル、ビスマス、ニッケル、硫黄、ポロニウムおよび亜鉛からなる群より選択され（好ましくは、硫化砒素、硫化ゲルマニウムまたはセレン化ゲルマニウム）、金属は様々なＩ族またはＩＩ族金属を含む（好ましくは、銀、銅、亜鉛またはその組合せ）を含む。カルコゲニド−金属イオン組成物は、光溶解（photo dissolution）によって、カルコゲニドおよび金属を含む原料から堆積によって、または当該分野において公知の他の方法によって得ることができる。

引き続き図１Ａおよび図１Ｂを参照して、最も好適な実施形態において、高速イオン導電体１２は三硫化二砒素−銀（ａｒｓｅｎｉｃ ｔｒｉｓｕｌｐｈｉｄｅ−ｓｉｌｖｅｒ）（「Ａｓ_２−Ｓ_３−Ａｇ」）を含む。銀は、銀薄膜およびＡｓ_２Ｓ_３層に５００ナノメートル未満の波長の光を照射することによってＡｓ_２Ｓ_３に導入される。十分な銀が存在する場合、この処理の結果、安定なアモルファス材料である鉱質スミサイト（ｍｉｎｅｒａｌ ｓｍｉｔｈｉｔｅ）（ＡｇＡｓＳ_２）と化学量論的に類似する３級化合物が形成される。好ましくは、十分な銀をカルコゲニド表面上に堆積して、これにより、カルコゲニド層全体にわたって平衡相（ｅｑｕｉｌｉｂｒｉｕｍ ｐｈａｓｅ）を形成する。高速イオン導電体１２が平衡相になくてもＰＭＣ１０は動作し得るが、ＰＭＣ１０の動作が非常に大きい電圧を必要とする。

引き続き図１Ａおよび図１Ｂを参照して、電極１３および１４は、高速イオン導電体１２の表面において互いから適切に離して、好ましくは数百ミクロン〜数百分の１ミクロンの範囲の距離ｄ１を形成して配置される。電極１３および１４は、高速イオン導電体１２内の金属イオンの高速移動のための電場を生成する導電性材料を含み得る。電極１３および１４に電圧を印加すると、電源の負極に接続された電極である電極１３（即ち、カソード）から金属デンドライト１５が成長する。デンドライト１５は、局在化した高電場によって生成されるカソード１３上のカチオン（例えば、銀カチオン）の固溶体からの沈殿によって成長する。デンドライト１５を、反対側電極１４に到達するまで、高速イオン導電体１２の表面に横切って成長させて、これにより、間隙を閉じて電気回路を完結させることが可能である。あるいは、電源を取り除くことにより、あるいは、アノードの前に絶縁性物理的バリアを配置することにより、デンドライト１５がアノード１４に到達する前にデンドライト１５を停止し得る。デンドライト１５が反対側電極１４に接触しない限り、その成長は、電極１３および１４の電圧を反転させることによって、容易に停止および後退し得る。デンドライト１５の長さの変化は、ＰＭＣ１０の抵抗および電気容量に影響する。その後、これらの変化は、当該分野において公知の簡単な回路を用いて容易に検出できる。デンドライト１５の別の重要な特徴はその不揮発性である。電極１３および１４から電圧が除去されるとき、金属デンドライト１５はそのままに（ｉｎｔａｃｔ）維持され得る。

引き続き図１Ａおよび図１Ｂを参照して、高速イオン導電体１２がＡｓ_２Ｓ_３−Ａｇを含む好適な実施形態において、アノード１４は、固体銀層または銀−アルミニウム２重層（ｂｉｌａｙｅｒ）のような銀を含む。これにより、アノード１４が犠牲電極として作用するので、比較的低い電場で高速なデンドライトの成長を生じさせ得る。カソード１３は、固体銀層、アルミニウム層または銀−アルミニウム２重層であり得、いくつかの構成においてはアルミニウムが好適な材料である。電極１３および１４が銀（例えば、純銀またはアルミニウム−銀２重層）を含む場合、デンドライト１５は、電源の負極側に接続された電極から成長する。電圧が反転すると、以前のデンドライトが溶解または後退し、新たなデンドライトが反対側の電極から成長する。あるいは、カソード１３がアルミニウムを含み、アノード１４が純銀または銀−アルミニウム２重層を含む場合、デンドライト１５はカソード１３からのみ成長する。電圧極性が反転すると、デンドライト１５はカソード１３に向かって後退するが、反対側の電極１４から成長するデンドライトはほとんどあるいは全くない。アノード１４またはカソード１３とアノード１４との両方がアルミニウムまたは他の非溶解性金属（例えば、金）を含む場合、デンドライト１５の成長は極めて遅くなり、高い印加電圧を必要とする。

引き続き図１Ａおよび図１Ｂを参照して、デンドライト１５の成長速度は、印加電圧および時間の関数である。低い電圧は、比較的遅い成長につながり、より高い電圧は極めて高速な成長につながる。小さなジオメトリ（即ち、幅数ミクロン）のデバイスの場合、約０．５ボルトから１．０ボルトの範囲の電圧は、１０^−３ｍ／ｓよりも早い成長速度で単一デンドライト構造を生成し、１０ボルトを越える電圧は、電極１３および１４の間において、単一のデンドライトではなく、「シート」を生成し得る。

引き続き図１Ａおよび図１Ｂを参照して、デンドライト１５の成長は許可しながら、水分または物理的な損傷からＰＭＣ１０を保護するために、ポリイミドまたはノボラック等の軟性高分子コーティング（図示せず）を高速イオン導電体１２ならびに電極１３および１４の上に配し得る。

次に図２および図３を参照して、グラフによって、それぞれ、ＰＭＣにおける抵抗と時間、および電気容量と時間の関係が示される。これらの結果を得るために使用されるＰＭＣは、比較的大きなデバイス（即ち、電極から電極まで約１２ミクロン）であった。しかし、これらの結果は、ＰＭＣの一般的な電気特性の妥当な概観を与える。

特に図２を参照して、曲線３２は、ＰＭＣの抵抗と時間との関係を示す。ＰＭＣの電極に何らかの電圧を印加する前、ＰＭＣの抵抗は約２．６５メガオームである。小さな０．７ボルトのバイアスを一連の０．５秒のパルスとして電極に印加すると、ＰＭＣの抵抗は、電圧が電極に印加される時間の長さに対して反比例の関係を示す。例えば、４．５秒の印加電圧の後の抵抗値は、約２．１メガオームへと約５５０Ｋオーム減少している。より小さなＰＭＣデバイスまたはより大きな電圧を使用した場合、抵抗値におけるより大きな変化が得られる。

次に図３を参照して、曲線４２は、ＰＭＣの電気容量対時間の関係を示す。０．７ボルトのバイアスを約０．５秒印加した時点で、このＰＭＣデバイスについて約０．４５ピコファラドの電気容量がある。０．７ボルトを一連の０．５秒のパルスとして電極に印加した場合、４．５秒後には約０．９ピコファラドにまでＰＭＣの電気容量は急速に上昇する。より小さいＰＭＣデバイスを使用した場合、またはより大きい電圧を印加した場合、電気容量の上昇はさらに大きくなる。

次に図４Ａおよび図４Ｂを参照して、本発明の別の実施形態の１つの垂直方向に構成されたＰＭＣ２０が図示される。図１Ａおよび図１Ｂの横方向の構成は比較的製造が容易であり、これに関連する製造コストは比較的低い一方、垂直方向の構成は、デバイスが非常にコンパクトになるという利点を提供する。図４Ａは、垂直方向の構成のＰＭＣ２０を示す平面図であり、図４Ｂは、図４Ａの２−２線に沿ったＰＭＣ２０の断面図である。

引き続き図４Ａおよび図４Ｂを参照して、電極２３（例えば、カソード）および電極２４（例えば、アノード）は、互いに平行な平面において互いから離して配置されている。高速イオン導電体２２は、電極２３および２４の間に配設または挟持される。カソード２３に電圧を印加すると、デンドライト２５は、カソード２３から高速イオン導電体２２の表面に沿ってアノード２４に向かって成長する。好適な実施形態において、支持基板２１は電極２４または２３に隣接して設けられ、これにより、ＰＭＣ２０を支持するとともに、ＰＭＣ２０に対して剛性を与える。

（ＩＩ． 金属デンドライトメモリ）
上記のように、ＰＭＣは様々な異なる技術において実施し得る。このような用途の１つはメモリデバイスである。

次に図５Ａおよび図５Ｂを参照して、横方向または水平方向の構成の例示的なメモリセルまたは金属デンドライトメモリ（「ＭＤＭ」）セル５０を示す。図５Ａは、ＭＤＭ５０の平面図であり、図５Ｂは図５Ａの５−５線に沿ったＭＤＭ５０の断面図である。図示した本実施形態において、ＭＤＭ５０は、メモリセルまたはデバイスに物理的な支持を提供する基板５１を備える。基板５１が非絶縁性であったり、またはＭＤＭ５０内で使用される材料と適合しない場合、ＭＤＭ５０の活性部分を基板５１から隔離するために、絶縁体５６を基板５１上に配設し得る。次に、高速イオン導電体５２が基板５１上に形成される（または、絶縁体を使用した場合絶縁性層５６上）。高速イオン導電体５２を適切にパターニングし、これにより、セル５０に隣接し得るメモリセルまたはデバイスからの隔離を提供する。高速イオン導電体５２の寸法（例えば、長さ、幅および厚さ）は、ＭＤＭ５０の電気特性を部分的に決定する。例えば、高速イオン導電体５２が薄く、その幅よりも長さのほうが大きい場合、ＭＤＭ５０の抵抗値は、高速イオン導電体５２が厚く、その幅がその長さよりも大きかった場合の抵抗値よりも大きくなる。

引き続き図５Ａおよび図５Ｂを参照して、電極材料を、その後、導電体５２上に堆積し、適切にパターニングして電極５３（例えば、カソード）および電極５４（例えば、アノード）を形成する。カソード５３およびアノード５４に電圧を印加すると、デンドライト５５がカソード５３から高速イオン導電体５２の表面に沿って電極５４に向かって成長する。電極５３および５４の寸法および形状は、デバイス５０の電気的特性に対する影響を有する。例えば、電極５３が幅狭または先細(comes to a point)の場合、電極５３の周りの電場５３が高くなり、デンドライト５５の成長が早くなる。一方、電極５３が幅広な構成の場合、電極５３における電場は比較的小さくなり、電極５３からのデンドライト５５の成長速度はより遅くなる。

引き続き図５Ａおよび図５Ｂを参照して、次に、絶縁層５９をデバイス５０上に堆積する。この絶縁層５９は、ＭＤＭ５０の活性領域を機械的な損傷または化学的汚染から保護する。その後、コンタクト５７およびコンタクト５８がそれぞれ電極５３および電極５４に電気的に接続できるように、穴３５を絶縁層５９内に適切に設ける。

引き続き図５Ａおよび図５Ｂを参照して、これが、横方向のＭＤＭデバイスを構築するための唯一の可能な構成または方法ではないことが当業者に理解される。例えば、ＭＤＭ５０の別の構成は基板５１上に電極５３および５４を形成することと、高速イオン導電体５２をこれらの電極の上に形成することとを含み得る。この構成の場合、デンドライト５５は、基板５１と高速イオン導電体５２との界面に沿って成長する。

次に図５Ｃを考察して、この図に示されるデバイスは、図５Ａおよび図５Ｂのメモリセルまたは金属デンドライトメモリセルに類似であるが、さらなる電極が設けられる。具体的には、次に図５Ｃを参照して、ＭＤＭセル２５０は、高速イオン導電体２５２を支持する絶縁体／基板部分２５１を備える。図５Ａおよび図５Ｂで参照した構成の場合と同様に、高速イオン導電体２５２を適切にパターニングして、これにより、複数の隣接するセルまたはデバイスから隔離する。その後、電極材料を堆積およびパターニングして、カソードとして機能する電極２５３およびアノードとして機能する電極２５４を形成する。カソード２５３およびアノード２５４に電圧を印加すると、図５Ｃに示すように、高速イオン導電体２５２の表面に沿って電極２５４に向かってデンドライト２５５が成長する。図５Ａおよび図５Ｂの構成と同様に、コンタクト２５７および２５８が、それぞれカソード２５３およびアノード２５４に接触して設けられる。さらに、図５Ｃに示すように、２つのさらなる電極２６０および２６２をそれぞれコンタクト２６４および２６６とともに設ける。実際には、本発明のこの局面によれば、電極２６０および２６２の一方または両方を設け得るが、図５Ｃには両方が存在する場合を示す。

本実施形態におけるさらなる電極２６０および／または２６２は、デンドライト２５５と同じ平面に設けられ、図５Ｃに示す材料２７０によって隔てられる。材料２７０は、誘電性材料であってもあるいは抵抗性材料であってもよい。誘電性材料の場合、図５Ｃに示すデバイスは、電極２５３および電極２６０の間、電極２５３および電極２６２の間、および電極２６０および２６２の間、ならびに無論電極２５３および２５４間においてプログラマブル電気容量を示す。様々な電極間のプログラマブル電気容量は、デンドライト２５５の成長の程度によってプログラムされる。

材料２７０が抵抗性材料である場合、デバイスは、デンドライトの成長の程度に応じて、対応するプログラマブルな抵抗を示す。具体的には、プログラマブルな抵抗は、電極２５３と２６０との間、電極２５３と２６２との間、電極２６０と２６２との間、およびもちろん電極２５３と２５４との間に存在する。すべての抵抗の大きさは、電極２５３と２５４との間に成長するデンドライトの長さに依存する。

図５Ｃに示されるデバイスは、電極を２つしか持たない図５Ａおよび図５Ｂのデバイスに対して幾つかの利点を提供することができる。具体的には、デンドライトの長さを変えずに、従って、デバイスの電気容量および／または抵抗を変えずに、電極２５３および２５４以外の電極の任意の組み合わせの間にｄｃバイアス電圧を印加することができる。これは、メモリアレイおよび他の電子回路用途におけるデバイスの使用について重要な意味を持つ。これらと同じ考察および利点が、４電極デバイスではなく３電極デバイスに当てはまる。デンドライト成長の発生は、電極２５３と２５４との間では制限されるが、他の電極間では制限されない。従って、電極２５３および２５４はデバイスのプログラミング端子であり、他の電極はデバイスの出力端子である。

次に図５Ｄを参照して、図５Ｃのデバイスと類似したデバイスが断面図で示されるが、このデバイスでは、さらなる電極（単数または複数）が、デンドライトと同じ平面ではなく、デンドライトの平面の上方に設けられる。図５Ｄに示されるように、ＭＤＭセル３５０は、高速イオン導電体３５２を支持する絶縁体／基板部分３５１を備える。図５Ａ、図５Ｂおよび図５Ｃで参照した構成の場合と同様に、高速イオン導電体３５２は、適切にパターニングされ、複数の隣接するセルまたはデバイスから分離される。その後、電極材料が堆積され、パターニングされて、カソードとして機能する電極３５３と、アノードとして機能する電極３５４とを形成する。カソード３５３およびアノード３５４に電圧が印加されると、デンドライト３５５は、高速イオン導電体３５２の表面に沿って電極３５４に向かって成長する。カソード３５３およびアノード３５４にそれぞれ接触するコンタクト３５７および３５８が設けられる。さらに、１つまたは２つのさらなる電極を設けてもよく、これらの電極３６０のうちの１つが、デンドライト３５５の平面の上方にあり、コンタクト３６４を有するものとして、図５Ｄに示される。本実施形態によるさらなる電極３６０（単数または複数）は、図５Ｄに示される材料３７０によって分離される。材料３７０は、誘電性材料であっても、抵抗性材料であってもよい。誘電性材料である場合、図５Ｄに示されるデバイスは、電極３５３と電極３６０との間、図示される電極３６０と、設けられる場合は高速イオン導電体の下にある別の電極３６２（図示せず）との間、電極３６０と電極３５４との間、およびもちろん電極３５３と３５４との間のプログラマブルな電気容量を示す。様々な電極間のプログラマブルな電気容量は、デンドライト３５５の成長の程度によってプログラムされる。

材料３７０が抵抗性材料である場合、デバイスは、デンドライトの成長の程度に従って、対応するプログラマブルな抵抗を示す。具体的には、プログラマブルな抵抗は、電極３５３と３６０との間、電極３５３と３６２（設けられる場合）との間、電極３６０と３６２（設けられる場合）との間、およびもちろん電極３５３と３５４との間に存在する。すべての抵抗の大きさは、電極３５３と３５４との間に成長するデンドライトの長さに依存する。

図５Ｄに示されるデバイスは、図５Ｃのデバイスと同様に、電極を２つしか持たない図５Ａおよび図５Ｂのデバイスに対して幾つかの利点を提供することができる。具体的には、デンドライトの長さを変えずに、従って、デバイスの電気容量および／または抵抗を変えずに、電極３５３および３５４以外の電極の任意の組み合わせの間にｄｃバイアス電圧を印加することができる。これは、メモリアレイおよび他の電子回路用途におけるデバイスの使用について重要な意味を持つ。これと同じ考察および利点が、３電極デバイスおよび４電極デバイスに当てはまる。デンドライトの成長の発生は、電極３５３と３５４との間では制限されるが、他の電極間では制限されない。従って、電極３５３および３５４はデバイスのプログラミング端子であり、他の電極はデバイスの出力端子である。

次に図５Ｅを参照して、図５Ｄのデバイスと類似したデバイスが示されるが、このデバイスでは、さらなる電極（単数または複数）が、デンドライトの平面の下方の平面に設けられる。図５Ｅでは、ＭＤＭセル４５０は、高速イオン導電体４５２を支持する絶縁体／基板部４５１を備える。以前の実施形態の場合と同様に、高速イオン導電体４５２は、適切にパターニングされ、複数の隣接するセルまたはデバイスから隔離される。その後、電極材料が堆積され、パターニングされて、カソードとして機能する電極４５３と、アノードとして機能する電極４５４とを形成する。カソード４５３およびアノード４５４に電圧が印加されると、デンドライト４５５は、高速イオン導電体４５２の表面に沿って電極４５４に向かって成長する。カソード４５３およびアノード４５４にそれぞれ接触するコンタクト４５７および４５８が設けられる。さらに、１つまたは２つのさらなる電極を設けてもよく、これらの電極４６０のうちの１つが、デンドライト４５５の平面よりも下にあるものとして、図５Ｅに示される。電極４６０への電気的コンタクトは図５Ｅには具体的には示されていないが、基板４５１と絶縁体４５６とを貫通する絶縁された（insulated or isolated）ビアホールを通して、または、反対方向から、即ち、部分４７０を通して電極４６０に延びる適切な絶縁されたビアホールによって当業者に公知のように適切に作製され得る。部分４７０は、誘電性材料であっても抵抗性材料であってもよい。誘電性材料である場合、図５Ｅに示されるデバイスは、電極４５３と電極４６０との間、図示される電極４６０と高速イオン導電体の上の別の電極４６２（図示せず；設けられる場合）との間、電極４６０と電極４５４との間、およびもちろん電極４５３と４５４との間のプログラマブルな電気容量を示す。様々な電極間のプログラマブルな電気容量は、デンドライト４５５の成長の程度によってプログラムされる。

材料４７０が抵抗性材料である場合、デバイスは、デンドライトの成長の程度に従って、対応するプログラマブルな抵抗を示す。具体的には、プログラマブルな抵抗は、電極４５３と４６０との間、電極４５３と４６２（設けられる場合）との間、電極４６０と４６２（設けられる場合）との間、およびもちろん電極４５３と４５４との間に存在する。すべての抵抗の大きさは、電極４５３と４５４との間に成長するデンドライトの長さに依存する。

図５Ｅに示されるデバイスは、図５Ｃおよび図５Ｄのデバイスと同様に、電極を２つしか持たない図５Ａおよび図５Ｂのデバイスに対して幾つかの利点を提供することができる。具体的には、デンドライトの長さを変えずに、従って、デバイスの電気容量および／または抵抗を変えずに、電極４５３および４５４以外の電極の任意の組み合わせの間にｄｃバイアス電圧を印加することができる。これは、メモリアレイおよび他の電子回路用途におけるデバイスの使用について重要な意味を持つ。これと同じ考察および利点が、３電極デバイスおよび４電極デバイスに当てはまる。デンドライトの成長の発生は、電極４５３と４５４との間では制限されるが、他の電極の間では制限されない。従って、電極４５３および４５４はデバイスのプログラミング端子であり、他の電極はデバイスの出力端子である。

次に、図６Ａおよび図６Ｂを参照して、垂直方向に構成されたＭＤＭ６０の例示的実施形態が示される。図６Ａは、ＭＤＭ６０の平面図であり、図６Ｂは、図６Ａの線６−６に沿う断面図である。

続けて図６Ａおよび図６Ｂを参照して、ＭＤＭ６０は、メモリセルまたはデバイスのための物理的な支持を与える基板６１を備え、適切であれば、ＭＤＭ６０の活性部から基板６１を絶縁する絶縁体６８を備える。

続けて図６Ａおよび図６Ｂを参照して、絶縁体６８の上に電極６３が形成される。次に、電極６３の一部分の上に絶縁層６６が堆積され、かつパターニングされて、当該技術分野において公知の処理技術を用いてビアホール６９を形成する。ビアホール６９は、ＭＤＭ６０の活性領域のためのハウジングとしての役割を果たす。次に、従来の技術を用いて、ビアホール６９内に、高速イオン導電体６２が、ホール６９の頂部から電極６３まで延びるように堆積され、この電極６３で、高速イオン導電体６２が電気的に接続される。その後、デンドライトの成長を妨げない柔軟な絶縁材料などのビアフィル（via fill）６７を用いて、ビアホール６９の充填されていない部分を充填して、ホールを保護し、上にある層または材料がホール６９を充填することを防ぐ。

続けて図６Ａおよび図６Ｂを参照して、次に電極６４が形成され、電極６４の少なくとも一部分が高速イオン導電体６２と電気的に接触するようにされる。電極６４は、好ましくは、電極６３によって形成される平面と平行な平面上に直角に形成される。電極６４は、絶縁体６６によって、電極６３と直接電気的に接触することが防がれる。電極６３および６４に電圧が印加されると、デンドライト６５は、高速イオン導電体６２の表面で、ビアホール６９の内側に沿って垂直方向に成長する。デンドライト６５は、カソード（例えば、電極６３）からアノード（例えば、電極６４）に向かって延びる。

続けて図６Ａおよび図６Ｂを参照して、ＭＤＭ６０の垂直方向の構成は、図５Ａおよび図５Ｂの水平方向に構成されたＭＤＭよりもかなりコンパクトであり、従って、単位面積当たりはるかに多くのＭＤＭ素子が作製され得るため、「高密度」構成であると考えられ得る。例えば、垂直方向バージョンの場合では、複数のアノード層およびカソード層を、高速イオン導電体を介在させて交互に積層させ、記憶容量を劇的に増大させることができる。１つの垂直方向の構成で、２５Ｍｂ／ｃｍ^２を越える記憶密度が可能であり、この密度は、アノード−カソード−アノード配列により２倍になる。そのような配列では、最大記憶密度は、行および列デコーダ回路のサイズおよび複雑さによって制限され得る。しかし、ＭＤＭ記憶スタックを集積回路上に作製すれば、ＭＤＭ素子はシリコンの実装可能面積を使用しないため、半導体チップ面積全体が、行／列デコード、センスアンプ、およびデータ管理回路の専用となり得る。これにより、平方センチメートル当たりのギガバイト数の大きい記憶密度を達成することが可能になるはずである。ＭＤＭをこの態様で使用すれば、ＭＤＭは、実質的に、既存のシリコン集積回路技術に容量および機能を付加する付加技術である。

図５および図６の例示的ＭＤＭは、従来のシリコンベースのマイクロエレクトロニクスからの意義深い発展を表す。同じチップに制御エレクトロニクスが組み込まれない限り、ＭＤＭの動作にはシリコンは必要とされない。また、ＭＤＭの全体的な製造プロセスは、最も基本的な半導体処理技術と比べてもかなり単純である。単純な処理技術でなおかつ適度な材料コストであるため、ＭＤＭは、他のメモリデバイスよりもはるかに低い製造コストのメモリデバイスを提供する。

（１．ＰＲＯＭおよびアンチフューズ（Ａｎｔｉ−ｆｕｓｅ）用途）
続けて図５および図６を参照して、ＭＤＭ５０および６０は、ＰＲＯＭタイプのメモリデバイスとして利用され得る。最新のＰＲＯＭは、プログラミングの最中に破壊または溶融（blown）される可融リンクを用いる。一旦リンクが破壊されると、リンクを作り直すことはできない。本発明のＭＤＭは、接続を破壊するのではなく形成する能力を提供する。これは、本発明がより多くの許容度および柔軟性を与えるため、より望ましい。例えば、誤ったリンク（即ち、デンドライト）が形成されても、このリンクは常に従来のフューズのように溶融され得る。また、ＭＤＭのデンドライトは、多くの形成／破壊サイクルに耐えることができ、従って、複数のリプログラミングサイクルが可能である。

本発明のＭＤＭはまた、プログラマブル論理アレイ（「ＰＬＡ」）において使用され得る。ＰＬＡでは、ゲートまたは加算器などの論理素子のブロックが形成されるが、これらのブロックは接続されない。接続は、特定の低体積用途（例えば、カスタムチップ設計を正当化しない用途）に適するように形成される。従来は、種々の論理素子間の最終的な接続は、製造施設で形成されている。しかし、本発明のＭＤＭでは、金属のデンドライトを有するチップ上の部分間の確実な接続（hard connection）を電気的に形成することが比較的容易であるため、そのようなＰＬＡデバイスを「フィールドプログラマブル」にすることが可能となる。

アンチフューズはまた、冗長技術を用いて、プロセスにより引き起こされた欠陥および作業中の失敗に対処する集積回路において見られる。例えば、６４メガバイトＤＲＡＭなどの複雑な高密度回路は、実際に使用されるよりも多くのメモリをチップ上に有する。チップの一部分が処理中に損傷を受けるかまたは動作中に故障した場合、スペアメモリが作動され得、これを補償し得る。典型的には、このプロセスは、メモリチップ上の論理ゲートによって制御され、絶えずセルフテストおよび電気的再構成を必要とする。本発明によるＭＤＭは、そのようなメモリチップに組み込まれ得、必要なときにチップ内部に新しい接続を適切に形成し得る。

本発明によれば、データは、デンドライト成長を促進するためのＭＤＭの電極に一定のバイアスまたはパルス化されたバイアスを与えることによって、ＰＲＯＭ形態のＭＤＭ（「ＭＤＭ−ＰＲＯＭ」）に書き込まれ得る。金属のデンドライトがアノードに達して低抵抗アンチフューズ接続を形成することが可能となる。この接続は、メモリシステムの抵抗および電気容量の両方を変化させる。ＭＤＭ−ＰＲＯＭメモリセルは、その後、デンドライト接続を通じて小さい電流（即ち、デンドライトに損傷を与えない程度に十分に小さい電流）を通過させることによって、容易に「読み出され」得る。ＭＤＭ−ＰＲＯＭの「消去」は、デンドライトに大きい電流を通過させて、デンドライトを破壊し接続を破壊することによって達成される。ＭＤＭの対向する電極間にまだ十分な金属イオン材料が残っていれば、後に、必要に応じて新しいデンドライトが成長され得る。

ＭＤＭ−ＰＲＯＭにおいて、２つのデンドライトにより接続された電極間の電気的変化は非常に大きいため、トランジスタはＭＤＭセルにおいては不要である。これは、横方向構造のＭＤＭが用いられているか垂直方向構造のＭＤＭが用いられているかにかかわらず、真理である。垂直方向または高密度構造の場合、メモリ素子のサイズは、アノード／高速イオン導電体／カソードジオメトリのみの関数となる。このジオメトリは、本発明のメモリが、入手可能な最もコンパクトな電気的記憶手段であり、トランジスタが記憶素子の一部であることを必要とするフローティングゲートまたは強誘電性メモリよりもはるかにコンパクトであることを可能にする。さらに、横方向および垂直方向の両方のＭＤＭ構造が、実際、いずれの化学的および力学的に安定な基板材料上にも形成され得る。さらなる回路用にシリコンが必要である場合、ＭＤＭは単にシリコン基板上に形成され得る。

（２．ＥＥＰＲＯＭ用途）
続けて図５および図６を参照すると、抵抗または電気容量などの電気的パラメータにおける不揮発性変化を生成および制御する能力により、本発明のＭＤＭは、そうでなければ伝統的なＥＥＰＲＯＭまたはＦＬＡＳＨ技術を利用するであろう多くの用途において用いられることが可能である。本発明により提供される、現行のＥＥＰＲＯＭおよびＦＬＡＳＨメモリに勝る利点は、特に、低製造コストと、様々な用途に容易に適合し得るフレキシブルな製造技術を用いる能力とを含む。ＭＤＭは特に、スマートカードおよび電子在庫タグなどの、コストが主要な懸念である適用分野において有利である。さらに、プラスチックのカード上に直接メモリを形成する能力は、これらの適用分野において主要な利点である。なぜなら、このことは、他のすべての半導体メモリにおいて不可能であるからである。

さらに、本発明のＭＤＭデバイスによると、メモリ素子は数ミクロン平方未満のサイズまで小型化され得、その場合デバイスの活性部は１ミクロン未満である。このことは、各デバイスおよび関連する相互接続が数１０平方ミクロンを占め得る伝統的な半導体技術に比較して、非常に有利である。

本発明の別の実施形態によると、ＥＥＰＲＯＭ構造ＭＤＭ（「ＭＤＭ−ＥＥＰＲＯＭ」）において、ＥＥＰＲＯＭデバイスにＤＲＡＭタイプの密度を提供するためにパストランジスタが用いられ得る。あるいは、ＭＤＭデバイスまたは別個のダイオードまたは薄膜トランジスタ（「ＴＦＴ」）の材料が、複数のデバイスを有するアレイ内のセル間短絡を防止するために、シリコンパストランジスタの代わりに用いられ得る。

本発明によると、一定のまたはパルス型のバイアスをＭＤＭの電極に印加してデンドライトの成長を促進することにより、データがＭＤＭ−ＥＥＰＲＯＭに書き込まれ得る。デンドライトの成長は、デバイスの抵抗および電気容量の両方を変化させる。デバイスの抵抗および電気容量は両方とも容易に測定される。ＭＤＭ−ＥＥＰＲＯＭにおいて、電圧が印加されたときにデンドライトがアノードに達してアノードと電気的に接続することを防止するために、酸化壁などの絶縁バリアがアノードに隣接して設けられ得る。ＭＤＭ−ＥＥＰＲＯＭセルはその後、小さいＡＣ信号をＭＤＭデバイスに印加することにより（すなわち、アノードとカソードとを交替にすることにより）、容易に「読み出」され得る。このＡＣ信号は、デンドライトを前後に「小刻みに振る」がデンドライトを完全には成長または後退させず、その結果、低または高状態近傍で電気容量および抵抗がダイナミックに変化する。ＭＤＭ−ＥＥＰＲＯＭを「書き換え」る又は「消去する」ことは、単に、デンドライトの成長方向とは反対にバイアス電圧を印加すること（すなわち、アノードおよびカソードの反転）を含む。１つの電極がアルミニウムを含み他の電極が銀を含む好適な実施形態において、デンドライトはアルミニウム電極からのみ成長しアルミニウム電極方向にのみ後退する。後退事象中に新しいデンドライトが銀電極から形成されることはない。

ＭＤＭ素子が非常に不揮発性の特性を示し且つデンドライトの位置（従って抵抗および電気容量）が印加電圧の大きさおよび期間の関数であるため、マルチ状態すなわちｎ状態の論理記憶もまた可能である。この記憶スキームにおいて、２（すなわちバイナリ）を越えるレベルが各記憶セル内に保持され得、従って、全体の記憶密度を大幅に向上させる。例えば、４状態記憶（４つのデンドライト位置を用いることにより可能である）は、同一の記憶セルサイズに関して単位面積当たりのメモリ容量を倍にすることを可能にする。従って本発明によると、ＭＤＭは、デジタルではなくアナログ量の連続体を記憶することが可能であり得る。従来のメモリ技術におけるアナログ値の記憶は、不可能でないにしても非常に困難である。

（３．軍事および航空用途）
本発明は、他の潜在的使用分野に至る多くの属性を有する。全ての読出し／書込み電子メモリは電荷格納の原理に基づく。ＤＲＡＭにおいて、電荷は数マイクロ秒間保持され、ＥＥＰＲＯＭにおいて、電荷は何年間も保持され得る。不運にも、電離放射などの、この電荷を変化させ得る多くのプロセスがある。例えば、軍事および宇宙空間(space)での用途において、アルファ粒子は、典型的な半導体デバイスを通過するときに、電荷を帯びたトレールを残す。この電荷を帯びたトレールが半導体デバイス内の電荷を変化させる。メモリ技術の場合、これは、ソフトウェアのエラーおよびデータの破壊につながる。他方、本発明は、電荷保存ではなく、材料の物理的変化に依存する。この材料は、比較的大きな放射線線量に影響されない。換言すると、本発明は、放射線ハードである。このことは、軍事およびスペースのシステム並びに、航空機およびナビゲーションシステムなどの多くの高度一体的商用システムに、重要な利点を与える。

（４．合成的ニューラルシステム）
本発明の別の用途は、合成的ニューラルシステム（「ＳＮＳ］）である。ＳＮＳデバイスは、ヒトの脳の働きに基づいており、次世代のコンピューティングおよび制御デバイスになる運命にある。ＳＮＳデバイスは、「学習」プロセスの一部として素子間を接続する能力に依存する。接続は最も活性な回路ノード（すなわち、ほとんどの時間に信号を有するノード）間に形成される。入力を印加することによるシステムの「訓練」は、ハードワイヤード論理の一形態という結果になる。しかし、このタイプのシステムは、従来のシリコンベースのデバイスにより達成することは非常に困難である。他方、本発明によると、ＳＮＳシステムは、ＭＤＭを含む。デンドライトの形成が電圧信号の存在に依存するため、接続は必然的に最も活性なノード間に形成される。なぜなら、デンドライトは電圧が印加されている電極方向に成長するからである。さらに、電気容量によって決定される接続の強度は、入力の強度に依存する。この指向可能アナログメモリ効果は、本発明の別の重要な局面である。

（ＩＩＩ．プログラマブル抵抗／電気容量デバイス）
図７および図８を参照すると、本発明による、例としてのプログラマブル抵抗および電気容量（「ＰＲ／Ｃ」）デバイスが示されている。図７Ａおよび図７Ｂはそれぞれ、横方向タイプデバイスの平面図および断面図である。図８Ａおよび図８Ｂはそれぞれ、本発明の別の実施形態による垂直方向タイプＰＲ／Ｃデバイスの平面図および断面図である。

図７Ａおよび図７Ｂを特に参照すると、例としてのＰＲ／Ｃデバイス７０が、横方向または水平方向構造で示されている。図７Ａは、ＰＲ／Ｃ７０の平面図であり、図７Ｂは、ＰＲ／Ｃ７０の、図７Ａの７−７線に沿った断面図である。この実施形態において、ＰＲ／Ｃ７０は、ＰＲ／Ｃデバイス７０に対する物理的支持を提供する基板７１を含む。基板７１が非絶縁性であるか又はＰＲ／Ｃ７０で用いられている材料とコンパチブルでない場合、ＰＲ／Ｃ７０の活性部を基板７１から絶縁するために絶縁体７６が基板７１上に設けられ得る。次に、高速イオン導電体７２が基板７１上に形成される（または、絶縁体７６が用いられている場合は絶縁層７６上に形成される）。高速イオン導電体７２は適切にパターニングされて、隣接するＰＲ／Ｃまたは他のデバイスとの間に絶縁を提供する。高速イオン導電体７２の寸法（例えば、長さ、幅、および厚み）は、ＰＲ／Ｃ７０の電気特性に影響を与える。例えば、高速イオン導電体７２が薄くて、幅よりも長さが大きい場合、ＰＲ／Ｃ７０の抵抗値は、高速イオン導電体７２が厚くて幅が長さよりも大きい場合の抵抗値よりも大きい。

続けて図７Ａおよび図７Ｂを参照すると、その後、電極材料が高速イオン導電体７２上に堆積され、適切にパターニングされて電極７３（例えばカソード）および電極７４（例えばアノード）を形成する。電圧がカソード７３およびアノード７４に印加されると、デンドライト７５がカソード７３から電極７４に向けて、高速イオン導電体７２の表面に沿って成長する。電極７３および７４の寸法および形状は、デバイス７０の特性に貢献する。例えば、電極７３が狭くて点になる場合、電場は強く電極７３からのデンドライト７５の成長は速い。他方、電極７３が広い構造を有する場合、電極７３における電場は比較的弱くて電極７３からのデンドライト７５の成長はより遅い。

続けて図７Ａおよび図７Ｂを参照すると、次にデバイス７０上に絶縁層７９が堆積される。絶縁層７９は、ＰＲ／Ｃ７０の活性領域を機械的損傷または化学的汚染から保護する。その後、ホール１２５が絶縁層７９内に適切に設けられ、その結果コンタクト７７およびコンタクト７８が、それぞれ電極７３および電極７４と電気的に接続することが可能になる。

続けて図７Ａおよび図７Ｂを参照すると、当業者であれば、これは横方向ＰＲ／Ｃデバイスの唯一の可能な構造または構築方法ではないことを理解する。例えば、ＰＲ／Ｃ７０の別の構造は、基板７１上に電極７３および７４を形成し、次いでこれらの電極の上端に高速イオン導電体７２を形成することを含む。この場合、デンドライト７５は、基板７１と高速イオン導電体７２との間の界面に沿って成長する。

図５Ｃ、図５Ｄおよび図５Ｅに関連して上述し且つ金属デンドライトメモリ（ＭＤＭ）デバイスに焦点を合わせて述べたように、本発明のいくつかの実施形態によるデバイスは、デンドライト成長をプログラムするために用いられる２つの電極に加えて、デバイスの「出力」に用いられ得る電極（単数または複数）を含む。これらは、図５Ｃ、図５Ｄおよび図５Ｅに示されており、同一の構造が、メモリ素子以外のプログラマブル電気容量および抵抗素子を提供するため、および電気容量および抵抗素子が利用される適切な適用分野において適用可能である。

図８Ａおよび図８Ｂを参照すると、垂直方向構造のＰＲ／Ｃ８０の、例としての実施形態が示されている。図８Ａは、ＰＲ／Ｃ８０の平面図であり、図８ＢはＰＲ／Ｃ８０の、図８Ａの８−８線に沿った断面図である。

続いて図８Ａおよび図８Ｂを参照すると、ＰＲ／Ｃ８０は、プログラマブルセルまたはデバイスに対して機械的支持を提供する基板８１を備え、適切であれば、基板８１をＰＲ／Ｃ８０の活性部から絶縁する絶縁体８８を備える。その後、電極８３が絶縁体８８上に形成される。次いで、絶縁層８６が電極８３の一部分の上に設けられパターニングされて、当該分野で公知の処理技術を用いてビアホール８９を形成する。ビアホール８９は、ＰＲ／Ｃ８０の活性領域を収容するために用いられる。次に、高速イオン導電体８２が、従来の技術を用いて、ホール８９の上端から電気的に接続される電極８３まで下方に延びるように、ビアホール８９内に設けられる。その後、デンドライトの成長を阻害しない柔軟な絶縁材料などのビアフィル８７が、ビアホール８９の充填されていない部分を充填するために用いられて、ホール８９を保護し且つ上方に形成される電極がホール８９を充填することを防止する。

続いて図８Ａおよび図８Ｂを参照すると、次いで、オーバーレイ電極８４が、オーバーレイ電極８４の少なくとも一部が高速イオン導電体８２と電気的に接触するように、形成される。電極８４は好適には、電極８３により形成される平面に平行な平面上に、且つ直角に形成される。電極８４は、絶縁体８６により、電極６３と電気的に接触することを防止される。電圧が電極８３および８４に印加されると、デンドライト８５は高速イオン導電体８２において垂直にビアホール８９内部に沿って成長する。デンドライト８５はカソード（例えば電極８３）からアノード（例えば電極８４）方向に延びる。

続いて図８Ａおよび図８Ｂを参照すると、ＰＲ／Ｃ８０の垂直構造は図８Ａおよび図８Ｂの水平構造よりも大幅にコンパクトであり、従って「高密度」構造と考えられ得る。なぜなら、より多くのＰＲ／Ｃ素子が単位面積当たりに製造され得るからである。例えば、垂直構造において、高速イオン導電体を介して交互に設けられた複数のアノードおよびカソード層が積層され得、単位面積当たりの素子の数を大幅に増加させる。

図７および８を参照して、本発明のＰＲ／Ｃデバイスは典型的には、図５および６のＭＤＭデバイスより物理的に大きいように構築されることにより、より大きなパラメータ可変性を得られるようにする。本発明のＰＲ／Ｃデバイスは、ＤＣ電圧を用いて「プログラム」される。従って、小さな信号ＡＣ電圧はデンドライト条件に影響を与えないので、抵抗または電気容量は変化しない。これらのプログラマブルデバイスは、チューニングされた回路一般として（例えば通信システムにおける周波数選択、トーンコントロールおよびオーディオシステム、電圧制御フィルタ回路など）、電圧制御発振器（「ＶＣＯ」）、信号レベル（例えばボリュームコントロール）、自動利得制御（「ＡＧＣ」）等に用いられ得る。

引き続き図７および８を参照して、本例におけるＰＲ／Ｃは従来のシリコンベースのマイクロエレクトロニクスとは大きく離れたものである。実際、本ＰＲ／Ｃの動作においてはシリコンは必要でさえない。また、製造プロセス全体が、最も基本的な半導電体処理技術よりもかなり単純である。単純な処理技術が適度な材料コストとあいまって、低製造コストのデバイスを提供する。

（ＩＶ．電気光学デバイス）
本発明によれば、ＰＭＣデバイスはまた、高い印加電圧時の幅広い電極間における幅広いデンドライトの成長を利用して、電気光学用途にも導入可能である。

次に図９Ａおよび９Ｂを参照して、本例における光学デバイス９０を示す。図９Ａは光学デバイス９０の平面図であり、図９Ｂは光学デバイス９０の図９Ａの線９〜９における断面図である。例示的な本実施態様において、デバイス９０は、光学デバイスの機械的支持を提供する基板９１を備えている。次に、高速イオン導電体９２が基板９１上に形成されており、高速イオン導電体９２は隣接セルまたはその他のデバイスから隔離されるように適切にパターニングされている。

引き続き図９Ａおよび９Ｂを参照して、電極材料を次に高速イオン導電体９２上に堆積し、適切にパターニングすることにより電極９３（例えばカソード）および電極９４（例えばアノード）を形成する。電極９３および９４の形状は、図５Ａおよび５Ｂの水平ＭＤＭの電極よりもずっと幅広である。高い電圧（すなわち５ボルトを越える電圧）が電極９３および９４に印加されたとき、金属デンドライト９５の「シート」が生成される。デンドライト９５は高速イオン導電体９２の表面に沿ってカソード９３から電極９４に向かって成長する。デンドライトシート９５は、光学セル中の光の通過を阻止するシャッタとして、または光学デバイス９０の背面または前面に入射する光を反射するためのミラーとして用いられ得る。

引き続き図９Ａおよび９Ｂを参照して、デンドライト９５上に透明窓９９が形成される。次にコンタクト９７およびコンタクト９８を電極９３および電極９４にそれぞれ電気的に接続する。

引き続き図９Ａおよび９Ｂを参照して、本発明に基づく電気光学デバイスの他の構成あるいは構築方法が存在し得ることが当業者には理解される。

（Ｖ．光および短波長放射センサ）
次に図１０Ａおよび１０Ｂを参照して、光および短波長放射センサ例１００を示す。図１０Ａはセンサ１００の平面図であり、図１０Ｂはセンサ１００の図１０Ａの線１０−１０における断面図である。

図１０Ａおよび１０Ｂを引き続き参照して、センサ１００は、センサデバイスの支持を提供する基板１０１を有している。基板１０１が非絶縁性またはその他のセンサ１００中に用いられている材料と不適合なものである場合は、絶縁体１０６を基板１０１上に堆積することにより、センセ１００の活性部分を基板１０１から絶縁し得る。次に、高速イオン導電体１０２を基板１０１上に形成する（あるいは、絶縁体を用いる場合は、絶縁層１０６上に形成する）。高速イオン導電体１０２の寸法（長さ、幅および厚さ）は、センサ１００の電気特性を部分的に決定する。例えば、高速イオン導電体１０２が薄くかつ自身の幅よりも大きい長さを有している場合のセンサ１０２の抵抗値は、高速イオン導電体１０２が厚くかつ自身の長さよりも大きい幅を有する場合の抵抗値よりも大きくなる。

引き続き図１０Ａおよび１０Ｂを参照して、電極材料を次に高速イオン導電体１０２上に堆積し、適切にパターニングすることにより電極１０３（例えばカソード）および電極１０４（例えばアノード）を形成する。電圧がカソード１０３およびアノード１０４に印加されたとき、デンドライト１０５が高速イオン導電体１０２の表面に沿ってカソード１０３から電極１０４に向かって成長する。電極１０３および１０４の寸法および形状は、センサ１００の特性に寄与する。例えば、電極１０３が幅狭か尖っていると、電場は高くなり、電極１０３からのデンドライト１０５の成長は速くなる。逆に、電極１０３が幅広の形状を有していると、電極１０３における電場は比較的小さくなり、電極１０３からのデンドライト１０５の成長は遅くなる。

引き続き図１０Ａおよび１０Ｂを参照して、電極１０３および１０４上およびデンドライト１０５のために保存される領域上に、続いて透明窓１０９が形成される。次に窓１０９にホール１４５を適切に設けることにより、コンタクト１０７およびコンタクト１０８を電極１０３および電極１０４にそれぞれ電気的に結合することが可能になる。

引き続き図１０Ａおよび１０Ｂを参照して、短波長放射１１０は窓１０９を介してセンサ１００に入射される。デンドライト１０５の成長および分解速度は、橙色から紫色の範囲の可視光ならびにこれよりも短波長（特に紫外光）に対して敏感である。デンドライト１０５の成長速度は紫外光未満の波長に対してはずっと敏感でない。透明窓１０９に入射する短波長光１１０が、デンドライト１０５の成長または分解中の金属のイオン化を促進することにより、デンドライト１０５を成長または分解する時間が減少する。この時間差を電子手段により検出して、入射放射の強度に相関させてもよい。

引き続き図１０Ａおよび１０Ｂを参照して、センサデバイスの構成あるいは構築方法は上記に限らないことが当業者には理解される。例えば、センサ１００の別態様は、電極１０３および１０４を基板１０１上に形成した後にこれらの電極上に高速イオン導電体１０２を形成することを包含する。この場合、デンドライト１０５は、基板１０１と高速イオン導電体１０２との界面に沿って成長する。

（Ｖ．結論）
このように、本発明によれば、メモリ素子、プログラマブル抵抗素子および電気容量デバイス、光学デバイス、センサなどの様々な用途において用いられ得る、低コストで製造性の高いデバイスが得られる。

本明細書において、本発明を付属の図面について説明したが、本発明は図示した特定の形態に限定されないことが理解される。例えば本明細書に説明したＰＭＣの設計、構成および実施態様における様々な他の改変、変形、および改善を、付属の請求項に述べた本発明の趣旨および範囲から逸脱することなしになし得る。さらに、当業者には、示した特定の実施例に加えて、ＰＭＣデバイスの様々な他の用途および用途が存在することが理解される。

（要約）
プログラマブルメタライゼーションセル（１０）（「ＰＭＣ」）は、カルコゲニド金属イオンなどの高速イオン導電体と、高速イオン導電体（１２）の表面に配置され、互いに所定の距離をおいて配置された複数の電極（１３および１４）（例えば、アノードおよびカソード）とを有する。好ましくは、高速イオン導電体は、ＩＢ族またはＩＩＢ族金属を伴うカルコゲニドを含み、アノードは銀を含み、カソードはアルミニウムまたは他の導電体を含む。電圧がアノードおよびカソードに印加されるとき、不揮発性金属デンドライトは、高速イオン導電体の表面に沿って、カソードからアノードに向かって成長する。デンドライトの成長速度は、印加電圧および時間の関数である。デンドライトの成長は、電圧を除去することによって停止され得、デンドライトは、電圧の極性をアノードおよびカソードで逆にすることによって後退し得る。デンドライトの長さが変化すると、ＰＭＣの抵抗および電気容量に影響する。ＰＭＣは、メモリデバイス、プログラマブル抵抗器／キャパシタデバイス、光学デバイス、センサ等の様々な技術に導入され得る。カソードおよびアノードの他に電極が設けられ、デンドライトの程度に依存する電気特性を感知する際のデバイスの出力またはさらなる出力として作用し得る。

メモリ素子、プログラマブル抵抗素子および電気容量デバイス、光学デバイス、センサなどの様々な用途において用いられ得る、低コストで製造性の高いデバイスが得られる。

図１Ａは、本発明の１つの実施形態の横型構成のプログラマブルメタライゼーションセルの平面図である。 図１Ｂは、図１Ａのライン１−１に沿った断面図である。 図２は、プログラマブルメタライゼーションセルの一例における抵抗と時間との間の関係を示すグラフ表示である。 図３は、プログラマブルメタライゼーションセルの構成の一例における電気容量と時間との間の関係を示すグラフ表示である。 図４Ａは、本発明の別の実施形態の垂直構成のプログラマブルメタライゼーションセルの平面図である。図４Ｂは、図４Ａのライン２−２に沿った断面図である。 図５Ａは、本発明の横型記憶デバイスの一例の平面図である。図５Ｂは、図５Ａのライン５−５に沿った断面図である。 図５Ｃは、本発明の別の実施形態の横型記憶デバイスの断面図である。図５Ｄは、本発明のさらに別の実施形態の横型記憶デバイスの断面図である。図５Ｅは、本発明のさらに別の実施形態の横型記憶デバイスの断面図である。 図６Ａは、本発明の垂直型記憶デバイスの一例の平面図である。図６Ｂは、図６Ａのライン６−６に沿った断面図である。 図７Ａは、本発明のプログラマブル抵抗／電気容量デバイスの例示的な実施形態の平面図である。図７Ｂは、図７Ａのライン７−７に沿った断面図である。 図８Ａは、本発明の別の実施形態のプログラマブル抵抗／電気容量デバイスの平面図である。図８Ｂは、図８Ａのライン８−８に沿った断面図である。 図９Ａは、本発明の電気光学デバイスの一例の平面図である。 図９Ｂは、図９Ａの電気光学デバイスのライン９−９に沿った断面図である。 図１０Ａは、本発明の放射センサの一例の平面図である。図１０Ｂは、図１０Ａのセンサのライン１０−１０に沿った断面図である。

符号の説明

１０、２０ プログラムメタライゼーションセル
１１、２１、５１ 基板
１２、２２、５２、６２、７２ 高速イオン導電体
１３、１４、２３、２４、５３、５４、６３、６４ 電極
１５、２５、５５ デンドライト
５０、６０、２５０、３５０、４５０ 金属デンドライトメモリセル
５９、６８ 絶縁層
６９ ビアホール
７０、８０ プログラマブル抵抗／電気容量デバイス
９０ 光学デバイス
１００ 光センサ

Claims (55)

1. プログラマブルメタライゼーションセルであって、金属イオンが内部に配された高速イオン導電体材料で形成された本体と、該材料本体上に配置された複数の導電電極とを有し、該電極が、該電極のうちの２つの電極間に第１の電圧が印加されるように構成され、該第１の電圧が印加されている間に該２つの電極のうちの負極から該２つのうちの電極の正極に向かって金属デンドライトを成長させることによって、該セルをプログラムするプラグラマブルメタライゼーションセル。
2. 前記２つの電極が、前記第１の電圧と反対の極性を有する第２の電圧が該２つの電極に印加されるように構成され、該第２の電圧が印加されている間に前記金属デンドライトを逆成長させる、請求項１に記載のプログラマブルメタライゼーションセル。
3. 前記２つの電極間に挿入され、金属デンドライトの成長を妨げるための電気絶縁材料を有し、それにより、一方の電極から成長する該金属デンドライトが、もう一方の電極と接触する点まで成長することができない、請求項１に記載のプログラマブルメタライゼーションセル。
4. 前記高速イオン導電体が、金属イオン含有ガラスで形成される、請求項１に記載のプログラマブルメタライゼーションセル。
5. 前記高速イオン導電体が、硫黄、セレンおよびテルルからなる群から選択されるカルコゲニド金属イオン材料で形成される、請求項１に記載のプログラマブルメタライゼーションセル。
6. 前記カルコゲニド金属イオン材料が、ＩＢ族およびＩＩＢ族金属からなる群から選択される金属を含む、請求項５に記載のプログラマブルメタライゼーションセル。
7. 前記カルコゲニド金属イオン材料が、銀、銅および亜鉛からなる群から選択される金属を含む、請求項５に記載のプログラマブルメタライゼーションセル。
8. 前記高速イオン導電体が、三硫化二砒素銀からなるカルコゲニド金属イオン材料で形成される、請求項１に記載のプログラマブルメタライゼーションセル。
9. 前記高速イオン導電体が、ＡｇＡｓＳ_２を含む、請求項１に記載のプログラマブルメタライゼーションセル。
10. 金属イオンが内部に配された高速イオン導電体材料で形成された本体を提供する工程と、該材料本体上に配置された複数の金属電極を提供する工程とを包含するプログラマブルメタライゼーションセルを形成する方法。
11. 前記複数の電極のうちの２つの電極間に第１の電圧を所定時間印加し、負極および正極を確立し、該電圧の所定印加時間中に、該負極から該正極に向かって金属デンドライトを成長させるさらなる工程を含む、請求項１０に記載のプログラマブルメタライゼーションセルをプログラムする方法。
12. 前記２つの電極に第２の電圧を所定時間印加することによって、請求項１１に記載のプログラマブルメタライゼーションセルのプログラムを変更する方法。
13. 前記第１の電圧と同じ極性の第２の電圧を印加し、前記負極から前記正極に向かって前記金属デンドライトをさらに成長させる、請求項１２に記載のプログラマブルメタライゼーションセルのプログラムを変更する方法。
14. 前記第１の電圧と反対の極性の第２の電圧を印加し、前記金属デンドライトの成長を逆にする、請求項１２に記載のプログラマブルメタライゼーションセルのプログラムを変更する方法。
15. プログラマブル電気特性を有するセルであって、
    表面を有する高速イオン導電体材料と、
    該表面に配置されたアノードと、
    該アノードと所定の距離をおいて該表面に配置されたカソードと、
    該表面に形成され、該カソードと電気的に結合されるデンドライトであって、該デンドライトは、該セルの電気特性を規定する長さを有し、該長さは、該アノードと該カソードとの間に印加される電圧によって変更可能である、デンドライトと、
    を有するセル。
16. 前記高速イオン導電体材料が、硫黄、セレンおよびテルルからなる群から選択されるカルコゲニド材料を含む、請求項１５に記載のセル。
17. 前記高速イオン導電体材料が、硫黄、セレンおよびテルルからなる群から選択される材料、ならびに周期表のＩＢ族またはＩＩＢ族から選択される金属を含む、請求項１５に記載のセル。
18. 前記高速イオン導電体が、三硫化二砒素銀を含む、請求項１７に記載のセル。
19. 前記アノードが、銀、銅および亜鉛からなる群から選択される金属からなり、前記カソードがアルミニウムを含む、請求項１７に記載のセル。
20. 前記アノードが、銀−アルミニウム二重層からなり、前記カソードがアルミニウムからなる、請求項１９に記載のセル。
21. 前記アノードと前記カソードとの間の前記所定距離が、数百ミクロンから数百分の一ミクロン（hundredths of microns）の範囲である、請求項２０に記載のセル。
22. 前記高速イオン導電体材料が、前記アノードと前記カソードとの間に配置され、該アノードおよび該カソードが、平行面を形成する、請求項１７に記載のセル。
23. 前記セルに強度および剛性を供与するための支持基板をさらに有する、請求項１５に記載のセル。
24. 前記電圧が前記カソードと前記アノードとの間に印加されているとき、前記デンドライトの前記長さが増加し、該電圧が逆転されるとき、該デンドライトの該長さが減少する、請求項１５に記載のセル。
25. 前記電圧が約０．５から１．０ボルトのとき、前記デンドライトの前記長さが１０^−３ｍ／ｓよりも大きい速度で増加または減少する、請求項２４に記載のセル。
26. 前記電圧が除去されるとき、前記デンドライトがそのまま維持される、請求項１５に記載のセル。
27. 前記デンドライトの前記長さに関連した電気特性を適切な時間間隔で測定するための回路をさらに有する、請求項１５に記載のセル。
28. 前記高速イオン導電体材料、前記アノード、前記カソードおよび前記デンドライトの少なくとも一部の上方に、該デンドライトの前記長さの変更を可能にしながら前記セルを損傷から保護するための層をさらに有する、請求項１５に記載のセル。
29. プログラマブルセルを形成する方法であって、
    表面を有する高速イオン導電体材料を提供する工程と、
    該表面にアノードを形成する工程と、
    該アノードと所定の距離をおいて該表面にカソードを形成する工程と、
    該表面に不揮発性デンドライトを形成する工程であって、該デンドライトは、該カソードと電気的に結合され、該デンドライトは該プログラマブルセルの電気特性を規定する長さを有する、工程と、
    を包含する方法。
30. 高速イオン導電体材料を提供する前記工程が、硫黄、セレンおよびテルルからなる群から選択されるカルコゲニド、ならびに周期表のＩＢ族またはＩＩＢ族から選択される金属を提供することを含む、請求項２９に記載の方法。
31. 高速イオン導電体材料を提供する前記工程が、三硫化二砒素銀材料を提供することを含む、請求項３０に記載の方法。
32. 三硫化二砒素銀材料を提供する前記工程が、銀膜および硫化砒素層に５００ナノメーター未満の波長の光を照射する工程を含む、請求項３１に記載の方法。
33. アノードを形成する前記工程が、銀、銅および亜鉛からなる群から選択される材料でアノードを形成することを含み、カソードを形成する前記工程が、導電材料を含むカソードを形成することを含む、請求項２９に記載の方法。
34. カソードを形成する前記工程が、前記アノードと平行な面にカソードを形成することを含む、請求項２９に記載の方法。
35. 前記プログラマブルセルに強度および剛性を供与するための支持基板を提供する工程をさらに含む、請求項２９に記載の方法。
36. 前記デンドライトの前記長さに関連した電気特性を適切な時間間隔で測定するための回路を提供する工程をさらに含む、請求項２９に記載の方法。
37. 前記高速イオン導電体材料、前記アノード、前記カソードおよび前記デンドライトの少なくとも一部の上方に、該デンドライトの前記長さの変更を可能にしながら前記セルを損傷から保護するための層を提供する工程をさらに含む、請求項２９に記載の方法。
38. 前記カソードと前記アノードとの間に電圧を印加し、前記デンドライトの前記長さを増加または減少させる工程を含む、請求項２９に記載のセルをプログラムする方法。
39. プログラマブルメタライゼーションセルであって、金属イオンが内部に配された高速イオン導電体材料で形成された本体と、該材料本体上に配置されたカソードおよびアノードとを有し、該カソードおよび該アノードが、該カソードと該アノードとの間に第１の電圧が印加されるように構成され、該第１の電圧が該カソードと該アノードとの間に印加されている間に該カソードから該アノードに向かって金属デンドライトを成長させることによって、該セルをプログラムし、該本体内に設けられた少なくとも１つのさらなる電極をさらに有し、絶縁材料が、該少なくとも１つのさらなる電極を該金属デンドライトおよび該高速イオン導電体から絶縁し、それによって、該カソード、該アノード、および該少なくとも１つのさらなる電極のいずれか２つの間で測定される電気特性が、該金属デンドライトの成長に従って変化する、セル。
40. 前記高速イオン導電体材料が、硫黄、セレンおよびテルルからなる群から選択されるカルコゲニドであり、前記金属イオンが、銀、銅および亜鉛からなる群から選択される金属で形成される、請求項３９に記載のプログラマブルメタライゼーションセル。
41. 前記絶縁材料が、前記金属デンドライトの成長に従って変化する前記電気特性が電気容量となるように、誘電体を含む、請求項４０に記載のプログラマブルメタライゼーションセル。
42. 前記絶縁材料が、前記金属デンドライトの成長に従って変化する前記電気特性が抵抗となるように、抵抗性材料を含む、請求項４０に記載のプログラマブルメタライゼーションセル。
43. プログラマブルメタライゼーションセルであって、硫黄、セレンおよびテルルからなる群から選択されるカルコゲニド材料で形成された高速導電体材料で形成され、銀、銅および亜鉛からなる群から選択される金属イオンが内部に配された本体と、該材料本体上に配置されたカソードとアノードとを有し、該カソードおよび該アノードが、該カソードと該アノードとの間に第１の電圧が印加されるように形成され、該第１の電圧が該カソードと該アノードとの間に印加されている間に該カソードから該アノードに向かって金属デンドライトを成長させることによって、該セルをプログラムし、該本体内に少なくとも２つのさらなる電極をさらに有し、材料が、該少なくとも２つのさらなる電極を該金属デンドライトおよび該高速イオン導電体から絶縁し、それによって、該カソード、該アノード、および該少なくとも２つのさらなる電極のいずれか２つの間で測定される電気特性が、該金属デンドライトの成長に従って変化する、セル。
44. 前記絶縁材料が、前記金属デンドライトの成長に従って変化する前記電気特性が電気容量となるように、誘電体を含む、請求項４３に記載のプログラマブルメタライゼーションセル。
45. 前記絶縁材料が、前記金属デンドライトの成長に従って変化する前記電気特性が抵抗となるように、抵抗性材料を含む、請求項４３に記載のプログラマブルメタライゼーションセル。
46. 請求項１から９、１５から２８、および３９から４５のいずれかに記載のプログラマブルメタライゼーションセルを有する、不揮発性メモリ素子。
47. 請求項１０から１４および２９から３８のいずれかに記載のプログラマブルメタライゼーションセルを形成する工程を含む、不揮発性メモリ素子を形成する方法。
48. 請求項１から９、１５から２８、および３９から４５のいずれかに記載のプログラマブルメタライゼーションセルを有する、プログラマブル抵抗素子。
49. 請求項１０から１４および２９から３８のいずれかに記載のプログラマブルメタライゼーションセルを形成する工程を含む、プログラマブル抵抗素子を形成する方法。
50. 請求項１から９、１５から２８、および３９から４５のいずれかに記載のプログラマブルメタライゼーションセルを有する、プログラマブル電気容量素子。
51. 請求項１０から１４および２９から３８のいずれかに記載のプログラマブルメタライゼーションセルを形成する工程を含む、プログラマブル電気容量素子を形成する方法。
52. 光透過モードと光阻止または反射モードとの間で切り替わる光学デバイスであって、請求項１から９、１５から２８、および３９から４５のいずれかに記載のプログラマブルメタライゼーションセルを有し、電圧が印加され、前記金属デンドライトを形成する前記２つの電極が、比較的横方向に大きく、比較的横方向に大きな金属デンドライトを成長させるように機能し、前記高速イオン導電体が、いくらかの波長の光に対して透明な少なくとも１つの部分を有し、該デンドライトの形成をプログラムすることによって選択的に該高速イオン導電体の光の透過を阻止および該高速イオン導電体に光を透過させる、光学デバイス。
53. 光学スイッチを形成する方法であって、請求項１０から１４および２９から３８のいずれかに記載のプログラマブルメタライゼーションセルを形成することを含み、電圧が間に印加され、金属デンドライトの成長をプログラムする前記２つの電極が、比較的横方向に大きく、前記高速イオン導電体が、いくらかの波長の光に対して透明な少なくとも１つの部分を有し、それによって、デンドライト成長が選択的に制御され、該高速イオン導電体の該透明部分をブロックまたはアンブロックし、該透明部分を透過するように方向づけられた光に対して光学スイッチとして作用する、方法。
54. 請求項１から９、１５から２８、および３９から４５のいずれかに従って形成されるプログラマブルメタライゼーションセルを有する放射センサであって、前記高速イオン導電体が、電圧が印加されデンドライト成長をプログラムする前記２つの電極間のデンドライト成長の軸と整列する位置で、該高速イオン導電体内に形成された光および短波長放射に対して透明な部分を有し、それによって、該２つの電極間の所定印加電圧に応じる該金属デンドライトの形成または分解速度が、該高速イオン導電体の該透明部分に入射される光または放射に依存し、該プログラマブルメタライゼーションセルが、光または放射センサとして機能する、放射センサ。
55. 放射センサを形成する方法であって、請求項１０から１４および２９から３８のいずれかに記載のプログラマブルメタライゼーションを形成することを含み、前記高速イオン導電体が、光または短波長放射に透明な少なくとも１つの部分を有し、所定の電圧が、前記２つの電極に絶えず印加され、それによって、前記デンドライトの成長または分解速度が、入射光または入射短波長放射の強度の指標として機能する、方法。

Images