CN100389507C - 硫属化合物随机存取内存及其制造方法 - Google Patents
硫属化合物随机存取内存及其制造方法 Download PDFInfo
- Publication number
- CN100389507C CN100389507C CNB2004100971030A CN200410097103A CN100389507C CN 100389507 C CN100389507 C CN 100389507C CN B2004100971030 A CNB2004100971030 A CN B2004100971030A CN 200410097103 A CN200410097103 A CN 200410097103A CN 100389507 C CN100389507 C CN 100389507C
- Authority
- CN
- China
- Prior art keywords
- random access
- internal memory
- upgrading district
- sulfur compound
- access internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种硫属化合物随机存取内存的制造方法是先提供已有下电极的基底，再于基底上依序形成硫属化合物层及相对于上述下电极的图案化掩模，再利用图案化掩模，对硫属化合物层进行离子注入工艺，使部分硫属化合物层转变成改质区，并确保图案化掩模底下的硫属化合物层没有被掺杂物质注入，而使其成为未改质区，其中改质区的传导率低于未改质区的传导率。然后，去除图案化掩模，再在未改质区上形成上电极。因为利用如离子注入工艺的改质处理，故可缩小硫属化合物层与下电极间的接触面积，进而降低硫属化合物随机存取内存的操作电压。
Description
技术领域
本发明涉及一种相变内存及其制造方法，且特别是有关于一种硫属化合物随机存取内存(Chalcogenide Random Access Memory，简称CRAM)及其制造方法。
背景技术
为了满足内存多样化、小型化、高密度化、低价化与定制的需求，有愈来愈多的新一代内存的技术受到关注，其中之一最受关注的就是相变内存。相变是指材料由非晶体状态变成晶体，或由非晶体转状态转变为晶体状态的过程。材料的非晶体和晶体状态呈现不同的反光特性和电阻特性，因此可以利用非晶态和晶态分别代表“0”和“1”来存储数据。相变可以在激光或在电场的作用下发生。
目前有一种具有相变化可擦拭现象的合金系统材料，一般称为「硫属化合物」，其是利用锗(Ge)、锑(Sb)与碲(Te)等硫系三化合物为材质的薄膜，可在很低的电压下发生相变，相变后有优良的电特性，特别适用于制造内存。而且，这种硫属化合物随机存取内存所占单位的面积仅有磁式随机存取内存(magnetic random access memory，MRAM)与铁电式随机存取内存(ferroelectricRAM，FeRAM)的1/3，且其易于逻辑(Logic)电路整合，使得硫属化合物随机存取内存逐渐成为目前新一代内存中最受注目的技术，特别是便携式小型化的产品。
然而，由于这种硫属化合物随机存取内存是通过晶体管控制电源使其产生相变方式来储存数据，而一般晶体管所能提供的电流又有其限度，因此如何在硫属化合物随机存取内存的操作电压与晶体管能够提供的电压范围间取得平衡将是一大课题。
此外，硫属化合物本身与半导体工艺中的其它材质在热膨胀系数上的差异，所以在寻求如何缩小硫属化合物随机存取内存的操作电压与晶体管能够提供的电压之间的差异时，也需要一并考量硫属化合物本身与其它材质的热膨胀系数差异的问题。
发明内容
本发明的目的就是在提供一种硫属化合物随机存取内存，以缩小硫属化合物随机存取内存的相变所需的电流(操作电流)与晶体管能够提供的电流之间的差异。
本发明的再一目的是提供一种硫属化合物随机存取内存，可降低硫属化合物随机存取内存的操作电压，同时忽略硫属化合物本身与半导体工艺中的其它材质在热膨胀系数上的差异。
本发明的又一目的是提供一种硫属化合物随机存取内存的制造方法，可缩小硫属化合物随机存取内存的操作电流与晶体管能够提供的电流之间的差异。
本发明的又一目的是提供一种硫属化合物随机存取内存的制造方法，可简化工艺并同时达到降低硫属化合物随机存取内存的操作电流的功效。
本发明提出一种硫属化合物随机存取内存，包括一基底、第一介电层、上电极、下电极、第二介电层与硫属化合物区块(block)，其中硫属化合物区块包括未改质区与改质区。第一介电层是设置于基底表面，而下电极是位于第一介电层中。上电极则相对下电极配置于第一介电层上。而第二介电层介于第一介电层与上电极之间。再者，硫属化合物区块是介于上电极与下电极之间的第二介电层内，其中的未改质区与下电极接触的面积小于与上电极接触的面积。而硫属化合物区块的改质区则环绕未改质区，且改质区的传导率低于未改质区的传导率。
依照本发明的较佳实施例所述硫属化合物随机存取内存，硫属化合物区块的改质区与下电极接触的面积大于与上电极接触的面积。而硫属化合物层的改质区内可包含氧、氮或其它可提供相变材料传导率下降的可能原子、离子或化合物。
本发明提出一种硫属化合物随机存取内存，包括上电极、下电极与硫属化合物层(film)，其中硫属化合物层包括未改质区与改质区。下电极是相对上电极配置，而硫属化合物层是介于上电极与下电极之间，其中硫属化合物层的未改质区与上电极及下电极相接触，而其改质区环绕未改质区，且改质区的传导率低于未改质区的传导率。
依照本发明的较佳实施例所述硫属化合物随机存取内存，硫属化合物层的未改质区与下电极接触的面积小于与上电极接触的面积。再者，硫属化合物层的改质区内可包含氧、氮或其它可提供相变材料传导率下降的可能原子、离子或化合物。
本发明提出一种硫属化合物随机存取内存的制造方法，包括提供一基底，在基底上已形成有第一介电层，且在第一介电层中具有一下电极。然后，在基底上形成硫属化合物层，再在硫属化合物层上形成图案化掩模。接着，利用图案化掩模定义硫属化合物层，以形成与下电极相接触的硫属化合物区块。随后，利用图案化掩模，对硫属化合物区块进行一倾斜离子注入工艺，使硫属化合物区块与下电极相接触的外围部分转变成一改质区，其中改质区的传导率低于未改质的硫属化合物区块的传导率。之后，去除图案化掩模，再于硫属化合物区块以外的基底上形成第二介电层。然后，在硫属化合物区块上形成一上电极。
依照本发明的较佳实施例所述硫属化合物随机存取内存的制造方法，上述的倾斜离子注入工艺所注入的掺杂物质包括氧气(O2)、氮气(N2)、氧原子(O)、氮原子(N)、氧离子(O+)或其它可提供相变材料传导率下降的可能原子、离子或化合物。
本发明提出一种硫属化合物随机存取内存的制造方法，包括提供一基底，在基底上已形成有介电层，且在介电层中具有下电极。接着，在基底上形成一硫属化合物层，再在硫属化合物层上形成图案化掩模，其中图案化掩模相对于下电极。随后，利用图案化掩模，对硫属化合物层进行一离子注入工艺，使部分硫属化合物层转变成改质区，并确保图案化掩模底下的部分硫属化合物层没有被掺杂物质注入，而使这个区域的硫属化合物层成为一未改质区，其中改质区的传导率低于未改质区的传导率。然后，去除图案化掩模，再于硫属化合物层的未改质区上形成一上电极。
依照本发明的较佳实施例所述硫属化合物随机存取内存的制造方法，离子注入工艺包括采用垂直基底的注入角度或是采用倾斜于基底的注入角度。
本发明因采用特殊的改质处理，可使硫属化合物随机存取内存中的硫属化合物层与下电极之间的接触面积大幅缩小，因此能够降低硫属化合物随机存取内存的操作电流，以便配合一般晶体管所能供应的电流值。另外，特殊的改质处理更可简化工艺，并且对于硫属化合物本身与半导体工艺中的其它材质在热膨胀系数上的差异问题也可一并解决。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
图1是依照本发明的第一实施例的硫属化合物随机存取内存的剖面示意图。
图2是依照本发明的第二实施例的硫属化合物随机存取内存的剖面示意图。
图3是依照本发明的第三实施例的硫属化合物随机存取内存的剖面示意图。
图4A至图4F是依照本发明的第四实施例的硫属化合物随机存取内存的制造流程剖面示意图。
图5A、图5B及图5C-1至图5D-1是依照本发明的第五实施例的硫属化合物随机存取内存的制造流程剖面示意图。
图5A、图5B及图5C-2至图5D-2是依照本发明的第六实施例的硫属化合物随机存取内存的制造流程剖面示意图。
符号说明
100、200、300、400、500：基底
102、108、116、202、216、306、308、402、412、416、502、514：介电层
106、206、302、414、512：上电极
104、204、306、404、504：下电极
110、406a：硫属化合物区块
210、310、406、506：硫属化合物层
112、212、312、506a、516a：未改质区
114、214、314、406b、506b、516b：改质区
408、508：图案化掩模
410：倾斜离子注入工艺
510、520：离子注入工艺
具体实施方式
第一实施例
图1是依照本发明的第一实施例的硫属化合物随机存取内存的剖面示意图。
如图1所示，本实施例的硫属化合物随机存取内存包括一基底100、第一介电层102、上电极106、下电极104、第二介电层108与硫属化合物区块110，其中硫属化合物区块110包括未改质区112与改质区114。第一介电层102是设置于基底100表面，而下电极104是位于第一介电层102中、上电极106则相对下电极104配置于第一介电层102上方。而第二介电层108介于第一介电层102与上电极106之间。再者，硫属化合物区块110是介于上电极106与下电极104之间的第二介电层108内，其中的未改质区112与下电极104接触的面积小于与上电极106接触的面积。而硫属化合物区块110的改质区114则环绕未改质区112，且改质区114的传导率低于未改质区112的传导率，其中改质区114内例如包含氧、氮或其它可提供相变材料传导率下降的可能原子、离子或化合物，以改变原本硫属化合物的物理性质。
继续参照图1，相对于未改质区112，改质区114与下电极104接触的面积可大于其与上电极106接触的面积。此外，上述上电极106与下电极104的材质例如是金属、金属化合物、半导体、硅化物、硅或其它可导电的材质；且上电极106与下电极104的型态可包括单质、化合物、合金或复合物等。再者，在本图中是绘示两个硫属化合物随机存取内存，所以在两个上电极106之间可填入另一介电层116。
由于本实施例中采用缩小硫属化合物随机存取内存中的硫属化合物层与下电极之间的接触面积，因此能够降低硫属化合物随机存取内存的操作电流，以便配合一般晶体管所能供应的电流值。
第二实施例
图2是依照本发明的第二实施例的硫属化合物随机存取内存的剖面示意图。
参照图2，本实施例的硫属化合物随机存取内存包括上电极206、下电极204与硫属化合物层210，其中硫属化合物层210包括未改质区212与改质区214。下电极204是相对上电极206配置，而硫属化合物层210是介于上电极206与下电极204之间，且通常上述构件是建构在基底200上。其中，硫属化合物层210的未改质区212与上电极206及下电极204相接触，且未改质区212与下电极204接触的面积等于其与上电极206接触的面积。而硫属化合物层210的改质区214环绕未改质区212，且改质区214的传导率低于未改质区212的传导率。而且，改质区214内例如包含有氧、氮或其它可提供相变材料传导率下降的可能原子、离子或化合物，以改变原本硫属化合物的物理性质。
继续参照图2，上电极206与下电极204的材质及其型态的选择可参照第一实施例。再者，在本图中是绘示两个硫属化合物随机存取内存，所以在两个下电极204之间可填入介电层202，而在两个上电极206之间可填入另一介电层216。
因为本实施例的硫属化合物随机存取内存中的硫属化合物层具有用来进行相变的未改质区以及周围低传导率的改质区，所以可忽略习知硫属化合物与周围的其它材质在热膨胀系数上的差异问题。
第三实施例
图3是依照本发明的第三实施例的硫属化合物随机存取内存的剖面示意图。
参照图3所示，本实施例的硫属化合物随机存取内存与第二实施例的类似，包括有上电极302、下电极304与硫属化合物层310，而硫属化合物层310包括未改质区312与改质区314，且通常上述构件是建构在基底300上。其中，本实施例与第二实施例的差异在于硫属化合物层310的未改质区312与下电极304接触的面积小于其与上电极302接触的面积。此外，在本图中的两个下电极304之间与两个上电极302之间各填有介电层306与308。
本实施例中，由于硫属化合物层的未改质区与下电极的接触面积较小，故可降低硫属化合物随机存取内存的操作电压。此外，本实施例的硫属化合物层本身也可作为内存之间的介电层，所以可避免公知因硫属化合物本身与其它材质的热膨胀系数差异所造成的问题。
第四实施例
图4A至图4F是依照本发明的第四实施例的硫属化合物随机存取内存的制造流程剖面示意图。
参照图4A，提供基底400，在基底400上已形成有第一介电层402，且在第一介电层402中具有下电极404。
然后，参照图4B，于基底400上形成硫属化合物层406，再于硫属化合物层406上形成图案化掩模408，其中图案化掩模408例如是光致抗蚀剂或硬掩模。
接着，参照图4C，利用图案化掩模408定义硫属化合物层406(如图4B)，以形成与下电极404相接触的硫属化合物区块406a。
之后，参照图4D，利用图案化掩模408，对硫属化合物区块406a进行倾斜离子注入工艺410，使硫属化合物区块406a与下电极404相接触的外围部分转变成改质区406b，其中改质区406b的传导率低于未改质的硫属化合物区块406a的传导率。其中，倾斜离子注入工艺410所注入的掺杂物质例如氧气(O2)、氮气(N2)、氧原子(O)、氮原子(N)、氧离子(O+)或其它可提供相变材料传导率下降的可能原子、离子或化合物。
随后，参照图4E，去除图案化掩模408(如图4D)，再于硫属化合物区块406a与406b以外的基底400上形成第二介电层412。
继之，参照图4F，在硫属化合物区块406a与406b上形成上电极414，并于上电极414之间填入内层介电层416。
本实施例因采用特殊的改质处理，即倾斜离子注入工艺，故可使硫属化合物随机存取内存中的硫属化合物层与下电极之间的接触面积大幅缩小，因此能够降低硫属化合物随机存取内存的操作电流，以便配合一般晶体管所能供应的电流值。
第五实施例
图5A、图5B及图5C-1至图5D-1是依照本发明的第五实施例的硫属化合物随机存取内存的制造流程剖面示意图。
参照图5A，提供基底500，在基底500上已形成有一介电层502，且在介电层502中具有下电极504。
然后，参照图5B，在基底500上形成硫属化合物层506，再在硫属化合物层506上形成图案化掩模508，其中图案化掩模508相对于下电极504。而图案化掩模508例如光致抗蚀剂或硬掩模。
接着，参照图5C-1，对硫属化合物层506(如图5B)进行离子注入工艺510，其是采用垂直基底500的注入角度，使部分硫属化合物层转变成改质区506b，并确保图案化掩模508底下的部分硫属化合物层没有被掺杂物质注入，而使这个区域的硫属化合物层成为未改质区506a，其中改质区506b的传导率低于未改质区506a的传导率。而掺杂物质例如是氧气、氮气、氧原子、氮原子、氧离子或其它可提供相变材料传导率下降的可能原子、离子或化合物。
之后，参照图5D-1，去除图案化掩模508，再在硫属化合物层的未改质区506b上形成上电极512，并可于上电极512之间填入内层介电层514。
在本实施例中因特殊的改质处理，即离子注入工艺，故可简化工艺，并且对于硫属化合物本身与半导体工艺中的其它材质在热膨胀系数上的差异问题也可一并解决。
第六实施例
图5A、图5B及图5C-2至图5D-2是依照本发明的第六实施例的硫属化合物随机存取内存的制造流程剖面示意图。
先参照图5A到图5B，其是与第五实施例相同，先在基底500上形成具有下电极504的介电层502，再在基底500上依序形成硫属化合物层506及图案化掩模508。
接着，参照图5C-2，对硫属化合物层506(如图5B)进行离子注入工艺520，其是采用倾斜于基底500的注入角度，使部分硫属化合物层转变成改质区516b，并确保图案化掩模508底下的部分硫属化合物层没有被掺杂物质注入，而使这个区域的硫属化合物层成为未改质区516a，其中改质区516b的传导率低于未改质区516a的传导率。其中，掺杂物质例如氧气、氮气、氧原子、氮原子、氧离子或其它可提供相变材料传导率下降的可能原子、离子或化合物。
之后，参照图5D-2，去除图案化掩模508，再于硫属化合物层的未改质区516a上形成上电极512。
综上所述，在本发明的特点在于：
1.本发明因采用特殊的改质处理，可使硫属化合物随机存取内存中的硫属化合物层与下电极之间的接触面积大幅缩小，因此能够降低硫属化合物随机存取内存的操作电流，以便配合一般晶体管所能供应的电压流。
2.本发明通过改质处理更可简化工艺，并且对于硫属化合物本身与半导体工艺中的其它材质在热膨胀系数上的差异问题也可一并解决。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当根据权利要求中所界定为准。
Claims (20)
1.一种硫属化合物随机存取内存，其特征在于：包括：
基底；
第一介电层，设置在基底表面；
下电极，位于第一介电层中；
上电极，位于第一介电层上；
第二介电层，介于第一介电层与上电极之间；
硫属化合物区块，介于上电极与下电极之间的第二介电层内，其中硫属化合物区块包括：
未改质区，未改质区与下电极接触的面积小于与上电极接触的面积；以及
改质区，环绕未改质区，且改质区的传导率低于未改质区的传导率。
2.如权利要求1所述的硫属化合物随机存取内存，其特征在于：该硫属化合物区块的改质区与下电极接触的面积大于与上电极接触的面积。
3.如权利要求1所述的硫属化合物随机存取内存，其特征在于：上电极与下电极的材质包括金属、金属化合物、半导体。
4.如权利要求1所述的硫属化合物随机存取内存，其特征在于：上电极与下电极的型态包括单质、化合物、或合金。
5.如权利要求1所述的硫属化合物随机存取内存，其特征在于：硫属化合物区块的改质区内包含氧或氮。
6.一种硫属化合物随机存取内存，其特征在于：包括：
上电极；
下电极，位于上电极之上；以及
硫属化合物层，介于上电极与下电极之间，其中硫属化合物层包括：
未改质区，与上电极及下电极相接触；以及
改质区，环绕未改质区，且改质区的传导率低于未改质区的传导率。
7.如权利要求6所述的硫属化合物随机存取内存，其特征在于：硫属化合物层的未改质区与下电极接触的面积小于与上电极接触的面积。
8.如权利要求6所述的硫属化合物随机存取内存，其特征在于：硫属化合物层的未改质区与下电极接触的面积等于与上电极接触的面积。
9.如权利要求6所述的硫属化合物随机存取内存，其特征在于：上电极与下电极的材质包括金属、金属化合物、半导体。
10.如权利要求6所述的硫属化合物随机存取内存，其特征在于：上电极与下电极的型态包括单质、化合物、或合金。
11.如权利要求6所述的硫属化合物随机存取内存，其特征在于：硫属化合物层的改质区内包含氧或氮。
12.一种硫属化合物随机存取内存的制造方法，其特征在于：包括：
提供一基底，该基底上已形成有第一介电层，且在第一介电层中具有下电极；
在该基底上形成硫属化合物层；
在该硫属化合物层上形成图案化掩模；
利用图案化掩模，定义硫属化合物层，以形成与下电极相接触的硫属化合物区块；
利用图案化掩模，对硫属化合物区块进行倾斜离子注入工艺，使硫属化合物区块与下电极相接触的外围部分转变成改质区，其中该改质区的传导率低于未改质的硫属化合物区块的传导率；
去除图案化掩模；
在该硫属化合物区块以外的该基底上形成第二介电层；以及
在该硫属化合物区块上形成上电极。
13.如权利要求12所述的硫属化合物随机存取内存的制造方法，其特征在于：该倾斜离子注入工艺所注入的掺杂物质包括氮离子或氧离子。
14.如权利要求12所述的硫属化合物随机存取内存的制造方法，其特征在于：该图案化掩模包括硬掩模。
15.一种硫属化合物随机存取内存的制造方法，其特征在于：包括：
提供一基底，该基底上已形成有介电层，且在介电层中具有下电极；
在该基底上形成硫属化合物层；
在该硫属化合物层上形成图案化掩模；
利用该图案化掩模，对硫属化合物层进行离子注入工艺，使部分硫属化合物层转变成改质区，并确保图案化掩模底下的部分该硫属化合物层没有被掺杂物质注入，而成为未改质区，其中该改质区的传导率低于未改质区的传导率；
去除图案化掩模；以及
在该硫属化合物层的未改质区上形成上电极。
16.如权利要求15所述的硫属化合物随机存取内存的制造方法，其特征在于：该离子注入工艺包括采用垂直该基底的注入角度。
17.如权利要求16所述的硫属化合物随机存取内存的制造方法，其特征在于：该掺杂物质包括氮离子或氧离子。
18.如权利要求15所述的硫属化合物随机存取内存的制造方法，其特征在于：该离子注入工艺包括采用倾斜于基底的注入角度。
19.如权利要求18所述的硫属化合物随机存取内存的制造方法，其特征在于：该掺杂物质包括氮离子或氧离子。
20.如权利要求15所述的硫属化合物随机存取内存的制造方法，其特征在于：该图案化掩模包括硬掩模。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100971030A CN100389507C (zh) | 2004-12-07 | 2004-12-07 | 硫属化合物随机存取内存及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100971030A CN100389507C (zh) | 2004-12-07 | 2004-12-07 | 硫属化合物随机存取内存及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1787249A CN1787249A (zh) | 2006-06-14 |
| CN100389507C true CN100389507C (zh) | 2008-05-21 |
Family
ID=36784620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100971030A Expired - Fee Related CN100389507C (zh) | 2004-12-07 | 2004-12-07 | 硫属化合物随机存取内存及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100389507C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101859871A (zh) * | 2009-04-02 | 2010-10-13 | 索尼公司 | 存储元件及其制造方法和半导体存储装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863655B2 (en) * | 2006-10-24 | 2011-01-04 | Macronix International Co., Ltd. | Phase change memory cells with dual access devices |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920788A (en) * | 1995-06-07 | 1999-07-06 | Micron Technology, Inc. | Chalcogenide memory cell with a plurality of chalcogenide electrodes |
| CN1226990A (zh) * | 1996-05-30 | 1999-08-25 | 爱克逊技术有限公司 | 可编程金属化元件结构及其制造方法 |
| US6569705B2 (en) * | 2000-12-21 | 2003-05-27 | Intel Corporation | Metal structure for a phase-change memory device |
| WO2004017437A1 (en) * | 2002-08-14 | 2004-02-26 | Ovonyx, Inc. | Modified contact for programmable devices |
-
2004
- 2004-12-07 CN CNB2004100971030A patent/CN100389507C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920788A (en) * | 1995-06-07 | 1999-07-06 | Micron Technology, Inc. | Chalcogenide memory cell with a plurality of chalcogenide electrodes |
| CN1226990A (zh) * | 1996-05-30 | 1999-08-25 | 爱克逊技术有限公司 | 可编程金属化元件结构及其制造方法 |
| US6569705B2 (en) * | 2000-12-21 | 2003-05-27 | Intel Corporation | Metal structure for a phase-change memory device |
| WO2004017437A1 (en) * | 2002-08-14 | 2004-02-26 | Ovonyx, Inc. | Modified contact for programmable devices |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101859871A (zh) * | 2009-04-02 | 2010-10-13 | 索尼公司 | 存储元件及其制造方法和半导体存储装置 |
| CN101859871B (zh) * | 2009-04-02 | 2015-06-24 | 索尼公司 | 存储元件及其制造方法和半导体存储装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1787249A (zh) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Cheng et al. | 3D cross-point phase-change memory for storage-class memory | |
| US8187918B2 (en) | Methods of forming multi-level cell of semiconductor memory | |
| CN101142695B (zh) | 相变存储器及其制造方法 | |
| CN101252167B (zh) | 具有自我形成间隙的可程序化电阻存储单元 | |
| KR100763908B1 (ko) | 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법 | |
| TWI283407B (en) | Accessing phase change memories | |
| CN100585899C (zh) | 锑前体、使用该锑前体的相变存储器件及其制造方法 | |
| CN100524881C (zh) | 用于制造柱状相变存储元件的方法 | |
| CN101872838B (zh) | 具有埋入相变化区域的存储单元及其制造方法 | |
| CN101013669A (zh) | 薄膜制备方法 | |
| KR20100026413A (ko) | 가변저항 메모리 장치 및 그것의 형성방법 | |
| CN1992368A (zh) | 半导体器件以及该半导体器件的制造方法 | |
| TWI390781B (zh) | 記憶單元、形成記憶單元之方法、及形成程式化記憶單元之方法 | |
| US10056431B2 (en) | Variable resistance memory device | |
| CN103050623B (zh) | 一种具备多阻态特性的二阶忆阻器及其调制方法 | |
| KR100967675B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| US10818730B2 (en) | Semiconductor memory device | |
| CN100389507C (zh) | 硫属化合物随机存取内存及其制造方法 | |
| US6972429B1 (en) | Chalcogenide random access memory and method of fabricating the same | |
| KR100738115B1 (ko) | 도핑된 상변화층을 구비하는 상변화 메모리 소자 및 그동작방법 | |
| KR100951661B1 (ko) | 상변화 물질을 보호하는 보호막을 구비한 상변화 메모리장치 및 그 제조방법 | |
| CN102376881A (zh) | 用于制作相变随机存取存储器存储单元的方法 | |
| CN201285770Y (zh) | 一种相变存储器单元结构 | |
| CN101257084B (zh) | 相变化存储器及其制造方法 | |
| CN101499482A (zh) | 非易失性存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080521 Termination date: 20191207 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |