CN101859871A - 存储元件及其制造方法和半导体存储装置 - Google Patents

存储元件及其制造方法和半导体存储装置 Download PDF

Info

Publication number
CN101859871A
CN101859871A CN201010141555A CN201010141555A CN101859871A CN 101859871 A CN101859871 A CN 101859871A CN 201010141555 A CN201010141555 A CN 201010141555A CN 201010141555 A CN201010141555 A CN 201010141555A CN 101859871 A CN101859871 A CN 101859871A
Authority
CN
China
Prior art keywords
electrode
variable resistance
resistance layer
memory element
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010141555A
Other languages
English (en)
Other versions
CN101859871B (zh
Inventor
角野润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101859871A publication Critical patent/CN101859871A/zh
Application granted granted Critical
Publication of CN101859871B publication Critical patent/CN101859871B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种存储元件及其制造方法和半导体存储装置。这里公开的存储元件包括：第一电极；形成在与第一电极相对的位置的第二电极；以及形成为置于第一电极与第二电极之间的可变电阻层。第一电极为管状物，并且形成为使其在与可变电阻层相反的一侧上比在可变电阻层的一侧上更厚。

Description

存储元件及其制造方法和半导体存储装置
技术领域
本发明涉及存储元件及其制造方法以及半导体存储装置。
背景技术
包括非易失性存储器单元(诸如EEPROM(电可擦写和可编程ROM)和闪存等)的半导体装置现在被用在各种电子装置中。改善半导体装置的诸如重写次数和数据保持耐受性等以及使半导体装置的结构小型化是重要的挑战。
对于市场上已经能够买到的以浮动型为代表的闪存结构，由于电阻改变型存储器从可靠性和小型化的观点来看具有优势，所以电阻改变型存储器已经引起了注意。电阻改变型存储器包括ARAM、RRAM、PCRAM、MRAM以及Spin RAM等。这种电阻改变型存储器被认为与简单结构、高速重写性能以及多值技术结合而适合于更高的性能、更高的集成度，并因此引起了注意。
在上述电阻改变型非易失性存储元件中，下电极与可变电阻层的接触面积越小，电流密度增加得越多并且电场可以更加集中。因此可以有助于改善重写性能和特性变化的稳定性。
但是，下电极与可变电阻层的接触面积的减小受到光刻性能的限制，这使得小型化变得困难。此外，一般和广泛使用的钨埋入型接触结构具有由于在中央部分中产生的缝隙(孔)而引起特性变化产生的问题。此外，难以增大在电流流过造成电阻改变时产生的热的辐射效率。
作为参照示例，举例来说，以线状从下电极突起的突起电极物形成在下电极的两侧的侧壁上，并且可变电阻层(可变电阻器)形成在突起电极物的上部上。公开了具有形成在可变电阻层的上部上的上电极的电阻改变元件(例如，见日本专利公报No.2007-180473和日本专利公报No.2007-180474，下文中分别称作专利文献1和2)。通过对突起电极物的一部分进行氧化的方法形成可变电阻层，由此限制了电阻材料的选择。此外，因为可变电阻层形成在形成为线状的突起电极物的上部上，所以电场趋向于集中在突起电极物在平面图观察时的角部分处，并且因此电场不能均匀地集中在与可变电阻层接触的部分的整个区域中。因此，容易地产生特性变化。
发明内容
所解决的问题是电场不能均匀地集中在下电极的与可变电阻层相接触的部分的整个区域上，并且因此容易发生特性变化。
期望通过将电场均匀地集中在下电极的与可变电阻层相接触的部分的整个区域上，来消除特性变化。
根据本发明的实施例，提供了一种存储元件，包括：第一电极；形成在与第一电极相对的位置的第二电极；以及形成为置于第一电极与第二电极之间的可变电阻层。第一电极为管状物，并且形成为在与可变电阻层相反的一侧上比在可变电阻层的一侧上更厚。
在根据本发明的上述实施例的存储元件中，第一电极形成为在与可变电阻层相反的一侧上比在可变电阻层的一侧上更厚。换言之，可变电阻层一侧形成为比与可变电阻层相反的一侧更薄。因此，电场容易集中在第一电极的可变电阻层一侧上。此外，因为第一电极形成为管状物，所以可以均匀地升高电流密度并且将电场集中在第一电极的与可变电阻层相接触的部分的整个区域处。因此，可以消除由于电场集中在角部分处而引起的特性变化。此外，因为与可变电阻层相反的一侧形成为比可变电阻层的一侧更厚，所以在可变电阻层中产生的热容易辐射到第一电极的下部。即，改善了热辐射特性。
根据本发明的实施例，提供了一种制造存储元件的方法，所述方法包括以下步骤：在层间绝缘膜中形成孔；在孔的内表面上以及层间绝缘膜的表面上形成电极形成膜；通过对电极形成膜进行回蚀并且在孔的侧壁上留下电极形成膜，以使得电极形成膜在孔的底部的一侧上比在孔的开口部的一侧上更厚，来形成第一电极；将绝缘膜埋入孔中；在层间绝缘膜上形成与第一电极的上部相连接的可变电阻层；以及在可变电阻层上形成第二电极。
在根据本发明的上述实施例的制造存储元件的方法中，通过对电极形成膜进行回蚀并且在孔的侧壁上留下电极形成膜，以使得电极形成膜在孔的底部的一侧上比在孔的开口部的一侧上更厚，来形成第一电极。换言之，第一电极形成为在孔的开口部的一侧上比在孔的底部的一侧上更薄。因此，第一电极的可变电阻层一侧形成为有助于电场集中的形状。此外，因为第一电极形成为管状物，所以电场可以均匀地集中在第一电极的与可变电阻层相接触的上表面部分的整个区域处。因此，可以消除由于电场集中在角部分而引起的特性变化。此外，因为通过留下电极形成膜，使得电极形成膜在孔的底部的一侧上比在孔的开口部的一侧上更厚来形成第一电极，所以在可变电阻层中产生的热容易辐射到第一电极的下部。即，改善了热辐射特性。
根据本发明的实施例，提供了一种半导体存储装置，包括：由形成在半导体衬底上的绝缘栅场效应晶体管组成的选择晶体管；覆盖形成在半导体衬底上的选择晶体管的层间绝缘膜；以及形成在层间绝缘膜上的存储元件。存储元件包括：形成在层间绝缘膜上的第一电极；形成在与第一电极相对的位置的第二电极；以及形成为置于第一电极与第二电极之间的可变电阻层。第一电极为管状物，并且形成为在可变电阻层的相反一侧上比在可变电阻层一侧上更厚。并且，在选择晶体管的栅电极的两侧形成在半导体衬底中的扩散层中的一者连接到第一电极。
根据本发明的上述实施例的半导体存储装置使用根据本发明的上述实施例的存储元件，使得重写变得稳定并且改善了重写速度。
根据本发明的上述实施例的存储元件可以均匀地增加电流密度并且将电场集中在第一电极的与可变电阻层相接触的整个区域上。该存储元件因此具有能够执行稳定地数据重写并且实现重写速度性能改善的优点。此外，在可变电阻层中产生的热辐射到第一电极的下部的一侧，因此可以抑制由于热而引起的元件劣化。因此，该存储元件具有能够改善重写次数目和数据保持可靠性的优点。
根据本发明的上述实施例的制造存储元件的方法可以均匀地增加电流密度并且将电场集中在第一电极的与可变电阻层相接触的整个区域上。该制造方法因此具有使得能够执行稳定地数据重写并且实现重写速度性能改善的优点。此外，在可变电阻层中产生的热辐射到第一电极的下部的一侧，因此可以抑制由于热而引起的元件劣化。因此，该制造方法具有能够改善重写次数和数据保持可靠性的优点
本发明的上述实施例的半导体存储装置使重写稳定并且改善了重写速度。因此，半导体存储装置具有能够改善可靠性并且改善工作速度的优点。
附图说明
图1是根据本发明的第一实施例的存储元件的第一示例的示意构造截面图；
图2是根据第一实施例的存储元件的第二示例的示意构造截面图；
图3是根据第一实施例的存储元件的第三示例的示意构造截面图；
图4是根据第一实施例的存储元件的第四到第六示例的示意构造截面图；
图5A到图5G是根据本发明的第二实施例的制造存储元件的方法的第一示例的制造过程截面图；
图6A和图6B是根据第二实施例的制造存储元件的方法的第二示例的制造过程截面图；
图7A和图7B是根据第二实施例的制造存储元件的方法的第三示例的制造过程截面图；
图8是根据第三实施例的半导体存储装置的示例的示意构造截面图；以及
图9是根据第三实施例的半导体存储装置的示例的电路图。
具体实施方式
下文中将要描述实施本发明的方式(下文中称作实施例)。
<1.第一实施例>
[存储元件的构造的第一示例]
将要参照图1的示意构造截面图来描述根据本发明的第一实施例的存储元件的构造的第一示例。
如图1所示，第三电极31形成在衬底(未示出)上的层间绝缘膜41内。例如，氮化钨、氮化钛、钨、钛、金、铂、银、钌、碲等可以用作该第三电极31。
层间绝缘膜41例如由用作通常的半导体装置的层间绝缘膜的材料形成。例如，可以使用氧化硅膜、低介电常数有机绝缘膜、低介电常数无机绝缘膜等。
与第三电极31相连通的孔42形成在层间绝缘膜41中。第一电极21形成在孔42的侧壁上。因此，第一电极21的下部连接到第三电极31的上表面。第三电极31形成为使得第三电极31在与第一电极21相接触的一侧的上表面的面积等于或大于第一电极21的底部的面积。
第一电极21为管状物，并且形成为使其在与后述的可变电阻层22相反的一侧上比在可变电阻层22的一侧上更厚。例如，第一电极21形成为使其从可变电阻层22的一侧到与可变电阻层22相反的一侧逐渐地变厚。
例如，最期望第一电极21形成为从可变电阻层22的一侧的平面图观察时为圆形的环状。第一电极21也可以形成为椭圆的环状。第一电极21也可以为多边形，只要其角部分被倒圆，以防止电场集中在角部分处。
第一电极21由用在半导体工艺中使用的布线材料(例如，钛、氮化钛、钨、氮化钨、铜或硅基半导体材料)形成。可选择地，可以使用铝、钼、氮化钽、钽、金属硅化物等。硅基半导体材料包括单晶硅、多晶硅和无定形硅等。此外，这些硅材料可以包括导电性杂质，诸如砷、磷、锑、硼、铟等。
附带地，当可以扩散到层间绝缘膜41的一侧的材料(诸如铜等)用在第一电极21中时，期望在层间绝缘膜41的一侧上形成屏障金属层(未示出)。
此外，绝缘膜43埋入孔42中。
在附图中，层间绝缘膜41的上表面、第一电极21的上表面以及绝缘膜43的上表面形成在相同的平面中。
可变电阻层22设置在层间绝缘膜41的上表面、第一电极21的上表面以及绝缘膜43的上表面上。此外，第二电极23形成在可变电阻层22上。
可变电阻层22例如由存储层24和离子源层25组成，其中存储层24在第一电极21的一侧上由金属氧化物形成，离子源层25形成在存储层24上并且将金属离子供应到存储层24或者接收从存储层24供应的金属离子。
存储层24由氧化钆、氧化钽、氧化铌、氧化铝、氧化铪、氧化锆中的一者及其混合材料形成。
离子源层25包括从铜、银和锌中选择的一种元素以及从碲、硫和硒的硫族元素中选择的一种元素。例如，列举了CuTe、GeSbTe、CuGeTe、AgGeTe、AgTe、ZnTe、ZnGeTe、CuS、CuGeS、CuSe和CuGeSe等。
作为第二电极23，例如可以使用诸如氮化钨、氮化钛、钨、钛、金、铂、银、钌、碲等。
第二电极23可以为电极塞形、布线结构或者膜结构，只要第二电极23电连接到可变电阻层22。此外，第三电极31可以例如为电极塞形、布线结构或者形成在硅衬底中的扩散层等，只要第三电极31电连接到上述第一电极21的下表面侧。
由此形成了存储元件20(20A)。
下文中将要描述通过存储元件20来存储和擦除信息的操作。
首先，例如将正电势(+电势)施加到离子源层25，并且因此正电压施加到存储元件20使得第一电极21的一侧为负侧。由此，Cu、Ag和Zn中的一者被从离子源层25电离，扩散到存储层24中并且在第一电极21的一侧与电子结合并析出。可选择地，Cu、Ag和Zn中的一者以扩散的状态保留在存储层24中。
之后，包括大量的Cu、Ag和Zn中一者的电流通路形成在存储层24中，或者由Cu、Ag和Zn中一者所导致的大量缺陷形成在存储层24中。因此，存储层24的电阻值被降低。除了存储层24之外的每个层相比于记录之前的存储层24的电阻值原本就具有低电阻值。因此，降低存储层24的电阻值可以总体上降低存储元件20的电阻值。
之后，在移除正电压以消除施加到存储元件20的电压时，电阻值保持在较低的状态。由此，可以记录信息。在存储元件20用在可以记录一次的存储装置或所谓的PROM中时，通过上述记录过程完成记录。
另一方面，应用到可擦除存储装置或所谓的RAM或EEPROM等中可能需要擦除过程。在擦除过程中，例如负电势(-电势)施加到离子源层25，并且因此将负电压施加到存储元件20，使得第一电极21一侧为正侧。由此，构成形成在存储层24中的电流通路的Cu、Ag或Zn或者杂质水平电离，在存储层24中移动并且返回到离子源层25的一侧。
然后，由Cu、Ag和Zn中一者所形成的电流通路或缺陷从存储层24内部消失，使得存储层24的电阻值升高。除了存储层24之外的每个层原本就具有低电阻值。因此，升高存储层24的电阻值可以总体上升高存储元件20的电阻值。
之后，在移除负电压以消除施加到存储元件20的电压时，电阻值保持在升高的状态。由此，可以擦除所记录的信息。
通过重复这种操作，可以在存储元件20中重复地执行信息的记录(写入)和所记录的信息的擦除。
在存储元件20A中，第一电极21由管状物形成，并且形成为使其在与可变电阻层22相反的一侧上比在可变电阻层22的一侧上更厚。换言之，可变电阻层22的一侧形成为使其比与可变电阻层22相反的一侧更薄。因此，电场容易集中在第一电极21的可变电阻层22的一侧。此外，因为第一电极21形成为管状物，所以可以均匀地升高电流密度并且将电场集中在第一电极21的与可变电阻层22相接触的部分的整个区域处。因此，可以消除如过去的技术那样由于电场集中在电极的角部分处所引起的特性变化。
因此，存在能够执行稳定的数据重写并且实现重写速度的性能改善的优点。
此外，因为与可变电阻层22相反的一侧形成为使其比可变电阻层22的一侧更厚，所以在可变电阻层22中产生的热容易辐射到第一电极21的下部分。即，从可变电阻层22的一侧向第三电极31的一侧，第一电极21的截面面积增大，并且因此从可变电阻层22的一侧向第三电极31的一侧，热容量增加。因此，改善了热辐射性质。此外，因为第三电极31形成为使得第三电极31在与第一电极21相接触的一侧的上表面的面积等于或大于第一电极21的底部的面积，所以允许第一电极21的热更容易逃离到第三电极31的一侧。即，增强了热辐射特性。
因此，因为在可变电阻层22中产生的热辐射到第一电极21的下部的一侧，所以可以抑制由于热而引起的元件劣化。因此，存在能够改善重写次数和数据保持可靠性的优点。
此外，因为层间绝缘膜41和绝缘膜43形成在第一电极21的内侧和侧面周边部分，并且绝缘膜43的上表面、第一电极21的上表面和层间绝缘膜41的上表面形成在相同的平面内，所以第一电极21的上部与可变电阻层22之间的接触面积减小了。因此，可以增加电流密度并且将电场集中在第一电极21的上部(可变电阻层22的一侧)，并且有助于增加重写性能和特性变化的稳定性。
[存储元件的构造的第二示例]
接下来，将要参照图2的示意构造截面图来说明根据本发明的第一实施例的存储元件的构造的第二示例。
如图2所示，第三电极31形成在衬底(未示出)上的层间绝缘膜41内。例如，氮化钨、氮化钛、钨、钛、金、铂、银、钌、碲等可以用于该第三电极31。
层间绝缘膜41例如由用作通常的半导体装置的层间绝缘膜的材料形成。例如，可以使用氧化硅膜、低介电常数有机绝缘膜、低介电常数无机绝缘膜等。
与第三电极31相连通的孔42形成在层间绝缘膜41中。第一电极21形成在孔42的侧壁上。因此，第一电极21的下部连接到第三电极31的上表面。第三电极31形成为使得第三电极31在与第一电极21相接触的一侧的上表面的面积等于或大于第一电极21的底部的面积。
第一电极21为管状物，并且形成为使其在与后述的可变电阻层22相反的一侧上比在可变电阻层22的一侧上更厚。例如，第一电极21形成为使其从可变电阻层22的一侧到与可变电阻层22相反的一侧逐渐地变厚。
例如，最期望第一电极21形成为从可变电阻层22的一侧的平面图观察时为圆形环状。第一电极21也可以形成为椭圆形环状。第一电极21也可以为多边形，只要其角部分被倒圆，以防止电场集中在角部分处。
此外，第一电极21在与可变电阻层22相反的一侧(孔42的底部一侧)上具有连接到第一电极21的底部电极21B。例如，第一电极21和底部电极21B通过相同的材料彼此一体地形成。在假设第一电极21包括底部电极21B的条件下，作出以下说明。
第一电极21由用在半导体工艺中的布线材料(例如，钛、氮化钛、钨、氮化钨、铜或硅基半导体材料形成。可选择地，可以使用铝、钼、氮化钽、钽、金属硅化物等。硅基半导体材料包括单晶硅、多晶硅和无定形硅等。此外，这些硅材料可以包括导电性杂质，诸如砷、磷、锑、硼、铟等。
附带地，当可以扩散到层间绝缘膜41的一侧的材料(诸如铜等)用在第一电极21中时，期望在层间绝缘膜41的一侧上形成屏障金属层(未示出)。
此外，绝缘膜43埋入孔42中。
在附图中，层间绝缘膜41的上表面、第一电极21的上表面以及绝缘膜43的上表面形成在相同的平面中。
可变电阻层22设置在层间绝缘膜41的上表面、第一电极21的上表面以及绝缘膜43的上表面上。此外，第二电极23形成在可变电阻层22上。
可变电阻层22例如由存储层24和离子源层25组成，其中存储层24在第一电极21的一侧上由金属氧化物形成，离子源层25形成在存储层24上并且将金属离子提供给存储层24或者接收从存储层24提供的金属离子。
存储层24由氧化钆、氧化钽、氧化铌、氧化铝、氧化铪、氧化锆中的一者及其混合材料中形成。
离子源层25包括从铜、银和锌中选择的一种元素以及从碲、硫和硒的硫族元素中选择的一种元素。例如，列举了CuTe、GeSbTe、CuGeTe、AgGeTe、AgTe、ZnTe、ZnGeTe、CuS、CuGeS、CuSe和CuGeSe等。
作为第二电极23，可以使用诸如氮化钨、氮化钛、钨、钛、金、铂、银、钌、碲等。
第二电极23可以为电极塞形、布线结构或者膜结构，只要第二电极23电连接到可变电阻层22。此外，第三电极31可以例如为电极塞形、布线结构或者形成在硅衬底中的扩散层，只要第三电极31电连接到上述第一电极21的下表面侧。
由此形成了存储元件20(20B)。
通过存储元件20B来存储和擦除信息的操作与上述操作相同。
在存储元件20B中，第一电极21由管状物形成，并且形成为使其在与可变电阻层22相反的一侧上比在可变电阻层22的一侧上更厚。换言之，可变电阻层22的一侧形成为使其比与可变电阻层22相反的一侧更薄。因此，电场容易集中在第一电极21的可变电阻层22的一侧。此外，因为第一电极21形成为管状物，所以可以均匀地升高电流密度并且将电场集中在第一电极21的与可变电阻层22相接触的部分的整个区域处。因此，可以消除如过去的技术那样由于电场集中在电极的角部分所引起的特性变化。
因此，存在能够执行稳定的数据重写并且实现重写速度的性能改善的优点。
此外，因为与可变电阻层22相反的一侧形成为使其比可变电阻层22的一侧更厚，并且进一步形成底部电极21B，所以在可变电阻层22中产生的热容易辐射到第一电极21的下部分。即，从可变电阻层22的一侧向第三电极31的一侧，第一电极21的截面面积增大，并且因此从可变电阻层22的一侧向第三电极31的一侧，热容量增加。因此，改善了热辐射性质。此外，因为第三电极31形成为使得第三电极31在与第一电极21相接触的一侧的上表面的面积等于或大于第一电极21的底部的面积，所以允许第一电极21的热更容易逃离到第三电极31的一侧。即，增强了热辐射特性。
因此，因为在可变电阻层22中产生的热辐射到第一电极21的下部分的一侧，所以可以抑制由于热所引起的元件劣化。因此，存在能够改善重写次数和数据保持可靠性的优点。
此外，因为层间绝缘膜41和绝缘膜43形成在第一电极21的内侧和侧面周边部分，并且绝缘膜43的上表面、第一电极21的上表面以及层间绝缘膜41的上表面形成在相同的平面内，所以第一电极21的上部与可变电阻层22之间的接触面积减小了。因此，可以增加电流密度并且将电场集中在第一电极21的上部(可变电阻层22的一侧)，并且有助于增加重写性能和特性变化的稳定性。
[存储元件的构造的第三示例]
接下来，将要参照图3的示意构造截面图来说明根据本发明的第一实施例的存储元件的构造的第三示例。
如图3所示，第三电极31形成在衬底(未示出)上的层间绝缘膜41内。用在半导体工艺中的电极材料(诸如氮化钨、氮化钛、钨、钛、金、铂、银、钌、碲等可以用于该第三电极31。
层间绝缘膜41例如由用作通常的半导体装置的层间绝缘膜的材料形成。例如，可以使用氧化硅膜、低介电常数有机绝缘膜、低介电常数无机绝缘膜等。
与第三电极31相连通的孔42形成在层间绝缘膜41中。第一电极21形成在孔42的侧壁上。因此，第一电极21的底部连接到第三电极31的上表面。第三电极31形成为使得第三电极31在与第一电极21相接触的一侧的上表面的面积等于或大于第一电极21的底部的面积。
第一电极21为管状物，并且形成为使其在与后述的可变电阻层22相反的一侧上比在可变电阻层22的一侧上更厚。例如，第一电极21形成为使其从可变电阻层22的一侧到与可变电阻层22相反的一侧逐渐地变厚。
例如，最期望第一电极21形成为从可变电阻层22的一侧的平面图观察时为圆形环状。第一电极21也可以形成为椭圆形环状。第一电极21也可以为多边形，只要其角部分被倒圆，以防止电场集中在角部分处。
此外，虽然在图3中未示出，但是如上述第二示例那样，第一电极21在与可变电阻层相反的一侧上可以具有底部电极21B(见上述图2)。
第一电极21由用在半导体工艺中的电极材料(例如，钛、氮化钛、钨、氮化钨、铜或硅基半导体材料)形成。可选择地，可以使用铝、钼、氮化钽、钽、金属硅化物等。硅基半导体材料包括单晶硅、多晶硅和无定形硅等。此外，这些硅材料可以包括导电性杂质，诸如砷、磷、锑、硼、铟等。
附带地，当可以扩散到层间绝缘膜41的一侧的材料(诸如铜等)用在第一电极21中时，期望在层间绝缘膜41的一侧上形成屏障金属层(未示出)。
此外，绝缘膜43埋入孔42中。
在附图中，层间绝缘膜41的上表面以及绝缘膜43的上表面形成在相同的平面中，并且在从该相同平面突出的状态下形成第一电极21。
可变电阻层22形成在层间绝缘膜41的上表面、第一电极21的上表面以及绝缘膜43的上表面上。此外，第二电极23形成在可变电阻层22上。
可变电阻层22例如由存储层24和离子源层25组成，其中存储层24在第一电极21的一侧上由金属氧化物形成，离子源层25形成在存储层24上并且将金属离子提供给存储层24或者接收从存储层24提供的金属离子。
存储层24沿着突起的第一电极21的表面形状形成。存储层24由氧化钆、氧化钽、氧化铌、氧化铝、氧化铪、氧化锆中的一者及其混合材料形成。
离子源层25包括从铜、银和锌中选择的一种元素以及从碲、硫和硒的硫族元素中选择的一种元素。例如，列举了CuTe、GeSbTe、CuGeTe、AgGeTe、AgTe、ZnTe、ZnGeTe、CuS、CuGeS、CuSe和CuGeSe等。
作为第二电极23，可以使用诸如氮化钨、氮化钛、钨、钛、金、铂、银、钌、碲等。
第二电极23可以为电极塞形、布线结构或者膜结构，只要第二电极23电连接到可变电阻层22。此外，第三电极31可以例如为电极塞形、布线结构或者形成在硅衬底中的扩散层，只要第三电极31电连接到上述第一电极21的下表面侧。
由此形成了存储元件20(20C)。
通过存储元件20C来存储和擦除信息的操作与上述操作相同。
在存储元件20C中，第一电极21由管状物形成，并且形成为使其在与可变电阻层22相反的一侧上比在可变电阻层22的一侧上更厚。换言之，可变电阻层22的一侧形成为使其比与可变电阻层22相反的一侧更薄。因此，电场容易集中在第一电极21的可变电阻层22的一侧。此外，因为第一电极21形成为管状物，所以可以均匀地升高电流密度并且将电场集中在第一电极21的与可变电阻层22相接触的部分的整个区域处。因此，可以消除如过去的技术那样由于电场集中在电极的角部分所引起的特性变化。
因此，存在能够执行稳定的数据重写并且实现重写速度的性能改善的优点。
此外，因为与可变电阻层22相反的一侧形成为使其比可变电阻层22的一侧更厚，并且进一步形成底部电极21B，所以在可变电阻层22中产生的热容易辐射到第一电极21的下部分。即，从可变电阻层22的一侧向第三电极31的一侧，第一电极21的截面面积增加，并且因此从可变电阻层22的一侧向第三电极31的一侧，热容量增加。因此，改善了热辐射性质。此外，因为第三电极31形成为使得第三电极31在与第一电极21相接触的一侧的上表面的面积等于或大于第一电极21的底部的面积，所以允许第一电极21的热更容易逃离到第三电极31的一侧。即，增强了热辐射特性。
因此，因为在可变电阻层22中产生的热辐射到第一电极21的下部分的一侧，所以可以抑制由于热所引起的元件劣化。因此，存在能够改善重写次数和数据保持可靠性的优点。
此外，形成了绝缘膜43，绝缘膜43的上表面和层间绝缘膜41的上表面形成在相同的平面内，并且第一电极21在从该相同平面中突起的状态下形成。由此，第一电极21的上部与可变电阻层22之间的接触面积稍微增加了，但是，电场更容易集中在第一电极21的上端部处。因此，有助于增加重写性能和特性变化的稳定性。
附带地，虽然第一电极21的尖端部分(上部)在从层间绝缘膜41的表面突起的状态下形成，但是所施加的电压最大约3.0V，因此形成在第一电极21的上部并由可变电阻层22中的金属氧化物的薄膜形成的存储层24不会造成介质破坏。
[存储元件的构造的第四示例]
接下来，将要参照图4的示意构造截面图来说明根据本发明的第一实施例的存储元件的构造的第四示例。
如图4所示，第四示例中的存储元件20(20D)具有与上述第一至第三示例不同的可变电阻层22，并且其它部分具有与第一到第三示例相同的构造。在下文中将要描述例如在第一示例中可变电阻层22不同的情况。
可变电阻层22由金属氧化物膜制成。例如，可变电阻层22由氧化镍形成，并且形成在由铂制成的第一电极21与第二电极23之间。可选择地，可变电阻层22由双层结构的金属氧化物膜制成，其中双层结构在第一电极21的一侧具有氧化钛膜并且在第二电极23的一侧具有通过将钛添加到氧化镍而形成的Ti:Ni氧化物膜。
此外，可变电阻层22可以具有氧化钴膜和氧化钽膜的层叠结构。在这种情况下，钽电极用作在形成阳极一侧上的电极。
此外，过渡金属元素的氧化物(诸如，氧化钛、氧化锌或氧化铌等)可以用作可变电阻层22。
通过使用在第一电极21与第二电极23之间施加电压而引起可变电阻层22的电阻值的变化，可变电阻层22产生流经可变电阻22的电流量的差异。通过使用电流量的差异而获取“0”和“1”的信息来执行存储和读出。
由此形成了存储元件20(20D)。
与上述第一到第三示例相同，在存储元件20D中，电场容易集中在第一电极21的可变电阻层22的一侧。此外，因为第一电极21形成为管状物，所以可以均匀地升高电流密度并且将电场集中在第一电极21的与可变电阻层22相接触的部分的整个区域处。因此，可以消除如过去的技术那样由于电场集中在电极的角部分所引起的特性变化。
因此，存在能够执行稳定的数据重写并且实现重写速度的性能改善的优点。
此外，与上述第一到第三示例相同，在可变电阻层22中产生的热更容易辐射到第一电极21的下部分。即，从可变电阻层22的一侧到第三电极31的一侧，第一电极21的热容增加。因此，改善了热辐射特性。此外，与上述第一到第三示例相同，允许第一电极21的热容易逃离到第三电极31的一侧。即，增强了热辐射特性。
因此，因为在可变电阻层22中产生的热辐射到第一电极21的下部的一侧，所以可以抑制由于热所引起的元件劣化。因此，存在可以改善重写次数和数据保持可靠性的优点。
[存储元件的构造的第五示例]
将要参照上述图4的示意构造截面图来描述根据本发明的第一实施例的存储元件的构造的第五示例。
如上述图4所示，第五示例中的存储元件20(20E)具有与上述第一到第三示例不同的可变电阻层22，并且其它部分具有与第一到第三示例相同的构造。在下文中将要描述例如在第一示例中可变电阻层22不同的情况。
可变电阻层22例如由固体电解质膜形成。固体电解质膜包括具有银(Ag)和铜(Cu)中的一者或二者的固体电解质膜以及具有硫化锗(GeS)和锡化锗(GeSe)中的一者或二者的固体电解质膜。
当电压施加到可变电阻层22时，固体电解质膜中的铜或银移动。通过使用电阻值在铜或银在施加负电压的方向上移动时的改变，可变电阻层22形成在固体电解质膜中流动的电流量的差异。通过使用电流量的差异而获取“0”和“1”的信息来执行存储和读出。
第二电极23可以为电极塞形、布线结构或者膜结构，只要第二电极23电连接到可变电阻层22。此外，第三电极31可以例如为电极塞形、布线结构或者形成在硅衬底中的扩散层等，只要第三电极31电连接到上述第一电极21的下表面一侧。
由此形成了存储元件20(20E)。
与上述第一到第三示例相同，在存储元件20E中，电场容易集中在第一电极21的可变电阻层22的一侧。此外，因为第一电极21形成为管状物，所以可以均匀地升高电流密度并且将电场集中在第一电极21的与可变电阻层22相接触的部分的整个区域处。因此，可以消除如过去的技术那样由于电场集中在电极的角部分所引起的特性变化。
因此，存在能够执行稳定的数据重写并且实现重写速度的性能改善的优点。
此外，与上述第一到第三示例相同，在可变电阻层22中产生的热更容易辐射到第一电极21的下部分。即，从可变电阻层22的一侧到第三电极31的一侧，第一电极21的热容增加。因此，改善了热辐射特性。此外，与上述第一到第三示例相同，允许第一电极21的热容易逃离到第三电极31的一侧。即，增强了热辐射特性。
因此，因为在可变电阻层22中产生的热辐射到第一电极21的下部的一侧，所以可以抑制由于热所引起的元件劣化。因此，存在可以改善重写次数和数据保持可靠性的优点。
[存储元件的构造的第六示例]
将要参照上述图4的示意构造截面图来描述存储元件的构造的第六示例。
如上述图4所示，第六示例中的存储元件20(20F)具有与上述第一到第三示例不同的可变电阻层22，并且其它部分具有与第一到第三示例相同的构造。在下文中将要例如描述例如在第一示例中可变电阻层22不同的情况。
可变电阻层22是所谓的相改变层，其通过施加电压来实现相改变。例如，通过将电压施加到第二电极23来在可变电阻层22中来实现相改变，并且使用由于相改变而引起的电阻值的改变来执行存储操作。锗锑碲化物(Ge2Sb2Te5)用于相改变层，并且例如氮化钛用作第一电极21和第二电极23。此外，可以将氧增加到相改变层的锗锑碲化物中。
通过使用低电阻结晶状态与高电阻无定形状态的改变，相改变层产生在相改变层中流动的电流量的差异，其中在这些状态下电阻由于施加电压产生焦耳热而变得不同。通过使用电流量的差异而获得“0”和“1”的信息，来执行存储和读出。
由此形成了存储元件20(20F)。
与上述第一到第三示例相同，在存储元件20F中，电场容易集中在第一电极21的可变电阻层22的一侧。此外，因为第一电极21形成为管状物，所以可以均匀地升高电流密度并且将电场集中在第一电极21的与可变电阻层22相接触的部分的整个区域处。因此，可以消除如过去的技术那样由于电场集中在电极的角部分所引起的特性变化。
因此，存在能够执行稳定的数据重写并且实现重写速度的性能改善的优点。
此外，与上述第一到第三示例相同，在可变电阻层22中产生的热更容易辐射到第一电极21的下部分。即，从可变电阻层22的一侧到第三电极31的一侧，第一电极21的热容增加。因此，改善了热辐射特性。此外，与上述第一到第三示例相同，允许第一电极21的热容易逃离到第三电极31的一侧。即，增强了热辐射特性。
因此，因为在可变电阻层22中产生的热辐射到第一电极21的下部的一侧，所以可以抑制由于热所引起的元件劣化。因此，存在可以改善重写次数和数据保持可靠性的优点。
<2.第二实施例>
[制造存储元件的方法的第一示例]
将要参照图5A到图5G的示意构造截面图来说明根据本发明的第二实施例的制造存储元件的方法的第一示例。第一示例中的制造方法是用于形成参照前述图1描述的存储元件20A的制造方法的示例。
如图5A所示，第三电极31形成在衬底(未示出)上的层间绝缘膜41中，并且其后进一步沉积层间绝缘膜41以覆盖第三电极31。因此，形成了具有形成在膜中的第三电极31的层间绝缘膜41。之后，虽然未示出，但是通过光刻胶涂覆、光刻技术等来形成蚀刻掩膜，并且通过使用蚀刻掩膜进行蚀刻来使到达第三电极31的孔42形成在层间绝缘膜41中。最期望孔42形成为圆形截面形状，或者可以形成为椭圆截面形状。可选择地，孔42可以为多边形，其被倒圆以防止电场集中在角部分处。
之后，蚀刻掩膜被移除。
之后，如图5B所示，电极形成膜44形成在孔42的内表面以及层间绝缘膜41的表面上。这个电极形成膜44例如由用在半导体工艺中使用的布线材料形成，例如，钛、氮化钛、钨、氮化钨、铜或硅基半导体材料。可选择地，可以使用铝、钼、氮化钽、钽、金属硅化物等。硅基半导体材料包括单晶硅、多晶硅和无定形硅等。此外，这些硅材料可以包括导电性杂质，诸如砷、磷、锑、硼、铟等。
之后，如图5C所示，通过对电极形成膜44进行回蚀并且在孔42的侧壁上留下电极形成膜44，以使得电极形成膜44在孔42的底部的一侧上比在孔42的开口部的一侧上更厚，来形成第一电极21。即，第一电极21由留在孔42的侧壁上的电极形成膜44形成。因此，第一电极21在孔42的侧壁上形成为所谓的侧壁形状，并且在孔42的截面中的外部形状为环状时，从平面图观察第一电极21形成为圆环状。根据孔42的截面形状，第一电极21可以形成为椭圆环形。此外，即使在第一电极21为多边形时，对多边形的角部分进行倒圆以防止电场集中在角部分处就足够了。
之后，如图5D所示，绝缘膜43埋入孔42中。例如，通过化学气相沉积法、涂覆法等，将用于普通层间绝缘膜(诸如氧化硅膜、低介电常数膜等)的绝缘材料埋入孔42中。此时，绝缘膜43也形成在层间绝缘膜41上。
之后，如图5E所示，通过化学机械研磨或回蚀将层间绝缘膜41上的过量的绝缘膜43移除，并且将绝缘膜43留在孔42中。此时，层间绝缘膜41的表面、第一电极21的表面和绝缘膜43的表面可以形成在相同的平面中。
之后，如图5F所示，将要连接到第一电极的上部的可变电阻层22形成在层间绝缘膜41和绝缘膜43上。作为可变电阻层22，举例来说，由金属氧化物形成的存储层24形成在第一电极21的一侧上，并且其后将金属离子提供给存储层24或者接收供应到存储层24的金属离子的离子源层25形成在存储层24上。
存储层24由氧化钆、氧化钽、氧化铌、氧化铝、氧化铪、氧化锆中的一者及其混合材料形成。
离子源层25由包括从铜、银和锌中选择的一种元素以及从碲、硫和硒的硫族元素中选择的一种元素的膜形成。例如，形成了CuTe、GeSbTe、CuGeTe、AgGeTe、AgTe、ZnTe、ZnGeTe、CuS、CuGeS、CuSe和CuGeSe等的膜。
之后，如图5G所示，第二电极23形成在可变电阻层22上。通过使用例如氮化钨、氮化钛、钨、钛、金、铂、银、钌、碲等形成该第二电极23。形成第二电极23的方法例如为沉积法和剥离法。可选择地，第二电极23可以为形成为在整个表面上的板状。
第二电极23可以是电极塞形、布线结构或者膜结构，只要第二电极23电连接到可变电阻层22。此外，第三电极31可以例如为电极塞形、布线结构或者形成在硅衬底中的扩散层等，只要第三电极31电连接到第一电极21的下表面侧。
由此形成了存储元件20(20A)。
在上述第一示例的制造方法中，第一电极21由管状物形成，并且形成为使其在可变电阻层22的一侧上比在与可变电阻层22相反的一侧上更薄。因此，电场容易集中在第一电极21的可变电阻层22的一侧。此外，因为第一电极21形成为管状物，所以可以均匀地升高电流密度并且将电场集中在第一电极21的与可变电阻层22相接触的部分的整个区域处。因此，可以消除如过去的技术那样由于电场集中在电极的角部分所引起的特性变化。
因此，存在能够执行稳定的数据重写并且实现重写速度的性能改善的优点。
此外，因为与可变电阻层22相反的一侧形成为使其比可变电阻层22的一侧更厚，所以在可变电阻层22中产生的热容易辐射到第一电极21的下部分。即，从可变电阻层22的一侧向第三电极31的一侧，第一电极21的截面面积增加，并且因此从可变电阻层22的一侧向第三电极31的一侧，热容量增加。因此，改善了热辐射性质。此外，因为第三电极31形成为使得第三电极31在与第一电极21相接触的一侧的上表面的面积等于或大于第一电极21的底部的面积，所以允许第一电极21的热更容易逃离到第三电极31的一侧。即，增强了热辐射特性。
因此，可以抑制由于在可变电阻层22中产生的热所引起的元件劣化。因此，存在能够改善重写次数和数据保持可靠性的优点。
此外，因为层间绝缘膜41和绝缘膜43形成在第一电极21的内侧和侧面周边部分，并且绝缘膜43的上表面、第一电极21的上表面和层间绝缘膜41的上表面形成在相同的平面内，所以第一电极21的上部与可变电阻层22之间的接触面积减小了。因此，可以增加电流密度并且将电场集中在第一电极21的上部(可变电阻层22的一侧)，并且有助于增加重写性能和特性变化的稳定性。
[制造存储元件的方法的第二示例]
将要参照图6A和图6B的示意构造截面图来说明根据本发明的第二实施例的制造存储元件的方法的第二示例。第二示例中的制造方法是用于形成参照前述图2描述的存储元件20B的制造方法的示例。
如图6A所示，在参照上述图5C描述的、用于前述第一示例中的制造方法的电极形成膜44被回蚀时，回蚀在电极形成膜44留在孔42的底部的状态下停止。此时，电极形成膜44也留在层间绝缘膜41上。
之后，如图6B所示，例如通过化学机械研磨将层间绝缘膜41上的电极形成膜44移除。因此，第一电极21形成在孔42的侧壁部分上，并且底部电极21B形成在孔42的底部。第一电极21和底部电极21B通过电极形成膜44相同的材料彼此一体地形成。
下文中，虽然未示出，与上述第一示例中的制造方法相同，绝缘膜43埋入孔42中，并且进一步形成可变电阻层22和第二电极23。
制造方法的第二示例提供与制造方法的第一示例相同的作用和效果。此外，因为第一电极21形成为使其在与可变电阻层22相反的一侧上比在可变电阻层22的一侧上更厚，并且进一步形成底部电极21B，在可变电阻层22中产生的热更容易从第一电极21的下部辐射。
因此，因为在可变电阻层22中产生的热辐射到第一电极21的下部的一侧，所以可以抑制由于热引起的元件劣化。因此，存在能够改善数据重写次数以及数据保持可靠性的优点。
[制造存储元件的方法的第三示例]
将要参照图7A和图7B的示意构造截面图来说明根据本发明的第二实施例的制造存储元件的方法的第三示例。第三示例中的制造方法是用于形成参照前述图3描述的存储元件20C的制造方法的示例。
如图7A所示，与参照上述第一示例中的制造方法的上述图5D进行的描述相同，绝缘膜43埋入其中形成第一电极21的孔42中。
之后，如图7B所示，将层间绝缘膜41上的绝缘膜43移除以暴露第一电极21的尖端部分。此外，将层间绝缘膜41和绝缘膜43的上部移除，以使第一电极21的尖端部分从层间绝缘膜41和绝缘膜43的表面突出。
例如，通过针对第一电极21来选择性蚀刻层间绝缘膜41和绝缘膜43的各向同性的湿法蚀刻、各向异性干法蚀刻等，对层间绝缘膜41和绝缘膜43进行选择性蚀刻。在层间绝缘膜41和绝缘膜43由氧化硅膜形成时，使用氢氟酸的湿法蚀刻。因此，期望绝缘膜43由具有与层间绝缘膜41相等的蚀刻速率的膜(例如与层间绝缘膜41的种类相同的膜)形成。
其后，虽然未示出，与上述第一示例中的制造方法相同，形成可变电阻层22和第二电极23。
制造方法的第三示例提供与制造方法的第一示例相同的作用和效果。此外，绝缘膜43的上表面和层间绝缘膜41的上表面形成在相同平面中，并且第一电极21在从该相同平面突起的状态下形成。因此，第一电极21的上部与可变电阻层22之间的接触面积稍微增加，但是电场更容易集中在第一电极21的上端部处。因此可以有助于改善重写性能和特征变化的稳定性。
<3.第三实施例>
[半导体存储装置的构造的一个示例]
将要参照图8的示意构造截面图和图9的电路图来说明根据本发明的第三实施例的半导体存储装置的构造的示例。
如图8所示，选择晶体管50形成在半导体衬底11上。在栅绝缘膜51置于半导体衬底11与栅电极52之间的状态下，选择晶体管50在半导体衬底11上具有栅电极52。字线W(未示出)连接到栅电极52。此外，侧壁53形成在栅电极52的两侧上。用作源极和漏极的扩散层54和55形成在半导体衬底11中栅电极52的两侧上。一个扩散层54例如通过多层(在附图中是三层)布线61、连接到各布线61的塞状物62等与存储元件20的第一电极21相连接。类似地，其他扩散层55也通过其他路径连接到存储元件20。此外，其他扩散层55通过塞状物63连接到位线B。
存储元件20具有连接到布线61的最上部分的第一电极21以及连接到扩散层54的塞状物62。可变电阻层22(例如存储层24和离子源层25)是基本上形成在整个单元阵列区域上的板型。连接到可变电阻层22的第二电极23形成在可变电阻层22的整个表面上，并且通过形成在层间绝缘膜41中的塞状物64连接到布线(板状布线)65。
此外，逻辑电路部分的晶体管71形成在半导体衬底11上。此外，连接到预定布线层的焊盘电极66形成在焊盘部分的半导体衬底11上的层间绝缘膜41上。
将要参照图9的电路图说明上述结构的半导体存储装置1的电路构造的示例。
如图9所示，根据以上所述本发明的一个实施例的存储元件20的第一电极21一侧连接到选择晶体管50的一个扩散层54，并且位线B连接到选择晶体管50的其他扩散层55。一个选择晶体管50和一个存储元件20由此形成一个存储器单元M。多个这种存储器单元M例如布置为矩阵形式。在该示例中，选择晶体管50的与位线B连接的扩散层55与相邻的选择晶体管50共用。存储元件20的第二电极23一侧例如可以由一个板状电极形成。字线W连接到每个选择晶体管50的栅电极52。在该示例中，字线W和位线B布置为使其在电路布局中以预定间隔彼此垂直。
上述示例为板型半导体存储装置的示例，并且可以类似地应用到例如交叉点型半导体存储器件的存储元件。
上述半导体存储装置1使用根据本发明的一个实施例的存储元件20。因此，使重写变得稳定并且改善了重写速度。因此，因为使重写变得稳定并且改善了重写速度，所以存在能够改善可靠性以及改善工作速度的优点。
本申请包括与2009年4月2日递交给日本专利局的日本专利申请JP2009-089788中公开的主题相关的主题，并且将其全部内容通过引用结合在这里。
本领域的技术人员应该理解，可以根据设计需要和其他因素来进行各种修改、结合、子结合和替换，只要它们在权利要求或其等同的范围内。

Claims (16)

1.一种存储元件，包括：
第一电极；
第二电极，其形成在与所述第一电极相对的位置处；以及
可变电阻层，其形成为置于所述第一电极与所述第二电极之间；
其中，所述第一电极为管状物，并且形成为在与所述可变电阻层相反的一侧上比在所述可变电阻层的一侧上更厚。
2.根据权利要求1所述的存储元件，其中，
所述第一电极形成为从所述可变电阻层一侧到与所述可变电阻层相反的一侧逐渐地变厚。
3.根据权利要求1所述的存储元件，其中，
所述第一电极在与所述可变电阻层相反的一侧上的所述管状物的底面上具有连接到所述第一电极的底部电极。
4.根据权利要求1所述的存储元件，其中，
第三电极形成在所述第一电极的底部上。
5.根据权利要求4所述的存储元件，其中，
所述第三电极在与所述第一电极相接触的一侧的上表面的面积等于或大于所述第一电极的所述底部的面积。
6.根据权利要求1所述的存储元件，其中，
绝缘膜形成在所述第一电极的内部和侧面周边部分，并且所述绝缘膜的表面与所述第一电极的表面形成在相同平面中。
7.根据权利要求1所述的存储元件，其中，
绝缘膜形成在所述第一电极的内部和侧面周边部分，并且所述第一电极的上部形成为从所述绝缘膜的表面突出。
8.根据权利要求1所述的存储元件，其中，
所述第一电极由钛、氮化钛、钨、氮化钨、铜或硅基半导体材料中的一种形成。
9.根据权利要求1所述的存储元件，其中，
所述可变电阻层包括
存储层，其形成在所述第一电极的一侧上，以及
离子源层，其形成在所述第二电极的一侧上并且将金属离子供应到所述存储层或者接收供应到所述存储层的金属离子，并且
所述离子源层具有从铜、银和锌中选择的一种元素以及从碲、硫和硒中选择的一种元素。
10.根据权利要求9所述的存储元件，其中
所述存储层由氧化钆、氧化钽、氧化铌、氧化铝、氧化铪、氧化锆中的一者以及氧化钆、氧化钽、氧化铌、氧化铝、氧化铪、氧化锆的混合材料形成。
11.根据权利要求1所述的存储元件，其中
所述可变电阻层由固体电解质膜形成。
12.根据权利要求1所述的存储元件，其中
所述可变电阻层由金属氧化物膜形成。
13.一种制造存储元件的方法，所述方法包括以下步骤：
在具有第三电极的层间绝缘膜中形成到达所述第三电极的孔，所述第三电极形成在所述层间绝缘膜中；
在所述孔的内表面上以及所述层间绝缘膜的表面上形成电极形成膜；
通过对所述电极形成膜进行回蚀并且在所述孔的侧壁上留下所述电极形成膜，使得所述电极形成膜在所述孔的底部一侧上比在所述孔的开口部一侧上更厚，形成第一电极；
将绝缘膜埋入所述孔中；
在所述层间绝缘膜上形成与所述第一电极的上部相连接的可变电阻层；并且
在所述可变电阻层上形成第二电极。
14.根据权利要求13所述的制造存储元件的方法，其中
在对所述电极形成膜进行回蚀时，所述回蚀在所述电极形成膜残留在所述孔的底部的状态下停止，并且通过化学机械研磨将所述层间绝缘膜上的所述电极形成膜移除。
15.根据权利要求13所述的制造存储元件的方法，还包括以下步骤：
在将所述绝缘膜埋入的步骤之后，通过移除所述层间绝缘膜和所述绝缘膜的上部，所述第一电极的尖端部分从所述层间绝缘膜和所述绝缘膜的表面突起。
16.一种半导体存储装置，包括：
选择晶体管，其由形成在半导体衬底上的绝缘栅场效应晶体管组成；
层间绝缘膜，其覆盖形成在所述半导体衬底上的所述选择晶体管；以及
存储元件，其形成在所述层间绝缘膜上；
其中，所述存储元件包括：
第一电极，其形成在所述层间绝缘膜上；
第二电极，其形成在与所述第一电极相对的位置处；以及
可变电阻层，其形成为置于所述第一电极与所述第二电极之间；
所述第一电极为管状物，并且形成为在与所述可变电阻层相反的一侧上比在所述可变电阻层的一侧上更厚，并且
形成在所述半导体衬底中所述选择晶体管的栅电极的两侧的扩散层中的一者与所述第一电极相连接。
CN201010141555.XA 2009-04-02 2010-03-26 存储元件及其制造方法和半导体存储装置 Expired - Fee Related CN101859871B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009089788A JP5446393B2 (ja) 2009-04-02 2009-04-02 記憶素子とその製造方法および半導体記憶装置
JP2009-089788 2009-04-02

Publications (2)

Publication Number Publication Date
CN101859871A true CN101859871A (zh) 2010-10-13
CN101859871B CN101859871B (zh) 2015-06-24

Family

ID=42825439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010141555.XA Expired - Fee Related CN101859871B (zh) 2009-04-02 2010-03-26 存储元件及其制造方法和半导体存储装置

Country Status (4)

Country Link
US (1) US8242552B2 (zh)
JP (1) JP5446393B2 (zh)
CN (1) CN101859871B (zh)
TW (1) TWI425624B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102146588A (zh) * 2011-01-31 2011-08-10 天津大学 一种AgTe二元相变纳米线制备方法
CN102456833A (zh) * 2010-10-19 2012-05-16 索尼公司 存储装置的制造方法、存储器件以及存储装置
CN103811514A (zh) * 2012-11-12 2014-05-21 台湾积体电路制造股份有限公司 逻辑兼容rram结构和工艺
CN103811515A (zh) * 2012-11-12 2014-05-21 台湾积体电路制造股份有限公司 逻辑兼容的rram结构和工艺
CN103858170A (zh) * 2012-05-12 2014-06-11 Adesto技术公司 可变阻抗存储元件的接触结构与方法
CN104040746A (zh) * 2011-11-07 2014-09-10 桑迪士克3D有限责任公司 存储器单元与电阻切换层的合成
CN105027312A (zh) * 2013-03-13 2015-11-04 密克罗奇普技术公司 具有沟槽形底部电极的电阻式存储器单元
CN107195778A (zh) * 2012-05-07 2017-09-22 美光科技公司 具有局限细丝形成的电阻性存储器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094759A (ja) * 2010-10-28 2012-05-17 Elpida Memory Inc 半導体装置
US8409960B2 (en) * 2011-04-08 2013-04-02 Micron Technology, Inc. Methods of patterning platinum-containing material
US8816314B2 (en) * 2011-05-13 2014-08-26 Adesto Technologies Corporation Contact structure and method for variable impedance memory element
US8895953B1 (en) 2011-07-15 2014-11-25 Adesto Technologies Corporation Programmable memory elements, devices and methods having physically localized structure
JP2013201405A (ja) 2012-03-26 2013-10-03 Toshiba Corp 不揮発性記憶装置
US8847191B1 (en) 2012-03-27 2014-09-30 Adesto Technologies Corporation Programmable impedance memory elements, methods of manufacture, and memory devices containing the same
US8866122B1 (en) 2012-06-14 2014-10-21 Adesto Technologies Corporation Resistive switching devices having a buffer layer and methods of formation thereof
JP6162931B2 (ja) * 2012-06-19 2017-07-12 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
JP2014033094A (ja) * 2012-08-03 2014-02-20 Sharp Corp 可変抵抗素子とその製造方法、及び、不揮発性半導体記憶装置
US9252359B2 (en) 2013-03-03 2016-02-02 Adesto Technologies Corporation Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
US9444040B2 (en) 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US9412945B1 (en) 2013-03-14 2016-08-09 Adesto Technologies Corporation Storage elements, structures and methods having edgeless features for programmable layer(s)
US9269606B2 (en) 2014-02-19 2016-02-23 Microchip Technology Incorporated Spacer enabled active isolation for an integrated circuit device
US9412942B2 (en) * 2014-02-19 2016-08-09 Microchip Technology Incorporated Resistive memory cell with bottom electrode having a sloped side wall
US10003021B2 (en) 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode
US9385313B2 (en) * 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9318702B2 (en) 2014-02-19 2016-04-19 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
CN107004766A (zh) 2014-11-26 2017-08-01 密克罗奇普技术公司 具有用于经减少的导电路径区域/经增强的电场的间隔物区域的电阻式存储器单元
JP2017168664A (ja) * 2016-03-16 2017-09-21 東芝メモリ株式会社 半導体記憶装置
JP2017174860A (ja) 2016-03-18 2017-09-28 東芝メモリ株式会社 半導体記憶装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070025226A1 (en) * 2005-07-29 2007-02-01 Park Young S Phase change memory device and method of manufacturing the same
CN100389507C (zh) * 2004-12-07 2008-05-21 旺宏电子股份有限公司 硫属化合物随机存取内存及其制造方法
CN100423231C (zh) * 2005-12-02 2008-10-01 中国科学院上海微系统与信息技术研究所 一种制备相变存储器纳米加热电极的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI233204B (en) * 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
JP4061328B2 (ja) 2005-12-02 2008-03-19 シャープ株式会社 可変抵抗素子及びその製造方法
JP4017650B2 (ja) * 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
US7560723B2 (en) * 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
JP2009043873A (ja) * 2007-08-08 2009-02-26 Sony Corp 記憶素子および記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100389507C (zh) * 2004-12-07 2008-05-21 旺宏电子股份有限公司 硫属化合物随机存取内存及其制造方法
US20070025226A1 (en) * 2005-07-29 2007-02-01 Park Young S Phase change memory device and method of manufacturing the same
CN100423231C (zh) * 2005-12-02 2008-10-01 中国科学院上海微系统与信息技术研究所 一种制备相变存储器纳米加热电极的方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456833A (zh) * 2010-10-19 2012-05-16 索尼公司 存储装置的制造方法、存储器件以及存储装置
CN102456833B (zh) * 2010-10-19 2016-04-27 索尼公司 存储装置的制造方法、存储器件以及存储装置
US9118005B2 (en) 2010-10-19 2015-08-25 Sony Corporation Manufacturing method of a memory device with a reversible variable-resistance memory layer between electrodes extending along intersecting directions
CN102146588A (zh) * 2011-01-31 2011-08-10 天津大学 一种AgTe二元相变纳米线制备方法
CN102146588B (zh) * 2011-01-31 2012-10-10 天津大学 一种AgTe二元相变纳米线制备方法
CN104040746A (zh) * 2011-11-07 2014-09-10 桑迪士克3D有限责任公司 存储器单元与电阻切换层的合成
CN107195778A (zh) * 2012-05-07 2017-09-22 美光科技公司 具有局限细丝形成的电阻性存储器
CN107195778B (zh) * 2012-05-07 2020-05-12 美光科技公司 具有局限细丝形成的电阻性存储器
CN103858170A (zh) * 2012-05-12 2014-06-11 Adesto技术公司 可变阻抗存储元件的接触结构与方法
CN103811515A (zh) * 2012-11-12 2014-05-21 台湾积体电路制造股份有限公司 逻辑兼容的rram结构和工艺
CN103811514A (zh) * 2012-11-12 2014-05-21 台湾积体电路制造股份有限公司 逻辑兼容rram结构和工艺
CN103811514B (zh) * 2012-11-12 2016-08-17 台湾积体电路制造股份有限公司 逻辑兼容rram结构和工艺
CN103811515B (zh) * 2012-11-12 2016-09-21 台湾积体电路制造股份有限公司 逻辑兼容的rram结构和工艺
CN105027312A (zh) * 2013-03-13 2015-11-04 密克罗奇普技术公司 具有沟槽形底部电极的电阻式存储器单元
CN105027312B (zh) * 2013-03-13 2018-01-16 密克罗奇普技术公司 具有沟槽形底部电极的电阻式存储器单元

Also Published As

Publication number Publication date
US8242552B2 (en) 2012-08-14
US20100252798A1 (en) 2010-10-07
JP2010245143A (ja) 2010-10-28
JP5446393B2 (ja) 2014-03-19
TWI425624B (zh) 2014-02-01
CN101859871B (zh) 2015-06-24
TW201041122A (en) 2010-11-16

Similar Documents

Publication Publication Date Title
CN101859871B (zh) 存储元件及其制造方法和半导体存储装置
US9437658B2 (en) Fully isolated selector for memory device
US9812505B2 (en) Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof
US7169635B2 (en) Programmable structure, an array including the structure, and methods of forming the same
US7560722B2 (en) Optimized solid electrolyte for programmable metallization cell devices and structures
US7372065B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US7728322B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US8471233B2 (en) Semiconductor memory and method of manufacturing the same
US20110315947A1 (en) Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same
US20050254291A1 (en) Semiconductor memory component in cross-point architecture
USRE46636E1 (en) Nonvolatile memory device, nonvolatile memory device group, and manufacturing method thereof
CN103165607B (zh) 半导体存储器件及其制造方法
US8134140B2 (en) Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same
US9601692B1 (en) Hetero-switching layer in a RRAM device and method
KR101213225B1 (ko) 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법
JP2010278275A (ja) 半導体記憶装置
CN110299379B (zh) 存储装置
JP2013120845A (ja) メタルブリッジ型記憶装置
KR20070036976A (ko) 상변환 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170106

Address after: Kanagawa Japan Atsugi Asahi 4-14-1

Patentee after: SONY semiconductor solutions

Address before: Tokyo, Japan, Japan

Patentee before: Sony Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150624

Termination date: 20210326