KR20070036976A - 상변환 기억 소자 및 그의 제조방법 - Google Patents
상변환 기억 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20070036976A KR20070036976A KR1020050092109A KR20050092109A KR20070036976A KR 20070036976 A KR20070036976 A KR 20070036976A KR 1020050092109 A KR1020050092109 A KR 1020050092109A KR 20050092109 A KR20050092109 A KR 20050092109A KR 20070036976 A KR20070036976 A KR 20070036976A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- phase change
- film
- spherical
- insulating film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000005012 migration Effects 0.000 claims description 5
- 238000013508 migration Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910002909 Bi-Te Inorganic materials 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 노광 및 식각 기술의 한계 영향을 받지 않고도 낮은 전류로 구동 가능한 상변환 기억 소자 및 그의 제조방법을 개시한다. 개시된 본 발명의 상변환 기억 소자는, 다수의 볼록한 부분과 오목한 부분을 포함하는 형상의 구상화된 제1전극; 상기 구상화된 제1전극 상에 형성된 상변환막; 및 상기 상변환막 상에 형성된 제2전극;을 포함하는 것을 특징으로 한다. 또한, 본 발명의 상변환 기억 소자는 제1전극과 상변환막 사이에 평탄화용 절연막이 개재될 수 있다.
Description
도 1은 종래의 상변환 기억 소자를 도시한 단면도.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명의 다른 실시예에 따라 제조된 상변환 기억 소자를 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 반도체기판 22 : 절연막
23 : 콘택플러그 24 : 도포트 폴리실리콘막
25 : 언도프트 폴리실리콘막 26 : 구상화된 하부전극
27 : 상변환막 28 : 상부전극
29 : 평탄화용 절연막
본 발명은 상변환 기억 소자 및 그의 제조방법에 관한 것으로, 보다 상세하 게는, 노광 및 식각 기술의 한계 영향을 받지 않고도 낮은 전류로 구동 가능한 상변환 기억 소자 및 그의 제조방법에 관한 것이다.
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory: RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로서 최근들어 상변환 기억 소자(Phase Change memory device)가 제안되었다.
이러한 상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일 어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다. 다시말해, 상기 상변환 기억 소자는 상변환막으로서 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)로 이루어진 화합물막으로서, 인가된 전류, 즉, 주울열(Joule Heat)에 의해 저항이 낮은 결정질(Crystalline) 상태, 즉, 세트(SET) 상태와 저항이 높은 비정질(Amorphouse) 상태, 즉, 리세트(RESET) 사이에서 상변화가 일어나는 것으로부터, 쓰기 및 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지해서 상변환 기억 셀에 저장된 정보가 세트 상태의 데이터 '0'인지 또는 리세트 상태의 데이터 '1'인지를 판별하게 된다.
도 1은 기제안된 종래의 상변환 기억 소자를 도시한 단면도이다.
도시된 바와 같이, 반도체기판(1) 상에 게이트들(4)이 형성되어져 있고, 상기 게이트(4) 양측의 기판 표면 내에는 접합영역(도시안됨)이 형성되어 있다. 상기 게이트들(4)을 덮도록 기판(1) 전면 상에 층간절연막(5)이 형성되어져 있고, 상변환 셀이 형성될 영역과 접지전압(Vss)이 인가될 영역의 층간절연막 부분들 내에는 각각 제1텅스텐플러그(6a)과 제2텅스텐플러그(6b)가 형성되어져 있다.
상기 제1 및 제2텅스텐플러그(6a, 6b)를 포함한 층간절연막(5) 상에 제1산화막(7)이 형성되어져 있으며, 자세하게 도시되지는 않았으나, 상변환 셀이 형성될 영역에는 제1텅스텐플러그(6a)와 콘택하게 도트(dot)형 금속패드(8)가 형성되어 있고, 접지전압이 인가될 영역에는 상기 제2텅스텐플러그(6b)와 콘택하게 바(bar)형 접지라인(Vss line; 9)이 형성되어 있다.
상기 금속패드(8) 및 접지라인(9)을 포함한 제1산화막(7) 상에는 제2산화막(10)이 형성되어져 있으며, 상변환 셀이 형성될 영역의 제2산화막(10) 내에는 금속패드(8)와 콘택하게 플러그 형태의 하부전극(11)이 형성되어 있다. 상기 하부전극(11)과 콘택하게 제2산화막(10) 상에는 패턴 형태로 상변환막(12)과 상부전극(13)이 적층되어져 있고, 이를 통해, 플러그 형태의 하부전극(11)과 그 위에 적층된 상변환막(12) 및 상부전극(13)으로 구성되는 상변환 셀이 구성되어 있다.
그리고, 상기 상변환 셀을 덮도록 제2산화막(10) 상에 제3산화막(14)이 형성되어 있으며, 상기 제3산화막(14) 상에는 상부전극(13)과 콘택하는 금속배선(15)이 형성되어 있다.
한편, 이와 같은 상변환 기억 소자에 있어서, 상변환막의 안정적인 상변화를 위해서는 높은 전류 흐름, 예컨데, 1㎃ 이상이 요구된다. 따라서, 종래에는 상변환막과 전극간의 두 접촉면에서 전류 밀도가 급격하게 증가되는 주울열을 일으키도록 하고 있으며, 이를 위해, 즉, 트랜지스터를 통한 전류를 줄이면서 주울열 효율을 높이기 위해 상변환막과 하부전극의 접촉 면적을 가능한 작게 하고 있다.
그런데, 현재의 노광 기술 및 식각 기술의 한계로 인해 상변환막과 전극간 접촉 면적을 줄이는데 한계가 있다.
특히, 도 1에 도시된 종래의 상변환 기억 소자에 있어서, 상변환막(12)은 하부전극(11)은 물론 상부전극(13)과도 접촉하고 있지만, 상기 두 접촉면 모두를 상변이 영역으로 이용할 수 없으며, 따라서, 통상 하부전극(11)과 접촉하고 있는 상변환막 부분을 상변이 영역으로 이용하고 있고, 이 결과, 상기 상변환막(12)의 상 변화는 하부전극(11)과의 접촉 저항에 의존하게 되는데, 전술한 바와 같이, 현재로선 상기 하부전극(11)과 상변환막(13)간 접촉 면적을 줄이는데 한계가 있고, 또한, 안정적으로 형성하기도 어려우므로, 접촉 저항의 변화율이 크게 되어 상변환 기억 소자의 신뢰성이 낮은 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 노광 및 식각 기술의 한계 영향을 받지 않고도 낮은 전류로 구동 가능한 상변환 기억 소자 및 그의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 다수의 볼록한 부분과 오목한 부분을 포함하는 형상의 구상화된 제1전극; 상기 구상화된 제1전극 상에 형성된 상변환막; 및 상기 상변환막 상에 형성된 제2전극;을 포함하는 상변환 기억 소자를 제공한다.
여기서, 상기 구상화된 제1전극은 트랜지스터를 포함한 하부패턴이 형성되고 이를 덮도록 절연막이 형성된 반도체기판 상부의 상기 절연막 상에 형성되며, 그리고, 상기 트랜지스터와 구상화된 제1전극간을 전기적으로 연결시키도록 상기 절연막 내에는 콘택플러그가 형성된다.
상기 구상화된 제1전극은 도프트 폴리실리콘과 언도프트 폴리실리콘의 적층막을 실리콘 이동(Si migration)이 일어나도록 열처리하는 것에 의해 형성된다. 상기 상변환막은 제1전극의 볼록한 부분 위로 일정 두께가 잔존하도록 형성된다.
상기 제1전극과 상변환막 사이에 평탄화용 절연막이 개재되며, 이러한 평탄화용 절연막은 제1전극의 볼록한 부분이 노출되도록 형성된다. 상기 제1전극은 하부전극이고 상기 제2전극은 상부전극이다.
또한, 본 발명은, 트랜지스터를 포함한 하부패턴이 형성되고 이를 덮도록 절연막이 형성된 반도체기판; 상기 절연막 내에 트랜지스터와 콘택하도록 형성된 콘택플러그; 상기 콘택플러그 및 이에 인접한 절연막 부분 상에 형성되고 다수의 볼록한 부분과 오목한 부분을 포함하는 형상의 구상화된 제1전극; 상기 구상화된 제1전극 상에 상기 제1전극의 볼록한 부분 위로 일정 두께가 잔존하도록 형성된 상변환막; 및 상기 상변환막 상에 형성된 상부전극;을 포함하는 상변환 기억 소자를 제공한다.
아울러, 본 발명은, 트랜지스터를 포함한 하부패턴이 형성되고 이를 덮도록 절연막이 형성된 반도체기판; 상기 절연막 내에 트랜지스터와 콘택하도록 형성된 콘택플러그; 상기 콘택플러그 및 이에 인접한 절연막 부분 상에 형성되고 다수의 볼록한 부분과 오목한 부분을 포함하는 형상의 구상화된 제1전극; 상기 구상화된 제1전극 상에 상기 제1전극의 볼록한 부분이 노출되도록 형성된 평탄화용 절연막; 상기 평탄화용 절연막 상에 형성된 상변환막; 및 상기 상변환막 상에 형성된 상부전극;을 포함하는 상변환 기억 소자를 제공한다.
또한, 상기와 같은 목적을 달성하기 위하여, 본 발명은, 트랜지스터를 포함한 하부패턴이 형성되고 이를 덮도록 절연막이 형성된 반도체기판을 제공하는 단계; 상기 절연막 상에 도프트 폴리실리콘막과 언도프트 폴리실리콘막을 차례로 형 성하는 단계; 상기 기판 결과물을 열처리하여 상기 적층막으로부터 실리콘 이동이 일어나도록 하는 것에 의해 다수의 볼록한 부분과 오목한 부분을 포함하는 형상의 구상화된 제1전극을 형성하는 단계; 상기 구상화된 제1전극 상에 상변환막을 형성하는 단계; 및 상기 상변환막 상에 상부전극을 형성하는 단계;를 포함하는 상변환 기억 소자의 제조방법을 제공한다.
여기서, 상기 절연막 상에 도프트 폴리실리콘막과 언도프트 폴리실리콘막을 차례로 형성하는 단계 전, 상기 절연막 내에 제1전극과 콘택되는 콘택플러그를 형성하는 단계를 더 포함한다. 상기 상변환막은 제1전극의 볼록한 부분 위로 일정 두께가 잔존하도록 형성한다. 상기 제1전극을 형성하는 단계 후, 그리고, 상기 상변환막을 형성하는 단계 전, 평탄화용 절연막을 형성하는 단계를 더 포함하며, 이러한 평탄화용 절연막은 제1전극의 볼록한 부분이 노출되도록 형성한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 본 발명은 하부전극을 다수의 볼록 부분과 오목 부분을 포함하는 구상화된 형상을 갖도록 형성한 후, 이 구상화된 형상의 하부전극 상에 상변환막을 형성한다.
이렇게 하면, 하부전극과 상변환막간 접촉 면적은 현저하게 감소하게 되고, 특히, 볼록한 부분과 상변환막간 접촉 영역이 상변화 영역이 되므로, 상기 상변환막의 상변화에 필요한 전류를 종래 보다 현저하게 감소시킬 수 있게 된다.
특히, 종래에는 노광 및 식각 기술의 한계로 인해 하부전극과 상변환막간 접촉 면적을 줄임에 어려움이 있고, 그래서, 상변환막의 상변화에 필요한 전류를 낮춤에 어려움이 있지만, 본 발명의 경우는 노광 및 식각 기술을 이용하지 않고도 하부전극과 상변환막간 접촉 면적을 현저히 줄일 수 있으므로, 결과적으로, 노광 및 식각 기술의 한계 영향을 받지 않고도 낮은 전류로도 구동 가능한 상변환 기억 소자를 구현할 수 있다.
자세하게, 도 2a 내지 도 2e는 본 발명의 일실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 트랜지스터를 포함한 하부패턴(도시안됨)을 구비한 반도체기판(21)을 마련한 후, 상기 하부패턴을 덮도록 기판(21) 상에 절연막(22)을 형성한다. 그런다음, 공지의 공정에 따라 상기 절연막(22) 내에 트랜지스터와 전기적으로 콘택되는 콘택플러그(23)를 형성한다.
도 2b를 참조하면, 콘택플러그(23)를 포함한 절연막(22) 상에 도프트 폴리실리콘(doped poly-Si)막(24)과 언도프트 폴리실리콘(undoped poly-Si)막(25)을 차례로 형성한다. 이때, 상기 도프트 폴리실리콘막(24)과 언도프트 폴리실리콘막(25)은 그 형성 두께를 상이하게 함이 바람직하며, 동일하게 하는 것도 가능하다.
도 2c를 참조하면, 기판 결과물에 대해 열처리를 수행하여, 보다 구체적으로는, 적층된 도프트 폴리실리콘막(24)과 언도프트 폴리실리콘막(25)에 대해 열처리를 수행하여, 상기 적층막 내부에서 실리콘 이동(Si migration)이 일어나도록 만들고, 이 결과로서, 콘택플러그(23)를 포함한 절연막(22) 상에 다수의 볼록한 부분과 오목한 부분을 포함하는 형상의 구상화된 제1전극, 즉, 구상화된 하부전극(26)을 형성한다.
도 2d를 참조하면, 구상화된 하부전극(26) 상에 Ge-Sb-Te, Ge-Bi-Te, 또는, Ag, In, Sn, Bi 중에서 어느 하나 이상이 도핑된 Sb-Te, 그리고, Ag, In, Sn 중에서 어느 하나 이상이 도핑된 Bi-Te로 이루어진 상변환 물질막을 증착한 후, 표면 평탄화가 이루어지도록 상기 상변환 물질막을 CMP(Chemical Mechanical Polishing)하여 상변환막(27)을 형성한다. 이때, 상기 상변환막(27)은 안정적인 상변화를 위해 하부전극(26)의 볼록한 부분 위로 일정 두께가 잔존하도록 형성함이 바람직하다.
도 2e를 참조하면, 상변환막(27) 상에 Al, W, TiN 또는 Cu 등으로 이루어진 상부전극(28)을 형성한다. 그런다음, 상기 상부전극(28)과 상변환막(27) 및 구상화된 하부전극(26)을 패터닝하고, 이를 통해, 패턴 형태의 상변환 셀을 형성한다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정들을 순차 진행해서 본 발명에 따른 상변환 기억 소자의 제조를 완성한다.
상기와 같은 본 발명에 따른 상변환 기억 소자는 하부전극을 구상화된 형상을 갖도록 형성한 후, 그 위에 상변환막을 형성하였기 때문에, 상기 상변환막의 상변화는 구상화된 하부전극의 볼록한 부분과 그 위에 잔류된 상변환막 부분(도 2e의 점선 부분)에서 일어나게 된다.
따라서, 본 발명은 하부전극과 상변환막간 접촉 면적을 현저히 줄일 수 있음은 물론 안정적인 접촉 면적이 확보되도록 할 수 있으며, 그래서, 노광 및 식각 기 술의 한계 영향을 받지 않고도 상변환막의 상변화에 필요한 전류를 효과적으로 낮출 수 있다.
한편, 전술한 본 발명의 일실시예에서는 구상화된 하부전극 상에 상변환막을 직접 형성하였지만, 상기 하부전극과 상변환막간 보다 안정적인 접촉 면적이 확보되도록 하기 위해서, 도 3에 도시된 바와 같이, 상기 구상화된 하부전극(26) 상에 평탄화용 절연막(29)을 형성한 다음, 그 위에 상기 상변환막(27)을 형성할 수도 있다.
이 경우, 상기 평탄화용 절연막(29)은 구상화된 하부전극(26)의 오목한 부분을 완전 매립시키도록 형성된 후, CMP 공정을 통해 표면 평탄화가 이루어지며, 이때, 상기 평탄화용 절연막(29)에 대한 CMP는 구상화된 하부전극(26)의 볼록한 부분이 노출되도록 수행한다.
따라서, 상기 구상화된 하부전극(26)과 상변환막(27)은 상기 구상화된 하부전극(26)의 볼록한 부분에서만 접촉을 하게 되므로, 이 실시예의 상변환 기억 소자는 이전 실시예의 그것과 비교해서 하부전극과 상변환막간 접촉 면적을 더욱 줄일 수 있음은 물론 안정적으로 형성할 수 있고, 또한, 상변환막의 상변화에 필요한 전류도 더욱 낮출 수 있게 된다.
이상, 여기에서는 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.
이상에서와 같이, 본 발명은 하부전극을 구상화된 형상을 갖도록 형성함으로써 상기 하부전극과 그 위에 형성되는 상변환막간 접촉 면적을 종래 보다 현저히 줄일 수 있으며, 따라서, 상변환막의 상변화에 필요한 전류를 낮출 수 있고, 결과적으로, 낮은 전류로도 구동 가능한 상변환 기억 소자를 구현할 수 있다.
또한, 본 발명은 하부전극을 구상하된 형상을 갖도록 형성하여 상변환막과의 접촉 면적을 줄이기 때문에 상기 접촉 면적을 줄이기 위한 노광 및 식각 기술의 한계 문제를 극복할 수 있으며, 그래서, 안정적이고 신뢰성있는 상변환 기억 소자를 구현할 수 있다.
Claims (17)
- 다수의 볼록한 부분과 오목한 부분을 포함하는 형상의 구상화된 제1전극;상기 구상화된 제1전극 상에 형성된 상변환막; 및상기 상변환막 상에 형성된 제2전극;을 포함하는 것을 특징으로 하는 상변환 기억 소자.
- 제 1 항에 있어서, 상기 구상화된 제1전극은, 트랜지스터를 포함한 하부패턴이 형성되고, 이를 덮도록 절연막이 형성된 반도체기판 상부의 상기 절연막 상에 형성된 것을 특징으로 하는 상변환 기억 소자.
- 제 2 항에 있어서, 상기 트랜지스터와 구상화된 제1전극간을 전기적으로 연결시키도록 상기 절연막 내에 형성된 콘택플러그를 더 포함하는 것을 특징으로 하는 상변환 기억 소자.
- 제 1 항에 있어서, 상기 구상화된 제1전극은 도프트 폴리실리콘과 언도프트 폴리실리콘의 적층막을 실리콘 이동(Si migration)이 일어나도록 열처리하는 것에 의해 형성된 것을 특징으로 하는 상변환 기억 소자.
- 제 1 항에 있어서, 상기 상변환막은 제1전극의 볼록한 부분 위로 일정 두께 가 잔존하도록 형성된 것을 특징으로 하는 상변환 기억 소자.
- 제 1 항에 있어서, 상기 제1전극과 상변환막 사이에 평탄화용 절연막이 개재된 것을 특징으로 하는 상변환 기억 소자.
- 제 6 항에 있어서, 상기 평탄화용 절연막은 제1전극의 볼록한 부분이 노출되도록 형성된 것을 특징으로 하는 상변환 기억 소자.
- 제 1 항에 있어서, 상기 제1전극은 하부전극이고, 상기 제2전극은 상부전극인 것을 특징으로 하는 상변환 기억 소자.
- 트랜지스터를 포함한 하부패턴이 형성되고, 이를 덮도록 절연막이 형성된 반도체기판;상기 절연막 내에 트랜지스터와 콘택하도록 형성된 콘택플러그;상기 콘택플러그 및 이에 인접한 절연막 부분 상에 형성되고, 다수의 볼록한 부분과 오목한 부분을 포함하는 형상의 구상화된 제1전극;상기 구상화된 제1전극 상에 상기 제1전극의 볼록한 부분 위로 일정 두께가 잔존하도록 형성된 상변환막; 및상기 상변환막 상에 형성된 상부전극;을 포함하는 것을 특징으로 하는 상변환 기억 소자.
- 제 9 항에 있어서, 상기 구상화된 제1전극은 도프트 폴리실리콘과 언도프트 폴리실리콘의 적층막을 실리콘 이동(Si migration)이 일어나도록 열처리하는 것에 의해 형성된 것을 특징으로 하는 상변환 기억 소자.
- 트랜지스터를 포함한 하부패턴이 형성되고, 이를 덮도록 절연막이 형성된 반도체기판;상기 절연막 내에 트랜지스터와 콘택하도록 형성된 콘택플러그;상기 콘택플러그 및 이에 인접한 절연막 부분 상에 형성되고, 다수의 볼록한 부분과 오목한 부분을 포함하는 형상의 구상화된 제1전극;상기 구상화된 제1전극 상에 상기 제1전극의 볼록한 부분이 노출되도록 형성된 평탄화용 절연막;상기 평탄화용 절연막 상에 형성된 상변환막; 및상기 상변환막 상에 형성된 상부전극;을 포함하는 것을 특징으로 하는 상변환 기억 소자.
- 제 11 항에 있어서, 상기 구상화된 제1전극은 도프트 폴리실리콘과 언도프트 폴리실리콘의 적층막을 실리콘 이동(Si migration)이 일어나도록 열처리하는 것에 의해 형성된 것을 특징으로 하는 상변환 기억 소자.
- 트랜지스터를 포함한 하부패턴이 형성되고, 이를 덮도록 절연막이 형성된 반도체기판을 제공하는 단계;상기 절연막 상에 도프트 폴리실리콘막과 언도프트 폴리실리콘막을 차례로 형성하는 단계;상기 기판 결과물을 열처리하여 상기 적층막으로부터 실리콘 이동이 일어나도록 하는 것에 의해 다수의 볼록한 부분과 오목한 부분을 포함하는 형상의 구상화된 제1전극을 형성하는 단계;상기 구상화된 제1전극 상에 상변환막을 형성하는 단계; 및상기 상변환막 상에 상부전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 13 항에 있어서, 상기 절연막 상에 도프트 폴리실리콘막과 언도프트 폴리실리콘막을 차례로 형성하는 단계 전, 상기 절연막 내에 제1전극과 콘택되는 콘택플러그를 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 13 항에 있어서, 상기 상변환막은 제1전극의 볼록한 부분 위로 일정 두께가 잔존하도록 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 13 항에 있어서, 상기 제1전극을 형성하는 단계 후, 그리고, 상기 상변환막을 형성하는 단계 전, 평탄화용 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 16 항에 있어서, 상기 평탄화용 절연막은 제1전극의 볼록한 부분이 노출되도록 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050092109A KR101096436B1 (ko) | 2005-09-30 | 2005-09-30 | 상변환 기억 소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050092109A KR101096436B1 (ko) | 2005-09-30 | 2005-09-30 | 상변환 기억 소자 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070036976A true KR20070036976A (ko) | 2007-04-04 |
| KR101096436B1 KR101096436B1 (ko) | 2011-12-20 |
Family
ID=38158957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050092109A KR101096436B1 (ko) | 2005-09-30 | 2005-09-30 | 상변환 기억 소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101096436B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100920836B1 (ko) * | 2007-12-26 | 2009-10-08 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 및 그 제조 방법 |
-
2005
- 2005-09-30 KR KR1020050092109A patent/KR101096436B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100920836B1 (ko) * | 2007-12-26 | 2009-10-08 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101096436B1 (ko) | 2011-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100668846B1 (ko) | 상변환 기억 소자의 제조방법 | |
| KR100650761B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100668824B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| US8129706B2 (en) | Structures and methods of a bistable resistive random access memory | |
| US8525298B2 (en) | Phase change memory device having 3 dimensional stack structure and fabrication method thereof | |
| KR100842903B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| US8450772B2 (en) | Phase change RAM device and method for manufacturing the same | |
| CN109888096B (zh) | 存储单元及其制造方法、以及存储装置 | |
| KR101097865B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100650735B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101096436B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100650719B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR101052866B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101178835B1 (ko) | 상변환 기억 소자의 제조방법 | |
| KR100997785B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100680976B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| CN210897286U (zh) | 内存单元及nand型内存 | |
| KR100728985B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101078718B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| WO2021092942A1 (zh) | 内存单元及其制造方法 | |
| KR20060001054A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101006515B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100895819B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR20070063808A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20070063810A (ko) | 상변환 기억 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |