JP2004046861A5 - - Google Patents

Download PDF

Info

Publication number
JP2004046861A5
JP2004046861A5 JP2003187582A JP2003187582A JP2004046861A5 JP 2004046861 A5 JP2004046861 A5 JP 2004046861A5 JP 2003187582 A JP2003187582 A JP 2003187582A JP 2003187582 A JP2003187582 A JP 2003187582A JP 2004046861 A5 JP2004046861 A5 JP 2004046861A5
Authority
JP
Japan
Prior art keywords
data
program
processing
processing unit
programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003187582A
Other languages
English (en)
Other versions
JP2004046861A (ja
Filing date
Publication date
Priority claimed from US09/815,558 external-priority patent/US6809734B2/en
Application filed filed Critical
Publication of JP2004046861A publication Critical patent/JP2004046861A/ja
Publication of JP2004046861A5 publication Critical patent/JP2004046861A5/ja
Pending legal-status Critical Current

Links

Claims (48)

  1. プロセッサ装置内で、前記プロセッサ装置によって受信されるデータを処理するために一時的に専用パイプラインを設定する方法であって、前記プロセッサ装置は、複数のプログラマブル処理ユニットと、前記複数のプログラマブル処理ユニットを制御するための制御ユニットとを有し、かつ、前記プログラマブル処理ユニットのそれぞれは、複数のソフトウェアプログラムの任意の一つを実行可能なものであるものにおいて、
    前記制御ユニットが、前記複数のプログラマブル処理ユニットのうち第1プログラマブル処理ユニットに対して、前記複数のソフトウェアプログラムのうち第1ソフトウェアプログラムを実行して、前記プロセッサ装置で受信された前記データを処理して付加データを生成するように命令するステップと、
    前記制御ユニットが、前記第1処理ユニットに対して、前記第1プログラマブル処理ユニットによって前記データが受信されていない期間は、予約状態に入るように指示するステップと、
    前記制御ユニットが、前記複数のプログラマブル処理ユニットのうち第2プログラマブル処理ユニットに対して、前記複数のソフトウェアプログラムのうち第2ソフトウェアプログラムを実行して、前記付加データを受信して前記付加データに追加処理を実行するように命令するステップと、
    前記制御ユニットが、前記第2プログラマブル処理ユニットに対して、前記第2プログラマブル処理ユニットによって前記付加データが受信されていない期間は、予約状態に入るように指示するステップと、を有することを特徴とする方法。
  2. 請求項1に記載の方法において、前記プロセッサ装置が、メイン・メモリへのアクセスを制御するためのメモリ・コントローラを有し、前記制御ユニットが、前記メモリ・コントローラへの指示において、前記データを格納するための前記メイン・メモリの第1メモリ・ロケーション及び前記付加データを格納するための前記メイン・メモリの第2メモリ・ロケーションを指定するステップをさらに有することを特徴とする方法。
  3. 請求項2に記載の方法において、前記制御ユニットが、前記メモリ・コントローラに指示して、前記第1メモリ・ロケーションへの転送と同時に、前記データを前記第2プログラマブル処理ユニットへ自動的に読み込むように、前記第1メモリ・ロケーションの状態を設定するステップをさらに有することを特徴とする方法。
  4. 請求項1に記載の方法において、前記データが、前記プロセッサ装置が接続されているネットワークから受信されるストリーミング・データであることを特徴とする方法。
  5. 請求項4に記載の方法において、前記ストリーミング・データが、MPEGデータであることを特徴とする方法。
  6. 請求項4に記載の方法において、前記ストリーミング・データが、ATRACデータであることを特徴とする方法。
  7. 請求項4に記載の方法において、前記第1プログラムが、前記ネットワークのネットワーク・プロトコルを処理するネットワーク・プログラムであることを特徴とする方法。
  8. 請求項7に記載の方法において、前記データが、TCP/IPデータ・パケットから成ることを特徴とする方法。
  9. 請求項1に記載の方法において、前記第2プログラムが、復号化プログラムであることを特徴とする方法。
  10. 請求項9に記載の方法において、前記復号化プログラムが、MPEGデータを複合することを特徴とする方法。
  11. 請求項9に記載の方法において、前記復号化プログラムが、ATRACデータを復号することを特徴とする方法。
  12. 請求項1に記載の方法において、前記データが、3次元オブジェクトを有し、前記付加データが2次元表示リストを有することを特徴とする方法。
  13. 請求項12に記載の方法において、レンダリング・プログラムによる付加処理のために、前記第2プログラムが、前記2次元表示リストを調整することを特徴とする方法。
  14. 請求項12に記載の方法において、前記第2プログラムが、レンダリング・プログラムであることを特徴とする方法。
  15. 処理システムにおいて、
    それぞれが複数のソフトウェアプログラムのうち任意の一つを実行可能である複数のプログラマブル処理ユニットと、
    前記複数のプログラマブル処理ユニットの処理を制御する制御ユニットであって、前記制御ユニットが、前記複数のプログラマブル処理ユニットの第1プログラマブル処理ユニットに対して、前記複数のソフトウェアプログラムのうち第1ソフトウェアプログラムを実行して前記データを処理して付加データを生成するように指示することによって、前記処理システムにおいて前記処理システムによって受信されるデータを処理するために一時的に専用パイプラインを設定することが可能であって、前記制御ユニットが、前記第1プログラマブル処理ユニットに対して、前記第1プログラマブル処理ユニットによって前記データが受信されていない期間は、予約状態に入るように指示し、前記制御ユニットが、前記複数のプログラマブル処理ユニットのうち第2プログラマブル処理ユニットに対して、前記複数のソフトウェアプログラムのうち第2ソフトウェアプログラムを実行して、前記付加データを受信して前記付加データに追加処理を実行するように指示し、前記制御ユニットが、前記第2プログラマブル処理ユニットに対して、前記第2プログラマブル処理ユニットによって前記付加データが受信されていない期間は、予約状態に入るように指示するように構成する制御ユニットと、を有することを特徴とする処理システム。
  16. 請求項15に記載の処理システムにおいて、前記処理システムが、メイン・メモリへのアクセスを制御するためのメモリ・コントローラをさらに有し、前記制御ユニットが、前記メモリ・コントローラへさらに指示可能であって、前記データを格納するために前記メイン・メモリの第1メモリ・ロケーション、及び前記付加データを格納するために前記メイン・メモリの第2メモリ・ロケーションを指定可能であることを特徴とする処理システム。
  17. 請求項16に記載の処理システムにおいて、前記制御ユニットが、前記メモリ・コントローラに指示し、前記第1メモリ・ロケーションに対して、前記第1メモリ・ロケーションへの転送と同時に、前記データを前記第2プログラマブル処理ユニットへ自動的に読み込む状態とする指示がさらに可能であることを特徴とする処理システム。
  18. 請求項15に記載の処理システムにおいて、前記データが、前記プロセッサ装置が接続されているネットワークから受信されるストリーミング・データであることを特徴とする処理システム。
  19. 請求項18に記載の処理システムにおいて、前記ストリーミング・データが、MPEGデータであることを特徴とする処理システム。
  20. 請求項18に記載の処理システムにおいて、前記ストリーミング・データが、ATRACデータであることを特徴とする処理システム。
  21. 請求項18に記載の処理システムにおいて、前記第1プログラムが、前記ネットワークのネットワーク・プロトコルを処理するネットワーク・プログラムであることを特徴とする処理システム。
  22. 請求項21に記載の処理システムにおいて、前記データが、TCP/IPデータ・パケットを有することを特徴とする処理システム。
  23. 請求項15に記載の処理システムにおいて、前記第2プログラムが、復号化プログラムであることを特徴とする処理システム。
  24. 請求項23に記載の処理システムにおいて、前記復号化プログラムが、MPEGデータを復号することを特徴とする処理システム。
  25. 請求項23に記載の処理システムにおいて、前記復号化プログラムが、ATRACデータを復号することを特徴とする処理システム。
  26. 請求項15に記載の処理システムにおいて、前記データが、3次元オブジェクトを有し、前記付加データが2次元表示リストを有することを特徴とする処理システム。
  27. 請求項26に記載の処理システムにおいて、レンダリング・エンジンによる付加処理のために、前記第2プログラムが、前記2次元表示リストを調整することを特徴とする処理システム。
  28. 請求項26に記載の処理システムにおいて、前記第2プログラムが、レンダリング・プログラムであることを特徴とする処理システム。
  29. プロセッサ装置内において、前記プロセッサ装置によって受信されるデータを処理するために一時的に専用パイプラインを設定するシステムであって、前記プロセッサ装置が、それぞれが複数のソフトウェアプログラムのうち任意の一つを実行可能である複数のプログラマブル処理ユニットと、前記複数のプログラマブル処理ユニットの処理を制御するための制御プロセッサと、を有する前記システムにおいて、
    前記制御プロセッサを含むとともに、前記複数のプログラマブル処理ユニットのうち第1プログラマブル処理ユニットに対して、前記複数のソフトウェアプログラムのうち第1ソフトウェアプログラムを実行し、前記プロセッサ装置で受信される前記データを処理して付加データを生成するように指示をする手段と、
    前記制御プロセッサを含むとともに、前記第1プログラマブル処理ユニットに対して、前記第1プログラマブル処理ユニットによって前記データが受信されていない期間は、予約状態に入るように指示する手段と、
    前記制御プロセッサを含むとともに、前記複数の処理ユニットの第2プログラマブル処理ユニットに対して、前記複数のソフトウェアプログラムのうち第2ソフトウェアプログラムを実行して、前記付加データを受信して前記付加データに追加処理を実行するように指示する手段と、
    前記制御プロセッサを含むとともに前記第2プログラマブル処理ユニットに対して、前記第2プログラマブル処理ユニットによって前記付加データが受信されていない期間は、予約状態に入るように指示する手段と、を有することを特徴とするシステム。
  30. 請求項29に記載のシステムにおいて、前記プロセッサ装置が、メイン・メモリを有し、前記データを格納するために前記メイン・メモリの第1メモリ・ロケーション、及び前記付加データを格納するために前記メイン・メモリの第2メモリ・ロケーションを指示する手段をさらに有することを特徴とするシステム。
  31. 請求項30に記載のシステムにおいて、前記第1メモリ・ロケーションへの転送と同時に、前記第1メモリ・ロケーションの状態を指定して、前記データが前記第2プログラマブル処理ユニットに自動的に読み込まれるような手段をさらに有することを特徴とするシステム。
  32. 請求項29に記載のシステムにおいて、前記データが、前記プロセッサ装置が接続されているネットワークから受信されるストリーミング・データであることを特徴とするシステム。
  33. 請求項32に記載のシステムにおいて、前記ストリーミング・データが、MPEGデータであることを特徴とするシステム。
  34. 請求項32に記載のシステムにおいて、前記ストリーミング・データが、ATRACデータであることを特徴とするシステム。
  35. 請求項32に記載のシステムにおいて、前記第1プログラムが、前記ネットワークのネットワーク・プロトコルを処理するネットワーク・プログラムであることを特徴とするシステム。
  36. 請求項35に記載のシステムにおいて、前記データが、TCP/IPデータ・パケットを有することを特徴とするシステム。
  37. 請求項29に記載のシステムにおいて、前記第2プログラムが、復号化プログラムであることを特徴とするシステム。
  38. 請求項37に記載のシステムにおいて、前記復号化プログラムが、MPEGデータを復号することを特徴とするシステム。
  39. 請求項37に記載のシステムにおいて、前記復号化プログラムが、ATRACデータを復号することを特徴とするシステム。
  40. 請求項39に記載のシステムにおいて、前記データが、3次元オブジェクトを有し、前記付加データが2次元表示リストを有することを特徴とするシステム。
  41. 請求項40に記載の処理システムにおいて、レンダリング・エンジンによる付加処理のために、前記第2プログラムが、前記2次元表示リストを調整することを特徴とする処理システム。
  42. 請求項40に記載のシステムにおいて、前記第2プログラムが、レンダリング・プログラムであることを特徴とするシステム。
  43. 請求項15に記載のシステムにおいて、前記プログラマブルな処理ユニットがローカルメモリを有することを特徴とする処理システム。
  44. 請求項15又は43記載のシステムにおいて、前記プロセッシングシステムが、更にDMACを有することを特徴とする処理システム。
  45. 請求項15,43又は44に記載のシステムにおいて、前記処理システムが同一プロセッサ内に構成されていることを特徴とする処理システム。
  46. それぞれ並列的かつ独立にデータ処理する複数の処理ユニットと、前記複数の処理ユニットを制御するための制御ユニットと、メイン・メモリと、メイン・メモリへのアクセスを制御するためのメモリ・コントローラとを有するプロセッサ装置において、受信したデータを処理する所定のタスクを実行するに際し、一時的に専用パイプラインを設定する方法であって、
    前記制御ユニットが、前記メモリ・コントローラに対して、前記所定のタスクを実行する間、前記複数の処理ユニットのうちの少なくとも一つの第1処理ユニットに関連して排他的に設けられる第1保護エリアと、前記複数の処理ユニットのうちの前記第1処理ユニット及び第2処理ユニットに関連して排他的に設けられる第2保護エリアと、を指定するステップと、
    前記制御ユニットが、前記メモリ・コントローラに指示して、前記第1保護エリアに前記データが転送されると同時に前記第1処理ユニットへ自動的に読み込むように、前記第1保護エリアの状態を設定するステップと、
    前記制御ユニットが、前記第1処理ユニットに対して、前記所定のタスクを実行する間、前記データを受信すると第1プログラムを実行して前記データを処理することにより付加データを生成し、生成した付加データを前記第2保護エリアに格納するように命令し、前記データが受信されていない期間は待機する予約状態に入るようにするよう指示するステップと、
    前記制御ユニットが、前記複数の処理ユニットのうちの少なくとも一つの第2処理ユニットに対して、前記所定のタスクを実行する間、前記第2保護エリアに格納された前記付加データを受信して第2プログラムを実行して追加処理するよう命令し、前記付加データが受信されていない期間は待機する予約状態に入るよう指示するステップと、
    を有することを特徴とする方法。
  47. 請求項46に記載の方法において、前記第1処理ユニットは、前記データに基づいて、当該データを処理する第2処理ユニットの選択を行う方法。
  48. 請求項46記載の方法において、前記プロセッサ装置は、ネットワークに接続されるとともに前記ネットワークから受信されるデータを当該プロセッサ内で処理するものである方法。
JP2003187582A 2001-03-22 2003-06-30 プロセッサ装置内で一時的に専用パイプラインを設定する方法及びシステム Pending JP2004046861A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/815,558 US6809734B2 (en) 2001-03-22 2001-03-22 Resource dedication system and method for a computer architecture for broadband networks

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002079359A Division JP3515985B2 (ja) 2001-03-22 2002-03-20 プロセッサ装置内で一時的に専用パイプラインを設定する方法及びシステム

Publications (2)

Publication Number Publication Date
JP2004046861A JP2004046861A (ja) 2004-02-12
JP2004046861A5 true JP2004046861A5 (ja) 2006-04-13

Family

ID=25218155

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002079359A Expired - Lifetime JP3515985B2 (ja) 2001-03-22 2002-03-20 プロセッサ装置内で一時的に専用パイプラインを設定する方法及びシステム
JP2003187582A Pending JP2004046861A (ja) 2001-03-22 2003-06-30 プロセッサ装置内で一時的に専用パイプラインを設定する方法及びシステム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002079359A Expired - Lifetime JP3515985B2 (ja) 2001-03-22 2002-03-20 プロセッサ装置内で一時的に専用パイプラインを設定する方法及びシステム

Country Status (8)

Country Link
US (1) US6809734B2 (ja)
EP (1) EP1370961B1 (ja)
JP (2) JP3515985B2 (ja)
KR (1) KR100847982B1 (ja)
CN (1) CN1496516B (ja)
DE (1) DE60238827D1 (ja)
TW (1) TWI227401B (ja)
WO (1) WO2002077838A1 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001063919A1 (en) * 2000-02-23 2001-08-30 Penta Trading Ltd. Systems and methods for generating and providing previews of electronic files such as web files
US6826662B2 (en) * 2001-03-22 2004-11-30 Sony Computer Entertainment Inc. System and method for data synchronization for a computer architecture for broadband networks
US7233998B2 (en) * 2001-03-22 2007-06-19 Sony Computer Entertainment Inc. Computer architecture and software cells for broadband networks
US7225301B2 (en) * 2002-11-22 2007-05-29 Quicksilver Technologies External memory controller node
AU2004241602B2 (en) 2003-05-20 2008-05-08 Syndiant, Inc. Digital backplane
US7577636B2 (en) * 2003-05-28 2009-08-18 Fernandez Dennis S Network-extensible reconfigurable media appliance
US7549145B2 (en) * 2003-09-25 2009-06-16 International Business Machines Corporation Processor dedicated code handling in a multi-processor environment
US20050071578A1 (en) * 2003-09-25 2005-03-31 International Business Machines Corporation System and method for manipulating data with a plurality of processors
US7389508B2 (en) * 2003-09-25 2008-06-17 International Business Machines Corporation System and method for grouping processors and assigning shared memory space to a group in heterogeneous computer environment
US20050071828A1 (en) * 2003-09-25 2005-03-31 International Business Machines Corporation System and method for compiling source code for multi-processor environments
US7496917B2 (en) * 2003-09-25 2009-02-24 International Business Machines Corporation Virtual devices using a pluarlity of processors
US7478390B2 (en) * 2003-09-25 2009-01-13 International Business Machines Corporation Task queue management of virtual devices using a plurality of processors
US7318218B2 (en) * 2003-09-25 2008-01-08 International Business Machines Corporation System and method for processor thread for software debugging
US7523157B2 (en) * 2003-09-25 2009-04-21 International Business Machines Corporation Managing a plurality of processors as devices
US7415703B2 (en) * 2003-09-25 2008-08-19 International Business Machines Corporation Loading software on a plurality of processors
US7146529B2 (en) * 2003-09-25 2006-12-05 International Business Machines Corporation System and method for processor thread acting as a system service processor
US7444632B2 (en) 2003-09-25 2008-10-28 International Business Machines Corporation Balancing computational load across a plurality of processors
US7236998B2 (en) * 2003-09-25 2007-06-26 International Business Machines Corporation System and method for solving a large system of dense linear equations
US7475257B2 (en) * 2003-09-25 2009-01-06 International Business Machines Corporation System and method for selecting and using a signal processor in a multiprocessor system to operate as a security for encryption/decryption of data
US7516456B2 (en) * 2003-09-25 2009-04-07 International Business Machines Corporation Asymmetric heterogeneous multi-threaded operating system
TW200532466A (en) 2004-02-03 2005-10-01 Sony Corp Information processing device, information processing method, information processing system and information processing program of accessible media
JP2005235019A (ja) 2004-02-20 2005-09-02 Sony Corp ネットワークシステム、分散処理方法、情報処理装置
JP2005242598A (ja) * 2004-02-26 2005-09-08 Sony Corp 情報処理システム及び情報処理方法、並びにコンピュータ・プログラム
JP4586526B2 (ja) 2004-02-27 2010-11-24 ソニー株式会社 情報処理装置、情報処理方法、情報処理システムおよび情報処理用プログラム
JP4325438B2 (ja) 2004-03-01 2009-09-02 ソニー株式会社 情報処理システム及び情報処理方法、並びにコンピュータ・プログラム
JP4465598B2 (ja) 2004-07-05 2010-05-19 ソニー株式会社 集積回路およびその処理制御方法、並びに、プログラム
US7500088B2 (en) * 2004-07-08 2009-03-03 Sony Computer Entertainment Inc. Methods and apparatus for updating of a branch history table
JP2006031480A (ja) * 2004-07-16 2006-02-02 Sony Corp 情報処理システム及び情報処理方法、並びにコンピュータプログラム
JP4599923B2 (ja) * 2004-07-16 2010-12-15 ソニー株式会社 情報処理システム及び情報処理方法、並びにコンピュータプログラム
JP2006031525A (ja) 2004-07-20 2006-02-02 Sony Corp 情報処理装置および情報処理方法、並びに、プログラム
JP2006033646A (ja) 2004-07-20 2006-02-02 Sony Corp 情報処理システム及び情報処理方法、並びにコンピュータプログラム
US7240137B2 (en) * 2004-08-26 2007-07-03 International Business Machines Corporation System and method for message delivery across a plurality of processors
US7363397B2 (en) * 2004-08-26 2008-04-22 International Business Machines Corporation System and method for DMA controller with multi-dimensional line-walking functionality
CN101010125A (zh) * 2004-08-30 2007-08-01 松下电器产业株式会社 执行多人参加型应用程序的客户机终端装置、分组形成方法和分组形成程序
CN101010950A (zh) * 2004-08-30 2007-08-01 松下电器产业株式会社 记录装置
JP2006079280A (ja) 2004-09-08 2006-03-23 Sony Corp 情報処理システムおよび方法、情報処理装置および方法、並びにプログラム
US7240182B2 (en) * 2004-09-16 2007-07-03 International Business Machines Corporation System and method for providing a persistent function server
JP2006086964A (ja) * 2004-09-17 2006-03-30 Toshiba Corp ビットレート変換装置およびビットレート変換方法
US7290112B2 (en) * 2004-09-30 2007-10-30 International Business Machines Corporation System and method for virtualization of processor resources
US20060070069A1 (en) * 2004-09-30 2006-03-30 International Business Machines Corporation System and method for sharing resources between real-time and virtualizing operating systems
JP2007334379A (ja) 2004-10-05 2007-12-27 Matsushita Electric Ind Co Ltd 処理装置
US7506325B2 (en) 2004-10-07 2009-03-17 International Business Machines Corporation Partitioning processor resources based on memory usage
US20060080661A1 (en) * 2004-10-07 2006-04-13 International Business Machines Corporation System and method for hiding memory latency
US7512699B2 (en) * 2004-11-12 2009-03-31 International Business Machines Corporation Managing position independent code using a software framework
US7644255B2 (en) * 2005-01-13 2010-01-05 Sony Computer Entertainment Inc. Method and apparatus for enable/disable control of SIMD processor slices
US20060184296A1 (en) * 2005-02-17 2006-08-17 Hunter Engineering Company Machine vision vehicle wheel alignment systems
JP4536618B2 (ja) * 2005-08-02 2010-09-01 富士通セミコンダクター株式会社 リコンフィグ可能な集積回路装置
US7659899B2 (en) * 2005-08-08 2010-02-09 Via Technologies, Inc. System and method to manage data processing stages of a logical graphics pipeline
US20070030280A1 (en) * 2005-08-08 2007-02-08 Via Technologies, Inc. Global spreader and method for a parallel graphics processor
US20070030277A1 (en) * 2005-08-08 2007-02-08 Via Technologies, Inc. Method for processing vertex, triangle, and pixel graphics data packets
US7659898B2 (en) * 2005-08-08 2010-02-09 Via Technologies, Inc. Multi-execution resource graphics processor
US7624250B2 (en) 2005-12-05 2009-11-24 Intel Corporation Heterogeneous multi-core processor having dedicated connections between processor cores
US7987464B2 (en) * 2006-07-25 2011-07-26 International Business Machines Corporation Logical partitioning and virtualization in a heterogeneous architecture
US7941387B2 (en) * 2007-11-05 2011-05-10 International Business Machines Corporation Method and system for predicting resource usage of reusable stream processing elements
US8387041B2 (en) * 2008-01-09 2013-02-26 International Business Machines Corporation Localized multi-element processor resource sharing among logical partitions
US8943509B2 (en) * 2008-03-21 2015-01-27 International Business Machines Corporation Method, apparatus, and computer program product for scheduling work in a stream-oriented computer system with configurable networks
US8125984B2 (en) * 2008-03-21 2012-02-28 International Business Machines Corporation Method, system, and computer program product for implementing stream processing using a reconfigurable optical switch
US7856544B2 (en) * 2008-08-18 2010-12-21 International Business Machines Corporation Stream processing in super node clusters of processors assigned with stream computation graph kernels and coupled by stream traffic optical links
WO2013028202A1 (en) 2011-08-25 2013-02-28 Intel Corporation Collaborative graphics rendering using mobile devices to support remote display
US8373710B1 (en) * 2011-12-30 2013-02-12 GIS Federal LLC Method and system for improving computational concurrency using a multi-threaded GPU calculation engine
CN103020002B (zh) * 2012-11-27 2015-11-18 中国人民解放军信息工程大学 可重构多处理器系统
EP2767904B1 (en) 2013-02-18 2018-07-04 Hybridserver Tec IP GmbH Method, processing modules and system for executing an executable code
US9280385B2 (en) * 2013-12-19 2016-03-08 International Business Machines Corporation Optimally provisioning and merging shared resources to maximize resource availability
US11144322B2 (en) * 2019-11-05 2021-10-12 Mediatek Inc. Code and data sharing among multiple independent processors

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3576544A (en) 1968-10-18 1971-04-27 Ibm Storage protection system
US4037214A (en) 1976-04-30 1977-07-19 International Business Machines Corporation Key register controlled accessing system
JPS5412643A (en) 1977-06-30 1979-01-30 Hitachi Ltd Main memory protective device
JPS54146555A (en) 1978-05-09 1979-11-15 Nec Corp Data transfer system between processors
US4332009A (en) 1980-01-21 1982-05-25 Mostek Corporation Memory protection system
JPS5812613B2 (ja) 1980-02-08 1983-03-09 工業技術院長 並列デ−タ処理装置
JPS5835295B2 (ja) 1980-03-03 1983-08-02 オムロン株式会社 マスタ・スレ−ブ・システムにおけるデ−タ転送方式
US4430705A (en) 1980-05-23 1984-02-07 International Business Machines Corp. Authorization mechanism for establishing addressability to information in another address space
JPS576952A (en) 1980-06-16 1982-01-13 Nippon Telegr & Teleph Corp <Ntt> Storage protecting system
JPS57176456A (en) 1981-04-22 1982-10-29 Fanuc Ltd Data processing system
DE3171379D1 (en) 1981-04-28 1985-08-22 Ibm Bus arrangement for interconnectiong circuit chips
AU542447B2 (en) 1982-02-27 1985-02-21 Fujitsu Limited System for controlling key storage unit
JPS5958700A (ja) 1982-09-29 1984-04-04 Fujitsu Ltd 記憶保護判定方式
US4545016A (en) 1983-01-07 1985-10-01 Tandy Corporation Memory management system
US5159700A (en) 1984-01-16 1992-10-27 Texas Instruments Incorporated Substrate with optical communication systems between chips mounted thereon and monolithic integration of optical I/O on silicon substrates
JPS61180352A (ja) 1984-12-30 1986-08-13 Fujitsu Ltd プログラムダウンロ−ド方式
US4732446A (en) 1985-10-02 1988-03-22 Lamar Gipson Electrical circuit and optical data buss
AU571377B2 (en) 1985-11-13 1988-04-14 Fujitsu Limited Main storage access control system
JPS6319058A (ja) 1986-07-11 1988-01-26 Fujitsu Ltd メモリ装置
JP2960415B2 (ja) 1987-05-22 1999-10-06 株式会社日立製作所 記憶保護方法および装置
JPS6412364A (en) 1987-07-06 1989-01-17 Nippon Telegraph & Telephone System constitution control system
JPS6423342A (en) 1987-07-20 1989-01-26 Mitsubishi Electric Corp Programmable controller
US4862407A (en) * 1987-10-05 1989-08-29 Motorola, Inc. Digital signal processing apparatus
JP2677589B2 (ja) 1988-02-26 1997-11-17 株式会社東芝 携帯可能電子装置およびicチップ
JPH0212361A (ja) 1988-06-29 1990-01-17 Fujitsu Ltd 階層化バスによる並列計算機システム
US4939682A (en) 1988-07-15 1990-07-03 The Boeing Company Integrated electro-optic arithmetic/logic unit and method for making the same
JP2837413B2 (ja) 1988-08-24 1998-12-16 株式会社日立メディコ 複数端末cpuを有するct装置
EP0369052A1 (en) 1988-11-17 1990-05-23 International Business Machines Corporation Data base access system
JPH02210542A (ja) 1989-02-10 1990-08-21 Fujitsu Ltd 仮想計算機システムにおける実行制御方式
ATE170642T1 (de) 1990-06-15 1998-09-15 Compaq Computer Corp Mehrstufeneinschluss in mehrstufigen cache- speicherhierarchien
US5144691A (en) 1990-07-20 1992-09-01 Cray Research, Inc. Computer signal interconnect apparatus
EP0481735A3 (en) 1990-10-19 1993-01-13 Array Technology Corporation Address protection circuit
KR940004404B1 (ko) 1990-11-30 1994-05-25 삼성전자 주식회사 불휘발성 반도체 메모리장치
JPH04288643A (ja) 1991-03-18 1992-10-13 Nec Corp マルチプロセッサシステムのメモリマッピング方式
JPH0554009A (ja) 1991-08-29 1993-03-05 Nec Eng Ltd プログラムロード方式
JP3364937B2 (ja) 1991-11-29 2003-01-08 株式会社日立製作所 並列演算装置
US5268973A (en) 1992-01-21 1993-12-07 The University Of Texas System Wafer-scale optical bus
JPH05242057A (ja) 1992-02-27 1993-09-21 Sanyo Electric Co Ltd マルチプロセッサシステムの起動方式
JPH0612333A (ja) 1992-06-25 1994-01-21 Hitachi Ltd 情報処理装置の記憶保護方式
US5619671A (en) 1993-04-19 1997-04-08 International Business Machines Corporation Method and apparatus for providing token controlled access to protected pages of memory
US5701479A (en) * 1993-06-15 1997-12-23 Xerox Corporation Pipelined image processing system for a single application environment
JPH07287064A (ja) 1994-04-20 1995-10-31 Mitsubishi Electric Corp レーダ信号処理装置
US5513337A (en) 1994-05-25 1996-04-30 Intel Corporation System for protecting unauthorized memory accesses by comparing base memory address with mask bits and having attribute bits for identifying access operational mode and type
JPH08161283A (ja) 1994-12-07 1996-06-21 Sony Corp 複数プロセツサシステム
JPH08180018A (ja) 1994-12-26 1996-07-12 Toshiba Corp 分散処理システム及び分散処理方法
JPH08212178A (ja) 1995-02-08 1996-08-20 Hitachi Ltd 並列計算機
JP2731742B2 (ja) 1995-02-28 1998-03-25 甲府日本電気株式会社 クラスタ構成の並列計算機
CA2170468A1 (en) 1995-02-28 1996-08-29 Noriyuki Ando Multi-processor system with virtually addressable communication registers and controlling method thereof
JPH08249261A (ja) 1995-03-08 1996-09-27 Mitsubishi Electric Corp メッセージ管理システム
DE19508723A1 (de) 1995-03-10 1996-09-12 Siemens Ag Mehrbenutzerdatenverarbeitungsanlage mit Speicherschutz
US5850534A (en) 1995-06-05 1998-12-15 Advanced Micro Devices, Inc. Method and apparatus for reducing cache snooping overhead in a multilevel cache system
JP3786993B2 (ja) 1995-12-14 2006-06-21 株式会社日立製作所 データ記憶ユニット及び該ユニットを用いたデータ記憶装置
JPH09198361A (ja) 1996-01-23 1997-07-31 Kofu Nippon Denki Kk マルチプロセッサシステム
US5729712A (en) 1996-01-26 1998-03-17 Unisys Corporation Smart fill system for multiple cache network
JPH09311839A (ja) 1996-05-21 1997-12-02 Hitachi Ltd データ共用方式
US5724551A (en) 1996-05-23 1998-03-03 International Business Machines Corporation Method for managing I/O buffers in shared storage by structuring buffer table having entries include storage keys for controlling accesses to the buffers
US5900019A (en) 1996-05-23 1999-05-04 International Business Machines Corporation Apparatus for protecting memory storage blocks from I/O accesses
US5787309A (en) 1996-05-23 1998-07-28 International Business Machines Corporation Apparatus for protecting storage blocks from being accessed by unwanted I/O programs using I/O program keys and I/O storage keys having M number of bits
JPH10126771A (ja) 1996-10-15 1998-05-15 Toshiba Corp 画像データ転送システムにおける画像データ送出レート制御方法および画像データ転送方法
JP3421526B2 (ja) 1997-02-14 2003-06-30 モトローラ株式会社 デ−タ処理装置
US6289434B1 (en) * 1997-02-28 2001-09-11 Cognigine Corporation Apparatus and method of implementing systems on silicon using dynamic-adaptive run-time reconfigurable circuits for processing multiple, independent data and control streams of varying rates
JP3739888B2 (ja) 1997-03-27 2006-01-25 株式会社ソニー・コンピュータエンタテインメント 情報処理装置および方法
US6212605B1 (en) 1997-03-31 2001-04-03 International Business Machines Corporation Eviction override for larx-reserved addresses
JPH1139215A (ja) 1997-05-22 1999-02-12 Matsushita Electric Ind Co Ltd キャッシュメモリおよびキャッシュメモリを制御する方法
JPH10334055A (ja) 1997-06-03 1998-12-18 Sony Corp マルチプロセッサ・システム
JP3490256B2 (ja) 1997-06-12 2004-01-26 三菱電機株式会社 エージェント方式
US5892966A (en) * 1997-06-27 1999-04-06 Sun Microsystems, Inc. Processor complex for executing multimedia functions
JPH11232247A (ja) 1998-02-10 1999-08-27 Hitachi Ltd データフロー計算機およびデータフロー制御方法
JPH11338833A (ja) 1998-05-22 1999-12-10 Hitachi Ltd マルチプロセッサ型コントローラ及びスケーラブルコントローラシステム
US6336187B1 (en) 1998-06-12 2002-01-01 International Business Machines Corp. Storage system with data-dependent security
JP3224782B2 (ja) 1998-08-03 2001-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 処理分担動的変更方法及びコンピュータ
JP3790060B2 (ja) 1999-01-29 2006-06-28 株式会社山武 演算処理装置
US6477170B1 (en) * 1999-05-21 2002-11-05 Advanced Micro Devices, Inc. Method and apparatus for interfacing between systems operating under different clock regimes with interlocking to prevent overwriting of data
JP4640880B2 (ja) 2000-07-14 2011-03-02 国立大学法人東京工業大学 マイクロプロセッサシステム
US6865631B2 (en) 2000-12-14 2005-03-08 International Business Machines Corporation Reduction of interrupts in remote procedure calls
US6779049B2 (en) 2000-12-14 2004-08-17 International Business Machines Corporation Symmetric multi-processing system with attached processing units being able to access a shared memory without being structurally configured with an address translation mechanism
US6748501B2 (en) 2000-12-30 2004-06-08 International Business Machines Corporation Microprocessor reservation mechanism for a hashed address system

Similar Documents

Publication Publication Date Title
JP2004046861A5 (ja)
JP2020520521A5 (ja)
JP2001068993A5 (ja)
WO2006006084A3 (en) Establishing command order in an out of order dma command queue
JP2007199773A5 (ja)
JP2015515774A5 (ja)
JP2017063310A5 (ja)
JP2007522550A5 (ja)
JP2017538346A5 (ja)
JP2006101009A5 (ja)
JP2011028540A5 (ja) 情報処理システム
JP2011203894A5 (ja)
JP2008190853A (ja) 空気調和機システムおよびそのプログラム更新方法
JP2016194831A (ja) 制御装置
JP2007251380A5 (ja)
TW201816598A (zh) 任務切換方法和相關裝置
CN109525592A (zh) 数据共享方法、装置、设备及计算机可读存储介质
CN107110543A (zh) 空调装置
WO2015123974A1 (zh) 一种数据分发策略的调整方法、装置及系统
CN107861897A (zh) 一种中断和轮询触发方法、系统、设备及计算机存储介质
JP2019033837A5 (ja)
JP2007265392A5 (ja)
WO2005121957A3 (en) Device independent data streaming
US20090089799A1 (en) Programmable logic controller with queue function and method for the same
JP2007019576A (ja) カメラシステムの起動方法