JP2007522550A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007522550A5 JP2007522550A5 JP2006551090A JP2006551090A JP2007522550A5 JP 2007522550 A5 JP2007522550 A5 JP 2007522550A5 JP 2006551090 A JP2006551090 A JP 2006551090A JP 2006551090 A JP2006551090 A JP 2006551090A JP 2007522550 A5 JP2007522550 A5 JP 2007522550A5
- Authority
- JP
- Japan
- Prior art keywords
- memory access
- direct memory
- access device
- information
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000737 periodic Effects 0.000 claims 2
Claims (5)
- 通信バス（１２）と、
前記通信バスに接続され、複数の情報チャンネルを制御するダイレクトメモリアクセス（ＤＭＡ）装置（１６）であって、各情報チャンネルがチャンネル転送を介してシステム内のソースから送り先に情報を転送するダイレクトメモリアクセス装置（１６）と、
前記ダイレクトメモリアクセス装置（１６）に接続されるデバッグ制御回路網（７０）であって、そのデバッグ制御回路網は、チャンネル毎にプログラム化されることにより、前記ダイレクトメモリアクセス装置の操作パラメータに関するデバッグメッセージを選択的に提供するデバッグ制御回路網（７０）と
を備えるシステム（１０）。 - 請求項１記載のシステムにおいて、
前記ダイレクトメモリアクセス装置（１６）の操作パラメータは、転送境界が生じたか否かと定期的状態情報とのうちの少なくとも一つに関する情報を含むシステム。 - 請求項２記載のシステムにおいて、
前記デバッグ制御回路網（７０）は、更に、前記ダイレクトメモリアクセス装置（１６）がチャンネル転送リクエストを受信した後にチャンネル転送を開始する前記ダイレクトメモリアクセス装置（１６）のシステムディレイに関する待機時間情報を含む少なくとも一つのデバッグメッセージを提供するシステム。 - システムのリアルタイムデバッグサポート方法であって、
通信バス（１２）を提供するステップと、
ダイレクトメモリアクセス（ＤＭＡ）装置（１６）を前記通信バス（１２）に接続するステップであって、前記ダイレクトメモリアクセス装置（１６）が複数の情報チャンネルを制御し、各情報チャンネルがチャンネル転送を介してシステム内のソースから送り先に情報を転送するステップと、
デバッグ制御回路網（７０）を前記ダイレクトメモリアクセス装置（１６）に接続するステップであって、そのデバッグ制御回路網は、チャンネル毎にプログラム化されることにより、前記ダイレクトメモリアクセス装置（１６）の操作パラメータに関するデバッグメッセージを選択的に提供するステップと
を備える方法。 - 請求項４記載の方法は、更に、
転送境界が生じたか否かと定期的状態情報とのうちの少なくとも一つに関する情報として前記ダイレクトメモリアクセス装置（１６）の操作パラメータを実行するステップを備える方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/764,110 US6920586B1 (en) | 2004-01-23 | 2004-01-23 | Real-time debug support for a DMA device and method thereof |
| PCT/US2004/043491 WO2005073855A1 (en) | 2004-01-23 | 2004-12-21 | Real-time debug support for a dma device and method thereof |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007522550A JP2007522550A (ja) | 2007-08-09 |
| JP2007522550A5 true JP2007522550A5 (ja) | 2007-12-20 |
| JP4531773B2 JP4531773B2 (ja) | 2010-08-25 |
Family
ID=34740159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006551090A Expired - Fee Related JP4531773B2 (ja) | 2004-01-23 | 2004-12-21 | Ｄｍａデバイス用リアルタイムデバッグサポート及びその方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6920586B1 (ja) |
| JP (1) | JP4531773B2 (ja) |
| KR (1) | KR101045475B1 (ja) |
| CN (1) | CN100440154C (ja) |
| TW (1) | TWI354885B (ja) |
| WO (1) | WO2005073855A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6920586B1 (en) * | 2004-01-23 | 2005-07-19 | Freescale Semiconductor, Inc. | Real-time debug support for a DMA device and method thereof |
| DE602005015632D1 (de) * | 2005-06-30 | 2009-09-03 | Freescale Semiconductor Inc | Einrichtung und verfahren zur steuerung mehrerer dma-tasks |
| US20090125647A1 (en) * | 2005-06-30 | 2009-05-14 | Citibank, N.A. | Device And Method For Executing A DMA Task |
| JP4598858B2 (ja) * | 2005-06-30 | 2010-12-15 | フリースケール セミコンダクター インコーポレイテッド | ダイレクトメモリアクセスタスク要求のアービトレーションを行うためのデバイスおよび方法 |
| DE602005027003D1 (de) * | 2005-06-30 | 2011-04-28 | Freescale Semiconductor Inc | Einrichtung und verfahren zur steuerung einer ausführung einer dma-task |
| US7757028B2 (en) * | 2005-12-22 | 2010-07-13 | Intuitive Surgical Operations, Inc. | Multi-priority messaging |
| US8054752B2 (en) * | 2005-12-22 | 2011-11-08 | Intuitive Surgical Operations, Inc. | Synchronous data communication |
| US7756036B2 (en) * | 2005-12-22 | 2010-07-13 | Intuitive Surgical Operations, Inc. | Synchronous data communication |
| US7865704B2 (en) | 2006-03-29 | 2011-01-04 | Freescale Semiconductor, Inc. | Selective instruction breakpoint generation based on a count of instruction source events |
| US8160084B2 (en) * | 2006-09-22 | 2012-04-17 | Nokia Corporation | Method for time-stamping messages |
| US7958401B2 (en) * | 2008-07-25 | 2011-06-07 | Freescale Semiconductor, Inc. | Debug trace messaging with one or more characteristic indicators |
| US8024620B2 (en) * | 2008-07-25 | 2011-09-20 | Freescale Semiconductor, Inc. | Dynamic address-type selection control in a data processing system |
| US8402258B2 (en) | 2008-07-25 | 2013-03-19 | Freescale Semiconductor, Inc. | Debug message generation using a selected address type |
| US8250250B2 (en) * | 2009-10-28 | 2012-08-21 | Apple Inc. | Using central direct memory access (CDMA) controller to test integrated circuit |
| US8397195B2 (en) * | 2010-01-22 | 2013-03-12 | Synopsys, Inc. | Method and system for packet switch based logic replication |
| US8638792B2 (en) | 2010-01-22 | 2014-01-28 | Synopsys, Inc. | Packet switch based logic replication |
| JP5528939B2 (ja) * | 2010-07-29 | 2014-06-25 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ |
| US8713370B2 (en) * | 2011-08-11 | 2014-04-29 | Apple Inc. | Non-intrusive processor tracing |
| US9256399B2 (en) * | 2013-06-27 | 2016-02-09 | Atmel Corporation | Breaking program execution on events |
| US9830245B2 (en) | 2013-06-27 | 2017-11-28 | Atmel Corporation | Tracing events in an autonomous event system |
| US9645870B2 (en) | 2013-06-27 | 2017-05-09 | Atmel Corporation | System for debugging DMA system data transfer |
| US9552279B2 (en) * | 2013-08-16 | 2017-01-24 | Nxp Usa, Inc. | Data bus network interface module and method therefor |
| US20160299859A1 (en) * | 2013-11-22 | 2016-10-13 | Freescale Semiconductor, Inc. | Apparatus and method for external access to core resources of a processor, semiconductor systems development tool comprising the apparatus, and computer program product and non-transitory computer-readable storage medium associated with the method |
| US9419621B1 (en) | 2015-09-18 | 2016-08-16 | Freescale Semiconductor, Inc. | System on chip and method of operating a system on chip |
| US11231987B1 (en) * | 2019-06-28 | 2022-01-25 | Amazon Technologies, Inc. | Debugging of memory operations |
| US11099966B2 (en) * | 2020-01-09 | 2021-08-24 | International Business Machines Corporation | Efficient generation of instrumentation data for direct memory access operations |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4688166A (en) | 1984-08-03 | 1987-08-18 | Motorola Computer Systems, Inc. | Direct memory access controller supporting multiple input/output controllers and memory units |
| JPH0758475B2 (ja) * | 1989-05-24 | 1995-06-21 | 株式会社日立製作所 | 端末装置のデータ収集システム |
| JP2945757B2 (ja) * | 1989-09-08 | 1999-09-06 | オースペックス システムズ インコーポレイテッド | 多重装置オペレーティングシステムのアーキテクチャ |
| KR960016648B1 (ko) * | 1993-12-29 | 1996-12-19 | 현대전자산업 주식회사 | 커먼 컨트롤 중복 스위치 방법 |
| US6085037A (en) | 1996-09-13 | 2000-07-04 | Concord Camera Corp. | APS camera structure for film preloading |
| US6145007A (en) * | 1997-11-14 | 2000-11-07 | Cirrus Logic, Inc. | Interprocessor communication circuitry and methods |
| US6145122A (en) | 1998-04-27 | 2000-11-07 | Motorola, Inc. | Development interface for a data processor |
| US6032269A (en) * | 1998-06-30 | 2000-02-29 | Digi-Data Corporation | Firmware recovery from hanging channels by buffer analysis |
| US6449732B1 (en) * | 1998-12-18 | 2002-09-10 | Triconex Corporation | Method and apparatus for processing control using a multiple redundant processor control system |
| US6654801B2 (en) * | 1999-01-04 | 2003-11-25 | Cisco Technology, Inc. | Remote system administration and seamless service integration of a data communication network management system |
| US6567933B1 (en) * | 1999-02-19 | 2003-05-20 | Texas Instruments Incorporated | Emulation suspension mode with stop mode extension |
| US6615370B1 (en) * | 1999-10-01 | 2003-09-02 | Hitachi, Ltd. | Circuit for storing trace information |
| US6816924B2 (en) * | 2000-08-10 | 2004-11-09 | Infineon Technologies North America Corp. | System and method for tracing ATM cells and deriving trigger signals |
| US6470071B1 (en) | 2001-01-31 | 2002-10-22 | General Electric Company | Real time data acquisition system including decoupled host computer |
| US20030023709A1 (en) * | 2001-02-28 | 2003-01-30 | Alvarez Mario F. | Embedded controller and node management architecture for a modular optical network, and methods and apparatus therefor |
| US7058858B2 (en) * | 2001-04-23 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | Systems and methods for providing automated diagnostic services for a cluster computer system |
| JP2003006003A (ja) * | 2001-06-18 | 2003-01-10 | Mitsubishi Electric Corp | Ｄｍａコントローラおよび半導体集積回路 |
| EP1413098A2 (en) * | 2001-07-02 | 2004-04-28 | GlobeSpan Virata, Inc. | Communications system using rings architecture |
| WO2003034225A2 (en) | 2001-10-12 | 2003-04-24 | Pts Corporation | Debugging of processors |
| US6877114B2 (en) | 2002-02-14 | 2005-04-05 | Delphi Technologies, Inc. | On-chip instrumentation |
| US6920586B1 (en) * | 2004-01-23 | 2005-07-19 | Freescale Semiconductor, Inc. | Real-time debug support for a DMA device and method thereof |
-
2004
- 2004-01-23 US US10/764,110 patent/US6920586B1/en not_active Expired - Fee Related
- 2004-12-21 CN CNB2004800407262A patent/CN100440154C/zh not_active Expired - Fee Related
- 2004-12-21 KR KR1020067014758A patent/KR101045475B1/ko not_active IP Right Cessation
- 2004-12-21 JP JP2006551090A patent/JP4531773B2/ja not_active Expired - Fee Related
- 2004-12-21 WO PCT/US2004/043491 patent/WO2005073855A1/en active Application Filing
-
2005
- 2005-01-04 TW TW094100177A patent/TWI354885B/zh not_active IP Right Cessation
- 2005-04-06 US US11/099,889 patent/US7287194B2/en not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007522550A5 (ja) | ||
| DK1609250T3 (da) | Pakkekommunikation mellem en indsamlingsenhed og flere styreindretninger over strömforsyningsledningen | |
| CN103403633A (zh) | 可编程控制器的中央处理器单元、可编程控制器用系统程序以及存储了可编程控制器用系统程序的记录介质 | |
| JP2010011368A5 (ja) | ||
| DE602004016795D1 (de) | Zustandsmigration in RDMA-Geräten mit mehreren NIC | |
| JP2008532145A5 (ja) | ||
| JP2007538421A5 (ja) | ||
| JP2003229869A5 (ja) | ||
| JP2005071196A5 (ja) | ||
| WO2003069850A1 (fr) | Systeme de communication de donnees, dispositif de gestion de la communication de donnees, procede et programme informatiques | |
| JP2009260966A5 (ja) | ||
| JP2010272076A (ja) | マルチプロセッサシステム | |
| TW200602852A (en) | Real-time debug support for a DMA device and method thereof | |
| JP2005228245A5 (ja) | ||
| TW200618548A (en) | In-band set-up configuration of transer-resources | |
| WO2021136099A1 (zh) | 数据传输方法、装置、设备及存储介质 | |
| JP2008148133A5 (ja) | ||
| CN100391150C (zh) | 数据传送装置及数据传送方法 | |
| JP2003348095A5 (ja) | ||
| WO2005121957A3 (en) | Device independent data streaming | |
| JP2004112163A (ja) | 移動局試験装置 | |
| JP2005519393A5 (ja) | ||
| JP2003345638A5 (ja) | ||
| JP2004118760A (ja) | 複数の監視装置を接続する制御装置 | |
| JP2007066103A (ja) | イベント処理用時間制御方法 |