DE4323799A1 - Halbleiteranordnung und Verfahren zu ihrer Herstellung - Google Patents
Halbleiteranordnung und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE4323799A1 DE4323799A1 DE4323799A DE4323799A DE4323799A1 DE 4323799 A1 DE4323799 A1 DE 4323799A1 DE 4323799 A DE4323799 A DE 4323799A DE 4323799 A DE4323799 A DE 4323799A DE 4323799 A1 DE4323799 A1 DE 4323799A1
- Authority
- DE
- Germany
- Prior art keywords
- chip
- electrodes
- board
- contact
- wall element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29013—Shape in top view being rectangular or square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
- H01L2224/301—Disposition
- H01L2224/3012—Layout
- H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/30154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
- H01L2224/30155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
Die Erfindung betrifft eine Halbleiteranordnung und ein
Verfahren zu ihrer Herstellung, insbesondere eine Halb
leiteranordnung, bei welcher eine Schaltungsplatine und
ein Halbleiter-Chip nach der sog. Facedown-Technik (mit
der Oberseite nach unten) miteinander verbunden sind.
Aufgrund des jüngsten Fortschritts auf dem Technologie
gebiet der integrierten Halbleiterschaltungen
oder -schaltkreise werden elektrische Geräte zunehmend klei
ner, dünner (flacher) und leistungsfähiger. Aufgrund
dieses Trends ist es wesentlich, Halbleiter-Chips auf
einer Schaltungs-Platine oder -Karte in hoher Packungs
dichte zu montieren. Einige bemerkenswerte Montagever
fahren, die diesen Anforderungen genügen, sind die Face
down-, Beam-lead- (Balken-Leiter-) und Tape-Carrier-
(Bandträger-)Techniken. Außerdem wird eine Flip-Chip-
Methode als zweckmäßige Montagetechnik, um das Erzeug
nis kleiner und dünner (flacher) zu gestalten, angese
hen.
Fig. 14 zeigt in einer Schnittansicht eine nach der
Facedown-Technik zusammengesetzte oder montierte her
kömmliche Halbleiteranordnung. Bei der Halbleiteranord
nung sind aus Metall, wie Lötmetall oder Nickel, beste
hende vorstehende Elektroden, als Kontaktwarzen (bumps)
4 bezeichnet, an sog. Pads bzw. Kissen eines Halblei
ter-Chips geformt; die Kontaktwarzen 4 werden mit Elek
trodenverbindungsabschnitten einer Schaltungs-Platine 2
ausgefluchtet und an letzterer montiert, worauf der
Halbleiter-Chip 1 durch Fließ- oder Aufschmelzlöten mit
der Platine 2 verbunden wird.
Da jedoch im allgemeinen-eine Differenz im Wärme(aus)
dehnungskoeffizienten zwischen Halbleiter-Chip und
Schaltungs-Platine besteht, kann sich bei einer Tempe
raturänderung eine mechanische Spannung an den Kontakt
warzen konzentrieren, was zu einem mechanischen oder
elektrischen Bruch und damit zu einem Ausfall der Halb
leiteranordnung führen kann. Zur Vermeidung eines sol
chen Zustands werden derzeit die im folgenden beschrie
benen Verfahren oder Methoden angewandt.
Eine erste Methode besteht darin, eine Schaltungs-Pla
tine zu verwenden, deren Wärmedehnungskoeffizient von
dem des Halbleiter-Chip weniger stark verschieden ist.
Beispielsweise ist ein Verfahren vorgeschlagen worden,
bei dem als Schaltungs-Platine eine Siliziumplatine,
deren Werkstoff der gleiche ist wie der des Chips, oder
eine Aluminiumnitridplatine, deren Wärmedehnungskoeffi
zient demjenigen des Chips nahekommt, verwendet wird.
Unter den derzeitigen Gegebenheiten sind diese Schal
tungs-Platinen jedoch allgemein zu kostenaufwendig für
Erzeugnisse für allgemeine Zwecke; sie sind daher auf
Spezialanwendungen beschränkt.
Im Hinblick auf diese Gegebenheiten ist die Verwendung
der am verbreitetsten angewandten, kostengünstigen Harz
platinen, etwa aus Glas-Epoxyharz, wünschenswert. Da
deren Wärmedehnungskoeffizient jedoch nahezu sechsmal
so groß ist wie der von Silizium, kann ein Bruch auf
grund einer Konzentration mechanischer Spannung an den
Kontaktwarzen nicht vermieden werden.
Eine andere Methode besteht darin, den gesamten Halb
leiter-Chip mit Harz zu überziehen und damit den Spalt
oder Zwischenraum zwischen dem Chip und der Schaltungs-
Platine mit Harz zu imprägnieren, um zu verhindern, daß
die durch die Differenz der Wärmedehnungskoeffizienten
von Chip und Platine verursachte mechanische Spannung
sich an den Kontaktwarzen konzentriert. Mit dieser Me
thode kann eine Facedown-Montage auch mit einer Platine
aus Aluminium durchgeführt werden, dessen Wärmedehnungs
koeffizient von dem von Silizium verschieden ist. Diese
Methode wird bereits bei teilweise aus Glas-Epoxy (glas
faserverstärktem Epoxyharz) hergestellten Harz-Platinen
angewandt und stellt eine ziemlich wirksame Möglichkeit
dar, solange sie nicht auf sehr große Chips angewandt
wird. Für sehr große Chips ist diese Methode nicht
zweckmäßig, weil die Absolutgröße des Verzugs aufgrund
der Differenz in den Wärmedehnungskoeffizienten groß
ist.
Ferner unterliegen die Eigenschaften des Harzes gewisse
Einschränkungen. Zwei der wichtigsten Eigenschaften
sind der Youngsche Modul oder Elastizitätsmodul und der
Wärme(aus)dehnungskoeffizient. Speziell der Elastizi
tätsmodul muß ziemlich groß sein, um eine mechanische
Spannungskonzentration an den Kontaktwarzen zu verhin
dern, während der Wärme(aus)dehnungskoeffizient des
Harzes möglichst dicht bei dem der Kontaktwarzen liegen
sollte. Wenn nämlich der Wärme(aus)dehnungskoeffizient
des Harzes um mehr als einen bestimmten Betrag größer
ist als derjenige der Kontaktwarzen, macht es die Aus
dehnung des Harzes selbst unmöglich, die auf die Kon
taktwarzen-Anschlußfläche ausgeübte vertikale Kraft zu
vernachlässigen. In diesem Fall tritt ein Bruch der Kon
taktwarzen in Form eines Abreißens (in a tear-off mode)
aufgrund der Differenz im Wärmedehnungskoeffizienten
zwischen den Kontaktwarzen und dem Vergießharz und
nicht aufgrund der Konzentration der mechanischen Span
nung an den Kontaktwarzen infolge der Differenz im Wär
medehnungskoeffizienten zwischen der Schaltungs-Platine
und dem Chip auf. Der Wärme(aus)dehnungskoeffizient der
aus Metall bestehenden Kontaktwarzen beträgt im allge
meinen nahezu das Zehnfache desjenigen des Vergieß-
oder Gießharzes, so daß auf diese Differenz zurückzu
führende Ausfälle oder Brüche in der Praxis nicht ver
nachlässigt werden können.
Es sind zwei Arten von Kontaktwarzenbruch infolge von
Temperaturänderung bekannt. Die eine Art beruht auf nor
malen Temperaturänderungen. Für normale Facedown-Monta
ge wird ein Temperaturzyklustest in einem Bereich von
z. B. -55°C bis +150°C durchgeführt. In diesem Fall auf
tretende Brüche oder Ausfälle rühren hauptsächlich vom
Ermüdungsbruch der Kontaktwarzen durch Wärmespannung
her. Dies kann bis zu einem gewissen Grad durch die
oben erwähnte Methode des Überziehens des gesamten Halb
leiter-Chips mit Harz, so daß Harz in einen Spalt oder
Zwischenraum zwischen dem Halbleiter-Chip und der Schal
tungs-Platine eindringen kann, vermieden werden.
Die andere Art eines Bruches rührt von der Temperatur
änderung beim Fließlöten (reflow) her. Obgleich je nach
Art des Lots eine bestimmte Differenz in der Fließlöt
temperatur vorliegen kann, erfolgt das Fließlöten allge
mein bei einer Temperatur von nahezu 200°C oder mehr,
worauf ein Abkühlen auf Raumtemperatur erfolgt. Dabei
werden die Kontaktwarzen infolge der Wärmedehnungskoef
fizient-Differenz beansprucht, was zu einem Anfangs
bruch führt. Da der Harzvergießvorgang theoretisch nur
nach dem Fließlötverbinden durchgeführt werden kann,
ist nicht zu erwarten, daß durch das Vergießen (Einkap
seln) mit Harz Ausfälle aufgrund des Anfangsbruchs ver
hindert werden können.
Weiterhin ist versucht worden, die Zuverlässigkeit der
Facedown-Verbindung dadurch zu verbessern, daß die Kon
taktwarzen selbst vergrößert werden. Eine Vergrößerung
der Kontaktwarzen erschwert jedoch nicht nur die Verbin
dung in feinen Teilungsabständen, sondern verlängert
auch die Bearbeitungszeit und erhöht die Zahl der Ar
beitsgänge.
Für die Zukunft kann erwartet werden, daß Halbleiter-
Chips zunehmend größere Oberflächen und feinere (Zwi
schen-)Verbindungen aufweisen werden. Mit einer Vergrö
ßerung der Oberfläche des Halbleiter-Chips vergrößert
eine Wärmedehnungskoeffizient-Differenz den (die) im
Spalt oder Zwischenraum zwischen dem Chip und der Schal
tungs-Platine herbeigeführte(n) Verzug oder Verspan
nung. Mit zunehmend feiner werdenden Verbindungen wird
es deshalb immer schwieriger, Kontaktwarzen zu erzeu
gen, deren Volumen der mechanischen Spannung zu wider
stehen vermag. Aus den genannten Gründen ist anzuneh
men, daß es zunehmend schwieriger werden wird, von der
Wärmedehnungskoeffizient-Diferenz zwischen dem Halblei
ter-Chip und der Schaltungs-Platine herrührende Brüche
oder Ausfälle nur durch Verwendung eines Harzes zu un
terdrücken.
Bei einer herkömmlichen Festkörper-Kamera, z. B. einer
CCD-Anordnung, wie in Fig. 15 dargestellt, ist ein Ab
bildungselement-Chip 1 an einem Keramikbauteil 19 durch
Preßbonden (die bonding) angebracht, wobei Verbindungs-
oder Bondingdrähte für elektrische Verbindung benutzt
sind, ein Inertgas in das Innere des Bauteils (der Kap
sel) eingefüllt ist und eine Abdichtung durch Aufsetzen
eines Deckglases 21 auf die Oberseite erreicht ist. Das
Deckglas 21 ist mit dem Keramikbauteil 19 mittels Glas
bindung oder -klebung und eines Gießharzes 22 verbun
den, um eine luftdichte Abdichtung aufrechtzuerhalten.
Harz läßt jedoch nicht nur etwas Feuchtigkeit hindurch
dringen, sondern absorbiert auch etwas davon, wodurch
diese Harzabdichtung eindeutig beeinträchtigt wird. Aus
diesem Grund wird Zuverlässigkeit im allgemeinen da
durch sichergestellt, daß der Verbindungsabschnitt des
Deckglases 21 mit dem Keramikbauteil 19 vergrößert
wird.
Als Folge des höheren Ausbringens von CCD-Vorrichtungen
und der niedrigeren Kosten dafür besteht neuerdings ein
Bedarf nach kostengünstigeren Bauteilen bzw. Packungen
(packages). Für Videokameras und Endoskope ist es beson
ders wichtig, Festkörper-Abbildungselemente kleiner und
leichter auszugestalten. Um diesen Anforderungen zu ge
nügen, ist ein Verfahren vorgeschlagen worden, bei dem
eine bisher als Deckglas benutzte Glasplatte oder
-scheibe verwendet, auf deren Oberfläche ein Verdrah
tungsmuster geformt und der CCD-Chip damit über Kontakt
warzen verbunden wird (vgl. JP-OSen 62-318665 und
1-90618). Nach diesem Verfahren ist es möglich, eine
Festkörper-Kamera deutlich kleiner und leichter zu ge
stalten. Ferner ist ein Verfahren vorgeschlagen worden,
bei dem eine durchsichtige organische Schicht auf licht
empfindlichen Pixeln (Bildpunkten) abgelagert, die
Schicht durch Behandlung mittels Photolithographie auf
gegebenen Pixeln belassen und die restliche durchsich
tige organische Schicht durch Wärmebehandlung zu einer
halbkonvexen Linse zum Sammeln von Licht geformt wird
(vgl. JP-OS 59-68967).
Bei der Erzeugung eines Verdrahtungsmusters auf der be
schriebenen Glasplatte ergibt sich ein Problem infolge
des auf dem Pixelbereich vorhandenen Harzes, wodurch
die Linsenwirkung herabgesetzt wird. Bei diesem Verfah
ren stammt die Linsenwirkung von der Brechzahldifferenz
zwischen der durchsichtigen organischen Schicht der Lin
se und dem Inertgas oder der Luft, doch kann die glei
che Wirkung nicht von einer Brechzahldifferenz zwischen
dem Gießharz und der durchsichtigen organischen Schicht
erwartet werden, weil deren Brechzahlen dicht beeinan
derliegen.
Wesentlich ist jedoch, daß eine Festkörper-Kamera so
wohl empfindlicher als auch kleiner und leichter sein
soll. Aus diesem Grund muß der erstere Punkt mit den
beiden letzteren kompatibel gemacht werden. Zur Erzie
lung der Wirkung (des Effekts) der halbkonvexen Linse
ist ein Verfahren vorgeschlagen worden, bei dem eine
Gasschicht im Spalt zwischen der Glasplatte und dem
CCD-Chip belassen wird (vgl. JP-OS 3-156776). Mit die
sem Verfahren ist es möglich, eine Festkörper-Kamera
bei niedrigen Kosten kleiner und leichter auszugestal
ten, ohne die Empfindlichkeit herabzusetzen.
Die Methode des Belassens einer Gasschicht im Spalt zwi
schen Glasplatte und CCD-Chip wirft jedoch ein Zuverläs
sigkeitsproblem auf. Genauer gesagt: wenn eine Festkör
per-Kamera in eine Atmosphäre hoher Feuchtigkeit ge
bracht wird, dringt Feuchtigkeit 24 (Fig. 16) durch das
Gießharz 22 in das Bauteil ein, wodurch die Luftfeuch
tigkeit in diesem erhöht wird. Plötzliche Temperaturän
derungen in der Atmosphäre darin und die Wirkung der im
CCD-Betrieb erzeugten Wärme führen zu einem Temperatur
gradienten, der Tau kondensieren bzw. sich niederschla
gen läßt, wenn die Temperatur der Glasplatte 21 niedri
ger ist als die der Innenatmosphäre. Es ist bekannt,
daß Tau (Kondenswasser) sich speziell im Umfangsab
schnitt des Pixelbereichs 25 niederschlägt und an der
Oberfläche der Glasplatte 21 anhaftet.
Dies ist deshalb der Fall, weil die Eindringstrecke für
die Feuchtigkeit kurz oder der Abdichtbereich des Gieß
harzes klein ist. Dieser Tauniederschlag hat nicht nur
einen unmittelbaren Einfluß auf das Bild, sondern kann
auch zu einer Elektronenwanderung durch Ableitung füh
ren. Diese Probleme können durch Vergrößerung des Harz-
Abdichtbereichs gelöst werden, was aber zu einem größe
ren Erzeugnis führen würde. Ferner könnte der Taunieder
schlag auch durch Ausfüllen des gesamten Spalts zwi
schen der Glasplatte und dem CCD-Chip mit Harz, so daß
keine Gasschicht im Pixelbereich verbleibt, unterdrückt
werden. Hierdurch wird aber die Wirkung der halbkonve
xen Linse und damit die Empfindlichkeit herabgesetzt.
Bei der Facedown-Montage solcher CCD-Chips besteht ein
Wärmeableitungsproblem. Die CCD-Anordnung verarbeitet
Signale vergleichsweise hoher Frequenzen und erzeugt im
Betrieb Wärme. Mit ansteigender Temperatur des CCD-
Chips vergrößert sich der Dunkelstrom, was eine relati
ve Abnahme der Empfindlichkeit bedingt. Wie oben er
wähnt, entweicht bei einer Festkörper-Kamera unter Ver
wendung eines (einer) Keramikbauteils oder -kapsel ge
mäß Fig. 15 die erzeugte Wärme zum (zur) Keramikbauteil
oder -kapsel, so daß der Temperaturanstieg des CCD-
Chips selbst bis zu einem bestimmten Grad unterdrückt
werden kann. Da jedoch bei der Facedown-Montage wenige
Wärmeübertragungsstrecken vorhanden sind, steigt die
Temperatur des CCD-Chips unter Vergrößerung des Dunkel
stroms an, was zu einer relativen Abnahme der Empfind
lichkeit führt.
Nachteilig an einer herkömmlichen Festkörper-Kamera ist
mithin, daß sich dann, wenn versucht wird, ein(e) klei
ne(s), kostengünstige(s) harzversiegelte (s) Bauteil
oder Kapsel zu realisieren, ohne die Empfindlichkeit
herabzusetzen, eine Verringerung der Zuverlässigkeit,
insbesondere eine Abnahme der Feuchtigkeitsbeständig
keit ergibt.
Neben dem Bauteil- oder Kapsel(ungs)problem besteht
auch ein ernstliches Zuverlässigkeitsproblem bei den
Kontaktwarzen selbst bei Anwendung der Facedown-Monta
ge, etwa der Flip-Chip-Methode. Insbesondere umfassen
die bei der Flip-Chip-Montage benutzten herkömmlichen
Kontaktwarzen gemäß Fig. 17 Lötmetallkontaktwarzen.
Eine Kontaktwarze 43 ist dabei über eine Barrieren-
oder Sperrmetallschicht 42 mit einem auf der Oberfläche
eines Halbleiter-Chips 1 geformten sog. Aluminium-Elek
trodenpad 5 verbunden, um welches herum eine Isolier
schicht 41 ausgebildet ist, in der eine das Elektroden
pad 5 freilegende Öffnung vorgesehen ist. Die Barrieren
metallschicht 42 ist so geformt, daß sie das Elektroden
pad 5 über die Öffnung bedeckt; sie wird durch Ausbil
dung einer Chrom- oder Titanschicht durch Aufdampfen
oder Zerstäuben geformt, worauf nacheinander durch Auf
dampfen oder Zerstäuben eine Kupfer- oder Nickelschicht
und eine Goldschicht auf ihr erzeugt werden. Auf dieser
Schicht wird durch Elektrogalvanisieren oder Aufdampfen
eine Kontaktwarze 43 ausgebildet, wofür z. B. Lötmetall
mit 95% Blei und 5% Zinn verwendet wird. Sodann wird
erforderlichenfalls der Abschnitt der Barrierenmetall
schicht 42, der von dem Bereich unter der Kontaktwarze
43 verschieden ist, weggeätzt. Schließlich wird der ge
ätzte Bereich zum Schmelzen in einer Stickstoffatmosphä
re erwärmt, um damit die Kontaktwarze 43 zu formen.
Ein Beispiel einer auf einer Platte oder Platine einer
Halbleiteranordnung vorgesehenen Flip-Chip-Anordnung
mit auf die genannte Weise ausgebildeten Kontaktwarzen
ist in Fig. 18 dargestellt. Die Kontaktwarzen 43 am
Halbleiter-Chip 1 werden zunächst an der mit Verbin
dungselektroden versehenen Verdrahtungs-Platine 2 an
den Bereichen entsprechend den Kontaktwarzen so positio
niert, daß jede Kontaktwarze einer entsprechenden Ver
bindungselektrode 8 zugeordnet ist, worauf der Halblei
ter-Chip 1 auf der Verdrahtungs-Platine 2 plaziert wird.
Zu diesem Zeitpunkt wird nötigenfalls ein Flußmittel
auf die Verdrahtungs-Platine 2 aufgebracht. Anschlie
ßend wird durch erneutes Aufschmelzen der Kontaktwarzen
43 der Halbleiter-Chip 1 mit der Verdrahtungs-Platine 2
verbunden.
Durch den Druck, der dabei durch den aufgelegten Halb
leiter-Chip und dessen Eigengewicht beim Aufschmelzen
der Kontaktwarzen einwirkt, wird die Höhe jeder Kontakt
warze verkleinert, während ihre Breite vergrößert wird.
Nach dem Verbinden sind mithin die Kontaktwarzen niedri
ger als bei oder nach ihrer Ausbildung; die tatsächli
che Höhe der Kontaktwarze beträgt nahezu 50% ihrer
Breite. Da sich die Breite jeder Kontaktwarze beim Ver
bindungsvorgang vergrößert und sich demzufolge der Ab
stand zwischen den Lötmetall-Kontaktwarzen verkleinert,
entsteht die Gefahr für einen Kurzschluß zwischen be
nachbarten Kontaktwarzen. In der Praxis ist es deshalb
nötig, den Abstand zwischen den Kontaktwarzen größer
auszulegen als deren Höhe. Infolgedessen ist es schwie
rig, den Abstand zwischen den Kontaktwarzen für kleine
re Teilungsabstände (pitches) zu verkürzen.
Zur Vermeidung dieses Problems ist eine Kontaktwarzen
struktur gemäß Fig. 10 vorgeschlagen worden, bei wel
cher ein niedrigschmelzendes Metall, wie Lötmetall, den
Kern aus einem hochschmelzenden Metall, wie Kupfer, be
deckt. Bei dieser Ausgestaltung sind die Vorgänge bis
zur Erzeugung der Barrierenmetallschicht 42 die glei
chen, wie sie für die Anordnung nach Fig. 17 angegeben
wurden. Sodann wird ein Resistmuster für Metallisierung
auf der Barrierenmetallschicht 42 ausgebildet, worauf
eine säulenförmige, hochschmelzende Kernschicht 44 aus
Kupfer oder Nickel durch Galvanisieren selektiv geformt
wird. Ferner wird durch Galvanisieren eine Lötmetall
schicht 45 auf der Kernschicht 44 ausgebildet. Durch
Fließlöten (mittels) der Lötmetallschicht wird eine Kon
taktwarze ausgebildet, die in diesem Fall so geformt
ist, daß die Lötmetallschicht 45 die Kernschicht 44 im
Zentrum umschließt.
Ein Beispiel einer Flip-Chip-Anordnung einer auf diese
Weise auf einer Platine gebildeten Halbleiteranordnung
ist in Fig. 20 dargestellt. Der Halbleiter-Chip 1 mit
den Kontaktwarzen und die Verdrahtungs-Platine 2 mit An
schluß- oder Verbindungselektrodenpads 8 werden positio
niert, indem die Kontaktwarzen am Chip 1 mit den Pads 8
an der Verdrahtungs-Platine 2 in Übereinstimmung ge
bracht werden und sodann der Chip 1 auf der Platine 2
aufgelegt wird. Danach wird die Lötschicht 45 (wieder)
aufgeschmolzen. Nach dem Abkühlen und Erstarren der Löt
metallschicht verbinden die Kontaktwarzen den Halblei
ter-Chip 1 mit der Verdrahtungs-Platine 2.
Da hierbei die Höhe der Kontaktwarzen durch die Kern
schichten 44 bestimmt wird, kann ihre Breite nach dem
Verbinden nicht zu groß werden. Diese Methode bietet
den Vorteil, daß der Abstand zwischen den Kontaktwarzen
auf einen kleineren Teilungs- oder auch Mittenabstand
als bei den Beispielen nach den Fig. 17 und 18 einge
stellt werden kann, weil dabei keine Möglichkeit für
einen Kurzschluß zwischen benachbarten Kontaktwarzen be
steht.
Da jedoch bei diesem Beispiel die Kernschicht 44 härter
ist als die Lötmetallschicht 45, konzentriert sich
dann, wenn die Kontaktwarze nach dem Verbinden eine Ver
formung (Verzug oder Verspannung) durch von außen ein
wirkende Kräfte erfährt, die Verformung auf die Lötme
tallschicht 45. Die Fig. 21A und 21B veranschaulichen
schematisch eine(n) solche(n) Kontaktwarzenverformung
oder -verzug. Fig. 21A zeigt einen Verzug der Lötme
tall-Kontaktwarze nach Fig. 17, und Fig. 21B zeigt
einen Verzug der Kontaktwarze nach Fig. 19. Gemäß Fig.
21A ist die Kontaktwarze stark verformt bzw. verzogen.
Bei Verwendung der Kernschicht 44 konzentriert sich der
Verzug auf den Bereich 46 zwischen der Kernschicht 44
in der Lötmetallschicht 45 und der Verdrahtungs-Platine
2, so daß in diesem Bereich leichter ein Bruch auftre
ten kann und dadurch die (Betriebs-) Zuverlässigkeit der
Anordnung beeinträchtigt wird.
Für eine Vergrößerung der Anschluß- oder Verbindungs
dichte durch Verkleinerung des Abstands zwischen benach
barten Elektroden ist es somit nötig, die Verformung
(Verzug oder Verspannung) der Kontaktwarzen beim Verbin
dungsvorgang zu unterdrücken und damit ein gegenseiti
ges Kurzschließen benachbarter Elektroden infolge der
Abnahme der Kontaktwarzenhöhe beim Verbindungsvorgang
zu verhindern. Wenn zu diesem Zweck ein harter Werk
stoff für den Kern der Kontaktwarze benutzt wird, er
gibt sich das Problem, daß ein(e) Verformung oder Ver
zug aufgrund von unter Benutzungsbedingungen nach dem
Verbinden von außen einwirkender Kraft sich auf die wei
chen Bereiche der Kontaktwarze konzentriert, was zu
einer Beeinträchtigung der Zuverlässigkeit des Verbin
dungsbereichs führt.
Die nach der herkömmlichen Facedown-Technik montierten
Halbleiteranordnungen sind demzufolge mit einem Problem
behaftet: Infolge der unterschiedlichen Wärme(aus)deh
nungskoeffizienten von Halbleitersubstrat und Schal
tungsplatine tritt eine mechanische Spannung auf, die
fehlerhafte Verbindungen oder Anschlüsse bedingt.
Insbesondere bei einer herkömmlichen Festkörper-Kamera
wirft das Betreben, ein(e) kostensparende(s), kleine
re(s) harzgekapselte(s) Bauteil oder Kapsel zu realisie
ren, ohne die Empfindlichkeit zu beeinträchtigen, das
Problem einer Herabsetzung der Zuverlässigkeit, spezi
ell der Feuchtigkeitsbeständigkeit auf.
Ferner ist für die Verbindung nach Facedown-Technik un
ter Verwendung von Kontaktwarzen ein Verfahren vorge
schlagen worden, bei dem, wie beschrieben, eine säulen
förmige Kernschicht eines hohen Schmelzpunkts im Zen
trum (der Kontaktwarze) vorgesehen wird, um damit die
Anschluß- oder Verbindungsdichte zu erhöhen. Dieses Ver
fahren ist allerdings mit dem Problem behaftet, daß
durch externe Kräfte verursachte Verformung sich auf
den den Kern umgebenden Bereich des Lötmaterials konzen
triert, wodurch die Zuverlässigkeit (der Anordnung)
letztlich beeinträchtigt wird.
Eine Aufgabe der Erfindung ist damit die Schaffung
einer Facedown-Halbleiteranordnung, die für thermische
Spannung unempfindlich ist.
Im Zuge dieser Aufgabe bezweckt die Erfindung auch die
Schaffung eines ausgezeichnet feuchtigkeitsbeständigen,
kostensparenden Festkörper-Kamerabauteils.
Ferner bezweckt die Erfindung die Schaffung einer Halb
leiteranordnung mit höchst zuverlässigen Kontaktwarzen,
mit denen die Anschluß- oder Verbindungsdichte erhöht
werden kann.
Gegenstand der Erfindung ist eine Halbleiteranordnung,
umfassend: einen Halbleiter-Chip mit einer ersten Flä
che, auf der ein Hauptbereich geformt ist, eine Anzahl
von auf der ersten Chip-Fläche ausgebildeten Chipelek
troden, eine dem Chip zugewandt oder gegenüberstehend
angeordnete Schaltungsplatine mit einer ersten Fläche,
welche der ersten Fläche des Chips zugewandt ist, eine
Anzahl von auf der Platine in Entsprechung zu den Chipe
lektroden angeordneten Platinenelektroden, eine Anzahl
von Kontaktwarzen zum Verbinden der Chipelektroden mit
den Platinenelektroden auf einer 1 : 1-Basis, wobei die
Kontaktwarzen aus Lötmetall bestehen, und ein mit der
ersten Fläche des Chips sowie der ersten Fläche der Pla
tine verbundenes und zur Verbindung zwischen dem Chip
und der Platine beitragendes Wandelement, das aus einem
Lötmetall hergestellt und so angeordnet ist, daß es die
Kontaktwarzen nicht berührt.
Gegenstand der Erfindung ist auch eine Halbleiteranord
nung, umfassend: einen Halbleiter-Chip mit einer ersten
Fläche, auf der ein Hauptbereich geformt ist, eine An
zahl von auf der ersten Chip-Fläche ausgebildeten Chip
elektroden, eine dem Chip zugewandt oder gegenüberste
hend angeordnete Schaltungsplatine mit einer ersten Flä
che, welche der ersten Fläche des Chips zugewandt ist,
eine Anzahl von auf der Platine in Entsprechung zu den
Chipelektroden angeordneten Platinenelektroden, eine
Anzahl von Kontaktwarzen zum Verbinden der Chipelektro
den mit den Platinenelektroden auf einer 1 : 1-Basis, wo
bei die Kontaktwarzen aus Lötmetall bestehen, und ein
mit der ersten Fläche des Chips sowie der ersten Fläche
der Platine verbundenes und zur Verbindung zwischen dem
Chip und der Platine beitragendes Wandelement, welches
den Hauptbereich ununterbrochen umgibt oder umschließt
und damit im wesentlichen einen geschlossenen Raum zwi
schen dem Chip und der Platine bildet.
Gegenstand der Erfindung ist ferner ein Verfahren zur
Herstellung von Halbleiteranordnungen, umfassend die
folgenden Schritte: Ausbilden einer Anzahl von Chipelek
troden auf einer ersten Fläche eines Halbleiter-Chips,
auf dem ein Hauptbereich geformt ist, Formen einer An
zahl von mit den Chipelektroden verbundenen Kontaktwar
zen und eines Wandelements in solcher Anordnung, daß es
die Kontaktwarzen nicht berührt, auf der ersten Fläche
des Chips, wobei die Kontaktwarzen und das Wandelement
aus Lötmetall hergestellt werden, Ausbilden einer An
zahl von Platinenelektroden auf einer ersten Fläche
einer Schaltungsplatine, derart, daß sie den Chipelek
troden entsprechen bzw. mit diesen übereinstimmen, An
ordnen des Chips und der Platine in der Weise, daß sie
einander gegenüberstehen oder zugewandt sind, derart,
daß die erste Fläche des Chips der ersten Fläche der
Platine zugewandt ist und jede der Kontaktwarzen eine
entsprechende der Platinenelektroden berührt, und Wärme
behandeln des Chips und der Platine, während sie einan
der zugewandt bleiben, sowie gleichzeitiges Fließlötver
binden der Kontaktwarzen und des Wandelements mit der
Platine.
Bei der oben umrissenen Anordnung dient das Wandelement
zum Unterdrücken der Wärmeausdehnung der Schaltungspla
tine und zum Absorbieren von thermischer Spannung oder
Wärmespannung, anstatt diese von den Kontaktwarzen auf
nehmen zu lassen. Da die Kontaktwarzen und das Wandele
ment mit gleichem oder ähnlichem Wärme(aus)dehnungskoef
fizienten ausgelegt sind, ist das Auftreten einer senk
recht zur Übergangsfläche gerichteten Kraft weniger
wahrscheinlich. Da zudem das Wandelement im gleichen Ar
beitsgang mit den Kontaktwarzen verbunden werden kann,
kann ein Bruch der Kontaktwarzen einschließlich An
fangs- und Ermüdungsbruch, aufgrund von Temperaturände
rung vermieden werden.
Da weiterhin eine erfindungsgemäße Halbleiteranordnung
ein außenseitig um den Hauptbereich des Halbleiter-
Chips herum angeordnetes Lötmetall-Wandelement auf
weist, wird hierdurch eine zweckmäßige Abdichtwirkung
zum Trennen des Hauptbereichs gegenüber der Außenluft
gewährleistet. Da zudem das Wandelement eine größere
Kontaktfläche als die Kontaktwarzen aufweist, bietet es
wesentlich mehr Wärmeableitungsstrecken als die Verbin
dung lediglich über die Kontaktwarzen. Das Wandelement
kann daher bei Halbleiteranordnungen, die viel Wärme er
zeugen, wie Leistungselemente, angewandt werden.
Weitere Wirkungen sind eine Verbesserung der Zellenaus
richtung oder -justierung (cell alignment) bei der Mon
tage unter Nutzung der Oberflächenspannung des Lötme
tallrahmens und eine elektrische Abschirmwirkung für
den Fall, daß es sich beim Halbleiter-Chip um ein Hoch
frequenzelement handelt.
Insbesondere dann, wenn der Halbleiter-Chip ein CCD-
Chip ist, kann bei Ausbildung des Wand- oder Rahmenele
ments aus einem Werkstoff einer guten Wärmeleitfähig
keit die vom Chip erzeugte Wärme zur Glasplatte entwei
chen, wodurch ein Anstieg der Chip-Temperatur unter
drückt werden kann. Die Erwärmung der Oberfläche der
Glasplatte durch die Wärme vom Chip verhindert das Auf
treten einer Taukondensation. Außerdem verhindert das
Wandelement das Fließen des Gießharzes in den Pixelbe
reich, so daß ohne weiteres ein Spalt oder Zwischenraum
zwischen der Glasplatte und dem Chip aufrechterhalten
werden kann.
Darüber hinaus sind die Kontaktwarzen mit einer ersten
und einer zweiten Tragschicht (supporting layer) aus
einem ersten bzw. zweiten Lötmetall versehen, welche
Schichten stapelartig übereinander angeordnet sind. Die
zweite Tragschicht kann dünner sein und einen niedrige
ren Schmelzpunkt sowie eine größere Fließspannung (bei
Raumtemperatur) als die erste Tragschicht aufweisen.
Durch Verbinden des Chips mit der Platte bei einer Tem
peratur nahe der Erweichungstemperatur der zweiten Trag
schicht kann dabei ein Anschmelzen (fused) und ein Ver
formen der ersten Tragschicht verhindert werden. Demzu
folge besteht dabei nur eine geringe Möglichkeit oder
Gefahr für einen Kurzschluß zwischen benachbarten Kon
taktwarzen, so daß der Abstand zwischen den Elektroden
auf einen kleineren Teilungs- oder Mittenabstand
(pitch) eingestellt werden kann. Die Kontaktwarzen kön
nen vor und nach dem Verbinden jeweils nahezu die glei
che Höhe behalten. Da die Fließspannung (oder auch
Streckgrenze) der ersten Tragschicht bei nahezu Raumtem
peratur niedriger ist als die der zweiten Tragschicht,
wird dann, wenn die Kontaktwarzen nach dem Verbinden
durch eine externe oder von außen einwirkende Kraft ver
formt werden, die erste Tragschicht durchgehend ver
formt, mit dem Ergebnis, daß sich ein Verzug durch die
gesamte erste Tragschicht hindurch verteilt.
Im folgenden sind bevorzugte Ausführungsformen der Er
findung im Vergleich zum Stand der Technik anhand der
Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine im Längsschnitt gehaltene Darstellung
einer Halbleiteranordnung gemäß einer ersten
Ausführungsform der Erfindung,
Fig. 2 eine Querschnittdarstellung der Halbleiteran
ordnung,
Fig. 3 eine (schematische) Darstellung zur Verdeut
lichung der Funktion der Halbleiteranord
nung,
Fig. 4 eine (schematische) Darstellung zur Verdeut
lichung der Funktion der Halbleiteranord
nung,
Fig. 5 eine Längsschnittdarstellung einer Halblei
teranordnung gemäß einer zweiten Ausführungs
form der Erfindung,
Fig. 6A bis 6E Darstellungen der Abfolge von Fer
tigungsvorgängen bei der Halbleiteranordnung
gemäß der zweiten Ausführungsform,
Fig. 7 eine Querschnittdarstellung einer Halbleiter
anordnung gemäß einer dritten Ausführungs
form der Erfindung,
Fig. 8 eine Querschnittdarstellung einer Halbleiter
anordnung gemäß einer vierten Ausführungs
form der Erfindung,
Fig. 9 eine Längsschnittdarstellung der Halbleiter
anordnung gemäß der vierten Ausführungsform,
Fig. 10 eine (schematische) Darstellung zur Erläute
rung der Funktion der vierten Ausführungs
form,
Fig. 11 eine Längsschnittdarstellung einer Kontakt
warze bei einer Halbleiteranordnung gemäß
einer fünften Ausführungsform der Erfindung,
Fig. 12A bis 12E Darstellungen der Abfolge von
Fertigungsvorgängen bei der Kontaktwarze im
Zusammenhang mit der fünften Ausführungs
form,
Fig. 13A bis 13C Schnittansichten zur Darstellung
der Abfolge der Montage an der Verdrahtungs
platine der Halbleiteranordnung,
Fig. 14 eine Längsschnittdarstellung einer herkömmli
chen Halbleiteranordnung,
Fig. 15 eine Längsschnittdarstellung einer anderen
herkömmlichen Halbleiteranordnung,
Fig. 16 eine Längsschnittdarstellung noch einer ande
ren herkömmlichen Halbleiteranordnung,
Fig. 17 eine Längsschnittdarstellung einer Kontakt
warze bei einer herkömmlichen Halbleiteran
ordnung,
Fig. 18 eine Darstellung zur Erläuterung der Funk
tion der Kontaktwarze,
Fig. 19 eine Längsschnittdarstellung einer Kontakt
warze bei einer weiteren herkömmlichen Halb
leiteranordnung,
Fig. 20 eine Darstellung zur Erläuterung der Funk
tion der Kontaktwarze und
Fig. 21A und 21B Darstellungen zur Verdeutlichung
der Funktion der Kontaktwarze.
Eine in den Fig. 1 und 2 dargestellte Halbleiteranord
nung gemäß einer ersten Ausführungsform der Erfindung
ist dadurch gekennzeichnet, daß ein Halbleiter-Chip 1
mit einer Schaltungsplatine 2 über ein aus Lötmetall be
stehendes Wandelement 3 sowie innerhalb des Wandele
ments geformte Kontaktwarzen 4 verbunden ist. Insbeson
dere sind auf dem Halbleiter-Chip 1 Signalelektrodenher
ausführ-Anschlußpads 5 und ein rahmenförmiges Pad 6,
das aus dem gleichen Werkstoff und im gleichen Arbeits
gang wie die Anschlußpads geformt worden ist, vorgese
hen. Das Lötmetall-Wandelement 3 ist zwischen dem rah
menförmigen Pad 6 und einer rahmenförmigen Elektrode 7
auf der Schaltungsplatine 2 verbunden bzw. gebonded.
Auf ähnliche Weise sind Anschlußelektroden 8 auf der
Schaltungsplatine 2 mit den Kontaktwarzen 4 verbunden
bzw. gebonded. Beim vorliegenden Beispiel sind die An
schlußelektroden 8 über Öffnungen mit internen Drähten
bzw. Leitern 9 verbunden.
Die rahmenförmige Elektrode 7 und die Anschlußelektro
den 8 werden dadurch erhalten bzw. geformt, daß Titan,
Nickel und Gold in dieser Reihenfolge auf einer Alumi
niumschicht laminiert werden. Bei dieser Ausführungs
form wird die rahmenförmige Elektrode 7 als Blindelek
trode (dummy) benutzt. Sie kann jedoch auch als eine
der Signalleitungen benutzt werden. Insbesondere dann,
wenn es sich bei der Halbleiteranordnung um ein Hoch
frequenzelement handelt, wird durch Verwendung der Elek
trode 7 als Masseleitung eine Abschirmwirkung erzielt.
Die obere Hälfte von Fig. 2 enthält eine Darstellung
des Halbleiter-Chips 1, von der Verbindungs- bzw. Über
gangsfläche von Wandelement 3 und Kontaktwarze 4 sowie
Elektroden 7 und 8 gesehen, während die untere Hälfte
eine Darstellung enthält, welche die Schaltungsplatine
2 von der Verbindungs- oder Übergangsfläche her zeigt.
Das Lötmetall-Wandelement 3 ist längs einer Spaltlinie
ausgebildet. Innerhalb des Wandelements sind Kontakt
warzen 4 aus einem Lötmetall der gleichen Zusammenset
zung ausgebildet. Auf der Schaltungsplatine 2, deren
Hauptwerkstoff Glas-Epoxy (glasfaserverstärktes Epoxy
harz) ist, sind die rahmenförmige Elektrode 7 und die
Anschlußelektroden 8 in Positionen entsprechend denen
des Wandelements 3 bzw. der Kontaktwarzen 4 geformt.
Die Kontaktwarze 4 besitzt eine Größe von etwa
100×100 µm bei 50 µm Höhe, und das Wandelement 3 ist etwa
300 µm breit und 50 µm hoch.
Durch Ausbildung des Wandelements 3 in der Weise, daß
es den aktiven Bereich oder Aktivbereich des Halblei
ter-Chips 1 umschließt, kann der Aktivbereich von der
Außenluft getrennt sein. Die Abdichtwirkung kann da
durch verbessert sein, daß der Vorgang des Fließlötens
und Bondens der Kontaktwarzen 4 und des Wandelements 3
an der Schaltungsplatine 2 in einer Inertgasatmosphäre,
z. B. einer Stickstoffatmosphäre, stattfindet. Da der
Aktivbereich durch den Chip selbst, die Schaltungsplati
ne und das Wandelement gegenüber der Außenumgebung ge
trennt oder isoliert ist, kann insbesondere dann, wenn
es sich bei der Halbleiteranordnung um ein Hochfrequenz
element handelt, eine elektrische Abschirmwirkung erwar
tet werden.
Bei der Drahtbondingmontage nach herkömmlicher Faceup-
Technik steht die Rückseite des Chips in unmittelbarer
Berührung mit der Platine, so daß Wärme von der Rück
seite her abgeleitet werden kann. Da im Gegensatz dazu
bei der Facedown-Montage die Wärmeableitungsstrecken
auf die Kontaktwarzen begrenzt sind, besteht bei der
herkömmlichen Facedown-Verbindung ein Wärmeableitungs
problem. Wenn die Kontaktwarzen feiner bzw. kleiner aus
gebildet werden, wird ihre Kontaktfläche klein, so daß
demzufolge eine Begrenzung für die Wärmeableitung nur
über die Kontaktwarzen besteht. Zur Vermeidung dieses
Problems ist ein Verfahren vorgeschlagen worden, bei
dem an der Rückseite des Chips ein Wärmesumpf oder Kühl
körper vorgesehen wird oder aber Wärmeableitungskontakt
warzen vorgesehen werden. Nachteilig an diesen Verfah
ren ist, daß sich die Zahl der Einzelteile vergrößert,
die Arbeitsgänge kompliziert werden und die Wärmeablei
tung nicht ausreichend ist.
Im Gegensatz dazu kann eine Halbleiteranordnung gemäß
der Erfindung gute Wärmeableitungswirkungen gewährlei
sten. Beispielsweise besitzt bei dieser Ausführungsform
ein Chip eine Größe von etwa 6×6 mm; die Zahl der
Pads (Anschlußflecken) beträgt etwa 40. Die Kontaktflä
che der Kontaktwarze beträgt damit etwa 0,4 mm2, wäh
rend diejenige des Wandelements 4,0 mm2 beträgt, was be
deutet, daß das Wandelement im Vergleich zur Kontakt
warze etwa eine zehnmal größere Kontaktfläche aufweist.
Hieraus ist ersichtlich, daß durch die Ausbildung des
Wandelements die Wärmeableitungswirkung im Vergleich
zur Anordnung mit nur den Kontaktwarzen beträchtlich
verbessert wird. Da das Wandelement auf der gleichen
Fläche, welche den als Wärmeerzeugungsquelle wirkenden
Aktivbereich enthält, geformt ist oder wird, gewährlei
stet es eine Wärmeableitungswirkung, die gleich groß
oder größer ist als bei der Faceup-Anordnung.
Weiterhin weist bei dieser Ausführungsform das Wandele
ment etwa ein Zehntel der Abdicht- oder Versiegelungs
fläche auf, die für das Harzversiegeln bzw. -vergießen
nötig ist. Da der Elastizitätsmodul des Gießharzes etwa
ein Zehntel desjenigen der üblichen Lötmaterialien be
trägt, ist bei dieser Ausführungsform der Wärmeausdeh
nungs-Unterdrückungseffekt nahezu der gleiche wie bei
der Harzversiegelung. Durch Verwendung eines Werk
stoffs, dessen Elastizitätsmodul höher ist als derje
nige eines Lötmaterials, oder durch größere Ausbildung
des Wandelements kann eine zuverlässigere Halbleiteran
ordnung geschaffen werden, die Temperaturänderungen aus
zuhalten vermag.
Weitere und zusätzliche Wirkungen liegen in der Selbst
justierung beim Fließlöten und in der Steuerung der Kon
taktwarzenform.
Im folgenden ist zunächst die Wirkung der Selbstjustie
rung erläutert. Bei der Lötmetallverbindung kann allge
mein die Wirkung einer Selbstjustierung unter Nutzung
der Oberflächenspannung erwartet werden. Wenn das Lötme
tall beim Fließlöten aufschmilzt und flüssig wird, neh
men die Lötmetall-Kontaktwarzen 4 gemäß Fig. 3 unter
ihrer Oberflächenspannung die stabilste Form an. Für
die Anschlußelektroden 8 wird ein Werkstoff benutzt,
der eine gute Benetzbarkeit durch Lötmetall zeigt. So
lange die Elektroden keine spezielle Form besitzen, ist
das Lötmetall bestrebt, die Anschlußpads 5 am Halblei
ter-Chip 1 auf dem kürzesten Wege mit den Anschlußelek
troden 8 auf der Schaltungsplatine 2 zu verbinden. Die
zu diesem Zeitpunkt bestehende Kraft ist dem Volumen
des Lötmetalls proportional.
Bei der Facedown-Montage unter Verwendung herkömmlicher
Kontaktwarzen erfolgt die Verbindung nur über die Kon
taktwarzen, wobei die Verbindungskraft so klein ist,
daß sie für die Erzielung der Selbstjustierwirkung
nicht in jedem Fall ausreicht. Da in jüngster Zeit die
Kontaktwarzenabstände immer kleiner wurden, traten Stö
rungen dahingehend auf, daß sich Brücken bildeten oder
die Kontaktwarzen im Anfangszustand die betreffenden
Elektroden überhaupt nicht berührten. Zur Vermeidung
dieser Störungen ist es wesentlich, eine höchst genau
arbeitende Bondingmaschine zu entwickeln, was mit erheb
lichen Kosten verbunden ist. Erfindungsgemäß kann dage
gen durch Vorsehen des Wandelements 3 einer größeren
Kontaktfläche zur Herbeiführung einer größeren Kraft
(vgl. Fig. 3) die Selbstjustierwirkung verbessert wer
den.
Nachstehend ist die Wirkung der Steuerung der Kontakt
warzenform erläutert. Für das Absorbieren von Verspan
nungen oder Verzug aufgrund einer Differenz in den Wär
meausdehnungskoeffizienten ist eine hohe zylindrische
Kontaktwarze oder eine trommelförmige Kontaktwarze
ideal. Wenn gemäß Fig. 4 eine Lötmetall-Kontaktwarze 4
auf natürliche Weise einem Fließlöten unterworfen wird,
erhält sie eine Form wie eine symmetrische Trommel,
deren Seitenabschnitte ausgebeult oder ausgewölbt sind.
Die Form wird durch das Volumen an Lötmetall, das Ge
wicht des Chips sowie die Form und Größe des benetzten
Elektrodenabschnitts bestimmt. Um diese Form in eine
ideale Form zu überführen, ist es daher nötig, Verbesse
rungen bei der Anordnung und den Montagearbeitsgängen
oder ein Abstandstück vorzusehen. Erfindungsgemäß kann
dagegen durch Vergrößerung des Lötmetallvolumens des
Wandelements 3 oder durch Steuerung der Größe der rah
menförmigen Elektrode 7 die Form der Kontaktwarze 4
unter Nutzung der Kraft, die durch das das Wandelement
3 bildende Lötmetall erzeugt wird, in idealer Weise ge
steuert werden.
Für diese Ausführungsform wird auf eine detaillierte Er
läuterung der Montagearbeitsgänge verzichtet. Die Ver
bindung der Kontaktwarzen erfolgt gleichzeitig mit der
jenigen des Wandelements. Auch bei einer Abkühlung von
der Fließlöttemperatur auf Raumtemperatur wird daher
eine Verspannung oder ein Verzug aufgrund der unter
schiedlichen Wärmeausdehnungskoeffizienten von Kontakt
warze und Wandelement unterdrückt, wodurch die Möglich
keit für einen anfänglichen Bruch verringert wird. Da
weiterhin die Kontaktwarze und das Wandelement aus dem
gleichen Lötmetallmaterial bestehen, besteht theore
tisch keine Möglichkeit dafür, daß eine Wärmeausdehnung
aufgrund einer Temperaturänderung eine vertikale Ver
spannung hervorruft.
Im folgenden ist eine zweite Ausführungsform der Erfin
dung erläutert.
Während bei der ersten Ausführungsform ein einer Halb
leiteranordnung gemäß der Erfindung ausschließlich zu
geordneter Halbleiter-Chip benutzt wird, verwendet die
zweite Ausführungsform gemäß Fig. 5 einen Mehrzweck-
Halbleiter-Chip.
Der Grundaufbau ist dabei derart, daß bei einem Mehr
zweck-Halbleiter-Chip 1 mit längs des Umfangsabschnitts
des Chips vorgesehenen Anschlußpads 5 Umordnungsdrähte
bzw. -leitungen 12 auf einer ersten Isolierschicht 11
zur Verlegung der Anschlußpads zur Mitte des Chips vor
gesehen sind und ein Wandelement 3 auf einer zweiten
Isolierschicht 13 angeordnet ist, die auf der ersten
Isolierschicht geformt ist.
Die Fig. 6A bis 6E veranschaulichen schematisch und all
gemein die Fertigungsschritte bei der Halbleiteranord
nung.
Da sich bei einem Mehrzweck-Halbleiter-Chip die An
schlußpads im allgemeinen im Umfangsabschnitt des Chips
1 befinden, ist dabei kein Raum für das Anordnen eines
Wandelements zwischen dem Pad und einer Spaltlinie
(dicing line) vorhanden. Selbst wenn unter diesen Bedin
gungen ein Wandelement geformt wird, begünstigt dies
einfach die Verkleinerung der Breite, wodurch es unmög
lich wird, zufriedenstellende Wirkungen bezüglich des
Versiegelns und der Unterdrückung einer Wärmeausdehnung
zu gewährleisten. Daher wird nach dem Verlegen der An
schlußpads in Richtung auf die Mitte ein Wandelement im
Umfangsbereich geformt.
Zunächst wird gemäß Fig. 6A eine erste Isolierschicht
11 aus Polyimid mit einer Dicke von etwa 5 auf einem
Anschlußpad 5 erzeugt, während auf dem Halbleiter-Chip
1 eine Passivierschicht 10 erzeugt wird. Sodann wird
auf photolithographischem Wege in der ersten Isolier
schicht 11 ein Öffnungsabschnitt in einer dem Anschluß
pad 5 entsprechenden Position ausgebildet. Als nächstes
wird gemäß den Fig. 6B und 6C ein Umordnungsdrahtleiter
12 vom Öffnungsabschnitt zum Mittelabschnitt geführt,
wobei der Leiter durch Laminieren von Titan und Kupfer
in dieser Reihenfolge gebildet wird. Anschließend wird
eine etwa 10 µm dicke zweite Isolierschicht 13 aus Po
lyimid erzeugt. Weiterhin wird in der zweiten Isolier
schicht 13 auf photolithographischem Wege eine Öffnung
so ausgebildet, daß sie dem in die Nähe der Mitte um
geordneten Anschlußpad entspricht.
Daraufhin wird gemäß Fig. 6D ein rahmenförmiges Pad 6
aus einer Titan-Kupfer-Schichtstruktur nahe einer Spalt
linie 14 oberhalb des Anschlußpads 5 ausgebildet. Das
rahmenförmige Pad 6 braucht nicht notwendigerweise ober
halb des Anschlußpads 5 plaziert zu sein. Schließlich
werden gemäß Fig. 6E ein Wandelement 3 und eine Kontakt
warze 4, die jeweils aus einem Lötmetall bestehen,
durch Galvanisieren erzeugt. Hierbei kann die Dicke der
Lötmetallgalvanisierung etwa 50 µm betragen.
Bei einem Beispiel der Ausbildung des Wandelements 3
und der Kontaktwarze 4 auf diese Weise werden diese
nach der Entfernung eines Resists mit der Schaltungspla
tine ausgerichtet, worauf eine Fließlötverbindung herge
stellt wird.
Mittels dieser Arbeitsgänge kann eine Halbleiteranord
nung gemäß der Erfindung unter Verwendung von Mehr
zweck-Chips und nicht nur speziellen Halbleiter-Chips
realisiert werden.
Für den Montageprozeß zum Verbinden oder Bonden des
Chips mit der Schaltungsplatine stehen zwei Methoden
zur Verfügung: Nach der ersten Methode werden diese Ele
mente durch Fließlötverbindung miteinander verbunden,
während nach der anderen Methode zunächst ein Fließlö
ten des Chips und ein Formen der Kontaktwarzen und an
schließend ein erneutes Fließlöten für das Verbinden
oder Bonden erfolgen. Obgleich jede dieser Methoden bei
der Erfindung angewandt werden kann, kann es einen Fall
geben, in welchem eine Verbesserung an einer Facedown-
Bondingvorrichtung zum Montieren des Chips auf der
Schaltungsplatine hinzugefügt werden muß. Insbesondere
dann, wenn - wie bei der letzteren Methode - das Fließ
löten vor dem Verbinden oder Bonden erfolgt, ist es
schwierig, die Höhe der Kontaktwarze mit der Höhe des
Wandelements übereinstimmen zu lassen. Aus diesem Grund
ist ein Arbeitsgang nötig, bei dem einmal ein Druck auf
den Chip ausgeübt wird, um alle Kontaktwarzen und das
Wandelement mit der Schaltungsplatine in Berührung bzw.
Kontakt zu bringen, worauf der Druck aufgehoben wird.
Bei der erstgenannten Methode ist ein solcher Arbeits
gang allerdings nicht nötig, weil die Kontaktwarzen und
das Wandelement bezüglich der Höhe miteinander überein
stimmen. Dennoch begünstigt die Durchführung eines sol
chen Arbeitsgangs die Reduzierung der Ausschußrate.
Nachstehend ist eine dritte Ausführungsform der Erfin
dung erläutert.
Gemäß der Darstellung von Fig. 7, in welcher der Halb
leiter-Chip von der Verbindungs- oder Übergangsfläche
der Kontaktwarzen und des Wandelements sowie der Schal
tungsplatine her gesehen veranschaulicht ist, unter
scheidet sich diese Halbleiteranordnung von den oben be
schriebenen Ausführungsformen darin, daß das Wandele
ment durch Lücken Ch unterbrochen ist. Bei dieser Aus
führungsform sind zwei Lücken vorgesehen. Die Lücken Ch
werden durch Aussparen einer rahmenförmigen Elektrode
in der Verarbeitungs- oder Fertigungsstufe ausgebildet
und bleiben auch nach der Fließlötverbindung als Öffnun
gen zurück. Diese Öffnungen werden zum Ersetzen der in
neren Atmosphäre benutzt. Ihre Höhe beträgt etwa 50 µm,
ihre Breite etwa 300 µm.
Das Fließlötverbinden von Chip und Schaltungsplatine er
folgt unter Verwendung eines Flußmittels an der Luft
oder in ihrer reduzierten (reduzierenden) Atmosphäre.
Der Zweck davon besteht darin, zur Gewährleistung einer
guten Verbindung den Oxidfilm auf der Lötmetalloberflä
che zu beseitigen. Bei Verwendung eines Flußmittels er
folgt ein Waschen durch die Öffnungen hindurch. Sodann
wird die Anordnung in eine Atmosphäre eines Inertgases,
wie Stickstoff, eingebracht, um die innere Atmosphäre
zu ersetzen; gleichzeitig werden Lötmetallblöcke einer
Größe von 40×250×350 µm in die Öffnungen einge
setzt, worauf die Öffnungen durch Fließlöten verschlos
sen werden. Auf diese Weise kann eine Inertgasatmosphä
re in das Innere der Halbleiteranordnung eingedichtet
sein.
Wenn eine Fließlötverbindung in einer Inertgasatmosphä
re vorgenommen wird, sind die bei dieser Ausführungs
form dargestellten Öffnungen nicht unbedingt erforder
lich.
Im folgenden ist eine Festkörper-Kamera gemäß einer
vierten Ausführungsform der Erfindung beschrieben.
Fig. 8 ist eine Querschnittdarstellung; Fig. 9 ist ein
Schnitt längs der Linie IX-IX in Fig. 8, und Fig 10 ist
eine in vergrößertem Maßstab gehaltene Darstellung
eines wesentlichen Abschnitts. Ein CCD-Chip 101 wird
mit nach unten weisender Hauptfläche über Kontaktwarzen
4 mit einer Glasplatte 102 verbunden, auf welcher Dräh
te bzw. Leiter 9 geformt sind. Ein durch Ausbildung
einer Vergoldungsschicht auf einem Kupfermuster geform
tes, 50 µm hohes und 80 µm breites Wandelement 103 wird
mit sowohl der Oberfläche des CCD-Chips 101 als auch
derjenigen der Glasplatte 102 so verbunden bzw. gebon
det, daß es einen Pixelbereich 105 umschließt. An der
Außenseite des Wandelements wird ein Gießharz 106 ein
gefüllt.
Das Wandelement 103 wird durch Ausbildung von Kontakt
warzen 4 auf dem Chip 101 und gleichzeitiges Ausbilden
eines Kupfermusters und einer Vergoldung durch Galvani
sieren darauf geformt.
Mit dieser Ausgestaltung kann der Temperaturanstieg am
CCD-Chip unterdrückt werden, so daß eine Abnahme der re
lativen Empfindlichkeit aufgrund einer Vergrößerung des
Dunkelstroms unterdrückt werden kann. Da die Temperatur
an der Glasplattenoberfläche aufgrund der vom CCD-Chip
übertragenen Wärme ansteigt und auf einem Wert oberhalb
der Temperatur der inneren Atmosphäre bleibt, kann eine
Taukondensation verhindert werden. Wenn ein Gießharz
einer vergleichsweise niedrigen Viskosität benutzt
wird, kann das Wandelement zum Anhalten des Fließens
des Harzes benutzt werden, wodurch es einfach wird,
eine Gasschicht am Pixelbereich 105 zu belassen. Wie
durch die Pfeile in Fig. 10 dargestellt, welche die Wär
meübertragungs- oder -übergangsstrecke in der Festkör
per-Kamera angeben, wird die im Pixelbereich 105 nahe
der Mitte des CCD-Chips 101 erzeugte Wärme über das
Wandelement 103 zur Glasplatte oder -platine 102 über
tragen. Die auf dieser Strecke übertragene Wärmemenge
ist wesentlich größer als die über die Kontaktwarzen
übertragene Wärmemenge. Auf diese Weise wird die vom
CCD-Chip zur Glasplatte abgeführte Wärme unter Erwär
mung der Glasplattenoberfläche in allen Richtungen ver
teilt.
Eine Taukondensation (Kondenswasserbildung) tritt unter
folgenden Bedingungen auf: Wenn eine wasserdampfhaltige
Atmosphäre auf einen festen Körper trifft, dessen Ober
flächentemperatur niedriger ist als die Temperatur der
Atmosphäre, wird sie an diesem Körper teilweise so
stark abgekühlt, daß sie den Dampfsättigungspunkt über
schreitet und damit in der Atmosphäre enthaltender Was
serdampf zu Wasser wird, das an der Oberfläche des fe
sten Körpers anhaftet. Zur Vermeidung einer solchen Er
scheinung muß die in der Atmosphäre enthaltende Menge
an Wasserdampf reduziert oder die Temperatur des festen
Körpers über derjenigen der Atmosphäre gehalten werden.
Bei der vorliegenden Ausführungsform kann durch Erhö
hung der Temperatur der Glasplatte 102 eine Taukonden
sation auf ihrer Oberfläche vermieden werden.
Bei der Facedown-Anordnung, wie bei dieser Ausführungs
form, wird im Betrieb der CCD-Anordnung an deren Ober
fläche eine Temperatur von bis zu etwa 80°C gemessen.
Durch wirksame Abführung dieser Wärme auf die Glasplat
te wird eine Taukondensation verhindert, sofern die in
terne Atmosphäre den Sättigungsdampfzustand bei 80°C
oder höher auch bei einer etwaigen Unterbrechung der
Übertragung oder Abführung nicht erreicht. Derzeit
werden 60°C und 90% relative Luftfeuchtigkeit als Kri
terien für die Zuverlässigkeitsbewertung zugrundege
legt. Unter solchen Bedingungen ist keine Taukondensa
tion zu erwarten. Im praktischen Gebrauch wird eine üb
liche Kamera kaum jemals in einem Sättigungsdampfzu
stand bei 80°C oder höher benutzt. Demzufolge kann er
wartet werden, daß im praktischen Gebrauch zufrieden
stellende Zuverlässigkeit gewährleistet ist. Obgleich
bei dieser Ausführungsform das Wandelement 103 und die
Kontaktwarzen im gleichen Prozeß bzw. Arbeitsgang ge
formt werden, kann das Bandelement 103 im voraus ge
trennt ausgebildet und beim Facedown-Bonden zur Bildung
einer einstückigen Einheit in einer spezifizierten Stel
lung ausgerichtet oder justiert werden. Diese Methode
bietet den Vorteil, daß der Werkstoff des Wandelements
103 frei gewählt werden kann. Diese Methode erfordert
jedoch eine Maßnahme zum Verbinden bzw. Bonden des Wand
elements entweder mit dem CCD-Chip 101 oder mit der
Glasplatte 102 zu einer einstückigen Struktur.
Obgleich bei dieser Ausführungsform das Wandelement 103
aus einem ununterbrochenen rahmenförmigen Element be
steht, kann es auch Lücken aufweisen. In diesem Fall
sind alle oben angegebenen Wirkungen unmöglich zu erzie
len, doch kann die Hauptwirkung bzw. die Wirkung der
Verbesserung der Wärmeleitfähigkeit erzielt werden.
Wenn beispielsweise durch Kugelbonden (ball bonding)
mehr als eine Säule geformt wird, oder wenn in einem Ar
beitsgang kleine Metallkugeln zum Anhaften gebracht wer
den, entstehen zahlreiche Lücken. Je nach der Viskosi
tät des Harzes kann dieses jedoch aus den Lücken flie
ßen, wobei es möglich ist, daß die leichte Ausbildung
einer Gasschicht oder aber der Wärmeübertragungswir
kungsgrad beeinträchtigt wird.
Weiterhin ist es wünschenswert, das Wandelement mög
lichst dicht um den Pixelbereich herum anzuordnen. Die
die größte Wärmemenge im Aktivbereich des CCD-Chips er
zeugende Wärmequelle ist nämlich der Pixelbereich
selbst. Infolgedessen steigt die Temperatur im Mittel
bereich am stärksten an. Folglich wird durch Anordnen
des Wandelements um den Pixelbereich herum, wie bei die
ser Ausführungsform, der höchste Wirkungsgrad bezüglich
der Wärmeableitung erreicht. Eine Taukondensation kann
an den Rändern der Luftschicht oder um den Pixelbereich
herum stattfinden. Im Hinblick darauf sollte das Wand
element möglicht dicht um den Pixelbereich herum ange
ordnet sein.
Obgleich bei dieser Ausführungsform das Wandelement aus
vergoldetem Kupfer besteht, können auch andere Werkstof
fe benutzt werden. Beispielsweise können Metalle einer
gewissen Wärmeleitfähigkeit, wie Silber, Gold, Eisen
und Aluminium sowie Legierungen davon, verwendet wer
den. Die Stelle, an welcher das Wandelement geformt ist
oder wird, ist nicht auf die Position um den Pixelbe
reich herum beschränkt. Das Wandelement kann außerhalb
der Kontaktwarzenverbindung oder in deren Nähe um den
Chip herum ausgebildet sein.
Im folgenden ist eine fünfte Ausführungsform der Erfin
dung erläutert.
Fig. 11 ist eine Schnittansicht einer Kontaktwarzen
struktur bei einer fünften Ausführungsform der Erfin
dung. Eine Kontaktwarze 4 ist auf einem aus Aluminium
bestehenden, auf einem Halbleiter-Chip 1 erzeugten Elek
trodenpad 5 ausgebildet. Um das Elektrodenpad 5 herum
ist eine Isolierschicht 50 aus Siliziumoxid mit einer
Öffnung an einer Stelle entsprechend dem Pad 5 geformt.
Auf dem Elektrodenpad 5 ist eine 500 nm dicke erste
Sperren- oder Barrierenschicht 51 einer dreilagigen
Struktur aus Titan, Nickel und Gold ausgebildet. Auf
der ersten Barrierenschicht sind eine 30-40 µm dicke
erste Tragschicht 52 aus Blei, eine 500 nm dicke zweite
Barrierenschicht 53 aus Kupfer oder Palladium und eine
5-10 µm dicke Tragschicht 54 aus einer Legierung mit
40 Gew.-% Blei und 60 Gew. -% Zinn in der angegebenen
Reihenfolge stapelartig übereinander ausgebildet. Der
Schmelzpunkt der ersten Tragschicht 52 ist höher als
derjenige der zweiten Tragschicht 54, und sie ist so
ausgelegt oder gewählt, daß die Fließspannung oder
Streckgrenze bei Raumtemperatur niedrig sein kann.
Ein Verfahren zum Formen der Kontaktwarze 4 ist im fol
genden erläutert.
Gemäß Fig. 12A wird auf dem Halbleiter-Chip 1, auf wel
chem das Elektrodenpad 5 geformt worden ist, der Iso
lierfilm 50 durch Zerstäubungstechnik oder chemische
Aufdampftechnik erzeugt. In einem Ätzvorgang wird im
Isolierfilm 50 (an einer Stelle) entsprechend dem Elek
trodenpad 5 ein Öffnungsabschnitt hergestellt. Durch Er
zeugung einer Titanschicht, einer Nickelschicht und
einer Goldschicht in der angegebenen Reihenfolge auf
der Gesamtoberfläche durch Zerstäubung oder Aufdampfung
wird die erste Barrierenschicht 51 ausgebildet.
Anschließend wird gemäß Fig. 12B auf der ersten Barrie
renschicht 51 eine 30-50 µm dicke Resistschicht R ge
formt. Auf photolithographischem Wege wird ein Öffnungs
abschnitt H nur über dem Elektrodenpad 5 ausgebildet.
Sodann wird gemäß Fig. 12C unter Heranziehung der er
sten Barrierenschicht 51 als Plattier- oder Galvanisie
relektrode die erste Blei-Tragschicht 52 einer Säulen
form durch Galvanisieren so erzeugt, daß sie den Öff
nungsabschnitt H ausfüllt. Hierauf werden die zweite
Barrierenschicht 53, aus Nickel, Kupfer oder Palladium
und die zweite Tragschicht 54 mit 40 Gew.-% Blei und
60 Gew.-% Zinn nacheinander durch Galvansieren erzeugt,
um die Kontaktwarze 4 zu bilden.
Anschließend wird gemäß Fig. 12D das Resistmuster R mit
tels einer Abblätterungslösung entfernt.
Daraufhin wird gemäß Fig. 12E unter Benutzung der Kon
taktwarze 4 als Maske der vom Bereich unmittelbar unter
der Kontaktwarze 4 verschiedene Bereich oder Abschnitt
der ersten Barrierenschicht 51 weggeätzt.
Die Ausbildung der ersten Tragschicht 52, der zweiten
Barrierenschicht 53 und der zweiten Tragschicht 54
braucht nicht unbedingt durch Galvansieren (electro
plating) erfolgen. Hierfür können auch stromloses Plat
tieren oder Galvanisieren, Vakuumaufdampfung oder Zer
stäubung benutzt werden. Beim Vakuumaufdampfen oder Zer
stäuben kann die Metallschicht, die auf dem vom Öff
nungsabschnitt H verschiedenen Bereich abgelagert ist,
durch Abheben im Resist-Abblätterungsvorgang entfernt
werden.
Eine Kombination aus der ersten Tragschicht und der
zweiten Tragschicht ist nicht auf die oben beschriebene
Kombination beschränkt. Andere annehmbare Kombinationen
sind eine Kombination aus einer Blei-Zinn-Legierung und
einer Wismut-Zinn-Legierung, eine Kombination aus einer
Indium-Blei-Zinn-Legierung und einer Wismut-Zinn-Legie
rung sowie eine Kombination aus einer Blei-Zinn-Legie
rung und einer Antimon-Zinn-Legierung.
Die Fig. 13A bis 13C veranschaulichen jeweils in
Schnittansicht ein Verfahren zum Verbinden der auf be
schriebene Weise hergestellten Kontaktwarzen mit der
Schaltungsplatine.
Gemäß Fig. 13A wird der Halbleiter-Chip 1, auf welchem
eine Kontaktwarze 4 geformt ist, zur Verdrahtungsplati
ne 2 so justiert, daß die Kontaktwarze 4 einer auf der
Verdrahtungsplatine ausgebildeten Anschlußelektrode 8
zugewandt ist bzw. gegenübersteht.
Durch Druckbeaufschlagung des Halbleiter-Chips 1 und
der Verdrahtungsplatine 2 gemäß Fig. 13B wird sodann
ein vorübergehendes Verbinden oder Bonden erreicht.
Anschließend werden gemäß Fig. 13C der Halbleiter-Chip
1 und die Verdrahtungsplatine 2 auf 220°C erwärmt, um
die zweite Tragschicht 57 anzuschmelzen (to fuse). Da
bei wird die erste Tragschicht 52 nicht angeschmolzen,
so daß ihre Form unverändert bleibt, weil ihr Schmelz
punkt 327°C beträgt. Bei einer Senkung der Temperatur
des Halbleiter-Chips 1 und der Verdrahtungsplatine 2
wird hierauf die zweite Tragschicht 54 zum Erstarren ge
bracht, wodurch der Halbleiter-Chip 1 elektrisch und me
chanisch mit der Verdrahtungsplatine 2 verbunden wird.
Aufgrund dieser Ausgestaltung wird die Kontaktwarze 4
beim Verbinden weniger stark verformt. Da somit die Mög
lichkeit für einen Kurzschluß zwischen benachbarten Kon
taktwarzen aufgrund eines Fließens derselben weniger
wahrscheinlich ist, kann der Abstand zwischen benachbar
ten Kontaktwarzen auf einen kleineren Teilungs- oder
Mittenabstand eingestellt werden. Die Kontaktwarze 4 be
sitzt nach dem Verbinden eine solche Form, daß die Elek
trode ausreichend hoch bleiben kann.
Da ferner im Bereich nahe Raumtemperatur die Fließspan
nung der ersten Tragschicht 52 niedriger ist als dieje
nige der zweiten Tragschicht 54, unterliegt nach dem
Verbinden die erste Tragschicht 52 eher einer Verspan
nung als die zweite Tragschicht 54. Wenn somit nach dem
Verbinden aufgrund einer von außen einwirkenden Kraft
eine Verspannung oder ein Verzug auftritt, verformt
bzw. verzieht sich die erste Tragschicht 52, nicht aber
die zweite Tragschicht 54, durchgehend. Da die erste
Tragschicht 52 den größten Teil des Volumens der Kon
taktwarze 4 einnimmt, verteilt sich die Verspannung
oder der Verzug nahezu vollständig durch die Kontakt
warze 4 hindurch. Aus diesem Grund wird eine Verspan
nung oder ein Verzug pro Volumeneinheit geringer, so
daß diesbezüglich eine höchst zuverlässige Halbleiteran
ordnung bereitgestellt werden kann.
Claims (18)
1. Halbleiteranordnung, umfassend:
einen Halbleiter-Chip (1) mit einer ersten Flä che, auf der ein Hauptbereich geformt ist,
eine Anzahl von auf der ersten Chip-Fläche aus gebildeten Chipelektroden (5),
eine dem Chip zugewandt oder gegenüberstehend an geordnete Schaltungsplatine (2) mit einer ersten Fläche, welche der ersten Fläche des Chips zuge wandt ist,
eine Anzahl von auf der Platine in Entsprechung zu den Chipelektroden angeordneten Platinenelektro den (8),
eine Anzahl von Kontaktwarzen (4) zum Verbinden der Chipelektroden mit den Platinenelektroden auf einer 1 : 1-Basis, wobei die Kontaktwarzen aus Löt metall bestehen, und
ein mit der ersten Fläche des Chips sowie der ersten Fläche der Platine verbundenes und zur Ver bindung zwischen dem Chip und der Platine beitragen des Wandelement (3), das aus einem Lötmetall herge stellt und so angeordnet ist, daß es die Kontakt warzen nicht berührt.
einen Halbleiter-Chip (1) mit einer ersten Flä che, auf der ein Hauptbereich geformt ist,
eine Anzahl von auf der ersten Chip-Fläche aus gebildeten Chipelektroden (5),
eine dem Chip zugewandt oder gegenüberstehend an geordnete Schaltungsplatine (2) mit einer ersten Fläche, welche der ersten Fläche des Chips zuge wandt ist,
eine Anzahl von auf der Platine in Entsprechung zu den Chipelektroden angeordneten Platinenelektro den (8),
eine Anzahl von Kontaktwarzen (4) zum Verbinden der Chipelektroden mit den Platinenelektroden auf einer 1 : 1-Basis, wobei die Kontaktwarzen aus Löt metall bestehen, und
ein mit der ersten Fläche des Chips sowie der ersten Fläche der Platine verbundenes und zur Ver bindung zwischen dem Chip und der Platine beitragen des Wandelement (3), das aus einem Lötmetall herge stellt und so angeordnet ist, daß es die Kontakt warzen nicht berührt.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekenn
zeichnet, daß das Lötmetall der Kontaktwarzen (4)
und das Lötmetall des Wandelements (3) im wesentli
chen das gleiche Metall sind.
3. Halbleiteranordnung nach Anspruch 2, dadurch gekenn
zeichnet, daß eine erste Verbindungsschicht (6) aus
im wesentlichen dem gleichen Material wie das der
Chipelektroden zwischen dem Chip (1) und dem Wand
element (3) vorgesehen ist und eine zweite Verbin
dungsschicht (7) aus im wesentlichen dem gleichen
Material wie das der Platinenelektrode zwischen der
Platine (2) und dem Wandelement (3) vorgesehen ist.
4. Halbleiteranordnung nach Anspruch 3, dadurch gekenn
zeichnet, daß das Wandelement (3) den Hauptbereich
ununterbrochen umgibt und damit zwischen dem Chip
(1) und der Platine (2) einen geschlossenen Raum
bildet.
5. Halbleiteranordnung nach Anspruch 3, dadurch gekenn
zeichnet, daß das Wandelement (3) die Kontaktwarzen
(4) umgebend oder umschließend angeordnet ist.
6. Halbleiteranordnung nach Anspruch 3, dadurch gekenn
zeichnet, daß die Kontaktwarzen (4) das Wandelement
(103) umgebend angeordnet sind.
7. Halbleiteranordnung nach Anspruch 3, dadurch gekenn
zeichnet, daß zwischen dem Chip (101) und der Plati
ne (102) eine Harzversiegelungsschicht (Gießharz
schicht) (106), das Wandelement (103) umgebend, vor
gesehen ist.
8. Halbleiteranordnung nach Anspruch 1, dadurch gekenn
zeichnet, daß die Kontaktwarzen (4) erste und zwei
te, aus ersten bzw. zweiten Lötmetallen bestehende
und stapelartig übereinander angeordnete Tragschich
ten (52, 54) aufweisen, wobei die zweite Trag
schicht (54) im Vergleich zur ersten Tragschicht
(52) dünner ist und einen niedrigeren Schmelzpunkt
sowie eine höhere Fließspannung (oder Streckgrenze)
aufweist.
9. Halbleiteranordnung nach Anspruch 8, dadurch gekenn
zeichnet, daß die erste Tragschicht (52) an der Sei
te des Chips und die zweite Tragschicht (54) an der
Seite der Platine angeordnet ist.
10. Halbleiteranordnung, umfassend:
einen Halbleiter-Chip (1) mit einer ersten Flä che, auf der ein Hauptbereich geformt ist,
eine Anzahl von auf der ersten Chip-Fläche aus gebildeten Chipelektroden (5),
eine dem Chip zugewandt oder gegenüberstehend an geordnete Schaltungsplatine (2) mit einer ersten Fläche, welche der ersten Fläche des Chips zuge wandt ist,
eine Anzahl von auf der Platine in Entsprechung zu den Chipelektroden angeordneten Platinenelektro den (8),
eine Anzahl von Kontaktwarzen (4) zum Verbinden der Chipelektroden mit den Platinenelektroden auf einer 1 : 1-Basis, wobei die Kontaktwarzen aus Löt metall bestehen, und
ein mit der ersten Fläche des Chips sowie der ersten Fläche der Platine verbundenes und zur Ver bindung zwischen dem Chip und der Platine beitragen des Wandelement (3), welches den Hauptbereich unun terbrochen umgibt oder umschließt und damit im we sentlichen einen geschlossenen Raum zwischen dem Chip und der Platine bildet.
einen Halbleiter-Chip (1) mit einer ersten Flä che, auf der ein Hauptbereich geformt ist,
eine Anzahl von auf der ersten Chip-Fläche aus gebildeten Chipelektroden (5),
eine dem Chip zugewandt oder gegenüberstehend an geordnete Schaltungsplatine (2) mit einer ersten Fläche, welche der ersten Fläche des Chips zuge wandt ist,
eine Anzahl von auf der Platine in Entsprechung zu den Chipelektroden angeordneten Platinenelektro den (8),
eine Anzahl von Kontaktwarzen (4) zum Verbinden der Chipelektroden mit den Platinenelektroden auf einer 1 : 1-Basis, wobei die Kontaktwarzen aus Löt metall bestehen, und
ein mit der ersten Fläche des Chips sowie der ersten Fläche der Platine verbundenes und zur Ver bindung zwischen dem Chip und der Platine beitragen des Wandelement (3), welches den Hauptbereich unun terbrochen umgibt oder umschließt und damit im we sentlichen einen geschlossenen Raum zwischen dem Chip und der Platine bildet.
11. Halbleiteranordnung nach Anspruch 10, dadurch ge
kennzeichnet, daß das Wandelement (3) im wesentli
chen aus dem gleichen Lötmetall wie die Kontaktwar
zen (4) besteht und so angeordnet ist, daß es die
Kontaktwarzen nicht berührt.
12. Halbleiteranordnung nach Anspruch 11, dadurch ge
kennzeichnet, daß eine erste Verbindungsschicht (6)
aus im wesentlichen dem gleichen Material wie das
der Chipelektroden zwischen dem Chip (1) und dem
Wandelement (3) vorgesehen ist und eine zweite Ver
bindungsschicht (7) aus im wesentlichen dem glei
chen Material wie das der Platinenelektroden zwi
schen der Platine (2) und dem Wandelement (3) vor
gesehen ist.
13. Halbleiteranordnung nach Anspruch 12, dadurch ge
kennzeichnet, daß zwischen dem Chip (101) und der
Platine (102) eine Harzversiegelungsschicht (Gieß
harzschicht) (106), das Wandelement (103) umgebend,
vorgesehen ist.
14. Halbleiteranordnung nach Anspruch 13, dadurch ge
kennzeichnet, daß der Hauptbereich einen CCD-Pixel
bereich (105) umfaßt.
15. Verfahren zur Herstellung von Halbleiteranordnun
gen, umfassend die folgenden Schritte:
Ausbilden einer Anzahl von Chipelektroden (5) auf einer ersten Fläche eines Halbleiter-Chips (1), auf dem ein Hauptbereich geformt ist,
Formen einer Anzahl von mit den Chipelektroden verbundenen Kontaktwarzen (4) und eines Wandele ments (3) in solcher Anordnung, daß es die Kontakt warzen nicht berührt, auf der ersten Fläche des Chips (1), wobei die Kontaktwarzen und das Wandele ment aus Lötmetall hergestellt werden,
Ausbilden einer Anzahl von Platinenelektroden (8) auf einer ersten Fläche einer Schaltungsplatine (2), derart, daß sie den Chipelektroden (5) entspre chen bzw. mit diesen übereinstimmen,
Anordnen des Chips und der Platine in der Weise, daß sie einander gegenüberstehen oder zugewandt sind, derart, daß die erste Fläche das Chips (1) der ersten Fläche der Platine (2) zugewandt ist und jede der Kontaktwarzen (4) eine entsprechende der Platinenelektroden (8) berührt, und
Wärmebehandeln des Chips (1) und der Platine (2), während sie einander zugewandt bleiben, sowie gleichzeitiges Fließlötverbinden der Kontaktwarzen (4) und des Wandelements (3) mit der Platine.
Ausbilden einer Anzahl von Chipelektroden (5) auf einer ersten Fläche eines Halbleiter-Chips (1), auf dem ein Hauptbereich geformt ist,
Formen einer Anzahl von mit den Chipelektroden verbundenen Kontaktwarzen (4) und eines Wandele ments (3) in solcher Anordnung, daß es die Kontakt warzen nicht berührt, auf der ersten Fläche des Chips (1), wobei die Kontaktwarzen und das Wandele ment aus Lötmetall hergestellt werden,
Ausbilden einer Anzahl von Platinenelektroden (8) auf einer ersten Fläche einer Schaltungsplatine (2), derart, daß sie den Chipelektroden (5) entspre chen bzw. mit diesen übereinstimmen,
Anordnen des Chips und der Platine in der Weise, daß sie einander gegenüberstehen oder zugewandt sind, derart, daß die erste Fläche das Chips (1) der ersten Fläche der Platine (2) zugewandt ist und jede der Kontaktwarzen (4) eine entsprechende der Platinenelektroden (8) berührt, und
Wärmebehandeln des Chips (1) und der Platine (2), während sie einander zugewandt bleiben, sowie gleichzeitiges Fließlötverbinden der Kontaktwarzen (4) und des Wandelements (3) mit der Platine.
16. Verfahren nach Anspruch 15, ferner umfassend den
Schritt des Ausbildens einer ersten Anschluß- oder
Verbindungsschicht (6) aus im wesentlichen dem glei
chen Material wie die Chipelektroden (5) zusammen
mit den Chipelektroden auf der ersten Fläche des
Chips (1), wobei das Wandelement (3) auf der ersten
Verbindungsschicht (6) geformt wird.
17. Verfahren nach Anspruch 16, ferner umfassend den
Schritt des Ausbildens einer zweiten Anschluß- oder
Verbindungsschicht (7) aus im wesentlichen dem glei
chen Material wie die Platinenelektroden (8) zusam
men mit den Chip- bzw. Platinenelektroden auf der
ersten Fläche der Platine (2), wobei das Wandele
ment (3) mit der zweiten Verbindungsschicht (7) ver
bunden wird.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet,
daß die Kontaktwarzen (4) und das Wandelement (3)
aus im wesentlichen dem gleichen Material herge
stellt und gleichzeitig geformt werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4188308A JPH0637143A (ja) | 1992-07-15 | 1992-07-15 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4323799A1 true DE4323799A1 (de) | 1994-01-20 |
DE4323799B4 DE4323799B4 (de) | 2005-04-28 |
Family
ID=16221339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4323799A Expired - Fee Related DE4323799B4 (de) | 1992-07-15 | 1993-07-15 | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5448114A (de) |
JP (1) | JPH0637143A (de) |
DE (1) | DE4323799B4 (de) |
Cited By (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4424014A1 (de) * | 1994-07-08 | 1996-01-11 | Ant Nachrichtentech | Verfahren zur Bildung von Kontaktsockeln an Halbleiterbauelementen |
DE19507547A1 (de) * | 1995-03-03 | 1996-09-05 | Siemens Ag | Verfahren zur Montage von Chips |
DE19548050A1 (de) * | 1995-12-21 | 1997-06-26 | Siemens Matsushita Components | Elektronisches Bauelement, insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement - OFW-Bauelement - |
FR2748849A1 (fr) * | 1996-05-20 | 1997-11-21 | Commissariat Energie Atomique | Systeme de composants a hybrider et procede d'hybridation autorisant des dilatations thermiques |
WO1998006118A1 (en) * | 1996-08-05 | 1998-02-12 | Mcnc | Encapsulated micro-relay modules and methods of fabricating same |
EP0899787A2 (de) * | 1997-07-25 | 1999-03-03 | Mcnc | Knotrolliert geformte Lötreservoirszur Volumenerhöhung von Löthöckern und damit hergestellten Strukturen |
FR2780200A1 (fr) * | 1998-06-22 | 1999-12-24 | Commissariat Energie Atomique | Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee |
WO2000007225A2 (en) * | 1998-07-29 | 2000-02-10 | Silicon Light Machines | Method of and apparatus for sealing an hermetic lid to a microelectronic machine |
US6096576A (en) * | 1997-09-02 | 2000-08-01 | Silicon Light Machines | Method of producing an electrical interface to an integrated circuit device having high density I/O count |
DE19902450A1 (de) * | 1999-01-22 | 2000-08-03 | Festo Ag & Co | Miniaturisiertes elektronisches System und zu dessen Herstellung geeignetes Verfahren |
US6329608B1 (en) | 1995-04-05 | 2001-12-11 | Unitive International Limited | Key-shaped solder bumps and under bump metallurgy |
EP1168429A1 (de) * | 2000-06-28 | 2002-01-02 | Telefonaktiebolaget L M Ericsson (Publ) | Integriertes Halbleiterchip und Verfahren, um dieses auf eine Leiterplatte zu montieren |
US6388203B1 (en) | 1995-04-04 | 2002-05-14 | Unitive International Limited | Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby |
DE10108081A1 (de) * | 2001-02-20 | 2002-09-12 | Infineon Technologies Ag | Anordnung eines Halbleiterchips auf einem Substrat |
DE19826426C2 (de) * | 1998-06-16 | 2003-08-21 | Elbau Elektronik Bauelemente G | Miniaturisiertes elektronisches System und Verfahren zu seiner Herstellung |
US6646778B2 (en) | 2001-08-01 | 2003-11-11 | Silicon Light Machines | Grating light valve with encapsulated dampening gas |
US6660552B2 (en) | 2001-01-19 | 2003-12-09 | Silicon Light Machines | Reduced surface charging in silicon-based devices |
US6712480B1 (en) | 2002-09-27 | 2004-03-30 | Silicon Light Machines | Controlled curvature of stressed micro-structures |
US6767751B2 (en) | 2002-05-28 | 2004-07-27 | Silicon Light Machines, Inc. | Integrated driver process flow |
US6782205B2 (en) | 2001-06-25 | 2004-08-24 | Silicon Light Machines | Method and apparatus for dynamic equalization in wavelength division multiplexing |
US6785001B2 (en) | 2001-08-21 | 2004-08-31 | Silicon Light Machines, Inc. | Method and apparatus for measuring wavelength jitter of light signal |
US6801354B1 (en) | 2002-08-20 | 2004-10-05 | Silicon Light Machines, Inc. | 2-D diffraction grating for substantially eliminating polarization dependent losses |
US6800238B1 (en) | 2002-01-15 | 2004-10-05 | Silicon Light Machines, Inc. | Method for domain patterning in low coercive field ferroelectrics |
US6806997B1 (en) | 2003-02-28 | 2004-10-19 | Silicon Light Machines, Inc. | Patterned diffractive light modulator ribbon for PDL reduction |
US6813059B2 (en) | 2002-06-28 | 2004-11-02 | Silicon Light Machines, Inc. | Reduced formation of asperities in contact micro-structures |
US6829092B2 (en) | 2001-08-15 | 2004-12-07 | Silicon Light Machines, Inc. | Blazed grating light valve |
US6829077B1 (en) | 2003-02-28 | 2004-12-07 | Silicon Light Machines, Inc. | Diffractive light modulator with dynamically rotatable diffraction plane |
US6839479B2 (en) | 2002-05-29 | 2005-01-04 | Silicon Light Machines Corporation | Optical switch |
US7046420B1 (en) | 2003-02-28 | 2006-05-16 | Silicon Light Machines Corporation | MEM micro-structures and methods of making the same |
DE102004055677A1 (de) * | 2004-11-18 | 2006-06-01 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Chipträgerverbund und Verfahren zum Herstellen eines Chipträgerverbunds |
DE102005021653A1 (de) * | 2005-05-06 | 2006-07-13 | Infineon Technologies Ag | Oberflächenmontierbares Halbleiterbauteil und Schaltungsträger mit oberflächenmontiertem Halbleiterbauteil sowie Verfahren zur Herstellung derselben |
DE102006025162B3 (de) * | 2006-05-30 | 2008-01-31 | Epcos Ag | Flip-Chip-Bauelement und Verfahren zur Herstellung |
DE102006053862A1 (de) * | 2006-11-14 | 2008-05-15 | Schott Ag | Verfahren zum Verpacken von Bauelementen |
US7659621B2 (en) | 2003-10-14 | 2010-02-09 | Unitive International Limited | Solder structures for out of plane connections |
US7674701B2 (en) | 2006-02-08 | 2010-03-09 | Amkor Technology, Inc. | Methods of forming metal layers using multi-layer lift-off patterns |
US7839000B2 (en) | 2002-06-25 | 2010-11-23 | Unitive International Limited | Solder structures including barrier layers with nickel and/or copper |
US7879715B2 (en) | 2002-06-25 | 2011-02-01 | Unitive International Limited | Methods of forming electronic structures including conductive shunt layers and related structures |
US7932615B2 (en) | 2006-02-08 | 2011-04-26 | Amkor Technology, Inc. | Electronic devices including solder bumps on compliant dielectric layers |
DE102010032506A1 (de) * | 2010-07-28 | 2012-02-02 | Epcos Ag | Modul und Herstellungsverfahren |
WO2016082997A1 (de) * | 2014-11-24 | 2016-06-02 | Robert Bosch Gmbh | Anordnung mit einem trägersubstrat durch anschlusskontakte kontaktierten leistungsbauelement, wobei um die anschlusskontakte eine metallisierung ausgebildet ist |
Families Citing this family (84)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5712192A (en) * | 1994-04-26 | 1998-01-27 | International Business Machines Corporation | Process for connecting an electrical device to a circuit substrate |
CA2154409C (en) * | 1994-07-22 | 1999-12-14 | Yuzo Shimada | Connecting member and a connecting method using the same |
US5633535A (en) * | 1995-01-27 | 1997-05-27 | Chao; Clinton C. | Spacing control in electronic device assemblies |
JP3484554B2 (ja) * | 1995-02-28 | 2004-01-06 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置 |
US5801446A (en) * | 1995-03-28 | 1998-09-01 | Tessera, Inc. | Microelectronic connections with solid core joining units |
US5745985A (en) * | 1995-06-23 | 1998-05-05 | Texas Instruments Incorporated | Method of attaching a semiconductor microchip to a circuit board |
US5872051A (en) * | 1995-08-02 | 1999-02-16 | International Business Machines Corporation | Process for transferring material to semiconductor chip conductive pads using a transfer substrate |
US5847309A (en) * | 1995-08-24 | 1998-12-08 | Auburn University | Radio frequency and electrostatic discharge insensitive electro-explosive devices having non-linear resistances |
US6097099A (en) * | 1995-10-20 | 2000-08-01 | Texas Instruments Incorporated | Electro-thermal nested die-attach design |
US6111317A (en) * | 1996-01-18 | 2000-08-29 | Kabushiki Kaisha Toshiba | Flip-chip connection type semiconductor integrated circuit device |
US5760479A (en) * | 1996-02-29 | 1998-06-02 | Texas Instruments Incorporated | Flip-chip die attachment for a high temperature die to substrate bond |
JP2891665B2 (ja) | 1996-03-22 | 1999-05-17 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
US20040061220A1 (en) * | 1996-03-22 | 2004-04-01 | Chuichi Miyazaki | Semiconductor device and manufacturing method thereof |
US6351389B1 (en) | 1996-05-07 | 2002-02-26 | Sun Microsystems, Inc. | Device and method for packaging an electronic device |
JPH1064956A (ja) * | 1996-08-20 | 1998-03-06 | Fujitsu Ltd | フェースダウンボンディング半導体装置 |
JP3644205B2 (ja) * | 1997-08-08 | 2005-04-27 | 株式会社デンソー | 半導体装置及びその製造方法 |
US6105503A (en) * | 1998-03-16 | 2000-08-22 | Auburn University | Electro-explosive device with shaped primary charge |
US6423623B1 (en) | 1998-06-09 | 2002-07-23 | Fairchild Semiconductor Corporation | Low Resistance package for semiconductor devices |
JP3278055B2 (ja) * | 1998-06-30 | 2002-04-30 | セイコーインスツルメンツ株式会社 | 電子回路装置 |
US6133634A (en) | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
US6724084B1 (en) | 1999-02-08 | 2004-04-20 | Rohm Co., Ltd. | Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device |
US6483190B1 (en) * | 1999-10-20 | 2002-11-19 | Fujitsu Limited | Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method |
US6329220B1 (en) * | 1999-11-23 | 2001-12-11 | Micron Technology, Inc. | Packages for semiconductor die |
US6864574B1 (en) * | 1999-11-29 | 2005-03-08 | Matsushita Electric Industrial Co., Ltd. | Semiconductor package |
US6214650B1 (en) | 2000-02-01 | 2001-04-10 | Lockheed Martin Corporation | Method and apparatus for sealing a ball grid array package and circuit card interconnection |
US6624522B2 (en) | 2000-04-04 | 2003-09-23 | International Rectifier Corporation | Chip scale surface mounted device and process of manufacture |
US6772692B2 (en) | 2000-05-24 | 2004-08-10 | Lifesparc, Inc. | Electro-explosive device with laminate bridge |
JP4845250B2 (ja) * | 2000-07-25 | 2011-12-28 | ソニー株式会社 | 固体撮像素子収納パッケージ及び固体撮像装置 |
US6559537B1 (en) * | 2000-08-31 | 2003-05-06 | Micron Technology, Inc. | Ball grid array packages with thermally conductive containers |
KR20020065045A (ko) | 2001-02-05 | 2002-08-13 | 삼성전자 주식회사 | 확장 패드들을 포함하는 반도체 칩 패키지 |
US7119447B2 (en) * | 2001-03-28 | 2006-10-10 | International Rectifier Corporation | Direct fet device for high frequency application |
US6930397B2 (en) * | 2001-03-28 | 2005-08-16 | International Rectifier Corporation | Surface mounted package with die bottom spaced from support board |
US6630689B2 (en) | 2001-05-09 | 2003-10-07 | Lumileds Lighting, U.S. Llc | Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa |
US6455878B1 (en) | 2001-05-15 | 2002-09-24 | Lumileds Lighting U.S., Llc | Semiconductor LED flip-chip having low refractive index underfill |
US7476964B2 (en) * | 2001-06-18 | 2009-01-13 | International Rectifier Corporation | High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing |
JP4105409B2 (ja) * | 2001-06-22 | 2008-06-25 | 株式会社ルネサステクノロジ | マルチチップモジュールの製造方法 |
US6582990B2 (en) * | 2001-08-24 | 2003-06-24 | International Rectifier Corporation | Wafer level underfill and interconnect process |
US6638638B2 (en) * | 2001-09-18 | 2003-10-28 | Samsung Electronics Co., Ltd. | Hollow solder structure having improved reliability and method of manufacturing same |
US6784540B2 (en) | 2001-10-10 | 2004-08-31 | International Rectifier Corp. | Semiconductor device package with improved cooling |
TWI245402B (en) | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
DE10227342B4 (de) * | 2002-06-19 | 2008-06-05 | Qimonda Ag | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung |
US7579697B2 (en) | 2002-07-15 | 2009-08-25 | International Rectifier Corporation | Arrangement for high frequency application |
US7397137B2 (en) * | 2002-07-15 | 2008-07-08 | International Rectifier Corporation | Direct FET device for high frequency application |
US6841865B2 (en) * | 2002-11-22 | 2005-01-11 | International Rectifier Corporation | Semiconductor device having clips for connecting to external elements |
US20050161814A1 (en) * | 2002-12-27 | 2005-07-28 | Fujitsu Limited | Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus |
JP3905041B2 (ja) * | 2003-01-07 | 2007-04-18 | 株式会社日立製作所 | 電子デバイスおよびその製造方法 |
US20040134680A1 (en) * | 2003-01-09 | 2004-07-15 | Xiang Dai | Use of perimeter stops to support solder interconnects between integrated circuit assembly components |
US7462942B2 (en) * | 2003-10-09 | 2008-12-09 | Advanpack Solutions Pte Ltd | Die pillar structures and a method of their formation |
US20050133933A1 (en) * | 2003-12-19 | 2005-06-23 | Advanpack Solutions Pte. Ltd. | Various structure/height bumps for wafer level-chip scale package |
US20050269677A1 (en) * | 2004-05-28 | 2005-12-08 | Martin Standing | Preparation of front contact for surface mounting |
EP1773178B1 (de) * | 2004-07-19 | 2009-03-11 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Videoendoskopievorrichtung |
KR100498708B1 (ko) * | 2004-11-08 | 2005-07-01 | 옵토팩 주식회사 | 반도체 소자용 전자패키지 및 그 패키징 방법 |
US7524701B2 (en) * | 2005-04-20 | 2009-04-28 | International Rectifier Corporation | Chip-scale package |
US7230333B2 (en) | 2005-04-21 | 2007-06-12 | International Rectifier Corporation | Semiconductor package |
TWI365516B (en) | 2005-04-22 | 2012-06-01 | Int Rectifier Corp | Chip-scale package |
JP4795883B2 (ja) * | 2006-07-21 | 2011-10-19 | 株式会社日立ハイテクノロジーズ | パターン検査・計測装置 |
US20080048321A1 (en) * | 2006-08-24 | 2008-02-28 | Ati Technologies Inc. | Flip chip semiconductor assembly with variable volume solder bumps |
KR100762354B1 (ko) * | 2006-09-11 | 2007-10-12 | 주식회사 네패스 | 플립칩 반도체 패키지 및 그 제조방법 |
US7709292B2 (en) * | 2006-09-29 | 2010-05-04 | Sadwick Laurence P | Processes and packaging for high voltage integrated circuits, electronic devices, and circuits |
JP4850029B2 (ja) * | 2006-10-31 | 2012-01-11 | セイコーインスツル株式会社 | 半導体装置 |
US8618670B2 (en) * | 2008-08-15 | 2013-12-31 | Qualcomm Incorporated | Corrosion control of stacked integrated circuits |
US9524945B2 (en) | 2010-05-18 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
KR101483274B1 (ko) * | 2008-10-23 | 2015-01-16 | 삼성전자주식회사 | 반도체 패키징 장치 |
US8324738B2 (en) | 2009-09-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
FR2949903A1 (fr) * | 2009-09-07 | 2011-03-11 | Soc Fr Detecteurs Infrarouges Sofradir | Procede d'hybridation de composants electroniques, notamment de detection |
TWI412107B (zh) * | 2009-10-02 | 2013-10-11 | Ind Tech Res Inst | 凸塊結構、晶片封裝結構及該凸塊結構之製備方法 |
JP4995883B2 (ja) * | 2009-10-19 | 2012-08-08 | 力成科技股▲分▼有限公司 | 半導体フリップチップ構造体 |
US8659155B2 (en) * | 2009-11-05 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps |
US20110169158A1 (en) * | 2010-01-14 | 2011-07-14 | Qualcomm Incorporated | Solder Pillars in Flip Chip Assembly |
US8610270B2 (en) * | 2010-02-09 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and semiconductor assembly with lead-free solder |
US8441124B2 (en) | 2010-04-29 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
US9018758B2 (en) | 2010-06-02 | 2015-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall spacer and metal top cap |
US8546254B2 (en) | 2010-08-19 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps using patterned anodes |
JP5461342B2 (ja) * | 2010-08-23 | 2014-04-02 | 京セラSlcテクノロジー株式会社 | 配線基板 |
US8916969B2 (en) * | 2011-07-29 | 2014-12-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices, packaging methods and structures |
US20130299989A1 (en) * | 2012-05-10 | 2013-11-14 | International Business Machines Corporation | Chip connection structure and method of forming |
KR101383002B1 (ko) * | 2012-05-25 | 2014-04-08 | 엘지이노텍 주식회사 | 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법 |
US8970035B2 (en) * | 2012-08-31 | 2015-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structures for semiconductor package |
US9622356B2 (en) | 2013-03-14 | 2017-04-11 | Lockheed Martin Corporation | Electronic package mounting |
JP6287445B2 (ja) * | 2014-03-26 | 2018-03-07 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US9875988B2 (en) * | 2015-10-29 | 2018-01-23 | Semtech Corporation | Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars |
JP6534700B2 (ja) * | 2017-04-28 | 2019-06-26 | アオイ電子株式会社 | 半導体装置の製造方法 |
EP4297071A1 (de) * | 2021-02-19 | 2023-12-27 | Sony Semiconductor Solutions Corporation | Elektronische vorrichtung |
DE102021129113A1 (de) * | 2021-11-09 | 2023-05-11 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterchip und halbleiterbauteil |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3871015A (en) * | 1969-08-14 | 1975-03-11 | Ibm | Flip chip module with non-uniform connector joints |
JPS5683054A (en) * | 1979-12-10 | 1981-07-07 | Fujitsu Ltd | Semiconductor device |
JPH02267942A (ja) * | 1989-04-07 | 1990-11-01 | Fuji Electric Co Ltd | 半導体チップの実装構造 |
JPH03214629A (ja) * | 1990-01-18 | 1991-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH03222334A (ja) * | 1990-01-26 | 1991-10-01 | Shimadzu Corp | はんだバンプ構造 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3591839A (en) * | 1969-08-27 | 1971-07-06 | Siliconix Inc | Micro-electronic circuit with novel hermetic sealing structure and method of manufacture |
US4604644A (en) * | 1985-01-28 | 1986-08-05 | International Business Machines Corporation | Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making |
CA1226966A (en) * | 1985-09-10 | 1987-09-15 | Gabriel Marcantonio | Integrated circuit chip package |
US4942140A (en) * | 1987-03-25 | 1990-07-17 | Mitsubishi Denki Kabushiki Kaisha | Method of packaging semiconductor device |
US5021888A (en) * | 1987-12-18 | 1991-06-04 | Kabushiki Kaisha Toshiba | Miniaturized solid state imaging device |
JPH01161775A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | 固体撮像装置 |
US5071787A (en) * | 1989-03-14 | 1991-12-10 | Kabushiki Kaisha Toshiba | Semiconductor device utilizing a face-down bonding and a method for manufacturing the same |
JP2831689B2 (ja) * | 1989-04-12 | 1998-12-02 | 株式会社東芝 | 固体撮像装置 |
JPH0451057A (ja) * | 1990-06-18 | 1992-02-19 | Canon Inc | 画像形成装置 |
JP3073550B2 (ja) * | 1991-06-27 | 2000-08-07 | 株式会社東芝 | 半導体装置 |
-
1992
- 1992-07-15 JP JP4188308A patent/JPH0637143A/ja active Pending
-
1993
- 1993-07-15 DE DE4323799A patent/DE4323799B4/de not_active Expired - Fee Related
-
1995
- 1995-02-15 US US08/389,743 patent/US5448114A/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3871015A (en) * | 1969-08-14 | 1975-03-11 | Ibm | Flip chip module with non-uniform connector joints |
JPS5683054A (en) * | 1979-12-10 | 1981-07-07 | Fujitsu Ltd | Semiconductor device |
JPH02267942A (ja) * | 1989-04-07 | 1990-11-01 | Fuji Electric Co Ltd | 半導体チップの実装構造 |
JPH03214629A (ja) * | 1990-01-18 | 1991-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH03222334A (ja) * | 1990-01-26 | 1991-10-01 | Shimadzu Corp | はんだバンプ構造 |
Non-Patent Citations (2)
Title |
---|
Patent Abstracts of Japan, E-1144, 11.12.1991, Vol. 15, No. 490 & JP 03-214629 A * |
Patent Abstracts of Japan, E-1148, 20.12.1991, Vol. 15, No. 506 & JP 03-222334 A * |
Cited By (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4424014A1 (de) * | 1994-07-08 | 1996-01-11 | Ant Nachrichtentech | Verfahren zur Bildung von Kontaktsockeln an Halbleiterbauelementen |
DE19507547A1 (de) * | 1995-03-03 | 1996-09-05 | Siemens Ag | Verfahren zur Montage von Chips |
US6392163B1 (en) | 1995-04-04 | 2002-05-21 | Unitive International Limited | Controlled-shaped solder reservoirs for increasing the volume of solder bumps |
US6388203B1 (en) | 1995-04-04 | 2002-05-14 | Unitive International Limited | Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby |
US6329608B1 (en) | 1995-04-05 | 2001-12-11 | Unitive International Limited | Key-shaped solder bumps and under bump metallurgy |
US6389691B1 (en) | 1995-04-05 | 2002-05-21 | Unitive International Limited | Methods for forming integrated redistribution routing conductors and solder bumps |
DE19548050A1 (de) * | 1995-12-21 | 1997-06-26 | Siemens Matsushita Components | Elektronisches Bauelement, insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement - OFW-Bauelement - |
US6170155B1 (en) | 1996-05-20 | 2001-01-09 | Commissariat A L'energie Atomique | System of components to be hybridized and hybridization process allowing for thermal expansions |
EP0818813A1 (de) * | 1996-05-20 | 1998-01-14 | Commissariat A L'energie Atomique | Bauelementsystem zum Bonden und Bondverfahren, wobei Wärmeausdehnungen möglich sind |
FR2748849A1 (fr) * | 1996-05-20 | 1997-11-21 | Commissariat Energie Atomique | Systeme de composants a hybrider et procede d'hybridation autorisant des dilatations thermiques |
US6025767A (en) * | 1996-08-05 | 2000-02-15 | Mcnc | Encapsulated micro-relay modules and methods of fabricating same |
WO1998006118A1 (en) * | 1996-08-05 | 1998-02-12 | Mcnc | Encapsulated micro-relay modules and methods of fabricating same |
EP0899787A3 (de) * | 1997-07-25 | 2001-05-16 | Mcnc | Knotrolliert geformte Lötreservoirszur Volumenerhöhung von Löthöckern und damit hergestellten Strukturen |
SG99384A1 (en) * | 1997-07-25 | 2003-10-27 | Unitive Int Ltd | Controlled-shaped solder reservoirs for increasing the volume of solders bumps, and structures formed thereby |
EP0899787A2 (de) * | 1997-07-25 | 1999-03-03 | Mcnc | Knotrolliert geformte Lötreservoirszur Volumenerhöhung von Löthöckern und damit hergestellten Strukturen |
US6096576A (en) * | 1997-09-02 | 2000-08-01 | Silicon Light Machines | Method of producing an electrical interface to an integrated circuit device having high density I/O count |
US6452260B1 (en) | 1997-09-02 | 2002-09-17 | Silicon Light Machines | Electrical interface to integrated circuit device having high density I/O count |
DE19826426C2 (de) * | 1998-06-16 | 2003-08-21 | Elbau Elektronik Bauelemente G | Miniaturisiertes elektronisches System und Verfahren zu seiner Herstellung |
FR2780200A1 (fr) * | 1998-06-22 | 1999-12-24 | Commissariat Energie Atomique | Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee |
WO1999067818A1 (fr) * | 1998-06-22 | 1999-12-29 | Commissariat A L'energie Atomique | Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee |
US6566170B1 (en) | 1998-06-22 | 2003-05-20 | Commissariat A L'energie Atomique | Method for forming a device having a cavity with controlled atmosphere |
US6303986B1 (en) | 1998-07-29 | 2001-10-16 | Silicon Light Machines | Method of and apparatus for sealing an hermetic lid to a semiconductor die |
US6764875B2 (en) | 1998-07-29 | 2004-07-20 | Silicon Light Machines | Method of and apparatus for sealing an hermetic lid to a semiconductor die |
WO2000007225A3 (en) * | 1998-07-29 | 2000-04-27 | Silicon Light Machines Inc | Method of and apparatus for sealing an hermetic lid to a microelectronic machine |
WO2000007225A2 (en) * | 1998-07-29 | 2000-02-10 | Silicon Light Machines | Method of and apparatus for sealing an hermetic lid to a microelectronic machine |
DE19902450A1 (de) * | 1999-01-22 | 2000-08-03 | Festo Ag & Co | Miniaturisiertes elektronisches System und zu dessen Herstellung geeignetes Verfahren |
DE19902450B4 (de) * | 1999-01-22 | 2006-04-20 | Festo Ag & Co. | Miniaturisiertes elektronisches System und zu dessen Herstellung geeignetes Verfahren |
EP1168429A1 (de) * | 2000-06-28 | 2002-01-02 | Telefonaktiebolaget L M Ericsson (Publ) | Integriertes Halbleiterchip und Verfahren, um dieses auf eine Leiterplatte zu montieren |
US6660552B2 (en) | 2001-01-19 | 2003-12-09 | Silicon Light Machines | Reduced surface charging in silicon-based devices |
DE10108081B4 (de) * | 2001-02-20 | 2006-01-12 | Infineon Technologies Ag | Anordnung eines Halbleiterchips auf einem Substrat |
DE10108081A1 (de) * | 2001-02-20 | 2002-09-12 | Infineon Technologies Ag | Anordnung eines Halbleiterchips auf einem Substrat |
US6782205B2 (en) | 2001-06-25 | 2004-08-24 | Silicon Light Machines | Method and apparatus for dynamic equalization in wavelength division multiplexing |
US6646778B2 (en) | 2001-08-01 | 2003-11-11 | Silicon Light Machines | Grating light valve with encapsulated dampening gas |
US6829092B2 (en) | 2001-08-15 | 2004-12-07 | Silicon Light Machines, Inc. | Blazed grating light valve |
US6785001B2 (en) | 2001-08-21 | 2004-08-31 | Silicon Light Machines, Inc. | Method and apparatus for measuring wavelength jitter of light signal |
US6800238B1 (en) | 2002-01-15 | 2004-10-05 | Silicon Light Machines, Inc. | Method for domain patterning in low coercive field ferroelectrics |
US6767751B2 (en) | 2002-05-28 | 2004-07-27 | Silicon Light Machines, Inc. | Integrated driver process flow |
US6839479B2 (en) | 2002-05-29 | 2005-01-04 | Silicon Light Machines Corporation | Optical switch |
US7839000B2 (en) | 2002-06-25 | 2010-11-23 | Unitive International Limited | Solder structures including barrier layers with nickel and/or copper |
US7879715B2 (en) | 2002-06-25 | 2011-02-01 | Unitive International Limited | Methods of forming electronic structures including conductive shunt layers and related structures |
US8294269B2 (en) | 2002-06-25 | 2012-10-23 | Unitive International | Electronic structures including conductive layers comprising copper and having a thickness of at least 0.5 micrometers |
US6813059B2 (en) | 2002-06-28 | 2004-11-02 | Silicon Light Machines, Inc. | Reduced formation of asperities in contact micro-structures |
US6801354B1 (en) | 2002-08-20 | 2004-10-05 | Silicon Light Machines, Inc. | 2-D diffraction grating for substantially eliminating polarization dependent losses |
US6712480B1 (en) | 2002-09-27 | 2004-03-30 | Silicon Light Machines | Controlled curvature of stressed micro-structures |
US6829077B1 (en) | 2003-02-28 | 2004-12-07 | Silicon Light Machines, Inc. | Diffractive light modulator with dynamically rotatable diffraction plane |
US7046420B1 (en) | 2003-02-28 | 2006-05-16 | Silicon Light Machines Corporation | MEM micro-structures and methods of making the same |
US6806997B1 (en) | 2003-02-28 | 2004-10-19 | Silicon Light Machines, Inc. | Patterned diffractive light modulator ribbon for PDL reduction |
US7659621B2 (en) | 2003-10-14 | 2010-02-09 | Unitive International Limited | Solder structures for out of plane connections |
DE102004055677A1 (de) * | 2004-11-18 | 2006-06-01 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Chipträgerverbund und Verfahren zum Herstellen eines Chipträgerverbunds |
DE102005021653A1 (de) * | 2005-05-06 | 2006-07-13 | Infineon Technologies Ag | Oberflächenmontierbares Halbleiterbauteil und Schaltungsträger mit oberflächenmontiertem Halbleiterbauteil sowie Verfahren zur Herstellung derselben |
US7674701B2 (en) | 2006-02-08 | 2010-03-09 | Amkor Technology, Inc. | Methods of forming metal layers using multi-layer lift-off patterns |
US7932615B2 (en) | 2006-02-08 | 2011-04-26 | Amkor Technology, Inc. | Electronic devices including solder bumps on compliant dielectric layers |
US7673386B2 (en) | 2006-05-30 | 2010-03-09 | Epcos Ag | Flip-chip component production method |
DE102006025162B3 (de) * | 2006-05-30 | 2008-01-31 | Epcos Ag | Flip-Chip-Bauelement und Verfahren zur Herstellung |
DE102006053862B4 (de) * | 2006-11-14 | 2008-07-24 | Schott Ag | Verfahren zum Verpacken von Bauelementen |
DE102006053862A1 (de) * | 2006-11-14 | 2008-05-15 | Schott Ag | Verfahren zum Verpacken von Bauelementen |
DE102010032506A1 (de) * | 2010-07-28 | 2012-02-02 | Epcos Ag | Modul und Herstellungsverfahren |
US9253886B2 (en) | 2010-07-28 | 2016-02-02 | Epcos Ag | Module and production method |
WO2016082997A1 (de) * | 2014-11-24 | 2016-06-02 | Robert Bosch Gmbh | Anordnung mit einem trägersubstrat durch anschlusskontakte kontaktierten leistungsbauelement, wobei um die anschlusskontakte eine metallisierung ausgebildet ist |
Also Published As
Publication number | Publication date |
---|---|
US5448114A (en) | 1995-09-05 |
DE4323799B4 (de) | 2005-04-28 |
JPH0637143A (ja) | 1994-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4323799A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE602004005760T2 (de) | Halbleitervorrichtung | |
DE102009018396B4 (de) | Halbleiterbauelement und Herstellung des Halbleiterbauelements | |
DE60219779T2 (de) | Flussmittelfreie flip-chip-verbindung | |
DE10009733B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE10259221B4 (de) | Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben | |
DE19743767B4 (de) | Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip | |
DE10228509B4 (de) | Lotstruktur zur elektrischen und/oder mechanischen Kontaktierung sowie Vorrichtung und Verfahren zu ihrer Herstellung | |
DE102007027378B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements | |
DE102009035437B4 (de) | Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist | |
DE102008025202B4 (de) | Hermetisch geschlossenes Gehäuse für elektronische Bauelemente und Herstellungsverfahren | |
DE10003671A1 (de) | Halbleiter-Bauelement | |
DE102008047416A1 (de) | Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen | |
DE102008028072A1 (de) | Halbleitergerät | |
DE19640225A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE19619921A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102004034397A1 (de) | Bildsensormodul und Verfahren zum Herstellen eines Waferebenenpakets | |
DE102012109319B4 (de) | Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben | |
DE102011000836A1 (de) | Bauelement mit einem eingekapselten Halbleiterchip und Herstellungsverfahren | |
DE3644874A1 (de) | Hybridstruktur | |
DE10110453A1 (de) | Verfahren zum Montieren eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein | |
DE112006001036T5 (de) | Elektronisches Bauelement und elektronische Anordnung | |
DE102008031358A1 (de) | Zwischenverbindungsstruktur für ein Halbleiterpackage und Verfahren zu deren Herstellung | |
DE102008028757A1 (de) | Halbleiterchipanordnung mit Sensorchip und Herstellungsverfahren | |
DE10018126A1 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |