JPH03214629A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03214629A JPH03214629A JP2010141A JP1014190A JPH03214629A JP H03214629 A JPH03214629 A JP H03214629A JP 2010141 A JP2010141 A JP 2010141A JP 1014190 A JP1014190 A JP 1014190A JP H03214629 A JPH03214629 A JP H03214629A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- metal bumps
- metal bump
- metal
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 102
- 239000002184 metal Substances 0.000 claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 150000001875 compounds Chemical class 0.000 claims description 14
- 238000003825 pressing Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 238000007796 conventional method Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法に関し、
化合物半導体基板に形成した受光部と、半導体装置に形
成した信号処理装置の入力部とを金属バンプで結合する
際に、位置ずれせずに結合できる方法を目的とし、 化合物半導体基板に形成した受光部に設けた金属バンプ
と、半導体基板に形成した信号処理装置の入力部に設け
た金属バンプとを結合した装置の製造方法であって、 前記受光部、或いは信号処理装置を形成した一方の基板
の素子形成領域の周辺部に、該素子形成領域の辺に平行
となる辺を有する長方形の位置合わせマークを設けると
共に、他方の基板に前記位置合わせマークに対向して前
記受光部に設けた金属バンプの長さ、および入力部に設
けた金属バンプの長さの和よりも長い寸法の位置合わせ
用金属バンプを設け、 前記位置合わせマーク内に前記位置合わせ用金属バンプ
が納まるように少なくとも片方の基板をＸ１或いはＹ方
向に移動させた後、 次いで両者の基板を接近させて位置合わせマーク内で位
置合わせ用金属バンプを押し潰し、次いで更に両者の基
板を接近させて受光部の金属バンプ、および人力部上の
金属バンプ間を加圧して結合させることで構成する。
成した信号処理装置の入力部とを金属バンプで結合する
際に、位置ずれせずに結合できる方法を目的とし、 化合物半導体基板に形成した受光部に設けた金属バンプ
と、半導体基板に形成した信号処理装置の入力部に設け
た金属バンプとを結合した装置の製造方法であって、 前記受光部、或いは信号処理装置を形成した一方の基板
の素子形成領域の周辺部に、該素子形成領域の辺に平行
となる辺を有する長方形の位置合わせマークを設けると
共に、他方の基板に前記位置合わせマークに対向して前
記受光部に設けた金属バンプの長さ、および入力部に設
けた金属バンプの長さの和よりも長い寸法の位置合わせ
用金属バンプを設け、 前記位置合わせマーク内に前記位置合わせ用金属バンプ
が納まるように少なくとも片方の基板をＸ１或いはＹ方
向に移動させた後、 次いで両者の基板を接近させて位置合わせマーク内で位
置合わせ用金属バンプを押し潰し、次いで更に両者の基
板を接近させて受光部の金属バンプ、および人力部上の
金属バンプ間を加圧して結合させることで構成する。
本発明は半導体装置に関する。
エネルギーバンドギャップの狭い水銀・カドミウム・テ
ルル（Ｈｇ＋−ｘ ＣｄＫＴｅ）に形成した受光部と、
３ シリコン（Ｓｔ ）基板に形成され、前記検知装置で得
られた信号を処理する信号処理装置の入力部とをインジ
ウム（Ｉｎ）のような金属バンプで結合して赤外線検知
装置が形成されている。
ルル（Ｈｇ＋−ｘ ＣｄＫＴｅ）に形成した受光部と、
３ シリコン（Ｓｔ ）基板に形成され、前記検知装置で得
られた信号を処理する信号処理装置の入力部とをインジ
ウム（Ｉｎ）のような金属バンプで結合して赤外線検知
装置が形成されている。
従来、このような受光部と信号処理装置とを金属バンプ
を用いて結合する際、第５図に示すように受光部５を形
成した化合物半導体基板１の四隅に十字状のアルミニウ
ム（ Ａ＃）金属を蒸着して位置合わせマーク２を設け
るとともに、第６図に示すように信号処理装置を形成し
たＳｔ基板３の四隅に、前記第５図の位置合わせマーク
２間の寸法が同一寸法で、前記位置合わせマーク２の十
字状の部分が欠落された形状の位置合わせマーク４を峻
ける。
を用いて結合する際、第５図に示すように受光部５を形
成した化合物半導体基板１の四隅に十字状のアルミニウ
ム（ Ａ＃）金属を蒸着して位置合わせマーク２を設け
るとともに、第６図に示すように信号処理装置を形成し
たＳｔ基板３の四隅に、前記第５図の位置合わせマーク
２間の寸法が同一寸法で、前記位置合わせマーク２の十
字状の部分が欠落された形状の位置合わせマーク４を峻
ける。
そして前記受光部５に所定寸法の長さの金属バンプ６を
設けるとともに、信号処理装置の入力部７にも同様な寸
法の金属バンプ８を設ける。
設けるとともに、信号処理装置の入力部７にも同様な寸
法の金属バンプ８を設ける。
そして上記Ｓｉ基板３をＸおよびＹ方向に移動す一４
る上部のアライメント装置（図示せず）に設置し、上記
化合物半導体基板１をＸおよびＹ方向に移動する下部の
アライメント装Ｗ（図示せず）に設置し、Ｓｉ基板３の
上部より赤外線顕微鏡で前記両方の基板に設けた位置合
わせマーク２，４を観察しながら、上側のアライメント
装置をＸおよびＹ方向に移動させながら両方の基板１．
３に設けた位置合わせマーク２，４を合致させ、両方の
基板に設けた位置合わせマークが合致した時点で上部の
アライメント装置を下部に移動させて前記金属バンプ間
を加圧して半導体装置を形成していた。
化合物半導体基板１をＸおよびＹ方向に移動する下部の
アライメント装Ｗ（図示せず）に設置し、Ｓｉ基板３の
上部より赤外線顕微鏡で前記両方の基板に設けた位置合
わせマーク２，４を観察しながら、上側のアライメント
装置をＸおよびＹ方向に移動させながら両方の基板１．
３に設けた位置合わせマーク２，４を合致させ、両方の
基板に設けた位置合わせマークが合致した時点で上部の
アライメント装置を下部に移動させて前記金属バンプ間
を加圧して半導体装置を形成していた。
然し、上記した従来の方法では、第７図に示すように多
数有る各々の金属バンプ６，８の長さの寸法を一定にす
るのは困難であり、該金属バンプ間を加圧する際に、該
金属バンプの各々に均一な力が加わらないために、金属
バンプが横方向に移動し、金属バンプが均等に潰れない
ために、金属バンプ間の結合が不充分に成る問題がある
。
数有る各々の金属バンプ６，８の長さの寸法を一定にす
るのは困難であり、該金属バンプ間を加圧する際に、該
金属バンプの各々に均一な力が加わらないために、金属
バンプが横方向に移動し、金属バンプが均等に潰れない
ために、金属バンプ間の結合が不充分に成る問題がある
。
５
本発明は上記した問題点を解決し、上記した金属バンプ
に均一に力が加わって位置ずれしない状態で金属バンプ
間に圧力が掛り、該金属バンプが均等に潰れるようにし
て金属バンプ間の結合が確実に行い得るような半導体装
置の製造方法を目的とする。
に均一に力が加わって位置ずれしない状態で金属バンプ
間に圧力が掛り、該金属バンプが均等に潰れるようにし
て金属バンプ間の結合が確実に行い得るような半導体装
置の製造方法を目的とする。
上記目的を達成する本発明の半導体装置の製造方法は、
第１図より第３図迄に示すように、化合物半導体基板Ｉ
に形成した受光部５に設けた金属バンプ６と、半導体基
板３に形成した信号処理装置の入力部７に設けた金属バ
ンプ８とを結合した装置の製造方法であって、 前記受光部、或いは信号処理装置を形成した一方の基板
の素子形成領域の周辺部に、該素子形成領域の辺に平行
となる辺を有する長方形の位置合わせマーク１１を設け
るとともに、他方の基板に前記位置合わせマークに対向
して前記受光部に設けた金属バンプ６の長さ、および入
力部に設けた金６ 属バンプ８の長さの和よりも長い寸法の位置合わせ用金
属バンプ１２を設け、 前記位置合わせマーク１１内に前記位置合わせ用金属バ
ンプ１２が納まるように少なくとも片方の基板をＸ、或
いはＹ方向に移動させた後、次いで両者の基板を接近さ
せて位置合わせマークｌｌ内で位置合わせ用金属バンプ
１２を押し潰し、次いで更に両者の基板を接近させて受
光部５上の金属バンプ６、および入力部７上の金属バン
プ８間を加圧して結合させることで構成する。
第１図より第３図迄に示すように、化合物半導体基板Ｉ
に形成した受光部５に設けた金属バンプ６と、半導体基
板３に形成した信号処理装置の入力部７に設けた金属バ
ンプ８とを結合した装置の製造方法であって、 前記受光部、或いは信号処理装置を形成した一方の基板
の素子形成領域の周辺部に、該素子形成領域の辺に平行
となる辺を有する長方形の位置合わせマーク１１を設け
るとともに、他方の基板に前記位置合わせマークに対向
して前記受光部に設けた金属バンプ６の長さ、および入
力部に設けた金６ 属バンプ８の長さの和よりも長い寸法の位置合わせ用金
属バンプ１２を設け、 前記位置合わせマーク１１内に前記位置合わせ用金属バ
ンプ１２が納まるように少なくとも片方の基板をＸ、或
いはＹ方向に移動させた後、次いで両者の基板を接近さ
せて位置合わせマークｌｌ内で位置合わせ用金属バンプ
１２を押し潰し、次いで更に両者の基板を接近させて受
光部５上の金属バンプ６、および入力部７上の金属バン
プ８間を加圧して結合させることで構成する。
本発明の方法は、第１図より第３図迄に示すように化合
物半導体基板１にＸおよびＹ方向に平行に所定の間隔で
二次元に形成した受光部のＸ、或いはＹ方向に平行な辺
を有する長方形の位置合わせマーク用金属バンプを、前
記受光部に設ける金属バンプ６の長さｌ，と、信号処理
装置の入力部に設ける金属バンプ８の長さｉ１との長さ
の和より長い寸法ｌ２で形成する。
物半導体基板１にＸおよびＹ方向に平行に所定の間隔で
二次元に形成した受光部のＸ、或いはＹ方向に平行な辺
を有する長方形の位置合わせマーク用金属バンプを、前
記受光部に設ける金属バンプ６の長さｌ，と、信号処理
装置の入力部に設ける金属バンプ８の長さｉ１との長さ
の和より長い寸法ｌ２で形成する。
７一
更に信号処理装置を形成したＳｉ基板３の周辺部に前記
位置合わせ用金属バンプ１２と対向する位置に位置合わ
せマーク１１を、前記位置合わせ用金属バンプ１２の面
積よりやや大きい面積で八！金属を蒸着して形成すると
共に入力部７上にも金属バンプ８を形成する。
位置合わせ用金属バンプ１２と対向する位置に位置合わ
せマーク１１を、前記位置合わせ用金属バンプ１２の面
積よりやや大きい面積で八！金属を蒸着して形成すると
共に入力部７上にも金属バンプ８を形成する。
次いで位置合ねゼマーク１１と位置合わせ用金属バンプ
１２との位置合わせを行った後、下側のアライメント装
置に設置した化合物半導体基板１を、上方に上げて該基
板１に形成した位置合わせ用金属バンプ１２を位置合わ
せ用マーク１１内で押し潰されているか、否かを検知し
て位置合わせマーク内で押しつぶされていない場合はア
ライメン１・装置をＸ、或いはＹ方向に移動させて位置
合わせマーク内で押し潰されるようにする。
１２との位置合わせを行った後、下側のアライメント装
置に設置した化合物半導体基板１を、上方に上げて該基
板１に形成した位置合わせ用金属バンプ１２を位置合わ
せ用マーク１１内で押し潰されているか、否かを検知し
て位置合わせマーク内で押しつぶされていない場合はア
ライメン１・装置をＸ、或いはＹ方向に移動させて位置
合わせマーク内で押し潰されるようにする。
このようにすると、位置合わせマーク用金属バンプ１２
は受光部の周辺に沿って長方形で形成されているため、
従来の位置合わせマークで位置合わせするよりも位置合
わせ精度が向上ずる。更に位置合わせマーク内で位置合
わせ用金属バンプを押８ 一 し潰した時点では、受光部上、および入力部上の金属バ
ンプ６，８の双方は接触していないので、両方の金属バ
ンプ６，８が位置ずれしない状態で位置合わせできる。
は受光部の周辺に沿って長方形で形成されているため、
従来の位置合わせマークで位置合わせするよりも位置合
わせ精度が向上ずる。更に位置合わせマーク内で位置合
わせ用金属バンプを押８ 一 し潰した時点では、受光部上、および入力部上の金属バ
ンプ６，８の双方は接触していないので、両方の金属バ
ンプ６，８が位置ずれしない状態で位置合わせできる。
そして更にアライメント装置を上方向に移動させると、
仮に受光部と信号処理装置の人力部上の金属バンプ６，
８の各々の長さの寸法が揃っていない場合でも、前記位
置合わせ用金属パンプｌ２により両方の基板１．３の位
置が固定されているので、位置ずれしない状態で金属バ
ンプ６，８の接続が行い得る。
仮に受光部と信号処理装置の人力部上の金属バンプ６，
８の各々の長さの寸法が揃っていない場合でも、前記位
置合わせ用金属パンプｌ２により両方の基板１．３の位
置が固定されているので、位置ずれしない状態で金属バ
ンプ６，８の接続が行い得る。
以下、図面を用いて本発明の一実施例につき詳細に説明
する。
する。
第１図は本発明の方法に用いる化合物半導体基板の平面
図、第２図は本発明の方法に用いる半導体基板の平面図
、第３図は本発明の方法を説明するための半導体装置の
断面図である。
図、第２図は本発明の方法に用いる半導体基板の平面図
、第３図は本発明の方法を説明するための半導体装置の
断面図である。
第１図、第２図および第３図に示すように、Ｘ９
およびＹ方向に所定のピッチで形成した受光部５のＸ、
或いはＹ方向に沿って平行な辺を有するような断面が長
方形状の位置合わせ用金属バンプ１２を前記受光部を形
成した化合物半導体基板ｌの四辺に沿ってＩｎを蒸着し
てリフ１・オフ法にて形成する。
或いはＹ方向に沿って平行な辺を有するような断面が長
方形状の位置合わせ用金属バンプ１２を前記受光部を形
成した化合物半導体基板ｌの四辺に沿ってＩｎを蒸着し
てリフ１・オフ法にて形成する。
この位置合わせ用金属バンプ１２の長さ！２は、後に受
光部５や入力部７に設ける金属バンプ６，８の各々の長
さ！＋の寸法の和よりも長い寸法とする。また受光部５
上に所定の長さのＩｎの金属バンプ６を設げる。
光部５や入力部７に設ける金属バンプ６，８の各々の長
さ！＋の寸法の和よりも長い寸法とする。また受光部５
上に所定の長さのＩｎの金属バンプ６を設げる。
このような位置合わせ用金属バンプ１２の形成方法は、
最初は受光部上、および位置合わせ金属バンプ形成予定
領域以外の領域にレジスト膜を形成し、基板上にＩｎ金
属を蒸着後、該レジスト膜を除去することで該レジスＩ
−股上の１ｎ金属膜を除去する所謂リフトオフ法で形成
した後、次いで位置合ね・Ｕ用金属バンプ形成領域以外
の碩域をレジス１・膜で被覆してＩｎを蒸着後、該レジ
スト膜を除去して所定の寸法の長さの位置合わせ用金属
バンプを］ ０ 形成する。
最初は受光部上、および位置合わせ金属バンプ形成予定
領域以外の領域にレジスト膜を形成し、基板上にＩｎ金
属を蒸着後、該レジスト膜を除去することで該レジスＩ
−股上の１ｎ金属膜を除去する所謂リフトオフ法で形成
した後、次いで位置合ね・Ｕ用金属バンプ形成領域以外
の碩域をレジス１・膜で被覆してＩｎを蒸着後、該レジ
スト膜を除去して所定の寸法の長さの位置合わせ用金属
バンプを］ ０ 形成する。
泪た信号処理装置を形成したＳｔ基板３の周辺部にも、
前記位置合わせ用金属バンプ１２に対向して該金属バン
プの断面積よりやや大きい面積を有する位置合わせマー
ク１１をＡβを蒸着して形成する。
前記位置合わせ用金属バンプ１２に対向して該金属バン
プの断面積よりやや大きい面積を有する位置合わせマー
ク１１をＡβを蒸着して形成する。
このようにしたＳｔ基板３を上部のアライメント装置（
図示せず）に設置し、化合物半導体基板１を下部のアラ
イメント装置（図示せず）に設置し、下部のアライメン
ト装置を持ち上げて化合物半導体基板１を上部に移動さ
せる。
図示せず）に設置し、化合物半導体基板１を下部のアラ
イメント装置（図示せず）に設置し、下部のアライメン
ト装置を持ち上げて化合物半導体基板１を上部に移動さ
せる。
そ４して第４図に示すように、位置合わせ用金属バンプ
１２が位置合わせマーク１１の中に納まっているか、否
かをＳｉ基板３上より赤外線顕微鏡を用いて検査する。
１２が位置合わせマーク１１の中に納まっているか、否
かをＳｉ基板３上より赤外線顕微鏡を用いて検査する。
この赤外線顕微鏡の光源より照射された赤外線はＳｔ基
板３を透過し、位置合わせマーク１１内で押し潰された
位置合わせ用金属バンプ１２の像が赤外線顕微鏡で検知
できる。そして位置合わせマーク１１内に位置合わせ用
金属バンプ１２の像が写るように上部のアライメント装
置をＸ、或いはＹ方向に移動させる。
板３を透過し、位置合わせマーク１１内で押し潰された
位置合わせ用金属バンプ１２の像が赤外線顕微鏡で検知
できる。そして位置合わせマーク１１内に位置合わせ用
金属バンプ１２の像が写るように上部のアライメント装
置をＸ、或いはＹ方向に移動させる。
１
１
そして位置合わせマーク１１内に位置合わせ用金属バン
プ１２が納まった時点で、更に下部のアライメント装置
を上部に移動させて、総ての位置合わせ用金属バンプを
位置合わせマーク内で均一な力で押し潰されるようにす
る。
プ１２が納まった時点で、更に下部のアライメント装置
を上部に移動させて、総ての位置合わせ用金属バンプを
位置合わせマーク内で均一な力で押し潰されるようにす
る。
このようにすると受光部５上に形成された金属パンブ６
と、入力部７上に形成された金属バンプ８は互いに接触
しない状態で位置合わせできるので位置ずれしない状態
となる。
と、入力部７上に形成された金属バンプ８は互いに接触
しない状態で位置合わせできるので位置ずれしない状態
となる。
次いで更に下部のアライメント装置を上部に移動させて
、金属バンプ６，８同士を接触させた後、両方の金属バ
ンプを押し潰す。このようにすると位置合わせマーク１
１内で押し潰された位置合わせ用金属バンプ１２が、化
合物半導体基板１とＳｔ基板３を固定するために金属バ
ンプ６，８は横方向に移動せずに確実に結合される。
、金属バンプ６，８同士を接触させた後、両方の金属バ
ンプを押し潰す。このようにすると位置合わせマーク１
１内で押し潰された位置合わせ用金属バンプ１２が、化
合物半導体基板１とＳｔ基板３を固定するために金属バ
ンプ６，８は横方向に移動せずに確実に結合される。
以上の説明から明らかなように本発明によれば、位置合
わせマークと位置合わせ用金属バンプで受１ ２ 光部上の金属バンプと入力部上の金属バンプが位置ずれ
しない状態で位置合わせでき、また位置合わせ用金属バ
ンプで両方の基板が固定されるので、各金属バンプを結
合する際に基板が移動しないので、確実な金属バンプ結
合ができる。
わせマークと位置合わせ用金属バンプで受１ ２ 光部上の金属バンプと入力部上の金属バンプが位置ずれ
しない状態で位置合わせでき、また位置合わせ用金属バ
ンプで両方の基板が固定されるので、各金属バンプを結
合する際に基板が移動しないので、確実な金属バンプ結
合ができる。
第１図は本発明の方法に用いる化合物半導体基板の平面
図、 第２図は本発明の方法に用いる半導体基板の平面図、 第３図は本発明の方法を説明するための半導体装置の断
面図、 第４図は位置合わせマークに位置合わせ用金属バンプを
加圧した時の状態図、 第５図は従来の方法に用いる化合物半導体基板の平面図
、 第６図は従来の方法に用いる半導体基板の平面図である
。 第７図は従来の方法の不都合を示す断面図であｌ３ る。 図において、 １は化合物半導体基板、３はＳｉ基板、５は受光部、６
．８は金属バンプ、７は入力部、１１は位置合わせマー
ク、１２は位置合わせ用金属バンプを示す。
図、 第２図は本発明の方法に用いる半導体基板の平面図、 第３図は本発明の方法を説明するための半導体装置の断
面図、 第４図は位置合わせマークに位置合わせ用金属バンプを
加圧した時の状態図、 第５図は従来の方法に用いる化合物半導体基板の平面図
、 第６図は従来の方法に用いる半導体基板の平面図である
。 第７図は従来の方法の不都合を示す断面図であｌ３ る。 図において、 １は化合物半導体基板、３はＳｉ基板、５は受光部、６
．８は金属バンプ、７は入力部、１１は位置合わせマー
ク、１２は位置合わせ用金属バンプを示す。
Claims (1)
- 【特許請求の範囲】 化合物半導体基板（１）に形成した受光部（５）に設け
た金属バンプ（６）と、半導体基板（３）に形成した信
号処理装置の入力部（７）に設けた金属バンプ（８）と
を結合した装置の製造方法であって、前記受光部、或い
は信号処理装置を形成した一方の基板の素子形成領域の
周辺部に、該素子形成領域の辺に平行となる辺を有する
長方形の位置合わせマーク（１１）を設けるとともに、
他方の基板に前記位置合わせマークに対向して前記受光
部に設けた金属バンプ（６）の長さ、および入力部に設
けた金属バンプ（８）の長さの和よりも長い寸法の位置
合わせ用金属バンプ（１２）を設け、 前記位置合わせマーク（１１）内に前記位置合わせ用金
属バンプ（１２）が納まるように少なくとも片方の基板
をＸ、或いはＹ方向に移動させた後、次いで両者の基板
を接近させて位置合わせマーク（１１）内で位置合わせ
用金属バンプ（１２）を押し潰し、 次いで更に両者の基板を接近させて受光部（５）上の金
属バンプ（６）、および入力部（７）上の金属バンプ（
８）間を加圧して結合させることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010141A JPH03214629A (ja) | 1990-01-18 | 1990-01-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010141A JPH03214629A (ja) | 1990-01-18 | 1990-01-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03214629A true JPH03214629A (ja) | 1991-09-19 |
Family
ID=11742006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010141A Pending JPH03214629A (ja) | 1990-01-18 | 1990-01-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03214629A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4323799A1 (de) * | 1992-07-15 | 1994-01-20 | Toshiba Kawasaki Kk | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
| WO2006006817A1 (en) * | 2004-07-14 | 2006-01-19 | Ixelon Co., Ltd. | Junction structure of display driver chip and ic chip and flexible substrate using au flat bump, and junction metheod thereof |
| KR20120068690A (ko) * | 2010-12-17 | 2012-06-27 | 소니 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
| WO2014196255A1 (ja) * | 2013-06-07 | 2014-12-11 | オリンパス株式会社 | 半導体装置、固体撮像装置、および撮像装置 |
-
1990
- 1990-01-18 JP JP2010141A patent/JPH03214629A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4323799A1 (de) * | 1992-07-15 | 1994-01-20 | Toshiba Kawasaki Kk | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
| DE4323799B4 (de) * | 1992-07-15 | 2005-04-28 | Toshiba Kawasaki Kk | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
| WO2006006817A1 (en) * | 2004-07-14 | 2006-01-19 | Ixelon Co., Ltd. | Junction structure of display driver chip and ic chip and flexible substrate using au flat bump, and junction metheod thereof |
| KR20120068690A (ko) * | 2010-12-17 | 2012-06-27 | 소니 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
| JP2012129474A (ja) * | 2010-12-17 | 2012-07-05 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| US9202804B2 (en) | 2010-12-17 | 2015-12-01 | Sony Corporation | Semiconductor device and method of manufacturing semiconductor device |
| CN106098667A (zh) * | 2010-12-17 | 2016-11-09 | 索尼公司 | 半导体器件 |
| WO2014196255A1 (ja) * | 2013-06-07 | 2014-12-11 | オリンパス株式会社 | 半導体装置、固体撮像装置、および撮像装置 |
| JP2014239157A (ja) * | 2013-06-07 | 2014-12-18 | オリンパス株式会社 | 半導体装置、固体撮像装置、および撮像装置 |
| CN105283957A (zh) * | 2013-06-07 | 2016-01-27 | 奥林巴斯株式会社 | 半导体装置、固体摄像装置以及摄像装置 |
| EP3007229A4 (en) * | 2013-06-07 | 2017-01-04 | Olympus Corporation | Semiconductor device, solid-state imaging device, and imaging device |
| US9748178B2 (en) | 2013-06-07 | 2017-08-29 | Olympus Corporation | Semiconductor device, solid-state imaging device, and imaging device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10037968B2 (en) | Alignment systems and wafer bonding systems and methods | |
| US4912545A (en) | Bonding of aligned conductive bumps on adjacent surfaces | |
| US5259054A (en) | Self-aligned optical subassembly | |
| US7807010B2 (en) | Method for producing an array for detecting electromagnetic radiation, especially infrared radiation | |
| JP3085440B2 (ja) | 光アッセンブリの製造方法 | |
| KR960019810A (ko) | 자기 정렬된 광섬유-광소자 결합장치의 제조방법 | |
| US11854999B2 (en) | Patterning a transparent wafer to form an alignment mark in the transparent wafer | |
| KR20030072001A (ko) | 플립칩 본딩구조 및 본딩방법 | |
| JPH03214629A (ja) | 半導体装置の製造方法 | |
| CN110993490A (zh) | 一种不同尺寸芯片实现异质键合的方法 | |
| JP2012156374A (ja) | 基板の接続構造、基板セット、光センサアレイ装置及び基板を接続する方法 | |
| JP3613290B2 (ja) | 光伝送モジュール | |
| GB2170651A (en) | Method and apparatus for aligning a filter onto a color charge-coupled device imager | |
| US20020028046A1 (en) | Self aligned optical component in line connection | |
| JPS60254769A (ja) | 半導体チツプの位置合せ方法 | |
| JPH0582810A (ja) | 光電変換装置 | |
| US6204088B1 (en) | Glue-free backside illuminated photodiode apparatus and fabrication process | |
| WO2021145226A1 (ja) | 製造装置、製造方法、及び、半導体素子 | |
| JPH0637291A (ja) | 赤外線検知装置およびその製造方法 | |
| JPH0472659A (ja) | 半導体装置およびその製造方法 | |
| TW201108370A (en) | Flip-chip package structure and aligning method thereof | |
| JPH0291969A (ja) | 半導体装置およびその製造方法 | |
| TWI251918B (en) | Elastic bump structure and its manufacturing method | |
| US20130181339A1 (en) | Multi-chip self-alignment assembly which can be used with flip-chip bonding | |
| EP0444469A2 (en) | High density internconnect |