DE112006001048B4 - Herstellungsverfahren für Schaltungsteile - Google Patents

Herstellungsverfahren für Schaltungsteile Download PDF

Info

Publication number
DE112006001048B4
DE112006001048B4 DE112006001048T DE112006001048T DE112006001048B4 DE 112006001048 B4 DE112006001048 B4 DE 112006001048B4 DE 112006001048 T DE112006001048 T DE 112006001048T DE 112006001048 T DE112006001048 T DE 112006001048T DE 112006001048 B4 DE112006001048 B4 DE 112006001048B4
Authority
DE
Germany
Prior art keywords
frame substrate
skin
resin
etching
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112006001048T
Other languages
English (en)
Other versions
DE112006001048T5 (de
Inventor
Yo Shimazaki
Hiroyuki Saito
Masachika Masuda
Kenji Matsumura
Masaru Fukuchi
Takao Ikezawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Publication of DE112006001048T5 publication Critical patent/DE112006001048T5/de
Application granted granted Critical
Publication of DE112006001048B4 publication Critical patent/DE112006001048B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

Herstellungsverfahren für Schaltungsteile, welches umfasst: Ausbildung eines Rahmensubstrats (2) mit einem Chip-Kontaktflächenabschnitt (3) und einem Leitungsabschnitt (8), durch Ausbildung eines Musters bei einer gewalzten Kupferplatte oder einer gewalzten Kupferlegierungsplatte; Einquetschen des Rahmensubstrats (2) durch ein Paar aus einem oberen und einem unteren Ätzwerkzeug (29, 30), um eine Maske zu bilden, wobei das obere und das unteren Ätzwerkzeug (29, 30) Abschnitte des Rahmensubstrats (2) abdeckt, die in Kontakt mit einer Harzabdichtungsform beim Ausbilden der Harzabdichtung kommen sollen; Aufrauen von Oberflächen des Rahmensubstrats, die nicht von dem Ätzwerkzeug abgedeckt sind, unter Verwendung einer Mikroätzlösung, welche Wasserstoffperoxid und Schwefelsäure als Hauptbestandteile enthält; und Vorsehen, nach einer Entfernung des Ätzwerkzeugs (29, 30), metallischer Außenhäute, die auf Vorderseitenoberflächen des Rahmensubstrats (2) laminiert sind.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft unter anderem eine Laminatanordnung für Schaltungsteileoberflächen, und ein Oberflächenbehandlungsverfahren für einen Anschlussrahmen als Schaltungsteil, sowie ein Halbleiterbauelement, welches das Schaltungsteil verwendet, und insbesondere eine Vorgehensweise zur Erhöhung der Haftfestigkeit zwischen einem Anschlussrahmen und einem Abdichtungsharz abhängig von der Art eines Halbleitergehäuses.
  • TECHNISCHER HINTERGRUND
  • Das Halbleiterbauelement kann ein Halbleitergehäuse mit einer Anordnung sein, die einen Halbleiterchip aufweist, beispielsweise einen IC-Chip oder einen LSI-Chip, angebracht auf einem Anschlussrahmen, und abgedichtet durch ein Isolierharz. Bei derartigen Halbleiterbauelementen haben sich infolge von Fortschritten in Bezug auf hohe Integration und Miniaturisierung deren Gehäuseanordnungen entwickelt zu derartigen Arten, die eine externe Leitung aufweisen, die aus einer Seitenwand eins Harzgehäuses vorsteht, wie bei einem SOJ (J-Leitungsgehäuse mit kleinen Außenabmessungen) und einem QFP (quadratisches, flaches Gehäuse), bis zu solchen Arten, bei denen eine äußere Leitung zum Freiliegen an der Rückseite eines Harzgehäuses vergraben ist, ohne nach außen vorzustehen, und die dünn sind, und eine kleine Implementierungsfläche benötigen, beispielsweise bei QFN (quadratisches, flaches, keine Leitungen aufweisendes Gehäuse) und SON (Gehäuse ohne Leitungen mit kleinen Außenabmessungen).
  • Als Anschlussrahmen sind jene bekannt (beispielsweise japanische Patentanmeldungs-Offenlegungsveröffentlichung JP 11-40 720 A (Seite 4, 1); Patentdokument 1), entspricht US 6 201 292 B1 , die einen solchen Aufbau aufweisen, dass bei einem Rahmensubstrat, das durch ein Isolierharz abgedichtet ist, dessen Oberflächen zum Aufrauen behandelt sind, und eine Schicht aus Nickel (Ni) und eine Schicht aus Palladium (Pd) in dieser Reihenfolge, auf die Oberflächen durch ein Plattierungsverfahren auflaminiert sind. Als Verfahren für den Aufrauvorgang werden Substratoberflächen von Anschlussrahmen chemisch durch eine Ätzlösung eines Systems mit einer organischen Säure poliert.
  • Als andere bekannte Anschlussrahmen gibt es jene (beispielsweise japanische Patentanmeldungs-Offenlegungsveröffentlichung JP 2004-349 497 A (Seite 7, 3); Patentdokument 2), bei welchen Rahmensubstratoberflächen mit einer plattierten Nickel-Außenhaut abgedeckt sind, die an der Vorderseite aufgeraut ist. Die Ausbildung einer derartigen aufgerauten Ni-Außenhaut wird durch Einstellung einer Bedingung des Plattierungsverfahrens ermöglicht.
  • Daher wird die Kombination der Ausbildung einer plattierten Ni-Außenhaut über der Oberfläche eines Anschlussrahmens und der Bereitstellung von Pd oder Au, die dort aufplattiert sind, in weitem Maße eingesetzt, um Herstellungsprozesse zu vereinfachen, und bei Umwelt orientierten Prozessen, bei denen kein Pb eingesetzt werden soll.
  • JP 2002-256 459 A beschreibt ein Verfahren für Mikroätzung für Kupfer und Kupferlegierung und ein Verfahren zur Mikroaufrauhung von Kupfer und Kupferlegierung mit demselben.
  • US 5 114 557 A betrifft u. a. eine Vorrichtung zur selektiven Elektroplattierung eines Leiterrahmens.
  • Weiterhin gibt es als Schaltungsteile, die in engen Kontakt mit einem Isolierharz versetzt werden sollen, unter anderem über Anschlussrahmen hinaus, beispielsweise Leiterplatten oder Sammelschienen von Verbindern, die in einem Stromanschlusskasten zur Verteilung einer Fahrzeugstromversorgung an beim Fahrzeug vorgesehenen Zusatzgeräten einsetzbar sind.
  • BESCHREIBUNG DER ERFINDUNG
  • Die Ätzlösung eines Systems mit einer organischen Säure bei dem voranstehend geschilderten Patentdokument 1 ist zwar wirksam bei einer Kupferoberfläche, die durch ein Plattierungsverfahren hergestellt wird, jedoch wenig wirksam zum Aufrauen von Oberflächen einer gewalzten Kupferplatte, die ein Substrat eines Anschlussrahmens bildet, was zu einem Problem führt. Bei der Behandlung mit einer Ätzlösung eines Systems mit einer organischen Säure weist tatsächlich die Oberfläche eines gewalzten Kupfersubstrats eine erhöhte Oberflächenrauigkeit auf, mit einem Oberflächenprofil, das nicht nadelförmig ist. Bei Anschlussrahmen, die zum Aufrauen mit einer Ätzlösung eines Systems mit einer organischen Säure behandelt wurden, war es daher schwierig, einen wesentlichen Effekt in Bezug auf das Anhaften an einem Isolierharz zu erwarten, welches ein Gehäuse bildet. Weiterhin benötigt das Aufrauen der Oberfläche mit einer Ätzlösung eines Systems mit einer organischen Säure eine Ätzung mit einer Tiefe von 3 μm gegenüber der Kupferoberfläche, um eine Oberflächenrauigkeit (Ra) von 0,15 μm zu erzielen, und es muss eine tiefere Ätzung für eine stärkere Oberflächenrauigkeit durchgeführt werden. Ein derartiges Behandlungsverfahren benötigt daher viel Zeit für die Ätzung, und konnte nicht dazu angepasst werden, in der Praxis einen Anschlussrahmen herzustellen.
  • Das voranstehend geschilderte Patentdokument 2 beschreibt ein Plattierungsverfahren, durch welches eine an der Oberfläche aufgeraute Ni-Außenhaut ausgebildet wird, jedoch muss bei einem derartigen Verfahren die Ni-Außenhaut dick sein, um die Oberflächenrauigkeit zu erhöhen, die gleich 1 μm oder größer sein sollte, um einen stabilen Effekt hervorzurufen. Jüngere Trends verfolgen jedoch eine dünne, metallische Außenhaut, und es ist eine Dicke der Ni-Außenhaut von etwa 5 μm wünschenswert.
  • In diesem Zusammenhang wird darauf hingewiesen, dass bei Anschlussrahmen, die bei Halbleiterbauelementen einer derartigen Art eingesetzt werden, die dünn ist und eine kleine Implementierungsfläche aufweist, etwa QFN oder SON, eine untere Oberfläche einer äußeren Leitung an der Unterseite eines Harzgehäuses freiliegt, was zu einer kleineren, sich ergebenden Kontaktfläche zwischen der äußeren Leitung und einem Isolierharz führt. Daher ist es erforderlich, eine erhöhte Haftfestigkeit zwischen dem Anschlussrahmen und dem Isolierharz zur Verfügung zu stellen. In den letzten Jahren wurde ein erhöhtes Bedürfnis nach Halbleiterbauelementen festgestellt, die für den Einsatz bei Fahrzeugen geeignet sind, wobei bei derartigen Einsätzen Schwingungen und Temperaturschwankungen auftreten, was dazu führt, dass eine höhere Haftfestigkeit zwischen einem Anschlussrahmen und einem Isolierharz als bislang erforderlich ist.
  • Weiterhin sollten Anschlussrahmen angepasst an die Art des Gehäuses sein, wobei unter anderem jene Bereiche innerer Leitungen berücksichtigt werden müssen, bei denen Drahtbonden vorgenommen wird, und jene Bereiche äußerer Leitungen, die an eine Leiterplatte zur Implementierung (Leiterplatte mit einer gedruckten Schaltung) angelötet werden sollen.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren für Schaltungsteile zu verbessern. Dieses Ziel wird durch ein Herstellungsverfahren für Schaltungsteile gemäß Anspruch 1 erreicht. Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen niedergelegt.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die 1 mit 10, 15 und 16 zeigen Beispiele, die nicht Gegenstand der Erfindung sind, jedoch zu deren besseren Verständnis geeignet sind.
  • 1 ist eine Aufsicht auf einen Anschlussrahmen.
  • 2 ist eine Schnittansicht, welche einen Prozess eines Herstellungsverfahrens für den Leiterrahmen erläutert.
  • 3 ist eine Schnittansicht, die einen Prozess des Herstellungsverfahrens des Anschlussrahmens erläutert.
  • 4 ist eine Schnittansicht, die einen Prozess des Herstellungsverfahrens für den Anschlussrahmen erläutert.
  • 5 ist eine Schnittansicht, die einen Prozess des Herstellungsverfahrens für den Anschlussrahmen erläutert.
  • 6 ist eine Schnittansicht, die einen Prozess des Herstellungsverfahrens für den Anschlussrahmen erläutert.
  • 7 ist eine Schnittansicht, die einen Prozess eines Herstellungsverfahrens für ein Halbleiterbauelement erläutert.
  • 8 ist eine Schnittansicht, die einen Prozess des Herstellungsverfahrens für das Halbleiterbauelement erläutert.
  • 9 ist eine Schnittansicht des Halbleiterbauelements.
  • 10 ist eine vergrößerte Schnittansicht eines aufgerauten Abschnitts eines Anschlussrahmens.
  • 11 ist eine Perspektivansicht, die eine Ansicht eines Haftfestigkeitstests zeigt.
  • 12(a) bis (d) sind Schnittansichten, die eine Abfolge von Herstellungsprozessen für einen Anschlussrahmen gemäß einer Ausführungsform der vorliegenden Erfindung erläutern.
  • 13(a) bis (d) sind Schnittansichten, die eine Abfolge von Herstellungsprozessen für ein Halbleiterbauelement gemäß der Ausführungsform der vorliegenden Erfindung erläutern.
  • 14 ist eine vergrößerte Schnittansicht eines aufgerauten Abschnitts eines Anschlussrahmens.
  • 15(a) bis (e) sind Schnittansichten, die eine Abfolge von Herstellungsprozessen erläutern.
  • 16(a) bis (e) sind Schnittansichten, die eine Abfolge von Herstellungsprozessen für ein Halbleiterbauelement erläutern.
  • BESTE ART UND WEISE ZUR AUSFÜHRUNG DER ERFINDUNG
  • Unter Bezugnahme auf die Zeichnungen werden im einzelnen Schaltungsteile, Herstellungsverfahren für Schaltungsteile, Halbleiterbauelemente, und Oberflächenlaminatanordnungen für Schaltungsteile gemäß Ausführungsformen der vorliegenden Erfindung erläutert. Es wird darauf hingewiesen, dass die Zeichnungen schematisch sind, und in Bezug auf jeweilige Materialschichten, deren Dicken, deren Verhältnis, usw. von den tatsächlichen Verhältnissen verschieden sind. Bestimmte Angaben in Bezug auf die Dicke und die Abmessungen sollten daher unter Berücksichtigung der folgenden Beschreibung betrachtet werden. Weiterhin können selbstverständlich die Zeichnungen auch derartige Teile enthalten, die sich voneinander in Bezug auf die Beziehung der Abmessungen oder das Verhältnis unterscheiden.
  • 1 ist eine Aufsicht auf einen Anschlussrahmen, und die 2 bis 9 erläutern Prozesse bei einem Herstellungsverfahren für den Anschlussrahmen, sowie für ein Halbleiterbauelement, in Bezug auf einen Schnitt A-A von 1.
  • (Ausbildung des Anschlussrahmens)
  • Bei dem vorliegenden Beispiel wird ein Anschlussrahmen 1 in Form eines Rahmensubstrats 2 als eine gewalzte Kupferplatte oder eine gewalzte Kupferlegierungsplatte in Form eines länglichen Bands hergestellt, das etwa durch Ätzen oder Stanzen mit einem Werkzeug mit einem Muster versehen wird, so dass mehrere aufeinanderfolgende Einheitsmuster vorhanden sind. Es wird darauf hingewiesen, dass 1 ein einzelnes Einheitsmuster in dem Anschlussrahmen 1 zeigt.
  • Wie aus 1 hervorgeht, weist das Einheitsmuster des Anschlussrahmens 1 einen Chip-Kontaktflächenabschnitt 3 auf, der in einem zentralen Bereich mit Rechteckform für darauf anzubringenden Halbleiterchip ausgebildet ist, eine Gruppe von Leitungsabschnitten 8, die so ausgebildet sind, dass sie den Chip-Kontaktflächenabschnitt 3 umgeben, eine Gruppe von Verbindungsgliedern 6, welche den Chip-Kontaktflächenabschnitt 3 mit dem Rahmensubstrat 2 verbinden, und eine Gruppe von Verbindungsgliedern 7, welche seitlich Leitungsabschnitte 8 miteinander verbinden. Diese Leitungsabschnitte 8 weisen derartige Abmessungen auf, dass sie nicht aus einer seitlichen Wand eines Abdichtungsharzes 15 vorstehen, wie dies noch erläutert wird. Es wird darauf hingewiesen, dass die vorliegende Ausführungsform, bei welcher Verbindungsglieder 7 vorgesehen sind, welche seitlich Leitungsabschnitte 8 verbinden, so abgeändert werden kann, dass Verbindungsglieder 7 weggelassen werden, zur Ausbildung eines derartigen Musters, welches Leitungsabschnitte 8 aufweist, die von einem äußeren Rahmenteil des Rahmens 2 zum Umfang des Chip-Kontaktflächenabschnitts 3 verlaufen.
  • Bei dem Anschlussrahmen 1 werden obere Oberflächen (Oberflächen an jener Seite, auf welche ein Halbleiterchip angebracht werden soll) sowie seitliche Wandoberflächen so behandelt, dass sie aufgeraut werden, unter Verwendung einer Mikroätzlösung, welche Wasserstoffperoxid und Schwefelsäure als Hauptbestandteile aufweist, zur Bereitstellung rauer Oberflächen 3A und 3B sowie 8A und 8B, wie in den 4 und 5 gezeigt. Bei diesen rauen Oberflächen 3A, 3B sowie 8A, 8B ist die Oberflächenrauigkeit (Ra) auf den Bereich von innerhalb 0,3 μm oder mehr eingestellt, und verlaufen deren Oberflächenprofile wellenförmig, mit nadelförmigen Vorsprüngen. Das Rahmensubstrat 2 weist untere Oberflächen (Oberflächen an der Seite entgegengesetzt zur Seite der Anbringung des Halbleiterchips) auf, die als glatte Oberflächen ausgebildet sind.
  • Weiterhin sind, wie in 6 gezeigt, metallische Außenhäute 10 auf Oberflächen des Rahmensubstrats 2 aufplattiert, einschließlich der Chip-Kontaktflächenabschnitte 3, der Leitungsabschnitte 8, usw. Es wird darauf hingewiesen, dass bei der vorliegenden Ausführungsform, wie in 10 gezeigt, jede metallische Außenhaut 10 aus einer Ni-Außenhaut 17 und einer Pd-Außenhaut 18 besteht, die in dieser Reihenfolge auf Oberflächen des Rahmensubstrats 2 auflaminiert sind. Weiterhin ist die Dicke auf innerhalb eines Bereiches von 0,5 bis 2 μm für die Ni-Außenhaut 17 eingestellt, und auf innerhalb eines Bereiches von 0,0055 bis 0,2 μm für die Pd-Außenhaut 18. Weiterhin wird darauf hingewiesen, dass die Pd-Außenhaut 18 eine metallische Schicht ist, die gute Eigenschaften für Verbindungen mit einem Bondierungsdraht und Lötpaste aufweist, was es ermöglicht, eine Drahtbondierung zum Anschluss eines Bondierungsdrahts 13 wie in 7 gezeigt durchzuführen, und ein Anlöten an eine nicht dargestellte Leiterplatte zum Implementieren (eine Leiterplatte mit einer gedruckten Schaltung).
  • Bei einer derartigen Ausbildung des Anschlussrahmens 1 wird für raue Oberflächen 3A, 3B sowie 8A, 8B die Oberflächenrauigkeit (Ra) auf einen Bereich von 0,3 μm oder mehr eingestellt, und werden Bereiche für die Dicke sowohl der Ni-Außenhaut 17 als auch der Pd-Außenhaut 18, welche jede metallische Außenhaut 10 bilden, eingestellt, wodurch eine sichere Ausbildung nadelförmiger Vorsprünge auf Oberflächen sichergestellt wird, die mit metallischen Außenhäuten 10 beschichtet sind, ohne die Oberflächenprofile der rauen Oberflächen 3A, 3B sowie 8A, 8B zu unterbrechen. Wenn der Anschlussrahmen 1 mit einem Harz abgedichtet wird, können daher kleine Vorsprünge, die bei der metallischen Außenhaut 10 vorhanden sind, Verankerungseffekte zeigen, zum Eingraben in das Dichtungsharz.
  • (Herstellungsverfahren für einen Anschlussrahmen)
  • Als nächstes erfolgt unter Bezugnahme auf die 2 bis 6 eine Beschreibung eines Herstellungsverfahrens für einen Anschlussrahmen.
  • Bei diesem Beispiel wird zuerst ein Rahmensubstrat 2 zur Verfügung gestellt, welches mit Oberflächenkontaktabschnitten 3 versehen ist, mit Leitungsabschnitten 8, usw., wie in 2 gezeigt. Als Rahmensubstrat 2 (eine gewalzte Kupferlegierungsplatte) kann als das einzusetzende Material beispielsweise eine Ni-Kupferlegierung mit niedrigem Zinngehalt MF202 von Mitsubishi Metex eingesetzt werden.
  • Weiterhin weist, wie in 3 gezeigt, das Rahmensubstrat 2 einen Schutzfilm 9 auf, der als Maskierungsmaterial auf dessen Unterseite (eine Hauptseite) auflaminiert ist. Dann erfolgt bei jenen Abschnitten des Rahmensubstrats 2, die nicht durch den Schutzfilm 9 abgedeckt sind, eine Mikroätzung über annähernd 90 Sekunden, durch Eintauchen in eine Mikroätzlösung, welche Wasserstoffperoxid und Schwefelsäure als Hauptbestandteile enthält, zur Ausbildung derartiger rauer Oberflächen 3A, 3B sowie 8A, 8B, wie sie in 4 gezeigt sind. Diese rauen Oberflächen 3A, 3B sowie 8A, 8B weisen Oberflächenprofile auf, die eine Welligkeit entsprechend abgelagerter Nadeln oder Ausfällungsnadeln aufweisen. Eine derartige Aufraubehandlung führte zu einer Starke der Ätzung von 2 μm, einer Oberflächenrauigkeit (Ra) von 0,33 μm, und einem S-Verhältnis von 2,08 auf den rauen Oberflächen 3A, 3B sowie 8A, 8B. Es wird darauf hingewiesen, dass die Stärke der Ätzung als mittlere Eindringtiefe der Ätzung zu verstehen ist. Das S-Verhältnis gibt einen Wert einer Oberfläche einer welligen Oberfläche an, geteilt durch eine Fläche einer Ebene im Messbereich.
  • Dann wird, wie in 5 gezeigt, der Schutzfilm (das Maskierungsmaterial) abgetrennt, und werden derartige metallische Außenhäute 10 wie in 6 gezeigt ausgebildet. Es wird darauf hingewiesen, dass die metallischen Außenhäute 10, die jeweils aus einer Ni-Außenhaut 17 und einer Pd-Außenhaut 18 bestehen, in dieser Reihenfolge auf die Oberflächen des Rahmensubstrats 2 auflaminiert sind, wie geschildert (siehe 10). Weiterhin wird darauf hingewiesen, dass das Verfahren zur Ausbildung der metallischen Außenhaut 10 ein wohlbekanntes Verfahren sein kann, beispielsweise stromloses, Plattieren. Hierbei wird das Wachstum der metallischen Außenhaut so gesteuert, dass die Ni-Außenhaut 17 eine Dicke innerhalb des Bereiches von 0,5 bis 2 μm aufweist, und die Pd-Außenhaut 18 eine Dicke innerhalb eines Bereiches von 0,005 bis 0,2 μm aufweist. Auf diese Weise ist die Herstellung eines Anschlussrahmens beendet.
  • Gemäß der vorliegenden Ausführungsform kann das Herstellungsverfahren für einen Anschlussrahmen eine kürzere Ätzzeit aufweisen, und eine erhöhte Produktivität. Weiterhin ermöglichen dünne, metallische Außenhäute 10 einen verringerten Verbrauch einer teuren Plattierungslösung.
  • Als nächstes erfolgt eine Beschreibung eines Herstellungsverfahrens für ein Halbleiterbauelement, sowie der Ausbildung des Halbleiterbauelements, unter Bezugnahme auf die 7 bis 9.
  • Wie in 7 gezeigt, wird ein Halbleiterchip 11 über ein Pastenmittel 12 auf einer oberen Oberfläche eines Chip-Kontaktflächenabschnitts eines Leiterrahmens 1 angebracht, der durch das voranstehend geschilderte Herstellungsverfahren hergestellt wurde. Dann werden durch Drahtbondieren Leitungsabschnitte 8 durch Sondieren von Drähten 13 an ihren distalen Enden mit entsprechenden Elektroden des Halbleiterchips 11 verbunden. Weiterhin weist, wie in 8 gezeigt, der Anschlussrahmen 1 einen Schutzfilm 14 zum Verhindern eines Ausleckens von Harz auf, der an dessen Unterseite anlaminiert ist, und die gesamte Anordnung ist mit einem Abdichtungsharz 15 ausgeformt, das beispielsweise ein Epoxyharz ist. Dann wird die Kombination aus dem Dichtungsharz 15 und dem Anschlussrahmen 1 auf eine gewünschte Form geschnitten, wodurch ein derartiges Halbleiterbauelement (Halbleitergehäuse) 16 fertig gestellt wird, wie es in 9 gezeigt ist.
  • Bei dem Halbleiterbauelement 16 gemäß dieser Ausführungsform liegen untere Oberflächen des Chip-Kontaktflächenabschnitts 3 und der Leitungsabschnitte 8 nach unterhalb des Abdichtungsharzes 15 frei. Freiliegende Leitungsabschnitte 8 werden jeweils durch Anlöten an ein Ende einer nicht dargestellten Leiterplatte zur Implementierung (eine Leiterplatte mit einer gedruckten Schaltung) verbunden.
  • Bei einer derartigen Ausbildung des Halbleiterbauelements 16, bei welchem Vorderseitenoberflächen des Chip-Kontaktflächenabschnitts 3 und der Leiterabschnitte 8 aufgeraut sind, mit Ausnahme unterer Oberflächen, ist deren Haftfestigkeit an dem Abdichtungsharz 15 hoch, wodurch ermöglicht wird, eine Standfestigkeit gegenüber Schwingungen und Temperaturschwankungen zu erzielen.
  • Als nächstes erfolgt eine Beschreibung eines Vergleichs zwischen dem Fall einer Aufrauungsbehandlung bei einer gewalzten Kupferlegierungsplatte und einem Fall der Behandlung in einem System mit einer organischen Säure.
  • In der nachstehenden Tabelle 1 sind Kombinationen der Stärke der Ätzung, der Oberflächenrauigkeit (Ra), des S-Verhältnisses, und der Ätzzeit bei einem Beispiel für die Oberflächenbehandlung unter Verwendung einer Mikroätzlösung, welche Wasserstoffperoxid und Schwefelsäure als Hauptbestandteile aufweist, angegeben, sowie Vergleichsbeispiele, bei denen ein System mit einer organischen Säure (bei welchem CZ8100® eingesetzt wird) wie in der Vergangenheit eingesetzt wird. Die Vergleichsbeispiele sind für Stärken der Ätzung von 1 μm, 2 μm, und 3 μm angegeben. (Tabelle 1)
    Behandlungs-Lösung Wasserstoffperoxid + Schwefelsäure Vergleichsbeispiele mit einem System einer organischen Säure (C28100)
    Stärke der Ätzung 2 μm 1 μm 2 μm 3 μm
    Rauigkeit (Ra) 0,33 μm 0,085 μm 0,105 μm 0,152 μm
    S-Verhältnis 2,08 1,11 1,13 1,20
    Ätzzeit annähernd 1,5 min annähernd 3 min annähernd 6 min annähernd 9 min
  • Aus den Vergleichsbeispielen in der voranstehenden Tabelle 1 geht hervor, dass der Einsatz eines Systems mit einer organischen Säure eine Ätzung mit einer Tiefe von 3 μm benötigt, um eine Rauigkeit von 0,15 μm zu erzielen. Daraus geht hervor, dass es zur Erzielung einer höheren Rauigkeit erforderlich ist, eine tiefere Ätzung durchzuführen, wobei Zeit für die Ätzung benötigt wird, was dazu führt, dass dies nicht den Anforderungen an die Erzeugung eines Anschlussrahmens in der Praxis entspricht. Im Gegensatz hierzu wird bei einer Oberflächenbehandlung gemäß der vorliegenden Ausführungsform ermöglicht, eine Oberflächenrauigkeit zu erzielen, die das Doppelte oder mehr im Vergleich zum Vergleichsbeispiel beträgt, durch eine Ätzungstiefe von 2 μm. Bei der vorliegenden Ausführungsform wird die Oberflächenbehandlung unter Verwendung einer Mikroätzlösung durchgeführt, welche Wasserstoffperoxid und Schwefelsäure als Hauptbestandteile aufweist, wodurch ermöglicht wird, eine Oberflächenausbildung mit kleinen, nadelförmigen Welligkeiten zu erzeugen. Von dieser Ausbildung wird angenommen, dass sie einen stärkeren Verankerungseffekt erzielt, als aus einer numerischen Angabe der Parameter erwartet werden könnte.
  • Zur Messung der Haftfestigkeit an einem Abdichtungsharz bei der vorliegenden Ausführungsform wurde eine derartige Becherabscherungsfestigkeit gemessen, wie dies in 11 dargestellt ist. Auf einer gewalzten Kupferlegierungsplatte aus einer Kupferlegierung (MF202) wurde eine metallische Außenhaut wie voranstehend geschildert ausgebildet, und wurde ein Versetzungsverhinderungsprozess durchgeführt, wodurch ein Haftungsfestigkeitstestteil 20 hergestellt wurde. Dieses Haftungsfestigkeitstestteil 20 wurde einmal auf 220°C über 60 Sekunden auf einer heißen Platte erwärmt, und dann zusätzlich auf 220°C über 60 Sekunden auf der heißen Platte, und dann auf 240°C 80 Sekunden lang auf der heißen Platte. Zum Ausformen wurde eine Erwärmung unter einem Druck von 125 kg/cm2 bei 175°C über 120 Sekunden durchgeführt. Dann wurde eine zusätzliche Erwärmung 5 Stunden lang bei 175°C durchgeführt, wodurch ein Epoxyharz 21 ausgehärtet wurde.
  • Auf dieses ausgeformte Epoxyharz 21 und das Haftfestigkeitstestteil 20 wurde eine Belastung in Richtung eines in 11 dargestellten Pfeils ausgeübt, und die Belastung beim Trennen wurde durch die Fläche der Verbindungsoberfläche geteilt, um eine Belastung (kN/cm2) pro Flächeneinheit zu bestimmen.
  • Daher ergaben sich die folgenden Werte als Werte für die Scherfestigkeit, die bestätigten, dass ein Aufrauungsvorgang gemäß der vorliegenden Erfindung einen Verstärkungseffekt in Bezug auf die Haftfestigkeit des Abdichtungsharzes hat.
    • (1) 0,04 kN/cm2 für keine Aufrauung
    • (2) 0,42 kN/cm2 für Aufrauung oder einen Antikorrosionsprozess
    • (3) 0,54 kN/cm2 für einen Antikorrosionsprozess mit einem Mitglied der Silangruppe
  • [Ausführungsform]
  • Als nächstes erfolgt die Beschreibung einer Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 12 und 13. Es wird darauf hingewiesen, dass bei dieser Ausführungsform gleiche Teile wie bei der ersten Ausführungsform mit gleichen Bezugszeichen bezeichnet sind, um eine redundante Beschreibung zu vermeiden.
  • Bei der vorliegenden Ausführungsform werden bei einem Anschlussrahmen als Schaltungsteil jene Oberflächenabschnitte, die in Kontakt mit einer Harzabdichtungsform ausgebildet werden sollen, glatt ausgebildet, und werden die verbleibenden Oberflächenabschnitte aufgeraut, um eine Verhinderung eines Austretens von Harz und das Auftreten von Harzgraten zu ermöglichen, wenn das Abdichtungsharz ausgeformt wird. 12(a) zeigt einen Schnitt eines Rahmensubstrats 2, das mit einem Muster wie in 2 versehen ist. Für die teilweise Aufrauung wird, wie in 12(b) gezeigt, anstelle des Verfahrens des Laminierens eines Schutzfilms auf eine Unterseite eines Rahmensubstrats 2, wie unter Bezugnahme auf 3 beschrieben, ein Verfahren des Einquetschens eines Rahmensubstrats 2 durch ein Paar aus einem oberen und einem unteren Ätzwerkzeug 29 und 30 eingesetzt, wobei Gummifüllkörperelemente 27 und 28 dazwischen angeordnet werden, und eine Mikroätzlösung 32 von einer Düse 31 aus eingespritzt wird, die sich durch das Ätzwerkzeug 29 erstreckt, über einen vorbestimmten Zeitraum, auf das Rahmensubstrat 2, damit dieses zum Aufrauen der Oberfläche eine Mikroätzung erfährt.
  • Hierbei dienen das Gummifüllkörperelement 27, das die Unterseite des Rahmensubstrats 2 abdeckt, und das Gummifüllkörperelement 28, welches jene Oberflächenabschnitte der Innenseite des Rahmensubstrats 2 abdeckt, die in Kontakt mit der Harzabdichtungsform versetzt werden können, als Maskierungsmaterialien zum Schutz gegen eine Mikroätzung dieser Oberflächenabschnitte des Rahmensubstrats 2 so, dass diese glatt bleiben.
  • 12(c) zeigt das Rahmensubstrat 2 in dem Zustand nach dem Ätzen, wenn es aus den Ätzwerkzeugen entnommen wird, wobei jene Abschnitte 24 der unteren Oberflächen 23 und der oberen Oberflächen, die von dem Gummifüllkörperelement 27 abgedeckt wurden (also jene Oberflächenabschnitte, die in Kontakt mit der Harzabdichtungsform versetzt werden sollen) als glatte Oberflächen verbleiben, und die übrigen Oberflächen als raue Oberflächen 3A, 3B und 8A, 8B ausgebildet werden.
  • Als nächstes werden, wie in 12(d) gezeigt, metallische Außenhäute auf Oberflächen des Rahmensubstrats 2 angeordnet, einschließlich eines Chip-Kontaktflächenabschnitts 3 und Leiterabschnitten 8, wie bei der ersten Ausführungsform.
  • 13 zeigt eine Abfolge von Prozessen unter Verwendung eines derartigen Anschlussrahmens 1A zur Herstellung eines Halbleiterbauelements. Für den Anschlussrahmen 1A wird, wie in 13(a) gezeigt, ein Halbleiterchip 11 an einer Oberseite eines Chip-Kontaktflächenabschnitts angebracht, mit einem Pastenmittel 12 dazwischen, wobei dann durch Drahtbonden Leitungsabschnitte 8 durch Bondierungsdrähte 13 mit entsprechenden Elektroden des Halbleiterchips 11 verbunden werden.
  • Dann erfolgt, wie in 13(b) gezeigt, unter Verwendung einer Harzabdichtungsform 25, eine Ausformung mit einem Abdichtungsharz 15. 13(c) zeigt einen Zustand nach dem Harzausformen, bei welchem der Anschlussrahmen aus der Harzabdichtungsform 25 entnommen wird. In diesem Zustand werden unbenötigte Teile von Leitungsabschnitten auf eine gewünschte Form geschnitten, wodurch der Halbleiter (Halbleitergehäuse) fertig gestellt wird, wie in 13(d) gezeigt. Es wird darauf hingewiesen, dass diese Ausführungsform ein erläuterndes Beispiel für das einzelne Ausformen darstellt, wobei keine Schneidvorrichtungs-Schneidprozesse zum Schneiden wie beim Ausformen in Stückform erforderlich sind.
  • Bei der Ausformung des Harzes durch das Abdichtungsharz in 13(b) könnten dann, wenn jene Oberflächenabschnitte des Anschlussrahmens 1A, die in Kontakt mit der Harzabdichtungsform 25 stehen, rau wären, die Harzabdichtungsform 25 und der Anschlussrahmen 1A Spalte zwischen sich aufweisen, in welche Abdichtungsharz eingedrungen sein könnte, wodurch Grate ausgebildet werden, oder kann Abdichtungsharz nach außerhalb der Form im Extremfall ausgetreten sein. Bei der vorliegenden Ausführungsform, bei welcher auch aufgeraute Oberflächenabschnitte gleiche Auswirkungen wie bei der ersten Ausführungsform zur Verfügung stellen, sind jene Oberflächenabschnitte des Anschlussrahmens 1A, die in Kontakt mit der Harzabdichtungsform 25 versetzt werden sollen, als glatte Oberflächen ausgebildet, und steht die Harzabdichtungsform 25 in engem Kontakt mit dem Anschlussrahmen 1A, was dazu führt, dass Harzgrate oder ein Austreten von Harz verhindert werden.
  • Weiteres Beispiel
  • Als nächstes erfolgt die Beschreibung eines Schaltungsteils unter Bezugnahme auf die 15 und 16. Es wird darauf hingewiesen, dass bei dieser Ausführungsform gleiche Teile wie bei der ersten Ausführungsform mit gleichen Bezugszeichen bezeichnet sind, um eine Redundanz zu verhindern.
  • Diese Ausführungsform stellt vorher ein Rahmensubstrat 2 zur Verfügung, das in 15(a) gezeigt ist, das aus einer gewalzten Kupferlegierungsplatte besteht, und ein vorbestimmtes Muster eines Anschlussrahmens auf sich aufweist, einschließlich eines Chip-Kontaktflächenabschnitts 3, Leitungsabschnitten 8, usw., durch Ätzen oder Stanzen mit einem Werkzeug.
  • Dann werden, wie in 15(b) gezeigt, Edelmetallaußenhäute 10B auf einem Halbleiterchip-Montageabschnitt einer oberen Oberfläche einer Chip-Kontaktfläche und auf Bondierungsdraht-Verbindungsabschnitten oberer Leitungsabschnitte des Rahmensubstrats 2 angeordnet, und wird, wie in 15(c) gezeigt, ein Schutzfilm (Maskierungsmaterialfilm) 9 an die Unterseite des Rahmensubstrats 2 anlaminiert.
  • Als nächstes wird eine Mikroätzlösung über Oberflächen des Rahmensubstrats 2 eingespritzt, oder wird das Rahmensubstrat 2 in eine Mikroätzlösung eingetaucht, über einen vorbestimmten Zeitraum (annähernd 90 Sekunden), für eine Mikroätzung, um jede der aufgerauten Oberflächen 3A, 3B sowie 8A, 8B auszubilden, wie in 15(d) gezeigt. In diesem Fall erfolgt bei jenen Abschnitten von Oberflächen des Rahmensubstrats 2, bei welchen Edelmetall-Außenhäute 10B aufplattiert sind, und jenen Abschnitten, an welche der Schutzfilm 9 auflaminiert ist, keine Mikroätzung, so dass Oberflächen des Rahmensubstrats 2 übrig bleiben, die glatt sind. 15(e) ist ein Schnitt durch den Anschlussrahmen 1, nach Entfernen eines Schutzfilms 9, wenn dieser fertig gestellt ist, wobei Edelmetall-Außenhäute 10B glatte Oberflächen wie bisher aufweisen, wobei untere Oberflächen 23 und andere Oberflächen mit Ausnahme von diesen als raue Oberflächen 3A, 3B bzw. 8A, 8B ausgebildet sind.
  • Nunmehr wird darauf hingewiesen, dass die Edelmetall-Außenhäute 10B jeweils als eine Ag-Außenhaut ausgebildet sind, oder als eine Ni-Außenhaut und eine Pd-Außenhaut, die in dieser Reihenfolge auf eine Oberfläche des Rahmensubstrats 2 auflaminiert sind.
  • 16 zeigt eine Abfolge von Prozessen eines QFN (eines quadratischen, ebenen, nicht mit Leitungen versehenen Gehäuses), unter Verwendung eines Anschlussrahmens, der durch die Prozesse in 15 hergestellt wird, gemäß der vorliegenden Erfindung. 16(a) zeigt einen Schnitt des Anschlussrahmens, auf welchem mehrere Einheitsmuster vorgesehen sind, gemäß 15(e).
  • Dann wird, wie in 16(b) gezeigt, ein Film 14 zum Verhindern eines Harzgrates an der Unterseite des Anschlussrahmens befestigt, falls erforderlich, und wird ein Halbleiterchip 11 an der Oberseite des Chip-Kontaktflächenabschnitts angebracht, mit einem Pastenmittel 12 dazwischen, und werden danach durch Drahtbondieren Leitungsabschnitte 8 durch Bondierungsdrähte 13 mit entsprechenden Elektroden des Halbleiterchips 11 verbunden.
  • Als nächstes erfolgt, wie in 16(c) gezeigt, unter Verwendung einer Harzabdichtungsform (Stückausbildungsform) 25 eine stückweise Ausformung (mittels Abdichtung durch ein Harz) durch ein Abdichtungsharz 15.
  • Dann werden, für eine verbesserte Lotverbindungsfähigkeit bei der Implementierung, wie in 16(d) gezeigt, Lotaußenhäute 22 auf dem Chip-Kontaktflächenabschnitt und dem Leitungsabschnitt angeordnet, die teilweise außerhalb des Abdichtungsharzes freiliegen, und dann wird der stückförmig ausgebildete Anschlussrahmen entlang Ausschneidewegen 26 geschnitten, wodurch ein einzelnes Halbleiterbauelement fertig gestellt wird, wie in 16(e) gezeigt ist.
  • Die dritte Ausführungsform weist gleiche Auswirkungen wie bei der ersten Ausführungsform auf. Es wird darauf hingewiesen, dass bei der vorliegenden Ausführungsform metallische Außenhäute einfach auf einer Halbleiterchip-Montageoberfläche als auch auf Drahtbondierungsoberflächen durch Plattierung aufgebracht werden, und eine Unterseite jedes Leitungsabschnitts, der verlötet werden soll, eine darauf angebrachte Löt-Außenhaut aufweist, wodurch ermöglicht wird, dass Einsparungen in Bezug auf eine kostenaufwendige Edelmetall-Plattierungslösung ermöglicht werden, niedrige Herstellungskosten ermöglicht werden, und eine verbesserte Drahtverbindung und eine bessere Anbringbarkeit für einen Halbleiterchip 11 ermöglicht werden.
  • [Oberflächenlaminatanordnung für Schaltungsteile] Als nächstes erfolgt eine Beschreibung einer Oberflächenlaminatanordnung für Schaltungsteile gemäß der vorliegenden Erfindung unter Bezugnahme auf 10. An einer Oberflächenseite eines Rahmensubstrats 2 als leitfähigem Material, das aus einer gewalzten Kupferplatte oder einer gewalzten Kupferlegierungsplatte besteht, befindet sich eine raue Oberfläche 8A, die eine Rauigkeit von 0,3 μm oder mehr aufweist, wobei eine Ni-Außenhaut 17 und eine Pd-Außenhaut 18 in dieser Reihenfolge zusammenlaminiert sind. Vorzugsweise liegt die Dicke der Ni-Außenhaut im Bereich von 0,5 bis 2 μm, und liegt jene der Pd-Außenhaut im Bereich von 0,005 bis 0,2 μm. Eine derartige Oberflächenlaminatanordnung sorgt für eine erhöhte Haftungskraft zwischen dem leitfähigen Material und dem Isolierharz. Weiterhin kann, wie in 14 gezeigt, eine Au-Außenhaut 19 vorgesehen sein, die zum Laminieren auf der Pd-Außenhaut 18 vorgesehen ist, mit einer Dicke innerhalb eines Bereiches von 0,003 bis 0,01 μm. Eine derartige Au-Außenhaut ist wirksam dafür, die Ausbildung eines Oxidfilms auf der Pd-Außenhaut zu verhindern.
  • [Andere Ausführungsformen]
  • Beispielsweise können die Ausführungsform, bei welcher die metallische Außenhaut 10 als Laminat aus einer Einzelschicht einer Ag-Schicht ausgebildet ist, oder als Doppelschicht aus einer Ni-Außenhaut 17 und einer Pd-Außenhaut 18, so abgeändert werden, dass eine metallische Außenhaut 10A als Laminat mit einer zusätzlichen Au-Außenhaut 19 vorgesehen ist, die auf die Pd-Außenhaut 18 aufplattiert ist, wie bei der Oberflächenlaminatanordnung für Schaltungsteile, die in 14 gezeigt ist. Es wird darauf hingewiesen, dass die Au-Außenhaut 19 eine Dicke im Bereich von 0,003 bis 0,01 μm aufweisen sollte.
  • Die voranstehende Ausführungsform, welche Gehäusearten betrifft, die dünn sind, und eine kleine Implementierungsfläche aufweisen, beispielsweise QFN und SON, kann ebenfalls bei derartigen Arten von Anschlussrahmen wie SOP und FLGA eingesetzt werden, wodurch ermöglicht wird, dass eine verbesserte Haftfestigkeit an einem Abdichtungsharz ermöglicht wird.
  • Weiterhin kann die voranstehende Ausführungsform, bei der ein Anschlussrahmen zur Beschreibung eines Schaltungsteils eingesetzt wird, bei derartigen Schaltungsteilen wie Leiterplatten oder Sammelschienen von Verbindern eingesetzt werden, die in einem Stromanschlusskasten zur Verteilung einer Fahrzeugstromversorgung bei in einem Fahrzeug vorgesehenen Zusatzgeräten vorgesehen sind.

Claims (4)

  1. Herstellungsverfahren für Schaltungsteile, welches umfasst: Ausbildung eines Rahmensubstrats (2) mit einem Chip-Kontaktflächenabschnitt (3) und einem Leitungsabschnitt (8), durch Ausbildung eines Musters bei einer gewalzten Kupferplatte oder einer gewalzten Kupferlegierungsplatte; Einquetschen des Rahmensubstrats (2) durch ein Paar aus einem oberen und einem unteren Ätzwerkzeug (29, 30), um eine Maske zu bilden, wobei das obere und das unteren Ätzwerkzeug (29, 30) Abschnitte des Rahmensubstrats (2) abdeckt, die in Kontakt mit einer Harzabdichtungsform beim Ausbilden der Harzabdichtung kommen sollen; Aufrauen von Oberflächen des Rahmensubstrats, die nicht von dem Ätzwerkzeug abgedeckt sind, unter Verwendung einer Mikroätzlösung, welche Wasserstoffperoxid und Schwefelsäure als Hauptbestandteile enthält; und Vorsehen, nach einer Entfernung des Ätzwerkzeugs (29, 30), metallischer Außenhäute, die auf Vorderseitenoberflächen des Rahmensubstrats (2) laminiert sind.
  2. Herstellungsverfahren für Schaltungsteile nach Anspruch 1, bei welchem der Schritt des Laminierens der metallischen Außenhäute (10) das Laminieren einer Ag-Außenhaut auf eine vordere Oberfläche des Rahmensubstrats umfasst.
  3. Herstellungsverfahren für Schaltungsteile nach Anspruch 1, bei welchem der Schritt des Laminierens der metallischen Außenhäute (10) umfasst, eine Ni-Außenhaut und eine Pd-Außenhaut zu laminieren, in dieser Reihenfolge auf einer vorderseitigen Oberfläche des Rahmensubstrats (2).
  4. Herstellungsverfahren für Schaltungsteile nach Anspruch 3, welches umfasst, eine Au-Außenhaut auf die Pd-Außenhaut aufzulaminieren.
DE112006001048T 2005-04-26 2006-04-26 Herstellungsverfahren für Schaltungsteile Active DE112006001048B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005128259A JP4857594B2 (ja) 2005-04-26 2005-04-26 回路部材、及び回路部材の製造方法
JP2005-128259 2005-04-26
PCT/JP2006/308721 WO2006115267A1 (ja) 2005-04-26 2006-04-26 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造

Publications (2)

Publication Number Publication Date
DE112006001048T5 DE112006001048T5 (de) 2008-04-30
DE112006001048B4 true DE112006001048B4 (de) 2012-08-30

Family

ID=37214880

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006001048T Active DE112006001048B4 (de) 2005-04-26 2006-04-26 Herstellungsverfahren für Schaltungsteile

Country Status (9)

Country Link
US (2) US8742554B2 (de)
JP (1) JP4857594B2 (de)
KR (1) KR100928474B1 (de)
CN (1) CN100576525C (de)
DE (1) DE112006001048B4 (de)
MY (1) MY142623A (de)
SG (3) SG2014010920A (de)
TW (1) TWI429045B (de)
WO (1) WO2006115267A1 (de)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4978294B2 (ja) * 2007-04-20 2012-07-18 株式会社デンソー 半導体装置およびその製造方法
US8981548B2 (en) 2007-05-25 2015-03-17 Stats Chippac Ltd. Integrated circuit package system with relief
US8030742B2 (en) * 2007-11-30 2011-10-04 Infineon Technologies Electronic device having profiled elements extending from planar surfaces
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
US20090315159A1 (en) * 2008-06-20 2009-12-24 Donald Charles Abbott Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same
JP2010010634A (ja) * 2008-06-30 2010-01-14 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置の製造方法
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
KR101241735B1 (ko) * 2008-09-05 2013-03-08 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
US8603864B2 (en) * 2008-09-11 2013-12-10 Infineon Technologies Ag Method of fabricating a semiconductor device
JP4670931B2 (ja) 2008-09-29 2011-04-13 住友金属鉱山株式会社 リードフレーム
US8106502B2 (en) * 2008-11-17 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with plated pad and method of manufacture thereof
KR101555300B1 (ko) * 2008-12-05 2015-09-24 페어차일드코리아반도체 주식회사 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
US10431567B2 (en) 2010-11-03 2019-10-01 Cree, Inc. White ceramic LED package
KR20100103015A (ko) 2009-03-12 2010-09-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
JP4892033B2 (ja) * 2009-05-13 2012-03-07 日立ケーブルプレシジョン株式会社 リードフレームの製造方法
KR101113891B1 (ko) 2009-10-01 2012-02-29 삼성테크윈 주식회사 리드 프레임 및 리드 프레임 제조 방법
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
CN102598883A (zh) * 2009-10-30 2012-07-18 松下电器产业株式会社 电路板以及在电路板上安装有元件的半导体装置
EP2400534A1 (de) * 2010-06-22 2011-12-28 Nxp B.V. Verpacktes Halbleiterbauelement mit verbesserten Verschlusseigenschaften
KR101128999B1 (ko) * 2010-07-08 2012-03-23 엘지이노텍 주식회사 칩 패키지 제조 방법 및 이에 의해 제조된 칩 패키지
US9831393B2 (en) 2010-07-30 2017-11-28 Cree Hong Kong Limited Water resistant surface mount device package
WO2012036281A1 (ja) 2010-09-17 2012-03-22 ローム株式会社 半導体発光装置、その製造方法、および表示装置
US8836107B2 (en) * 2011-02-24 2014-09-16 Texas Instruments Incorporated High pin count, small SON/QFN packages having heat-dissipating pad
JP2012212867A (ja) * 2011-03-30 2012-11-01 Ibiden Co Ltd プリント配線板及びその製造方法
KR101310256B1 (ko) 2011-06-28 2013-09-23 삼성전기주식회사 인쇄회로기판의 무전해 표면처리 도금층 및 이의 제조방법
KR20130007022A (ko) * 2011-06-28 2013-01-18 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
TWI455269B (zh) * 2011-07-20 2014-10-01 Chipmos Technologies Inc 晶片封裝結構及其製作方法
JP2013023766A (ja) * 2011-07-26 2013-02-04 Hitachi Chemical Co Ltd テープキャリア付半導体実装用導電基材の表面処理方法、ならびにこの処理方法を用いてなるテープキャリア付半導体実装用導電基材および半導体パッケージ
US20130098659A1 (en) * 2011-10-25 2013-04-25 Yiu Fai KWAN Pre-plated lead frame for copper wire bonding
KR101372205B1 (ko) * 2011-12-15 2014-03-10 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
CN102543910A (zh) * 2012-02-06 2012-07-04 三星半导体(中国)研究开发有限公司 芯片封装件及其制造方法
GB2500604A (en) * 2012-03-26 2013-10-02 Leclanche Sa Battery Cell electrical connections
JP6048893B2 (ja) * 2012-03-28 2016-12-21 パナソニックＩｐマネジメント株式会社 樹脂パッケージ
US8587099B1 (en) * 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
US8796049B2 (en) * 2012-07-30 2014-08-05 International Business Machines Corporation Underfill adhesion measurements at a microscopic scale
JP2013048280A (ja) * 2012-10-30 2013-03-07 Renesas Electronics Corp 半導体装置の製造方法
JPWO2014132483A1 (ja) * 2013-03-01 2017-02-02 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP5939185B2 (ja) * 2013-03-26 2016-06-22 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
JP5994720B2 (ja) * 2013-04-19 2016-09-21 株式会社デンソー 半導体装置、および半導体装置の製造方法
US9711489B2 (en) 2013-05-29 2017-07-18 Cree Huizhou Solid State Lighting Company Limited Multiple pixel surface mount device package
WO2015001676A1 (ja) 2013-07-05 2015-01-08 ルネサスエレクトロニクス株式会社 半導体装置
DE102013215246A1 (de) * 2013-08-02 2015-02-05 Robert Bosch Gmbh Elektronikmodul mit Leiterplatten und anspritzbarem Kunststoff-Dichtring, insbesondere für ein Kfz-Getriebesteuergerät, und Verfahren zum Fertigen desselben
JP6262968B2 (ja) * 2013-09-09 2018-01-17 Ｄｏｗａメタルテック株式会社 電子部品搭載基板およびその製造方法
TWI565100B (zh) * 2014-01-28 2017-01-01 Jun-Ming Lin An electronic component bracket with a roughened surface
JP6414669B2 (ja) * 2014-07-22 2018-10-31 大口マテリアル株式会社 リードフレーム及びその製造方法
JP6362111B2 (ja) * 2014-12-01 2018-07-25 大口マテリアル株式会社 リードフレームの製造方法
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法
JP6065081B2 (ja) * 2015-10-01 2017-01-25 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6650723B2 (ja) * 2015-10-16 2020-02-19 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP6603538B2 (ja) * 2015-10-23 2019-11-06 新光電気工業株式会社 リードフレーム及びその製造方法
JP6608672B2 (ja) * 2015-10-30 2019-11-20 新光電気工業株式会社 半導体装置及びその製造方法、リードフレーム及びその製造方法
JP6576796B2 (ja) * 2015-11-05 2019-09-18 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
JP6685112B2 (ja) * 2015-11-18 2020-04-22 株式会社三井ハイテック リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法
DE102016015883B3 (de) 2016-03-21 2022-07-14 Infineon Technologies Ag Räumlich selektives Aufrauen von Verkapselungsmasse, um eine Haftung mit einer Funktionsstruktur zu fördern
JP2016165005A (ja) * 2016-04-19 2016-09-08 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
WO2018026592A1 (en) * 2016-08-03 2018-02-08 Soliduv, Inc. Strain-tolerant die attach with improved thermal conductivity, and method of fabrication
DE102016117841A1 (de) * 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung
WO2018074035A1 (ja) 2016-10-18 2018-04-26 株式会社デンソー 電子装置及びその製造方法
JP6852358B2 (ja) * 2016-11-14 2021-03-31 大日本印刷株式会社 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置
JP6761738B2 (ja) * 2016-11-15 2020-09-30 新光電気工業株式会社 リードフレーム及びその製造方法、電子部品装置の製造方法
JP6857035B2 (ja) * 2017-01-12 2021-04-14 ローム株式会社 半導体装置
US11309231B2 (en) 2017-02-21 2022-04-19 Mitsubishi Electric Corporation Semiconductor device
CN106835084A (zh) * 2017-02-28 2017-06-13 西安微电子技术研究所 一种在半导体裸芯片上实现键合金属化改性的方法
TWI613768B (zh) * 2017-03-20 2018-02-01 矽品精密工業股份有限公司 電子封裝件及其製法
JP2017108191A (ja) * 2017-03-24 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置
US10074590B1 (en) * 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
US10211131B1 (en) * 2017-10-06 2019-02-19 Microchip Technology Incorporated Systems and methods for improved adhesion between a leadframe and molding compound in a semiconductor device
JP2019083295A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置
IT201800005354A1 (it) 2018-05-14 2019-11-14 Dispositivo a semiconduttore e procedimento corrispondente
CN111341750B (zh) * 2018-12-19 2024-03-01 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法
US10937744B2 (en) * 2019-02-22 2021-03-02 Infineon Technologies Ag Semiconductor packages including roughening features
JP6741356B1 (ja) * 2019-03-22 2020-08-19 大口マテリアル株式会社 リードフレーム
JP6736716B1 (ja) 2019-03-22 2020-08-05 大口マテリアル株式会社 リードフレーム
CN112133640B (zh) * 2020-11-24 2021-02-09 宁波康强电子股份有限公司 一种具有粗糙侧壁的引线框架的制备方法
US11715678B2 (en) * 2020-12-31 2023-08-01 Texas Instruments Incorporated Roughened conductive components
CN113782453B (zh) * 2021-11-12 2022-02-08 深圳中科四合科技有限公司 一种引线框架的制作方法
KR102563273B1 (ko) * 2021-12-31 2023-08-04 해성디에스 주식회사 반도체 패키지의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5114557A (en) * 1991-02-20 1992-05-19 Tooltek Engineering Corp. Selective plating apparatus with optical alignment sensor
JPH09148509A (ja) * 1995-11-22 1997-06-06 Goto Seisakusho:Kk 半導体装置用リードフレーム及びその表面処理方法
EP0890660A1 (de) * 1997-07-08 1999-01-13 MEC CO., Ltd. Zusammenssetzung zum Mikroätzen von Kupfer und Kupferlegierungen
US6201292B1 (en) * 1997-04-02 2001-03-13 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member used therefor
JP2002256459A (ja) * 2000-12-27 2002-09-11 Ebara Udylite Kk 銅および銅合金用のマイクロエッチング剤並びにこれを用いる銅または銅合金の微細粗化方法
JP2003158234A (ja) * 2001-11-21 2003-05-30 Hitachi Ltd 半導体装置及びその製造方法
US20040232534A1 (en) * 2003-05-22 2004-11-25 Shinko Electric Industries, Co., Ltd. Packaging component and semiconductor package

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3981691A (en) * 1974-07-01 1976-09-21 Minnesota Mining And Manufacturing Company Metal-clad dielectric sheeting having an improved bond between the metal and dielectric layers
US4786545A (en) * 1986-02-28 1988-11-22 Seiko Epson Corporation Circuit substrate and method for forming bumps on the circuit substrate
JPS6333853A (ja) 1986-07-28 1988-02-13 Dainippon Printing Co Ltd 集積回路パツケ−ジ
JPH0846116A (ja) 1994-07-28 1996-02-16 Mitsubishi Denki Metetsukusu Kk リードフレーム及びその製造方法
US6163961A (en) * 1995-02-25 2000-12-26 Glacier Vandervell Limited Plain bearing with overlay
JPH1140720A (ja) 1997-07-16 1999-02-12 Dainippon Printing Co Ltd 回路部材および該回路部材を用いた樹脂封止型半導体装置
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP2000077594A (ja) 1998-09-03 2000-03-14 Hitachi Cable Ltd 半導体装置用リードフレーム
EP0987747A1 (de) * 1998-09-17 2000-03-22 STMicroelectronics S.r.l. Verfahren zur Verbesserung der Adhäsion zwischen Metal und Kunststoff in Packungsstrukturen für elektronische Halbleiteranordnungen
TW444288B (en) * 1999-01-27 2001-07-01 Shinko Electric Ind Co Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
US6706975B2 (en) * 2000-07-13 2004-03-16 Ngk Spark Plug Co., Ltd. Paste for filling throughhole and printed wiring board using same
JP4033611B2 (ja) 2000-07-28 2008-01-16 メック株式会社 銅または銅合金のマイクロエッチング剤およびそれを用いるマイクロエッチング法
JP3963655B2 (ja) * 2001-03-22 2007-08-22 三洋電機株式会社 回路装置の製造方法
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
JP2002309396A (ja) * 2001-04-11 2002-10-23 Dainippon Printing Co Ltd 製版めっき方法
CN1681373A (zh) * 2001-08-10 2005-10-12 日矿金属加工株式会社 层叠板用铜合金箔
DE10148120B4 (de) * 2001-09-28 2007-02-01 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
JP3618316B2 (ja) * 2001-11-21 2005-02-09 株式会社三井ハイテック 半導体装置の製造方法
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3883543B2 (ja) * 2003-04-16 2007-02-21 新光電気工業株式会社 導体基材及び半導体装置
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5114557A (en) * 1991-02-20 1992-05-19 Tooltek Engineering Corp. Selective plating apparatus with optical alignment sensor
JPH09148509A (ja) * 1995-11-22 1997-06-06 Goto Seisakusho:Kk 半導体装置用リードフレーム及びその表面処理方法
US6201292B1 (en) * 1997-04-02 2001-03-13 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member used therefor
EP0890660A1 (de) * 1997-07-08 1999-01-13 MEC CO., Ltd. Zusammenssetzung zum Mikroätzen von Kupfer und Kupferlegierungen
JP2002256459A (ja) * 2000-12-27 2002-09-11 Ebara Udylite Kk 銅および銅合金用のマイクロエッチング剤並びにこれを用いる銅または銅合金の微細粗化方法
JP2003158234A (ja) * 2001-11-21 2003-05-30 Hitachi Ltd 半導体装置及びその製造方法
US20040232534A1 (en) * 2003-05-22 2004-11-25 Shinko Electric Industries, Co., Ltd. Packaging component and semiconductor package

Also Published As

Publication number Publication date
US8739401B2 (en) 2014-06-03
TWI429045B (zh) 2014-03-01
WO2006115267A1 (ja) 2006-11-02
KR100928474B1 (ko) 2009-11-25
US8742554B2 (en) 2014-06-03
JP4857594B2 (ja) 2012-01-18
US20100325885A1 (en) 2010-12-30
SG161245A1 (en) 2010-05-27
CN100576525C (zh) 2009-12-30
CN101164165A (zh) 2008-04-16
SG194400A1 (en) 2013-11-29
KR20070119758A (ko) 2007-12-20
US20090039486A1 (en) 2009-02-12
SG2014010920A (en) 2014-05-29
JP2006310397A (ja) 2006-11-09
DE112006001048T5 (de) 2008-04-30
TW200731494A (en) 2007-08-16
MY142623A (en) 2010-12-15

Similar Documents

Publication Publication Date Title
DE112006001048B4 (de) Herstellungsverfahren für Schaltungsteile
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE4238646B4 (de) Halbleiter-Bauelement mit spezieller Anschlusskonfiguration
DE19827237B4 (de) Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE102009055691B4 (de) Leistungshalbleitermodul
DE112013007318B4 (de) Struktur und fertigungsverfahren eines dreidimensionalen systems einer metall-leiterplatte, die vor dem horizontalen bestücken geätzt wird
DE102008017809B4 (de) Leistungshalbleitermodul
DE4313980B4 (de) Integrierte Hybridschaltung und Verfahren zu deren Herstellung
DE3330068A1 (de) Hybrid-integrierte schaltung und verfahren zur herstellung derselben
DE112015006047B4 (de) Herstellungsverfahren für eine räumliche leiterplatte, räumliche leiterplatte und substrat für eine räumliche leiterplatte
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE102015217134A1 (de) Elektronische Ausrüstungseinheit und Herstellungsformbaugruppe hiervon
DE102006022254A1 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE3335848C2 (de)
DE112016005794T5 (de) Schaltungsanordnung und elektrischer Anschlusskasten
EP2041783A2 (de) Modul mit flachem aufbau und verfahren zur bestückung
DE10297264B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE10105920A1 (de) Halbleiterbaustein
DE4112416A1 (de) Leiterrahmenmaterial fuer einen halbleiter und verfahren zur herstellung des leiterrahmenmaterials
DE102009016842B4 (de) Leitungsgitter für Elektronikgehäuse und Herstellungsverfahren
DE19745243B4 (de) Verfahren zum Herstellen eines mit Harz verschlossenen Halbleiterbauelements und Prägevorrichtung dafür
DE3613594A1 (de) Kupferlegierungs-leitermaterial fuer anschluesse von halbleitervorrichtungen
DE4425943B4 (de) Verfahren zur Herstellung eines mehrschichtigen Leiter- bzw. Anschlusselements und Leiter- bzw. Anschlusselement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023500000

Ipc: H01L0023495000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023500000

Ipc: H01L0023495000

Effective date: 20120423

R020 Patent grant now final

Effective date: 20121201