DE10115489A1 - Halbleitervorrichtung und SOI-Substrat - Google Patents

Halbleitervorrichtung und SOI-Substrat

Info

Publication number
DE10115489A1
DE10115489A1 DE10115489A DE10115489A DE10115489A1 DE 10115489 A1 DE10115489 A1 DE 10115489A1 DE 10115489 A DE10115489 A DE 10115489A DE 10115489 A DE10115489 A DE 10115489A DE 10115489 A1 DE10115489 A1 DE 10115489A1
Authority
DE
Germany
Prior art keywords
film
silicon
insulation film
layer
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10115489A
Other languages
English (en)
Inventor
Tatsuya Kunikiyo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10115489A1 publication Critical patent/DE10115489A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Eine erste Aufgabe ist die Bereitstellung einer systematisierten Halbleitervorrichtung mit einem Gateisolationsfilm, der dünner gebildet werden kann als ein Siliziumoxidfilm, und der weniger anfällig für Verschlechterung ist; und eine zweite Aufgabe liegt in der Bereitstellung einer Halbleitervorrichtung mit verbesserter Zuverlässigkeit, bei der ein Isolationsfilm zur Elementisolation oder ein vergrabener Oxidfilm in einem SOI-Substrat eine verbesserte Hot Carrier-Widerstandsfähigkeit aufweist. Ein MOSFET weist einen Gateisolationsfilm auf, bestehend aus einem Zweischichtfilm mit einem Siliziumoxidfilm (111), der Deuterium enthält, und einem Siliziumnitridfilm (121), der Deuterium enthält, die in dieser Reihenfolge auf einem Siliziumsubstrat (1) bereitgestellt sind, und eine Gateelektrode, bestehend aus einem Dreischichtfilm, enthaltend einen dotierten Polysiliziumfilm (13), eine Barrieremetallschicht (14) und einen Metallfilm (15) z. B. aus Wolfram, die in dieser Reihenfolge auf dem Siliziumnitridfilm (1) bereitgestellt sind. Ein Siliziumnitridfilm (18) ist auf dem Metallfilm (15) bereitgestellt, und ein Mantelisolationsfilm (161) bedeckt den Gateisolationsfilm, die Gateelektrode und den Siliziumnitridfilm (18).

Description

Die Erfindung betrifft Halbleitervorrichtungen und SOI-Sub­ strate und insbesondere eine Halbleitervorrichtung und ein SOI-Substrat mit einem verbesserten Isolationsfilm und einem verbesserten, vergrabenen Isolationsfilm, die Halbleiterele­ mente bilden.
Mit der Miniaturisierung von MOSFETs (Metal Oxide Semiconduc­ tor Field Effect-Transistors) sind Versuche unternommen wor­ den, um die Filmdicke der Gateisolationsfilme zu reduzieren, um die Stromtreibfähigkeit ("current driving-capability") zu verbessern und das Abdriften der Schwellenwertspannung zu re­ duzieren (die Summe der Abweichung der Schwellenwertspannung, verursacht durch eine Gatelängen- und Gatebreitenänderung).
Dafür gibt es zwei Gründe:
  • 1. Eine Verbesserung der Stromtreibfähigkeit beschleunigt den Betrieb der Schaltung, wodurch die Betriebsfrequenz des Halbleiterchips erhöht wird.
  • 2. Eine Minderung des Abdriftens der Schwellenwertspannung reduziert Änderungen der Schwellenwertspannungen von Tran­ sistoren, verursacht durch eine Gatelängen- und Gatebrei­ tenänderung während des Transferprozesses, etc., wodurch die Massenfertigung ermöglicht wird.
Die Reduzierung eines Gateisolationsfilms, der aus Silizium­ oxid (SiO2) hergestellt ist, auf eine Dicke von 3 nm oder weni­ ger, verursacht einen Gateverluststrom, aufgrund von direkter Tunnelung von dem Siliziumsubstrat zur Gateelektrode. Folglich ist eine Filmdicke von ungefähr 3 nm die Grenze für den Gate­ isolationsfilm aus Siliziumoxid. Es besteht jedoch Verlangen für Gateisolationsfilme mit Filmdicken von 3 nm oder weniger (im Folgenden als reduzierte Filmdicke bezeichnet), wobei insbe­ sondere ein Siliziumoxidfilm gemeint ist, um die Stromtreibfä­ higkeit zu verbessern.
Wenn ein Siliziumoxid-Gateisolationsfilm mit einem Polysilizi­ umfilm in Kontakt stehend gebildet wird, der viel Bor enthält (der als Gateelektrode in einem Oberflächenkanal P-Typ-MOSFET verwendet wird), diffundiert das Bor in dem Polysiliziumfilm zum Gateisolationsfilm während der thermischen Bearbeitung und erreicht den Kanal, um eine Schwellenwertspannungsabweichung zu erzeugen.
Als Verfahren zur Lösung dieses Problems wird ein MOSFET 90, wie in Fig. 43 gezeigt, bei der Erzeugung einer Gatelänge von z. B. 0,12 µm oder weniger verwendet.
Wie in Fig. 43 gezeigt, weist der MOSFET 90 einen Gateisola­ tionsfilm auf, bestehend aus einem Zweischichtfilm aus einem Siliziumoxidfilm 11 und einem Siliziumnitridfilm 12, die in dieser Reihenfolge auf dem Siliziumsubstrat 1 gebildet sind, und eine Gateelektrode, bestehend aus einem Dreischichtfilm aus einem dotierten Polysiliziumfilm 13, einer Barrieremetall­ schicht (WNx, TiNx, Ta, TaN, etc.) und einem Metallfilm 15, die in dieser Reihenfolge auf dem Siliziumnitridfilm 12 gebil­ det sind. Der Gateisolationsfilm, der aus einem Siliziumoxid­ film und einem Siliziumnitridfilm gebildet ist, wird im Fol­ genden als ON(Oxid-Nitrid)-Film bezeichnet.
Der MOSFET 90 enthält einen Mantelisolationsfilm 16, der den Gateisolationsfilm und die Gateelektrode bedeckt, einen Sei­ tenwandisolationsfilm 17, der mindestens die Seiten des Man­ telisolationsfilm 16 bedeckt, eine Kanalschicht 7, die in der Oberfläche des Siliziumsubstrats 1 unter der Gateelektrode be­ reitgestellt ist, ein Paar von Erweiterungsschichten 6, die sich über die Kanalschicht 7 "ansehen", Taschenschichten 5, die in dem Paar von Erweiterungsschichten 6 bereitgestellt sind, und ein Paar von Haupt-Source/Drain-Schichten benachbart zu dem Paar von Erweiterungsschichten 6. Obwohl die Erweite­ rungsschichten 6 als Source/Drain-Erweiterungsschichten 6 be­ zeichnet werden sollten, da sie vom gleichen Leitfähigkeitstyp sind, wie die Haupt-Source/Drain-Schichten 4 und als Source/­ Drain-Schichten fungieren, werden sie der Einfachheit halber als Erweiterungsschichten 6 bezeichnet.
Die aktive Region des MOSFESTs 90 ist durch einen STI (Shallow Tench Isolation)-Film definiert, eine Art Isolationsfilm zur Elementisolation. Eine Kanalstoppschicht 2 ist in dem Silizi­ umsubstrat 1 bereitgestellt, und ein erster Zwischenschicht­ isolationsfilm 21, ein Isolationsfilm 22, ein zweiter Zwi­ schenschichtisolationsfilm 23 und ein dritter Zwischenschicht­ isolationsfilm 24 sind auf dem MOSFET 90 aufgebracht.
Fig. 43 zeigt eine Struktur mit Kontakten 31, die durch den ersten Zwischenschichtisolationsfilm 21 und den Isolationsfilm 22 hindurch verlaufen, um das Paar von Haupt-Source/Drain- Schichten 4 zu erreichen, mit einer ersten Zwischenverbin­ dungsschicht 32, die mit einem der Kontakte 31 verbunden ist, einem Kontakt 33, der durch den zweiten Zwischenschichtisola­ tionsfilm 23 hindurch verläuft, um den anderen Kontakt 31 zu erreichen, und mit einer zweiten Zwischenverbindungsschicht 34, die mit dem Kontakt 33 verbunden ist. Diese Struktur ist lediglich ein Beispiel, und andere Strukturen sind ebenfalls möglich.
Fig. 44 zeigt für Referenzzwecke Dotierstoffe, die in indivi­ duellen Schichten von MOSFETs verwendet werden. Fig. 44 klas­ sifiziert N-Typ-MOSFET und P-Typ-MOSFET jeweils in einen Ober­ flächenkanaltyp und einen vergrabenen Kanaltyp und listet die Dotierstoffe auf, die in der Kanalschicht, der Kanalstopp­ schicht, den Haupt-Source/Drain-Schichten, den Erweiterungs­ schichten, den Taschenschichten und in der dotierten Polysili­ ziumschicht verwendet werden können.
Als nächstes werden Vorteile des oben beschriebenen ON-Films beschrieben. Der ON-Film weist zwei Vorteile auf:
  • 1. Bei der Bedingung, daß der Gatestrom aufgrund von direk­ ter Tunnelung kaum fließt, kann die reduzierte Filmdicke dünner als 3 nm sein.
  • 2. Der Film ist frei von Änderungen der Schwellenwertspan­ nung, die durch thermische Diffusion von Dotierstoffen in Polysilizium erzeugt werden: der Dotierstoff im Polysilizium diffundiert nicht thermisch in den Gateisolationsfilm, um den Kanal zu erreichen, da der Dotierstoffdiffusionskoeffizient in Siliziumnitrid sehr viel kleiner ist als in Siliziumoxid.
Obwohl Versuche unternommen wurden, einen Siliziumnitridfilm als Gateisolationsfilm auf dem Siliziumsubstrat zu bilden, wurde dies bisher nicht in der Praxis umgesetzt, da sich die Grenzflächenzustandsdichte an der Siliziumnitrid/Siliziumsub­ strat-Grenzfläche erhöht. Wenn sich die Grenzflächenzustands­ dichte erhöht, verschlechtern sich die Mobilität und die effektive Ladungsträgerdichte, da Ladungsträger, die sich im MOSFET bewegen, einen "trap/detrap"-Vorgang wiederholen, was den Drain-Strom reduziert. Dies wiederum reduziert die Be­ triebsgeschwindigkeit der integrierten Halbleiterschaltung, die aus MOSFETs gebildet ist.
Obwohl der ON-Film viele Vorteile aufweist, wie oben beschrie­ ben, gibt es einige Probleme bezüglich der Widerstandsfähig­ keit gegenüber "heißen" Ladungsträgern, im folgenden auch als "hot carrier" bezeichnet.
Die Fig. 45 bis 47 zeigen schematische Diagramme, die ver­ wendet werden, um den Mechanismus einer hot carrier-induzier­ ten Verschlechterung eines ON-Films zu erklären, der auf einem Siliziumsubstrat gebildet ist. Wasserstoffatome werden in den ON-Film eingebracht, während der Bildung des Siliziumoxid­ films oder während nachfolgender Verarbeitung (Wasserstoff­ sinterung, etc.), und sie gehen mit einem Teil der Silizium­ atome im Siliziumoxidfilm des ON-Films eine Verbindung ein, wie in Fig. 45 gezeigt. Fig. 45 zeigt gebundene Strukturen eines Siliziumatoms (Si) und einer Hydroxylgruppe (OH). Drei Atome, dargestellt durch R, sind durch eine einzelne Verbin­ dung an ein Siliziumatom gebunden. Dies zeigt, daß durch eine einzelne Verbindung drei Atome von Sauerstoff (O), Wasserstoff (H), Silizium (etc.) gebunden sind. Dieser Ausdruck wird auch in den Fig. 47 und 48 verwendet.
Wasserstoffatome werden ebenfalls in den Siliziumnitridfilm eingebracht, während der Bildung des Film oder nachfolgender Verarbeitung. Die bei dem Verfahren der Wasserstoffsinterung, etc. eingebrachten Wasserstoffatome binden die freien Bindun­ gen der Siliziumatome an der SiO2/Si-Grenzfläche und termi­ nieren diese freien Bindungen.
Wenn Spannung (Druckspannung) an den MOSFET angelegt wird (z. B. bei einem N-Typ MOSFET, Leistungsversorgungsspannung VDD an Drain und Gate und 0 Volt oder Basisleistungsversorgungs­ spannung VBB = -1 V an Source), gelangen heiße Ladungsträger HOT im Siliziumsubstrat, die durch das interne, elektrische Feld beschleunigt werden und eine Energie gewinnen, die größer ist als die Barriereenergie an der SiO2/Si-Grenzfläche, durch die Grenzfläche hindurch in das SiO2, wie in Fig. 45 gezeigt.
Aufgrund der Energie der heißen Ladungsträger HOT werden die Bindungen der Wasserstoffatome der Hydroxylgruppen, die mit den Siliziumatomen gebunden sind, aufgebrochen, und die freien Bindungen von Sauerstoff fungieren als feste Ladungen (örtlich festgelegte Ladungen).
Wie in Fig. 46 gezeigt, erreichen die Wasserstoffatome, die von Bindungen freigegeben werden, die SiO2/Si-Grenzfläche auf­ grund von Drift, der durch das elektrische Feld in dem Gate­ isolationsfilm oder durch thermische Diffusion verursacht wird. Die Wasserstoffatome, die an der Grenzfläche ankommen, reagieren mit der kombinierten Struktur aus Si-Atomen und Was­ serstoffatomen an der Grenzfläche, um Wasserstoffmoleküle zu bilden.
Diese Wasserstoffmoleküle verflüchtigen sich als Gas, und wie in Fig. 47 gezeigt, fungieren die freien Bindungen der Silizi­ umatome an der SiO2/Si-Grenzfläche als Grenzflächenzustände, und die freien Bindungen der Siliziumatome in dem Silizumoxid­ film fungieren als feste Ladungen.
Die Bildung der festen Ladungen oder Grenzflächenzustände ver­ ursacht eine Änderung (Abweichung) der Schwellenwertspannung, eine Verschlechterung des Drainstroms etc., was die Betriebs­ geschwindigkeit der Schaltung reduziert oder eine Fehlfunktion der Schaltung hervorruft.
Während Wasserstoffatome in dem Siliziumoxidfilm den ON-Film aufgrund des oben beschriebenen Mechanismus verschlechtern, verschlechtern Wasserstoffatome in dem Siliziumnitridfilm den ON-Film durch den folgenden Mechanismus.
Der Siliziumnitridfilm des ON-Films wird üblicherweise durch chemische Reaktionen gebildet, die durch die Formeln (1) und (2) ausgedrückt werden:
3 SiH2Cl2(g) + 4 NH3(g) → 3 Si3N4(s) + 6 HCl(g) + 6 H2(g) (1),
3 SiH4(g) + 4 N*(g) → Si3N4(s) + 6 H2(g) (2).
Formel (1) zeigt eine Reaktion in einer CVD-Reaktionsvorrich­ tung oder RTN(Rapid Thermal Nitridation)-Vorrichtung, und Formel (2) zeigt eine Reaktion für Plasmaanregung. N* in For­ mel (2) repräsentiert das Radikal eines Stickstoffatoms.
Wie aus den Formeln (1) und (2) ersichtlich, wird Wasserstoff­ gas als Nebenprodukt während der Bildung des Siliziumnitrid­ films erzeugt. Obwohl es in den o. g. Formeln als Wasserstoff­ moleküle repräsentiert ist, wird ein Teil in Form von Wasser­ stoffatomen in den Siliziumnitridfilm während der Reaktion eingebracht. Wasserstoffatome in dem Siliziumnitridfilm exi­ stieren in verschiedenen Formen: einige können mit Silizium­ atomen gebunden sein und einige können z. B. in den Lücken des Siliziumnitridgitters vorhanden sein.
Fig. 48 zeigt in einem Diagramm die Abhängigkeit des Wasser­ stoffatomanteils in dem Siliziumnitridfilm, der durch Verwen­ dung der durch die in Formel (1) gezeigten Reaktion gebildet wird, zu dem Partialdruck von Ammoniumgas; die horizontale Achse zeigt das Verhältnis des Partialdrucks des Ammoniumgases zu dem gesamten Druck in der Reaktionskammer, und die verti­ kale Achse zeigt den Wasserstoffatomgehalt (Atom-%).
Wie in Fig. 48 gezeigt, enthält der Siliziumnitridfilm Wasser­ stoffatome mit einem Anteil von ungefähr 10 bis 30 Atom-%.
Wenn ein ON-Film als Gateisolationsfilm verwendet wird, bewe­ gen sich Wasserstoffatome im Siliziumnitrid in den Silizium­ oxidfilm, aufgrund von Drift oder Diffusion, wenn eine Druck­ spannung angelegt wird, wie in Fig. 46, gezeigt, genauso wie Wasserstoffatome im Siliziumoxidfilm, sie reagieren mit Was­ serstoffatomen in Hydroxylgruppen, die mit Siliziumatomen ge­ bunden sind, um Wasserstoffmoleküle zu bilden, oder mit der kombinierten Struktur von Si-Atomen und Wasserstoffatomen an der SiO2/Si-Grenzfläche, um Wasserstoffmoleküle zu bilden.
Die Wasserstoffmoleküle verflüchtigen sich (verdampfen) als Gas, und die losen Bindungen der Siliziumatome an der SiO2/Si- Grenzfläche fungieren als Grenzflächenzustände, und die losen Bindungen von Sauerstoffatomen in dem Siliziumoxidfilm fungie­ ren als feste Ladungen, wie in Fig. 47 gezeigt. Der Gateisola­ tionsfilm, bestehend aus dem ON-Film, hat folglich eine Eigen­ schaft, daß er sich schneller verschlechtert als ein Gateiso­ lationsfilm, der nur aus einem Siliziumoxidfilm besteht. Speziell besteht gegenwärtig die Tendenz zu einem dünneren Siliziumoxidfilm und dickeren Siliziumnitridfilm, um die redu­ zierte Filmdicke des ON-Films zu verringern, so daß die Ver­ schlechterung, die durch Wasserstoffatome in dem Siliziumni­ tridfilm verursacht wird, dominiert, um nicht vernachlässig­ bare Probleme zu erzeugen.
Ferner werden Halbleitervorrichtungen verstärkt systemati­ siert, und Halbleitervorrichtungen mit verschiedenen Funk­ tionsblöcken sind jetzt verfügbar, wo unterschiedliche Maxi­ malspannungen an individuelle Funktionsblöcke angelegt werden, wie etwa an einen Speicherarray-Bereich, einen Eingabe/Aus­ gabe-Bereich, einen CPU-Bereich und einen Logikbereich. Es wird folglich schwierig, die Zuverlässigkeit aller Gateisola­ tionsfilme mit dem gleichen ON-Film zu befriedigen.
Das Problem der "hot carrier"-Widerstandsfähigkeit tritt nicht nur bei einem derartigen Gateisolationsfilm auf, wie er oben beschrieben ist, sondern beispielsweise auch bei einem Isola­ tionsfilm zur Elementisolation, um eine Elementisolation mit einer Grabenisolationsstruktur zu bilden, wie etwa einem STI- Film, und bei einem vergrabenen Oxidfilm in einem SOI(Silicon On Insulator)-Substrat.
Ein erster Aspekt der Erfindung ist auf eine Halbleitervor­ richtung gerichtet, die mindestens eine Art von MOSFET auf­ weist, wobei der MOSFET einen Gateisolationsfilm enthält, der auf einer Hauptoberfläche eines Halbleitersubstrats bereitge­ stellt ist, und eine Gateelektrode, die auf dem Gateisola­ tionsfilm bereitgestellt ist, und der Gateisolationsfilm ent­ hält einen ersten Zweischichtfilm mit einem Siliziumoxidfilm und einem Siliziumoxinitridfilm, wobei der Siliziumoxidfilm und/oder der Siliziumoxinitridfilm Deuteriumatome enthalten, oder einen zweiten Zweischichtfilm mit einem Siliziumnitrid­ film und einem Siliziumoxinitridfilm, wobei der Siliziumni­ tridfilm und/oder der Siliziumoxinitridfilm Deuteriumatome enthält.
Gemäß einem zweiten Aspekt ist vorzugsweise bei der Halblei­ tervorrichtung der Siliziumoxinitridfilm in dem ersten Zwei­ schichtfilm auf dem Siliziumoxidfilm gebildet, und der Silizi­ umnitridfilm in dem zweiten Zweischichtfilm ist auf dem Sili­ ziumoxinitridfilm gebildet.
Gemäß einem dritten Aspekt ist bei der Halbleitervorrichtung der Siliziumoxinitridfilm in dem ersten Zweischichtfilm dicker als der Siliziumoxidfilm.
Gemäß einem vierten Aspekt ist bei der Halbleitervorrichtung der Siliziumoxinitridfilm in dem zweiten Zweischichtfilm dicker als der Siliziumnitridfilm.
Gemäß einem fünften Aspekt enthalten bei der Halbleitervor­ richtung die jeweiligen ersten und zweiten Schichten jeweils in dem ersten und dem zweiten Zweischichtfilm Deuteriumatome. Gemäß einem sechsten Aspekt enthält die Halbleitervorrichtung vorzugsweise eine Mehrzahl von Funktionsblöcken, an die unter­ schiedliche, maximal angelegte Spannungen angelegt werden, und die mindestens eine Art von MOSFET enthält eine Mehrzahl von Arten von MOSFET mit Gateisolationsfilmen, die sich in der Dicke unterscheiden, wobei die Mehrzahl der Arten von MOSFET einer Mehrzahl von Funktionsblöcken zugeordnet ist, in Über­ einstimmung mit den Dicken ihrer Gateisolationsfilme, so daß die MOSFETs bei jeweils maximal angelegten Spannungen ausrei­ chend zuverlässig sind.
Gemäß einem siebten Aspekt enthält bei der Halbleitervorrich­ tung vorzugsweise die mindestens eine Art von MOSFET weiter einen Mantelisolationsfilm, der die Mehrschichtstruktur des Gateisolationsfilms und die Gateelektrode bedeckt, und der teilweise die Hauptoberfläche des Halbleitersubstrats bedeckt, wobei er sich von den Seiten der Mehrschichtstruktur nach außen erstreckt, und einen Seitenwandisolationsfilm, der den Mantelisolationsfilm bedeckt, wobei der Mantelisolationsfilm Deuteriumatome enthält.
Gemäß einem achten Aspekt ist bei der Halbleitervorrichtung der Mantelisolationsfilm ein Siliziumoxidfilm.
Gemäß einem neunten Aspekt ist bei der Halbleitervorrichtung der Mantelisolationsfilm aus einem Siliziumoxinitridfilm.
Ein zehnter Aspekt ist auf eine Halbleitervorrichtung gerich­ tet, die einen MOSFET enthält, wobei der MOSFET einen Gateiso­ lationsfilm enthält, der auf einer aktiven Region bereitge­ stellt ist, die durch einen Isolationsfilm zur Elementisola­ tion definiert ist, der auf einer Hauptoberfläche eines Halb­ leitersubstrats bereitgestellt ist, und eine Gateelektrode, die auf dem Gateisolationsfilm bereitgestellt ist, wobei der Isolationsfilm zur Elementisolation einen Graben enthält, der in der Hauptoberfläche des Halbleitersubstrats gebildet ist, einen Innenwandisolationsfilm, der auf einer Innenwand des Grabens bereitgestellt ist und Deuteriumatome enthält, und einen Isolationsfilm, der in dem Graben vergraben ist, der von dem Innenwandisolationsfilm bedeckt ist.
Gemäß einem elften Aspekt ist bei der Halbleitervorrichtung der Innenwandisolationsfilm ein Siliziumoxidfilm, der Deute­ riumatome enthält, oder ein Siliziumoxinitridfilm, der Deute­ riumatome enthält.
Gemäß einem zwölften Aspekt ist bei der Halbleitervorrichtung der Isolationsfilm ein Siliziumoxidfilm, der Deuteriumatome enthält, oder ein Siliziumoxinitridfilm, der Deuteriumatome enthält.
Gemäß einem dreizehnten Aspekt ist bei der Halbleitervorrich­ tung der obere Rand des Innenwandisolationsfilms angehoben, um eine sanfte Krümmung auf der Oberfläche des Halbleitersub­ strats zu bilden, und der Rand der Gateelektrode des MOSFETs steht in Gatebreitenrichtung mit dem oberen Rand des Innen­ wandisolationsfilms im Eingriff.
Gemäß einem vierzehnten Aspekt ist bei der Halbleitervorrich­ tung das Halbleitersubstrat ein SOI-Substrat, das einen ver­ grabenen Isolationsfilm enthält, der auf einem Siliziumsub­ strat bereitgestellt ist, und eine SOI-Schicht, die auf dem vergrabenen Isolationsfilm bereitgestellt ist, wobei der ver­ grabene Isolationsfilm Deuteriumatome enthält.
Gemäß einem fünfzehnten Aspekt enthält ein SOI-Substrat einen vergrabenen Isolationsfilm, der auf einem Siliziumsubstrat be­ reitgestellt ist, und eine SOI-Schicht, die auf dem vergrabe­ nen Isolationsfilm bereitgestellt ist, wobei der vergrabene Isolationsfilm ein Zweischichtfilm ist, der irgendeiner Kombi­ nation aus einem Siliziumoxidfilm und/oder einem Siliziumoxi­ nitridfilm und/oder einem Siliziumnitridfilm ist.
Gemäß einem sechzehnten Aspekt enthält der vergrabene Isola­ tionsfilm in dem SOI-Substrat Deuteriumatome.
Gemäß einem siebzehnten Aspekt enthält der vergrabene Isola­ tionsfilm in dem SOI-Substrat eine erste Schicht benachbart zur SOI-Schicht, und eine zweite Schicht unter der ersten Schicht, wobei mindestens die erste Schicht Deuteriumatome enthält.
Gemäß einem achtzehnten Aspekt ist in dem SOI-Substrat die erste Schicht ein Siliziumoxidfilm oder ein Siliziumoxinitrid­ film.
Gemäß einem neunzehnten Aspekt enthält eine Halbleitervorrich­ tung mindestens einen MOSFET, der auf der SOI-Schicht des SOI- Substrats gemäß dem fünfzehnten Aspekt bereitgestellt ist.
Gemäß der Halbleitervorrichtung nach dem ersten Aspekt der Erfindung enthält der Gateisolationsfilm einen ersten Zwei­ schichtfilm mit einem Siliziumoxidfilm und einem Siliziumoxi­ nitridfilm, wobei mindestens eine der Schichten Deuteriumatome enthält, oder einen zweiten Zweischichtfilm mit einem Siliziumnitridfilm und einem Siliziumoxinitridfilm, wobei min­ destens eine der Schichten Deuteriumatome enthält. Deuterium­ atome, die schwerer sind als Wasserstoffatome, driften oder diffundieren langsamer als Wasserstoffatome von der ersten Schicht zur zweiten Schicht, oder in umgekehrter Richtung. Folglich ist die Grenzflächenzustandsbildung auch dann lang­ sam, wenn eine Spannung angelegt wird. Dies verbessert die Zu­ verlässigkeit des MOSFETs. Da die Bindungsenergie zwischen den Deuteriumatomen und den Siliziumatomen größer ist als zwischen den Wasserstoffatomen und den Siliziumatomen, sind die Deute­ riumatome weniger anfällig für Dissoziation (Zerfall) von Siliziumatomen, verursacht durch heiße Ladungsträger (hot carriers), die vom Halbleitersubstrat kommen. Folglich unter­ drückt die Bildung der ersten Zweischichtfilm oder der zweiten Zweischichtfilm, die Deuteriumatome enthalten, die durch heiße Ladungsträger induzierte Dissoziation, die auftritt, wenn eine Spannung angelegt wird, wodurch die hot carrier-Widerstandsfä­ higkeit bei angelegter Spannung verbessert werden kann, was die Lebensdauer des MOSFET erhöht und die Zuverlässigkeit ver­ bessert.
Gemäß der Halbleitervorrichtung des zweiten Aspekts ist der Siliziumoxidfilm auf dem Halbleitersubstrat gebildet, wenn der erste Zweischichtfilm verwendet wird, und der Siliziumoxini­ tridfilm ist auf dem Halbleitersubstrat gebildet, wenn der zweite Zweischichtfilm verwendet wird. Dies verhindert einen Anstieg der Grenzflächenzustandsdichte an der Grenzfläche mit dem Halbleitersubstrat.
Gemäß der Halbleitervorrichtung des dritten Aspekts ist der Siliziumoxinitridfilm mit einer größeren, relativen, dielektri­ schen Konstante dicker als der Siliziumoxidfilm. Dies erhöht die Kapazität des Gateisolationsfilms, was wiederum die Be­ triebsgeschwindigkeit der Schaltung verbessert.
Gemäß der Halbleitervorrichtung des vierten Aspekts ist der Siliziumoxinitridfilm dicker als der Siliziumnitridfilm, so daß der Druck an der Substratgrenzfläche reduziert werden kann, was zu einer Reduktion der Grenzflächenzustandsdichte und Fehlerdichte führt.
Gemäß der Halbleitervorrichtung des fünften Aspekts enthalten die jeweiligen, ersten Schichten und die zweiten Schichten in den jeweils ersten und zweiten Zweischichtfilmen Deuterium­ atome. Dies verlangsamt die Grenzflächenzustandsbildung, selbst wenn eine Spannung angelegt wird, was folglich die Zu­ verlässigkeit des MOSFETs verbessert. Ferner sind Deuterium­ atome weniger anfällig für Dissoziation (Zerfall) von Sili­ ziumatomen, verursacht durch heiße Ladungsträger von dem Halbleitersubstrat. Dies unterdrückt die hot carrier-indu­ zierte Dissoziation bei Spannung, wodurch die hot carrier- Widerstandsfähigkeit bei Spannung verbessert wird, was wiederum die Lebensdauer des MOSFETs verlängert und die Zuverlässigkeit verbessert.
Gemäß der Halbleitervorrichtung des sechsten Aspekts ist eine Mehrzahl von Arten von MOSFETs einer Mehrzahl von Funktions­ blöcken zugeordnet, in Übereinstimmung mit den Dicken ihrer Gateisolationsfilme, so daß sie die Zuverlässigkeit bei je­ weiligen, maximal angelegten Spannungen aufrecht erhalten. Die Gateisolationsfilme können in der Dicke angepaßt sein, in Übereinstimmung mit den an die Mehrzahl der Funktionsblöcke angelegten, maximalen Spannungen, durch Anpassen der Filmdicke einer Schicht oder beider Schichten in jedem Gateisolations­ film, um die Betriebsgeschwindigkeit und Zuverlässigkeit jedes individuellen Funktionsblocks zu optimieren.
Gemäß dem siebten Aspekt enthält die Halbleitervorrichtung weiter einen Mantelisolationsfilm, der die Mehrschichtstruktur des Gateisolationsfilms und die Gateelektrode bedeckt, und der teilweise die Hauptoberfläche des Halbleitersubstrats bedeckt, sich von den Seiten der Mehrschichtstruktur nach außen er­ streckend, und einen Seitenwandisolationsfilm, der den Mantel­ isolationsfilm abdeckt, wobei der Mantelisolationsfilm Deute­ riumatome enthält. Die Deuteriumatome in dem Film schließen sich an lose Bindungen der Siliziumatome in dem Film an und terminieren diese, und sie schließen sich an lose Bindungen der Siliziumatome an der Grenzfläche mit dem Siliziumsubstrat an und terminieren diese losen Bindungen, wodurch die Stör­ stellendichte und die Grenzflächenzustandsdichte reduziert werden. Da der Mantelisolationsfilm in einigen Bereichen benachbart zum Gateisolationsfilm ist, verhindert die Verwen­ dung des Deuterium enthaltenden Isolationsfilms, der lose Bindungen reduzieren kann, nachteilige Effekte auf den Gate­ isolationsfilm.
Gemäß der Halbleitervorrichtung des achten Aspekts ist der Mantelisolationsfilm ein Siliziumoxidfilm. Folglich kann er mittels verschiedener Verfahren gebildet werden, z. B. als TEOS-Oxidfilm, HDP-Oxidfilm, thermischer Oxidfilm etc.
Gemäß der Halbleitervorrichtung des neunten Aspekts ist der Mantelisolationsfilm ein Siliziumoxinitridfilm, der gegenüber Oxidation widerstandsfähig ist. Dies verhindert, daß die Film­ dicke aufgrund von Oxidation variiert.
Gemäß der Halbleitervorrichtung des zehnten Aspekts enthält der Isolationsfilm zur Elementisolation einen Innenwandisola­ tionsfilm, der auf der Innenwand eines Grabens bereitgestellt ist und Deuteriumatome enthält, und einen Isolationsfilm, der in dem Graben vergraben ist, der von dem Innenwandisolations­ film bedeckt ist. Das Deuterium schließt die losen Verbindun­ gen in dem Innenwandisolationsfilm. Eine Dissoziation von Deu­ teriumatomen von Siliziumatomen aufgrund von heißen Ladungs­ trägern (hot carriers), die von dem Halbleitersubstrat kommen, ist weniger wahrscheinlich, was die Grenzflächenzustandsbil­ dung unterdrückt sowie die Störstellenbildung an der Grenz­ fläche zwischen dem Innenwandisolationsfilm und dem Substrat. Wenn eine Gateelektrode mit diesem in Eingriff steht, werden folglich die hot carrier-Widerstandsfähigkeit und die Zuver­ lässigkeit verbessert.
Gemäß der Halbleitervorrichtung des elften Aspekts ist der Innenwandisolationsfilm ein Siliziumoxidfilm, der Deuterium­ atome enthält, oder ein Siliziumoxinitridfilm, der Deuterium­ atome enthält. Diese Filme können relativ einfach gebildet werden.
Gemäß der Halbleitervorrichtung des zwölften Aspekts ist der Isolationsfilm ein Siliziumoxidfilm, der Deuteriumatome ent­ hält, oder ein Siliziumoxinitridfilm, der Deuteriumatome ent­ hält. Dies verhindert, daß sich Deuterium in dem Innenwand­ isolationsfilm bei nachfolgender, thermischer Verarbeitung verflüchtigt.
Gemäß der Halbleitervorrichtung des dreizehnten Aspekts ist ein oberer Rand des Innenwandisolationsfilms angehoben, um eine sanfte Krümmung auf der Hauptoberfläche des Halbleiter­ substrats zu bilden, und ein Rand ist in Gatebreitenrichtung der Gateelektrode des MOSFETs mit dem oberen Rand des Innen­ wandisolationsfilms im Eingriff. Dies verhindert, daß das elektrische Feld am Rand in Gatebreitenrichtung der Gate­ elektrode konzentriert ist, was bewirken würde, daß sich der MOSFET bei einer geringeren Spannung einschaltet als der vorgesehenen (entworfenen) Schwellenwertspannung.
Gemäß der Halbleitervorrichtung des vierzehnten Aspekts ist das Halbleitersubstrat aus einem SOI-Substrat gebildet, und der vergrabene Isolationsfilm enthält Deuteriumatome. Die Bindungsenergie zwischen Siliziumatomen und Deuterium in dem vergrabenen Isolationsfilm ist größer als die Bindungsenergie zwischen Siliziumatomen und Wasserstoffatomen, was die Grenz­ flächenzustandsbildung und die feste Zustandsbildung unter­ drückt. Folglich kann die Zuverlässigkeit des MOSFETs ver­ bessert werden, der auf dem SOI-Substrat gebildet ist.
Gemäß dem SOI-Substrat des fünfzehnten Aspekts ist das Halb­ leitersubstrat aus einem SOI-Substrat gebildet, und der ver­ grabene Isolationsfilm ist ein Zweischichtfilm, bestehend aus irgendwelchen zwei Filmen aus einem Siliziumoxidfilm und/oder einem Siliziumoxinitridfilm und/oder einem Siliziumnitridfilm. Entsprechend kann die thermische Spannung reduziert werden, indem ein Siliziumoxidfilm, der bei Erhitzung eine großflä­ chige Spannung erzeugt, und ein Siliziumnitridfilm, der eine komprimierte Spannung erzeugt, z. B. kombiniert werden. Diese Struktur führt eine kleinere Menge an thermischer Spannung in die SOI-Schicht ein, als ein vergrabener Isolationsfilm mit gleicher Dicke, der nur aus einem Siliziumoxidfilm gebildet ist, was die Grenzflächenzustandsdichte an der Grenzfläche mit der benachbarten SOI-Schicht reduziert. Dies reduziert Fehler, die während des Herstellungsverfahrens gebildet werden, sowie den Verluststrom der Halbleitervorrichtung.
Gemäß dem SOI-Substrat des sechzehnten Aspekts enthält der vergrabene Isolationsfilm Deuterium. Wenn Siliziumatome und Deuterium in dem vergrabenen Isolationsfilm kombiniert werden, ist ihre Bindungsenergie größer als zwischen Siliziumatomen und Wasserstoffatomen, so daß eine Grenzflächenzustandsbildung und feste (lokale) Zustandsbildung weniger wahrscheinlich auf­ treten. Dies verbessert die Zuverlässigkeit der Halbleitervor­ richtung, die auf dem SOI-Substrat gebildet ist.
Gemäß dem SOI-Substrat des siebzehnten Aspekts ist der vergra­ bene Isolationsfilm in eine erste Schicht benachbart zur SOI- Schicht und in eine zweite Schicht unter der ersten Schicht unterteilt, und mindestens die erste Schicht enthält Deute­ riumatome. Dies reduziert Grenzflächenzustands- und feste Zustandsbildung an der Grenzfläche zwischen der SOI-Schicht und dem vergrabenen Isolationsfilm, was die Zuverlässigkeit der Halbleitervorrichtung verbessert, die auf dem SOI-Substrat gebildet ist.
Gemäß dem SOI-Substrat des achtzehnten Aspekts ist die erste Schicht der Siliziumoxidfilm oder der Siliziumoxinitridfilm. Die Grenzflächenzustandsdichte kann reduziert werden, im Vergleich zu einer Struktur, die einen Siliziumnitridfilm verwendet.
Gemäß der Halbleitervorrichtung des neunzehnten Aspekts kann die thermische Spannung, die auf die SOI-Schicht ausgeübt wird, reduziert werden, wodurch die Grenzflächenzustands­ bildung an der Grenzfläche mit der benachbarten SOI-Schicht unterdrückt wird. Dies unterdrückt die Bildung von Fehlern während des Herstellungsverfahrens und folglich den Verlust­ strom des MOSFETs, wodurch eine Halbleitervorrichtung bereit­ gestellt wird, die für Verschlechterungen ihrer Betriebseigen­ schaften weniger anfällig ist.
Die Erfindung soll die oben genannten Probleme lösen, und eine erste Aufgabe der Erfindung ist die Bereitstellung einer systematisierten Halbleitervorrichtung mit einem Gateisola­ tionsfilm, der dünner gebildet werden kann, als ein Silizium­ oxidfilm, und der weniger anfällig für Verschlechterung ist.
Eine zweite Aufgabe der Erfindung liegt in der Bereitstellung von Halbleitervorrichtungen mit verbesserter Zuverlässigkeit, in denen derartige Isolationsfilme eine verbesserte hot carrier-Widerstandsfähigkeit aufweisen.
Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der Erfindung werden im folgenden anhand bevorzugter Ausführungs­ beispiele unter Bezugnahme auf die beigefügten Zeichnungen näher beschrieben. Es zeigen:
Fig. 1 ein Blockdiagramm eines Beispiels der Struktur einer Halbleitervorrichtung;
Fig. 2A und 2B bis 7A und 7B schematische Diagramme der Strukturen von Gateisolationsfilmen gemäß einem ersten, be­ vorzugten Ausführungsbeispiel der Erfindung;
Fig. 8 eine Querschnittsansicht der Struktur eines MOSFETs gemäß einem zweiten, bevorzugten Aus­ führungsbeispiel der Erfindung;
Fig. 9 bis 14 schematische Diagramme, die zur Erklärung ver­ wendet werden, wie sich schwere Wasserstoff­ atome und Wasserstoffatome in einem ON-Film verhalten, wenn eine Spannung angelegt wird;
Fig. 15 bis 19 Querschnittsansichten, die verwendet werden, um ein Herstellungsverfahren des MOSFETs des zweiten, bevorzugten Ausführungsbeispiels zu erklären;
Fig. 20 eine Querschnittsansicht der Struktur eines MOSFETs gemäß einem dritten, bevorzugten Aus­ führungsbeispiel der Erfindung;
Fig. 21 eine Querschnittsansicht eines modifizierten Beispiels der Struktur des MOSFETs des dritten, bevorzugten Ausführungsbeispiels der Erfin­ dung;
Fig. 22 eine Querschnittsansicht eines STI-Films gemäß einem fünften, bevorzugten Ausführungsbeispiel der Erfindung;
Fig. 23 bis 30 Querschnittsansichten, die ein Verfahren zur Herstellung des STI-Films des fünften, bevor­ zugten Ausführungsbeispiels der Erfindung zei­ gen;
Fig. 31 eine Teilquerschnittsansicht des STI-Films des des fünften, bevorzugten Ausführungsbeispiels der Erfindung;
Fig. 32 eine Querschnittsansicht zur Erklärung von Überätzen des STI-Films des fünften, bevorzug­ ten Ausführungsbeispiels der Erfindung;
Fig. 33 eine Querschnittsansicht der Struktur eines SOI-Substrats gemäß einem sechsten, bevorzugten Ausführungsbeispiel der Erfindung;
Fig. 34 bis 37 Querschnittsansichten eines Verfahrens zur Herstellung des SOI-Substrats des sechsten, bevorzugten Ausführungsbeispiels;
Fig. 38 bis 42 Querschnittsansichten zur Erklärung modifi­ zierter Beispiele des SOI-Substrats des sechsten, bevorzugten Ausführungsbeispiels;
Fig. 43 eine Querschnittsansicht der Struktur eines herkömmlichen MOSFETs;
Fig. 44 ein Diagramm verschiedener Arten von Dotier­ stoffen, die in individuellen Schichten von MOSFETs verwendet werden;
Fig. 45 bis 47 schematische Diagramme zur Erklärung des Verhaltens von Wasserstoffatomen in einem ON- Film, wenn Spannung angelegt wird;
Fig. 48 ein Diagramm der Abhängigkeit des Wasserstoff­ atomgehalts in einem Siliziumnitridfilm vom Partialdruck von Ammoniumgas, und
Fig. 49 bis 50 Querschnittsansichten von Strukturen von Halb­ leitervorrichtungen, in denen ein MOSFET auf einem SOI-Substrat mit einem vergrabenen Mehr­ schicht-Isolationsfilm bereitgestellt ist.
Fig. 1 zeigt ein Blockdiagramm eines Beispiels der Struktur einer systematisierten Halbleitervorrichtung, die vier Schal­ tungsbereiche als Funktionsblöcke aufweist: Einen I/O-Bereich F1, einen CPU(Central Processing Unit)-Bereich F2, einen Cache-Bereich F3 und einen Speicher-Bereich F4.
Der I/O-Bereich F1 hat eine Funktion zur Bildung von Verbin­ dungen mit externen Leistungsversorgungen und externen Masse­ leistungsversorgungen der Halbleitervorrichtung, um externe Signale in die Halbleitervorrichtung und interne Signale aus der Halbleitervorrichtung heraus zu übertragen.
Er weist eine Schutzschaltung auf, um Eingangs-/Ausgangssignale zu steuern, so daß die Größen der Signalspannung und des Signalstroms innerhalb von Standards liegen. Wenn die Ein­ gangs-/Ausgangssignale durch ein bekanntes Kommunikations- /Übertragungssystem übertragen werden, enthält dieser Bereich ferner eine Schaltung zur Modulation oder Demodulation der Signale.
Er enthält auch eine Schaltung zur Übertragung der externen Leistungsversorgungsspannung für die individuellen Funktions­ blöcke, und zur Lieferung der Spannungen an die Funktions­ blöcke. Wenn z. B. eine externe Leistungsversorgungsspannung 2 V beträgt, liefert dieser Bereich z. B. eine Leistungsversor­ gungsspannung von 1,2 V an den CPU-Bereich F2 und an den Cache- Bereich F3, und z. B. eine Leistungsversorgungsspannung von 1,5 V an den Speicherbereich F4.
Der Speicherbereich hat eine Funktion zur Speicherung von Signaldaten; dieser Bereich enthält eine Mehrzahl von Spei­ cherzellen, die in einem Array angeordnet sind, um Ein-Bit­ oder Mehr-Bit-Information zu speichern. Dieser Bereich hat ebenfalls eine Spannungserhöhungsschaltung zum Anlegen einer erhöhten Spannung an Wortleitungen, eine Sensorverstärker­ schaltung zu Detektion von Bitinformation, eine Adressdeco­ dier-/Codier-Schaltung zur Spezifizierung von Adressen der Speicherzellen etc.
Die Speicherzellen sind mit Wortleitungen bereitgestellt. Wenn das Wortleitungspotential groß ist ("high"), wird eine angeho­ bene Spannung (größer als die Leistungsversorgungsspannung) an den Speicherbereich angelegt, um den Signalspannungsabfall zu korrigieren, der mit der Schwellenwertspannung der Speicher­ zellentransistoren korrespondiert.
Die Speicherzellen können gebildet werden als DRAM, SRAM, FRAM (Fermoelectric Random Access Memory), Flash EEPROM, MRAM (Magnetic Random Access Memory) etc.
Der Cache-Bereich hat eine Funktion zur Anpassung der Daten­ eingabe/-ausgabe zwischen dem CPU-Bereich und dem Speicherbe­ reich, unter Berücksichtigung eines Unterschieds bezüglich der Betriebsgeschwindigkeit zwischen diesen beiden Bereichen.
Der CPU-Bereich hat eine Funktion zur Verarbeitung von Infor­ mation auf der Basis von Eingangsinformation, und zur Ausgabe der verarbeiteten Information. Der CPU-Bereich, der viel Lei­ stung verbraucht, muß sowohl eine größere Geschwindigkeit als auch einen geringen Leistungsverbrauch aufweisen. Entsprechend verwendet er eine Spannung, die geringer ist als die externe Leistungsversorgungsspannung, allerdings nur bis zu einem Grad geringer, bis zu dem die Geschwindigkeit nicht übermäßig redu­ ziert wird. Obwohl eine hohe Leistungsversorgungsspannung ge­ wünscht ist, um die Geschwindigkeit zu erhöhen, da die Strom­ treibfähigkeit des MOSFETs verbessert wird, nimmt der Lei­ stungsverbrauch stark zu, der proportional zum Quadrat der Leistungsversorgungsspannung ist.
Eine systematisierte Halbleitervorrichtung weist eine oben ge­ zeigte Struktur auf, bei der maximal angelegte Spannungen bei den individuellen Funktionsblöcken untereinander abweichen.
So wird z. B. von MOSFETs, die den CPU-Bereich F2 bilden, ge­ fordert, daß sie eine hohe Stromtreibfähigkeit bereitstellen, und somit ist ein dünnerer ON-Film als ihr Gateisolationsfilm wünschenswert.
Andererseits, wenn die Leistungsversorgungsspannung, die an den I/O-Bereich F1 angelegt wird, größer ist als die Lei­ stungsversorgungsspannung des CPU-Bereichs F2, ist es schwie­ rig, die Zuverlässigkeit für eine gegebene Periode (z. B. 10 Jahre) sicherzustellen, wenn ON-Filme gleicher Dicke als Gateisolationsfilme in MOSFETs in der Schutzschaltung etc., in dem I/O-Bereich F1 und in MOSFETs in dem CPU-Bereich F2 ver­ wendet werden.
Die einfachste Maßnahme zur Lösung dieses Problems und zur Sicherstellung der Zuverlässigkeit ist die Bildung von dicken ON-Filmen korrespondierend zu den Größen der maximalen Span­ nungen, die an individuelle Funktionsblöcke angelegt werden.
Die Fig. 2A und 2B zeigen jeweils schematisch ein Beispiel von Gateisolationsfilmen und Gateelektroden von MOSFETs in dem CPU-Bereich F2 und dem I/O-Bereich F1.
In den Strukturen, wie in Fig. 2A und 2B gezeigt, sind Gate­ isolationsfilme GX1 und GX2 auf einem Halbleitersubstrat X1 gebildet, und eine Gateelektrode X4 ist sowohl auf dem Gate­ isolationsfilm GX1 als auch auf dem Gateisolationsfilm GX2 gebildet.
Der Gateisolationsfilm GX1 besteht aus einem Siliziumoxidfilm (SiO2) X2, der auf dem Halbleitersubstrat X1 bereitgestellt ist, und einem Siliziumnitridfilm (SiN) X3, der darauf bereit­ gestellt ist, und ein Gateisolationsfilm GX2 besteht aus einem Siliziumoxidfilm X2, der auf dem Halbleitersubstrat X1 bereit­ gestellt ist, und einem Siliziumnitridfilm X5, der darauf ge­ bildet ist.
Die Filmdicke T2 des Gateisolationsfilms GX2 in dem I/O-Be­ reich F1, wie in Fig. 2B gezeigt, ist größer als die Filmdicke T1 des Gateisolationsfilms GX1 in dem CPU-Bereich F2, wie in Fig. 2A gezeigt. Die Siliziumoxidfilme X2 haben die gleiche Dicke, und der Siliziumnitridfilm X5 ist dicker als der Sili­ ziumnitridfilm X3, so daß der Gateisolationsfilm GX2 dicker ist als der Gateisolationsfilm GX1.
In dem Speicherbereich wird z. B. eine angehobene Spannung an die DRAM-Speicherzellentransistoren angelegt. Entsprechend wird der ON-Film, der als Gateisolationsfilm der Speicherzel­ lentransistoren verwendet wird, dicker gebildet als der ON- Film, der als Gateisolationsfilm der MOSFETs in der Sensorver­ stärkerschaltung und der Adressdecodier/Codier-Schaltung ver­ wendet wird.
Der Siliziumnitridfilm weist eine relative, dielektrische Kon­ stante von 6,5 bis 9 auf und der Siliziumoxidfilm eine rela­ tive, dielektrische Konstante von 3,9 bis 4,3, so daß ein ON- Gateisolationsfilm mit einem dickeren Siliziumnitridfilm eine größere Kapazität hat. Eine größere Kapazität des Gateisola­ tionsfilms erhöht den Drainstrom im Sättigungsbereich, was wiederum die Betriebsgeschwindigkeit der Schaltung erhöht. Die Bildung eines dickeren Siliziumnitridfilms in dem ON-Film er­ höht folglich die Betriebsgeschwindigkeit der Schaltung.
In einem P-Typ-MOSFET mit einer Gateelektrode aus einem Poly­ metallgate, in dem eine Metallschicht aus z. B. Wolfram (W) über einer Polysiliziumschicht bereitgestellt ist, mit einer dazwischen angeordneten Barrieremetallschicht aus z. B. Wolf­ ramnitrid (WNx), kann die Polysiliziumschicht mit Bor dotiert sein. In diesem Fall, falls der Gateisolationsfilm ein Sili­ ziumoxidfilm mit einer Dicke von ungefähr 2 nm ist, kann Bor in dem Gateisolationsfilm während thermischer Behandlung diffun­ dieren, um das Halbleitersubstrat zu erreichen, was möglicher­ weise zu einer Änderung der Schwellenwertspannung des P-Typ- MOSFET führt. Dies kann verhindert werden, indem der Silizium­ nitridfilm verwendet wird, der einen kleineren Bordiffusions­ koeffizienten aufweist. Die Verwendung einen ON-Films mit einem dickeren Siliziumnitridfilm ist insbesondere geeignet, um eine Änderung der Schwellenwertspannung zu verhindern, die durch Bor verursacht wird, das durch den Gateisolationsfilm hindurchdringt.
Das oben beschriebene Setzen der ON-Filmdicke ist lediglich ein Beispiel, und andere Einstellungen sind ebenfalls möglich.
Die Fig. 3A und 3B zeigen schematisch ein anderes Beispiel der ON-Filmdicke jeweils in dem CPU-Bereich F2 und dem I/O-Bereich F1.
In den Fig. 3A und 3B sind die Gateisolationsfilme GX1 und GX3 auf dem Halbleitersubstrat X1 gebildet, und die Gateelektrode X4 ist sowohl auf dem Gateisolationsfilm GX1 als auch auf dem Gateisolationsfilm GX3 gebildet.
Während der Gateisolationsfilm GX1 gleich dem in Fig. 2A ge­ zeigten ist, besteht der Gateisolationsfilm GX3 aus einem Siliziumoxidfilm X6, der auf dem Halbleitersubstrat X1 bereit­ gestellt ist, und aus einem Siliziumnitridfilm X7, der auf dem Siliziumoxidfilm X6 bereitgestellt ist.
Die Filmdicke T2 des Gateisolationsfilms GX3 in dem I/O-Be­ reich F1, wie in Fig. 3B gezeigt, ist dicker als die Filmdicke T1 des Gateisolationsfilms GX1 in dem CPU-Bereich F2, wie in Fig. 3A gezeigt. Der Gateisolationsfilm GX3 ist dicker als der Gateisolationsfilm GX1, da der Siliziumoxidfilm X6 und der Siliziumnitridfilm X7 dicker sind als der Siliziumoxidfilm X2 und der Siliziumnitridfilm X3.
Fig. 4A und 4B zeigen schematisch ein anderes Beispiel der ON- Filmdicke jeweils in dem CPU-Bereich F2 und dem I/O-Bereich F1.
In den Fig. 4A und 4B sind Gateisolationsfilme GX1 und GX4 auf dem Halbleitersubstrat X1 gebildet, und die Gateelektrode X4 ist sowohl auf dem Gateisolationsfilm GX1 als auch auf dem Gateisolationsfilm GX4 gebildet.
Während der Gateisolationsfilm GX1 der gleiche ist, wie der in Fig. 2A gezeigte, besteht der Gateisolationsfilm GX4 aus einem Siliziumoxidfilm X6, der auf dem Halbleitersubstrat X1 bereit­ gestellt ist, und aus einem Siliziumnitridfilm X3, der auf dem Siliziumoxidfilm X6 bereitgestellt ist.
Die Filmdicke T2 des Gateisolationsfilms GX4 in dem I/O-Be­ reich F1, wie in Fig. 4B gezeigt, ist dicker als die Filmdicke T1 des Gateisolationsfilms GX1 in dem CPU-Bereich F2, wie in Fig. 4A gezeigt. Die Siliziumnitridfilme X3 haben die gleiche Dicke; jedoch ist der Siliziumoxidfilm X6 dicker als der Sili­ ziumoxidfilm X2, so daß der Gateisolationsfilm GX4 dicker ist als der Gateisolationsfilm GX1.
Die Bildung des Siliziumnitridfilms dünner als der Silizium­ oxidfilm stellt folgende Funktionen und Wirkungen bereit. Wäh­ rend Druckbeanspruchung in dem Siliziumoxidfilm auftritt, und Zugspannung in dem Siliziumnitridfilm, ist die Zugspannung des Siliziumnitridfilms stärker (größer). Die Bildung eines dicke­ ren Siliziumnitridfilms verursacht entsprechend eine größere Spannung an der Grenzfläche zwischen dem ON-Film und dem Halb­ leitersubstrat, wodurch möglicherweise die Grenzflächenzu­ standsdichte oder Fehlerdichte zunehmen kann. Folglich kann die Spannung an der Substratgrenze reduziert werden, um die Grenzflächenzustandsdichte oder Fehlerdichte zu verringern, indem der Siliziumnitridfilm dünner ausgebildet wird als der Siliziumoxidfilm.
Die oben beschriebenen Beispiele der ON-Filmdicke zeigen den technischen Gedanken, einen dickeren ON-Film zu bilden, wenn eine größere Maximalspannung daran angelegt wird.
Obwohl die oben beschriebenen Strukturen zur Sicherung der Zu­ verlässigkeit einen ON-Film als einen Gateisolationsfilm ver­ wenden, kann ebenfalls als Gateisolationsfilm ein Mehrschicht­ film mit einem Siliziumoxidfilm und einem darauf bereitge­ stellten Siliziumnitridfilm (SiON) verwendet werden, wie in den Fig. 5A und 5B gezeigt. In diesem Fall wird die Dicke des Mehrschichtfilms gemäß den maximalen, an den Funktionsblöcken angelegten Spannungen angepaßt.
Die Fig. 5A und 5B zeigen Gateisolationsfilme und Gateelektro­ den in MOSFETs, jeweils in dem CPU-Bereich F2 und dem I/O-Be­ reich F1.
In den in den Fig. 5A und 5B gezeigten Strukturen sind die Gateisolationsfilme GX5 und GX6 auf dem Halbleitersubstrat X1 gebildet, und die Gateelektrode X4 ist sowohl auf dem Gateiso­ lationsfilm GX5 als auch auf dem Gateisolationsfilm GX6 gebil­ det.
Der Gateisolationsfilm GX5 besteht aus einem Siliziumoxidfilm X2, der auf dem Halbleitersubstrat X1 bereitgestellt ist, und aus einem Siliziumoxinitridfilm X8, der auf dem Siliziumoxid­ film X2 bereitgestellt ist, und der Gateisolationsfilm GX6 be­ steht aus einem Siliziumoxidfilm X2, der auf dem Halbleiter­ substrat X1 bereitgestellt ist, und aus einem Siliziumoxini­ tridfilm X9, der auf dem Halbleitersubstrat X1 bereitgestellt ist.
Die Filmdicke T2 des Gateisolationsfilms GX6 in dem I/O-Be­ reich F1, wie in Fig. 5B gezeigt, ist dicker als die Filmdicke T1 des Gateisolationsfilms GX5 in dem CPU-Bereich F2, wie in Fig. 5A gezeigt. Während die Siliziumoxidfilme X2 die gleiche Dicke aufweisen, ist der Gateisolationsfilm GX6 dicker als der Gateisolationsfilm GX5, da der Siliziumoxinitridfilm X9 dicker ist als der Siliziumoxinitridfilm X8.
Der Siliziumoxinitridfilm hat eine größere relative, dielektri­ sche Konstante als der Siliziumoxidfilm. Entsprechend wird in den Strukturen, die einen ON-Film als Gateisolationsfilm ver­ wenden, die Kapazität des Gateisolationsfilms größer, wenn die Siliziumoxinitridfilmdicke größer wird. Die Erhöhung der Kapa­ zität des Gateisolationsfilms erhöht die Betriebsgeschwindig­ keit der Schaltung.
Für eine Struktur zur Sicherung der Zuverlässigkeit des Gate­ isolationsfilms kann ein Mehrschichtfilm mit einem Silizium­ oxinitridfilm (SiON) und einem darauf bereitgestellten Silizi­ umnitridfilm (SiN) als Gateisolationsfilm verwendet werden, wie in Fig. 6A und Fig. 6B gezeigt. In diesem Fall wird die Dicke des Mehrschichtfilms in Übereinstimmung mit den maximal an die Funktionsblöcke angelegten Spannungen eingestellt.
Die Fig. 6A und 6B zeigen schematisch Gateisolationsfilme und Gateelektroden in MOSFETs, jeweils in dem CPU-Bereich F2 und den I/O-Bereich F1.
In den in den Fig. 6A und 6B gezeigten Strukturen sind die Gateisolationsfilme GX7 und GX8 auf dem Halbleitersubstrat X1 gebildet, und die Gateelektrode X4 ist sowohl auf dem Gateiso­ lationsfilm GX7 als auch auf dem Gateisolationsfilm GX8 gebil­ det.
Der Gateisolationsfilm GX7 besteht aus einem Siliziumoxini­ tridfilm X10, der auf dem Halbleitersubstrat X1 bereitgestellt ist, und aus einem Siliziumnitridfilm X11, der auf dem Silizi­ umoxinitridfilm X10 bereitgestellt ist. Der Gateisolationsfilm GX8 besteht aus einem Siliziumoxinitridfilm X12, der auf dem Halbleitersubstrat X1 bereitgestellt ist, und aus einem Sili­ ziumnitridfilm X11, der auf dem Siliziumoxinitridfilm X12 be­ reitgestellt ist.
Die Filmdicke T2 des Gateisolationsfilms GX8 in dem I/O-Be­ reich F1, wie in Fig. 6B gezeigt, ist dicker als die Filmdicke T1 des Gateisolationsfilms GX7 in dem CPU-Bereich F2, wie in Fig. 6A gezeigt. Während die Siliziumnitridfilme X11 die glei­ che Dicke aufweisen, ist der Gateisolationsfilm GX8 dicker als der Gateisolationsfilm GX7, da der Siliziumoxinitridfilm X12 dicker ist als der Siliziumoxinitridfilm X10.
Da der Siliziumoxinitridfilm fast den gleichen thermischen Expansionskoeffizienten wie Silizium aufweist, wird eine ge­ ringere, thermische Spannung erzeugt als in dem ON-Film während thermischer Behandlung. Die Spannung an der Substratgrenzflä­ che kann folglich reduziert werden, um die Grenzflächenzu­ standsdichte und die Fehlerdichte zu verringern.
Der Mehrschichtfilm aus Siliziumoxinitridfilm und Siliziumni­ tridfilm weist eine hervorragende hot carrier-Widerstandsfä­ higkeit für den ON-Film auf. Dies liegt daran, daß Wasser­ stoffdiffusion im Film unterdrückt wird, wenn Stickstoff in einer höheren Konzentration in dem Film vorhanden ist.
Die Bildung des Siliziumnitridfilms dünner als der Silizium­ oxinitridfilm reduziert die Spannung an der Substratgrenzflä­ che und reduziert die Grenzflächenzustandsdichte und Fehler­ dichte, wie in den Beispielen erwähnt, bei denen ein ON-Film als Gateisolationsfilm verwendet wird.
Das oben beschriebene Setzen der Mehrschichtfilmdicke aus Siliziumoxinitridfilm und Siliziumnitridfilm ist lediglich beispielhaft, und andere Dicken sind möglich.
Die Fig. 7A und 7B zeigen schematisch ein anderes Beispiel der Filmdicke des Mehrschichtfilms aus Siliziumoxinitridfilm und Siliziumnitridfilm, jeweils in dem CPU-Bereich F2 und dem I/O- Bereich F1.
In den Fig. 7A und 7B sind die Gateisolationsfilme GX7 und GX9 auf dem Halbleitersubstrat X1 gebildet, und die Gateelektrode X4 ist sowohl auf dem Gateisolationsfilm GX7 als auch auf dem Gateisolationsfilm GX9 gebildet.
Während der Gateisolationsfilm GX7 der gleiche ist, wie der in Fig. 6A gezeigte, besteht der Gateisolationsfilm GX9 aus einem Siliziumoxinitridfilm X10, der auf dem Halbleitersubstrat X1 bereitgestellt ist, und aus einem Siliziumnitridfilm X13, der auf dem Siliziumoxinitridfilm X10 bereitgestellt ist.
Die Filmdicke T2 des Gateisolationsfilms GX9 in dem I/O-Be­ reich F1, wie in Fig. 7B gezeigt, ist dicker, als die Filmdicke T1 des Gateisolationsfilms GX7 in dem CPU-Bereich F2, wie in Fig. 7A gezeigt. Der Gateisolationsfilm GX9 ist dicker als der Gateisolationsfilm GX7, da der Siliziumnitrid­ film X13 dicker ist als der Siliziumnitridfilm X11.
Wie oben beschrieben, wird ein Zweischichtisolationsfilm als Gateisolationsfilm verwendet, und die Filmdicke einer der zwei Schichten oder die Filmdicke beider Schichten werden in Über­ einstimmung mit an die individuellen Funktionsblöcke angeleg­ ten, maximalen Spannungen eingestellt; die Dicke des Mehr­ schichtfilms kann folglich eingestellt werden, um die Be­ triebsgeschwindigkeit und Zuverlässigkeit in individuellen Funktionsblöcken zu optimieren.
Fig. 8 zeigt einen Querschnitt eines MOSFETs 100 gemäß einem zweiten, bevorzugten Ausführungsbeispiel der Erfindung.
In Fig. 8 enthält der MOSFET 100 einen Gateisolationsfilm, be­ stehend aus einem Zweischichtfilm mit einem Siliziumoxidfilm 111, der schweren Wasserstoff enthält, und einem Siliziumni­ tridfilm 121, der schweren Wasserstoff enthält, die in dieser Reihenfolge auf einem Siliziumsubstrat 1 bereitgestellt sind; der MOSFET 100 enthält ferner eine Gateelektrode, bestehend aus einem Dreischichtfilm mit einem dotierten Polysiliziumfilm 13, einer Barrieremetall(WNx, TiNx, Ta, TaN, etc.)-Schicht 14 und einem Metallfilm 15, z. B. aus Wolfram, die in dieser Rei­ henfolge auf dem Siliziumnitridfilm 121 bereitgestellt sind. Die Struktur der Gateelektrode hat keinen Einfluß auf die Er­ findung, so daß die Gateelektrodenstruktur nicht auf die oben beschriebene Struktur begrenzt ist, und auch eine einfach Me­ tallelektrode (Cu, Mg, Pt, Zr, Mo, W, Al, Ag, Au, Ni, Co, Ti, etc.) als Gateelektrode verwendet werden kann.
Auf dem Metallfilm 15 ist ein Siliziumnitridfilm 18 bereitge­ stellt, und ein Mantelisolationsfilm 161 bedeckt den Gateiso­ lationsfilm, die Gateelektrode und den Siliziumnitridfilm 18.
Der MOSFET enthält ferner einen Seitenwandisolationsfilm 17, der mindestens die Seiten des Mantelisolationsfilms 161 be­ deckt, eine Kanalschicht 7, die in der Oberfläche des Silizi­ umsubstrats 1 unter der Gateelektrode bereitgestellt ist, ein Paar von Erweiterungsschichten 6, die sich über die Kanal­ schicht 7 "ansehen", und ein Paar von Haupt-Source/Drain- Schichten 4 benachbart zu dem Paar der Erweiterungsschichten 6, mit Taschenschichten 5, die sich mit den gesamten Erweite­ rungsschichten 6, einem Teil der Haupt-Source/Drain-Schichten 4 und einem Teil der Kanalschicht 7 überlappen.
Obwohl die Erweiterungsschichten 6 als Source/Drain-Erweite­ rungsschichten 6 bezeichnet werden sollten, da sie vom glei­ chen Leitfähigkeitstyp sind wie die Haupt-Source/Drain-Schich­ ten 4 und die gleiche Funktion wie die Source/Drain-Schichten aufweisen, werden sie aus Gründen der Einfachheit als Erweite­ rungsschichten 6 bezeichnet.
Die Taschenschichten 5 sind gebildet, um die Wirkung des kur­ zen Kanals (short-channel) zu unterdrücken, wobei sie gebildet werden, indem Verunreinigungen mit einem von den Haupt- Source/Drain-Schichten 4 unterschiedlichen Leitfähigkeitstyp (der gleiche Leitfähigkeitstyp wie die Kanalschicht) implan­ tiert werden. Die Bildung der Taschenschichten 5, die über die Erweiterungsschichten 6 vorstehen, verringert die Änderung der Schwellenwertspannung, die durch Änderung der Gatelänge verur­ sacht wird, wodurch die "roll off"-Kurve (Effekt) gelindert wird.
Die aktive Region des MOSFETs 100 ist durch einen STI(Shallow Trench Isolation)-Film 3 definiert, eine Art von Isolations­ film zur Elementisolation, und eine Kanalstoppschicht 2 ist in dem Siliziumsubstrat 1 bereitgestellt.
Der MOSFET 100 ist gekennzeichnet durch den Siliziumnitridfilm 121 und den Siliziumoxidfilm 111, die einen ON-Film als Gate­ isolationsfilm bilden, der schweres Wasserstoff enthält. Ein Verfahren zur Bildung des ON-Films mit schweren Wasserstoff­ atomen wird im folgenden beschrieben.
Zuerst wird ein Verfahren zur Bildung eines Siliziumnitrid­ films beschrieben, der schweres Wasserstoff(Deuterium (D)) enthält. Chemische Reaktionen, die verwendet werden, um den Siliziumnitridfilm mit schwerem Wasserstoff zu bilden, sind durch folgende Formeln (3) und (4) ausgedrückt:
3 SiH2Cl2(g) + 4 ND3(g) → 3 Si3N4(s) + 6 HCl(g) + 6 D2(g) (3),
3 SiD4(g) + 4 N*(g) → Si3N4(s) + 6 D2(g) (4).
Formel (3) zeigt eine Reaktion in einer LPCVD(Low Pressure Chemical Vapor Deposition)-Vorrichtung oder einer RTA(Rapid Thermal Anneal)-Vorrichtung, und Formel (4) zeigt eine Reak­ tion in einer PECVD(Plasma Enhanced Chemical Vapor Deposi­ tion)-Vorrichtung, unter Verwendung einer Plasmaerregungsreak­ tion. Die unten gezeigten Formeln (5) und (6) sind Beispiele für Modifikationen der Formel (3):
3 SiD2Cl2(g) + 4 NH3(g) → 3 Si3N4(s) + 3 DCl(g) +3 HCl(g) + 3 H2(g) + 3 D2(g) (5),
3 SiD2Cl2(g) + 4 ND3(g) → 3 Si3N4(s) + 6 DCl(g) + 6 DCl(g) + 6 D2(g) (6).
Obwohl angenommen ist, daß das Verhältnis der Wasserstoffmole­ küle zu schweren Wasserstoffmolekülen auf der rechten Seite der Formel (5) 1 : 1 ist, hängt das Verhältnis von der Reak­ tionstemperatur, dem Partialdruck, etc. ab und ist nicht einmalig bestimmt.
Die Fig. 9 bis 11 zeigen schematische Diagramme, die verwendet werden, um zu erklären, wie schwere Wasserstoffatome und Was­ serstoffatome sich in dem ON-Film verhalten, wenn eine Span­ nung angelegt wird. Die Fig. 9 bis 11 zeigen ein Beispiel, bei dem ein Siliziumnitridfilm, der schweren Wasserstoff enthält, auf einem Siliziumoxidfilm gebildet ist, der mittels eines herkömmlichen Verfahrens hergestellt ist.
Wie in Fig. 9 gezeigt, sind schwere Wasserstoffatome, die in den Siliziumnitridfilm eingebracht werden, mit Siliziumatomen gebunden oder existieren alleine.
Wie in Fig. 9 gezeigt, enthält der Siliziumoxidfilm Wasser­ stoffatome, die mit einem Teil der Siliziumatome gebunden sind. Fig. 9 zeigt kombinierte Strukturen eines Siliziumatoms (Si) und einer Hydroxylgruppe (OH). Drei Atome (R) sind mit einem Siliziumatom durch eine einzelne Bindung gebunden. Dies zeigt, daß drei Atome Sauerstoff (O), Wasserstoff (H), Sili­ zium etc. durch eine einzelne Bindung gebunden sind. Eine kombinierte Struktur eines Siliziumatoms und eine OD-Gruppe sind in dem Siliziumnitridfilm gezeigt, in dem drei Atome (R) durch eine einzelne Bindung mit dem Siliziumatom gebunden sind. Der gleiche Ausdruck wird auch in den Fig. 10 bis 14 verwendet.
Lose Bindungen von Siliziumatomen an der Siliziumoxid­ film/Siliziumsubstrat-Grenzfläche sind mit Wasserstoffatomen gebunden und terminiert, die während des Prozesses, z. B. des Wasserstoffsinterns, eingeführt werden.
Während ein sogenanntes Wasserstoffatom H ist (1H-Protium:
Massenzahl 1), enthält das schwere Wasserstoff D (2H-Deute­ rium: Massenzahl 2) und T (3H-Tritium: Massenzahl 3). Während D (Deuterium) stabil ist, ist T (Tritium) eine radioaktive Substanz mit β--Zerfall bei einer Halbwertzeit von 12 Jahren, so daß es für eine Verwendung in Halbleitervorrichtungen nicht erwünscht ist. Folglich verwendet das zweite, bevorzugte Aus­ führungsbeispiel das schwere Wasserstoff D mit einer Massen­ zahl von 2.
Wenn eine Spannung angelegt wird, dringen heiße Ladungsträger (HOT) im Siliziumsubstrat, die durch das interne, elektrische Feld beschleunigt werden und eine gewonnene Energie aufweisen, die größer ist als die Barriereenergie an der Siliziumoxid­ film/Siliziumsubstrat-Grenzfläche, durch die Grenzfläche in das SiO2 ein, wie in Fig. 9 gezeigt.
Aufgrund der Energie der heißen Ladungsträger HOT werden Bindungen von Wasserstoffatomen der Hydroxylgruppen, die mit Siliziumatomen gebunden sind, aufgebrochen, und die losen Bindungen von Sauerstoffatomen dienen als feste Ladungen.
Wie in Fig. 10 gezeigt, erreichen Wasserstoffatome, die von den Bindungen freigegeben werden, und schwere Wasserstoffatome im Siliziumnitridfilm die Siliziumoxidfilm/Siliziumsubstrat- Grenzfläche, aufgrund von Drift, der durch das elektrische Feld in dem Gateisolationsfilm verursacht wird, oder aufgrund thermischer Diffusion. Die Wasserstoffatome und die Deuterium­ atome, die an der Grenzfläche ankommen, reagieren mit der kombinierten Struktur von Si-Atomen und Wasserstoffatomen an der Grenzfläche, um Wasserstoffmoleküle und Wasserstoff-Deu­ teriummoleküle zu bilden.
Deuteriumatome können mit Wasserstoffatomen der Hydroxyl­ gruppen reagieren, die mit Siliziumatomen gebunden sind, um Wasserstoff-Deuteriummoleküle (HD) zu bilden.
Diese Wasserstoffmoleküle (H2) und Wasserstoff-Deuterium­ moleküle verflüchtigen sich als Gas, und die losen Bindungen von Siliziumatomen an der Siliziumoxidfilm/Siliziumsubstrat- Grenzfläche dienen, wie in Fig. 11 gezeigt, als Grenzflächen­ zustände, und die losen Bindungen der Siliziumatome in dem Siliziumoxidfilm dienen als feste Ladungen.
Die Bildung der festen Ladungen und Grenzflächenzuständen ver­ ursacht eine Schwellenwertspannungsänderung, eine Drainstrom­ beeinträchtigung, etc., was wiederum die Betriebsgeschwindig­ keit der Schaltung reduziert und zu einer Fehlfunktion der Schaltung führt. Deuteriumatome, die ein größeres, atomares Gewicht aufweisen als Wasserstoffatome, driften oder diffun­ dieren thermisch langsamer. Folglich brauchen die Deuterium­ atome in dem Siliziumnitridfilm länger, um die Siliziumoxid­ film/Siliziumsubstrat-Grenzfläche zu erreichen, als Wasser­ stoffatome in dem Siliziumnitridfilm. Als Ergebnis wird die hot Carrier-Widerstandsfähigkeit bei Spannung verbessert, um die Lebensdauer des MOSFETs zu verlängern.
Im folgenden wird ein Verfahren beschrieben, um einen Sili­ ziumoxidfilm zu bilden, der Deuterium enthält. Der Deuterium enthaltende Siliziumoxidfilm wird mit Wasser gebildet, das Deuterium enthält (D2O). Diese chemische Reaktion wird durch folgende Formel (7) ausgedrückt:
Si(s) + 2 D2O(g) → SiO2(s) + 2 D2(g) (7).
Für ein spezifisches Verfahren wird D2O (Deuteriumoxid) erwärmt, um Gas zu produzieren, und das Gas wird in einen Reaktionsofen aus einer Quarzröhre eingeführt; das Gas reagiert, wie durch Formel (7) gezeigt, um ein Silizium­ substrat zu oxidieren. Alternativ können ein Siliziumoxidfilm oder ON-Film, die durch herkömmliches Verfahren gebildet werden, einer Hitzebehandlung in einer Deuteriumatmosphäre unterzogen werden, so daß Deuterium darin eingebracht wird.
Die Fig. 12 bis 14 zeigen schematische Diagramme, die verwen­ det werden, um zu erklären, wie sich Deuteriumatome und Was­ serstoffatome in einem ON-Film verhalten, wenn eine Spannung angelegt wird. Die Fig. 12 bis 14 zeigen ein Beispiel, bei dem ein Siliziumnitridfilm durch ein herkömmliches Verfahren auf einem Siliziumoxidfilm gebildet ist, der Deuterium enthält.
Wie in Fig. 12 gezeigt, werden die in den Siliziumoxidfilm eingebrachten Deuteriumatome mit Sauerstoffatomen kombiniert, die mit Siliziumatomen gebunden sind, und Deuteriumatome terminieren lose Bindungen, was die Störstellendichte (Stör­ zentrumdichte) reduziert. Oder sie können sich an lose Bindungen von Siliziumatomen an der Siliziumoxidfilm/Silizium­ substrat-Grenzfläche anschließen und diese terminieren, was die Grenzflächenzustandsdichte reduziert.
Wenn eine Spannung angelegt wird, dringen heiße Ladungsträger (HOT) im Siliziumsubstrat, die durch das interne, elektrische Feld beschleunigt werden und eine Energie gewinnen, die größer ist als die Barriereenergie an der Siliziumoxidfilm/Si­ liziumsubstrat-Grenzfläche, durch die Grenzfläche hindurch in das Siliziumoxid ein, wie in Fig. 12 gezeigt.
Aufgrund der Energie der heißen Ladungsträger HOT werden die Bindungen von Deuteriumatomen der OD-Gruppen, die mit Siliziumatomen gebunden sind, aufgebrochen, und die losen Bindungen von Sauerstoffatomen dienen als feste Ladungen. Da die Bindungsenergie zwischen Deuteriumatomen und Sauerstoff­ atomen größer ist als zwischen Wasserstoffatomen und Sauer­ stoffatomen, sind die Deuteriumatome weniger anfällig für Dissoziation von Sauerstoffatomen, die durch die heißen Ladungsträger (hot carriers) verursacht wird.
Wie in Fig. 13 gezeigt, erreichen Deuteriumatome, die von den Bindungen freigegeben werden und Wasserstoffatome im Silizium­ nitridfilm die Siliziumoxidfilm/Siliziumsubstrat-Grenzfläche aufgrund von Drift, der durch das elektrische Feld in dem Gateisolationsfilm verursacht wird, oder aufgrund thermischer Diffusion. Die Wasserstoffatome und Deuteriumatome, die an der Grenzfläche ankommen, reagieren mit der kombinierten Struktur von Siliziumatomen und Wasserstoffatomen an der Grenzfläche, um Deuteriummoleküle und Wasserstoff-Deuteriummoleküle zu bilden.
Die Deuteriumatome können mit Wasserstoffatomen der Hydroxyl­ gruppen reagieren, die mit Siliziumatomen gebunden sind, um Wasserstoff-Deuteriummoleküle zu bilden.
Diese Wasserstoffmoleküle und Wasserstoffdeuteriummoleküle verflüchtigen sich als Gas, und die losen Bindungen von Siliziumatomen an der Siliziumoxidfilm/Siliziumsubstrat-Grenz­ fläche fungieren, wie in Fig. 14 gezeigt, als Grenzflächenzu­ stände, und die losen Bindungen von Siliziumatomen in dem Siliziumoxidfilm fungieren als feste Ladungen.
Die feste Ladungs- und Grenzflächenzustandsbildung verursacht eine Schwellenwertspannungsänderung, eine Drainstrombeein­ trächtigung etc., was die Betriebsgeschwindigkeit der Schal­ tung reduziert und eine Fehlfunktion der Schaltung hervorruft. Die Dissoziation (Zerfall) aufgrund der heißen Ladungsträger (hot carriers) ist weniger wahrscheinlich, da die Bindung zwischen Deuteriumatomen und Siliziumatomen stark ist. Als ein Ergebnis wird die hot carrier-Widerstandsfähigkeit bei Span­ nung verbessert, um die Lebensdauer des MOSFETs zu erhöhen.
Als nächstes wird ein Herstellungsverfahren des MOSFET 100 beschrieben, unter Bezugnahme auf die Fig. 15 bis 19, die Herstellungsverfahrensschritte in der Reihenfolge zeigen.
Wie in Fig. 15 gezeigt, wird zuerst ein Siliziumsubstrat 1 präpariert und die aktive Region durch den STI-Film 3 definiert. Dann werden die Kanalschicht 7 und die Kanal­ stoppschicht 2 durch Ionenimplantation gebildet.
Für die Kanalschicht 7 werden Bor, Bordifluoride (BF2), Indium (In) etc. in den N-Typ-MOSFET implantiert, und Phosphor (P), Arsen (As), Antimon (Sb) etc. in den P-Typ-MOSFET implan­ tiert.
Für die Kanalstoppschicht 2 wird die gleiche Verunreinigung wie die, die in die Kanalschicht 7 implantiert ist, mit einer höheren Implantierungsenergie implantiert.
Der Mehrschichtfilm mit dem Deuterium enthaltenden Silizium­ oxidfilm 111, dem Deuterium enthaltenden Siliziumnitridfilm 121, dem dotierten Polysiliziumfilm 13, der Barrieremetall­ schicht 14, dem Metallfilm 15 und dem Siliziumnitridfilm 18 wird selektiv auf der aktiven Region gebildet.
Bei der Bildung des Siliziumoxidfilms 111 und des Silizium­ nitridfilms 121 können die unter Verwendung der Formeln (3) bis (7) erklärten Verfahren angewendet werden, wobei natürlich die Filmdicke des Siliziumoxidfilms 111 und/oder des Silizium­ nitridfilms 121 angepaßt wird, korrespondierend zu den maxi­ malen an die individuellen Funktionsblöcke in der Halbleiter­ vorrichtung angelegten Spannungen.
Für den dotierten Polysiliziumfilm 13 wird mittels Ionenim­ plantation ein Dotierstoff, wie z. B. Bor, Phosphor, Stick­ stoff, etc. eingebracht. Bei diesem Prozeß degeneriert die Polysiliziumschicht derart, daß sie die elektrische Leit­ fähigkeit von Metall aufweist, wenn die Dosis mindestens 1 × 1015/cm2 oder größer ist.
Die Barrieremetallschicht 14 ist bereitgestellt, um zu verhin­ dern, daß ein Teil der Atome des Metallfilms 15 in benachbarte Filme diffundiert. In diesem Fall kann diese auch auf einer oberen Oberfläche des Metallfilms 15 gebildet sein.
Der Siliziumnitridfilm 18 wird mittels PECVD aufgebracht; dieser Film dient als ARC(Anti Reflection Coating)-Film zur Verhinderung einer Lichthofbildung (halation), so daß die Länge der Resistmaske nicht kürzer wird als die Layoutgate­ länge, aufgrund des von der darunterliegenden Schicht reflek­ tierten Lichts bei der Belichtung zur Gatemusterung. Fig. 15 zeigt die Struktur, die nach der Gatemusterung erhalten wird.
In dem in Fig. 16 gezeigten Prozeß erfolgt als nächstes eine Ionenimplantation von oben auf die gemusterte Gateelektrode, um Taschenschichten 5 und Erweiterungsschichten 6 in der Oberfläche des Siliziumsubstrats 1 in einer selbstausrich­ tenden Weise zu bilden.
Für die Erweiterungsschichten 6 werden z. B. P, As, Sb, Stick­ stoff (N), etc. in die N-Typ-MOSFETs implantiert, und es werden z. B. B, BF2, In etc. in die P-Typ-MOSFETs implantiert.
Für die Taschenschichten 5 werden B, BF2, In etc. in die N- Typ-MOSFETs implantiert, und P, As, Sb, N etc. werden in die P-Typ-MOSFETs implantiert.
Bei der Bildung der Taschenschichten 5 kann die Implantierung schräg auf das Substrat erfolgen, so daß sich die Taschen­ schichten 5 über die Enden der Erweiterungsschichten 6 erstrecken.
In dem in Fig. 17 gezeigten Prozeß wird als nächstes das gesamte Siliziumsubstrat 1 durch RTA in einer Atmosphäre aus Stickstoff oder Stickstoffoxid (NO) verarbeitet. Die Gate­ elektrode, der Siliziumnitridfilm 18 und die freigelegte Oberfläche des Siliziumsubstrats 1 werden folglich einer Nitridation oder Oxinitridation unterzogen, um einen Mantel­ isolationsfilm 161A zu bilden. Bei diesem Prozeß wird ein Siliziumnitridfilm oder Siliziumoxinitridfilm (beide sind oxidationswiderstandsfähige Filme) auf den Seiten des dotierten Polysiliziumfilms 13 gebildet, und ein Metall­ nitridfilm ist auf den Seiten des Metallfilms 15 gebildet.
In dem in Fig. 18 gezeigten Prozeß wird als nächstes das gesamte Siliziumsubstrat 1 mittels RTO (Rapid Thermal Oxi­ dation) verarbeitet, um den Mantelisolationsfilm 161A zu oxidieren, zur Bildung des Mantelisolationsfilms 161. Die Oxidation erfolgt derart, daß Fehler, die durch anisotropes Ätzen und Ionenimplantation in der Gateelektrode oder dem Siliziumsubstrat gebildet werden, in dem Oxidfilm aufgenommen und entfernt werden.
Der dotierte Polysiliziumfilm 13 wird nicht stark oxidiert, da der Oxidationswiderstandsfilm auf dessen Seiten verbleibt.
Ein Siliziumoxinitridfilm wird auf der freigelegten Oberfläche des Siliziumsubstrats 1 mittels RTA-Prozeß und RTO-Prozeß ge­ bildet, und zur gleichen Zeit werden die in den Erweiterungs­ schichten 6 und Taschenschichten 5 ionenimplantierten Dotier­ stoffe in Kristallgitteranordnungen koordiniert, um das Sili­ ziumsubstrat zu bilden und um aktiv zu werden.
In dem in Fig. 19 gezeigten Schritt wird als nächstes ein Iso­ lationsfilm gebildet, um die gesamte Oberfläche zu bedecken, und der Seitenwandisolationsfilm 17 ist durch anisotropes Ätzen gebildet, um mindestens die Seiten des Mantelisolations­ films 161 zu bedecken. Für den Isolationsfilm kann ein Sili­ ziumnitridfilm, ein Siliziumoxinitridfilm, ein Siliziumoxid­ film, TEOS (Tetrathylorthosilicat: Si (OC2H5)4)-Film, BPTEOS (Borphosphortetrathylorthosilicat)-Film oder ein Mehrschicht­ film davon verwendet werden.
Abschließend erfolgt auf den Seitenwandisolationsfilm 17 eine Ionenimplantation von oben, um die Haupt-Source/Drain-Schich­ ten 4 in der Oberfläche des Siliziumsubstrats 1 in einer selbstangleichenden Weise zu bilden, wodurch der MOSFET 100 vervollständigt wird, wie in Fig. 8 gezeigt.
Für die Haupt-Source/Drain-Schichten 4 werden z. B. P, As, Sb, N etc. in die N-Typ-MOSFETs implantiert, und es werden z. B. B, BF2, In, etc. in P-Typ-MOSFETs implantiert.
Anschließend kann die Struktur wie folgt verarbeitet werden:
Ionenimplantieren von Stickstoff, Germanium oder Argon in die Oberfläche der Haupt-Source/Drain-Schichten 4, um ein amorphes Silizium in der Oberfläche der Haupt-Source/Drain-Schichten 4 zu bilden, Bilden eines refraktären Metallfilms aus Kobalt, Titan etc. auf der gesamten Oberfläche und Anwenden einer Hochtemperaturbehandlung, um eine Silizidation durchzuführen, zur Bildung von Metallsilizid in dem Bereich, wo die freige­ legte Oberfläche des Siliziumsubstrats 1 und der refraktäre Metallfilm in Kontakt stehen. Die Bildung des Metallsilizids reduziert den Widerstand der Haupt-Source/Drain-Schichten 4, um die Betriebsgeschwindigkeit des MOSFETs 100 zu verbessern.
Wie oben beschrieben, sind die Deuteriumatome schwerer als Wasserstoffatome, so daß sie langsamer als Wasserstoffatome von dem Siliziumnitridfilm zu der Siliziumoxid/Siliziumsub­ strat-Grenzfläche driften oder diffundieren. Entsprechend verlangsamt das Vorhandensein von Deuterium in dem Silizium­ nitridfilm des ON-Films die Grenzflächenzustandsbildung, selbst wenn Spannung angelegt wird. Die Zuverlässigkeit des MOSFETs kann folglich verbessert werden.
Ferner ist die Bindungsenergie zwischen Deuteriumatomen und Siliziumatomen größer als zwischen Wasserstoffatomen und Sili­ ziumatomen, so daß die Deuteriumatome weniger anfällig sind für Dissoziation von Siliziumatomen aufgrund heißer Ladungs­ träger (hot carrier-induzierte Dissoziation). Das Vorhanden­ sein von Deuterium in dem Siliziumoxidfilm des ON-Films unterdrückt die hot carrier-induzierte Dissoziation bei einer Spannung, wodurch die hot carrier-Widerstandsfähigkeit bei Spannung verbessert wird. Dies verlängert die Lebenszeit des MOSFETs und verbessert die Zuverlässigkeit.
Während eine ON-Filmstruktur, bei der nur der Siliziumnitrid­ film oder nur der Siliziumoxidfilm Deuterium enthält, die Wirkung der Verbesserung der Zuverlässigkeit des MOSFETs verbessert, wie oben erklärt, stellt ein ON-Film, bei dem beide Filme Deuterium enthalten, wie der in Fig. 8 gezeigte MOSFET, eine verbesserte Wirkung bereit.
Obwohl das zweite, bevorzugte Ausführungsbeispiel eine Struktur zeigt, bei der ein ON-Film mit Deuterium als ein Gateisola­ tionsfilm verwendet wird, kann anstelle des Siliziumoxidfilms in dem ON-Film ein Siliziumoxinitridfilm (SiON) verwendet werden.
Chemische Reaktionen, die verwendet werden, um den Silizium­ oxinitridfilm zu bilden, der Deuterium enthält, sind durch die Formeln (8) bis (11) ausgedrückt:
2 ND3(g) + 2 Si(s) + O2(g) → 2 SiON(s) + 3 D2(g) (8),
2 ND3(g) + 2 Si(s) + 2 D2O(g) → 2 SiON(s) + 5 D2(g) (9),
2 NH3(g) + 2 Si(s) + 2 D2O(g) → 2 SiON(s) + 2 D2(g) + 3 H2(g) (10),
2 ND3(g) + 2 Si(s) + 2 H2O(g) → 2 SiON(s) + 3 D2(g) + 2 H2(g) (11).
Er kann gebildet werden, indem ein Gas in einen Reaktionsofen aus einer Quarzröhre eingeführt wird, das durch Erwärmen und Verdampfen von D2O oder verdampftem ND3 erzeugt wird, um ein Siliziumsubstrat zu oxidieren.
Ein Siliziumoxinitridfilm ist besser als ein Siliziumoxidfilm, da Stickstoffatome lose Bindungen von Siliziumatomen in dem Film terminieren. Da die Si-N-Bindungsenergie größer ist als die Si-H-Bindungsenergie, brechen die Bindungen aufgrund von heißen Ladungsträgern (hot carriers) weniger leicht auf. Fer­ ner verlangsamen die Stickstoffatome in dem Film das Driften oder die thermische Diffusion von Wasserstoffatomen, wodurch die hot carrier-Widerstandsfähigkeit verbessert wird.
Als ein herkömmliches Verfahren zur Bildung des Siliziumoxi­ nitridfilms wird ein Gas, das durch Verdünnung von NO oder N2O-Gas mit Sauerstoffgas erhalten wird, in einen Reaktions­ ofen eingeführt, der aus einer Quarzröhre gebildet ist, um ein Siliziumsubstrat zu oxidieren.
Ferner kann ein Mehrschichtfilm anstelle des ON-Films, der Deuterium enthält, verwendet werden, in dem ein Siliziumoxi­ nitridfilm, der Deuterium enthält, auf einem Siliziumoxidfilm, der Deuterium enthält, gebildet ist.
Im folgenden wird ein drittes, bevorzugtes Ausführungsbeispiel der Erfindung beschrieben, bei dem ein Mantelisolationsfilm, der Deuterium enthält, verwendet wird, um den Gateisolations­ film, die Gateelektrode und den Siliziumnitridfilm zu be­ decken.
Fig. 20 zeigt die Struktur eines MOSFETs 200 mit einem Mantel­ isolationsfilm 162, der Deuterium enthält. In Fig. 20 sind gleiche Komponenten des MOSFETs 100, die unter Bezugnahme auf Fig. 8 erklärt wurden, mit den gleichen Bezugszeichen versehen und werden nicht erneut beschrieben.
Wie in Fig. 20 gezeigt, enthält der MOSFET 200 einen Gateiso­ lationsfilm, bestehend aus einem Zweischichtfilm aus einem Si­ liziumoxidfilm 100, der Deuterium enthält, und einem Silizium­ nitridfilm 121, der Deuterium enthält, eine Gateelektrode be­ stehend aus einem Dreischichtfilm mit einem dotierten Polysi­ liziumfilm 13, einer Barrieremetallschicht 14 und einem Me­ tallfilm 15, die in dieser Reihenfolge auf dem Siliziumnitrid­ film 121 bereitgestellt sind, und einen Mantelisolationsfilm 162, der Deuterium enthält, und den Siliziumnitridfilm 18 bedeckt, der auf der Gateelektrode bereitgestellt ist.
Im folgenden wird ein Verfahren zur Herstellung des MOSFETs 200 beschrieben. Im Grunde ist das Verfahren das gleiche, wie bei dem Herstellungsverfahren für den MOSFET 100, das unter Bezugnahme auf die Fig. 15 bis 19 beschrieben wurde. Im fol­ genden wird nur der Schritt zur Bildung des Mantelisolations­ films 162 beschrieben, da der einzige Unterschied in der Bil­ dung des Mantelisolationsfilms 162 liegt.
Nach der Bildung der Taschenschichten 5 und Erweiterungs­ schichten 6, wie unter Bezugnahme auf Fig. 16 erklärt, wird der Mantelisolationsfilm 162 auf dem gesamten Siliziumsubstrat 1 gebildet, ähnlich wie der Mantelisolationsfilm 161A, wie in Fig. 17 gezeigt.
Die Hauptaufgabe der Bildung des Mantelisolationsfilms 162 liegt darin, die Ätzschäden zu reparieren, die bei dem Schritt des anisotropen Ätzens in der Siliziumsubstratoberfläche ge­ bildet werden.
Verfahren zur Bildung des Mantelisolationsfilms 162 umfassen zwei Verfahren:
A) Aufbringen eines Siliziumoxidfilms, eines TEOS-Oxidfilms (Tetraethylorthosilicate: Si(OC2H5)4) oder eines HDP(High Densitiy Plasma)-Oxidfilms mittels CVD und
B) Bil­ dung eines Oxidfilms durch thermische Behandlung in einer Oxi­ dationsatmosphäre.
Die zwei Verfahren werden nun beschrieben.
Eine chemische Reaktion, die verwendet wird, um den Silizum­ oxidfilm unter Verwendung von CVD zu bilden, ist durch Formel (12) gezeigt:
SiCl2D2(g) + 2 N2O(g) → SiO2 (s) + Nebenprodukte(g) (12).
Diese Reaktion ist dadurch gekennzeichnet, daß der Silizium­ oxidfilm mit einer LPCVD-Vorrichtung gebildet wird, unter Ver­ wendung eines SiCl2D2 als Sourcegas (Quellengas), anstelle von SiCl2H2 (DCS: Dichlorsilan). Folglich wird ein Teil der Deute­ riumatome, die in dem SiCl2D2 enthalten sind, während der Reak­ tion in den Siliziumoxidfilm übernommen. Ferner werden während der Reaktion Organosiliziumverbindungen gebildet, genauso wie ein Siliziumoxidfilm, die als Nebenprodukte gezeigt sind. Dies gilt auch für andere Reaktionen, die durch unten genannte For­ meln beschrieben sind.
Für ein Verfahren zur Bildung von SiCl2D2 kann er unter Verwen­ dung der chemischen Reaktion gebildet werden, die durch die Formel (13) ausgedrückt wird:
Si(s) + 2 DCl(g) → SiCl2D2 (13).
Eine chemische Reaktion, die verwendet wird, um den Silizium­ oxidfilm unter Verwendung von CVD zu bilden, ist durch die Formel (14) gezeigt:
Si(OC2D5)4(l) → SiO2(s) + Nebenprodukte(g) (14).
Diese Reaktion ist dadurch gekennzeichnet, daß der Silizium­ oxidfilm mit einem LPCVD-Gerät gebildet wird, unter Verwendung von Deuterium TEOS als Sourcegas (im folgenden auch als Quel­ lengas bezeichnet), bei dem Wasserstoff in TEOS durch Deute­ rium ersetzt wurde. Folglich wird ein Teil der Deuteriumatome, die in dem Deuterium TEOS enthalten sind, in den Siliziumoxid­ film während der Reaktion übernommen.
Als Beispiel für ein Verfahren zur Bildung des Deuterium TEOS kann es unter Verwendung der chemischen Reaktion gebildet wer­ den, die durch die Formel (15) ausgedrückt wird:
SiCl4(g) + 4 C2D5OD(g) → Si(OCD5)4(l) + 4 DCl(g) (15).
Eine chemische Reaktion, die verwendet wird, um einen HDP-Si­ liziumoxidfilm zu bilden unter Verwendung von CVD, wird durch die Formel (16) ausgedrückt:
Si(OC2D5)4(l) + O2(g) → SiO2(s) + Nebenprodukte(g) (16).
Diese Reaktion ist dadurch gekennzeichnet, daß der Silizium­ oxidfilm mit einem PECVD-Gerät gebildet wird, unter Verwendung von Deuterium TEOS als Quellengas, indem Wasserstoff in TEOS durch Deuterium ersetzt ist.
Bei dem PECVD-Verfahren wird eine Spannung (Hochfrequenzspan­ nung) zwischen den Elektroden angelegt, bei einem geringen Druck in einer Reaktionskammer, um ein Plasma zu erzeugen, und um die CVD-Reaktion mit dem Plasma durchzuführen. Das Vorhan­ densein von Plasma bringt das TEOS dazu, direkt mit Sauerstoff zu reagieren, um einen hochdichten Siliziumoxidfilm zu bilden.
Der HDP-Siliziumoxidfilm kann ebenfalls unter Verwendung der Reaktionen gebildet werden, die durch die Gleichungen (17) und (18) ausgedrückt sind:
SiD4(g) + 2 N2O(g) → SiO2(s) + 2 D2 + 2 N2 (17),
SiD4(g) + O2(g) → SiO2(s) + 2 D2 (18).
Diese Reaktionen sind dadurch gekennzeichnet, daß der Sili­ ziumoxidfilm durch eine PECVD-Vorrichtung gebildet wird, unter Verwendung von Deuteriumsilan (SiD4) als Quellengas, bei dem Wasserstoff in SiH4(Silan) durch Deuterium ersetzt ist. Ein Teil der in dem Deuteriumsilan enthaltenen Deuteriumatome wird während der Reaktion in den Siliziumoxidfilm aufgenommen.
Zuerst wird das gesamte Siliziumsubstrat 1 mittels RTA in einer Atmosphäre aus Stickstoff verarbeitet, um die Ätzschäden zu reparieren, die durch anisotropes Ätzen während der Bildung der Gateelektrode erzeugt werden. Während dieses Prozesses werden die freigelegte Oberfläche des Siliziumsubstrats 1 und die Seiten der Gateelektrode ebenfalls einer Nitridation un­ terzogen.
Da der dotierte Polysiliziumfilm 13 der Gateelektrode leicht oxidiert, wird die Nitridation auf seine Seitenfläche angewen­ det, um Oxidation zu unterdrücken. Als nächstes erfolgt eine thermische Behandlung in einer Oxidationsatmosphäre, z. B. um die freigelegte Oberfläche des Siliziumsubstrats 1 zu oxi­ dieren zur Bildung eines Siliziumoxidfilms. Bei diesem Prozeß wird die Ätzbeschädigung in den Siliziumoxidfilm aufgenommen und entfernt. Da die Oxidation auf das Siliziumsubstrat 1 an­ gewendet wird, deren Oberfläche in einem vorherigen Schritt einer Nitridation unterzogen wurde, enthält der Siliziumoxid­ film Stickstoffatome.
Die Oxidationsatmosphäre kann z. B. eine D2O-Atmosphäre sein. Die Oxidationsreaktion in diesem Fall wird durch die Formel (19) ausgedrückt:
Si(s) + 2 D2O(g) → SiO2(s) + 2 D2(g) (19).
Ein Siliziumoxinitridfilm, der Deuteriumatome enthält, kann anstelle des Siliziumoxidfilms gebildet werden. In diesem Fall kann die Bildung unter Verwendung der Reaktionen erfolgen, die durch die Formeln (8) bis (11) ausgedrückt sind.
Es ist überflüssig zu erwähnen, daß ein Gateisolationsfilm, bestehend aus einem Zweischichtfilm aus Deuterium enthaltendem Siliziumoxidfilm und Deuterium enthaltendem Siliziumoxinitrid­ film, oder ein Gateisolationsfilm,bestehend aus einem Zwei­ schichtfilm aus Deuterium enthaltendem Siliziumoxinitridfilm und Deuterium enthaltendem Siliziumnitridfilm, wie bei dem ersten bevorzugten Ausführungsbeispiel erklärt, verwendet werden können anstelle des Gateisolationsfilms, der aus dem Zweischichtfilm aufgebaut ist, bestehend aus Deuterium enthal­ tendem Siliziumoxidfilm 111 und Deuterium enthaltendem Sili­ ziumnitridfilm 121.
Die Bildung des Siliziumnitridfilms kann unter Verwendung der chemischen Reaktionen erreicht werden, die durch die Formeln (20) und (21) ausgedrückt werden, anstelle der Formeln (1) und (2):
3 SiO2(s) + 4 N*(g) → Si3N4(s) + 3 O2(g) (20),
2 SiO2(s) + 2 N*(g) → 2 SiON(s) (21).
Bei dem durch Formel (20) gezeigten Verfahren wird ein Sili­ ziumoxidfilm auf der Oberfläche eines Halbleitersubstrats gebildet und eine Nitridation mit Stickstoffatomradikalen (N*) auf die Oberfläche des Siliziumoxidfilms angewendet, um einen ON-Film, bestehend aus einem Zweischichtfilm aus Si3N4/SiO2 zu bilden. Mit Formel (21) wird ein Zweischichtfilm aus SiON/SiO2 gebildet.
Bei jedem der Deuterium enthaltenden Siliziumoxidfilme, die durch die oben beschriebenen Verfahren gebildet werden, schließen sich die Deuteriumatome im Film an die losen Bin­ dungen von Siliziumatomen in dem Film an und terminieren diese, oder sie schließen sich an lose Bindungen von Sili­ ziumatomen an der Siliziumoxidfilm/Siliziumsubstrat-Grenz­ fläche an und terminieren diese losen Bindungen, was eine Reduzierung der Störstellendichte und Grenzflächenzustands­ dichte zur Folge hat.
Die Verwendung des Deuterium enthaltenden Siliziumoxidfilms, der lose Bindungen reduzieren kann, ist deshalb wünschenswert, da der Gateisolationsfilm nicht beeinträchtigt wird, da der Mantelisolationsfilm 162 teilweise benachbart zum Gateisola­ tionsfilm ist.
In den MOSFETS 100 und 200, wie in Fig. 8 und in Fig. 20 ge­ zeigt, ist der Gateisolationsfilm, also der Deuterium enthal­ tende Siliziumoxidfilm 111 und der Deuterium enthaltende Sili­ ziumnitridfilm 121, korrespondierend zur gemusterten Form der Gateelektrode, gemustert gebildet, und die Mantelisolations­ filme 161 und 162 sind mit den Seiten des Gateisolationsfilms in Kontakt. Die Struktur kann jedoch auch wie bei dem MOSFET 300, wie in Fig. 21 gezeigt, gebildet sein.
Bei dem in Fig. 21 gezeigten MOSFET 300 erstrecken sich der Siliziumoxidfilm 111, der Deuterium enthält, und der Silizium­ nitridfilm 121, der Deuterium enthält, ebenfalls unter dem Seitenwandisolationsfilm 17, und der Mantelisolationsfilm 162 erstreckt sich zwischen dem Seitenwandisolationsfilm 17 und dem Siliziumnitridfilm 121.
Bei dieser Struktur sind der Mantelisolationsfilm 162 und der Gateisolationsfilm in einem großen Bereich miteinander in Kon­ takt, so daß der Mantelisolationsfilm 162, der aus dem Sili­ ziumoxidfilm gebildet ist, das Deuterium enthält, wünschens­ werter ist, da der Gateisolationsfilm nicht beeinträchtigt wird.
Obwohl Fig. 21 eine Struktur zeigt, bei der ein anisotropes Ätzen der Gateelektrode auf dem Siliziumnitridfilm 121 ge­ stoppt wird, wird der Siliziumnitridfilm 121 eigentlich überätzt.
Die oben beschriebenen ersten bis dritten, bevorzugten Ausfüh­ rungsbeispiele der Erfindung haben Anwendungen der Erfindung für MOSFETs gezeigt. Die Erfindung kann jedoch ebenfalls an­ gewendet werden für EEPROMs (Electrically Erasable Programm­ able Read Only Memories), LDMOSFETs (Lateral Diffusion MOSFETs) und DTMOSFETs (Dynamic Threshold MOSFETs).
Obwohl die oben beschriebenen ersten bis dritten, bevorzugten Ausführungsbeispiele in erster Linie Strukturen erklären, die einen ON-Film als Gateisolationsfilm verwenden, kann ebenso ein ONO(Oxid-Nitrid-Oxid)-Film, ein SiO2/SiON-Film, ein SiO2/SiON/SiO2-Film, und ein SiN/SiON-Film verwendet werden, wobei ihre Filmdicken für individuelle Funktionsblöcke ange­ paßt werden können, oder es kann Deuterium in den Filmen ent­ halten sein.
Obwohl ein Siliziumoxidfilm, der Deuterium enthält, oder ein Siliziumoxinitridfilm, der Deuterium enthält, als Beispiele für den Mantelisolationsfilm 162 in dem dritten bevorzugten Ausführungsbeispiel beschrieben wurden, können die Effekte des dritten bevorzugten Ausführungsbeispiels auch mit Strukturen erhalten werden, bei denen der Mantelisolationsfilm 162 aus einem Mehrschichtfilm besteht, aus einem ONO-Film, SiO2/SiON- Film, SiO2/SiON/SiO2-Film, SiON/SiN-Film, etc., wobei in jeder der Schichten Deuterium enthalten sein kann.
Obwohl das zweite bevorzugte Ausführungsbeispiel Strukturen zeigt, die einen Deuterium enthaltenden ON-Film als Gateisola­ tionsfilm verwenden, können die Funktionen und Wirkungen der Halbleitervorrichtung gemäß dem zweiten bevorzugten Ausfüh­ rungsbeispiel auch erhalten werden, wenn der Siliziumnitrid­ film des ON-Films eine reduzierte Menge an Wasserstoffatomen enthält.
Bei der chemischen Reaktion, ausgedrückt durch Formel (1), die unter Bezugnahme auf Fig. 48 erklärt w 29290 00070 552 001000280000000200012000285912917900040 0002010115489 00004 29171urde, wird der Anteil von Wasserstoffatomen in dem Siliziumnitridfilm größer mit der Zunahme des Partialdrucks von Ammonium in dem Quellengas.
Entsprechend kann der Anteil an Wasserstoffatomen reduziert werden, indem der Siliziumnitridfilm, unter Verwendung der chemischen Reaktion, die durch Formel (2) ausgedrückt ist, ge­ bildet wird.
Das Reduzieren des Wasserstoffatomanteils reduziert die Menge an Grenzflächenzuständen und festen Ladungen, die aufgrund von Drift oder thermischer Diffusion von Wasserstoffatomen in dem ON-Film gebildet werden, wodurch die hot carrier-Widerstands­ fähigkeit verbessert wird.
Im folgenden wird unter Bezugnahme auf die Fig. 22 bis 32 ein fünftes, bevorzugtes Ausführungsbeispiel der Erfindung be­ schrieben.
Fig. 22 zeigt ein Diagramm des charakteristischen Teils einer Halbleitervorrichtung gemäß dem fünften bevorzugten Ausfüh­ rungsbeispiel. Wie in Fig. 22 gezeigt, ist ein STI-Film 50 in der Oberfläche eines Siliziumsubstrats 51 gebildet. An den oberen Rändern des STI-Films 50 bildet ein Innenwandoxidfilm 58 leicht angehobene Ränder auf der Hauptfläche des Silizium­ substrats 51, und ein Rand steht in Gatebreitenrichtung einer MOSFET-Gateelektrode 64 in Eingriff mit dem Rand des Innen­ wandoxidfilms 58.
Der STI-Film 50 enthält einen Graben 57, der in der Oberfläche des Siliziumsubstrats 51 gebildet ist, einen Innenwandoxidfilm 58, der auf seinen Innenwänden gebildet ist, und einen vergra­ benen Isolationsfilm 61, der in dem Graben 57 vergraben ist. Fig. 22 zeigt eine Querschnittsansicht in Breitenrichtung der Gateelektrode 64, wo ein Gateisolationsfilm 63 zwischen der Gateelektrode 64 und dem Siliziumsubstrat 51 gebildet ist.
Der derart aufgebaute STI-Film 50 ist dadurch gekennzeichnet, daß der Innenwandoxidfilm 58 und der vergrabene Isolationsfilm 61 Deuterium enthalten.
Im folgenden wird unter Bezugnahme auf die Fig. 23 bis 30, die Herstellungsschritte in der Reihenfolge zeigen, ein Verfahren zur Bildung des STI-Films 50 beschrieben.
Bei dem in Fig. 23 gezeigten Prozess wird zuerst das Siliziumsubstrat 51 vorbereitet und ein Siliziumoxidfilm 52, ein Polysiliziumfilm (oder amorpher Siliziumfilm) 53 und ein Siliziumnitridfilm 54 in dieser Reihenfolge auf das Siliziumsubstrat 51 aufgebracht.
Der Siliziumoxidfilm 52 ist ein Film zur Ermöglichung von Teiloxidation des Innenwandoxidfilms 58, und der Polysiliziumfilm 53 ist ein Film zur Linderung von Spannung, die um den Vogelschnäbeln des Siliziumoxidfilms herum auftreten, die durch nachfolgende Verarbeitung gebildet werden.
Bei dem in Fig. 24 gezeigten Schritt wird der Siliziumnitridfilm 54 gemustert, indem eine Resistmaske 55 verwendet wird, die durch einen Transferprozeß gebildet wird, um eine Öffnung OP zu bilden, die den Polysiliziumfilm 53 erreicht. Das Öffnungsmuster der Resistmaske 55 ist korrespondierend zu dem Muster des Grabens, der in dem Siliziumsubstrat 51 gebildet ist.
Nach Entfernen der Resistmaske 55 wird als nächstes, wie in Fig. 25 gezeigt, das Siliziumsubstrat 51 anisotrop geätzt, indem der Siliziumnitridfilm 54 als Hartmaske verwendet wird, um den Graben 57 zu bilden. Bei diesem Schritt setzt die Öffnung des Grabens 57 die Öffnung 56b in dem Siliziumoxid 52 und die Öffnung 56a in dem Polysiliziumfilm 53 fort.
Als nächstes wird, wie in Fig. 26 gezeigt, eine Oxidation oder Oxinitridation für die Innenwand des Grabens 57 durchgeführt, um den Innenwandoxidfilm 58 aus Siliziumoxidfilm oder Siliziumoxinitridfilm zu bilden.
Der Innenwandoxidfilm 58 kann gebildet werden, indem die che­ mischen Reaktionen verwendet werden, die durch die Formeln (7) bis (12), (14), (16) bis (19) ausgedrückt sind; der Silizium­ oxidfilm oder Siliziumoxinitridfilm, der durch diese chemi­ schen Reaktionen erhalten wird, enthält Deuterium.
Wie in Fig. 26 gezeigt, ist der Innenwandoxidfilm 58 nicht nur auf der Innenwand des Grabens 57 (vgl. Fig. 25) gebildet, sondern auch an der Öffnung 56b des Siliziumoxidfilms 52 (vgl. Fig. 25) und an der Öffnung 56a des Polysiliziumfilms 53 (vgl. Fig. 25); speziell wird die Oxidation an der Öffnung 56b des Siliziumoxidfilms 52 ermöglicht, um Vogelschnäbel ("bird beaks") 59 mit einer zunehmenden Dicke zu bilden. In Fig. 26 ist ein Teil 60 gezeigt, der durch den Vogelschnabel 59 verdickt ist.
Obwohl nicht gezeigt, kann ein Siliziumnitridfilm, der Deu­ terium enthält, bereitgestellt werden, um den Innenwand­ oxidfilm 58 zu bedecken. Der Siliziumnitridfilm kann gebildet werden, indem die chemischen Reaktionen verwendet werden, die durch die Formeln (3) bis (6) ausgedrückt sind.
Wie in Fig. 27 gezeigt, wird als nächstes der Graben 57 mit dem vergrabenen Isolationsfilm 61 gefüllt, der z. B. aus einem Siliziumoxidfilm, einem Siliziumoxinitridfilm, einem TEOS- Film, einem HDP-Siliziumoxidfilm etc. aufgebaut ist.
Der vergrabene Isolationsfilm 61 kann gebildet werden, indem die chemischen Reaktionen verwendet werden, die durch die Formeln (7) bis (12), (14), (16) bis (19) ausgedrückt sind; die Isolationsfilme, die durch diese chemischen Reaktionen erhalten werden, enthalten Deuterium.
Als nächstes erfolgt eine thermische Verarbeitung in einer Atmosphäre aus Deuterium, Argon oder Stickstoff. Diese ther­ mische Verarbeitung wird durchgeführt, um den vergrabenen Isolationsfilm 61 zu verdichten und Spannungen um den STI-Film 50 abzubauen (zu lindern), indem ein zähflüssiger Isolations­ film 61 verwendet wird.
Ein Isolationsfilm, der Deuterium enthält, ist wirkungsvoll zur Reduzierung von Spannungen, da er um so weicher wird, je mehr Menge an Deuterium enthalten ist.
Da Deuteriumatome in dem Isolationsfilm sich mit den Silizium­ atomen stärker binden als Wasserstoffatome, verflüchtigt sich nur eine geringe Menge von Deuteriumatomen, selbst bei einer thermischen Verarbeitung bei hohen Temperaturen von ungefähr 800°C bis 1200°C. Die Verflüchtigung von Deuteriumatomen kann weiter unterdrückt werden, indem der thermische Prozeß in einer Deuteriumatmosphäre oder in einer Niedertemperatur-Hoch­ druckatmosphäre durchgeführt wird.
Wie in Fig. 28 gezeigt, erfolgt als nächstes eine Planarisie­ rung der oberen Oberfläche des vergrabenen Isolationsfilms 61 mittels CMP (chemisch-mechanisches Polieren), unter Verwendung des Siliziumnitridfilms 54 als Stopper.
Wie in Fig. 29 gezeigt, werden der Siliziumnitridfilm 54 und der Polysiliziumfilm 53 mittels Ätzen entfernt. Bei diesem Schritt verbleibt ein unerwünschter Teil des vergrabenen Isolationsfilms 61 in dem Teil, der von dem Siliziumnitridfilm 54 und dem Polysiliziumfilm 53 umgeben war.
Wie in Fig. 30 gezeigt, wird der unerwünschte Teil des ver­ grabenen Isolationsfilms 61 weggeätzt, um den STI-Film 50 zu bilden. Bei diesem Prozeß werden der Siliziumoxidfilm 52 und ein Teil des Innenwandoxidfilms 58 um den unerwünschten Teil des vergrabenen Isolationsfilms 61 herum ebenfalls entfernt, und die Ränder des Innenwandoxidfilms 58, die durch die Vogel­ schnäbel 59 verdickt sind, verbleiben als runde Vorsprünge auf den oberen Rändern des vergrabenen Isolationsfilms 61.
Abschließend wird der Gateisolationsfilm 63 auf dem Silizium­ substrat 51 gebildet, und die Gateelektrode 64 wird auf dem Gateisolationsfilm 63, um die in Fig. 22 gezeigte Struktur zu erhalten.
Fig. 31 zeigt eine Vergrößerung der Struktur um einen oberen Rand des STI-Films 50 aus Fig. 22 herum. Wie in Fig. 31 ge­ zeigt, wird in dem STI-Film 50, mit dem die Gateelektrode 64 in Eingriff steht, wenn Grenzflächenzustände und Störstellen z. B. durch heiße Ladungsträger (hot carriers) an der Grenz­ fläche zwischen dem Innenwandoxidfilm 58 und dem Silizium­ substrat 51 gebildet werden, die Stromtreibbarkeit des MOSFET mit der Gateelektrode 64 reduziert, wie im Falle eines Gate­ isolationsfilms.
Wenn jedoch Deuterium in dem Innenwandoxidfilm 58 des STI- Films 50 enthalten ist, terminiert das Deuterium lose Bin­ dungen in dem Innenwandoxidfilm 58, wodurch die hot carrier- Widerstandsfähigkeit verbessert und folglich die Zuver­ lässigkeit erhöht werden.
Die Verwendung des STI-Films 50 mit dem vergrabenen Isola­ tionsfilm 61, der Deuterium enthält, verhindert, daß Deuterium in dem Innenwandoxidfilm 58 sich in einer nachfolgenden, thermischen Verarbeitung verflüchtigt.
Es ist überflüssig zu erwähnen, daß der STI-Film 50 verwendet werden kann, um eine aktive Region zu definieren, wo ein MOSFET mit einem Mehrschichtgateisolationsfilm gebildet werden kann, der Deuteriumatome enthält, wie bei dem ersten bis dritten bevorzugten Ausführungsbeispiel erklärt.
In der oben beschriebenen Struktur werden der Siliziumoxidfilm 52 und der Polysiliziumfilm 53 in dem in Fig. 23 gezeigten Prozeß auf dem Siliziumsubstrat 51 gebildet. Der Polysilizium­ film 53 ist eine Verbundkomponente, die notwendig ist, damit der Innenwandoxidfilm 58 als Ränder zurückbleibt, die durch Vogelschnäbel 59 an den oberen Rändern des vergrabenen Isola­ tionsfilms 61 verdickt und angehoben sind, bei dem Prozeß des Wegätzens des unerwünschten Teils des vergrabenen Isolations­ films 61, bei dem unter Bezugnahme auf Fig. 30 erklärten Schritt.
Fig. 32 zeigt eine Darstellung des STI-Films 50, der ohne Bildung des Polysiliziumfilms 53 gebildet ist, wobei der Innenwandoxidfilm 58 an den oberen Rändern des vergrabenen Isolationsfilms 61 einen Zahnbereich DP aufweist.
Dies ergibt sich aus der Tatsache, daß der Innenwandoxidfilm 58 um den unerwünschten Teil des vergrabenen Isolationsfilms 61 tiefer gebildet wurde (vgl. Fig. 29), aufgrund des Fehlens des Polysiliziums 53, und der Innenwandoxidfilm 58 übermäßig weggeätzt wurde.
Die Bildung des Zahnbereich DP an den oberen Rändern des Innenwandoxidfilms 58 ist aus folgendem Grund unerwünscht. Der Rand in Gatebreitenrichtung der Gateelektrode 64, der gebildet ist, um mit diesem Teil in Eingriff zu stehen, ist ebenfalls verzahnt, und das elektrische Feld konzentriert sich dann auf diesen Teil, was zur Folge hat, daß sich der MOSFET bei einer niedrigeren Spannung als der vorgesehenen Schwellenwertspan­ nung einschaltet (Reverse Narrow Channel-Effect). Der Poly­ siliziumfilm 53 dient dazu, diesen Effekt zu vermeiden.
Als nächstes wird unter Bezugnahme auf die Fig. 33 bis 42 ein sechstes, bevorzugtes Ausführungsbeispiel der Erfindung be­ schrieben.
Fig. 33 zeigt eine Querschnittsansicht der Struktur eines SOI- Subtrats SB1 gemäß dem sechsten, bevorzugten Ausführungsbei­ spiel.
Das SOI-Substrat SB1 enthält einen vergrabenen Isolationsfilm BX1 als BOX(Buried Oxide)-Film und eine SOI-Schicht 74, die auf dem Siliziumsubstrat 81 mehrgeschichtet ist. Diese Struk­ tur ist dadurch gekennzeichnet, daß Deuterium in dem vergrabe­ nen Isolationsfilm BX1 enthalten ist, sowie an den Grenzflä­ chen zwischen dem vergrabenen Isolationsfilm BX1 und benach­ barten Schichten.
Im folgenden wird unter Bezugnahme auf die Fig. 34 bis 37, die Prozeßschritte der Reihe nach zeigen, ein Herstellungsverfah­ ren des SOI-Substrats SB1 beschrieben.
Wie in Fig. 34 gezeigt, wird zuerst ein Siliziumsubstrat 71 präpariert und dessen Hauptoberfläche gereinigt. Der Silizium­ oxidfilm 72, der Deuterium enthält, wird dann gebildet, indem z. B. die Reaktion verwendet wird, die durch Formel (7) ausge­ drückt ist.
Wie in Fig. 35 gezeigt, werden als nächstes Wasserstoffionen oder Deuteriumionen von oben in den Siliziumoxidfilm 72 im­ plantiert, um eine implantierte Schicht 73 zu bilden. Die Dosis liegt etwa bei 1 × 1016 bis 1 × 1017/cm2. Die Implantierungs­ energie wird festgelegt, so daß die Summe der Filmdicke des Siliziumoxidfilms 72 und die des Teils, der die SOI-Schicht 74 später bildet, ungefähr mit der Spitzenposition der implan­ tierten Ionenkonzentrationsverteilung korrespondiert. In Fig. 35 ist die Region, wo die Konzentration von Wasserstoff oder Deuteriumatomen die Spitze (Peak) erreicht, als implantierte Schicht 73 gezeigt.
Die Bindung zwischen Siliziumatomen und Deuteriumatomen ist stärker als zwischen Siliziumatomen und Wasserstoffatomen. Folglich ist das Implantieren von Deuteriumionen wünschens­ werter, um die Separation des Substrats im Substratsepara­ tionsprozeß zu ermöglichen, wie später unter Bezugnahme auf Fig. 37 gezeigt.
Wie in Fig. 36 gezeigt, wird als nächstes das Siliziumsubstrat 81 präpariert und dessen Hauptoberfläche gereinigt und dann der Siliziumoxidfilm 82 gebildet. Wie in Fig. 36 gezeigt, werden dann das Siliziumsubstrat 81 und das Siliziumsubstrat 71 bei Raumtemperatur kombiniert, so daß der Siliziumoxidfilm 82 in der Hauptoberfläche des Siliziumsubstrats 81 und der Siliziumoxidfilm 72 in der Hauptoberfläche des Siliziumsub­ strats 71 aneinander angrenzen.
Wie in Fig. 37 gezeigt, wird als nächstes zweimal eine Wärme­ behandlung für die Siliziumsubstrate 71 und 81 durchgeführt, die miteinander verbunden sind.
Der erste thermische Prozeß wird bei 400°C bis 600°C durch­ geführt, wo das Siliziumsubstrat 71 und die implantierte Schicht 73 von der gebundenen Struktur der Siliziumsubstrate 71 und 81 entlang der implantierten Schicht 73, die Wasser­ stoff oder Deuterium enthält, separiert werden.
Die implantierte Schicht 73 wird amorphes Silizium, da Wasser­ stoffatome oder Deuteriumatome stark darin implantiert sind, und lose Bindungen von Siliziumatomen werden durch Wasser­ stoffatome oder Deuteriumatome terminiert. Andererseits ist die Bindung zwischen Siliziumatomen an der Grenzfläche der implantierten Schicht 73 und der SOI-Schicht 74 schwach. Folglich wird die Struktur entlang der implantierten Schicht 73 separiert.
Als ein Ergebnis verbleibt die Einzelkristallsiliziumschicht auf der oberen Oberfläche der implantierten Schicht 73 über der Hauptfläche des Siliziumsubstrats 81 als die SOI-Schicht 74, und die Siliziumoxidfilme 72 und 82 bilden den vergrabenen Isolationsfilm BX1, wodurch das SOI-Substrat SB1 gebildet ist.
Der zweite thermische Prozeß wird bei einer Temperatur von etwas 1100°C durchgeführt, um die chemischen Bindungen in dem SOI-Substrat SB1 zu stärken.
Die Oberfläche des SOI-Substrats SB1 weist unmittelbar nach dem zweiten thermischen Prozeß eine Mikroaufrauhung von etwa 10 nm auf. Entsprechend wird das Substrat poliert, um die Mikroaufrauhung bis auf 0,15 nm oder weniger zu reduzieren, um das unter Bezugnahme auf Fig. 33 erklärte SOI-Substrat SB1 zu komplettieren.
Wie oben erklärt, verwendet das SOI-Substrat gemäß dem sechsten, bevorzugten Ausführungsbeispiel der Erfindung das SOI-Substrat SB1, das Deuterium in dem vergrabenen Isola­ tionsfilm BX1 und an den Grenzflächen zwischen dem vergrabenen Isolationsfilm BX1 und benachbarten Schichten enthält. Da die Bindungsenergie zwischen Siliziumatomen und Deuterium in dem vergrabenen Isolationsfilm BX1 größer ist als die Bindungs­ energie zwischen Siliziumatomen und Wasserstoffatomen, ist es weniger wahrscheinlich, daß sich Grenzflächenzustände und feste Zustände bilden. Dies verbessert die Zuverlässigkeit der Halbleitervorrichtung, die auf dem SOI-Substrat SB1 gebildet wird.
Der Siliziumoxidfilm 82 ist nicht wesentlich, und es ist nicht von Bedeutung, ob Deuterium in dem Siliziumoxidfilm 82 ent­ halten ist. Die Funktionen und Wirkungen der Erfindung können so lange erhalten werden, solange der Siliziumoxidfilm 72 benachbart zu der SOI-Schicht 74 Deuterium enthält.
Im folgenden werden unter Bezugnahme auf die Fig. 38 bis 42 Strukturen und modifizierte Beispiele dieses bevorzugten Ausführungsbeispiels beschrieben.
In dem in Fig. 38 gezeigten SOI-Substrat SB2 bindet sich der Siliziumoxinitridfilm (SiON) 72A an die SOI-Schicht 74, um einen vergrabenen Isolationsfilm BX2 zu bilden. Im übrigen ist die Struktur die gleiche, wie bei dem in Fig. 33 gezeigten SOI- Substrat SB1.
In dem in Fig. 39 gezeigten SOI-Substrat SB3 bindet sich der Siliziumoxinitridfilm 72A an die SOI-Schicht 74, und ein Siliziumnitridfilm 82A ist unter dem Siliziumoxinitridfilm 72A bereitgestellt, um einen vergrabenen Isolationsfilm BX3 zu bilden. Im übrigen ist die Struktur die gleiche, wie die des in Fig. 33 gezeigten SOI-Substrats SB1.
Bei dem in Fig. 40 gezeigten SOI-Substrat SB4 bindet sich der Siliziumoxinitridfilm 72A an die SOI-Schicht 74, und ein Siliziumoxinitridfilm 82B ist unter dem Siliziumoxinitridfilm 72A bereitgestellt, um einen vergrabenen Isolationsfilm BX4 zu bilden. Im übrigen ist die Struktur die gleiche wie die des in Fig. 33 gezeigten SOI-Substrats SB1.
Bei dem in Fig. 41 gezeigten SOT-Substrat SB5 ist der Sili­ ziumoxinitridfilm 82A unter dem Siliziumoxidfilm 72 bereit­ gestellt, benachbart zu der SOI-Schicht 74, um einen vergra­ benen Isolationsfilm BX5 zu bilden. Im übrigen ist die Struk­ tur die gleiche, wie die des in Fig. 33 gezeigten SOI-Substrats SB1.
Bei dem in Fig. 42 gezeigten SOI-Substrat SB6 ist der Sili­ ziumnitridfilm 82B unter dem Siliziumoxidfilm 72 benachbart zu der SOI-Schicht 74 bereitgestellt, um einen vergrabenen Isola­ tionsfilm BX6 zu bilden. Im übrigen ist die Struktur die gleiche, wie die des in Fig. 33 gezeigten SOI-Substrats SB1.
Die oben beschriebenen SOI-Substrate SB2 bis SB6 haben an­ stelle des vergrabenen Isolationsfilms BX einen Mehrschicht­ film aus Siliziumoxinitridfilm und Siliziumoxidfilm, einen Mehrschichtfilm aus Siliziumoxinitridfilmen, einen Mehr­ schichtfilm aus Siliziumoxinitridfilm und Siliziumnitridfilm, oder einen Mehrschichtfilm aus Siliziumoxidfilm und Silizium­ nitridfilm. Diese Mehrschichtfilme können gebildet werden, indem chemische Reaktionen verwendet werden, die durch die Formeln (1) bis (12), (14), (16) bis (19) ausgedrückt sind.
In den in den Fig. 38 bis 40 gezeigten Strukturen, bei denen die SOI-Schicht 74 und der Siliziumoxinitridfilm 72A mitein­ ander in Kontakt stehen, terminieren Stickstoffatome in dem Siliziumoxinitridfilm 72A lose Bindungen von Silizium, die an der Grenzfläche zwischen der SOI-Schicht 74 und dem Silizium­ oxinitridfilm 72A vorhanden sind, um Grenzflächenzustände zu reduzieren, was den Verluststrom im AUS-Zustand des MOSFET reduziert.
Wie bereits erwähnt, wird eine reduzierte Menge an thermischer Spannung erzeugt, aufgrund der unterschiedlichen, thermischen Expansionskoeffizienten während des Hochtemperaturprozesses, da der Siliziumoxinitridfilm fast den gleichen thermischen Expansionskoeffizienten wie Silizium aufweist.
Ferner kann in der Struktur, bei der der Siliziumnitridfilm 82B unter dem Siliziumoxidfilm 72 gebildet ist, wie in Fig. 42 gezeigt, die Spannung in dem gesamten Mehrschichtfilm redu­ ziert werden und somit die Druckspannung, die in dem Silizium­ oxidfilm 72 auftritt, und die Zugspannung, die in dem Sili­ ziumnitridfilm 82B auftritt, was die Grenzflächenzustände reduziert, die an der Grenzfläche mit der benachbarten SOI- Schicht 74 gebildet werden.
Die größenmäßige Ordnung der Dicke der vergrabenen Isolations­ filme BX1 bis BX6 in den SOI-Substraten SB1 bis SB6 liefert die gleichen Effekte, wie die größenmäßige Ordnung der Mehr­ schichtgateisolationsfilme, wie in dem ersten bevorzugten Ausführungsbeispiel erklärt. Ebenfalls kann ein Doppelgate MOSFET gebildet werden, indem der Mehrschichtisolationsfilm als zweiter Gateisolationsfilm verwendet wird.
Es ist überflüssig zu erwähnen, daß ein MOSFET, der einen Mehrschichtgateisolationsfilm aufweist, der Deuteriumatome enthält, wie bei den ersten bis dritten bevorzugten Ausfüh­ rungsbeispielen erklärt, auf den SOI-Substraten SB1 bis SB6 gebildet werden kann, und der STI-Film, der Deuteriumatome enthält, wie bei dem fünften bevorzugten Ausführungsbeispiel erklärt, kann in der Oberfläche der SOI-Substrate SB1 bis SB6 bereitgestellt werden, um die aktive Region zu definieren.
Obwohl die oben beschriebenen SOI-Substrate gemäß dem sechsten bevorzugten Ausführungsbeispiel dadurch gekennzeichnet sind, daß mindestens der vergrabene Isolationsfilm Deuterium enthält, reduziert die Verwendung eines Zweischichtfilms aus Siliziumoxidfilm und Siliziumnitridfilm als vergrabener Isolationsfilm die thermische Spannung, egal ob Deuterium in dem vergrabenen Isolationsfilm enthalten ist oder nicht, da der Siliziumoxidfilm Druckspannung erzeugt, wenn er erwärmt wird, während der Siliziumnitridfilm Zugspannung erzeugt. Folglich wird eine kleinere Menge an thermischer Spannung in die SOI-Schicht eingeführt, als bei einem vergrabenen Isola­ tionsfilm gleicher Dicke, der nur aus einem Siliziumoxidfilm gebildet ist.
Da der Siliziumoxinitridfilm fast den gleichen thermischen Expansionskoeffizienten wie Silizium aufweist, führt der ver­ grabene Isolationsfilm aus einem Zweischichtfilm aus Silizium­ oxidfilm und Siliziumoxinitridfilm eine kleinere Menge an thermischer Spannung in die SOI-Schicht ein, als ein vergrabe­ ner Isolationsfilm gleicher Dicke, der nur aus einem Silizium­ oxidfilm gebildet ist.
Die Verwendung des Zweischichtfilms aus Siliziumoxidfilm und Siliziumnitridfilm, des Zweischichtfilms aus Siliziumoxidfilm und Siliziumoxinitridfilm, des Zweischichtfilms aus Sili­ ziumnitridfilm und Siliziumoxinitridfilm oder des Zwei­ schichtfilms aus Siliziumoxidfilm und Siliziumoxinitridfilm als ein vergrabener Isolationsfilm reduziert folglich thermi­ sche Spannung, selbst wenn kein Deuterium enthalten ist, und reduziert Grenzflächenzustandsbildung an der Grenzfläche zur benachbarten SOI-Schicht. Dies liefert den Effekt reduzierter Störstellen, die während des Herstellungsprozesses gebildet werden, wodurch der Verluststrom der Halbleitervorrichtung, wie etwa eines MOSFETs, reduziert wird. Es ist überflüssig zu erwähnen, daß Deuterium in den Filmen weiter die Zuverlässig­ keit der Halbleitervorrichtung, wie etwa eines MOSFET, ver­ bessert, der auf dem SOI-Substrat gebildet ist.
Der vergrabene Isolationsfilm ist nicht auf einen Zweischicht­ film begrenzt; er kann ein ONO(Oxid-Nitrid-Oxid)-Film sein oder ein Mehrschichtfilm, bestehend aus Siliziumoxidfilm und/oder Siliziumnitridfilm und/oder Siliziumoxinitridfilm.
Fig. 49 zeigt beispielhaft eine Struktur, bei der der MOSFET 90 auf dem SOI-Substrat SB2 bereitgestellt ist, das den ver­ grabenen Mehrschicht-Isolationsfilm BX2 enthält.
Wie in Fig. 49 gezeigt, enthält der MOSFET 90 einen Gateiso­ lationsfilm, bestehend aus einem Zweischichtfilm aus Silizium­ oxidfilm 11 und Siliziumnitridfilm 12, die in dieser Reihen­ folge auf der SOI-Schicht 74 des SOI-Substrats SB2 bereitge­ stellt sind, und eine Gateelektrode, bestehend aus einem Dreischichtfilm aus dotiertem Polysiliziumfilm 13, einer Barrieremetallschicht (WNx, TiNx, Ta, TaN etc.) 14 und einem Metallfilm 15, die in dieser Reihenfolge auf dem Silizium­ nitridfilm 12 bereitgestellt sind.
Der MOSFET 90 enthält einen Mantelisolationsfilm 16, der den Gateisolationsfilm und die Gateelektrode bedeckt, einen Seitenwandisolationsfilm 17, der mindestens die Seiten des Mantelisolationsfilms 16 bedeckt, die Kanalschicht 7, die in der Oberfläche der SOI-Schicht 74 unter der Gateelektrode bereitgestellt ist, ein Paar von Erweiterungsschichten 6, die sich über die Kanalschicht 7 "ansehen", Taschenschichten 5, die in dem Paar von Erweiterungsschichten 6 bereitgestellt sind, und das Paar von Haupt-Source/Drain-Schichten 4, benachbart zu dem Paar von Erweiterungsschichten 6.
Die aktive Region des MOSFET 90 ist durch den STI-Film 3 de­ finiert, eine Art von Isolationsfilm zur Elementisolation, und der Boden des STI-Films 30 ist gebildet, um den vergrabenen Isolationsfilm BX2 zu erreichen. Der erste Zwischenschichtiso­ lationsfilm 21, der Isolationsfilm 22, der zweite Zwischen­ schichtisolationsfilm 23 und der dritte Zwischenschichtisola­ tionsfilm 24 sind über dem MOSFET 90 mehrgeschichtet.
Fig. 49 zeigt die Struktur mit Kontakten 31, die durch den ersten Zwischenschichtisolationsfilm 21 und den Isolationsfilm 22 hindurchverlaufen, um das Paar von Haupt-Source/Drain- Schichten 4 zu erreichen, mit der ersten Zwischenverbindungs­ schicht 32, die mit einem der Kontakte 31 verbunden ist, mit dem Kontakt 33, der durch den zweiten Zwischenschichtisola­ tionsfilm 23 hindurchverläuft, um den anderen Kontakt 31 zu erreichen, und mit der zweiten Zwischenverbindungsschicht 34, die mit dem Kontakt 33 verbunden ist. Diese Struktur ist lediglich ein Beispiel, und andere Strukturen sind möglich.
Die Struktur des SOI-Substrats SB2 und des vergrabenen Iso­ lationsfilms BX2 werden nicht nochmals erklärt, da sie die Struktur aufweisen, die unter Bezugnahme auf Fig. 38 bereits erklärt wurde. Es ist überflüssig zu erwähnen, daß der Ver­ luststrom der Halbleitervorrichtung, z. B. eines MOSFET, wie oben erwähnt, reduziert werden kann, wenn der vergrabene Iso­ lationsfilm BX2 kein Deuterium enthält.
Obwohl der MOSFET 90 eine herkömmliche Halbleitervorrichtung ist, kann der MOSFET 100, der unter Bezugnahme auf Fig. 8 in dem zweiten bevorzugten Ausführungsbeispiel der Erfindung be­ schrieben wurde, auf dem SOI-Substrat SB2 gebildet werden.
Obwohl Fig. 49 zeigt, daß der Boden des STI-Films 3 den ver­ grabenen Isolationsfilm BX2 erreicht, kann die SOI-Schicht 74 zwischen dem Boden des STI-Films 3 und dem vergrabenen Isola­ tionsfilm BX2 vorhanden sein, wie in Fig. 50 gezeigt.
Obwohl die Erfindung im Detail beschrieben wurde, ist die oben gegebene Beschreibung lediglich beispielhaft und nicht ein­ schränkend. Es ist selbstverständlich, daß eine Anzahl anderer Modifikationen und Änderungen durchgeführt werden kann, ohne den Schutzbereich der Erfindung zu verlassen.

Claims (19)

1. Halbleitervorrichtung mit mindestens einer Art von MOSFET, enthaltend:
einen Gateisolationsfilm (GX5-GX9), der auf einer Hauptoberfläche eines Halbleitersubstrat bereitgestellt ist, und
eine Gateelektrode, die auf dem Gateisolationsfilm bereitgestellt ist, wobei der Gateisolationsfilm folgendes enthält:
einen ersten Zweischichtfilm mit einem Siliziumoxidfilm (X2) und einem Siliziumoxinitridfilm (X8, X9), wobei der Siliziumoxidfilm und/oder der Siliziumoxinitridfilm Deuterium­ atome enthalten oder
einen zweiten Zweischichtfilm mit einem Siliziumnitrid­ film (X11, X13) und einem Siliziumoxinitridfilm (X10, X12), wobei der Siliziumnitridfilm und/oder der Silizumoxinitridfilm Deuteriumatome enthalten.
2. Halbleitervorrichtung nach Anspruch 1, wobei
in dem ersten Zweischichtfilm der Siliziumoxinitridfilm (X8, X9) auf dem Siliziumoxidfilm (X2) gebildet ist, und
in dem zweiten Zweischichtfilm der Siliziumnitridfilm (X11, X13) auf dem Siliziumoxinitridfilm (X10, X12) gebildet ist.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei in dem ersten Zweischichtfilm der Siliziumoxinitridfilm (X8, X9) dicker ist als der Siliziumoxidfilm (X2).
4. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei in dem zweiten Zweischichtfilm der Siliziumoxinitridfilm (X12) dicker ist als der Siliziumnitridfilm (X11).
5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei in den ersten und zweiten Zweischichtfilmen ihre jewei­ ligen ersten Schichten und zweiten Schichten Deuteriumatome enthalten.
6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5,
wobei die Halbleitervorrichtung eine Mehrzahl von Funktions­ blöcken (F1-F4) aufweist, an die unterschiedliche, maximal angelegte Spannungen angelegt werden, und
die mindestens eine Art von MOSFET eine Mehrzahl von Arten von MOSFETs enthält, die Gateisolationsfilme unter­ schiedlicher Dicke aufweisen,
und wobei die Mehrzahl von Arten von MOSFETs in der Mehrzahl der Funktionsblöcke zugeordnet ist, in Übereinstim­ mung mit den Dicken der Gateisolationsfilme, so daß die MOSFETs jeweiligen, maximal angelegten Spannungen standhalten können.
7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die mindestens eine Art von MOSFET ferner enthält:
einen Mantelisolationsfilm (161, 162), der die Mehr­ schichtstruktur des Gateisolationsfilms und die Gateelektrode bedeckt, und der teilweise die Hauptfläche des Halbleitersub­ strats bedeckt, sich von Seiten der Mehrschichtstruktur nach außen erstreckend, und
einen Seitenwandisolationsfilm (17), der den Mantelisola­ tionsfilm bedeckt,
und wobei der Mantelisolationsfilm Deuteriumatome enthält.
8. Halbleitervorrichtung nach Anspruch 7, wobei der Mantel­ isolationsfilm ein Siliziumoxidfilm ist.
9. Halbleitervorrichtung nach Anspruch 7, wobei der Mantelisolationsfilm ein Siliziumoxinitridfilm ist.
10. Halbleitervorrichtung mit einem MOSFET, der folgendes enthält:
einen Gateisolationsfilm (63), der auf einer aktiven Region bereitgestellt ist, die durch einen Isolationsfilm (50) zur Elementisolation definiert ist, der auf einer Hauptfläche eines Halbleitersubstrats bereitgestellt ist; und
eine Gateelektrode (64), die auf dem Gateisolationsfilm bereitgestellt ist, wobei der Isolationsfilm zur Elementisola­ tion folgendes enthält:
einen Graben (57), der in der Hauptfläche des Halbleiter­ substrats gebildet ist,
einen Innenwandisolationsfilm (58), der auf einer Innen­ wand des Grabens bereitgestellt ist und Deuteriumatome ent­ hält, und
einen Isolationsfilm (61), der in dem Graben vergraben ist, der von dem Innenwandisolationsfilm bedeckt wird.
11. Halbleitervorrichtung nach Anspruch 10, wobei der Innenwandisolationsfilm (58) ein Siliziumoxidfilm ist, der Deuteriumatome enthält, oder ein Siliziumoxinitridfilm, der Deuteriumatome enthält.
12. Halbleitervorrichtung nach Anspruch 10 oder 11, wobei der Isolationsfilm (61) ein Siliziumoxidfilm ist, der Deuterium­ atome enthält, oder ein Siliziumoxinitridfilm, der Deuterium­ atome enthält.
13. Halbleitervorrichtung nach einem der Ansprüche 10 bis 12,
wobei der Innenwandisolationsfilm (58) einen oberen Rand auf­ weist, der angehoben ist, um eine leichte Krümmung auf der Hauptoberfläche des Halbleitersubstrats zu bilden, und
die Gateelektrode des MOSFETs einen Rand in Gatebreitenrichtung aufweist, der mit dem oberen Rand des Innenwandisolationsfilms (58) in Eingriff steht.
14. Halbleitervorrichtung nach einem der Ansprüche 10 bis 13,
wobei das Halbleitersubstrat ein SOI-Substrat ist, das folgen­ des enthält:
einen vergrabenen Isolationsfilm (BX1-BX6), der auf einem Siliziumsubstrat bereitgestellt ist, und
eine SOI-Schicht (74), die auf dem vergrabenen Isola­ tionsfilm bereitgestellt ist, und
wobei der vergrabene Isolationsfilm Deuteriumatome ent­ hält.
15. SOI-Substrat mit:
einem vergrabenen Isolationsfilm (BX1-BX6), der auf einem Siliziumsubstrat bereitgestellt ist, und
einer SOI-Schicht (74), die auf dem vergrabenen Isola­ tionsfilm bereitgestellt ist, wobei der vergrabene Isolations­ film ein Zweischichtfilm ist, der irgendwelche zwei Filme ent­ hält, die aus einem Siliziumoxidfilm, einem Siliziumoxinitrid­ film und einem Siliziumnitridfilm auswählbar sind.
16. SOI-Substrat nach Anspruch 15, wobei der vergrabene Iso­ lationsfilm Deuteriumatome enthält.
17. SOI-Substrat nach Anspruch 15 oder 16,
wobei der vergra­ bene Isolationsfilm eine erste Schicht, benachbart zu der SOI- Schicht (74), enthält und eine unter der ersten Schicht lie­ gende, zweite Schicht und
wobei mindestens die erste Schicht Deuteriumatome enthält.
18. SOI-Substrat nach Anspruch 17, wobei die erste Schicht den Siliziumoxidfilm oder den Siliziumoxinitridfilm enthält.
19. Halbleitervorrichtung, mindestens enthaltend einen MOSFET, der auf der SOI-Schicht (74) des SOI-Substrats nach Anspruch 15 bereitgestellt ist.
DE10115489A 2000-09-01 2001-03-29 Halbleitervorrichtung und SOI-Substrat Ceased DE10115489A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000265228A JP2002076336A (ja) 2000-09-01 2000-09-01 半導体装置およびｓｏｉ基板

Publications (1)

Publication Number Publication Date
DE10115489A1 true DE10115489A1 (de) 2002-03-28

Family

ID=18752518

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10115489A Ceased DE10115489A1 (de) 2000-09-01 2001-03-29 Halbleitervorrichtung und SOI-Substrat

Country Status (6)

Country Link
US (1) US6661065B2 (de)
JP (1) JP2002076336A (de)
KR (1) KR100398305B1 (de)
CN (1) CN1303697C (de)
DE (1) DE10115489A1 (de)
TW (1) TW518759B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004001798A2 (en) * 2002-06-25 2003-12-31 Advanced Micro Devices, Inc. A silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide
DE102005022391A1 (de) * 2005-05-13 2006-11-16 Infineon Technologies Ag Strahlungsfeste und stabile Gateoxide für Halbleiter

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4091265B2 (ja) * 2001-03-30 2008-05-28 株式会社東芝 半導体装置及びその製造方法
US20040171226A1 (en) * 2001-07-05 2004-09-02 Burden Stephen J. Isotopically pure silicon-on-insulator wafers and method of making same
US7119400B2 (en) * 2001-07-05 2006-10-10 Isonics Corporation Isotopically pure silicon-on-insulator wafers and method of making same
US6867459B2 (en) * 2001-07-05 2005-03-15 Isonics Corporation Isotopically pure silicon-on-insulator wafers and method of making same
JP4102072B2 (ja) 2002-01-08 2008-06-18 株式会社東芝 半導体装置
US20030134486A1 (en) * 2002-01-16 2003-07-17 Zhongze Wang Semiconductor-on-insulator comprising integrated circuitry
US7365403B1 (en) * 2002-02-13 2008-04-29 Cypress Semiconductor Corp. Semiconductor topography including a thin oxide-nitride stack and method for making the same
US6677213B1 (en) * 2002-03-08 2004-01-13 Cypress Semiconductor Corp. SONOS structure including a deuterated oxide-silicon interface and method for making the same
US6583016B1 (en) * 2002-03-26 2003-06-24 Advanced Micro Devices, Inc. Doped spacer liner for improved transistor performance
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
JP2004039965A (ja) * 2002-07-05 2004-02-05 Renesas Technology Corp 不揮発性半導体記憶装置
US6969618B2 (en) * 2002-08-23 2005-11-29 Micron Technology, Inc. SOI device having increased reliability and reduced free floating body effects
JP2004103693A (ja) 2002-09-06 2004-04-02 Renesas Technology Corp 半導体装置及びその製造方法
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
KR100515054B1 (ko) * 2002-11-19 2005-09-14 삼성전자주식회사 씨모스 반도체 소자 및 그 형성방법
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
US6949451B2 (en) * 2003-03-10 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. SOI chip with recess-resistant buried insulator and method of manufacturing the same
JP2004319952A (ja) * 2003-03-28 2004-11-11 Seiko Epson Corp 半導体装置およびその製造方法
US6861320B1 (en) * 2003-04-04 2005-03-01 Silicon Wafer Technologies, Inc. Method of making starting material for chip fabrication comprising a buried silicon nitride layer
US6902962B2 (en) * 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
US7300829B2 (en) * 2003-06-02 2007-11-27 Applied Materials, Inc. Low temperature process for TFT fabrication
JP2005093910A (ja) * 2003-09-19 2005-04-07 Toshiba Corp 半導体記憶装置とその製造方法
FR2860341B1 (fr) * 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
US20050179483A1 (en) * 2003-11-18 2005-08-18 Hutchens Chriswell G. High-voltage transistors on insulator substrates
US7229880B2 (en) * 2003-11-19 2007-06-12 Promos Technologies Inc. Precision creation of inter-gates insulator
KR100672215B1 (ko) * 2003-12-15 2007-01-22 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치 및 그 제조방법
CN100464427C (zh) * 2003-12-18 2009-02-25 精工爱普生株式会社 评估栅极绝缘膜的特性的方法
JP2005203730A (ja) * 2003-12-18 2005-07-28 Seiko Epson Corp 絶縁膜、半導体素子、電子デバイスおよび電子機器
KR100588647B1 (ko) * 2003-12-30 2006-06-12 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP2005260177A (ja) * 2004-03-15 2005-09-22 Toshiba Corp 半導体装置の製造方法
JP2005277253A (ja) * 2004-03-26 2005-10-06 National Institute Of Advanced Industrial & Technology 半導体装置の作製方法及び水素処理装置
JP2005285963A (ja) * 2004-03-29 2005-10-13 Sumco Corp Ｓｏｉ基板の製造方法
US8035142B2 (en) * 2004-07-08 2011-10-11 Micron Technology, Inc. Deuterated structures for image sensors and methods for forming the same
US7060594B2 (en) * 2004-10-19 2006-06-13 Macronix International Co., Ltd. Memory device and method of manufacturing including deuterated oxynitride charge trapping structure
JP2006120814A (ja) * 2004-10-21 2006-05-11 Renesas Technology Corp 半導体装置の製造方法
JP2006173568A (ja) * 2004-12-14 2006-06-29 Korea Electronics Telecommun Ｓｏｉ基板の製造方法
US7217636B1 (en) * 2005-02-09 2007-05-15 Translucent Inc. Semiconductor-on-insulator silicon wafer
US7244659B2 (en) * 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
JP2006332172A (ja) * 2005-05-24 2006-12-07 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
US7968889B2 (en) 2005-11-02 2011-06-28 Sharp Kabushiki Kaisha Semiconductor device with thinned gate insulating film and polycrystal semiconductor layer and production method thereof
US7566630B2 (en) * 2006-01-18 2009-07-28 Intel Corporation Buried silicon dioxide / silicon nitride bi-layer insulators and methods of fabricating the same
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
JP2008053361A (ja) 2006-08-23 2008-03-06 Toshiba Corp 半導体記憶装置及び半導体記憶装置の製造方法
JP4923871B2 (ja) * 2006-08-31 2012-04-25 ソニー株式会社 半導体記憶装置およびその製造方法
US20080116494A1 (en) * 2006-11-20 2008-05-22 Matthias Goldbach Method for manufacturing a semiconductor device
US20080135953A1 (en) * 2006-12-07 2008-06-12 Infineon Technologies Ag Noise reduction in semiconductor devices
US7989322B2 (en) * 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
KR100851551B1 (ko) * 2007-03-12 2008-08-11 삼성전자주식회사 반도체 장치 및 그 형성 방법
US8067284B1 (en) 2007-05-25 2011-11-29 Cypress Semiconductor Corporation Oxynitride bilayer formed using a precursor inducing a high charge trap density in a top layer of the bilayer
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
KR100889550B1 (ko) * 2007-06-14 2009-03-23 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
KR100868643B1 (ko) * 2007-07-20 2008-11-12 주식회사 동부하이텍 이미지센서 및 그 제조방법
US8536640B2 (en) 2007-07-20 2013-09-17 Cypress Semiconductor Corporation Deuterated film encapsulation of nonvolatile charge trap memory device
US9018693B2 (en) 2007-07-20 2015-04-28 Cypress Semiconductor Corporation Deuterated film encapsulation of nonvolatile charge trap memory device
JP5154243B2 (ja) * 2008-01-25 2013-02-27 シャープ株式会社 Ｓｏｉ基板の製造方法
US8088683B2 (en) * 2008-03-31 2012-01-03 Cypress Semiconductor Corporation Sequential deposition and anneal of a dielectic layer in a charge trapping memory device
JP5548395B2 (ja) 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2946457B1 (fr) * 2009-06-05 2012-03-09 St Microelectronics Sa Procede de formation d'un niveau d'un circuit integre par integration tridimensionnelle sequentielle.
US8431955B2 (en) * 2010-07-21 2013-04-30 International Business Machines Corporation Method and structure for balancing power and performance using fluorine and nitrogen doped substrates
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP6076584B2 (ja) * 2011-02-02 2017-02-08 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US20120276730A1 (en) * 2011-04-27 2012-11-01 Nanya Technology Corporation Methods for fabricating a gate dielectric layer and for fabricating a gate structure
JP6063117B2 (ja) * 2011-11-11 2017-01-18 株式会社半導体エネルギー研究所 半導体装置
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
CN104637992B (zh) * 2013-11-13 2019-08-23 上海和辉光电有限公司 具有改善的蚀刻角度的栅极绝缘层及其形成方法
JP2015118974A (ja) * 2013-12-17 2015-06-25 シナプティクス・ディスプレイ・デバイス合同会社 半導体装置の製造方法
JP6197957B2 (ja) * 2014-07-23 2017-09-20 富士電機株式会社 半導体装置及び半導体装置の製造方法
US9806192B2 (en) * 2015-06-24 2017-10-31 Qorvo Us, Inc. Suppression of back-gate transistors in RF CMOS switches built on an SOI substrate
JP6523885B2 (ja) * 2015-09-11 2019-06-05 株式会社東芝 半導体装置
CN106571296A (zh) * 2015-10-13 2017-04-19 上海新昇半导体科技有限公司 晶圆的形成方法
CN106601663B (zh) * 2015-10-20 2019-05-31 上海新昇半导体科技有限公司 Soi衬底及其制备方法
CN106711027B (zh) * 2017-02-13 2021-01-05 中国科学院上海微系统与信息技术研究所 晶圆键合方法及异质衬底制备方法
CN108660509A (zh) * 2017-03-27 2018-10-16 上海新昇半导体科技有限公司 一种直拉单晶硅方法
CN109148681A (zh) * 2017-06-16 2019-01-04 旺宏电子股份有限公司 电阻式随机存取存储器及其制造方法
US10515905B1 (en) * 2018-06-18 2019-12-24 Raytheon Company Semiconductor device with anti-deflection layers
TW202038459A (zh) * 2018-12-21 2020-10-16 日商索尼半導體解決方案公司 攝像元件及攝像裝置
US12094849B2 (en) * 2021-07-22 2024-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition bonding layer for joining two semiconductor devices

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6467937A (en) * 1987-09-08 1989-03-14 Mitsubishi Electric Corp Formation of high breakdown strength buried insulating film
KR930007096B1 (ko) * 1988-12-08 1993-07-29 후지쓰 가부시끼가이샤 세미콘덕터-온-인슐레이터(semiconductor-on-insulator)구조와 세미콘덕터-온-인슐레이터 구조를 가지는 반도체장치의 제조방법
JPH0513756A (ja) 1991-07-03 1993-01-22 Matsushita Electric Ind Co Ltd Ｍｉｓ型半導体装置およびその製造方法
JP2997599B2 (ja) 1992-03-31 2000-01-11 三菱電機株式会社 半導体装置及びその製造方法
JPH06177233A (ja) * 1992-12-02 1994-06-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH06310427A (ja) * 1993-04-21 1994-11-04 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH07254704A (ja) 1994-03-16 1995-10-03 Sony Corp 半導体装置
JPH08316442A (ja) 1995-05-24 1996-11-29 Mitsubishi Materials Corp Ｓｏｉ基板及びその製造方法
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
US6045625A (en) * 1996-12-06 2000-04-04 Texas Instruments Incorporated Buried oxide with a thermal expansion matching layer for SOI
US6071751A (en) 1997-04-28 2000-06-06 Texas Instruments Incorporated Deuterium sintering with rapid quenching
US6025280A (en) * 1997-04-28 2000-02-15 Lucent Technologies Inc. Use of SiD4 for deposition of ultra thin and controllable oxides
US6023093A (en) * 1997-04-28 2000-02-08 Lucent Technologies Inc. Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof
US5972765A (en) 1997-07-16 1999-10-26 International Business Machines Corporation Use of deuterated materials in semiconductor processing
US6143634A (en) 1997-07-28 2000-11-07 Texas Instruments Incorporated Semiconductor process with deuterium predominance at high temperature
US6087229A (en) * 1998-03-09 2000-07-11 Lsi Logic Corporation Composite semiconductor gate dielectrics
JP4213250B2 (ja) 1998-03-31 2009-01-21 株式会社東芝 半導体素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004001798A2 (en) * 2002-06-25 2003-12-31 Advanced Micro Devices, Inc. A silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide
WO2004001798A3 (en) * 2002-06-25 2004-07-29 Advanced Micro Devices Inc A silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide
DE102005022391A1 (de) * 2005-05-13 2006-11-16 Infineon Technologies Ag Strahlungsfeste und stabile Gateoxide für Halbleiter

Also Published As

Publication number Publication date
US6661065B2 (en) 2003-12-09
KR20020018549A (ko) 2002-03-08
CN1340862A (zh) 2002-03-20
TW518759B (en) 2003-01-21
JP2002076336A (ja) 2002-03-15
CN1303697C (zh) 2007-03-07
US20020047169A1 (en) 2002-04-25
KR100398305B1 (ko) 2003-09-19

Similar Documents

Publication Publication Date Title
DE10115489A1 (de) Halbleitervorrichtung und SOI-Substrat
DE10323013B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit PMOS- und NMOS-Transistor
DE4430366C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen derselben
DE10051600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Grabenisolationsbereichen und Halbleitervorrichtung mit einer Elementisolationsstruktur
DE10206148B4 (de) Verfahren zur Ausbildung einer Diffusionssperrschicht in einem pMOS-Bauteil
DE60319310T2 (de) Gatterdielektrikum und Verfahren
DE112014006222B4 (de) Verfahren zum Ausbilden von SONOS-Speichertransistoren und CMOS-Transistoren
DE60019913T2 (de) Halbleiterbauelement und Herstellungsverfahren
DE60312467T2 (de) Vorrichtung zum verhindern der seitlichen oxidation in einem transistor unter verwendung einer ultradünnen sauerstoffdiffusionsbarriere
EP0839386B1 (de) Verfahren zur herstellung eines mos-transistors
DE69323396T2 (de) Herstellungsverfahren einer planarisierten, isolierenden Zwischenschicht bestehend aus gestapelter BPSG- und Ozon-TEOS-NSO-Schicht in einer Halbleiter Vorrichtung
DE102005009976B4 (de) Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich
DE112015000701T5 (de) Verfahren zum Herstellen eines Ladungseinfang-Gate-Stapels unter Verwendung eines CMOS-Prozessflusses
DE4300986C2 (de) Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben
DE19516339A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit niederohmiger Gateelektrode
DE102019112264B4 (de) Metall-heteroübergangsstruktur mit metallkappenschicht
DE102005024798A1 (de) Halbleiterbauelement mit dielektrischer Multigateschicht und Verfahren zur Herstellung desselben
DE10154835A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102005030065A1 (de) Festphasenepitaxie verwendendes Halbleiterbauelement und Verfahren zur Herstellung desselben
US5817547A (en) Method for fabricating a metal oxide semiconductor field effect transistor having a multi-layered gate electrode
DE102006056870A1 (de) Integrierte Halbleitervorrichtung und Verfahren zum Herstellen einer integrierten Halbleitervorrichtung
DE19637189A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10120053A1 (de) Stressreduziertes Schichtsystem
DE19535629C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE102021100467A1 (de) Halbleitervorrichtung und verfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection