DE102005022391A1 - Strahlungsfeste und stabile Gateoxide für Halbleiter - Google Patents

Strahlungsfeste und stabile Gateoxide für Halbleiter Download PDF

Info

Publication number
DE102005022391A1
DE102005022391A1 DE102005022391A DE102005022391A DE102005022391A1 DE 102005022391 A1 DE102005022391 A1 DE 102005022391A1 DE 102005022391 A DE102005022391 A DE 102005022391A DE 102005022391 A DE102005022391 A DE 102005022391A DE 102005022391 A1 DE102005022391 A1 DE 102005022391A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor component
nitrogen
oxide
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005022391A
Other languages
English (en)
Inventor
Hans-Joachim Dr. Schulze
Gerald Dr. Sölkner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005022391A priority Critical patent/DE102005022391A1/de
Publication of DE102005022391A1 publication Critical patent/DE102005022391A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/2605—Bombardment with radiation using natural radiation, e.g. alpha, beta or gamma radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterkörper und wenigstens einem Gate, das durch eine Isolatorschicht von dem Halbleiterkörper getrennt ist, wobei die Isolatorschicht durch eine Schichtfolge, bestehend aus einer Oxidschicht und einer Stickstoff aufweisenden Oxidschicht, gebildet ist. Zur Herstellung kann Stickstoff in eine Oxidschicht implantiert werden oder eine Oxidschicht durch einen Oxidationsprozess in Sauerstoff-haltiger Atmosphäre erzeugt werden, wobei der Sauerstoffatmosphäre zur Erzeugung der Stickstoff aufweisenden Oxidschicht temporär ein gewisser Anteil von Stickstoff beigemengt wird.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1 sowie ein Verfahren zur Herstellung eines solchen Halbleiterbauelements.
  • Herstellverfahren für elektronische Bauelemente, die auf dem Einsatz ionisierender Strahlung, insbesondere Teilchenstrahlung (Elektronen, Neutronen, Wasserstoff, Helium) aber auch auf der Implantation von energetischen Ionen (z.B. Bor, Phosphor, Arsen, Selen, Argon, Stickstoff, Fluor, etc.) beruhen, sind weit verbreitet. Insbesondere bei Leistungshalbleitern dienen diese Verfahren einerseits zur Herstellung des erforderlichen Dotierprofils, andererseits zur Steuerung bestimmter elektrischer Festkörpereigenschaften, wie z.B. der Ladungsträgerlebensdauer und der Ladungsträgerbeweglichkeit. Durch Bestrahlungsverfahren ist es möglich, diese Eigenschaften sowohl vertikal (in der Tiefe des Halbleitersubstrats) wie auch lateral zu steuern und damit elektrische Schalteigenschaften des betreffenden Bauelements zu optimieren. Die Eigenschaftsmodifikation durch Bestrahlung mit leichten Teilchen – wie z.B. Elektronen oder Protonen – hat den Vorteil der höheren Eindringtiefe in die Halbleiterscheibe (z.B. Silizium) als sie z.B. durch Diffusionsprozesse von Dotierstoffen erzielbar wäre. Außerdem bietet sich hierdurch die Möglichkeit, Bestrahlungen sehr spät in der Prozesskette durchzuführen, um z.B. gewünschte elektrische Eigenschaften auch nachträglich einzustellen.
  • Die Bestrahlung mit energetischen Teilchen geht in der Regel mit einer Veränderung des durchstrahlten Materials einher. Die erzeugten Defekte sind einerseits erwünscht, um z.B. Rekombinationszentren zu schaffen, andererseits aber möglicherweise auch nachteilig. Insbesondere Siliziumoxid, entweder als thermisches Oxid gewachsen oder als mittels CVD abgeschiedene Schicht, wird durch ionisierende Strahlung verändert: Strahlung erzeugt im Oxid Elektron-Loch Paare, wobei allerdings durch die sehr unterschiedliche Beweglichkeit Elektronen das Oxid fast instantan verlassen, Löcher aber effektiv an Störstellen eingefangen werden. Dadurch lädt sich das Oxid positiv auf. Dieser Effekt ist bei MOSFETs von besonderer Bedeutung, da durch die Aufladung des Gate-Oxids eine Verschiebung der Einsatzspannung resultiert. Die Verschiebung kann so groß sein, dass das Bauelement die entsprechende Spezifikation für die Gate-Spannung nicht mehr erfüllt bzw. dass durch die Aufladung selbst bereits bei einem normally-off MOSFET eine Inversion und damit ein leitfähiger Kanal entstehen.
  • Bei Herstellverfahren, die ionisierende Strahlen verwenden, tritt bei Bestrahlung des Gateoxids, aber auch anderer Oxide (Feldoxid, Zwischenoxid, Polsteroxid, dotierte Gläser...) diese Aufladung und damit die Verschiebung der Einsatzspannung zwangsläufig auf.
  • Problematisch ist jedoch nicht die Verschiebung der Einsatzspannung an sich, sondern die Vergrößerung der Streubreite der Einsatzspannungen sowohl über die Position am Einzelwafer, wie auch über das bestrahlte Los hinweg, auch wenn die Bestrahlung homogen auf den Wafer appliziert wird. Insbesondere Instabilitäten der Einsatzspannung, die unter Betriebsbedingungen auftreten, sind extrem schädlich. Dies kommt z.B. durch den physikalischen Mechanismus von Ladungserzeugung und Ladungseinfang in Störstellen im Gateoxid zustande. Die lokale Dichte der Oxidladung hängt außer von der Bestrahlungsintensität auch von der Vorschädigung des Oxids (dangling bonds, Leerstellen, ...) durch Vorprozesse, der lokalen Temperatur und insbesondere der Feldstärken im Oxid ab. Besonders krititsch kann es sein, wenn durch die Bestrahlung an der Grenzfläche zwischen Silizium und Oxid Defekte erzeugt werden, die sich im Betrieb des Bauelementes verändern, z.B. durch eine Dekoration mit Fremdatomen, die schon bei relativ geringen Temperaturen im Silizium diffundieren können (z.B. Eisen, Kupfer, Nickel, Natrium).
  • Von diesen Effekten besonders betroffen sind Halbleiterbauelemente, die auf dem Kompensationsprinzip beruhen. Diese Bauelemente besitzen die Eigenschaft besonders großflächiger pn-Übergänge, was wiederum zur Folge hat, dass zu einer geeigneten Einstellung der Schaltverluste die Trägerlebensdauer stärker als üblich abgesenkt werden muss. Verwendet man hierzu z.B. eine hochenergetische Bestrahlung mit Elektronen, muss man hierzu sehr hohe Bestrahlungsdosen einsetzen, die zu einer massiven Auswirkung der oben aufgeführten Effekte führen können.
  • Als Gegenmaßnahmen kann man z.B. die Substratdotierung anpassen oder durch Temperschritte einen Teil der strahlungsinduzierten positiven Gateladung beseitigen. Die erste Maßnahme kann jedoch lediglich nur einer homogenen und stabilen Verschiebung der Einsatzspannung entgegenwirken, was dem eigentlichen Problem, nämlich der Streuung und der Drift der Einsatzspannungen nicht abhilft.
  • Bei nachfolgenden Temperschritten ist allerdings in der Regel die Temperatur so niedrig zu halten, dass die Schädigung anderer technologischer Schichten, z.B. einer Aluminium-Metallisierung nicht auftritt. Da deshalb durch eine nachfolgende Temperung nur ein Teil der Oxidladung wieder abgebaut wird, können strahlungsinduzierte Schwankungen der Einsatzspannungen die Gesamtprozeßausbeute weiterhin negativ beeinflussen.
    •
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement mit einem verbesserten Gateoxid sowie ein Verfahren zur Herstellung eines solchen Halbleiterbauelements zu schaffen.
  • Diese Aufgabe wird erfindungsgemäß durch eine Halbleiterbauelement mit den Merkmalen des Anspruchs 1 sowie ein Verfahren mit den Merkmalen des Anspruchs 9 bzw. 10. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.
  • Die vorliegende Erfindung löst das Problem der positiven und von Chip zu Chip inhomogenen Aufladung des Gateoxids dadurch, dass im Gateoxid gezielt Störstellen im Inneren der Oxidschicht eingebaut werden, die einerseits als Rekombinationszentren für Elektronen und Löcher, beziehungsweise als Haftstellen (traps) für Elektronen wirken, und andererseits Fremdatome, die schon bei geringen Temperaturen im Silizium diffundieren, in ihrer Beweglichkeit zumindest einschränken. Das Einbauen der Störstellen geschieht insbesondere nach dessen Herstellung aber noch vor der Anwendung der oben genannten, auf ionisierender Strahlung beruhenden Herstellverfahren.
  • Durch den erstgenannten Mechanismus können die durch nachfolgende Bestrahlungsprozesse erzeugten Elektron-Loch-Paare bereits im Oxid rekombinieren, bevor das Elektron das Oxid verlassen kann, beziehungsweise werden Elektronen im Oxid festgehalten, um die positive Oxidladung zu kompensieren. Damit kann ein Überschuß an in Störstellen eingefangenen Löchern und damit eine positive Aufladung des Oxids stark vermindert werden.
    •
  • Durch das Verfahren bestehend aus Stickstoff-Implantation und Ausheilung bildet sich im Inneren der Oxidschicht eine vergrabene Stickstoff aufweisende Oxidschicht beispielsweise in Form einer Oxynitridschicht. Diese hat die Eigenschaft, als Haftstelle sowohl für freie Ladungsträger als auch für bei Betriebstemperatur im Halbleiter diffundierende Teilchen zu dienen. Bei der Implantation von Stickstoff ist die Ionenenergie bei der Implantation so zu wählen, dass die Ionen vornehmlich im Oxid und nicht ins Silizium-Substrat gelangen, da dadurch Defektstellen im Kanalbereich des MOS-Bauelements erzeugt werden könnten, die die Kanalbeweglichkeit herabsetzen. Diese Energie läßt sich berechnen und liegt bei einigen 10kV, abhängig auch von der Dicke und Art der Technologieschichten, die eventuell zum Zeitpunkt der Ionenimplantation noch über dem Oxid liegen.
  • Die Gesamtdicke der Isolatorschicht kann zwischen 80 nm und 300 nm oder zwischen 100 nm und 200 nm betragen.
  • Die Dicke der Stickstoff aufweisenden Oxidschicht kann zwischen 10 nm und 50 nm betragen.
  • Die Dicke einer zwischen dem Halbleiterkörper und der Stickstoff aufweisenden Oxidschicht gebildeten Oxidschicht kann zwischen 20 nm und 100 nm oder zwischen 30 nm und 60 nm betragen.
  • Das Halbleiterbauelement kann ein Power-MOSFET sein. Das Halbleiterbauelement kann eine Source-Zone und eine Drain-Zone auf gegenüberliegenden Seiten des Halbleiterkörpers aufweisen.
  • Die Temperatur eines Hochtemperaturschrittes bei der erfindungsgemäßen Herstellung des Halbleiterbauelements kann zwischen 850°C und 1100°C liegen. Die Dauer des Hochtemperaturschrittes kann zwischen 15 Minuten und 4 Stunden oder zwischen 30 Minuten und 2 Stunden betragen.
  • Bei der erfindungsgemäßen Herstellung mittels Implantation kann die Stickstoff-Implantationsdosis zwischen 1014 und 1016 Stickstoffatomen pro cm2 oder zwischen 5 × 1014 und 2 × 1015 Stickstoffatomen pro cm2 betragen. Die Stickstoff-Implantationsenergie kann zwischen 20 und 100 keV oder zwischen 40 und 70 keV betragen.
  • Das erfindungsgemäße Halbleiterbauelement bietet sich für Einsatzfälle an, in denen das Bauelement einer hochenergetischen Strahlung zur Weiterverarbeitung ausgesetzt wird.
  • Beispielsweise kann diese hochenergetische Strahlung zu einer gezielten Absenkung der Minoritätsträgerlebensdauer im Bauelement eingesetzt werden. Die hochenergetische Strahlung kann aus Elektronen, Protonen oder Heliumatomen bestehen. Weiterhin kann die hochenergetische Strahlung aus Kobalt oder anderen Teilchen, die im Weltraum auf das Bauelement einwirken können, bestehen.
  • Es ist denkbar, eine Oxidschicht mit einer darin enthaltenen vergrabenen Oxynitridschicht bzw. Stickstoff enthaltenen Oxidschicht durch entsprechende Gestaltung des Ofenprozesses zu realisieren; d.h. z.B. durch eine temporäre geeignete Beimengung von Stickstoff während des Oxidwachstums. Die Erzeugung von Oxynitridschichten im Gateoxid kann auch durch Nitridierung des Oxids durch einen Hochtemperaturschritt (über 1000°C) in einer Ammoniak-Stickstoff Atmosphäre erzeugt werden.
  • Die beschriebenen erfindungsgemäßen Maßnahmen vermindern nicht nur die Oxidaufladung, sondern verringern auch die Abhängigkeit der Aufladung von der angelegten Oxidspannung, wenn das Oxid mit ionisierender Strahlung beaufschlagt wird.
  • Diese Maßnahme lässt sich sinnvollerweise insbesondere bei elektronenbestrahlten Kompensationsbauelementen einsetzen, da diese aufgrund der verwendeten hohen Elektronendosis starke Driftphänomene der Einsatzspannung zeigen können. Aber auch bei konventionellen Power-MOSFETs und bei IGBTs ist der Einsatz der beschriebenen Methode sinnvoll. Ebenso kann diese Methode auch dazu eingesetzt werden, Driftphänomene bei Halbleiterbauelementen, die auf der Anwendung einer SOI-Technologie (z.B. SIMOX oder Waferbonding) basieren, zu vermeiden oder zumindest zu reduzieren, indem auch die vergrabene Oxidschicht, die die Isolation bedingt, mit einer vergrabenen Oxynitridschicht versehen wird.
  • Die Erfindung kann vorteilhafterweise bei der Erzeugung einer vergrabenen Schicht im Gateoxid von Power-MOSFETs (und hierbei insbesondere von Kompensationsbauelementen), IGBTs und SOI-Bauelementen verwendet werden. Diese vergrabene Schicht bewirkt eine Verringerung der Aufladung des Oxids und/oder auch eine Anlagerung von Fremdatomen an die Grenzfläche zwischen dem Halbleiter und der Oxidschicht, insbesondere wenn diese vorher einer hochenergetischen Strahlung ausgesetzt war, im Bauelementbetrieb weitgehend verhindert. Hierfür bietet sich insbesondere eine vergrabene Oxynitridschicht an. Die vergrabene Oxynitridschicht kann z.B. mittels einer Stickstoffimplantation mit einem nachfolgenden Hochtemperaturschritt erzeugt werden. Die Temperatur kann hierbei z.B. zwischen 900°C und 1100°C gewählt werden. Eine weitere Möglichkeit besteht in der temporären Beimengung von Stickstoff in das Ofengas während des Oxidwachstums.
  • Es ist auch die Variante denkbar, dass die Oxynitridschicht sich direkt an den Halbleiter anschließt; d.h. dass die Isolatorschicht nur aus 2 Schichten besteht und zwar aus einer Oxynitridschicht und einer sich darüber befindlichen Oxidschicht. Ebenso ist die umgekehrte Variante denkbar, dass sich an den Halbleiterkörper eine Oxidschicht anschließt, auf der eine Oxynitridschicht erzeugt wird; d.h. in diesem Fall wird auf die oberste Oxidschicht verzichtet.
  • Die Erfindung kann – wie bereits erwähnt – z.B. zweckdienlich in Power-MOSFETs und zwar insbesondere bei Kompensationsbauelementen zum Einsatz kommen, bei denen die Ladungsträgerlebensdauer im Silizium-Substratmaterial durch Elektronenbestrahlung gezielt abgesenkt wird. Diese Absenkung der Minoritätsträgerlebensdauer ist eine Maßnahme die z.B. den Diodenrückstrom beim Schalten der Diode vom Vorwärts- auf den Sperrbetrieb klein hält und damit Schaltverluste reduziert. Beim MOSFET kann es sich dabei um die intrinsisch in der Struktur vorhandene Rückwärtsdiode handeln.
  • Die Einstellung der Lebensdauer durch Elektronenbestrahlung muss jedoch aus technologischen Gründen NACH der Herstellung des Gateoxids erfolgen. Die Elektronenbestrahlung, auch nach einem Ausheilschritt, kann dabei Schwankungen in der Einsatzspannung des MOSFETs verursachen, die sich im Betrieb durch die oben geschilderten, Instabilitäten verursachenden Effekte noch verstärken können.
  • Stellt man der Elektronenbestrahlung jedoch eine Implantation des Oxids mit Stickstoff-Ionen der richtigen Energie und Dosis voran, z.B. von Stickstoff-Ionen mit einigen 10kV und einer Dosis von 1015 cm–2, oder implementiert man eine stickstoff-angereicherte vergrabene Zone während der Herstellung der Isolationsschicht in das aufwachsende Oxid, so werden die Schwankungen der Einsatzspannung, die durch die spätere Elektronenbestrahlung (eventuell in Kombination mit bei tiefen Temperaturen diffundierenden Fremdatomen) verursacht werden, zumindest stark verringert.

Claims (11)

  1. Halbleiterbauelement mit einem Halbleiterkörper und wenigstens einem Gate, das durch eine Isolatorschicht von dem Halbleiterkörper getrennt ist, dadurch gekennzeichnet, dass die Isolatorschicht durch eine Schichtfolge, bestehend aus einer Oxidschicht und einer Stickstoff aufweisenden Oxidschicht gebildet ist.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Stickstoff aufweisende Oxidschicht an die Oberfläche des Halbleiterkörpers angrenzt.
  3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Schichtfolge angrenzend an die Stickstoff aufweisende Oxidschicht eine Oxidschicht aufweist.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauelement aus Silizium oder Siliziumkarbid besteht.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauelement eine Kompensationsstruktur mit p-dotierten Gebieten in einer n-dotierten Driftzone enthält.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Isolatorschicht vergraben ist.
  7. Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, dass die vergrabene Isolationsschicht die Isolationsschicht in einem SOI (Silicon on Insulator)-Bauelement bildet.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Stickstoff aufweisende Oxidschicht Stickstoff in Form von Oxynitrid aufweist.
  9. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Isolatorschicht mittels einer Stickstoffimplantation in eine Oxidschicht und einem darauf folgenden Hochtemperaturschritt gebildet wird.
  10. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Isolatorschicht durch einen Oxidationsprozess in Sauerstoffhaltiger Atmosphäre erzeugt wird, wobei der Sauerstoffatmosphäre zur Erzeugungg der Stickstoff aufweisenden Oxidschicht temporär ein gewisser Anteil von Stickstoff beigemengt wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Stickstoffanteil in der Sauerstoff-haltigen Atmosphäre zwischen 10% und 60%, insbesondere zwischen 20% und 40% beträgt.
DE102005022391A 2005-05-13 2005-05-13 Strahlungsfeste und stabile Gateoxide für Halbleiter Ceased DE102005022391A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005022391A DE102005022391A1 (de) 2005-05-13 2005-05-13 Strahlungsfeste und stabile Gateoxide für Halbleiter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005022391A DE102005022391A1 (de) 2005-05-13 2005-05-13 Strahlungsfeste und stabile Gateoxide für Halbleiter

Publications (1)

Publication Number Publication Date
DE102005022391A1 true DE102005022391A1 (de) 2006-11-16

Family

ID=37295417

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005022391A Ceased DE102005022391A1 (de) 2005-05-13 2005-05-13 Strahlungsfeste und stabile Gateoxide für Halbleiter

Country Status (1)

Country Link
DE (1) DE102005022391A1 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0844668A2 (de) * 1996-11-25 1998-05-27 Matsushita Electronics Corporation MOS-Struktur einer Halbleiteranordnung und Verfahren zur Herstellung
DE10115489A1 (de) * 2000-09-01 2002-03-28 Mitsubishi Electric Corp Halbleitervorrichtung und SOI-Substrat
US6424009B1 (en) * 2001-05-04 2002-07-23 Advanced Micro Devices, Inc. Polysilicon insulator material in semiconductor-on-insulator (SOI) structure
US20020098710A1 (en) * 2000-08-07 2002-07-25 Sandhu Gurtej S. Methods Of Forming Transistors
DE10120656A1 (de) * 2001-04-27 2002-10-31 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
JP2005045012A (ja) * 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0844668A2 (de) * 1996-11-25 1998-05-27 Matsushita Electronics Corporation MOS-Struktur einer Halbleiteranordnung und Verfahren zur Herstellung
US20020098710A1 (en) * 2000-08-07 2002-07-25 Sandhu Gurtej S. Methods Of Forming Transistors
DE10115489A1 (de) * 2000-09-01 2002-03-28 Mitsubishi Electric Corp Halbleitervorrichtung und SOI-Substrat
DE10120656A1 (de) * 2001-04-27 2002-10-31 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
US6424009B1 (en) * 2001-05-04 2002-07-23 Advanced Micro Devices, Inc. Polysilicon insulator material in semiconductor-on-insulator (SOI) structure
JP2005045012A (ja) * 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 2005045012 A. In: Pat. Abstr. of Japan *

Similar Documents

Publication Publication Date Title
EP2058846B1 (de) Verfahren zur Herstellung einer n-dotierten Zone in einem Halbleiterwafer und Halbleiterbauelement
DE102008064728B4 (de) Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterbauelements
DE102007020039B4 (de) Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
DE112017000064T5 (de) Halbleitervorrichtung
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102006035669B4 (de) Transistor mit einem verformten Kanalgebiet, das eine leistungssteigernde Materialzusammensetzung aufweist und Verfahren zur Herstellung
DE102012102341A1 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE102006002903A1 (de) Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
DE102008003953A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE102010063159B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE102018205274A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE10240107B4 (de) Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss
DE10261307B4 (de) Verfahren zur Herstellung einer Spannungsoberflächenschicht in einem Halbleiterelement
DE102006016049B4 (de) Halbleiterbauelement, insbesondere Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen und Verfahren zur Herstellung desselben
DE102007017788A1 (de) Verfahren zur Herstellung einer Dotierungszone in einem Halbleiterkörper sowie damit hergestelltes Halbleiterbauelement
DE4223914C2 (de) Verfahren zum Herstellen eines vertikalen Leistungsbauelementes mit reduzierter Minoritätsträgerlebensdauer in dessen Driftstrecke
DE102007019551B9 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102005032074B4 (de) Halbleiterbauelement mit Feldstopp
DE10261424B3 (de) Verfahren zum Herstellen eines Emitters mit niedrigem Emitterwirkungsgrad
DE102005022391A1 (de) Strahlungsfeste und stabile Gateoxide für Halbleiter
DE2523379A1 (de) Komplementaere feldeffekt-transistoranordnung
DE112021000055T5 (de) Halbleitervorrichtung
DE10234488B4 (de) Verfahren zur Herstellung einer lokalisierten Implantationsbarriere in einer Polysiliziumleitung
DE112018003666T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final