DE102005024798A1 - Halbleiterbauelement mit dielektrischer Multigateschicht und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauelement mit dielektrischer Multigateschicht und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102005024798A1
DE102005024798A1 DE102005024798A DE102005024798A DE102005024798A1 DE 102005024798 A1 DE102005024798 A1 DE 102005024798A1 DE 102005024798 A DE102005024798 A DE 102005024798A DE 102005024798 A DE102005024798 A DE 102005024798A DE 102005024798 A1 DE102005024798 A1 DE 102005024798A1
Authority
DE
Germany
Prior art keywords
silicon
layer
oxide layer
region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005024798A
Other languages
English (en)
Other versions
DE102005024798B4 (de
Inventor
Heung-Jae Ichon Cho
Kwang-Yong Ichon Lim
Seung-Ryong Ichon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102005024798A1 publication Critical patent/DE102005024798A1/de
Application granted granted Critical
Publication of DE102005024798B4 publication Critical patent/DE102005024798B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Offenbart werden ein Halbleiterbauelement mit einer dualen dielektrischen Gateschicht und ein Verfahren zur Herstellung desselben. Das Halbleiterbauelement weist auf: ein in eine Zellenregion, wo NMOS-Transistoren gebildet werden, und eine periphere Region, wo NMOS- und PMOS-Transistoren gebildet werden, unterteiltes Siliziumsubstrat; eine auf dem Siliziumsubstrat in der Zellenregion gebildete angestrebt Siliziumoxidschicht; eine auf dem Siliziumsubstrat in der peripheren Region gebildete Oxynitridschicht; eine erste Gatestruktur, gebildet in der Zellenregion; eine zweite Gatestruktur, gebildet auf der Oxynitridschicht in einer NMOS-Region der peripheren Region; und eine dritte Gatestruktur, gebildet auf der Oxynitridschicht in einer PMOS-Region der peripheren Region.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements, und weiter insbesondere auf ein Verfahren zur Bildung einer dielektrischen Multigateschicht in einem Halbleiterbauelement.
  • In letzter Zeit wurde ein System-auf-Chip (englisch = system-on-chip) (SOC) aktiv studiert, in welchem verschiedene Bauelemente mit verschiedenen Funktionen auf einen Chip integriert wurden. Das heißt, dass eine dicke dielektrische Gateschicht für Bauelemente benötigt wird, die mit hohen Spannungen versorgt werden, um eine Zuverlässigkeit zu verbessern, und eine dünne dielektrische Gateschicht benötigt wird, für Bauelemente, die gegenüber der Betriebsgeschwindigkeit empfindlich sind. Auch wurde eine duale Polysiliziumgatestruktur studiert, um die Bauelementbetriebsgeschwindigkeit zu verbessern und dafür zu sorgen, dass ein N-Kanalmetalloxidhalbleiterfeldeffekttransistor (NMOSFET) und ein P-Kanalmetalloxidhalbleiterfeldeffekttransistor (PMOSFET) eine symmetrische Thresholdspannung aufweisen.
  • 1A ist eine Diagramm, welches eine Struktur eines herkömmlichen Halbleiterbauelements mit einer dualen dielektrischen Gateschicht darstellt.
  • Wie dargestellt, ist ein Siliziumsubstrat 11 in eine Zellenregion, in welcher NMOS Transistoren gebildet werden, und eine periphere Region, in welcher NMOS Transistoren und PMOS Transistoren gebildet werden, unterteilt. Eine erste dielektrische Gateschicht 12 wird auf dem Siliziumsubstrat 11, angeordnet in der Zellenregion, gebildet, und es wird eine zweite dielektrische Gateschicht 13A auf dem Siliziumsubstrat 11, angeordnet in einer Region der peripheren Region, wo NMOS Transistoren gebildet werden, gebildet. Eine dritte dielektrische Gate schicht 13B wird ebenfalls auf dem Siliziumsubstrat 11 gebildet, angeordnet in einer Region der peripheren Region, wo PMOS Transistoren gebildet werden.
  • Eine erste Gatestruktur 21, einschließlich einer n+-Typ Siliziumelektrode 14A, einer wenig dielektrischen Metallelektrode 15 und einer harten Gatemaske 16, wird auf der ersten dielektrischen Gateschicht 12 in der Zellenregion gebildet. In der peripheren Region wird eine zweite Gatestruktur 22, einschließlich der n+-Typ Siliziumelektrode 14A, der wenig dielektrischen Metallelektrode 15 und der harten Gatemaske 16, auf der zweiten Isolationsschicht 13A gebildet. Auch wird eine dritte dielektrische Gateschicht 13B, einschließlich einer p+-Typ Siliziumelektrode 14B, der wenig dielektrischen Metallelektrode 15 und der harten Gatemaske 16, auf der dritten dielektrischen Gateschicht 13B in der peripheren Region gebildet.
  • Hier weist die in der Zellenregion gebildete erste dielektrische Gateschicht 12 eine größere Dicke auf, als die in der peripheren Region gebildete zweite bzw. dritte dielektrische Gateschicht 13A bzw. 13B. Die erste bzw. die zweite dielektrische Gateschicht 12 bzw. 13A sind Siliziumoxid(SiO2)-Schichten, gebildet durch Verwendung eines thermischen Oxidationsprozesses, während die dritte dielektrische Gateschicht 13B eine Nitridschicht ist.
  • Es bestehen jedoch verschiedene Schwierigkeiten bei einer Realisierung der ersten bis dritten dielektrischen Gateschicht mit verschiedenen Dicken auf einem Chip. Als erstes ist es kompliziert, die dielektrischen Gateschichten 12, 13A und 13B mit verschiedenen Dicken in verschiedenen Regionen durch Verwendung eines thermischen Prozesses zu bilden. Als zweites sollte die dielektrische Gateschicht 13B, die zwischen der p+-Typ Siliziumelektrode 14B des PMOS Transistors in der peripheren Region gebildet ist, aus Nitrid anstelle von Oxid hergestellt werden, um eine Penetration von Bor zu verhindern. Wenn die dielektrische Gateschicht 13B aus Nitrid hergestellt wird, existiert Stickstoff an einer Grenzfläche zwischen der dielektrischen Gateschicht 13B und dem Siliziumsubstrat 11. Der Stickstoff, der an der Grenzfläche existiert, führt zu einer Abnahme in einer Mobilität von Trägern, welche darüber hinaus verursachen, dass eine Bauelementgeschwindigkeit abnimmt.
  • 1B ist ein Graph zum Vergleichen einer normalisierten Transkonduktanz (Gm) von reinem Siliziumoxid mit der von Nitrid.
  • Wie dargestellt, weist das Nitrid ein niedrigeres Transkonduktanzniveau auf, als das des reinen Siliziumoxids. Es ist allgemein bekannt, dass je höher das Transkonduktanzniveau ist, welches ein Parameter zum Darstellen einer Transistoreigenschaft ist, je besser die Transistoreigenschaft wird.
    •
  • Zusammenfassung der Erfindung
  • Es ist daher ein Ziel der vorliegenden Erfindung, ein Halbleiterbauelement mit einer dielektrischen Multigateschicht zur Verfügung zu stellen, mit verschiedenen Dicken, die in der Lage sind, innerhalb eines Chips durch einen einfachen Prozess hergestellt zu werden, zusammen mit dem Erfüllen der gewünschten Zwecke und einem Unterdrücken einer Abnahme in einer Mobilität von Trägern, und um ein Verfahren zur Herstellung desselben zur Verfügung zu stellen.
  • In Überstimmung mit einem Aspekt der vorliegenden Erfindung, wird ein Halbleiterspeicherbauelement zur Verfügung gestellt, aufweisend: ein in eine Zellenregion, wo NMOS Transistoren gebildet werden, und eine periphere Region, wo NMOS und PMOS Transistoren gebildet werden, unterteiltes Siliziumsubstrat; eine angestrebte (englisch = targeted), auf dem Siliziumsubstrat gebildete Siliziumoxidschicht, angeordnet in der Zellenregion; eine auf dem Siliziumsubstrat angeordnete Oxynitridschicht, angeordnet in der peripheren Region; eine auf der angestrebten Siliziumschicht ausgebildete und eine n+-Typ Siliziumelektrode, eine mit wenig Widerstand versehene Siliziumelektrode und eine harte Gatemaske aufweisende erste Gatestruktur; eine zweite Gatestruktur, die auf der in einer NMOS Region der peripheren Region angeordneten Oxynitridschicht ausgebildet ist und die n+-Typ Siliziumelektrode, die wenig Widerstand aufweisende Siliziumelektrode und die harte Gatemaske einschließt; und eine dritte Gatestruktur, die auf der in einer PMOS Region der peripheren Region angeordneten Oxynitridschicht gebildet ist und eine p+-Typ Siliziumelektrode, die wenig Widerstand aufweisende Metallelektrode und die harte Gatemaske aufweist.
  • In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Halbleiterbauelements zur Verfügung gestellt, mit den Schritten: Bilden einer Siliziumoxidschicht auf einen Siliziumsubstrat, unterteilt in eine Zellenregion, wo NMOS Transistoren gebildet werden, und eine periphere Region, wo NMOS und PMOS Transistoren durch Ausführen eines ersten Oxidationsprozesses gebildet werden; selektives Entfernen der Siliziumoxidschicht in der peripheren Region; gleichzeitiges Bilden von Siliziumstickstoffbindungen auf einer exponierten Oberfläche des Siliziumsubstrats in der peripheren Region und von Siliziumsauerstoffstickstoffbindungen auf einer Oberfläche der in der Zellenregion verbleibenden Siliziumoxidschicht; und Bilden einer Oxynitridschicht auf der Oberfläche des Siliziumsubstrats mit den Siliziumstickstoffbindungen und Transformieren der verbleibenden Siliziumoxidschicht mit den Siliziumsauerstoffstickstoffbindungen in eine angestrebte Siliziumoxidschicht durch Ausführen eines zweiten Oxidationsprozesses.
    •
  • Kurze Beschreibung der Zeichnungen
  • Das obige und andere Ziele und Eigenschaften der vorliegenden Erfindung werden mit Bezug auf die folgende Beschreibung der bevorzugten Ausführungsformen, die in Verbindung mit den begleitenden Zeichnungen vorgenommen wird, besser verständlich, wobei:
  • 1A ein Querschnitt ist, der ein herkömmliches Halbleiterbauelement mit einer dielektrischen Multigateschicht zeigt;
  • 1B ein Graph zum Vergleichen einer normalisierten Transkonduktanzeigenschaft einer reinen Siliziumoxidschicht mit der einer Nitridschicht ist;
  • 2 ein Querschnitt ist, welcher ein Halbleiterbauelement mit einer dielektrischen Multigateschicht in Überstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellt;
  • 3A bis 3G Querschnitte sind, die ein Verfahren zur Herstellung eines Halbleiterbauelements mit einer dielektrischen Multigateschicht in Übereinstim mung in mit der bevorzugten Ausführungsform der vorliegenden Erfindung darstellen; und
  • 4 ein Graph ist, welcher Veränderungen in Stickstoff- und Sauerstoffprofilen zeigt, wenn eine Siliziumoxidschicht durch eine Plasmanitridierungstechnik nitridiert wird und anschließend in Übereinstimmung mit der vorliegenden Erfindung reoxidiert wird.
  • Detaillierte Beschreibung der Erfindung
  • Ein Halbleiterbauelement mit der dielektrischen Multigateschicht und ein Verfahren zur Herstellung desselben in Überstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung wird mit Bezug auf die begleitenden Zeichnungen im Detail beschrieben.
  • 2 ist ein Querschnitt, welcher ein Halbleiterbauelement mit einer dielektrischen Multigateschicht in Überstimmung mit der bevorzugten Ausführungsform der vorliegenden Erfindung darstellt.
  • Wie dargestellt, ist ein Siliziumsubstrat 31 in einer Zellenregion, in welcher N-Kanalmetalloxidhalbleiter(NMOS)-Transistoren gebildet werden, und eine periphere Region, in welcher P-Kanalmetalloxidhalbleiter(PMOS)-Transistoren und NMOS Transistoren gebildet werden, unterteilt. In der Zellenregion, wo die NMOS Transistoren gebildet werden, wird eine angestrebte Siliziumoxidschicht 36B auf dem Siliziumsubstrat 31 gebildet. In der peripheren Region, wo die NMOS und PMOS Transistoren gebildet werden, wird eine Oxynitridschicht 36A gebildet.
  • Eine erste Gatestruktur 100 einschließlich einer n+-Typ Siliziumschicht 37B, einer wenig Widerstand aufweisenden Metallelektrode 40 und einer harten Gatemaske 41, wird auf der angestrebten Siliziumoxidschicht 36B in der Zellenregion gebildet. Auch wird eine zweite Gatestruktur 200, einschließlich der n+-Typ Siliziumschicht 37B, der wenig Widerstand aufweisenden Metallelektrode 40 und der harten Gatemaske 41 auf der Oxynitridschicht 36A in einer NMOS Region der peripheren Region gebildet. Eine dritte Gatestruktur 300, einschließlich einer p+- Typ Siliziumelektrode 37A, der wenig Widerstand aufweisenden Metallelektrode 40 und der harten Gatemaske 41 wird auf der Oxynitridschicht 36A in einer PMOS Region der peripheren Region gebildet.
  • In dem in 2 dargestellten Halbleiterbauelement ist die angestrebte Siliziumoxidschicht 36B in der Zellenregion dicker als die Oxynitridschicht 36A in der peripheren Region. Auch wird die Oxynitridschicht 36A durch Oxidieren einer Oberfläche des Siliziumsubstrats 31 gebildet, wo Siliziumstickstoffbindungen ausgebildet sind. Auf der anderen Seite wird die angestrebte Siliziumoxidschicht 36B durch Oxidieren einer Siliziumoxidschicht gebildet, wo Siliziumsauerstoffstickstoffbindungen ausgebildet sind. Darüber hinaus enthält die Oxynitridschicht 36A Stickstoff, dessen Konzentration, gemessen in atomaren Prozent, zwischen etwa 5% bis etwa 30% liegt.
  • 3A bis 3G sind Querschnitte, die ein Verfahren zur Herstellung eines Halbleiterbauelements mit einer dielektrischen Multigateschicht in Überstimmung mit der bevorzugten Ausführungsform der vorliegenden Erfindung darstellen. Es sei festgestellt, dass die gleichen Bezugszeichen für die gleichen Konfigurationselemente, die in 2 beschrieben sind, verwendet werden.
  • Gemäß 3A wird eine erste Siliziumoxidschicht 33 auf einem Siliziumsubstrat 31, welches durch eine Ausführung eines ersten Oxidationsprozesses mit einer Feldoxidschicht 32 versehen ist, gebildet. Das heißt, dass die erste Siliziumoxidschicht 33 durch Oxidieren einer Oberfläche des Siliziumsubstrats 31 erhalten wird. Hier wird das Siliziumsubstrat 31 in eine Zellenregion und eine periphere Region unterteilt. Insbesondere ist es notwendig, eine dicke dielektrische Gateschicht in der Zellenregion zu bilden, während es notwendig ist, eine relativ dünne dielektrische Gateschicht in der peripheren Region zu bilden. In einem Direktzugriffsspeicher(DRAM)-Bauelement werden NMOS Transistoren in der Zellenregion gebildet, während NMOS- und PMOS Transistoren in der peripheren Region gebildet werden. Wie in 3A dargestellt ist, sind auch die dicke der ersten Siliziumoxidschicht 33 in der Zellenregion und in der peripheren Region gleich. Derzeit weist die erste Siliziumoxidschicht 33 eine Dicke auf, die zwischen 5 Å und etwa 100 Å liegt.
  • Gemäß 3B wird eine fotoempfindliche Schicht auf der ersten Siliziumoxidschicht 33 gebildet und durch Ausführen eines Fotobelichtungsprozesses und eines Entwicklungsprozesses strukturiert, um eine erste Maskenstruktur 34 zum Maskieren der Zellenregion zu bilden. Anschließend wird die in der peripheren Region gebildete erste Siliziumoxidschicht 33 durch Verwendung der ersten Maskenstruktur 34 als eine Ätzbarriere geätzt und als ein Ergebnis dieser Ätzung wird eine Oberfläche des Siliziumsubstrats 31 in der peripheren Region exponiert. Ein Bezugszeichen 33A bezeichnet eine verbleibende erste Siliziumoxidschicht in der Zellenregion nach dem obigen selektiven Ätzprozess. Nach dem obigen selektiven Ätzprozess verbleibt die erste Siliziumoxidschicht 33 nicht auf dem Siliziumsubstrat 31.
  • Gemäß 3C wird die erste Maskenstruktur 34 entfernt und es wird dann ein Plasmanitridierungsprozess ausgeführt, um eine Oberfläche der verbleibenden ersten Siliziumoxidschicht 33A in der Zellenregion und eine Oberfläche des exponierten Siliziumsubstrats 31 in der peripheren Region zu nitridieren. Durch den Plasmanitridierungsprozess werden auf der Oberfläche des Siliziumsubstrats 31 in der peripheren Region Siliziumstickstoff(Si-N)bindungen 35A und gleichzeitig auf der Oberfläche der verbleibenden ersten Siliziumoxidschicht 33A Silizium-Sauerstoff-Stickstoff(Si-O-N)bindungen 35B gebildet.
  • Hier schreitet der Plasmanitridierungsprozess voran durch Verwendung eines Verfahrens zum Erzeugen eines Stickstoffplasmas direkt auf dem Siliziumsubstrat 31 oder eines Verfahrens zum Erzeugen eines Stickstoffplasmas zunächst an einem anderen Ort und anschließendem Nitridieren des Siliziumsubstrats 31, indem nur Stickstoffradikale darauf angewendet werden. Das letzte Verfahren wird als ein Fernnitridierungsplasmaverfahren (englisch = remote plasma nitridation method) bezeichnet.
  • Für den oben beschriebenen Plasmanitridierungsprozess wird ein Quellengas zum Erzeugen des Plasmas aus einer Gruppe ausgewählt, die besteht aus Ar/N2, Xe/N2, N2, NO, N2O und einem gemischten Gas dieser aufgelisteten Gase. Derzeit liegt eine Energie zum Erzeugen des Plasmas zwischen etwa 100 W und etwa 3000 W, und der Plasmanitridierungsprozess wird für etwa 5 Sekunden bis etwa 600 Sekunden ausgeführt. Auch wird eine Temperatur des Siliziumssub strats 31 eingestellt, um in einem Bereich von etwa 0 °C bis etwa 600 °C zu liegen, und eine Quantität des fließenden Quellengases liegt zwischen etwa 5 sccm und etwa 2000 sccm.
  • Gemäß 3D wird ein zweiter Oxidationsprozess, dass heißt ein Reoxidationsprozess, ausgeführt. Derzeit werden auf der Oberfläche des Siliziumsubstrats 31 in der peripheren Region, in der die Siliziumstickstoffbindungen 35A gebildet sind, eine Oxynitridschicht 36A, insbesondere eine Silizium Oxynitridschicht (Si-ON) Schicht als das Siliziumsubstrat 31 gebildet, auf welchem die Siliziumstickstoffbindungen 35A gebildet werden, werden einer oxidierenden Umgebung ausgesetzt. Hier enthält die Oxynitridschicht 36A Stickstoff, dessen Konzentration, gemessen in atomaren Prozent, in einem Bereich von etwa 5 % bis etwa 30 liegt.
  • Die verbleibende Siliziumoxidschicht 33A, auf welcher die Silizium-Sauerstoff-Stickstoffbindungen 35B gebildet sind, wird jedoch in einer reinen Siliziumoxid(SiO2)schicht transformiert, wenn die Stickstoffatome der Silizium-Sauerstoff-Stickstoffbindungen 35B während des Reoxidationsprozesses ausdiffundieren. Diese Transformation begleitet eine Zunahme in der Dicke. Tatsächlich wird die verbleibende erste Siliziumoxidschicht 33A in der Zellenregion in eine zweite Siliziumoxidschicht 36B transformiert, dessen Dicke verglichen mit der verbleibenden ersten Siliziumoxidschicht 33A ansteigt. Im folgenden wir die zweite Siliziumoxidschicht 36B als eine angestrebte Siliziumoxidschicht bezeichnet.
  • Für die Dicken der Oxynitridschicht 36A und der angestrebten Siliziumoxidschicht 36B, gebildet durch den Reoxidationsprozess, gilt, dass die Dicke der Oxynitridschicht 36A dünner ist als die der angestrebten Siliziumoxidschicht 36B, da der Stickstoff der Silizium-Stickstoffbindung 35A die Oxidation während des Reoxidationsprozesses unterdrückt. Das bedeutet, dass während des Reoxidationsprozesses der Stickstoff der Silizium-Sauserstoff-Stickstoffbindung 35B ausdiffundiert wird und somit der Unterdrückungseffekt durch die Silizium-Sauerstoff-Stickstoffbindung 35B schwächer ist als der, der durch die Silizium-Stickstoffbindung 35A erzeugt wird. Aus diesem Grund ist der Anstieg in der Dicke der angestrebten Siliziumoxidschicht 36B während des parallel angewendeten Reoxidationsprozesses betonter als der der Oxynitridschicht 35A.
  • Da die Silizium-Stickstoffbindung 35A eine stärkere Bindungskraft aufweist, als die der Silizium-Sauerstoff-Stickstoffbindung 35B, diffundiert Stickstoff der Silizium-Stickstoffbindung 35A kaum aus. Auch weist die verbleibende erste Siliziumoxidschicht 33A, die nitridiert ist, ein niedriges Widerstandsniveau gegenüber der Oxidation auf, so dass im Ergebnis die Dicke der verbleibenden nitridierten ersten Siliziumoxidschicht 33A in größerem Ausmaß zunimmt. Auf der anderen Seite weist das nitridierte Siliziumsubstrat 31 gegenüber der Oxidation ein hohes Widerstandsniveau auf, so dass im Ergebnis der Anstieg in der Dicke des Siliziumsubstrats 31 gering ist.
  • Gemäß 3E wird eine undotierte Siliziumschicht 37 auf der Oxynitridschicht 36A und der angestrebten Siliziumoxidschicht 36B gebildet. Anschließend wird eine photoempfindliche Schicht auf der undotierten Siliziumschicht 37 gebildet und durch Ausführen eines Photobelichtungsprozesses und eines Entwicklungsprozesses strukturiert, um eine zweite Maskenstruktur 38 zu bilden. Hier maskiert die zweite Maskenstruktur 38 die Zellenregion und die NMOS Region der peripheren Region, während sie die PMOS Region der peripheren Region öffnet.
  • Als nächstes werden Dotierstoffe eines Elementes der dritten Periode, das heißt P-Typ-Dotierstoffe, unter Verwendung der zweiten Maskenstruktur 38 als eine Ionenimplantationsbarriere mittels Ionenimplantation implantiert. Derzeit wird der Dotierstoff des Elements der dritten Periode aus einer Gruppe ausgewählt, die aus Bor (B), Borfluorid (BF) und Bordifluorid (BF2) besteht. Die Ionenimplantation wird durch Anwenden einer Energie ausgeführt, die in einem Bereich von etwa 2 keV bis etwa 30 keV liegt, und mit einer Dosis der Dotierstoffe, die in einem Bereich von etwa 1 × 1015 Atomen/cm2 bis etwa 1 × 1016 Atomen/cm2 liegt.
  • Die Ionenimplantation mit Verwendung der oben erwähnten Dotierstoffe der Elemente der dritten Periode wird auf die in der PMOS Region der peripheren Region angeordnete undotierte Siliziumschicht 37 angewandt. Durch den Ionenimplantationsprozess wird die undotierte Siliziumschicht 37 in der PMOS Region der peripheren Region in eine p+-Typ Siliziumelektrode 37A transformiert. Auch wird ein Abschnitt der undotierten Siliziumschicht 37, der durch die zweite Maskenstruktur 38 maskiert ist, nicht transformiert.
  • Gemäß 3F wird die zweite Maskenstruktur 38 entfernt und es wird dann eine photoempfindliche Schicht auf der undotierten Siliziumschicht 37 und der p+-Typ Siliziumelektrode 37A gebildet und durch einen Photobelichtungsprozess und einen Entwicklungsprozess strukturiert, um eine dritte Maskenstruktur 39 zu bilden. Hier maskiert die dritte Maskenstruktur 39 die PMOS Region der peripheren Region und öffnet die Zellenregion und die NMOS Region der peripheren Region.
  • Anschließend wird die undotierte Siliziumschicht 37 einem Ionenimplantationsprozess ausgesetzt, welcher Dotierstoffe eines Elementes der fünften Periode, das heißt N-Typ Dotierstoffe verwendet. Derzeit ist der Dotierstoff eines Elementes der fünften Periode Phosphor (P) oder Arsen (As). Dieser Ionenimplantationsprozess wird durch Anwenden von Energie in einem Bereich von etwa 3 keV bis etwa 50 keV und einer Dosis in einem Bereich von etwa 1 × 1015 Atomen/cm2 bis etwa 1 × 1016 Atomen/cm2 ausgeführt. Als ein Ergebnis dieses Ionenimplantationsprozesses wird die undotierte Siliziumschicht 37, die in der Zellenregion und der NMOS Region der peripheren Region angeordnet ist, in eine n+-Typ Siliziumelektrode 37B transformiert.
  • Gemäß 3G wird die dritte photoempfindliche Struktur 39 entfernt und es werden dann sequentiell auf der P+-Typ Siliziumelektrode 37A und der n+-Typ Siliziumelektrode 37B eine wenig Widerstand aufweisende Metallelektrode 40 und eine harte Gatemaske 41 gebildet. Derzeit wird die wenig Widerstand aufweisende Metallelektrode 40 aus einem Material gebildet, welches ausgewählt ist aus einer Gruppe, die aus Wolfram, Wolframnitrid und Wolframsilizid besteht. Die harte Gatemaske 41 wird aus Nitrid gebildet. Anschließend wird ein Gatestrukturierungsprozess ausgeführt, um erste bis dritte Gatestrukturen 100 bis 300 in der Zellenregion, der NMOS Region der peripheren Region bzw. der PMOS Region der peripheren Region zu bilden. Die erste und die zweite Gatestruktur 100 bzw. 200, gebildet in der NMOS Region der Zellenregion und in der der peripheren Region, weisen eine duale Gateelektrodenstruktur einschließlich der n+-Typ Siliziumelektrode 37B und der wenig Widerstand aufweisenden Metallelektrode 40 auf. Auf der anderen Seite weist die in der PMOS Region der peripheren Region gebildete dritte Gatestruktur 300 eine duale Gateelektrodenstruktur einschließlich der p+-Typ Siliziumelektrode 37A und der wenig Widerstand aufweisenden Metallelektrode 40 auf.
  • 4 ist ein Graph, welcher Veränderungen in Sauerstoff- und Stickstoffprofilen darstellt, wenn eine Siliziumoxidschicht durch eine Plasmanitridierungstechnik nitridiert und anschließend oxidiert wird. Hier stellen die Bezugszeichen o und
    Figure 00110001
    die Stickstoffprofile dar, während Bezugszeichen
    Figure 00110002
    und
    Figure 00110003
    die Sauerstoffprofile darstellen. Insbesondere stellen die Bezugszeichen der Vollkreise und -quadrate,
    Figure 00110004
    und
    Figure 00110005
    das Stickstoffprofil bzw. das Sauerstoffprofil vor einem Reoxidationsprozess dar. Die Bezugszeichen der offenen Kreise bzw. Quadrate, o und
    Figure 00110006
    stellen das Stickstoffprofil bzw. das Sauerstoffprofil nach dem Reoxidationsprozess dar.
  • Wie dargestellt ist, existiert ein hohes Niveau von Stickstoff auf einer Oberfläche der Siliziumoxidschicht, die durch die Plasmanitridierungstechnik nitridiert ist. Die Stickstoffkonzentration nimmt durch den Reoxidationsprozess jedoch ab.
  • Für die Sauerstoffprofile nimmt die Dicke der Siliziumoxidschicht durch den Reoxidationsprozess zu.
  • In Übereinstimmung mit der bevorzugten Ausführungsform verwendet der NMOS Transistor in der Zellenregion die angestrebte Siliziumoxidschicht 36B als eine dielektrische Gateschicht, während der NMOS Transistor und der PMOS Transistor in der peripheren Region die Oxynitridschicht 36A als die dielektrische Gateschicht verwenden, deren Dicke gering ist. Daher ist es möglich, eine duale dielektrische Gateschicht mit verschiedenen Dicken innerhalb eines Chips zu bilden.
  • Wie oben erwähnt, können die jeweils eine unterschiedliche Dicke aufweisende angestrebte Siliziumoxidschicht 36B und die Oxynitridschicht 36A innerhalb eines Chips durch einfache Prozesse, wie etwa den Plasmanitridierungsprozess und den Reoxidationsprozess, selektiv gebildet werden. Der NMOS Transistor in der Zellenregion, der eine hohe Empfindlichkeit gegenüber Trägermobilität und eine gute Zuverlässigkeit benötigt, verwendet somit die angestrebte Siliziumoxidschicht 36B als die dielektrische Gateschicht, während der PMOS Transistor in der peripheren Region, welcher eine hohe Empfindlichkeit auf eine Penetration von Bor benötigt, die Oxynitridschicht 36A als eine dielektrische Gateschicht verwendet.
  • Im Falle einer Implementierung dieser dualen dielektrischen Gateschicht in DRAM Bauelementen kann die dicke angestrebte Siliziumoxidschicht 36B beispielsweise als die dielektrische Gateschicht verwendet werden, da der NMOS Transistor in der Zellenregion eine hohe Empfindlichkeit in Bezug auf die Trägermobilität und eine gute Zuverlässigkeit benötigt. Der PMOS Transistor in der peripheren Region verwendet die Oxynitridschicht 36A als die dielektrische Gateschicht, um zu verhindern, dass die Dotierstoffe des Elements der dritten Periode, die auf die p+-Typ Siliziumelektrode 37A dotiert sind, in die dielektrische Gateschicht eindringen.
  • Auf der Basis der bevorzugten Ausführungsform der vorliegenden Erfindung liefert somit die selektiv gebildete duale dielektrische Schicht, das heißt die angestrebte Siliziumoxidschicht und die Oxynitridschicht, einen Effekt des Sicherns gewünschter Niveaus von Trägermobilität und Zuverlässigkeit, die in dem Transistor in der Zellenregion benötigt werden, und löst das Bor-Penetrationsproblem in der peripheren Region. Auch liefert die duale dielektrische Gateschicht mit verschiedenen Dicken einen weiteren Effekt des Realisierens von Transistoren, die für verschiedene Zwecke verwendet werden können.
  • Die vorliegende Anmeldung enthält Gegenstände, die sich auf die koreanische Patentanmeldung Nr. KR 2004-0115352 beziehen, angemeldet beim koreanischen Patentamt am 29. Dezember 2004, wobei der gesamte Inhalt dieser Anmeldung hier durch Inbezugnahme mit aufgenommen wird.
  • Während die vorliegende Erfindung mit Bezug auf bestimmte bevorzugte Ausführungsformen beschrieben wurde, ist dem Fachmann der Technik klar, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, ohne von dem Geist und dem Bereich der Erfindung abzuweichen, wie er in den folgenden Ansprüchen definiert ist.

Claims (13)

  1. Halbleiterspeicherbauelement, aufweisend: ein Siliziumsubstrat, welches in eine Zellenregion, wo NMOS Transistoren gebildet sind, und in eine periphere Region, wo NMOS- und PMOS Transistoren gebildet sind, unterteilt ist; eine angestrebte Siliziumoxidschicht, gebildet auf dem Siliziumsubstrat, angeordnet in der Zellenregion; eine Oxynitridschicht, gebildet auf dem Siliziumsubstrat, angeordnet in der peripheren Region; eine erste Gatestruktur, welche auf der angestrebten Siliziumschicht gebildet ist und eine n+-Typ Siliziumelektrode, eine wenig Widerstand aufweisende Siliziumelektrode und eine harte Gatemaske aufweist; eine zweite Gatestruktur, welche auf der in einer NMOS Region der peripheren Region angeordneten Oxynitridschicht gebildet ist und die n+-Typ Siliziumelektrode, die wenig Widerstand aufweisende Siliziumelektrode und die harte Gatemaske aufweist; und eine dritte Gatestruktur, welche auf der in einer PMOS Region der peripheren Region angeordneten Oxynitridschicht ausgebildet ist und eine p+-Typ Siliziumelektrode, die wenig Widerstand aufweisende Metallelektrode und die harte Gatemaske aufweist.
  2. Halbleiterbauelement nach Anspruch 1, wobei die angestrebte Siliziumoxidschicht eine Dicke aufweist, die größer ist als die der Oxynitridschicht.
  3. Halbleiterbauelement nach Anspruch 1, wobei die Oxynitridschicht durch Oxidieren einer Oberfläche des Siliziumsubstrats gebildet wird, auf welcher Silizium-Stickstoff-Bindungen gebildet sind, und die angestrebte Siliziumoxidschicht durch Oxidieren einer Siliziumoxidschicht gebildet ist, die auf dem Siliziumsubstrat gebildet ist, und auf welchem Silizium-Sauerstoff-Stickstoff-Bindungen gebildet sind.
  4. Halbleiterbauelement nach Anspruch 1, wobei die Oxynitridschicht Stickstoff enthält, dessen Konzentration, gemessen in atomaren Prozent, in einem Bereich von etwa 5% bis etwa 30% liegt.
  5. Halbleiterbauelement nach Anspruch 1, wobei die n+-Typ Siliziumelektrode durch Ionenimplantieren von Phosphor oder Arsen gebildet wird.
  6. Halbleiterbauelement nach Anspruch 1, wobei die p+-Typ Siliziumelektrode durch Ionenimplantieren von Bor, Borfluorid oder Bordifluorid gebildet ist.
  7. Verfahren zur Herstellung eines Halbleiterbauelements, mit den Schritten: Bilden einer Siliziumoxidschicht auf einem Siliziumsubstrat, unterteilt in eine Zellenregion, wo NMOS Transistoren gebildet werden, und eine periphere Region, wo NMOS- und PMOS Transistoren gebildet werden, durch Ausführen eines ersten Oxidationsprozesses; selektives Entfernen der Siliziumoxidschicht in der peripheren Region; gleichzeitiges Bilden von Silizium-Stickstoff-Bindungen auf einer exponierten Oberfläche des Siliziumsubstrats in der peripheren Region und von Silizium-Sauerstoff-Stickstoff-Bindungen auf einer Oberfläche der Siliziumoxidschicht, die in der Zellenregion verbleibt; und Bilden einer Oxynitridschicht auf der Oberfläche des Siliziumsubstrats mit den Silizium-Stickstoff-Bindungen und Transformieren der verbleibenden Siliziumoxidschicht mit den Silizium-Sauerstoff-Stickstoff-Bindungen in eine angestrebte Siliziumoxidschicht durch Ausführen eines zweiten Oxidationsprozesses.
  8. Verfahren nach Anspruch 7, wobei der Schritt des Bildens der Silizium-Stickstoff-Bindungen und der Silizium-Sauerstoff-Stickstoff-Bindungen durch Verwenden eines Plasmanitridierungsprozesses ausgeführt wird.
  9. Verfahren nach Anspruch 8, wobei der Plasmanitridierungsprozess ausgeführt wird durch Verwenden eines Verfahrens zur Bildung eines Stickstoffplasmas direkt oben auf dem Siliziumsubstrat und der Siliziumoxidschicht oder einem Plasmafernnitridierungsverfahren.
  10. Verfahren nach Anspruch 9, wobei der Plasmanitridierungsprozess durch Verwenden eines Quellengases ausgeführt wird, welches ausgewählt wird aus einer Gruppe, die aus Ar/N2, Xe/N2, N2, NO, N2O und einem gemischten Gas der gelisteten Gase besteht, für etwa 5 bis etwa 600 Sekunden zusammen mit einer angelegten Energie in einem Bereich von etwa 100W bis etwa 3000W, einer Temperatur des Siliziumsubstrats, die in einem Bereich von etwa 0°C bis etwa 600°C aufrecht erhalten wird, und einer Quantität des fließenden Quellengases, die in einem Bereich von etwa 5 sccm bis etwa 2000 sccm liegt.
  11. Verfahren nach Anspruch 7, wobei die angestrebte Siliziumoxidschicht dicker ist als die Oxynitridschicht.
  12. Verfahren nach Anspruch 7, nach dem zweiten Oxidationsprozess die weiteren Schritte aufweisend: Bilden einer undotierten Siliziumschicht auf der angestrebten Siliziumoxidschicht und der Oxynitridschicht; Ionenimplantieren von p-Typ Dotierstoffen auf einem Abschnitt der in einer PMOS Region der peripheren Region angeordneten undotierten Siliziumschicht, um eine p+-Typ Siliziumelektrode zu bilden; Ionenimplantieren von n-Typ Dotierstoffen auf den anderen Abschnitt der in der NMOS Region der Zellenregion und der peripheren Region angeordneten undotierten Siliziumschicht, um eine n+-Typ Siliziumelektrode zu bilden; Bilden einer wenig Widerstand aufweisenden Metallelektrode auf der p+-Typ Siliziumelektrode und der n+-Typ Siliziumelektrode; Bilden einer harten Gatemaske auf der wenig Widerstand aufweisenden Metallelektrode; und Strukturieren der harten Gatemaske, der wenig Widerstand aufweisenden Metallelektrode, der p+-Typ Siliziumelektrode und der n+-Typ Siliziumelektrode, um Gatestrukturen zu bilden.
  13. Verfahren nach Anspruch 7, wobei die Siliziumoxidschicht, gebildet durch den ersten Oxidationsprozess, eine Dicke in einem Bereich von etwa 5Å bis etwa 100 Å aufweist.
DE102005024798A 2004-12-29 2005-05-26 Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten Expired - Fee Related DE102005024798B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040115352A KR100611784B1 (ko) 2004-12-29 2004-12-29 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법
KR10-2004/0115352 2004-12-29

Publications (2)

Publication Number Publication Date
DE102005024798A1 true DE102005024798A1 (de) 2006-07-13
DE102005024798B4 DE102005024798B4 (de) 2011-11-10

Family

ID=36599488

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005024798A Expired - Fee Related DE102005024798B4 (de) 2004-12-29 2005-05-26 Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten

Country Status (6)

Country Link
US (2) US7563726B2 (de)
JP (1) JP4545046B2 (de)
KR (1) KR100611784B1 (de)
CN (1) CN1797769B (de)
DE (1) DE102005024798B4 (de)
TW (1) TWI304999B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100678473B1 (ko) * 2005-11-28 2007-02-02 삼성전자주식회사 다중 게이트 절연막을 갖는 반도체 소자의 제조방법
US7799649B2 (en) * 2006-04-13 2010-09-21 Texas Instruments Incorporated Method for forming multi gate devices using a silicon oxide masking layer
KR100761354B1 (ko) 2006-10-02 2007-09-27 주식회사 하이닉스반도체 다면채널을 갖는 반도체소자의 듀얼폴리게이트 및 그의형성 방법
JP4156008B2 (ja) * 2007-02-15 2008-09-24 シャープ株式会社 半導体装置およびその製造方法
KR100924195B1 (ko) * 2007-09-18 2009-10-29 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8617954B2 (en) * 2007-10-09 2013-12-31 Texas Instruments Incorporated Formation of nitrogen containing dielectric layers having an improved nitrogen distribution
US7799628B2 (en) * 2008-10-06 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced metal gate method and device
US8420476B2 (en) * 2010-05-27 2013-04-16 International Business Machines Corporation Integrated circuit with finFETs and MIM fin capacitor
CN102403197B (zh) * 2010-09-08 2013-11-20 中芯国际集成电路制造(上海)有限公司 一种激活掺杂原子的方法
US8440526B2 (en) * 2011-09-23 2013-05-14 Winbound Electronics Corp. Method of fabricating memory
KR101929384B1 (ko) 2012-05-24 2018-12-14 삼성전자주식회사 선택적으로 질화처리된 게이트 절연막을 갖는 반도체 장치의 제조 방법
US9425212B2 (en) 2012-06-29 2016-08-23 Intel Corporation Isolated and bulk semiconductor devices formed on a same bulk substrate
CN104347501B (zh) * 2013-08-07 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
KR102365687B1 (ko) 2015-04-21 2022-02-21 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN104952734B (zh) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法
CN105738921A (zh) * 2016-01-29 2016-07-06 北京小米移动软件有限公司 获取位置信息的方法及装置
CN108630605B (zh) * 2017-03-22 2020-12-18 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US11862461B2 (en) 2021-12-28 2024-01-02 Changxin Memory Technologies, Inc. Method of forming oxide layer on a doped substrate using nitridation and oxidation process
CN116364654A (zh) * 2021-12-28 2023-06-30 长鑫存储技术有限公司 一种半导体结构及其形成方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834351A (en) * 1995-08-25 1998-11-10 Macronix International, Co. Ltd. Nitridation process with peripheral region protection
KR100273281B1 (ko) * 1998-02-27 2000-12-15 김영환 반도체 소자의 절연막 형성 방법
US6087236A (en) * 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures
JP2000216257A (ja) * 1999-01-20 2000-08-04 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
US6225167B1 (en) * 2000-03-13 2001-05-01 Taiwan Semiconductor Manufacturing Company Method of generating multiple oxide thicknesses by one oxidation step using NH3 nitridation followed by re-oxidation
TW466606B (en) * 2000-04-20 2001-12-01 United Microelectronics Corp Manufacturing method for dual metal gate electrode
US6833329B1 (en) * 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
JP2002076134A (ja) * 2000-08-31 2002-03-15 Seiko Epson Corp 半導体装置の製造方法
JP2002170887A (ja) * 2000-11-30 2002-06-14 Nec Corp 回路製造方法
US6468838B2 (en) * 2001-03-01 2002-10-22 United Microelectronic Corp. Method for fabricating a MOS transistor of an embedded memory
TW580730B (en) * 2001-03-09 2004-03-21 Macronix Int Co Ltd Method of forming a silicon oxide layer with different thickness using pulsed nitrogen plasma implantation
JP2002368122A (ja) * 2001-06-12 2002-12-20 Nec Corp 半導体装置及びその製造方法
US6436771B1 (en) * 2001-07-12 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of forming a semiconductor device with multiple thickness gate dielectric layers
JP2003133550A (ja) * 2001-07-18 2003-05-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6773999B2 (en) * 2001-07-18 2004-08-10 Matsushita Electric Industrial Co., Ltd. Method for treating thick and thin gate insulating film with nitrogen plasma
KR100418928B1 (ko) * 2001-10-24 2004-02-14 주식회사 하이닉스반도체 엠디엘 반도체 소자의 제조 방법
KR100400323B1 (ko) * 2001-11-01 2003-10-01 주식회사 하이닉스반도체 반도체 소자의 시모스(ｃｍｏｓ) 및 그의 제조 방법
KR20030050680A (ko) * 2001-12-19 2003-06-25 주식회사 하이닉스반도체 듀얼 게이트산화막을 구비한 반도체장치의 제조 방법
DE10207122B4 (de) * 2002-02-20 2007-07-05 Advanced Micro Devices, Inc., Sunnyvale Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats
JP2003332466A (ja) * 2002-05-17 2003-11-21 Mitsubishi Electric Corp 半導体装置
KR20030093713A (ko) * 2002-06-05 2003-12-11 주식회사 하이닉스반도체 듀얼 게이트산화막의 형성 방법
JP4128396B2 (ja) * 2002-06-07 2008-07-30 株式会社ルネサステクノロジ 半導体装置の製造方法
US6759302B1 (en) * 2002-07-30 2004-07-06 Taiwan Semiconductor Manufacturing Company Method of generating multiple oxides by plasma nitridation on oxide
US6716685B2 (en) * 2002-08-09 2004-04-06 Micron Technology, Inc. Methods for forming dual gate oxides
KR100440263B1 (ko) * 2002-10-29 2004-07-15 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
KR100486278B1 (ko) * 2002-11-11 2005-04-29 삼성전자주식회사 신뢰성이 향상된 게이트 산화막 형성방법
KR100448240B1 (ko) * 2002-12-30 2004-09-13 주식회사 하이닉스반도체 다중 게이트산화막의 형성 방법
TW583724B (en) * 2003-03-13 2004-04-11 Promos Technologies Inc Method to form nitride layer with different thicknesses
JP4190940B2 (ja) * 2003-05-13 2008-12-03 エルピーダメモリ株式会社 半導体装置の製造方法
KR20040108488A (ko) * 2003-06-17 2004-12-24 삼성전자주식회사 디램 소자의 듀얼 게이트 형성방법
KR100505068B1 (ko) * 2003-07-05 2005-07-29 삼성전자주식회사 반도체 소자의 다중 게이트 산화막 및 이를 포함하는게이트 전극 형성방법
KR100524809B1 (ko) * 2003-12-19 2005-11-01 주식회사 하이닉스반도체 반도체 소자의 이중게이트 절연막 형성방법
US7138691B2 (en) * 2004-01-22 2006-11-21 International Business Machines Corporation Selective nitridation of gate oxides
KR100540478B1 (ko) * 2004-03-22 2006-01-11 주식회사 하이닉스반도체 전하 트랩을 갖는 게이트유전체를 포함한 휘발성 메모리셀 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
KR100611784B1 (ko) 2006-08-10
CN1797769B (zh) 2010-09-29
US20100013022A1 (en) 2010-01-21
US20060138550A1 (en) 2006-06-29
TWI304999B (en) 2009-01-01
DE102005024798B4 (de) 2011-11-10
KR20060075968A (ko) 2006-07-04
JP4545046B2 (ja) 2010-09-15
US7563726B2 (en) 2009-07-21
CN1797769A (zh) 2006-07-05
TW200623209A (en) 2006-07-01
JP2006190942A (ja) 2006-07-20

Similar Documents

Publication Publication Date Title
DE102005024798B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten
DE10206148B4 (de) Verfahren zur Ausbildung einer Diffusionssperrschicht in einem pMOS-Bauteil
DE602004009740T2 (de) Halbleiterbauelemente mit Transistoren und Herstellungsverfahren dazu
DE112005002158B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, die eine dielektrische Gateschicht mit hohem K und eine Gateelektrode aus Metall aufweist
DE102005009976B4 (de) Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich
DE102009021486B4 (de) Verfahren zur Feldeffekttransistor-Herstellung
DE10051600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Grabenisolationsbereichen und Halbleitervorrichtung mit einer Elementisolationsstruktur
DE69835203T2 (de) Herstellungsverfahren für nmos und pmos bauelemente mit reduzierte maskierungsschritten
DE102006046374B4 (de) Verfahren zum Reduzieren der Lackvergiftung während des Strukturierens von Siliziumnitridschichten in einem Halbleiterbauelement
DE112014006222T9 (de) Verfahren zum Integrieren von SONOS- in CMOS-Fluss
EP0839386B1 (de) Verfahren zur herstellung eines mos-transistors
DE102012218580B4 (de) Kohlenstoffimplantation zur Anpassung der Austrittsarbeit bei einem Ersatzgate-Transistor
DE10201864A1 (de) CMOS-Halbleitervorrichtung und -verfahren zur Herstellung derselben
DE2700873A1 (de) Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren
DE112015006291T5 (de) Verfahren zur ONO-Stapel-Bildung
DE4126747A1 (de) Mos-halbleiterbauelement und verfahren zu seiner herstellung
DE102019109861A1 (de) Gatestapel-Behandlung
DE102007004862B4 (de) Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
DE102006029229A1 (de) Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende integrierte Halbleiterstruktur
DE102012215988A1 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε durch Wärmebehandlung und nach Entfernung der Diffusionsschicht
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE10240423A1 (de) Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche
DE19535629C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE3122382A1 (de) Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120211

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131203