CN1290964A - 标准单元、标准单元阵列及其布局和布线的系统与方法 - Google Patents

标准单元、标准单元阵列及其布局和布线的系统与方法 Download PDF

Info

Publication number
CN1290964A
CN1290964A CN00107876A CN00107876A CN1290964A CN 1290964 A CN1290964 A CN 1290964A CN 00107876 A CN00107876 A CN 00107876A CN 00107876 A CN00107876 A CN 00107876A CN 1290964 A CN1290964 A CN 1290964A
Authority
CN
China
Prior art keywords
standard cell
power line
route
diffusion layer
place
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00107876A
Other languages
English (en)
Inventor
古财敦子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1290964A publication Critical patent/CN1290964A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在设计标准单元型大规模集成电路布局和布线中,每个标准单元包括由P型扩散层形成的VDD电源端、由N型扩散层形成的VSS电源端、以及由第一金属层形成的输入端和输出端。设置多个标准单元形成标准单元阵列,并分别设置由第一金属层形成的VDD电源线和VSS电源线,使其沿标准单元阵列的对侧延伸。由扩散层形成的电源线从电源端延伸到第一金属层的电源线,并在第一金属层的电源线和由扩散层形成的电源线之间的重叠部分形成接触孔。

Description

标准单元、标准单元阵列及 其布局和布线的系统与方法
本发明涉及一种在半导体衬底上形成的标准单元、一种在半导体衬底上形成的标准单元阵列以及用于标准单元的布局和布线的系统与方法。
作为一种在半导体衬底上实现在短时间内具有高集成度的大规模集成电路(LSI)的布线设计技术，已经广泛采用了一种标准单元类型的大规模集成电路(LSI)的设计技术，其中小单元电路诸如一个“非”门以及一个“与非”门是事先制备的标准单元，这些标准单元以阵列的方式布设并互连以形成一个大规模集成电路(LSI)。
参考图18A，示出一个标准单元型的大规模集成电路(LSI)的布线图。布设多个单元阵列，各单元阵列被制成多个具有相同宽度(图中所示是高度)的功能单元106并布设成阵列的形式。在每对相邻的单元阵列之间保留一个布线沟道1801，在布线沟道1801中，有一个用于同一个单元阵列中的单元之间互连的单元间连接线1802，以及一个用于不同阵列的单元之间分别互连的阵列间的连接线1803。
参考图18B，示出一种典型的现有技术的标准单元的内部结构图。所示的标准单元是一个具有“非”门功能的功能单元106a。在图18B中，参考编号111指定一个N阱，参考编号112代表一个P型扩散层。参考编号113示出一个N型扩散层，参考编号114代表一个多晶硅。参考编号115表示P型扩散层或N型扩散层与第一金属层之间的一个接触孔。参考编号116表示多晶硅与第一金属层之间的接触孔。参考编号117表示第一金属层。参考编号120表示由第一金属层形成的VDD电源线。参考编号121表示一条由第一金属层形成的VSS电源线。在N阱111中，形成具有由P型扩散层112形成的源极和漏极的P沟道MOS晶体管。在N阱外的P型衬底区域，形成具有由N型扩散层113形成的源极和漏极的N沟道MOS晶体管。
如图18B所示，在现有技术的标准单元中，所有的单元均具有同样的恒定宽度(在图18A中是高度)，而具有同一固定宽度的VDD电源线120和VSS电源线121分别位于单元的上端部和下端部。在单元中的这对电源线间的区域用于形成单元中的晶体管并定位端点(触点)之间的互连线(在本说明中称为“单元内布线”)。另一方面，布线沟道必须用作单元间的互连。然而，要求单元的宽度要满足功能单元如一个需要许多晶体管及复杂的单元内布线的触发器的要求。因此，现有技术的标准单元中会遇到下列问题。在一个相对简单的功能单元诸如“非”门和具有简单单元内布线的双输入“与非”门中，虽然第一金属层增加了许多空闲区域，但是空闲区域不能用于单元间的连接。此外，延伸到所有的标准单元电源线具有恒定的宽度，而且不易根据要求的电源电流的大小来改变其宽度。
在这种情况下，日本专利申请初审后公开的No．JP-A-06-169016披露了一种标准单元，其具有在电源线与单元内布线区域之间设置的且能用于单元间连接的空区域。参考图19A，示出一个根据第二个现有技术的标准单元的布线区域图。在第一金属层的VDD线120与单元内布线区域122之间提供一个空区域123，在第一金属层的VSS线121与单元内布线区域122之间提供另一个区域124。这些空区域123和124可用于单元间的连接，以便提高集成密度。
此外，日本专利申请初审后公开的No．JP-A-03-062551披露了一种标准单元，其具有延伸到电源线外侧的器件形成区域。参考图19B，示出了一个根据第三现有技术的标准单元的布线区域图。和图18B所示的第一现有技术实例相同，在VDD线120与VSS线121之间提供一个单元内布线区域122。然而，由点划线所绘的器件形成区域125延伸到各电源线的外侧。由于该外侧区域可用于布线区域，所以外侧区域可用于单元间的连接。此外，即使电源线的位置对所有的单元均是标准化的，但是有可能随意设置一个由器件形成区域的大小决定的具体的单元宽度。
此外，日本专利申请初审后公开的No．JP-A-05-055381披露了一种没有电源线结构的标准单元。参考图19C，示出了一个根据该第四现有技术的标准单元的布线区域图。该标准单元仅包括一个包含在单元内形成的晶体管和连接单元内端点的布线结构的单元内布线区域122。在所需数量的标准单元布置在阵列中之后，即产生根据单元阵列的长度以及耗电量确定电源线宽度的电源线图形，用于各标准单元间的连接。因此，电源线可以具有最佳导线宽度。
然而，第二现有技术的标准单元难于使电源线的宽度最优化，而且被限制为具有恒定的单元宽度。第三现有技术的标准单元难于最优化电源线的宽度。第四现有技术的标准单元被限制为具有恒定的单元宽度。此外，由于器件形成区域不用于单元间的连接，所以布线密度低。
因此，本发明的一个目的是提供一种标准单元、一种标准单元阵列以及用于标准单元布线和布局的系统和方法，它们克服了现有技术所存在的问题。
本发明的另一个目的是提供一种标准单元、一种标准单元阵列以及用于用于标准单元布线和布局的系统和方法，它们在电源线和单元内布线区域之间的区域内能形成一个单元间的连接线并能确保具有最优化宽度的电源线，而没有要求单元宽度恒定的限制。
根据本发明的第一方面，提供的一种标准单元包括扩散层形成的电源端、第一金属层形成的输入端以及第一金属层形成的输出端。
具体而言，根据本发明的标准单元包括：至少包含一个P沟道晶体管和至少一个N沟道晶体管的功能电路，至少向一个P沟道晶体管供给第一电源电压的第一电源端，至少向一个N沟道晶体管供给第二电源电压的第二电源端，以及用于功能电路的输入端和输出端。至少在一个供给第一电源电压的P沟道晶体管的P型扩散层设置第一电源端，至少在一个供给第二电源电压的N沟道晶体管的N型扩散层设置第二电源端。第一金属层的输入端和第一金属层的输出端分别构成功能电路的输入端和输出端。
根据本发明的第二个方面，提供了一种包括多个根据本发明的第一方面的标准单元的标准单元阵列，所述的多个标准单元形成于半导体衬底上并按阵列的形式定位。多个标准单元以在标准单元内的各自的阱边界线被校直成一条直线的方式定位，并且将用于把第一电源电压和第二电源电压分别连接到半导体衬底和在半导体衬底上形成的阱的衬底接触单元，按预定间距插入标准电压阵列，对于预定个数的标准单元至少插入一个衬底接触单元。
根据本发明的第三个方面，提供一种标准单元的布局和布线处理系统，包括：存储各种标准单元信息的库文件，各标准单元均包括扩散层形成的电源端、第一金属层形成的输入端以及所述第一金属层形成的输出端；储存所开发的大规模集成电路的电路连接信息的电路连接信息文件；储存关于布局和布线的约束信息的约束信息文件；储存包括电源电压和所开发的大规模集成电路的工作频率和所述扩散层的薄层电阻的参数信息的参数文件；布局和布线系统，用于通过利用所述库文件、所述约束信息文件和所述参数文件的信息，对根据电路连接信息从所述电路连接信息文件中选择的标准单元进行布局和布线；以及输入／输出装置和显示装置，用于显示历史数据和布局和布线结果、并用于从外部输入一个控制所述布局和布线系统的控制命令。
根据本发明的第四个方面，提供一种标准单元的布局和布线方法，利用根据本发明的第三方面的标准单元的布局和布线处理的系统，完成标准单元的布局和布线，该方法包括：
第一步骤，从电路连接信息文件读出电路连接信息；
第二步骤，从单元库文件读出符合读出电路连接信息的标准单元并将读出的标准单元定位于多个标准单元阵列，每个标准单元阵列至少包括一个为每组预定个数的标准单元而插入的衬底接触单元，并且在各标准单元阵列中包括的标准单元以在标准单元中各自的阱边界线在平面视图中成一条直线的方式排列；
第三步骤，根据电路连接信息在包括于标准单元阵列中的标准单元之间布线信号线；
第四步骤，在标准单元阵列内选取信号线的布线区轮廓，并且在布线区外边设置电源线；
第五步骤，在标准单元阵列的标准单元中位于电源线和扩散层形成的电源端之间的重叠部分形成接触孔，或者替换为，当电源端不重叠电源线时，从电源端到电源线延伸一条扩散层形成的电源线，然后在电源线和扩散层形成的电源线之间的重叠部分形成接触孔；
第六步骤，判别扩散层形成的电源线的电阻是否不大于一个存储于约束信息文件中的预定电阻值；
第七步骤，当第六步骤中判定扩散层形成的电源线的电阻大于预定电阻值时，对标准单元之间的信号线重新布线，然后返回第四步骤；及
第八步骤，当第六步骤中判定扩散层形成的电源线的电阻不大于预定电阻值时，在标准单元阵列中布线一种未连接的互连并且在标准单元阵列之间进行信号线布线；
具体而言，第二步骤可以包括：
第一子步骤，从单元库文件读出与读出电路连接信息对应的标准单元，并且以各标准单元阵列中的标准单元各自的阱边界线在平面视图中排列成一条直线的排列方式，将读出的标准单元定位于多个标准单元阵列中；
第二子步骤，为各标准单元阵列中的每组预定个数的标准单元至少插入一个衬底接触单元，以构成多个标准单元阵列；
第三子步骤，根据有关包括在标准单元阵列中的标准单元的个数和种类、电源电压以及工作频率的信息，计算电源线宽度；
第四子步骤，根据电源线宽度、信号线条数以及信号通路的要求，计算布线沟道宽度；
第五子步骤，参照存储于约束信息文件中的芯片尺寸来判别是否能够布线，并且若不能够布线则返回第一子步骤，而若能够布线则完成第二步骤。
此外，第五步骤可包括：
第一子步骤，选取包括在标准单元阵列中的标准单元的电源端；
第二子步骤，判别所选取的电源端是否重叠电源线；
第三子步骤，当所选取的电源端不重叠电源线时，延伸一条从所选取的电源端到电源线的扩散层电源线，以使扩散层形成的电源线重叠电源线；以及
第四子步骤，当第二子步骤中判定所选取的电源端重叠电源线时，在所选取的电源端和电源线之间的重叠部分形成一个接触孔，或者可替换为，当第二子步骤中判定所选取的电源端不重叠电源线时，在电源线和扩散层的电源线之间的重叠部分形成一个接触孔。
此外，第七步骤可以包括：
第一子步骤，检测在将扩散层中形成的电源线电阻降至不大于预定电阻值中成为障碍的信号线；
第二子步骤，去除成为障碍的信号线，并且在被去除的信号线所连接到的端点位置处提供用于连接第一金属层和第二金属层的通孔；以及
第三子步骤，判别在随信号线的去除而缩短的扩散层中形成的电源线电阻是否不大于预定电阻值，并且当该电阻大于预定电阻值时返回第一子步骤，或可替换为当该电阻不大于预定电阻值时完成第七步骤。
根据本发明的第五方面，提供用于标准单元的布局和布线方法，其通过采用一个根据本发明第三方面的标准单元布局和布线处理系统，执行一个标准单元布局和布线，此方法包括：
第一步骤，从电路连接信息文件中读出电路连接信息；
第二步骤，从单元库文件中读出符合读出电路连接信息的标准单元，并且将读出的标准单元临时定位于临时的多个标准单元阵列；
第三步骤，将临时标准单元阵列分解成多个标准单元组，每组包括的标准单元个数不大于互相相邻定位的标准单元预定个数；
第四步骤，从多个单元组中选择一个待处理的单元组；
第五步骤，根据电路连接信息文件的电路连接信息，在所选择的单元组中的标准单元之间进行信号线布线；
第六步骤，在所选择单元组内选取信号线的布线区轮廓，以在约束信息文件中记录一个电源线禁止区；
第七步骤，在所选择单元组内沿着电源线禁止区的外侧布置一条电源线；
第八步骤，在一个所选择单元组的标准单元中位于电源线和扩散层形成的电源端之间的重叠部分形成一个接触孔，或者另一种方式是，当电源端不重叠电源线时，从电源端到电源线延伸一条扩散层形成的电源线，然后在电源线和扩散层形成的电源线之间的重叠部分形成一个接触孔；
第九步骤，判别扩散层电源线的电阻是否不大于一个存储于约束信息文件中的预定电阻值；
第十步骤，当在第九步骤中判定扩散层电源线的电阻大于预定电阻值时，重新布线标准单元之间的信号线，然后返回第五步骤；
第十一步骤，当第九步骤中判定扩散层电源线的电阻不大于预定电阻值时，判别所有单元组的处理是否均已完成，随后若所有单元组的处理还未完成则返回第四步骤；
第十二步骤，若在第十一步骤中判定所有单元组的处理已完成，用以上处理后的相应单元组替换由临时定位的标准单元组成的临时标准单元阵列；
第十三步骤，将上述处理后的单元组的各自电源线互连，以形成一个标准单元阵列的电源线；以及
第十四步骤，在标准单元阵列中布线一种未连接的互连，并且在标准单元阵列之间进行信号线布线。
在如下参照附图描述本发明的优选实施例中，本发明的上述及其它目标、特征和优点将是显而易见的。
图1A和图1B是根据本发明的标准单元的一实施例的“非门”单元的结构图；
图2A是根据本发明的标准单元的一实施例的双输入“或非”单元的结构图；
图2B是根据本发明的标准单元的一实施例的双输入“与非”单元的结构图；
图3A是根据本发明的标准单元的一实施例的低功率“非门”单元的结构图；
图3B是是根据本发明的标准单元的一实施例的衬底接触单元的结构图；
图4是根据本发明用于对标准单元进行布局和布线的处理系统的结构图；
图5是根据本发明的一实施例用于对标准单元进行布局和布线的方法的流程图；
图6是一个用于说明的电路的电路图；
图7是图5所示的步骤502处理细节的流程图；
图8是一个完成步骤502处理的结构图；
图9是一个完成步骤503处理的结构图；
图10是一个图5所示的步骤505处理细节的流程图；
图11是完成处理步骤505后的结构图；
图12是图5所示的步骤507处理细节的流程图；
图13A、13B、13C和13D是布局和布线过程中各步骤的布局图；
图14是完成步骤508处理的结构图；
图15是根据用于布局和布线标准单元的本发明方法的另一个实施例的流程图；
图16A、16B和16C是各单元组的布局图；
图17是一个完成步骤1508处理的结构图；
图18A是一个标准单元类型LSI的布局图；
图18B是第一现有技术的标准单元实例的结构图；
图19A、19B和19C是第二、第三、第四现有技术的标准单元实例的布线区域图。
参考图1A和1B，其所示为根据本发明的标准单元的一个实施例的一个“非门”单元的结构图。图1A例示了一个“非门”单元101内所有层次的图形。
图1A中，参考编号111表示一个N阱，参考编号112表示一个P型扩散层。参考编号113表示一个N型扩散层，参考编号114表示一个多晶硅。参考编号115表示P型扩散层或N型扩散层与第一金属层之间的一个接触孔。参考编号116代表多晶硅与第一金属层之间的接触孔。参考编号117表示第一金属层。参考编号118代表一个P型扩散层上的VDD端子。参考编号119代表一个N型扩散层上的VSS端子。在N阱111中，形成一个具有由P型扩散层112形成的源极和漏极的P沟道MOS晶体管，并且在构成此P沟道MOS晶体管源极的P型扩散层112上形成一个VDD端子118。类似地，在N阱外的P型衬底区域，形成一个具有由N型扩散层113形成的源极和漏极的N沟道MOS晶体管，并且在构成此N沟道MOS晶体管源极的N型扩散层113上形成一个VSS端子119。由第一金属层117和接触孔115将此P沟道MOS晶体管与N沟道MOS晶体管进行连接，以构成一个“非”门。
图1B仅例示了示于图1A中的P型扩散层、N型扩散层和第一金属层。图1B示出扩散层的VDD端子118、扩散层的VSS端子119、第一金属层的一个输入端IN，以及第一金属层的一个输出端OUT。根据本发明的标准单元，其特征在于具有扩散层的VDD端子118、扩散层的VSS端子119、第一金属层的一个输入端IN，以及第一金属层的一个输出端OUT，无需具有作为电源线的金属连接线。
在根据本发明的标准单元中，由于电源端是由扩散层构成的，标准单元通过一个由扩散层形成的接线导体被连接至电源金属导线，结果是在某些情况下，在电源金属导线和晶体管之间插入了一个寄生电阻。可是，采用目前先进的金属硅化物形成技术，通过在扩散区域表面淀积金属钛(Ti)并且将金属钛转换为硅化钛而形成的硅化钛、以及通过在扩散区域表面淀积金属钴(Co)并且将金属钴转换为硅化钴而形成的硅化钴已经投入使用，从而使扩散层的薄层电阻显著减小。因此，有可能将寄生电阻减小到一个不构成实际影响的阻值。
参照图2A，示出作为根据本发明标准单元的一实施例的一个双端输入的“或非”单元102的结构图。图2B是一个作为根据本发明标准单元的一实施例的一个2端输入“与非”单元103的结构图。这些标准单元具有一对输入端IN1和IN2。再参照图3A，示出了作为根据本发明标准单元的一实施例的一个低功率“非”门单元104的结构图。图3B是一个作为根据本发明标准单元的一实施例的一个衬底接触单元105的结构图。在这些图中，对那些与图1A和图1B中示出的元件所对应的元件给予相同的参考编号，并且由于此领域中的任何一个普通技术人员均无需进一步解释就能理解这些表示，因此为了简化描述将忽略对这些编号的解释。顺便说明，衬底接触单元105用于将N阱111的电势和P型衬底的电势分别固定于VDD的电势和VSS的电势上。
如图1A、1B、2A、2B、3A和3B所示，根据本发明的标准单元不仅可以具有不同的单元长度而且可以具有不同的单元宽度。
参照图4，示出了一个根据本发明的标准单元布局和布线处理系统的结构示意图，此系统用于通过使用根据本发明的标准单元进行布局和布线以设计出一个大规模集成电路。
此设计系统包括一个用于实现单元布设以及单元间连接布线和电源线布线的布局和布线系统401，一个包括图1A、1B、2A、2B、3A和3B所示的标准单元的单元库文件402，一个用于要开发的LSI的电路连接信息的电路连接信息文件403，一个存储与布局和布线有关的各种约束的约束信息文件404，一个输入／输出和显示装置405，以及一个存储有工作频率、工作温度范围、P型扩散层、N型扩散层和各个互连金属层的薄层电阻等各种信息的参数文件406。此输入／输出和显示装置405可以显示布局和布线的历史记录和结果，并且可以通过此输入／输出和显示装置405输入各种命令以控制布局和布线的执行。
现在，将详细描述在布局和布线系统401中执行布局和布线方法。
图5是一个根据本发明的布局和布线方法的流程图。
在步骤501中，从电路连接信息文件403中读取一个通过与单元功能以及小型电路间的连接信息对应的小型电路来表示LSI电路的电路连接信息，并输入到布局和布线系统401。
图6是一个由在步骤501输入的电路连接信息表示的一个电路实例的电路图。低功率“非”门604的一个输入端连到A端，低功率非门602的一个输出端通过连接导线A1连到双输入“与非”门电路603的一个输入端。双输入“与非”门电路603的另一个输入端连到端B，而双输入“与非”门电路603的一个输出端通过连接导线A2连到双输入“或非”门电路602的一个输入端。双输入“或非”门电路602的另一个输入端连到端点C，而双输入“或非”门电路602的一个输出端通过连接导线A3连到“非”门601的一个输入端。“非”门电路的输出端连到端D。在此，“非”门601、双输入“或非”门电路602、双输入“与非”门电路603以及低功率“非”门604分别是一个小型电路，并分别对应“非”门单元101、双输入“或非”门单元102、双输入“与非”门单元103以及低功率“非”门单元104。
在步骤502，从单元库文件402读出符合电路连接信息的标准单元，将读出的标准单元分配到各单元阵列。在每个单元阵列中，将标准单元以使各标准单元中的N阱边界线在平面视图中成一条直线的方式布设。
图7是一个示出图5所示步骤502中的处理的细节的流程图。在步骤701，一个包括在电路连接信息中的小型电路的临时布设顺序是根据小型电路之间的互连导线的数目以及一个约束信息文件404中的邻近布局约束确定的。之后，与小型电路对应的标准单元从对应的库文件402读出，且由读出的标准单元分别替换该小型电路。此外，调整单元阵列的长度和单元阵列中的单元的数目，读出的标准单元的位置是以在相应的单元中的N阱的边界线在平面视图中成一条直线的方式确定的，这样，就完成了一个临时单元阵列。
在下一步骤702，为了将每个标准单元中的N阱的电势稳定固定于VDD电势，并将P型衬底的电势稳定固定于VSS电势，对临时单元阵列中的每个单元数目预定的各单元阵列至少插入一个衬底接触单元105，从而形成一个标准单元阵列。
在步骤702的后续步骤703，各标准单元阵列的最佳电源线宽度是通过考虑由电能消耗以及电迁移电阻引起的发热来计算的，它是根据标准单元阵列中的单元的数目和单元的种类、以及从包括第一金属层的薄层电阻、电源电压、处理频率以及处理温度的参数文件406中读出的各种信息获得的。
之后，在步骤704，由先前步骤703获得的最佳电源线、在标准单元阵列中单元之间信号线的数目、粗略的信号通道以及可布线区域的宽度计算每对相邻的标准单元阵列之间要求的布线沟道。
此后，在步骤705，从标准单元阵列和由此获得布线沟道估计LSI芯片的大小，并与存储在约束信息文件404中的芯片垂直尺寸和水平尺寸做比较。如果所估计的芯片尺寸不满足芯片的垂直尺寸和水平尺寸，则该处理返回到步骤701，使得通过输入／输出和显示装置405输入一个命令以增加或减少重新定位的单元阵列的数目。如果估计的芯片尺寸满足芯片的垂直尺寸和水平尺寸，则完成步骤502，并且该处理进入步骤503。
图8是在步骤502的处理完成后的标准单元阵列的一部分的结构图。与图6所示的“非”门601、双输入“或非”电路602、双输入“与非”电路603以及低功率“非门”604分别对应的“非”门单元101、双输入“或非”门单元102、双输入“与非”门单元103以及低功率“非”门单元104，以在各自标准单元中的N阱111的边界线在平面视图中排列成一条直线的方式紧密布设，进而添加衬底接触单元105。耦连标准单元各自的N阱111以形成一个连续图形。此外，由于各个标准单元分别具有不同宽度，如图8所示的标准单元阵列具有一个上边界或轮廓线及一个下边界或轮廓线，上、下两条边界线都是弯曲不直的。
在步骤503，根据存储于电路连接信息文件403中的电路连接信息进行每个标准单元阵列中的信号线的布线。图9为一个当步骤503的处理完成时的标准单元阵列相同部分的结构图。根据图6所示的电路连接，将端A通过一个第一金属层的互连导线901连接到低功率“非”门单元104的输入端。通过第一金属层的互连导线901(A1)，将低功率“非”门单元104的输出端连接到双输入“与非”门单元103的一个输入端。通过第一金属层的互连导线901，将B端连接到双输入“与非”门单元103的另一个输入端。通过第一金属层的互连导线901(A2)，将双输入“与非”门单元103的输出端连接到双输入“或非”门单元102的一个输入端。通过第一金属层的互连导线901(A3)，将双输入“或非”门单元102的输出端连接到“非”门单元101的输入端。通过第一金属层的互连导线901，将非”门单元101的输出端连接到端点D。因此，如果步骤503完成，则处理进入步骤504。
在步骤504中，选取标准单元阵列内的一条布线区域轮廓线，并且将电源线定位在轮廓线的外侧。当步骤505的处理完成时参考作为标准单元阵列相同部分的结构图的图11，将一条VDD电源线1101(由例如第一金属层形成)设置在平面视图中的单元阵列内的由第一金属层形成的金属信号线的上部外侧，并且将一条VSS电源线1102(由例如第一金属层形成)设置在平面视图中单元阵列内的由第一金属层形成的金属信号线的下部外侧。
然后，处理进入步骤505，其中各单元的电源端被连接到电源线。图10是一个步骤505的处理细节的流程图。在步骤1001中，选取包括在标准单元阵列中的一个标准单元VDD端子118。在步骤1002中，判别所选取的VDD端子118是否重叠VDD电源线1101。如果所选取的VDD端子118重叠VDD电源线1101，处理进入步骤1004。另一方面，如果所选取的VDD端子118不重叠VDD电源线1101，处理进入步骤1003，其中由用于提供VDD电压的一个P型扩散层1103(图11)形成的电源线从VDD端子118向VDD电源线1101延伸，并且也将N阱结构延伸以环绕一个P型扩散层1103形成的电源线，以使一个从VDD端子118延伸的由P型扩散层1103形成的电源线重叠VDD电源线1101。完成步骤1003后，处理进入步骤1004。
在步骤1004中，产生一个用于在扩散层与第一金属层间互连的接触结构1105，并且其位于VDD电源线1101与VDD端子118之间的重叠部分或位于VDD电源线1101与由P型扩散层1103形成的电源线之间的重叠部分。
在下一步骤1005中，判定一个用于将所有VDD端子118连接到VDD电源线1101的处理是否已经完成。如果对于所有的VDD端子118连接处理还未完成，此处理返回步骤1101。另一方面，如果对于所有的VDD端子118连接处理已经完成，此处理进入VSS端子119的连接处理。VSS端子119的这种连接处理类似于上述VDD端子118的连接处理，因此通过用VSS端子119、VSS电源线1102以及由N型扩散层1104形成的电源线分别替换VDD端子118、VDD电源线1101以及由P型扩散层1103形成的电源线，由以上从步骤1001到1005的描述很容易理解这种连接处理。如果所有VDD端子118和VSS端子119的连接处理已经完成，处理进入步骤506。
如上所述，图11是一个当步骤505的处理完成时标准单元阵列相同部分的结构图。如图11所示，VDD电源线1101和VSS电源线1102设置在设有单元内布线和单元间连接的区域外侧。接触孔1105形成于VDD端子118与VDD电源线1101间的重叠部分。在不重叠VDD电源线1101的VDD端子118中，形成由P型扩散层1103形成的电源线以便从VDD端子118延伸到VDD电源线1101，并且接触孔1105形成于VDD电源线1101与由P型扩散层1103形成的电源线间的重叠部分，以实现将VDD电源线1101连接到不与VDD电源线1101重叠的VDD端子118的目的。同样，接触孔1105形成于VSS端子119与VSS电源线1102间的重叠部分。在不与VSS电源线1102重叠的VSS端子119中，形成由N型扩散层1104形成的电源线以便从VSS端子119延伸到VSS电源线1102，并且接触孔1105形成于VSS电源线1102与由N型扩散层1104形成的电源线间的重叠部分，以实现将VSS电源线1102连接到不与VSS电源线1102重叠的VSS端子119的目的。
在步骤506中，确定由P型扩散层1103形成的电源线和由N型扩散层1104形成的电源线的电阻是否在一个允许的限度内。为此目的，从参数文件406中读出P型扩散层和N型扩散层的各个薄层电阻，并且电阻值由构成电源线的扩散层的宽度和长度进行计算，并与一个存储在约束信息文件404中的允许电阻值比较。如果由扩散层形成的所有电源线的电阻不大于允许的电阻值，则处理进入步骤508。如果由扩散层形成的至少一条电源线的电阻大于允许电阻值，则处理进入步骤507。
在步骤507中，为了使由扩散层形成的所有电源线的电阻不大于允许电阻值，进行了再布线。图12是一个步骤507的再布线处理细节的流程图。在步骤1201中，检测由第一金属层形成的信号线，此信号线已成为将由扩散层形成的电源线电阻减少(第一目标)为不大于允许电阻值的瓶颈。在后续步骤1202中，将由成为瓶颈的第一金属层形成的信号线去除，并且将连接第二金属层的一个通孔定位在被去除信号线的各端所连接到的位置。同时，去除相应的第一层金属形成的电源线和由具有电阻大于允许电阻值因此通过去除第一金属层形成的信号线来减小电阻的由扩散层形成的电源线。在接续1202的步骤1203中，估计由扩散层形成的能作为步骤1202的处理结果被缩短的电源线尺寸，并且计算已估计的电源线电阻值，然后与允许电阻值进行比较。如果电阻值大于允许电阻值，处理返回步骤1201。反之，如果电阻值不大于允许电阻值，则完成由具有电阻大于允许电阻值的扩散层形成的电源线(第一目标)的重新布线，并且对于由具有电阻大于允许电阻值的扩散层形成的其它电源线重复相同的处理。如果对于由具有电阻大于允许电阻值的扩散层形成的所有电源线完成了重新布线，由于由扩散层形成的所有电源线具有一个不大于允许电阻值的电阻，处理进入步骤508。
在步骤508中，连接单元阵列内未连接的互连，并连接标准单元阵列之间的信号线。因此，完成了布局和布线处理。
图13A、13B、13C、13D是在布局和布线过程的各个步骤中说明标准单元阵列互连状态的定位图。图13A示出了完成图5所示的步骤503的定位图。标准单元阵列包含具有不同宽度的、每个均包含由扩散层形成的多个电源端的多个功能单元100，及由第一金属层形成的至少一个输入端和一个输出端，至少一个提供给各预定个数功能单元的衬底接触单元105。这些功能单元和至少一个衬底接触单元以一种使各标准单元的N阱的边界线在平面视图中排列成一条直线的阵列形式布设。此外，为单元间的连接设置由第一金属层形成的互连接901。进而，在标准单元阵列内的单元内布线和单元间连接(由第一金属层形成)的区域被限制为一个禁止由金属层形成的电源线布设(由第一金属层形成)的禁止区1301。
图13B示出了完成图5所示的步骤505的一个布局图。由金属层形成的VDD电源线1101和VSS电源线1102(它们都由第一金属层形成)设置在禁止区域1301的外侧，并且提供由P型扩散层形成的电源线1103a。在此假定由P型扩散层形成的电源线1103a具有大于允许电阻值的电阻。
图13C示出了在步骤507的重布线处理中完成图12所示的步骤1202的布局图。去除由P型扩散层形成的电源线1103a和VDD电源线1101，并且在减少由P型扩散层形成的电源线1103a的电阻时成为瓶颈的第一金属层的互连接901a和901b也被去除。进而，将通孔1302布置在互连接901a和901b的端点位置。
图13D示出了完成图5所示的步骤508的定位图。VDD电源线1101重新布设在修正禁止区1301a的外侧，并且代替去除的第一金属层的互连接901a和901b，形成第二金属层的互连接1303、通孔1302和第一金属层的互连接901使得该互连接在VDD电源线1101的外侧绕过。结果为P型扩散层形成的一个新电源线1103b可以减少长度，因而，具有一个减小到允许电阻值限度内的电阻。
阵列间的连接也在步骤508中执行，图14是完成步骤508的处理时的布局图。阵列间的连接由从端C延伸的第一金属层的互连线901、一个形成在用于在第一金属层和第二金属层之间连接的互连线901的相反端的通孔1302、从通孔1302延伸到双输入“或非”单元102的另一输入端IN2的第二金属层形成的互连线1303、以及形成于在第一金属层和第二金属层之间用于连接的第二输入端IN2的位置处的通孔1302。由此，将端C连接到双输入“或非”单元102的另一输入端IN2。
如上所述，通过使用根据本发明的标准单元形成标准单元阵列，并且根据图5中流程进行信号线和电源线布线，有可能为每个标准单元阵列设置一个合适宽度的电源线(金属的)。此外，器件形成区域可以被用作布线沟道。因此，可以实现高密度布线。
参考图15，示出根据本发明方法用于布局和布线标准单元的另一方案的流程图。此第二方案不同于第一方案之处在于，在形成单元阵列前，形成每个均包括不大于预定数目的多个单元的单元组，并且在各个单元组中，单元间连接和电源线被布局和布线，此后，将单元组耦连以形成单元阵列，并且进行单元组间连接。
在步骤1501中输入电路连接信息。然后，在步骤1502中，对单元进行临时布设以形成一个临时单元阵列。在步骤1503中，将临时单元阵列分解为在同一临时单元阵列中互相相邻定位的、每个单元组均由不大于预定单元数的单元组成的多个单元组。此时，可以根据这样得到的单元组修正相应于单元组的电路连接信息，并且将修正后的电路连接信息储存于电路连接信息文件403中。
此后，处理进入步骤1504，选取一个单元组。随后，在步骤1505中，从单元库402读出包括在所选取的单元组中的标准单元。并且，根据临时布局信息进行布设。此外，添加至少一个衬底接触单元，并且进行单元间连接。
接着，处理进入步骤1506，选取由沿着单元组内的信号线区域轮廓的虚线围绕的电源线禁止区，然后存入约束信息文件。在步骤1507中，根据存储于约束信息文件404和参数文件406中的信息计算电源线(由金属层形成)的最佳宽度，以形成禁止区外侧的电源线。电源线可以以直线延伸，但是也可以沿着禁止区的轮廓线弯曲延伸。
此后，处理进入步骤1508，其中将包括在单元组中的标准单元的电源端连接到电源线。当电源端重叠电源线时，在电源线和电源端之间的重叠位置处形成一个接触孔。如果电源端不重叠电源线(由金属形成的)，扩散层形成的电源线从电源端延伸以重叠电源线(由金属形成的)，并且在电源线(由金属形成的)与扩散层的电源线之间的重叠位置形成一个接触孔。
在步骤1509中，判别从电源端延伸的扩散层的电源线的电阻值是否在允许限度内。如果电阻大于预定电阻值，处理进入步骤1510，此时为了重新布线而执行类似于图12所示的流程图的处理。如果完成步骤1510，处理返回步骤1505。当扩散层的电源线的电阻在允许限度内，即不大于允许值，认为有关单元组的布局和布线处理被完成，并且处理进入步骤1511。
在步骤1511中，判别所有单元组的布局和布线处理是否已完成。如果所有单元组的布局和布线处理还未完成，处理返回步骤1504。另一方面，如果所有单元组的布局和布线处理已完成，处理返回步骤1512。
在步骤1512中，在临时单元阵列中临时布设的单元由上述处理过的单元组替代。在下一步骤1513中，在单元组间连接电源线。此后，在步骤1514中，实现在单元阵列内还未连接的互连，并且在标准单元阵列间连接信号线。因此完成布局和布线处理。
图16A、16B和16C是各单元组的布局图。如图16A、16B和16C所示的各单元组包括多个以各自标准单元中的N阱边界线在平面视图中成一条直线的方式紧密布设的功能单元110和一个衬底接触单元105。禁止区域1303被限制为环绕单元组内的信号线的布线区域，并且沿着禁止区域1301延伸布设VDD电源线1101和VSS电源线1102。图16D是通过耦连如图16A、16B和16C所示的单元组所得到的标准单元阵列的布局图。
图17为步骤1508的处理完成时的一个单元组的结构图。限制电源线禁止区域1301(由图17中的粗实线环绕的)以环绕内部布线区域。在平面视图中沿着禁止区域1301的外侧上部以曲线形式延伸布设VDD电源线1101，并且在平面视图中沿着禁止区域1301的外侧上部以曲线形式延伸布设VSS电源线1102。因为弯曲电源线可以实现更高的布线密度，并且与图11所示的结构图相比，由扩散层形成的用于电源端和电源线(由金属层形成的)间连接的电源线也可以缩短。因此可以减少由扩散层形成的、具有电阻大于在步骤1509中检测的允许电阻值的电源线的数目，从而可以提高布局和布线效率。
如上所述，通过使用根据本发明的标准单元形成标准单元阵列并且根据本发明布线信号线和电源线，可以无障碍地对具有不同宽度的标准单元进行布局和布线，并且也可以在电源线与单元内的布线区间使器件形成区域作为布线沟道。因此，能够实现高密度布线，此外，可以将各标准单元阵列的电源线(金属层的)宽度设置为一个合适宽度。
在此参考特定实施例已说明并描述了本发明，但是需要指出的是本发明决不局限于已描述的细节和结构，任何改动和修改方案均属于所附权利要求所述的本发明范围。

Claims (9)

1．标准单元，包括扩散层形成的电源端、第一金属层形成的输入端以及由所述第一金属层形成的输出端。
2．根据权利要求1所述的标准单元，进一步包括：功能电路，它包含至少一个P沟道晶体管和至少一个N沟道晶体管；第一电源端，用于向所述至少一个P沟道晶体管提供第一电源电压；第二电源端，用于向所述至少一个N沟道晶体管提供第二电源电压；以及用于所述功能电路的输入端和输出端；其中所述第一电源端是在被提供有所述第一电源电压的所述至少一个P沟道晶体管的P型扩散层设置的，所述第二电源端是在被提供有所述第二电源电压的所述至少一个N沟道晶体管的N型扩散层设置的，其中所述第一金属层的所述输入端和所述第一金属层的所述输出端分别构成用于所述功能电路的所述输入端和所述输出端。
3．标准单元阵列，包含多个形成在一个半导体衬底上、并以阵列的形式定位的标准单元，各所述标准单元均包括扩散层的电源端、第一金属层的输入端和所述第一金属层的输出端，其中所述多个标准单元是以在所述标准单元内的各阱的边界线成一条直线的方式定位的，以及用于将第一电源电压和第二电源电压分别连接到所述半导体衬底和在所述半导体衬底内形成的阱的衬底接触单元，该衬底接触单元以预定的间距插入到所述标准单元阵列中，对于预定个数的标准单元至少插入一个衬底接触单元。
4．标准单元的布局和布线处理系统，包括：存储各种标准单元信息的库文件，各标准单元均包括扩散层形成的电源端、第一金属层形成的输入端以及所述第一金属层形成的输出端；储存所开发的大规模集成电路的电路连接信息的电路连接信息文件；储存关于布局和布线的约束信息的约束信息文件；储存包括电源电压和所开发的大规模集成电路的工作频率和所述扩散层的薄层电阻的参数信息的参数文件；布局和布线系统，用于通过利用所述库文件、所述约束信息文件和所述参数文件的信息，对根据电路连接信息从所述电路连接信息文件中选择的标准单元进行布局和布线；以及输入／输出装置和显示装置，用于显示历史数据和布局和布线结果、并用于从外部输入一个控制所述布局和布线系统的控制命令。
5．一种标准单元的布局和布线方法，通过利用标准单元的布局和布线的处理系统完成标准单元的布局和布线，该标准单元的布局和布线的处理系统包括：存储各种标准单元信息的库文件，各标准单元均包括扩散层形成的电源端、第一金属层形成的输入端以及所述第一金属层形成的输出端；储存所开发的大规模集成电路的电路连接信息的电路连接信息文件；储存关于布局和布线的约束信息的约束信息文件；储存包括电源电压和所开发的大规模集成电路的工作频率和所述扩散层的薄层电阻的参数信息的参数文件；布局和布线系统，用于通过利用所述库文件、所述约束信息文件和所述参数文件的信息，对根据电路连接信息从所述电路连接信息文件中选择的标准单元进行布局和布线；以及输入／输出装置和显示装置，用于显示历史数据和布局与布线的结果、并用于从外部输入一个控制所述布局和布线系统的控制命令，
所述方法包括：
第一步骤，从所述电路连接信息文件读出所述电路连接信息；
第二步骤，从所述单元库文件读出符合读出电路连接信息的标准单元并将读出的标准单元定位于多个标准单元阵列，每个所述标准单元阵列至少包括一个为每组预定个数的所述标准单元插入的衬底接触单元，并且在各所述标准单元阵列中包含的所述标准单元以在标准单元中各自的阱边界线在平面视图中成一条直线的方式排列；
第三步骤，根据所述电路连接信息在所述标准单元阵列中所含的标准单元之间进行信号线布线；
第四步骤，在所述标准单元阵列内选取所述信号线的布线区轮廓，并且在布线区外边设置一条电源线；
第五步骤，在所述标准单元阵列的所述标准单元中位于所述电源线和所述扩散层形成的所述电源端之间的重叠部分形成一个接触孔，或着，当所述电源端不重叠所述电源线时，从所述电源端到所述电源线延伸一条所述扩散层形成的电源线，然后在所述电源线和所述扩散层形成的所述电源线之间的重叠部分形成一个接触孔；
第六步骤，判别所述扩散层的所述电源线的电阻是否不大于一个存储于所述约束信息文件中的预定电阻值；
第七步骤，当所述第六步骤中判定所述扩散层形成的所述电源线的电阻大于所述预定电阻值时，对所述标准单元之间的所述信号线重新布线，然后返回所述第四步骤；及
第八步骤，当第六步骤中判定所述扩散层形成的所述电源线的电阻不大于所述预定电阻值时，在所述标准单元阵列中布线一种未连接的互连并且在所述标准单元阵列之间进行信号线布线。
6．根据权利要求5所述的方法，其中所述第二步骤包括：
第一子步骤，从所述单元库文件读出与读出的电路连接信息对应的所述标准单元，并且以各标准单元阵列中的标准单元各自的阱边界线在平面视图中排列成一条直线的排列方式，将读出的所述标准单元定位于多个标准单元阵列中；
第二子步骤，为各标准单元阵列中的每组预定个数的标准单元至少插入一个所述的衬底接触单元，以完成所述的多个标准单元阵列；
第三子步骤，根据有关包括在所述标准单元阵列中的标准单元的个数和种类、所述电源电压以及所述工作频率的信息，计算电源线宽度；
第四子步骤，根据所述电源线宽度、信号线条数以及信号通路的要求，计算布线沟道宽度；
第五子步骤，参照存储于所述约束信息文件中的芯片尺寸来判别是否能够布线，并且若不能够布线则返回所述第一子步骤，而若能够布线则完成所述第二步骤。
7．根据权利要求5所述的方法，其中所述的第五步骤包括：
第一子步骤，选取包括在所述标准单元阵列中的所述标准单元的所述电源端；
第二子步骤，判别所选取的电源端是否重叠所述电源线；
第三子步骤，当所述所选取的电源端不重叠所述电源线时，延伸一条从所述所选取的电源端到所述电源线的所述扩散层形成的所述电源线，以使扩散层形成的所述电源线重叠所述电源线；以及
第四子步骤，当所述第二子步骤中判定所述所选取的电源端重叠所述电源线时，在所述所选取的电源端和所述电源线之间的重叠部分形成一个接触孔，或者，当所述第二子步骤中判定所述所选取的电源端不重叠所述电源线时，在所述电源线和所述扩散层的所述电源线之间的重叠部分形成一个接触孔。
8．根据权利要求5所述的方法，其中所述的第七步骤包括：
第一子步骤，检测在要将所述扩散层形成的所述电源线的电阻降至不大于所述预定电阻值时，成为障碍的信号线；
第二子步骤，去除成为障碍的所述信号线，并且在被去除的信号线所连接到的端点位置处，提供用于连接所述第一金属层和第二金属层的通孔；以及
第三子步骤，判别在随所述信号线的去除而缩短的所述扩散层中形成的所述电源线的电阻是否不大于所述预定电阻值，并且当该电阻大于所述预定电阻值时返回所述第一子步骤，或着，当该电阻不大于所述预定电阻值时完成所述第七步骤。
9．一种标准单元的布局和布线方法，通过利用标准单元的布局和布线的处理系统来完成标准单元的布局和布线，该标准单元的布局和布线的处理系统包括：存储各种标准单元信息的库文件，各标准单元均包括扩散层形成的电源端、第一金属层形成的输入端以及所述第一金属层形成的输出端；储存所开发的大规模集成电路的电路连接信息的电路连接信息文件；储存关于布局和布线的约束信息的约束信息文件；储存包括电源电压和所开发的大规模集成电路的工作频率和所述扩散层的薄层电阻的参数信息的参数文件；布局和布线系统，用于通过利用所述库文件、所述约束信息文件和所述参数文件的信息，对根据电路连接信息从所述电路连接信息文件中选择的标准单元进行布局和布线；以及输入／输出装置和显示装置，用于显示历史数据和布局和布线结果、并用于从外部输入一个控制所述布局和布线系统的控制命令，
所述方法包括：
第一步骤，从所述电路连接信息文件读出所述电路连接信息；
第二步骤，从所述单元库文件读出符合读出电路连接信息的标准单元并将读出的标准单元暂时定位于多个临时标准单元阵列；
第三步骤，将所述临时标准单元阵列分解成多个标准单元组，每组包括的标准单元个数不大于相邻的标准单元预定个数；
第四步骤，从所述多个单元组中选择一个待处理的单元组；
第五步骤，根据所述电路连接信息文件的电路连接信息，在所述的一个所选择的单元组中的标准单元之间进行信号线布线；
第六步骤，在所述的一个所选择单元组内，选取所述信号线的布线区轮廓，以在所述约束信息文件中记录一个电源线禁止区；
第七步骤，在所述一个所选择单元组内，沿着所述电源线禁止区的外侧布置一条电源线；
第八步骤，在所选择单元组的标准单元中位于所述电源线和扩所述散层的所述电源端之间的重叠部分形成接触孔，或者，当所述电源端不重叠所述电源线时，从所述电源端到所述电源线延伸一条所述扩散层形成的电源线，然后在所述电源线和所述扩散层形成的所述电源线之间的重叠部分形成接触孔；
第九步骤，判别所述扩散层形成的所述电源线的电阻是否不大于存储于所述约束信息文件中的预定电阻值；
第十步骤，当在所述第九步骤中判定所述扩散层形成的所述电源线的电阻大于所述预定电阻值时，对所述标准单元之间的所述信号线重新布线，然后返回所述第五步骤；
第十一步骤，当所述第九步骤中判定所述扩散层的所述电源线的电阻不大于所述预定电阻值时，判别所有单元组的处理是否均已完成，若所有单元组的处理还未完成，则返回所述第四步骤；
第十二步骤，若在所述第十一步骤中判定所有单元组的处理已完成，用以上处理后的相应单元组替换由临时定位的标准单元组成的所述临时标准单元阵列；
第十三步骤，将上述处理后的所述单元组的各自电源线互连接，以形成所述标准单元阵列的电源线；以及
第十四步骤，在所述标准单元阵列中布线一种未连接的互连，并且在所述标准单元阵列之间进行信号线布线。
CN00107876A 1999-06-28 2000-06-28 标准单元、标准单元阵列及其布局和布线的系统与方法 Pending CN1290964A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18244599A JP3231741B2 (ja) 1999-06-28 1999-06-28 スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法
JP182445/1999 1999-06-28

Publications (1)

Publication Number Publication Date
CN1290964A true CN1290964A (zh) 2001-04-11

Family

ID=16118398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00107876A Pending CN1290964A (zh) 1999-06-28 2000-06-28 标准单元、标准单元阵列及其布局和布线的系统与方法

Country Status (7)

Country Link
US (1) US6785877B1 (zh)
EP (1) EP1065721A3 (zh)
JP (1) JP3231741B2 (zh)
KR (1) KR20010029851A (zh)
CN (1) CN1290964A (zh)
SG (1) SG93873A1 (zh)
TW (1) TW480669B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442525C (zh) * 2004-12-20 2008-12-10 松下电器产业株式会社 单元、标准单元、使用标准单元的布局方法和半导体集成电路
CN105374828A (zh) * 2014-08-18 2016-03-02 瑞萨电子株式会社 半导体器件
CN106783840A (zh) * 2016-12-05 2017-05-31 武汉新芯集成电路制造有限公司 一种标准单元库的版图结构
CN106876384A (zh) * 2017-01-03 2017-06-20 中国人民解放军国防科学技术大学 用旋转晶体管抑制单粒子瞬态的纳米cmos版图加固方法
CN107086218A (zh) * 2016-02-12 2017-08-22 格罗方德半导体公司 用以在fdsoi中实施后偏置的布局及布线方法
CN110752203A (zh) * 2019-10-30 2020-02-04 珠海格力电器股份有限公司 一种低功耗芯片及其制备方法
CN112820727A (zh) * 2019-11-15 2021-05-18 武汉杰开科技有限公司 包含备用单元的芯片及其相关方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6839882B2 (en) * 2001-06-01 2005-01-04 Virtual Silicon Technology, Inc. Method and apparatus for design of integrated circuits
JP4798881B2 (ja) * 2001-06-18 2011-10-19 富士通セミコンダクター株式会社 半導体集積回路装置
JP3976089B2 (ja) * 2002-08-09 2007-09-12 株式会社リコー 半導体集積回路装置及びその製造方法
JP4826055B2 (ja) * 2002-10-31 2011-11-30 ヤマハ株式会社 半導体集積回路装置製造方法、半導体集積回路装置製造装置、プログラム、半導体集積回路装置および半導体集積回路装置の自動配置指示方法
TWI246138B (en) * 2003-09-08 2005-12-21 Realtek Semiconductor Corp Method for checking via density in IC layout
US7137096B2 (en) * 2004-03-10 2006-11-14 Winbond Electronics Corporation Interconnect structure of a chip and a configuration method thereof
US7305645B1 (en) 2004-09-07 2007-12-04 Advanced Micro Technologies, Inc. Method for manufacturing place & route based on 2-D forbidden patterns
US7424696B2 (en) * 2004-12-03 2008-09-09 Lsi Corporation Power mesh for multiple frequency operation of semiconductor products
JP2007043049A (ja) * 2004-12-20 2007-02-15 Matsushita Electric Ind Co Ltd セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路
JP4791819B2 (ja) * 2005-12-26 2011-10-12 東芝マイクロエレクトロニクス株式会社 スタンダードセルおよびそれを用いたセルライブラリ
KR101394145B1 (ko) 2008-02-26 2014-05-16 삼성전자주식회사 스탠다드 셀 라이브러리 및 집적 회로
JP2010087341A (ja) * 2008-10-01 2010-04-15 Elpida Memory Inc 半導体装置
JP5589083B2 (ja) * 2009-10-14 2014-09-10 ケイオロジクス インク 利用度の高い可変回路トポロジーを有する汎用論理アレー及び定出力の様々な論理ゲートを実現するロジスティク写像回路
JP5230593B2 (ja) * 2009-12-25 2013-07-10 パナソニック株式会社 半導体装置及びその設計方法
JP5581795B2 (ja) 2010-05-07 2014-09-03 ルネサスエレクトロニクス株式会社 スタンダードセル、スタンダードセルを備えた半導体装置、およびスタンダードセルの配置配線方法
US10043767B2 (en) * 2013-10-24 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device including dummy conductive cells
US9859210B2 (en) 2015-06-19 2018-01-02 Qualcomm Incorporated Integrated circuits having reduced dimensions between components
US9570395B1 (en) 2015-11-17 2017-02-14 Samsung Electronics Co., Ltd. Semiconductor device having buried power rail
US10846452B2 (en) * 2016-07-01 2020-11-24 Globalfoundries Inc. Method, apparatus and system for wide metal line for SADP routing
KR102636096B1 (ko) * 2017-10-20 2024-02-14 삼성전자주식회사 비아 어레이를 포함하는 집적 회로 및 이를 제조하기 위한 방법
EP3522044B1 (en) 2018-01-31 2021-09-01 Nxp B.V. Method of designing an integrated circuit
KR20210053651A (ko) 2019-11-04 2021-05-12 삼성전자주식회사 집적된 표준 셀 구조를 포함하는 집적 회로

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362551A (ja) 1989-07-28 1991-03-18 Nec Corp スタンダードセル及びスタンダードセル列
JPH0442560A (ja) 1990-06-08 1992-02-13 Nec Corp スタンダードセル
JPH0555381A (ja) 1991-08-28 1993-03-05 Kawasaki Steel Corp 半導体集積回路設計方法および装置
US5349542A (en) * 1992-04-02 1994-09-20 Vlsi Technology, Inc. Method for sizing widths of power busses in integrated circuits
JP3106688B2 (ja) 1992-04-28 2000-11-06 日本電気株式会社 スタンダードセルのレイアウト方法
US5308648A (en) 1992-09-30 1994-05-03 Union Carbide Chemicals & Plastics Technology Corporation Spray application of plastics additives to polymers
JPH06169016A (ja) 1992-11-30 1994-06-14 Toshiba Corp 半導体集積回路及びそのレイアウト設計方法
JPH06209044A (ja) 1993-01-08 1994-07-26 Mazda Motor Corp 半導体集積回路の設計装置
US5420447A (en) 1993-01-29 1995-05-30 Sgs-Thomson Microelectronics, Inc. Double buffer base gate array cell
JP2570595B2 (ja) 1993-09-27 1997-01-08 日本電気株式会社 最適スタンダードセル選択方法
JP3057975B2 (ja) 1993-09-27 2000-07-04 日本電気株式会社 集積回路の配線
JP2710145B2 (ja) 1993-10-07 1998-02-10 工業技術院長 超伝導論理集積回路のパタンレイアウト方法
JPH07130972A (ja) 1993-11-09 1995-05-19 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH0818021A (ja) 1994-07-04 1996-01-19 Nippon Telegr & Teleph Corp <Ntt> ゲートアレイ型集積回路
JP2790070B2 (ja) 1995-02-02 1998-08-27 日本電気株式会社 半導体集積回路装置
JPH08236634A (ja) 1995-02-22 1996-09-13 New Japan Radio Co Ltd 半導体集積回路の配置配線方法
US5723883A (en) 1995-11-14 1998-03-03 In-Chip Gate array cell architecture and routing scheme
US5808900A (en) * 1996-04-30 1998-09-15 Lsi Logic Corporation Memory having direct strap connection to power supply
US5923060A (en) * 1996-09-27 1999-07-13 In-Chip Systems, Inc. Reduced area gate array cell design based on shifted placement of alternate rows of cells
JP4494537B2 (ja) 1996-11-14 2010-06-30 株式会社リコー スタンダードセル方式の半導体集積回路の配線設計方法
JP3135058B2 (ja) 1997-05-27 2001-02-13 松下電器産業株式会社 Ｌｓｉレイアウト設計方法および装置、並びにセルライブラリ
JP3061004B2 (ja) * 1997-06-18 2000-07-10 日本電気株式会社 半導体装置
JP4014708B2 (ja) * 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
US6145117A (en) * 1998-01-30 2000-11-07 Tera Systems Incorporated Creating optimized physical implementations from high-level descriptions of electronic design using placement based information
US7016794B2 (en) * 1999-03-16 2006-03-21 Lsi Logic Corporation Floor plan development electromigration and voltage drop analysis tool
JP2000349161A (ja) * 1999-06-08 2000-12-15 Fujitsu Ltd 電源配線設計方法、電源配線設計装置、及び、記録媒体
US6385761B1 (en) * 1999-10-01 2002-05-07 Lsi Logic Corporation Flexible width cell layout architecture
US6446245B1 (en) * 2000-01-05 2002-09-03 Sun Microsystems, Inc. Method and apparatus for performing power routing in ASIC design
TW451457B (en) * 2000-07-17 2001-08-21 Taiwan Semiconductor Mfg Method to optimize the placement design by adjusting the reference routing

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442525C (zh) * 2004-12-20 2008-12-10 松下电器产业株式会社 单元、标准单元、使用标准单元的布局方法和半导体集成电路
CN105374828A (zh) * 2014-08-18 2016-03-02 瑞萨电子株式会社 半导体器件
CN105374828B (zh) * 2014-08-18 2021-01-26 瑞萨电子株式会社 半导体器件
US10734374B2 (en) 2014-08-18 2020-08-04 Renesas Electronics Corporation Semiconductor device
CN107086218B (zh) * 2016-02-12 2021-06-15 格芯(美国)集成电路科技有限公司 用以在fdsoi中实施后偏置的布局及布线方法
CN107086218A (zh) * 2016-02-12 2017-08-22 格罗方德半导体公司 用以在fdsoi中实施后偏置的布局及布线方法
CN106783840B (zh) * 2016-12-05 2019-12-31 武汉新芯集成电路制造有限公司 一种标准单元库的版图结构
CN106783840A (zh) * 2016-12-05 2017-05-31 武汉新芯集成电路制造有限公司 一种标准单元库的版图结构
CN106876384B (zh) * 2017-01-03 2019-08-09 中国人民解放军国防科学技术大学 用旋转晶体管抑制单粒子瞬态的纳米cmos版图加固方法
CN106876384A (zh) * 2017-01-03 2017-06-20 中国人民解放军国防科学技术大学 用旋转晶体管抑制单粒子瞬态的纳米cmos版图加固方法
CN110752203A (zh) * 2019-10-30 2020-02-04 珠海格力电器股份有限公司 一种低功耗芯片及其制备方法
CN112820727A (zh) * 2019-11-15 2021-05-18 武汉杰开科技有限公司 包含备用单元的芯片及其相关方法
CN112820727B (zh) * 2019-11-15 2024-05-14 武汉杰开科技有限公司 包含备用单元的芯片及其相关方法

Also Published As

Publication number Publication date
KR20010029851A (ko) 2001-04-16
US6785877B1 (en) 2004-08-31
SG93873A1 (en) 2003-01-21
EP1065721A2 (en) 2001-01-03
TW480669B (en) 2002-03-21
EP1065721A3 (en) 2003-10-15
JP3231741B2 (ja) 2001-11-26
JP2001015602A (ja) 2001-01-19

Similar Documents

Publication Publication Date Title
CN1290964A (zh) 标准单元、标准单元阵列及其布局和布线的系统与方法
US7908571B2 (en) Systems and media to improve manufacturability of semiconductor devices
CN1183602C (zh) 一种集成电路及其为集成电路设计导线布局的方法
CN1790698A (zh) 半导体器件和设计方法及该方法的记录介质和支持系统
CN1199285C (zh) 半导体装置
CN1324712C (zh) 半导体存储器
CN1270380C (zh) 半导体器件及其制造方法
CN1750251A (zh) 半导体装置的设计方法及半导体装置
CN1197288A (zh) 集成电路装置的合格率估算方法
CN1377091A (zh) 半导体器件及其制造方法
CN1309045C (zh) 半导体集成电路及其设计方法
CN1779948A (zh) 半导体集成装置及其设计法和装置、程序、制造法和装置
CN100351841C (zh) 具有倾斜布线的半导体集成电路及其布图方法
CN1453849A (zh) 虚设图案自动生成方法
CN1794459A (zh) 单元、标准单元、标准单元库、使用标准单元的布局方法和半导体集成电路
CN1725487A (zh) 电源接线结构
CN1574394A (zh) Mos型半导体器件
CN1132252C (zh) 固体摄象器件及其制造方法
CN1691321A (zh) 半导体集成电路、形成其的方法和调节其电路参数的方法
CN1351377A (zh) 电压转换电路
CN1638129A (zh) 半导体器件及单元
CN1187834C (zh) 非易失性半导体存储器
CN1181555C (zh) 非易失性半导体存储装置
CN1192045A (zh) 半导体装置的制造方法和半导体装置
CN1540767A (zh) 场效应晶体管

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030327

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030327

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication