CN110752203A - 一种低功耗芯片及其制备方法 - Google Patents

一种低功耗芯片及其制备方法 Download PDF

Info

Publication number
CN110752203A
CN110752203A CN201911048114.2A CN201911048114A CN110752203A CN 110752203 A CN110752203 A CN 110752203A CN 201911048114 A CN201911048114 A CN 201911048114A CN 110752203 A CN110752203 A CN 110752203A
Authority
CN
China
Prior art keywords
power supply
supply unit
standard
standard cell
columns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911048114.2A
Other languages
English (en)
Other versions
CN110752203B (zh
Inventor
张馨然
杨卫平
李耿民
刘俊涛
何林飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai, Zhuhai Zero Boundary Integrated Circuit Co Ltd filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201911048114.2A priority Critical patent/CN110752203B/zh
Publication of CN110752203A publication Critical patent/CN110752203A/zh
Application granted granted Critical
Publication of CN110752203B publication Critical patent/CN110752203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及芯片技术领域，公开了一种低功耗芯片及其制备方法，该低功耗芯片中多个供电单元列形成于衬底一侧，每个供电单元列包括多个供电单元；常开电源网络设于供电单元列背离衬底的一侧，包括与供电单元列一一对应的电源走线，电源走线与对应的供电单元列中的供电单元电连接；每相邻两供电单元列之间设有多个标准单元行，每个标准单元行包括多个标准单元，每一标准单元行中：沿行方向，每相邻的两标准单元的N阱部电连接，位于标准单元行两端的标准单元的N阱部与对应的供电单元列中的供电单元的N阱部电连接。该低功耗芯片及其制备方法改善了现有技术中经常会将可关断电源区域的N阱误接可关断电源的问题。

Description

一种低功耗芯片及其制备方法
技术领域
本发明涉及芯片技术领域，特别涉及一种低功耗芯片及其制备方法。
背景技术
在低功耗芯片设计中，存在可断电区域，在低功耗模式下，把不需要的功能进行电源关断，从而降低耗电量，实现低功耗设计。在低功耗芯片设计中，给N阱电位供电的设计非常重要，关系到低功耗芯片工作的稳定性，在可断电区域N阱电位的供电，更是直接关系到低功耗芯片是否能完全工作在低功耗模式下。
通常，芯片中的N阱需要接常开电源VDD，然而，现有技术中经常会将低功耗芯片中可关断电源区域的N阱误接可关断电源VDDG。
发明内容
本发明提供了一种低功耗芯片及其制备方法，用于改善现有技术中经常会将低功耗芯片中可关断电源区域的N阱误接可关断电源的问题。
为达到上述目的，本发明提供以下技术方案：
一种低功耗芯片，包括：衬底、供电单元列、常开电源网络VDD和标准单元行，其中:
多个所述供电单元列形成于所述衬底一侧，每一个所述供电单元列包括多个供电单元，每一个所述供电单元具有N阱部；
所述常开电源网络设置于所述供电单元列背离所述衬底的一侧，包括与所述供电单元列一一对应的电源走线，每一对相互对应的电源走线和供电单元列中，所述电源走线与所述供电单元列中的供电单元电连接；
每相邻两个所述供电单元列之间设置有多个所述标准单元行，每一个所述标准单元行包括多个标准单元，且每一个所述标准单元行中：
每一个所述标准单元具有N阱部，沿行方向，每相邻的两个所述标准单元的N阱部电连接，且位于所述标准单元行两端的标准单元的N阱部与对应的所述供电单元列中的供电单元的N阱部电连接。
众所周知，低功耗芯片包括常开电源区域和可关断电源区域，本发明提供的低功耗芯片在每相邻的两个供电单元列之间设有多个标准单元行，供电单元列背离衬底的一侧设有常开电源网络，常开电源网络中的电源走线与供电单元列一一对应。通过电源走线为对应的供电单元列中的各供电单元供电，通过电源走线为对应的供电单元列中的各供电单元供电，通过供电单元列中的各供电单元的N阱部为对应的标准单元行中的各标准单元的N阱部供电，从而使每个标准单元的N阱部均接入常开电源，能够降低标准单元的N阱部接入可关断电源VDDG的可能性，甚至避免标准单元的N阱部接入可关断电源。
此外，标准单元行的两端均电连接有供电单元，两个供电单元均能够为该标准单元行中的标准单元的N阱部供电，即使某一个供电单元出现不能为该标准单元行中的标准单元的N阱部供电的情况，另一个供电单元也能够为该标准单元行中的标准单元的N阱部供电，使得标准单元N阱部的供电更有保障。
优选地，所述供电单元列中每相邻两个所述供电单元之间电连接，且至少一个所述供电单元与对应的所述电源走线电连接。
优选地，所述供电单元列中各所述供电单元均与对应的所述电源走线电连接。
优选地，所述电源走线的覆盖长度为所述供电单元的长度与对应的所述供电单元列中所述供电单元的个数的乘积，所述电源走线的覆盖宽度为所述供电单元的宽度的1～3倍。
优选地，每相邻的两个所述供电单元列之间设置的标准单元行中，至少一个所述标准单元行中标准单元的N阱部与同该标准单元行相邻的标准单元行中标准单元的N阱部相邻且连接。
一种上述低功耗芯片的制备方法，包括：
在衬底一侧设置多个供电单元列，其中，每一个所述供电单元列包括多个供电单元，每一个所述供电单元具有N阱部；
在每相邻的两个所述供电单元列之间设置多个标准单元行，每一个所述标准单元行包括多个标准单元，每一个所述标准单元行中：
每一个所述标准单元具有N阱部，沿行方向，每相邻的两个所述标准单元的N阱部电连接，且位于所述标准单元行两端的标准单元的N阱部与对应的所述供电单元列中的供电单元的N阱部电连接；
在所述供电单元列背离所述衬底的一侧设置常开电源网络VDD，所述常开电源网络包括与所述供电单元列一一对应的电源走线；将每一对相互对应的电源走线和供电单元列中的所述电源走线与所述供电单元列中的供电单元电连接。
众所周知，低功耗芯片包括常开电源区域和可关断电源区域，使用本发明提供的低功耗芯片的制备方法制备的低功耗芯片，通过电源走线为对应的供电单元列中的各供电单元供电，通过供电单元列中的各供电单元的N阱部为对应的标准单元行中的各标准单元的N阱部供电，从而使每个标准单元的N阱部均接入常开电源，能够降低标准单元的N阱部接入可关断电源VDDG的可能性，甚至避免标准单元的N阱部接入可关断电源。
此外，标准单元行的两端均电连接有供电单元，两个供电单元均能够为该标准单元行中的标准单元的N阱部供电，即使某一个供电单元出现不能为该标准单元行中的标准单元的N阱部供电的情况，另一个供电单元也能够为该标准单元行中的标准单元的N阱部供电，使得标准单元N阱部的供电更有保障。优选地，设置所述电源走线时，以所述供电单元的长度与对应的所述供电单元列中所述供电单元的个数的乘积为所述电源走线的覆盖长度，以所述供电单元的宽度的1～3倍为所述电源走线的覆盖宽度。
优选地，所述供电单元为方形，所述供电单元的宽度和长度的确定方法如下：
抽取一个所述供电单元；
以抽取的所述供电单元中与所述标准单元行的延伸方向平行的一边的延伸方向为X轴，以所述供电单元中与所述供电单元列的延伸方向平行的一边的延伸方向为Y轴；
识别抽取的所述供电单元四个顶点的坐标(X1，Y1)、(X1，Y2)、(X2，Y1)、和(X2，Y2)，X1与X2差值的绝对值即为抽取的所述供电单元的宽度，Y1与Y2差值的绝对值即为抽取的所述供电单元的长度。
优选地，所述在每相邻的两个所述供电单元列之间设置多个标准单元行时，使每两个所述供电单元列中，至少一个所述标准单元行中标准单元的N阱部与同该标准单元行相邻的标准单元行中标准单元的N阱部相邻且连接。
优选地，在最外侧的一列所述供电单元列背离其他列所述供电单元列的一侧设置多个标准单元行，每一个所述标准单元行包括多个标准单元，每一个所述标准单元行中，每一个所述标准单元具有N阱部；
每一个所述标准单元行中，沿行方向，将每相邻的两个所述标准单元的N阱部电连接，将位于所述标准单元行靠近所述供电单元列的标准单元的N阱部与对应的所述供电单元列中的供电单元的N阱部电连接。
附图说明
图1为本实施例提供的低功耗芯片的结构示意图(电源走线未示出)；
图2为本实施例提供的低功耗芯片的结构示意图；
图3为本实施例提供的低功耗芯片中标准单元的结构示意图；
图4为本实施例提供的低功耗芯片中供电单元的结构示意图；
图5为本实施例提供的低功耗芯片的局部结构示意图。
图标：1-供电单元列；11-供电单元；2-标准单元行；21-标准单元；211-标准单元的N阱部；3-电源走线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1和图2所示，本实施例提供的低功耗芯片包括：衬底、供电单元列1、常开电源网络和标准单元行2，其中:多个供电单元列1形成于衬底一侧，每一个供电单元列1包括多个供电单元11，每一个供电单元11具有N阱部。常开电源网络设置于供电单元列1背离衬底的一侧，包括与供电单元列1一一对应的电源走线3，每一对相互对应的电源走线3和供电单元列1中，电源走线3与供电单元列1中的供电单元11电连接。每相邻两个供电单元列1之间设置有多个标准单元行2，每一个标准单元行2包括多个标准单元21，且每一个标准单元行2中：每一个标准单元21具有N阱部(如图3所示)，沿行方向，每相邻的两个标准单元的N阱部211电连接，且位于标准单元行2两端的标准单元的N阱部211与对应的供电单元列1中的供电单元11的N阱部电连接。
众所周知，低功耗芯片包括常开电源区域和可关断电源区域，而本发明提供的低功耗芯片在每相邻的两个供电单元列1之间设有多个标准单元行2，供电单元列1背离衬底的一侧设有常开电源网络，常开电源网络中的电源走线3与供电单元列1一一对应，通过电源走线3为对应的供电单元列1中的各供电单元11供电，通过供电单元列1中的各供电单元11为对应的标准单元行2中的各标准单元的N阱部211供电，从而使每个标准单元的N阱部211均接入常开电源，能够降低标准单元的N阱部211接入可关断电源VDDG的可能性，甚至避免标准单元的N阱部211接入可关断电源。
此外，标准单元行2的两端均电连接有供电单元11，两个供电单元11均能够为该标准单元行2中的标准单元的N阱部211供电，即使其中某一个供电单元11出现不能为该标准单元行2中的标准单元的N阱部211供电的情况，另一个供电单元11也能够为该标准单元行2中的标准单元的N阱部211供电，使得标准单元21N阱部的供电更有保障。
每相邻两个供电单元列1之间设置有多个标准单元行2，可见，每相邻两个供电单元列1是在衬底上间隔设置的，在具体的技术方案中，每相邻两个供电单元列1之间的间距可以相同，也可以不相同，优选的，每相邻两个供电单元列1之间的间距相同。相邻两个供电单元列1之间的间距的最大值(间距相同时即为间距值)根据具体设计需求而定。
电源走线3与供电单元列1中的供电单元11电连接，一种实现方式中，可以是供电单元列1中每相邻两个供电单元11之间电连接，同时，至少一个供电单元11与对应的电源走线3电连接。另一种实现方式中，可以是供电单元列1中各供电单元11均与对应的电源走线3电连接。上述两种实现电源走线3与供电单元列1中的供电单元11电连接的方式，操作均比较简单。
电源走线3与供电单元列1一一对应，用于为供电单元列1中的供电单元11供电，具体设置电源走线3时，电源走线3的覆盖长度可以为供电单元11的长度与对应的供电单元列1中供电单元11的个数的乘积，电源走线3的覆盖宽度可以为供电单元11的宽度的1～3倍，例如：1.2倍、1.5倍、2.3倍或者2.7倍，供电单元11的长度和宽度可以参照下文中低功耗芯片的制备方法的内容确定。
每相邻两个供电单元列1之间设置有多个标准单元行2，一种实现方式中，每相邻的两个供电单元列1之间设置的标准单元行2中，至少一个标准单元行2中标准单元的N阱部211与同该标准单元行2相邻的标准单元行2中标准单元的N阱部211相邻且连接，从而当相应的供电单元11不能向上述两个标准单元行2中对应的标准单元行2(为了便于理解，可以记为第一标准单元行)供电时，两个标准单元行2中的另一个(为了便于理解，可以记为第二标准单元行)与对应的供电单元11电连接，能够通过二者的N阱部为前一个标准单元行2(即第一标准单元行)中的标准单元的N阱部211供电，从而使得各标准单元21N阱部的供电更有保障。
优选地，如图5所示，每相邻两个供电单元列1之间具有多组标准单元行2，每组标准单元行2包括相邻的两个标准单元行2，且上述两个标准单元行2中一个标准单元行2中标准单元的N阱部211与另一个标准单元行2中标准单元的N阱部211相邻且连接。
本实施例提供的低功耗芯片的制备方法包括：
步骤S001：在衬底一侧设置多个供电单元列1，相邻两个供电单元列1之间的间距的最大值(各间距相同时即为间距值)根据具体设计需求而定；每一个供电单元列1包括多个供电单元11，每一个供电单元11具有N阱部；
步骤S002：在每相邻的两个供电单元列1之间设置多个标准单元行2，每一个标准单元行2包括多个标准单元21，每一个标准单元行2中：
每一个标准单元21具有N阱部，沿行方向，每相邻的两个标准单元的N阱部211电连接，位于标准单元行2两端的标准单元的N阱部211与对应的供电单元列1中的供电单元11的N阱部电连接；
步骤S003：在供电单元列1背离衬底的一侧设置常开电源网络，常开电源网络包括与供电单元列1一一对应的电源走线3；将每一对相互对应的电源走线3和供电单元列1中的电源走线3与供电单元列1中的供电单元11电连接。
使用本实施例提供的低功耗制备方法制备的低功耗芯片，通过电源走线3为对应的供电单元列1中的各供电单元11供电，通过供电单元列1中的各供电单元11为对应的标准单元行2中的各标准单元的N阱部211供电，从而使每个标准单元的N阱部211均接入常开电源，能够降低标准单元的N阱部211接入可关断电源VDDG的可能性，甚至避免标准单元的N阱部211接入可关断电源VDDG。
此外，标准单元行2的两端均电连接有供电单元11，两个供电单元11均能够为该标准单元行2中的标准单元的N阱部211供电，即使某一个供电单元11出现不能为该标准单元行2中的标准单元的N阱部211供电的情况，另一个供电单元11也能够为该标准单元行2中的标准单元的N阱部211供电，使得标准单元21N阱部的供电更有保障。本实施例提供的低功耗芯片制备方法有利于提高设置供电网络时的工作效率、提高供电的准确性，同时缩短低功耗芯片的设计周期，有利于保证低功耗芯片性能的稳定性。
本实施例的可选技术方案中，设置电源走线3时，以供电单元11的长度与对应的供电单元列1中供电单元11的个数的乘积为电源走线3的覆盖长度，以供电单元11的宽度的1～3倍为电源走线3的覆盖宽度，具体的，电源走线3的覆盖宽度可以为供电单元11的宽度的1.2倍、1.5倍、2.3倍或者2.7倍等。
以供电单元11为方形(方形包括正方形和长方形)为例，供电单元11的宽度和长度的确定方法如下：
抽取一个供电单元11；
以抽取的供电单元11中与标准单元行2的延伸方向平行的一边的延伸方向为X轴，以供电单元11中与供电单元列1的延伸方向平行的一边的延伸方向为Y轴；
识别抽取的供电单元11四个顶点的坐标(X1，Y1)、(X1，Y2)、(X2，Y1)、和(X2，Y2)，如图4所示；X1与X2差值的绝对值即为抽取的供电单元11的宽度，Y1与Y2差值的绝对值即为抽取的供电单元11的长度。
在每相邻的两个供电单元列1之间设置多个标准单元行2时，使每两个供电单元列1中，至少一个标准单元行2中标准单元的N阱部211与同该标准单元行2相邻的标准单元行2中标准单元的N阱部211相邻且连接，以使当相应的供电单元11不能向上述两个标准单元行2中对应的标准单元行2(为了便于理解，可以记为第一标准单元行)供电时，两个标准单元行2中的另一个(为了便于理解，可以记为第二标准单元行)与对应的供电单元11电连接，能够通过二者的N阱部为前一个标准单元行2(即第一标准单元行)中的标准单元的N阱部211供电，从而使得各标准单元21N阱部的供电更有保障。
优选地，每相邻两个供电单元列1之间具有多组标准单元行2，每组标准单元行2包括相邻的两个标准单元行2，使上述两个标准单元行2中一个标准单元行2中标准单元的N阱部211与另一个标准单元行2中标准单元的N阱部211相邻且连接。
本实施例的可选技术方案中，在最外侧的一列供电单元列1背离其他列供电单元列1的一侧设置多个标准单元行2，每一个标准单元行2包括多个标准单元21，每一个标准单元行2中，每一个标准单元21具有N阱部；
每一个标准单元行2中，沿行方向，将每相邻的两个标准单元的N阱部211电连接，将位于标准单元行2靠近供电单元列1的标准单元的N阱部211与对应的供电单元列1中的供电单元11的N阱部电连接。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种低功耗芯片，其特征在于，包括衬底、供电单元列、常开电源网络VDD和标准单元行，其中:
多个所述供电单元列形成于所述衬底一侧，每一个所述供电单元列包括多个供电单元，每一个所述供电单元具有N阱部；
所述常开电源网络设置于所述供电单元列背离所述衬底的一侧，包括与所述供电单元列一一对应的电源走线，每一对相互对应的电源走线和供电单元列中，所述电源走线与所述供电单元列中的供电单元电连接；
每相邻两个所述供电单元列之间设置有多个所述标准单元行，每一个所述标准单元行包括多个标准单元，且每一个所述标准单元行中：
每一个所述标准单元具有N阱部，沿行方向，每相邻的两个所述标准单元的N阱部电连接，且位于所述标准单元行两端的标准单元的N阱部与对应的所述供电单元列中的供电单元的N阱部电连接。
2.根据权利要求1所述的低功耗芯片，其特征在于，所述供电单元列中每相邻两个所述供电单元之间电连接，且至少一个所述供电单元与对应的所述电源走线电连接。
3.根据权利要求1所述的低功耗芯片，其特征在于，所述供电单元列中各所述供电单元均与对应的所述电源走线电连接。
4.根据权利要求1-3任一项所述的低功耗芯片，其特征在于，所述电源走线的覆盖长度为所述供电单元的长度与对应的所述供电单元列中所述供电单元的个数的乘积，所述电源走线的覆盖宽度为所述供电单元的宽度的1～3倍。
5.根据权利要求1-3任一项所述的低功耗芯片，其特征在于，每相邻的两个所述供电单元列之间设置的标准单元行中，至少一个所述标准单元行中标准单元的N阱部与同该标准单元行相邻的标准单元行中标准单元的N阱部相邻且连接。
6.一种如权利要求1-5任一项所述的低功耗芯片的制备方法，其特征在于，包括：
在衬底一侧设置多个供电单元列，其中，每一个所述供电单元列包括多个供电单元，每一个所述供电单元具有N阱部；
在每相邻的两个所述供电单元列之间设置多个标准单元行，每一个所述标准单元行包括多个标准单元，每一个所述标准单元行中：
每一个所述标准单元具有N阱部，沿行方向，每相邻的两个所述标准单元的N阱部电连接，且位于所述标准单元行两端的标准单元的N阱部与对应的所述供电单元列中的供电单元的N阱部电连接；
在所述供电单元列背离所述衬底的一侧设置常开电源网络VDD，所述常开电源网络包括与所述供电单元列一一对应的电源走线；将每一对相互对应的电源走线和供电单元列中的所述电源走线与所述供电单元列中的供电单元电连接。
7.根据权利要求6所述的制备方法，其特征在于，设置所述电源走线时，以所述供电单元的长度与对应的所述供电单元列中所述供电单元的个数的乘积为所述电源走线的覆盖长度，以所述供电单元的宽度的1～3倍为所述电源走线的覆盖宽度。
8.根据权利要求7所述的制备方法，其特征在于，所述供电单元为方形，所述供电单元的宽度和长度的确定方法如下：
抽取一个所述供电单元；
以抽取的所述供电单元中与所述标准单元行的延伸方向平行的一边的延伸方向为X轴，以所述供电单元中与所述供电单元列的延伸方向平行的一边的延伸方向为Y轴；
识别抽取的所述供电单元四个顶点的坐标(X1，Y1)、(X1，Y2)、(X2，Y1)、和(X2，Y2)，X1与X2差值的绝对值即为抽取的所述供电单元的宽度，Y1与Y2差值的绝对值即为抽取的所述供电单元的长度。
9.根据权利要求6-8任一项所述的制备方法，其特征在于，所述在每相邻的两个所述供电单元列之间设置多个标准单元行时，使每两个所述供电单元列中，至少一个所述标准单元行中标准单元的N阱部与同该标准单元行相邻的标准单元行中标准单元的N阱部相邻且连接。
10.根据权利要求6-8任一项所述的制备方法，其特征在于，在最外侧的一列所述供电单元列背离其他列所述供电单元列的一侧设置多个标准单元行，每一个所述标准单元行包括多个标准单元，每一个所述标准单元行中，每一个所述标准单元具有N阱部；
每一个所述标准单元行中，沿行方向，将每相邻的两个所述标准单元的N阱部电连接，将位于所述标准单元行靠近所述供电单元列的标准单元的N阱部与对应的所述供电单元列中的供电单元的N阱部电连接。
CN201911048114.2A 2019-10-30 2019-10-30 一种低功耗芯片及其制备方法 Active CN110752203B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911048114.2A CN110752203B (zh) 2019-10-30 2019-10-30 一种低功耗芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911048114.2A CN110752203B (zh) 2019-10-30 2019-10-30 一种低功耗芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN110752203A true CN110752203A (zh) 2020-02-04
CN110752203B CN110752203B (zh) 2021-03-23

Family

ID=69281339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911048114.2A Active CN110752203B (zh) 2019-10-30 2019-10-30 一种低功耗芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN110752203B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555372A (zh) * 2021-06-30 2021-10-26 广芯微电子（广州）股份有限公司 一种隔断填充单元及多电压域低功耗芯片
CN113778216A (zh) * 2021-09-17 2021-12-10 东科半导体(安徽)股份有限公司 一种降低芯片功耗的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290964A (zh) * 1999-06-28 2001-04-11 日本电气株式会社 标准单元、标准单元阵列及其布局和布线的系统与方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103607A (ja) * 2005-10-03 2007-04-19 Matsushita Electric Ind Co Ltd スタンダードセル、半導体集積回路、半導体集積回路の設計方法、半導体集積回路の設計装置、及びスタンダードセルライブラリ
JP4535136B2 (ja) * 2008-01-17 2010-09-01 ソニー株式会社 半導体集積回路、および、スイッチの配置配線方法
JP2010021265A (ja) * 2008-07-09 2010-01-28 Panasonic Corp 半導体集積回路及び多電源レイアウト設計方法
CN108292629B (zh) * 2015-11-25 2021-11-05 株式会社索思未来 半导体集成电路装置
WO2017208887A1 (ja) * 2016-06-01 2017-12-07 株式会社ソシオネクスト 半導体集積回路装置
CN109326578B (zh) * 2018-09-07 2021-02-26 上海兆芯集成电路有限公司 电源网络及其布线方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290964A (zh) * 1999-06-28 2001-04-11 日本电气株式会社 标准单元、标准单元阵列及其布局和布线的系统与方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555372A (zh) * 2021-06-30 2021-10-26 广芯微电子（广州）股份有限公司 一种隔断填充单元及多电压域低功耗芯片
CN113778216A (zh) * 2021-09-17 2021-12-10 东科半导体(安徽)股份有限公司 一种降低芯片功耗的方法
CN113778216B (zh) * 2021-09-17 2022-07-05 东科半导体(安徽)股份有限公司 一种降低芯片功耗的方法

Also Published As

Publication number Publication date
CN110752203B (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
CN110752203B (zh) 一种低功耗芯片及其制备方法
CN106201106B (zh) 一种触控显示面板
CN103700694B (zh) Amoled阵列基板及显示装置
TW200725925A (en) Solar cell, solar cell provided with interconnector, solar cell string and solar cell module
WO2008139787A1 (ja) 太陽電池、太陽電池の製造方法、太陽電池ストリングおよび太陽電池モジュール
WO2009025147A1 (ja) 裏面接合型太陽電池、配線基板付き裏面接合型太陽電池、太陽電池ストリングおよび太陽電池モジュール
US8006218B2 (en) Power mesh arrangement method utilized in an integrated circuit having multiple power domains
CN207978169U (zh) 一种假性内存电路板
JP2017514301A (ja) 変形されたセル接続トポロジーを用いた太陽電池モジュールの為の裏面接触層
CN105653765A (zh) 多相vrm电源电路的四面布局方法
JP5836174B2 (ja) 太陽電池モジュール
US20130152993A1 (en) Solar cell and solar cell module
US20070200238A1 (en) Semiconductor integrated circuit apparatus and method of designing the same
KR20070113917A (ko) 듀얼 스캔 방식의 유기 발광 소자 패널
US20130162604A1 (en) Electromagnetic pen
CN203661118U (zh) 一种手机卡及手机卡座
CN213690576U (zh) 一种触控基板、触摸显示面板和显示装置
CN102902415A (zh) 一种触摸屏的感应装置
CN109360503B (zh) 一种led触摸显示屏
CN103066054A (zh) 一种集成功率晶体管的金属布局结构及其方法
CN203118960U (zh) 太阳能电池
JP2006173492A (ja) 半導体装置
CN204118069U (zh) 一种电源开关电路芯片结构
CN205921529U (zh) 一种保护电路及电子产品
CN105958837B (zh) 一种设有隔断电极的功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant