CN112820727A - 包含备用单元的芯片及其相关方法 - Google Patents
包含备用单元的芯片及其相关方法 Download PDFInfo
- Publication number
- CN112820727A CN112820727A CN201911119842.8A CN201911119842A CN112820727A CN 112820727 A CN112820727 A CN 112820727A CN 201911119842 A CN201911119842 A CN 201911119842A CN 112820727 A CN112820727 A CN 112820727A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- metal
- standby unit
- spare
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 43
- 239000002184 metal Substances 0.000 claims abstract description 256
- 238000004804 winding Methods 0.000 claims description 12
- 238000003780 insertion Methods 0.000 claims description 2
- 230000037431 insertion Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 238000013461 design Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000003786 synthesis reaction Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开包含备用单元的芯片及其相关方法，该芯片包括备用单元和至少一个第一金属层。第一金属层为未被标准单元占用的金属层。其中，备用单元的输入端和输出端分别连接至少一个第一金属层中的金属线段，以利用至少一个第一金属层实现备用单元的信号的输入和输出。本发明将备用单元的输入端和输出端分别连接至少一个第一金属层中的金属线段，这样在metal ECO时无需对被标准单元占用的金属层进行修改，只需制作修改后的未被标准单元占用的金属层，降低流片成本和时间。
Description
技术领域
本发明涉及芯片设计领域，特别是涉及一种包含备用单元的芯片及其相关方法。
背景技术
随着集成工艺的发展，薄膜晶体管及金属布线的尺寸越来越小，芯片规模及集成密度越来越高，芯片制造过程中工艺的可靠性及可控性随之降低，在芯片设计过程中通过对设计的改良而提升芯片制造过程中的可靠性的设计方法成为芯片设计领域内一个不可忽视的重要环节。另一方面，芯片流片的费用及成本，也随着集成度的提高而快速增长，对成本因素的考量也必须贯穿芯片设计领域的各个方面。
在电路中加入备用单元(spare cell)是提高设计可靠性的一种有效手段。通过备用单元进行metal ECO(metal engineering change order，芯片设计数据调整)时只需通过修改备用单元相应引脚的金属连接便可将引脚连接修改后的备用单元加入到电路中。制版时，只需要替换掉修改过的几层金属层，便可以进行电路结构的调整。由于需要对修改的金属层的掩膜(mask)进行替换，所以掩膜替换所涉及到的金属层的层数，直接决定了这一修改的成本。如何获得最小的金属层数改动，是利用备用单元进行metal ECO调整所面临的核心问题。
发明内容
本发明主要的目的是提供包含备用单元的芯片及其相关方法，只需修改较少的金属层，就可以进行metal ECO，降低流片成本和时间。
为达到上述目的，本发明采用的一个技术方案是一种包含备用单元的芯片，该芯片包括：
备用单元；
至少一个第一金属层；
其中，备用单元的输入端和输出端分别连接至少一个第一金属层中的金属线段，以利用至少一个第一金属层实现备用单元的信号的输入和输出。
为达到上述目的，本发明采用的一个技术方案是一种芯片备用单元布线的实现方法，该方法包括：
在布局区域均匀地摆放标准单元的备用单元；
设置至少一个第一金属层；
将备用单元的输入端和输出端分别连接至少一个第一金属层中的金属线段，以利用至少一个第一金属层实现备用单元的信号的输入和输出。
以上方案，均匀摆放备用单元可以确保需要修改的每个位置附近都有想要的逻辑，从而进行metal ECO的可能性就更大，增加metal ECO的可行性，进而降低流片成本和时间。将备用单元的输入端和输出端分别连接至少一个第一金属层——未被标准单元占用的金属层中的金属线段，这样在metal ECO时无需对被标准单元占用实现内部布线的金属层进行修改，只需对第一金属层中的金属线段进行修改就可使一个或多个备用单元连接到电路上实现其相应的功能；即重新流片时无需重新制作被标准单元占用实现内部布线的金属层，只需制作修改后的第一金属层，从而降低流片成本和时间。
附图说明
图1是本发明芯片备用单元布线的实现方法一实施方式的流程示意图；
图2是本发明芯片备用单元布线的实现方法一实施方式中完成布局操作后的示意图；
图3是本发明芯片备用单元布线的实现方法一实施方式中完成均匀摆放备用单元步骤后的示意图；
图4是本发明芯片备用单元布线的实现方法一实施方式中完成均匀摆放备用单元步骤后的详细示意图；
图5是本发明芯片备用单元布线的实现方法另一实施方式的流程示意图；
图6是通过本发明芯片备用单元布线的实现方法另一实施方式让备用单元的输出端与任意第一金属层的金属线段连接的示意图；
图7是通过本发明芯片备用单元布线的实现方法另一实施方式让备用单元的输入端通过任意第一金属层的金属线段连接的示意图
图8是本发明芯片备用单元布线的实现方法又一实施方式流程示意图；
图9是本发明芯片备用单元布线的实现方法又一实施方式中完成均匀摆放标准单元步骤后的示意图；
图10是本发明芯片备用单元布线的实现方法又一实施方式中生成时钟树的示意图；
图11是本发明芯片备用单元布线的实现方法又一实施方式中完成绕线步骤后的示意图；
图12是本发明芯片备用单元布线的实现方法又一实施方式中完成绕线步骤后的详细情况示意图；
图13是本发明包含备用单元的芯片的结构示意图；
图14是本发明芯片中备用单元的摆放示意图。
具体实施方式
下面结合附图和实施方式对本发明进行详细说明。
请参阅图1，图1是本发明芯片备用单元布线的实现方法结构一实施方式的流程示意图。如图1所示，该方法包括如下步骤：
S101：在布局区域均匀地摆放标准单元的备用单元。
其中，备用单元的原理，就是在电路的各个区域加入备用的标准单元，这些单元本身具有一些简单的逻辑功能或存储功能。当芯片的初始设计在流片完成后的验证中发现问题时(这种问题可能是多方面的，有可能是工艺问题，有可能是版图结构问题，也有可能是由于前期功能验证的不充分而导致的功能问题)，需要通过更改或调整电路某一部分的结构来修正这些问题，这些改动便可以通过设计阶段预先加入的备用单元来完成，并且仅仅只需通过修改备用单元相应引脚的金属连接便可实现。制版时，只需要替换掉需进行修改的几层金属层，便可以方便的修正掉芯片初始流片中所发现的各种问题。相比重新设计、重新流片，这种方法设计周期大大减少，其设计的成本也显著降低。在均匀地摆放备用单元之前，可以执行布局(floorplan)操作。该布局操作可以包括对I/O输入输出单元、SRAM(Static Random Access Memory，静态随机存取存储器)和analog IP等部件进行摆放、定义标准单元的放置区域和划分power domain(电源域)等操作，可以形成图2所示的情况。如图3和图4所示，备用单元可以被均匀的摆放至定义好的标准单元的放置区域。在均匀地摆放备用单元步骤中：可以将一个或多个备用单元构成备用单元组合，并以备用单元组合作为基本单元阵列排布在布局区域，然后可以根据括号中的因素(每个阵点附近预计摆放的标准单元类型和数目、每个阵点所处区域所实现的功能和该芯片中每种类型的标准单元使用概率)中的至少一种替换每个阵点的备用单元组合中的备用单元；另外，在其他实施方式中，还可以先确定备用单元的排列图案和备用单元阵列的行间距和列间距，接着可以根据括号中的因素(每个阵点附近预计摆放的标准单元类型和数目、每个阵点所处区域所实现的功能和该芯片中每种类型的标准单元使用概率)中的至少一种确定每个阵点处的备用单元的类型和每个类型的数量。
其中，所有备用单元的面积和可以占可放置备用单元区域的总面积的2％-15％，优选为3％-10％。可以根据备用单元的面积占比适量调整备用单元阵列排布的间距。例如，初始均匀摆放备用单元后，所有备用单元的面积和占可放置备用单元区域的总面积的8％；接着在标准单元的放置、时钟树综合、布线等一系列的操作后，发现可放置备用单元区域比较宽松，还可以放置较多单元，此时可以返回到均匀摆放备用单元步骤中，将备用单元排布地更加紧密些，使备用单元的面积占比增大，随后继续进行标准单元的放置、时钟树综合、布线等一系列的操作，从而反复调试可放置备用单元区域的排布情况，直至可放置备用单元区域的排布合适为止。
在均匀摆放备用单元后可以在空闲区域零零散散的摆放一些备用单元用来解决可能出现的transition violation(transition violation是指当绕线过长时传输延迟过大，超过标准单元时序库规定的最大transition值的情况)。零散摆放的一些备用单元的类型可以是BUF和INV。
S102：设置至少一个第一金属层。
其中，芯片是在一块较小的单晶硅片上制作出许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路。即实体芯片中备用单元上方设有多层布线(每层布线均由金属层进行蚀刻而得)，一般最靠近备用单元的一层或多层金属层(即布线)为第二金属层，其余金属层可以为第一金属层。其中，第二金属层是指被标准单元占用的金属层，标准单元会使用这些第二金属层上的金属线段实现内部布线。第一金属层是指未被标准单元占用的金属层，标准单元不会使用第一金属层上的金属线段实现内部布线。例如，在28nm制程工艺中，第二金属层是芯片最靠近备用单元的两层金属层。又例如，在55nm制程工艺中，第二金属层是芯片最靠近备用单元的一层金属层。
S103：将备用单元的输入端和输出端分别连接至少一个第一金属层中的金属线段，以利用至少一个第一金属层实现备用单元的信号的输入和输出。
其中，将备用单元的输入端和输出端分别连接至少一个第一金属层中的金属线段，从而在后续操作中(metal ECO等)可以利用至少一个第一金属层实现备用单元的信号的输入和输出。即对与备用单元的输入端和/或输出端连接的第一金属层中的金属线段进行“编程”(转变)后，可以利用至少一个第一金属层实现备用单元的信号的输入或输出。防止在备用单元的输入端和输出端未与任意一个第一金属层中的金属线段连接的情况下，在metal ECO过程中，除了需要修改第一金属层，还需要对第一金属层和第二金属层之间的绝缘层进行修改，甚至可能需要对第二金属层进行修改，导致流片成本的增加和流片工期的延长。而在本实施方式中，备用单元的输入端和输出端连接至任意一个第一金属层中的金属线段，在metal ECO过程中，只需要修改第一金属层，无需对第一金属层和第二金属层之间的绝缘层、第二金属层进行修改，相对来说，减少流片成本和降低流片工期。在其他实施方式中，可以将备用单元的输入端和输出端分别连接至少一个第一金属层中最靠近备用单元的一层第一金属层中的金属线段，备用单元的输出端和输入端无需与多层第一金属层连接，可以节约布线资源。其中，S103步骤可以在绕线(routing)步骤前进行。在其他实施方式中，S103步骤也可以在绕线(routing)步骤后进行。
在此实施方式中，均匀摆放备用单元可以确保需要修改的每个位置附近都有想要的逻辑，从而进行metal ECO的可能性就更大，增加metalECO的可行性，进而降低流片成本和时间。将备用单元的输入端和输出端分别连接至少一个第一金属层——未被标准单元占用的金属层中的金属线段，这样在metal ECO时无需对被标准单元占用实现内部布线的金属层进行修改，只需对第一金属层中的金属线段进行修改就可使一个或多个备用单元连接到电路上实现其相应的功能；即重新流片时无需制作被标准单元占用实现内部布线的金属层，只需制作修改后的第一金属层，从而降低流片成本和时间。
请参阅图5，图5是本发明芯片备用单元布线的实现方法另一实施方式的流程示意图。如图5所示，该方法包括如下步骤：
S201：在布局区域均匀地摆放标准单元的备用单元。
可如S101，在此不作赘述。
S202：设置至少一个第一金属层和至少一个第二金属层。
可如S102，在此不作赘述。
S203：将备用单元的输入端和输出端分别连接至少一个第一金属层中的金属线段，以利用至少一个第一金属层而实现备用单元的信号的输入和输出。
可如S103，在此不作赘述。
其中，步骤S203可以包括S204和S205，步骤S204可以在步骤S205前执行，在另一实施方式中步骤S204可以在步骤S205后执行，在又一实施方式中步骤S204和步骤S205可以同时进行。步骤S204和步骤S205如下所述：
S204：将备用单元的输出端上加入通孔连接端，并通过通孔连接端而使备用单元的输出端连接至少一个第一金属层中的金属线段。
如图6所示，图6中的左边的图为备用单元的输出端未与至少一个第一金属层连接的情况。通过在备用单元上加入通孔连接段，通过备用单元的输出端上设置通孔连接段使备用单元的输出端连接至少一个第一金属层中的金属线段，从而可以形成图6中右边的图(其中黑色粗曲线框表示的是任意一个第一金属层中的金属线段)中的情况。
S205：在备用单元的输入端直接与至少一个第二金属层连接时，删除备用单元的输入端直接与至少一个第二金属层连接的金属线段，将备用单元的输入端连接至至少一个第一金属层中的金属线段，以通过至少一个第一金属层中的金属线段而连接至少一个第二金属层。
在本实施方式中，可以先侦测备用单元的输入端是否直接与至少一个第二金属层连接。然后根据侦测结果确认是否需要调整备用单元的输入端的连接方式。具体可体现为：在备用单元的输入端直接与至少一个第二金属层连接时，删除备用单元的输入端直接与至少一个第二金属层连接的金属线段，将备用单元的输入端连接至至少一个第一金属层中的金属线段。在备用单元的输入端未直接与至少一个第二金属层连接时，不对备用单元的输入端的连接方式进行调整。
其中，“侦测备用单元的输入端是否直接与至少一个第二金属层连接”这句话，是指侦测备用单元的输入端是否只与第二金属层连接，即侦测备用单元的输入端是不是没有和第一金属层的任意一层连接。
如图7所示，图7中左边的图的黑色曲线圈中为备用单元的输入端直接与至少一个第二金属层的金属线段连接的情况。通过删除备用单元的输入端直接与至少一个第二金属层连接的金属线段，并将备用单元的输入端连接至至少一个第一金属层中的金属线段，可以形成图7中右边的图(其中黑色曲线框表示的是任意一个第一金属层中的金属线段)中的情况。
进一步的，步骤S203中，可以将备用单元的输入端和输出端分别连接至少一个第一金属层中最靠近备用单元的一层第一金属层中的金属线段。
其中，最靠近备用单元的一层第一金属层是在metal ECO过程中最有可能改动的层次，这样在步骤S203中将备用单元的输入端和输出端分别连接至最靠近备用单元的一层第一金属层，既在metal ECO过程中不需要修改第二金属层，又可以节约第一金属层上的布线资源，防止因为布线资源的浪费导致布线繁琐、延时增加，在metal ECO后的重新流片中只需要制作修改后的几层第一金属层，降低流片成本和时间。
在此实施方式中，均匀摆放备用单元可以确保需要修改的每个位置附近都有想要的逻辑，从而进行metal ECO的可能性就更大，增加metal ECO的可行性，进而降低流片成本和时间。将备用单元的输入端和输出端分别连接至少一个第一金属层中的金属线段，这样在metal ECO时无需对第二金属层进行修改，只需对第一金属层中的金属线段就可进行修改使一个或多个备用单元连接到电路上实现其相应的功能；即重新流片时无需制作第二金属层，只需制作修改后的第一金属层，从而降低流片成本和时间。
请参阅图8，图8是本发明芯片备用单元布线的实现方法又一实施方式的流程示意图。如图8所示，该方法包括如下步骤：
S301：在布局区域均匀地摆放标准单元的备用单元。
可如S101，在此不作赘述。
S302：根据电源区域的定义放置标准单元。
其中，如图9所示，在均匀摆放备用单元后进行标准单元的放置(Placement)，可以使备用单元摆放的更加均匀，防止因为在备用单元前摆放标准单元，后摆放的备用单元会覆盖先前摆放的标准单元，从而避免备用单元摆放量不足或摆放的不够均匀。当然，在其他实施方式中，也可以在进行标准单元的放置后再均匀摆放备用单元，当出现后摆放的备用单元覆盖先前摆放的标准单元的情况时，可以将被覆盖的先前摆放的标准单元移至空闲区域处，或者可以将覆盖的后摆放的备用单元移至空闲区域处。
具体地，可以按照电源域的定义对标准单元进行自动摆放，同时对时序进行优化，最后得到绕线相对合理，时序问题可以收敛的摆放结果。
S303：通过树状插入缓冲单元而设置匹配的时钟树。
其中，如图10所示，此步骤为时钟树综合(CTS，clock tree synthesis)，其目的为通过树状插入buffer使时钟树各个端点到时钟源的距离基本相同。当没有做时钟树综合时，距离时钟源较近的端点比距离时钟源较远的端点连线更近，当做完时钟树综合后，无论端点距离时钟源远近，经过buffer树之后到达时钟源的距离基本是相同的。
S304：根据设计的电路连接关系对引脚进行绕线。
其中，如图11和图12所示，在设置时钟树之后，根据设计的电路连接关系对引脚进行绕线。此步骤为绕线(routing)。在绕线步骤前，需要设置至少一个第二金属层和至少一个第一金属层。
S305：将备用单元的输入端和输出端分别连接至少一个第一金属层中的金属线段，以利用至少一个第一金属层而实现备用单元的信号的输入和输出。
其中，在绕线步骤后执行步骤S305，可以防止因为在对备用单元的输入端和输出端进行连接后进行绕线导致标准单元的引脚绕线变长、拐角增多，从而避免影响标准单元功能的实现，可以避免造成标准单元的时钟延长。
S306：进行芯片流片前的检查，以确保各项数据和结果正确。
在此实施方式中，均匀摆放备用单元可以确保需要修改的每个位置附近都有想要的逻辑，从而进行metal ECO的可能性就更大，增加metal ECO的可行性，进而降低流片成本和时间。将备用单元的输入端和输出端分别连接至少一个第一金属层中的金属线段，从而确保备用单元的输出端和输入端通过全部的第二金属层连接到第一金属层中的至少一层，这样在metal ECO时无需对第二金属层进行修改，只需对第一金属层中的金属线段进行修改就可使一个或多个备用单元连接到电路上实现其相应的功能；即重新流片时无需制作第二金属层，只需制作修改后的第一金属层，从而降低流片成本和时间。
通过上述芯片备用单元布线的实现方法设计获得的芯片如图13-14所示。该芯片405包括：备用单元404；至少一个第二金属层401；和至少一个第一金属层402；
其中，备用单元404的输入端和输出端分别连接至少一个第一金属层402中的金属线段，以利用至少一个第一金属层402实现备用单元404的信号的输入和输出。
其中，在备用单元404上方设置有多层金属层，例如图4中的M1、M2、M3、M4。这些金属层包括至少一个第二金属层401和至少一个第一金属层402，其中图4中M1就是第二金属层401，图4中的M2、M3和M4就是第一金属层402。如图5所示，备用单元404可被均匀地摆放在芯片405中。
在此实施方式中，均匀摆放备用单元可以确保需要修改的每个位置附近都有想要的逻辑，从而进行metal ECO的可能性就更大，增加metal ECO的可行性，进而降低流片成本和时间。将备用单元的输入端和输出端分别连接至少一个第一金属层——未被标准单元占用的金属层中的金属线段，这样在metal ECO时无需对被标准单元占用实现内部布线的金属层进行修改，只需对第一金属层中的金属线段进行修改就可使一个或多个备用单元连接到电路上实现其相应的功能；即重新流片时无需制作被标准单元占用实现内部布线的金属层，只需制作修改后的第一金属层，从而降低流片成本和时间。
进一步的，备用单元404的输出端上设置有通孔连接端403，以通过通孔连接端403而使备用单元404的输出端连接至少一个第一金属层402中的金属线段。
进一步的，备用单元404的输入端连接至少一个第一金属层402中的金属线段，并通过至少一个第一金属层402中的金属线段而连接至少一个第二金属层401，以避免备用单元404的输入端直接连接至少一个第二金属层401。
进一步的，备用单元404的输入端和输出端分别连接至少一个第一金属层402中最靠近备用单元404的一层第一金属层402中的金属线段。
以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种包含备用单元的芯片，其特征在于，包括：
备用单元；
至少一个第一金属层，所述第一金属层为未被标准单元占用的金属层；
其中，所述备用单元的输入端和输出端分别连接所述至少一个第一金属层中的金属线段，以利用所述至少一个第一金属层实现所述备用单元的信号的输入和输出。
2.根据权利要求1所述的芯片，其特征在于，所述备用单元的输出端上设置有通孔连接端，以通过所述通孔连接端而使所述备用单元的输出端连接所述至少一个第一金属层中的金属线段。
3.根据权利要求1所述的芯片，其特征在于，所述芯片还包括至少一个第二金属层，所述第二金属层为被标准单元占用的金属层；
其中，所述备用单元的输入端连接所述至少一个第一金属层中的金属线段，并通过所述至少一个第一金属层中的金属线段而连接所述至少一个第二金属层，以避免所述备用单元的输入端直接连接所述至少一个第二金属层。
4.根据权利要求1所述的芯片，其特征在于，所述备用单元的输入端和输出端分别连接所述至少一个第一金属层中最靠近所述备用单元的一层第一金属层中的金属线段。
5.一种芯片备用单元布线的实现方法，其特征在于，包括：
在布局区域均匀地摆放标准单元的备用单元；
设置至少一个第一金属层，所述第一金属层为不被所述标准单元占用的金属层；
将所述备用单元的输入端和输出端分别连接所述至少一个第一金属层中的金属线段，以利用所述至少一个第一金属层实现所述备用单元的信号的输入和输出。
6.根据权利要求5所述的方法，其特征在于，所述将所述备用单元的输入端和输出端分别连接所述至少一个第一金属层中的金属线段，包括：
将所述备用单元的输出端上加入通孔连接端，并通过所述通孔连接端而使所述备用单元的输出端连接所述至少一个第一金属层中的金属线段。
7.根据权利要求6所述的方法，其特征在于，
所述在布局区域均匀地摆放标准单元的备用单元，之后包括：设置至少一个第二金属层，所述第二金属层为被标准单元占用的金属层；
所述将所述备用单元的输入端和输出端分别连接所述至少一个第一金属层中的金属线段，包括：
侦测所述备用单元的输入端是否直接与所述至少一个第二金属层连接；
若是，删除所述备用单元的输入端直接与所述至少一个第二金属层连接的金属线段，将所述备用单元的输入端连接至所述至少一个第一金属层中的金属线段，以通过所述至少一个第一金属层中的金属线段而连接所述至少一个第二金属层。
8.根据权利要求7所述的方法，其特征在于，所述备用单元的输入端和输出端分别连接所述至少一个第一金属层中最靠近所述备用单元的一层第一金属层中的金属线段。
9.根据权利要求5所述的方法，其特征在于，所述在布局区域均匀地摆放标准单元的备用单元，之后包括：
根据电源区域的定义而放置标准单元；
通过树状插入缓冲单元而设置匹配的时钟树；
根据设计的电路连接关系对引脚进行绕线。
10.根据权利要求5所述的方法，其特征在于，所述将所述备用单元的输入端和输出端分别连接所述至少一个第一金属层中的金属线段，之后包括：
进行芯片流片前的检查，以确保各项数据和结果正确。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911119842.8A CN112820727B (zh) | 2019-11-15 | 2019-11-15 | 包含备用单元的芯片及其相关方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911119842.8A CN112820727B (zh) | 2019-11-15 | 2019-11-15 | 包含备用单元的芯片及其相关方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112820727A true CN112820727A (zh) | 2021-05-18 |
| CN112820727B CN112820727B (zh) | 2024-05-14 |
Family
ID=75851846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911119842.8A Active CN112820727B (zh) | 2019-11-15 | 2019-11-15 | 包含备用单元的芯片及其相关方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112820727B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1269582A (zh) * | 1999-03-18 | 2000-10-11 | 株式会社东芝 | 半导体存储器的冗余电路 |
| JP2001044366A (ja) * | 1999-07-26 | 2001-02-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| CN1290964A (zh) * | 1999-06-28 | 2001-04-11 | 日本电气株式会社 | 标准单元、标准单元阵列及其布局和布线的系统与方法 |
| US20040251470A1 (en) * | 2003-06-11 | 2004-12-16 | Broadcom Corporation | Memory cell for modification of default register values in an integrated circuit chip |
| JP2005183895A (ja) * | 2003-11-28 | 2005-07-07 | Ricoh Co Ltd | セルレイアウト、半導体集積回路装置、半導体集積回路の設計方法並びに半導体集積回路の半導体製造方法 |
| US20050224950A1 (en) * | 2004-04-13 | 2005-10-13 | Yu-Wen Tsai | Integrated circuit adapted for ECO and FIB debug |
| JP2007081338A (ja) * | 2005-09-16 | 2007-03-29 | Renesas Technology Corp | 半導体集積回路および半導体集積回路の設計方法 |
| US20070109832A1 (en) * | 2005-11-17 | 2007-05-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | ECO cell for reducing leakage power |
| US20090178013A1 (en) * | 2008-01-04 | 2009-07-09 | Springsoft Usa, Inc. | System for implementing post-silicon ic design changes |
| CN107887380A (zh) * | 2016-09-30 | 2018-04-06 | 台湾积体电路制造股份有限公司 | 具有工程变更指令（eco）单元的标准单元布局、半导体器件及其方法 |
| DE102017118336A1 (de) * | 2016-11-29 | 2018-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standardzellen-layout, halbleiter-bauelement mit technische-änderungsanweisungs(eco)-zellen und verfahren |
| CN109033481A (zh) * | 2017-06-08 | 2018-12-18 | 华大半导体有限公司 | 门阵列标准单元库、芯片设计系统及设计方法 |
-
2019
- 2019-11-15 CN CN201911119842.8A patent/CN112820727B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1269582A (zh) * | 1999-03-18 | 2000-10-11 | 株式会社东芝 | 半导体存储器的冗余电路 |
| CN1290964A (zh) * | 1999-06-28 | 2001-04-11 | 日本电气株式会社 | 标准单元、标准单元阵列及其布局和布线的系统与方法 |
| JP2001044366A (ja) * | 1999-07-26 | 2001-02-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US20040251470A1 (en) * | 2003-06-11 | 2004-12-16 | Broadcom Corporation | Memory cell for modification of default register values in an integrated circuit chip |
| JP2005183895A (ja) * | 2003-11-28 | 2005-07-07 | Ricoh Co Ltd | セルレイアウト、半導体集積回路装置、半導体集積回路の設計方法並びに半導体集積回路の半導体製造方法 |
| US20050224950A1 (en) * | 2004-04-13 | 2005-10-13 | Yu-Wen Tsai | Integrated circuit adapted for ECO and FIB debug |
| JP2007081338A (ja) * | 2005-09-16 | 2007-03-29 | Renesas Technology Corp | 半導体集積回路および半導体集積回路の設計方法 |
| US20070109832A1 (en) * | 2005-11-17 | 2007-05-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | ECO cell for reducing leakage power |
| US20090178013A1 (en) * | 2008-01-04 | 2009-07-09 | Springsoft Usa, Inc. | System for implementing post-silicon ic design changes |
| CN107887380A (zh) * | 2016-09-30 | 2018-04-06 | 台湾积体电路制造股份有限公司 | 具有工程变更指令（eco）单元的标准单元布局、半导体器件及其方法 |
| DE102017118336A1 (de) * | 2016-11-29 | 2018-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standardzellen-layout, halbleiter-bauelement mit technische-änderungsanweisungs(eco)-zellen und verfahren |
| TW201820393A (zh) * | 2016-11-29 | 2018-06-01 | 台灣積體電路製造股份有限公司 | 標準單元佈局、具有工程變更命令（eco）單元的半導體裝置及方法 |
| CN109033481A (zh) * | 2017-06-08 | 2018-12-18 | 华大半导体有限公司 | 门阵列标准单元库、芯片设计系统及设计方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112820727B (zh) | 2024-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8185856B2 (en) | Manufacturing method, manufacturing program and manufacturing system for adjusting signal delay in a semiconductor device | |
| JP2009038072A (ja) | 半導体集積回路及びその開発方法 | |
| US7844934B2 (en) | Method for designing a semiconductor integrated circuit layout capable of reducing the processing time for optical proximity effect correction | |
| US11423204B1 (en) | System and method for back side signal routing | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| US6477696B2 (en) | Routing definition to optimize layout design of standard cells | |
| CN112820727B (zh) | 包含备用单元的芯片及其相关方法 | |
| US7302663B1 (en) | Automatic antenna diode insertion for integrated circuits | |
| US8307325B2 (en) | Method of semiconductor integrated circuit and computer readable medium | |
| US6512708B1 (en) | Placement and routing for wafer scale memory | |
| JP2009182237A (ja) | 露光条件設定方法、パターン設計方法及び半導体装置の製造方法 | |
| US11092885B2 (en) | Manufacturing methods of semiconductor devices | |
| JP2008227035A (ja) | スペアセル用のセルデータ、半導体集積回路の設計方法及び半導体集積回路。 | |
| JP5076503B2 (ja) | 半導体集積回路の配線設計システム、半導体集積回路及び配線設計プログラム | |
| US20020047789A1 (en) | Method of designing semiconductor integrated circuit | |
| JPH10303306A (ja) | 論理補償回路 | |
| JP5696407B2 (ja) | 半導体集積回路の自動配置配線方法、レイアウト装置、自動配置配線プログラム、及び半導体集積回路 | |
| JP5035434B2 (ja) | 半導体装置の設計支援プログラムおよび半導体装置の設計システム | |
| CN117634412A (zh) | 电平转换器单元及其电源布线方法和装置、存储介质 | |
| JP2005276970A (ja) | オンチップデカップリングキャパシタ挿入方法及び集積回路装置 | |
| JP3204381B2 (ja) | 半導体装置の自動配置配線方法 | |
| JP3370259B2 (ja) | マスクレイアウト設計方法 | |
| JPH01154279A (ja) | 半導体装置の製造方法 | |
| CN116306466A (zh) | 一种版图布局方法及版图结构 | |
| CN117764023A (zh) | 布线方法、装置、终端及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |