TW480669B - Standard cell, standard cell array, and system and method for placing and routing standard cells - Google Patents

Standard cell, standard cell array, and system and method for placing and routing standard cells Download PDF

Info

Publication number
TW480669B
TW480669B TW089112748A TW89112748A TW480669B TW 480669 B TW480669 B TW 480669B TW 089112748 A TW089112748 A TW 089112748A TW 89112748 A TW89112748 A TW 89112748A TW 480669 B TW480669 B TW 480669B
Authority
TW
Taiwan
Prior art keywords
standard
power
power line
line
diffusion layer
Prior art date
Application number
TW089112748A
Other languages
English (en)
Inventor
Atsuko Kozai
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW480669B publication Critical patent/TW480669B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118Masterslice integrated circuits
    • H01L27/11803Masterslice integrated circuits using field effect technology
    • H01L27/11807CMOS gate arrays
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

480669 A7B7 五 經濟部智慧財產局員工消費合作社印製 明說 明發 晷 背 明 發 域 領 明 發 ,用 元種 單 一 準及 標以 的 , 上列 板陣 基元 體單 。 導準法 半標方 於的之 成上元 形板單 種基準 一 體標 關導線 有半路 僳於定 明成及 發形置 本種配 一 以 作為能於很短時間週期内在半導體基板上實現具有高 積體密度的LSI (大型積體電路)布局設計技術,吾人廣 泛地使用一種標準單元型式的LSI設計技術,其中預先 準備了像反相器和非及閘之類的小型單位電路當作標準 單元,再依陣列形式配置那些標準單元並使之互連以形 成一個L S I。 參照第18A圖,其中顯示的是一種標準單元型式的LSI 布局圔。圖中配置了許多單元陣列,而每一個單元陣列 都是由許多具有相同寬度(附圖中的高度)且配置成陣列 形式之功能性單元形成的。吾人會在每一對相鄰的單元 陣列之間保留一個定路線通路1801。於該定路線通路 1801内,座落其間的分別是一個用於使包含在相同單元 陣列内各單元之間互連的單元間連接結構1802,以及一 個用於使包含在不同單元陣列内各單元之間互連的陣列 間連接結構1 8 0 3。 參照第18 B圖,其中顯示的是一種典型的習知標準單 元内部的圖形設計圖。圖中顯示的標準單元是一種具有 反相器功能的功能性單元106a。於第18B圖中,參考標 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 480669 經濟部智慧財產局員工消費合作社印製 不以。於 C 體元 C 構晶單題 結電性問 連個能的 互數功列 的要的下 間需類到 之像之遇 元合器遭 單符反中 各以正元 於度的單 用寬構準 路的結標 通元線知 線單佈習 路出内於 定定元會 該會單人 將人之吾 須吾雜, 必,複以 人過及所 A7 B7 五、發明說明(2 ) 碼111代表的是一個N -型位阱,而112代表的是一個P -型 擴散層。參考標碼113代表的是一個N -型擴散層,而114 代表的是一個多晶矽。參考標碼1 15代表的是一個落在 該P-型或N-型擴散層與第一層金屬之間的接觸孔。參考 檫碼1 1 6代表的是一個落在該多晶矽與第一層金屬之間 的接觸孔。參考檫碼11 7代表的是一個第一層金屬。參 考檫碼120代表的是一個由該第一層金屬形成的VDD電源 線。參考標碼121代表的是一個由該第一層金屬形成的 VSS電源線。於該N-型位阱111内,形成了一個由該P-型 擴散層112形成且含有一個源極和一個汲極的含卜型通 路M0S電晶體。於該N-型位阱111外側的P -型基板區域内 ,形成了一個由該N -型擴散層113形成且含有一個源極 和一個汲極的含N -通路M0S電晶體。 於習知標準單元中,所有單元都含有相同的定常寬度 (第18B圖中的高度),而含有相同之定常寬度的VDD電源 線1 2 0和V S S電源線1 2 1則分別落在各單元的上端部分和 下端部分之上如第18B圖所示。使用各單元内一個落在 該對電源線之間的面積以形成一些包含於各單元内的電 晶體並將各端子(接點)之間的互連結構定位在各單元之 内(本規格中稱為「單元内佈線結構」)。另一方面,吾 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------L---.---^裝--------訂--- (請先閱讀背面之注意事項再填寫本頁) # A7 ^〜___B7___ 五、發明說明(3 ) (請先閱讀背面之注意事項再填寫本頁) 像反相器和含2個輸入端子的非及閘之類具有簡單之單 元内佈線結構的非常簡單之功能性單元中,雖則該第一 壩金屬會出現很多空白面積,然而吾人不能夠將這些空 白面積應用在單元間的互連結構上。另外,各電源線都 會延伸穿過所有含定常寬度的檫準單元,且吾人很難根 據霈要的電源電流改變各電源線的寬度。 遇到這種情形,日本專利申請案預先驗證刊物第jp-A-06-16901 6號文件中掲示的一種標準單元含有一個提供 於電源線與單元内佈線面積之間且能夠用於應用在單元 間的互連結構上的空白面積。參照第19 △圖,其中顯示 的是根據第二種習知設計之標準單元的佈線面積圖。空 白面積123是提供於由第一層金屬形成的VDD電源線120 與犟元内佈線面積122之間,而空白面積124是提供於由 第一層金屬形成的VSS電源線121與單元内佈線面積122 之間。吾人可以將這些空白面積123和124應用在單元間 的互連結構上以便實現更高的積體密度。 經濟部智慧財產局員工消費合作社印製 另外,日本專利申請未審査公告第JP-A-03-062551號 文件中掲示的一種標準單元含有一個會延伸到電源線外 側之内的裝置形成面積〇參照第1 9 B圖,其中顯示的是 根據第三種習知設計之標準單元的佈線面稹圖。類似於 第18B圖中第一習知實例的,單元内佈線面積122是提供 於VDD線120與VSS線121之間。不過,一個由鏈狀導線標 示出的裝置形成面積12 5會延伸到每一個電源線外側之 内。由於吾人可以應用這種外側面積當作佈線面積,故 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 480669 A7 B7____ 五、發明說明(4 ) (請先閱讀背面之注意事項再填寫本頁) 吾人可以將該外側面積應用在單元間的互連結構上。另 外,即使當吾人使所有單元上各電源線的位置標準化時 ,吾人也能夠自由地設定由裝置形成面積之尺寸定出實 質單元寬度。 此外,日本專利申請案未審査公告第JP-A-G55381號 文件中提出了 一種不含電源線圖形的檫準單元。參照第 19C圖,其中顯示的是根據第四種習知設計之標準單元 的佈線面積圖。該標準單元包含的只是含有一些形成於 該單元内之電晶體的單元内佈線面積122以及一個連接 於該單元内各端子之間的佈線圖形。在依陣列形式配置 需要數目的標準單元之後,再産生其寬度傺以該單元陣 列的長度以及功率消耗為基礎定出的電源線而連接各標 準單元。所以,吾人能夠得到具有最佳化寬度的電源線。 經濟部智慧財產局員工消費合作社印製 不過,吾人很難使根據第二種習知設計之標準單元中 電源線的寬度最佳化,且受限於具有定常的單元寬度。 吾人也很難使根據第三種習知設計之標準單元中電源線 的寬度最佳化。根據第四種習知設計之標準單元會受限 於具有定常的單元寬度。另外,由於吾人並未將裝置形 成面積應用在單元間的互連結構上,故其佈線密度是很 低的。 發明槪沭 據此,本發明的一個目的是提供一種能夠克服上逑習 知設計中各問題的標準單元,檫準單元陣列,以及用以 配置及定路線標準單元之方法。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 480669 A7 B7 五、發明說明( 經濟部智慧財產局員工消費合作社印製 結時具配 :的 個晶至將第和第層電第端子本標以之 連同線以 括成 α 一 電該來的子有散源由出端據多加元 互内源用 包構子:路到用上端應擴電。輸出根許式單 的積電及 元屬端.括通應個體入供型二上的輸多該形準 間面其以 單金出包型供一晶輸上Ρ-第層成和許,列標 元之保, 準層輸元Ν-壓;電個其的有散構子含列陣各 單間確列 標一的單個電子路一在體應擴屬端包陣依使 將積下陣 種第成準一源端通的供晶供型金入種元是是 夠面制元 一由構標少電源型路提電上Ν-層輸一單且式 能線限單 的個屬種至一電Ν-電是路其的一的的準上方 種佈度準 供一金一和第一個性子通在體第路供標板位 一 内寬標。提 ·,層的體將第一能端型供晶由電提的基定 供元元,法而線一明晶來的少功源卜提電和性而元體的 提單單元方念源第發電用上至該電個是路子能念單導元 是與常單之概電由本路個體該於一 一子通端功概準半單 的線定準元一的個據通一晶到用第少端型入該二標個準 目源作標單第成一根型 ·,電應及該至源Ν-輸於第之一標 一 電要的準的構及 ,ρ-路路供以 C 該電個的用的念於多 另在需度標明層以説個電通壓 ·,子之二一成了明概成許 的落不寬線發散 ·,地一性型電子端壓第少構成發一形該 明於在化路本擴子確少能Ρ-源端出電該至屬構本第是 。 發成夠佳定據由端明至功個電源輸源而該金別據的元的 本形能最及根個入更含的一 一電個電,之層分根明單位 構也有置 一輸 包體少第二一 一上壓一子 發準定 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 480669 A7 B7__ 五、發明說明(6 ) (請先閱讀背面之注意事項再填寫本頁) 内的個別位阱邊界線與某一直線對齊,且至少在預定數 目之標準單元中的至少一個内,分別以預定間隔將用來 使第一電源電壓和第二電源電壓連接到該半導體基板以 及形成於該半導體基板上之位阱的基板接觸單元塞入到 該標準單元陣列内。 根據本發明的第三概念而提供的一種標準單元的配置 及定路線處理条統包括:一個圖書館檔案,其中儲存有 根據本發明第一概念中各種標準單元的資訊;一個電路 連接資訊檔案,其中儲存有將要開發之LSI的電路連接 資訊;一個限制資訊檔案,其中儲存有關配置及定路線 用的限制資訊;一値參數檔案,其中儲存有包含將要開 發之LSI的電源電壓和操作頻率以及擴散層的薄層阻抗 等參數資訊;一個配置及定路線条統,傺利用來自圔書 館檔案、限制資訊檔案、和參數檔案的資訊對根據來自 電路連接資訊檔案之電路連接資訊選出之標準單元執行 配置及定路線;以及一個輸入/輸出和顯示的裝置,傺 用以顯示配置及定路線的歷程和結果且用來從外部輸入 一個控制指令以控制該配置及定路線条統。 經濟部智慧財產局員工消費合作社印製 根據本發明的第四概念而提供了 一種用以配置及定路 線標準單元的方法,俗利用根據本發明第三概念中標準 單元的配置及定路線處理条統以便執行標準單元的配置 及定路線作業,這個方法包括: 第一步驟傺從該電路連接資訊檔案讀取電路連接資訊; 第二步驟傺從該圖書館檔案讀取一些對應到所讀取電 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 480669 A7 B7 五、發明說明( 經濟部智慧財產局員工消費合作社印製 位一板各各一 準 面;單個蜃線間 是 阻號 的未 定每基内内某 標 線側準一重源之 抗 的信 線内 元中的列列的 該 佈外標成不電線 阻;線各 .源列 單列個陣陣内 於——,之積各形線該源 的值源的 電陣 準陣一元元圖 含線線面内上源到電 線數電間 之元 標元少單單面 包路號線列分電伸該 源抗之之 成單 各單至準準平 在定信佈陣部該延的 電阻成元及構準 的準入標標與 落線各該元疊和子成 之定構單以層標 取標塞多個會 為號内在單重子端構 成預層準·,散該 讀多元許一都 訊信以置準的端源層 構的散標驟擴為 所許單該每線 資各列配標間源電散;層存擴各步由時 將該準個在界 接的陣線該之電從擴孔散儲由為四出值 並,標一落邊 連間元源由子該線由觸擴所別時第別數 ,内之每使阱 路之單電與端當源與接由内辨值到辨抗 元之目於是位 電元準將線源地電線個別案驟數回驟阻 單列數含式別 該單標並源電代的源一辨檔步抗後步定 準陣定包方値 據準該,電的替成電成來訊六阻然六預 標元預對置的 根標為廓在成可構該形用資第定,第該 的單隔且配内 傺各係輪俗構者層於上偽制當預線當於 訊準每,的之 ·,驟内驟個驟層或散再分驟限驟該路驟大 資標含元元元齊步列步一步散,擴後部步該步於定步不 接多包單單單對三陣四取五擴孔由然疊六於七大新八是 連許都觸準準線第元第粹第之觸使,重第大第是重第抗 路於個接標標直 單 積 元接時上的 否 抗線 阻 --------·—裝-------^丨訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 480669 A7 B7__ 五、發明說明(8 ) 連接的互連結構以及各標準單元陣列之間的各信號線施 ί了定路線。 明確地説,該第二步驟可包含: 第一子步驟傺從該圖書館檔案讀取一些對應到所讀取 電路連接資訊的標準單元,並將所讀取的各標準單元定 位於許多標準單元陣列之内,其方式是使落在每一個標 準單元陣列内各標準單元之内的個別位阱邊界線都會與 平面圖内的某一直線對齊; 第二子步驟傺於每一個標準單元陣列内每隔預定數目 之標準單元塞入至少一個基板接觸單元以完成該許多標 準單元陣列; 第三子步驟僳以包含該數目之標準單元的資訊和該檫 準單元陣列内所包含的標準單元種類、該電源電壓、以 及該操作頻率為基礎計算出電源線寬度; 第四子步驟係從該電源線寬度、該信號線的數目、以 及各信號路徑計算出所需要定路線通路的寬度;以及 第五子步驟傺參照儲存於該限制資訊檔案内的晶片尺 寸以辨別是否能夠定路線,且在不能定路線時回到第一 子步驟,另一方面在能夠定路線時完成該第二步驟。 此外,該第五步驟可包含: 第一子步驟傺從包含於該標準單元陣列内的各標準單 元粹取出電源線端子; 第二子步驟僳用來辨別所粹取出的電源線端子是否與 該電源線重叠; -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----Γ.---.---^ 裝------^丨訂--------- (請先閱讀背面之注意事項再填寫本頁) 谓669 A7 -^ ----^- 五、發明說明(9 ) (請先閱讀背面之注意事項再填寫本頁) 第三子步驟#當該電源端子和該電源線不重® _使$ 擴散層構成的電源線從電源端子延伸到該電源線上,以 敎由擴散層構成的該電源#線會與該電源線重^及 第四子步驟傺當第三子步驟辨別所粹取出的電源線端 子會與該電源線重疊時在所粹取出的電源線端子與該電 源線之間的重疊部分上形成一個接觸孔,或者可替代地 當第三子步驟辨別所粹取出的電源線端子不會與該電源 線重疊時在該電源線與由擴散層構成的該電源線之間的 重簦部分上形成一個接觸孔。 另外,該第七步驟可包含: 第一子步驟傺當吾人使由擴散層構成之該電源線的阻 抗減小為不大於該預定阻抗數值時會使信號線的偵測受 到障礙; 第二子步驟傺去除受到障礙的該信號線,並提供一個 穿孔以便在已去除信號線所連接的端點位置上用來連接 於第一層金屬與第二層金屬之間;以及 經濟部智慧財產局員工消費合作社印製 第三子步驟傺用來辨別由擴散層構成且因去除信號線 而縮短之電源線的阻抗是否大於該預定阻抗數值,且在 該阻抗大於該預定阻抗數值時回到第一子步驟,或者可 替代地在該阻抗不大於該預定阻抗數值時完成該第七步 驟。, 根據本發明的第五概念而提供了 一種用以配置及定路 線檩準單元的方法,僳利用根據本發明第三概念中標準 單元的配置及定路線處理条統以便執行標準單元的配置 -11- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 480669 A7 B7__ 五、發明說明(1〇) 及定路線作業,這個方法包括: 第一步驟係從該電路連接資訊檔案讓取電路連接資訊; 第二步驟偽從該圖書館檔案讀取一些對應到所讀取電 路連接資訊的標準單元,並暫時地將所讀取的各標準單 元定位於許多標準單元陣列之内; 第三步驟將該暫時標準單元陣列分割成許多單元組而 使每一個單元組都包含一些互為相鄰且其數目不大於某 一預定數目的標準單元; 第四步驟會從該許多單元組選出一個待處理的單元組; 第五步驟係根據來自該電路連接資訊檔案的電路連接 資訊為落在所選出那値單元組之内各標準單元之間的信 號線定路線; 第六步驟僳從落在所選出那個單元組之内各信號線的 佈線面稹粹取出一値輪廓以致將電源線禁制面積記錄於 該限制資訊檔案内; 第t步驟僳沿落在所選出那個單元組之内電源線禁制 面積的外側配置電源線; 第八步驟僳在電源線與由該檫準單元陣列内各標準單 元之擴散層構成的電源端子之間的重疊部分上形成一個 接觸孔,或者可替代地當該電源端子和該電源線不重疊 時使由擴散層構成的電源線從電源端子延伸到該電源線 上,然後再於該電源線與由擴散層構成的該電源線之間 的重蠱部分上形成一個接觸孔; 第九步驟係用來辨別由擴散層構成之電源線的阻抗是 -1 2- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------ 裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 480669 A7 B7 五、發明說明( 11 阻 的 ;線 值源 數電 抗之 阻成 定構 預層 的散 存擴 儲由 所別 内辨 案驟 檔步 訊九 資第 制當 限驟 該步 於十 大第 否 號 信 各 的 間 之 元 單 準 ; 檫驟 各步 為五 時第 值到 數回 抗後 阻然 定 , 預線 該路 於定 大新 是重 抗線 線成 源办兀 電已 之否 成是 構別 層辨 散來 擴用 由時 別值 辨數 驟抗 步阻 九定 第預 當該 僳於 驟大 步不 一 是 十抗 第阻 的 的 元 單 有 所 對 43 成 完 未 於 再 後 然 ; ,驟 業步 作四 理第 處到 的回 元時 單業 有作 所理 對處 第 第 於 僳 驟 步二 的標 元位 單定 有所 所前 ; 對先置 成由配 完對行 已組進 別元列 辨單陣 驟應元 步對單 一 的準 十上標 如時 理暫 處該 以的 時成 業組 作元 理單 處準 互 線 源 別及 個以 ·, 組線 元源 單電 各的 之列 上陣 如元 理單 處準 使標 驟該 步於 三用 十成 第形 以 及 構 結 接 I 連 的 接 〇 連線 未路 内定 列線 陣號 元信 單各 準的 檫間 該之 為列 驟陣 步元 四單 十準 第標 各 以明 為更 因得 會變 將而 點明 優說 及細 、詳 性的 特例 、施 的實 目用 他示 其顯 及對 逑示 上圖 的附 明所 發照 本參 C 下顯 明 說 S s 簡 式 圓 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 發 本 據 根 即 亦 元 單 器 相 反 —1 種1 示 顯 以 用 傣 圖 B 1X 和 A 1X 第 元 單 閘 或 非 的 •’ 子 圖端 路入 電輸 形個 圖 2 的含 元種 單 一 準示 標顯 之以 例用 施傺 實圖 一2A 某第 明 ; 元 圖單 路閘 電及 形非 圖的 的子 元端 單入 準輸 標個 之 2 例含 I 施種13 實一- 一 示 某顯 明以 發用 本俗 據圖 0 B 相 2 即第 亦 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 480669 A7 B7 五、發明說明(12 ; 本 圖據 路根 電即 形亦 圖元 ·, 的單圖 元器路 DEL 目 ίΛϋ D与 f. 霄 準反形 標率圖 之功的 例低元 施種單 實一準 一 示標 某顯之 明以例 發用施 本僳實 據圖一 根3A某 即第明 亦 發 明 發 本 擄 根 即 亦 元 ; 單圖 觸路 接電 板形 基圖 種的 一 元 示單 顯準 以標 用之 傺例 圔施 3B實 第一 某 線 路 定 及 置 配 以 用 明 發 ; 本示 據圖 根構 種結 一 的 示統 顯条 以理 用處 傺之 圖元 4 單 第準 標 配 以 用 例. 施 實 1 某 ., 明圖 發程 本流 據的 根法 種方 一 之 示元 顯單 以準 用標 僳線 圖路 5 定 第及 置 圔 路 電 路 lEanl 的 路 電 之 示 5 顯驟 於步 用圖 CBI1 種 5 一 第 示示 顯顯 以以 用用 偽傺 圖圖 6 7 ·, 第第圖 程 流 的 節 細 mil 理 處 之 中 路 S 形 圖 的 時 mil 理 處 之 2 ο 5 驟 步 成 完 當 是 的 示 顯 圖 8 第 圖 路 &E ιρτ 形 圖 的 時 ml 理 處 之 3 ο 5 驟 步 成 完 當 是 的 示 顯 圖 9 第 圖 流 的 節. 細 ml 理 處 之 中 5 ο 5 驟 步 圖 5 第 示 顯 以 用 僳 圖 ο 1 *5 第圖 程 路 ί 形 圖 的 時 ml 理 處 之 5 ο 5 驟 步 成 完 當 是 的 示 顯 圖 1± 1 第 -----r L---?---裝--------訂----------^__w— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 圖 流 的 節 綑 mil 理 處 之 中 7 ο 5 驟 步 圖 5 第 示 顯 以 用 傺 圖 2 1± ·, 第圖 程 電 13計 A-設 3 J 1 的 第上 驟 步 個 各 中 法 方 線 路 定 及 置 配 該 是 的 示 顯 圖 圔 路 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^«U669 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(13 ) 第14圖顯示的是當完成步驟508之處理時的圖形電路 鷗; 第15圖俗用以顯示一種根據本發明另一實施例用以配 寳及定路線標準單元之方法的流程圖; 第16A-16C圖係用以顯示各種單元組的設計電路圖,·
第16D圖僳用以顯示由各種單元組構成之標準單元陣 列的設計電路圖J 第17圖顯示的是當完成步驟1508之處理時的圖形電路 圖; 第18A圖係用以顯示一種標準單元型式LSI的設計電路 圖; 第18B圖傺用以顯示一種第一習知標準單元實例的圖 形電路圖;以及 第19A-19C圖像用以顯示第二、第三、和第西習知標 準單元實例的佈線面積電路圖。 發明的詳細說明 參照第1A和1B圖,其中顯示的是一種反相器單元101 亦即根據本發明某一實施例之標準單元的圖形電路圖。 第1A圖顯示了由落在反相器單元101之内所有層次的圖 形。 於第1A圖中,參考標碼111代表的是一個N-型位阱, 而112代表的是一個P -型擴散層。參考檫碼113代表的是 一個N-型擴散層,而11 4代表的是一個多晶矽。參考檫 碼11 5代表的是一個落在該P-型或N-型擴散層與第一層 -1 5 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----.—-—^--------訂—------ (請先閱讀背面之注意事項再填寫本頁) 480669 A7 B7_ 五、發明說明(14 ) 金屬之間的接觸孔。參考標碼116代表的是一個落在該 多晶矽與第一層金屬之間的接觸孔。參考標碼1 1 7代表 的是一個第一層金屬。參考標碼η 8代表的是一個落在 該卜型擴散層上的VDD端子。參考標碼119代表的是一個 落在該Ν-型擴散層上的VSS端子。於該Ν-型位阱1 11内, 形成了一個由該Ρ-型擴散層112形成且含有一個源極和 一個汲極的含Ρ-型通路M0S電晶體,並將該VDD端子118 形成於用來構成該Ρ-型通路M0S電晶體之源極的Ρ-型擴 散層112上。同樣地,於該Ν-型位阱111外側的Ρ-型基板 區域内,形成了一個由該Ν-型擴散層113形成且含有一 個源極和一値汲極的含卜通路M0S電晶體,並將該VSS端 子1 1 9形成於用來構成該Ν -型通路Μ 0 S電晶體之源極的Ν -型擴散層113上。該Ρ-型通路M0S電晶體和該Ν-型通路M0S 電晶體是由該第一層金屬117和該接觸孔115加以連接而 構成了 一個反相器。 第1Β圖顯示的只有卜型擴散層、Ν-型擴散層、以及如 第1 Α圖所示的第一層金屬。第1Β圖顯示了由該擴散層構 成的VDD端子118、由該擴散層構成的VSS端子119、由該 第一層金屬構成的輸入端子IN、以及由該第一層金屬構 成的輸出端子ΟϋΤ。根據本發明之標準單元的特徼是在 沒有用於電源線的金屬連接線下含有由該擴散層構成的 VDD端子118、由該擴散層構成的VSS端子119、由該第 一層金屬構成的輸入端子IN、以及由該第一層金屬構成 的輸出端子〇 U T。 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ϋ ϋ ϋ ϋ I _1 >ϋ^r«»J_ ·ϋ II ϋ ϋ 1 ϋ . 經濟部智慧財產局員工消費合作社印製 480669 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(15 ) 於根據本發明的標準單元中,由於其電源是由擴散層 搆成的,故標準單元是透過由該擴散層形成的佈線導體 而連接到該電源線上,結栗逶於某些例子裡會在該電源 金屬線與電晶體之間塞入一個寄生阻抗。不過,以目酣 先進的金屬矽化物形成技術,吾人已在實際應用中歸納 出藉由在擴散區域表面澱稹金屬鈦並將金屬鈦轉換成鈦 金屬矽化物而形成矽化鈦,且藉由在擴散區域表面澱積 金屬鈷並將金屬鈷轉換成鈷金屬矽化物而形成矽化鈷, 結果是顯箸地減小了該擴散層的薄片阻抗。所以,吾人 能夠使寄生阻抗最小化到^個不致産生實際障礙的數值。 參照第2A圖,其中顯示的逶一種含2個輸入顺子的非 或閘單元102亦即根據本發明某一實施例之標準早兀的 圖形電路圖❶第2 B圖顯示的逶一種含2個輸入端子的非 及闊單元1 G 3亦即根據本發明某一實施例之標準単兀的 圖形電路圖。這類標準單元含有一對輸入端子ίΝ1和1 。同時參照第3A圖,其中顧示的是一種低功率反相器單 元104亦即根據本發明某一賓施例之標準単兀的圖形電 路圖。第3B圖顯示的是一種棊板接觸單兀1〇5亦即根據 本發明某一實施例之標準蓽元的圖形電路圖❹於這些附 圖中,由於熟悉習知設計的人都能在沒有進一步說明下 了解其待性,故吾人會以相同的參考標碼繪出對應到如 第1 A和1 B圖所示的元件並省略其解釋以簡化説明。巧合 地,該基板接觸單元10 5傺用來分別將該卜型位拼111的 電位以及該P -型基板的電位固定在VDD電位和VSS電位上。 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----*—·—AW ^--------訂--------- 禮! (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 480669 A7 B7_ 五、發明說明(16 ) 如第1A,1B,2A,2B,3A,和3B圖所示,根據本發明的標 準單元不僅含有不同的長度同時也含有不同的單元寬度。 參照第4圖,其中顯示的是一種利用根據本發明之標 準單元以配置及定路線標準單元之處理条統以設計出LSI 的結構圖示。 該設計糸統包括:一個用來執行各單元之配置作業以 及單元間連接結構與電源線之間定路線作業的配置及定 路線条統401,· 一個包含如第1A,1B,2A,2B,3A,和3B圖 所示之標準單元的單元圖書館檔案402; —個用於儲存 將要開發之LSI電路連接資訊的電路連接資訊檔案403; 一個儲存有關配置及定路線用之各種限制資訊的限制資 訊檔案404; —個輸入/輸出和顯示用裝置405;以及一 個用於儲存包含操作頻率、操作溫度範圍、P -型擴散層 之薄片阻抗、N-型擴散層之薄片阻抗、和各種互連金屬 層等各種資訊的參數檔案406。該輸入/輸出和顯示用裝 置40 5能夠顯示出配置及定路線作業的歴程和結果,且 該輸入/輸出和顯示用裝置405會輸入各種指令以控制配 置及定路線作業的執行。 現在,吾人將詳盡地説明於配置及定路線条統4 0 1内 執行配置及定路線方法的作業。 第5圖傺用以顯示一種根據本發明某一實施例用以配 置及定路線標準單元之方法的流程圖。 於步驟501中,吾人會從該電路連接資訊檔案403取出 將該L S I電路表為一些對應到各單元功能的小型電路以 -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----Γ.---.---^ 裝--------訂---------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 480669 A7 B7_ 五、發明說明(17 ) 及各小型電路之間的連接資訊的電路連接資訊並將之輸 入到該配置及定路線条統401上。 第6圖傺用以顯示一種由輸入到步驟501之電路連接 資訊表出之電路實例的電路電路圖。低功率反相器604 的輸入端子是連接到端子A上,而低功率反相器6 0 4的 輸出端子則是透辱連接線A 1連接到含2個輸入端子的非 及閘電路6 ϋ 3的某一輸入端子上。該含2個輸入端子的 非及閘電路6 0 3的另一輸入端子是連接到端子Β上,而 該含2個輸入端子的非及閘電路6 0 3的輸出端子則是透 過連接線A 2連接到含2個輸入端子的非或闊電路6 ϋ 2的 某一輸入端子上。該含2個輸入端子的非或閘電路6 0 2 的另一輸入端子是連接到端子C上,而該含2個輸入端 子的非或閘電路60 2的輸出端子則是透過連接線A3連接 到反相器6 01上。該反相器6 0 1的輸出端子是連接到端 子D上。這裡,該反相器6 0 1、該含2個輸入端子的非 或閘電路6 0 2、該含2個輸入端子的非及閘電路6 0 3、和 該低功率反相器6 0 4分別都是一個小型電路且偽分別對 應到該反相器單元1 〇 1、該含2個輸入端子的非或閘單 元1 0 2、該含2個輸入端子的非及闊單元1 ϋ 3、和該低功 率反相器單元1 〇 4。 於步驟5 0 2中,吾人會從該圖書館檔案4 G 2讀取一些對 應到所讀取電路連接資訊的標準單元,並將所讀取的各 標準單元定位於許多標準單元陣列之内。.於每一個標準 單元陣列中,各標準單元的配置方式是使落在每一個標 - 1 9 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----^裝--------訂—.—— (請先閱讀背面之注意事項再填寫本頁) 480669 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(18 ) 準單元陣列内各標準單元之内的値別位阱邊界線都會與 平面圖内的某一直線對齊。 第7圖俗用以顯示第5圖步驟502中之處理細節的流 程圖。於步驟701中,吾人會以各小型謹路之間互連導 線的數目以及來自限制資訊檔案4 04的鄰近配置限制為 基礎定出電路連接資訊内所包含各小葜雷路的暫時性配 置順序。然後,吾人會從該圖書館檔案402讓取一些對 應到各小型電路的標準單元,並分別以所讀取的標準單 元取代各小型電路。 此外,吾人會調整該單元陣列的長度以及該單兀陣列 内所包含單元的數目,並依使落在個別標準單元内的N-型位阱邊界線都會與平面圖内的某一直線對齊的方式定 出所讀取標準單元的位置。因此,完成了 一個暫時性的 單元陣列。 接下來於步驟702中,為了將每一個標準單元内N -型 位阱的電位穩定地固定在VDD電位上同時為了將卜型基 板的電位穩定地固定在VSS電位上,吾人會於該暫時性 單元陣列中每隔預定數目的單元塞入至少一値的基板接 觸單元1 〇 5而形成一個標準單元陣列。 於緊接著步驟7 0 2的步驟7 0 3中,吾人會藉由考量因電氣功率 耗損以及電子遷徙阻抗(以該標準單元陣列内所包含的單元數目 以及單元種類為基礎得到的)而産生的熱能以及從該參數檔案 4 0 6讀取的各種資訊(包含第一層金屬的薄片阻抗、電源電壓、 -20- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) · I ϋ i_i emf amm0 J 丨,· 1 ·ϋ II ϋ B_H_i I i 一 言
^80669 A7 B7 五 、發明說明(19 ) 計 列 轉 元 單 準 檫 個 1 每 為 \—/ 0 等度 度寬 溫線 作源 操電 和的 、化 率佳 頻最 作出 操算 前 之 在 由 信 的 間 之 μ, 一兀 中Ρ 4 焉 ο r 7 各 驟 、 步度 於寬 後線 然源 電 化路 fcfc 佳§s 最信 的的 到糙 得粗 中, 3 ο 目 g7數 驟線步2 ί號 計路 等通 度線 寬路 的定 積的 面要 作需 動所 線間 佈之 内列 之陣 列元 陣單 元準 單標 準鄰 標相 該對 及一 以每 、出 徑算 中 出 計 估 70路 驟通 步線 於路 後定 之和 列 吾 該 陣限 元與 單之 準將 檫並 的 , 到寸 得尺 是片 如晶 從的 會 S L 人 和 寸 尺 直 i 的 片 晶 該 合 符 不 寸 尺 片 晶 的 計 40估 案所 檔若 訊 〇 資較 制比 作 寸 尺 平 水 和 寸 尺 直 i S 的 片 晶 存 儲 所 内 到 回 會 序 程40 理置 處裝 則用 ,示 寸顯 尺和 平出 水輸 驟 步 \ 陣 入元 輸單 該小 過減 透或 而加 ?01增 7.會 令 指 的 入 輸 列片行 晶 該 了 合 符 寸50 尺驟 片步 晶 了 的成 計完 估則 所 , 若寸 〇尺 位平 定水 新和 重寸 而尺 目直 數垂 的的 進 著 接 並 驟 步 驟圖 步路 成電 完形 當圖 是的 的分 示 部 顯一 圖某 8 上 第列 陣 元 單 準 標 該 時 ml 理 處 之 所 圖 6 第 如 到 應 對 別 分 路 電 閘 及 非 的 子 1、端 60人 器輸 相個 反 2 該含 之該 示 、 含 該 60反 路率 電功 閘低 或該 非和 的 、 . 3 子 ο 5J 端 入 輸 個 裝·--1 — — — — ^i — ίιιιί · (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 端 入 輸 個 2 含 標 別 個 在 落 3、使 10是 元式 單方 闊其 及 , 非置 1 的 配 10子的 元端密 單入緊 器輸件 相個是 4 反 2 οf纟W 6 2 單 器 1 器 相元相 單反 閘率 iL功 非低 的和 子 、 某 的 内 圖 面50 平10 與元 會單 都觸 線接 界板 邊基 阱入 位加 型步 N-1 的進 内且 元 , 單齊 準對 線 直 元 單 準 標 該 使 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 480669 A7 _B7___ 五、發明說明“) 的個別N-型位阱1 1 1耦合以形成一個連續的圖形。另外 ,由於個別的標準單元分別具有不同的寬度,故如第8 圖所示的標準單元陣列會含有一個上邊界或輪廓線以及 一個下邊界或輪廓線,兩者都是崎嶇或不平直的。 於步驟5 0 3中,每一個標準單元陣列内各信號線的定 路線作業是根據儲存於電路連接資訊檔案4G3内的電路 連接資訊而施行的。第9圖顯示的是當完成步驟5G 3之 處理時該標準單元陣列上某一部分的圖形電路圖。根據 如第6圖所示之電路連接,端子A是透過由第一層金屬 構成的互連導線901連接到該低功率反相器單元104的輸 入端子上。該低功率反相器單元104的輸出端子是透過 由第一層金屬構成的互連導線901(A1)連接到該含2個 輸入端子的非及閘單元103的某一輸入端子上。端子B是 透過由第一層金屬構成的互連導線901連接到該含2値 輸入端子的非及閘單元103的另一輸入端子上。該含2個 輸入端子的非及閘單元103的輸出端子是透過由第一層金 屬構成的互連導線901(A2)連接到該含2個輸入端子的 非或閘電路602的某一輸入端子上。該含2個輸入端子 的非或閘電路602的輸出端子是透過由第一層金屬構成 的互連導線901U3)連接到該反相器單元101的輸入端子 上。該反相器單元101的輸出端子是透過由第一層金屬 構成的互連導線901連接到端子D上。如是,若完成了 步驟5 0 3則接著進行步驟5 0 4。 於步驟5 0 4中,吾人會為該標準單元陣列以内各信號 -22- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----r L---,---裝----I---訂·--------.. (請先閱讀背面之注意事項再填寫本頁) 480669 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(21 ) 線之佈線面積粹取一個輪廓,並將電源線配置在該佈線 面積外側。參照第1 1圖顯示的是該標準單元陣列上相同 的部分在完成步驟505之處理時的圖形電路圖,將VDD電 源線1101(例如由第一層金屬形成的)定位在平面圖中該 單元陣列以内由第一層金屬構成的各信號線的上邊外側 ,並將VSS電源線1102(例如由第一層金屬形成的)定位 在平面圖中該單元陣列以内由第一層金屬構成的各信號 線的下邊外側。 然後接著進行步驟5 0 5 ,其中每一個單元的電源端子 都是連接到電源線上。第圖傺用以顯示第5圖步驟505 中之處理細節的流程圖。於步驟1〇〇1中,吾人會粹取出 包含於該標準單元陣列内的一個標準單元的VDD端子118 。於步驟1002中,吾人會辨別所粹取的VDD端子118是否 與VDD電源線1101重疊。若所粹取的VDD端子118會與VDD 電源線1101重疊則接著進行步驟1004。另一方面,若所 粹取的VDD端子118不會與VDD電源線1101重疊則接著進 行步驟1 0 0 3,其中由卜型擴散層形成而用來供應VDD電 壓的電源線1103(第11圖)會從該VDD端子118朝該VDD電 源線延伸,同時該卜型位阱圖形會延伸而圍繞住由 P-型擴散層形成的電源線1103,因此該由卜型擴散層形 成的電源線1103會從VDD端子118延伸出來而與VDD電源 線1 1 0 1重疊。在完成步驟1 0 0 3之後,接箸進行步驟1 〇 〇 4。 於步驟1004中,産生用來使該擴散層與該第一層金鼷 之間互連的接點圖形並將之定位在該VDD電源線1101與 -23 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公髮) —-—.—ml 裝--------訂—------ (請先閱讀背面之注意事項再填寫本頁) 480669 Α7 Β7 五、發明說明(22) 該VDD端子118之間的重疊部分或是該VDD電源線11Q1與 由卜型擴散層形成的電源線1103之間的重壘部分上。 (請先閲讀背面之注意事項再填寫本頁) 接下來於步驟1005中,吾人會辨別是否完成了使所有 VDD端子118連接到該VDD電源線1101上的處理。若尚未 完成所有VDD端子118的連接處理,接著回到步驟1001。 另一方面若已完成所有VDD端子118的連接處理,則接著 進行VSS端子119的連接處理。這種用於VSS端子119的連 接處理是類似於上述用於該VDD端子118的連接處理,所 以吾人能夠將上逑步驟到步驟說明中的VDD端 子118、VDD電源線1101、和由P-型擴散層形成的電源線 1 1 0 3分別取代為V S S端子1 1 9、V S S電源線1 1 0 2、和由N -型擴散層形成的電源線11Q4而很容易地了解其處理程序 。若已完成所有VDD端子118和VSS端子119的連接處理, 則接著進行步驟5 β 6 ^ 經濟部智慧財產局員工消費合作社印製 如上所逑,第11圖顯示的是該標準單元陣列上相同的 部分在完成步驟505之處理時的圖形電路圖。如第11圖 所示,吾人係將VDD電源線1101和VDD電源線1102定位在 該單元内佈線導線和該單元間連接結構座落面積的外側 。吾人會將接觸孔1105形成於該VDD端子118與該VDD電 源線1101之間的重疊部分上。於不與該VDD電源線1101 重疊的該VDD端子118内,吾人會形成從該VDD端子118延 伸到該VDD電源線11 01上而由卜型擴散層形成的電源線 1103,並在使該VDD電源線1101連接到不與該VDD電源線 110 1重疊之該VDD端子118目的下將接觸孔1105形成於該 -24-本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 480669 A7B7 五、發明說明(23 )VDD電源線1101與該由P -型擴散層形成的電源線1103之 〇 該 上與 9 分 1 Β- 1 S ®子V § U該 S 舁 的VS不 間該於 孔 觸 接 將 會 人 吾 地 R -檬 同 於 成 形 線 源 電 〇人 上吾 分, 部内 疊19 llHtl 3 的 間 之VS 02該 11的 線疊 源重 : 2 電.ο 子 端 線 源 Β fl S S V 該 到 伸 延 9 1 1 子 端 S S V 該 從 成 形 會 由 而 上 線 源 B 的 成 形 層 散 擴 型 線 源 電 S S V 該 使 在 並 線 源 電 S S V 該 與 不 OUU 0 接 ,tfnn 逋
的 巨 9 1± 1± 子 端 S S V 該 之 0 ί S 孔 觸 接 將 下 線 源 電 S S V 該 於 成 形 擴 型 I N 由 該 與 2 線 源 電 J ο 5 成驟 形步 層於 散 中 上 分 部 疊 重 的 間 之 由 認 確 會 人 吾 源 電 的 成 形 層 散 擴 型 容 在40 落案 否檔 是數 04參 11該 線從 源會 電人 的吾 成 , 形的 層目 散個 擴這 型 了 i為 由 〇 和内 3 03限 11極 線的 許 讀 來並 用 , 從值 及抗 以陧 抗的 阻出 片算 薄計 別度 個 長 的和 層度 散寬 擴的 型層 N 散 和擴 層之 散線 擴源 型電 * K P 域 取構 較 比 作 值 抗 阻 許 容 之 許 容 該 於 大 不 是 都 抗 阻 40的 案線 檔源 訊電 資之 制成 限形 該層 於散 存擴 儲由 與有 之所 將若 容 80該 50於 驟大 步是 行抗 進阻 著的 接線 則源 , 電 值之 抗成 阻形 有 少 至 若 值 抗 阻 許 (請先閱讀背面之注意事項再填寫本頁) 層 散 擴 由 個 行 進 著 接 -ϋ 貝 經濟部智慧財產局員工消費合作社印製 源 電 之 成 構 層 散 擴 由 有 所 使 在 會 人 吾 中 7 ο 5 70驟 5 步 驟於 步 的 線 路 定 新 lg二 重 一了 /71 施 時 值 數 5 抗驟 阻步 定示 預顯 該以 於用 大俗 是圖 都12 抗第 阻 〇 的業 線作 程 流 的 節 細 mkl 理 處 之 中 層偵 散時 擴值 )*數 丨抗 阻 定 預 該 於 使大 在不 會為 人小 吾減 ,抗 中阻 01的 12線 驟源 步電 於之 〇 成 圖構 下 標 巨 要 首 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 480669 A7 _B7___ 五、發明說明(24 ) (請先閱讀背面之注意事項再填寫本頁) 測到由第一層金屬形成的信號線變成瓶頸的情形。於步 驟1202中,吾人會去除變成瓶頸而由第一層金屬形成的 信號線,並將一個用來連接到第二層金屬上穿孔定位在 已去除信號線所連接的每一個端點上。在此同時,吾人 會去除由第一層金屬構成的對應電源線和由擴散層形成 的電源線都具有大於該容許阻抗值的阻抗因此將要藉由 去除由第一層金屬形成的信號線以減小其阻抗的情形。 於緊接著步驟1202的步驟1203中,吾人會估計出由擴散 層形成之電源線的尺寸會因為步驟1202而縮短,並計算 出所估計電源線的阻抗值然後將之與容許阻抗值作比較 。若該阻抗值是大於容許阻抗值,則回到步驟1 2 0 1的處 理。反之若該阻抗值是不大於容許阻抗值,則吾人已完 成了使(首要目標下)由擴散層構成之電源線的阻抗大於 該預定阻抗數值時施行重新定路線的作業,並對其他其 阻抗大於該預定阻抗數值而由擴散層構成之電源線重複 施行類似的處理。若吾人已完成了使所有由擴散層構成 之電源線的阻抗都是大於該預定阻抗數值時施行重新定 路線的作業,由於所有由擴散層構成之電源線的阻抗都 是大於該預定阻抗數值,故吾人會接箸進行步驟5 0 8。 經濟部智慧財產局員工消費合作社印製 於步驟508中,吾人會産生各單元陣列之内尚未連接 的互連結構並使各信號線連接於各標準單元陣列之間。 因此,吾人完成了配置及定路線的作業。 第13纟,138,13(;,130_顯示的是該配置及定路線方法 中各個步驟上標準單元陣列内之互連情況的設計電路圖 -26- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 480669 A7 B7 五、發明說明(25) 。第13A圖顯示的是當完成第5圖中步驟503之處埋時的 圖形電路圖。該標準單元陣列包括許多具有不同寬度的 功能性單元1〇〇,其中每一個功能性單元都含有許多由 擴散層構成的電源線、至少一個由第一層金屬形成的輸 入端子和輸出端子、以及至少每隔預定數目之功能性單 元提供一個的基板接觸單元。這些功能性單元以及至少 一個基板接觸單元是依陣列形式配置,其方式是使落在 個別標準單元内的Ν -型位阱邊界線都會與平面圖内的某 一直線對齊〇另外,吾人會配置由第一層金屬形成的互 連結構901以達成單元咏的連接。此外,吾人會將該標 準單元陣列之内由單元内佈線結構和單元間連接結構(由 第一層金屬形成的)構成的面積當作一個禁制面積1301 加以限制以禁制該電源線(由第一層金屬形成的)的配置。 第13Β圖顯示的是當完成第5圖中步驟505之處理時的 圖形電路圖。吾人會將該VDD電源線1101和該vss電源線 11〇2(兩者都是由第一層金屬形成的)定位在該禁制面積 1 3 0 1外側並提供由P -型擴散層形成的電源線i丨〇 3 a。這 裡,吾人傺假定由卜型擴散層形成的電源線UG3a的阻 抗是大於該容許阻抗值。 第13C圖顯7TC的是當完成第5圖中步驟507之處理時的 圖形電路圖。吾人會去除由P -型擴散層形成的電源線 1 103a和該VDD電源線1 10 1,並去除會在減小由P-型擴散 層形成之電源線1 1 0 3 a的阻抗時變為瓶頸的由第一層金 屬構成的互連結構9G la和901b。此外,吾人會將穿孔 -27- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------.---裝---^------訂----------r (請先閱讀背面之注意事項再填寫本頁) 480669 A7 _B7___ 五、發明說明(26 ) 1 3 0 2定位在各互連結構9 0 1 a和9 0 1 b的各端點位置上。 第1 3D圖顯示的是當完成第5圖中步驟5G8之處理時的 圖形電路圖。吾人會將該VDD電源線1101重新配置在已 修正的禁制面積1 3 0 1外側且落在已去除而由第一層金屬 構成的互連結構901a和901b的位置上,並形成由第二層 金屬構成的互連結構1303、穿孔1302、和由第一層金屬 構成的互連結構901使得該互連結構繞道而穿過該VDD電 源線110 1外側。結果,吾人能夠使由卜型擴散層形成的 新電源線1103 b具有已減小的長度且因此具有落在容許 極限内的已減小阻抗。 吾人也會在步驟5 0 8中施行陣列間的連接作業。第1 4 圖顯示的是當完成步驟5G8之處理時的圖形電路圔。吾 人傺藉由從端子C延伸出來而由第一層金屬構成的互連 結構9 (3 1、形成於該互連結構9 fl 1之相對端點上而使第一 層金屬與第二層金屬之間達成連接的穿孔13 ϋ2、由第二 層金屬構成且從穿孔1302延伸到含2個輸入端子之非或 閘單元的另一個輸入端子I Ν 2的互連導線1 3 0 3、和形成 -----ί—.---·-----------訂--------- (請先閱讀背面之注意事項再填寫本頁) 子 端 入 輸二 第 於 層二 第 與 屬 金 層 1 第 使 而 上 置 位 之 經濟部智慧財產局員工消費合作社印製 接子 連端 的入 間輸 列個 Ifni 陣 2 個含 一 到 成接 形連 等 C 02子 13端 孔使 穿夠 的能 接人 連吾 成 , 達此 間因 之 〇 屬構 金結 上 標 的 成 形 元 單 準 標 的 N 3J I 明 子發 端本 入據 輸根 個用 一 利 另著 的藉 元 , 單逑 閘所 或上 非如 之 電寬 各同 和不 線有 號具 信對 各下 為礙 圖障 程何 流任 的有 圖没 5 在 第夠 據能 根人 並吾 , , 列線 陣路 元定 單線 準源 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 480669 A7 _B7_ 五、發明說明(27 ) 度的標準單元施行配置及定路線作業,同時吾人能夠將 電源線(金屬製)的寬度設定成用於每一個標準單元陣列 的適當寛度。另外,吾人可以利用該裝置形成區域當作 定路線的通路。所以,吾人能夠實現高佈線密度。 參照第15圖,其中顯示的是一種根據本發明另一實施 例用以配置及定路線標準單元之方法的流程圔。這個第 二實施例與第一實施例的差異是,吾人會在形成該單元 陣列之前形成一些包含其數目不大於某一預定數目之許 多單元的單元組,且於每一個單元組中對單元間連接結 構和各電源線施行配置及定路線,之後再使各單元組耦 合以形成一個單元陣列並施行陣列間的連接結構。 於步驟1501中,吾人會輸入電路連接資訊。然後於步 驟1502中,對各單元施行暫時性的配置以形成一個暫時 性的單元陣别。於步驟15ϋ3中,吾人會將該暫時性的單 元陣列分割成許多單元組,其中每一個單元組都是由落 在相同的暫時性單元陣列内其數目不大於某一預定數目 且互為相鄰之單元組成的。在此同時,吾人能夠根據如 是得到的單元組而修正該電路連接資訊,並將已修正的 電路連接資訊儲存於該電路連接資訊檔案内。 之後,吾人會接著進行步驟150 4而粹取出一個單元組 。然後於步驟1505中,吾人會從該單元圖書館檔案402 讀取包含於所粹取單元組内的各標準單元,並以一個暫 時性配置資訊為基礎進行配置。另外,吾人會至少添加 一個基板接觸單元並施行單元間的連接結構。 -29- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 訂---------- 經濟部智慧財產局員工消費合作社印製 480669 A7 _B7__ 五、發明說明(28) 接下來進行到步驟1 5 0 6,吾人會粹取出為沿著落在該 單元組之内各信號線之輪廓的想像曲線所圍繞的電源線 禁制面積,然後將之儲存於該限制資訊檔案内。於步驟 1 5 0 7中,吾人會以儲存於該限制資訊檔案4 0 4和該參數 檔案4D6内的資訊為基礎計算出一個電源線(金屬製)的 最佳化寬度而在該禁制面積面積外側産生一個電源線。 該電源線可在一條直線内延伸但是也可能會彎曲而沿該 禁制面積的輪廓而延伸。 之後進行到步驟1 5 G 8,吾人會使該單元組内所包含各 標準單元的電源端子連接到各電源線上。當該電源端子 與該電源線重疊時,吾人會在該電源線與該電源端子之 間的重疊位置上産生一個接觸孔。若該電源端子不會與 該電源線(金屬製)重疊,則吾人會使一個由擴散層構成 的電源線會從該電源端子延伸出來而與該電源線(金屬 製)重疊,並該電源線與該由擴散層構成的電源線之間 的重疊位置上産生一個接觸孔。 於步驟1509中,吾人會辨別由擴散層構成且從該電源 端子延伸出來之電源線的阻抗值是否落在容許極限内。 若該阻抗值是大於該容許數值,則吾人會進行步驟1 5 1 0 ,其中會執行一種類似如第1 2圖之流程圖所示的處理以 施行重新定路線的作業。若完成了步驟1 5 1 0 ,則吾人會 回到步驟1 5 0 5的處理作業。當所有由擴散層構成的電源 線都會落在該容許極限内亦即都不致大於該容許數值時 ,吾人會將之考量成已完成對所關心單元組的配置及定 -30- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 ^^U669 A7 B7 明說 明發 時接 暫 。 作組 .内元 列單 陣各 元的 單理 性處 C時式 12暫方 15該述 驟將上 步會依 行人為· 進吾代 著,取 接中元 έ 2 0P 组 1 焉 5 ,1 各 理驟的 處步置 線於配 路 性 組 S早 元該 單於 各未 在尚 接些 連一 線生 源産 電會 各人 使吾 會 . 人中 吾14 5 , 1Χ 中驟 3 1 步 5 』 1 於 驟後 步之 於 〇 來間 下之 列理 陣處 元線 單路 準定 標及 各置 在配 接了 連成 及完 以人 構吾 結 , 連此 互因 的 。 接線 連號 作信 内各 列的 陣間 元之 第 圖 6 1 第 如 路許 電含 計 包 設都 ττΗ ώμ 链 組元 元單 單個 <1JM 種一 各每 示的 顯示 以所 用圖 ί%6 圖,1 元 單 接 板 基 個 一 和 偽阱 元位 單型 些Ν-這的 ,内 05元 ·- 一 單 準 標 別 個 在 落 使 是 式 10方 元其 單置 性配 能密 功緊 多呈 個成 一 構 將線 會號 人信 吾各 〇 内 齊之 對組 線元 直單 一 該 某由 的繞 内圍 圖在 面制 平限 與01 會13 都積 線面 界制 邊禁 線 源 電 伸 延 側 外 D 1 V ο 該13 將積 並面 , 制 處禁 積該 面沿 線成 佈置 的配 線 源 電 S S V 該 和 是 的 示 顯 圖 D 6 ix 第 標 之 到 得 而 組 元 單 各 示 所 圖 c ο 16圔 B 路 6 I 1i^ΒΓ Α 計 6 1 設 第的 如列 合陣 0 元 由單 藉準 處 ix 之 ο 8 3 ο 1 15積 驟面 步制 成禁 完線 當源 是電 的該 示將 顯會 圖人 17吾 第 〇 圖 ----l·—.---.---裝--------訂--- (請先閱讀背面之注意事項再填寫本頁) # 經濟部智慧財產局員工消費合作社印製 置 繞配 圍式 所形 線曲 限 該 路 電 形 圖 的 時 里第 。 理 Is為處
實 厚 中 圖 7 1X 彎制 依禁 會該 人沿 吾中 圖 面 積平 面於 線之 佈使 β 1 0 ο 3 1 内 1 該線 繞源 圍電 在DD _ /. 制 伸 延 側 外 邊 上 源# 一扮 隱¾㉟ s«·側佈 V 外的 該邊高 置 配 式 形 曲 彎 依 並 下更 01現 13實 積而 面故 制緣 禁的 該線 沿源 中電 圖曲 面彎 平各 於為 之因 01使會 3 2 L 1 ο 人 積11吾 面線 。 (CN 準 標 家 國 國 中 用 適 度 尺 張 紙 本 釐 公 97 2 X 10 (2 格 規 480669 A7 B7 五、發明說明( 30 旨金 縮{ 夠線 能源 也電 人該 吾與 圖子 路端 電源 形電 圖該 的於 示接 所連 圖來 11用 第at 如成 之構 較層 時散 同擴 , 由 度短 構 層 散 擴 由 小 減 夠 能 人 吾 以 所 〇 線 源 電 的 間 之 製 屬 定 驟及 步置 於配 即了 亦高 ΠΠ 提 數是 線果 源結 電 , 之目 值數 數線 許源 容電 該的 於到 大測 抗偵 阻所 其中 且09 成15 標 的 成 形 元 單 準 標 的 明 發 本 據 根 用 利 〇 箸 率藉 效, 的述 業所 作上 線如 路 路準 定標 線的 源度 電寬 各同 和不 線有 號具 信對 各下 為礙 明障 發何 本任 據有 根没 並在 , 篸 列能 陣人 元吾 單 , 準線 業 作 線 路 定 電果源 該結電 用。將 利路.夠 夠通能 能的也 也線人 人路吾 吾定 , 時作外 同 當 DR ,積 。 面度 線密 佈線 的佈 内高 及之現 置元實 配單夠 行該能 施與人 元線吾 單源 , 適 的 列 131 元 單 準 標 個 1 每 於 用 成 定 設 度 寬 的 \7 製 屬 金 /1- 線 不的架 c構之 明結圍 發示範, 本顯利 了所專 明於請 說限申 並受附 示應所 顯不明 而明發 例發本 施本離。 實是偏飾 定的不修 特意在和 各注夠變 照該能改 參應是種明 C 已人而各說 度人吾 ,作之 寬吾,節下號 當 過細構符 (請先閱讀背面之注意事項再填寫本頁) 裝 ----訂--------- 經濟部智慧財產局員工消費合作社印製 元 單 性 能 功 元 單 閘 或 非 的 子 端 元入 單輸 器個 相 2 反含 元 單 閘 及 非 的元 子單 端器 入相 輸反 個率 2 功 含低 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 480669 A7 B7__ 五、發明說明(31) 105.....基板接觸單元 1 1 1 . · . · . N-型位阱 (請先閱讀背面之注意事項再填寫本頁) 112 .....P-型擴散層 113 .....卜型擴散層 114 .....多晶矽 115,116,1105.....接觸孔 117 .....第一層金屬 118 .....VDD 端子 119,1102.....VSS 端子 120.....V D D電源線 12 1.....V S S電源線 122.....單元内佈線面積 1 2 3 , 1 2 4 .....空白層 125.....裝置形成面積 40 1.....配置及定路線条統 4 0 2 .....單元圔書館檔案 4 0 3 .....電路連接資訊檔案 4 0 4 .....限制資訊檔案 4 0 5 .....輸入/輸出和顯示用裝置 經濟部智慧財產局員工消費合作社印製 4 0 6 .....參數檔案 601.....反相器 6 0 2 .....含2個輸入端子的非或蘭電路 6 0 3 .....含2個輸入端子的非及閘電路 6 0 4 .....低功率反相器 -33- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 480669 A7 B7__ 五、發明說明(32 ) 901.....由第一層金鼷構成的互連導線 901a,b由第一層金屬構成的互連結構 110 1.....V D D電源線 1102 .....V S S電源線 1103 .....由卜型擴散層形成的電源線 1 103a, b.....P-型擴散層形成的電源線 1104 .....由N-型擴散層形成的電源線 1301.....禁制面積 1 3 0 2 .....穿孔 1 3 0 3 .....由第二層金屬構成的互連導線 180 1.....定路線通路 1 8 0 2 .....單元間連接結構 1 8 0 3 .....陣列間連接結構 -----ί—一—^裝---- (請先閱讀背面之注意事項再填寫本頁) 訂—------^9— 經濟部智慧財產局員工消費合作社印製 -34- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 480669- 修正 補充 六、申請專利範圍 第891 1 2748號「標準單元、標準單元陣列、以及用以配置 及定路線標準單元之處理系統和方法」專利案 (90年11月27日修正) 六、申請專利範圍: 1. 一種標準單元,其包括一個由擴散層構成的電源 線、一個由第一層金屬構成的輸入端子及一個由第 一層金屬構成的輸出端子;及又包括:一個包含至 少一個Ρ-型通路電晶體和至少一個Ν-型通路電晶體 的功能性電路;一個用來將第一電源電壓供應到該 至少一個Ρ-型通路電晶體上的第一電源端子;一個 用來將第一電源電壓供應到該至少一個Ν -型通路電 晶體上的第二電源端子;以及用於該功能性電路的 一個輸入端子和一個輸出端子,該第一電源端子是 提供在其上供應有第一電源電壓之該至少一個Ρ -型 通路電晶體的Ρ -型擴散層上,而該第二電源端子是 提供在其上供應有第二電源電壓之該至少一個Ν -型 通路電晶體的Ν -型擴散層上,由第一層金屬構成的 輸入端子和由第一層金屬構成的輸出端子分別構成 了用於該功能性電路的輸入端子和輸出端子。 2. —種標準單元陣列,其包含許多形成於一個半導體 基板上的標準單元且是依陣列形式加以定位的,每 一個該標準單元都包括:一個由擴散層構成的電源 線;一個由第一層金屬構成的輸入端子;以及一個 480669
    六、申請專利範 圍 由 第 — 層 金 屬 構 成 的 輸 出 占山 m 子 其 中 該 許多標 ;準 :單 元 的 定 位 方 式 是 使各 標 準 單 元 之 內 的 個 別位阱 邊 界 線 與 某 --- 直 線 對 齊 5 且 至 少在 預 定 數 g 之標準 單 元 中 的 至 少 —* 個 內 分別 以 預 定 間 隔 將 用 來使第 —* 電 源 電 壓 和 第 二 電 源 電 壓 連 接 到 該 半 導 體 pii 基板以 及 形 成 於 該 半 導 體 基 板 上 之 位 阱 的 基 板 接 觸 單元塞 入 到 該 標 準 單 元 陣 列 內 〇 3. — 種 用 以 配 置 及定 路 線 標 準 單 元 之 處 理 系統, 包 括 : —* 個 tst 圖 書 館 檔 案 ? 其 中 儲 存 有 各 種 標準單 元 (其 中 每 一 種 標 準 單 元 都 包括 : 一 個 由 擴 散 層構成 的 電 源 線 , — 個 由 第 一 層 金 屬 構 成 的 輸 入 端 子,以 及 一 個 由 第 一 層 金 屬 構 成的 輸 出 端 子 )的資訊;一個電路 連 接 資 訊 檔 案 其 中 儲 存有 將 要 開 發 之 LSI的 電 路 連 接 資 訊 -- 個 限 制 資 訊 檔 案 其 中 儲 存有關 配 置 及 定 路 線 用 的 限 制 資 訊 : — 個 參 數 檔 案 ,其中 儲 存 有包含 將 要 開 發 之 LSI 的 電 源 電 壓 和 操 作頻率 以 及 擴 散 層 的 薄 層 阻 抗 等 參 數 資 訊 , 一 個 配 置及定 路 線 系 統 係利用 來 白 圖 書 館 檔 案 \ 限 制 資 訊檔案 % 和 參 數 檔 案 的 資 訊 對 根 據 來 白 電 路 連 接 資 訊檔案 之 電 路 連 接 資 訊 選 出 之 標 準 單 元 執 行 配 置 及 定路線 5 以 及 — 個 輸 入 /輸出和顯示的裝置, 係用以顯示配置及 定 路 線 的 歷 程 和 結 果 且 用 來從外 部 輸 入 一個控 制 指 令 以 控 制 該 配 置 及定 路 線 2- 系 統 0 480669 六、申請專利範圍 4 · 一種用以配置及定路線標準單元的方法,係利用一 種標準單元的配置及定路線處理系統包括:一個圖 書館檔案,其中儲存有各種標準單元(其中每一種標 準單元都包括··一個由擴散層構成的電源線,一個 由第一層金屬構成的輸入端子,以及一個由第一層 金屬構成的輸出端子)的資訊;一個電路連接資訊檔 案,其中儲存有將要開發之LSI的電路連接資訊; 一個限制資訊檔案,其中儲存有關配置及定路線用 的限制資訊;一個參數檔案,其中儲存有包含將要 開發之LSI的電源電壓和操作頻率以及擴散層的薄 層阻抗等參數資訊;一個配置及定路線系統,係利 用來自圖書館檔案、限制資訊檔案、和參數檔案的 資訊對根據來自電路連接資訊檔案之電路連接資訊 選出之標準單元執行配置及定路線;以及一個輸 入,輸出和顯示的裝置,係用以顯示配置及定路線 的歷程和結果且用來從外部輸入一個控制指令以控 制該配置及定路線系統; 該方法包括: 第一步驟係從該電路連接資訊檔案讀取電路連接 資訊; 第二步驟係從該圖書館檔案讀取一些對應到所讀 取電路連接資訊的標準單元,並將所讀取的各標準 單元定位於許多標準單元陣列之內,該許多標準單 480669 六、申請專利範圍 元陣列中每一個都包含每隔預定數目之標準單元塞 入至少一個的基板接觸單元,且對包含於每一個該 許多標準單元陣列內各標準單元的配置方式是使落 在每一個標準單元陣列內各標準單元之內的個別位 阱邊界線都會與平面圖內的某一直線對齊; 第三步驟係根據該電路連接資訊爲落在包含於該 標準單元陣列內各標準單元之間的各信號線定路線; 第四步驟係爲該標準單元陣列以內各信號線之佈線 面積粹取一個輪廓,並將電源線配置在該佈線面積 外側; 第五步驟係在電源線與由該標準單元陣列內各標 準單元之擴散層構成的電源端子之間的重疊部分上 形成一個接觸孔,或者可替代地當該電源端子和該 電源線不重疊時使由擴散層構成的電源線從電源端 子延伸到該電源線上,然後再於該電源線與由擴散 層構成的該電源線之間的重疊部分上形成一個接觸 孔; 第六步驟係用來辨別由擴散層構成之電源線的阻 抗是否大於該限制資訊檔案內所儲存的預定阻抗數 値; 第七步驟當第六步驟辨別由擴散層構成之電源線 的阻抗是大於該預定阻抗數値時爲各標準單元之間 的各信號線重新定路線,然後回到第四步驟;以及 480669 六、申請專利範圍 第八步驟當第六步驟辨別出由擴散層構成之電源 線的阻抗是不大於該預定姐抗數値時爲該標準單元 陣列內未連接的互連結構以及各標準單元陣列之間 的各信號線施行定路線。 5·如申請專利範圍第4項之方法,其中該第二步驟包 含: 第一子步驟係從該圖書館檔案讀取一些對應到所 讀取電路連接資訊的標準單元,並將所讀取的各標 準單元定位於許多標準單元陣列之內,其方式是使 落在每一個標準單元陣列內各標準單元之內的個別 位阱邊界線都會與平面圖內的某一直線對齊; 第二子步驟係於每一個標準單元陣列內每隔預定 數目之標準單元塞入至少一個基板接觸單元以完成 該許多標準單元陣列; 第三子步驟係以包含該數目之標準單元的資訊和 該標準單元陣列內所包含的標準單元種類、該電源 電壓、以及該操作頻率爲基礎計算出電源線寬度; 第四子步驟係從該電源線寬度、該信號線的數 目、以及各信號路徑計算出所需要定路線通路的寬 度;以及 第五子步驟係參照儲存於該限制資訊檔案內的晶 片尺寸以辨別是否能夠定路線’且在不能定路線時 回到第一子步驟,另一方面在能夠定路線時完成該 480669 六、申請專利範圍 第二步驟。 6 .如申請專利範圍第4項之方法,其中該第五步驟包 含: 第一子步驟係從包含於該標準單元陣列內的各標 準單元粹取出電源線端子; 第二子步驟係用來辨別所粹取出的電源線端子是 否與該電源線重疊; 第三子步驟係當該電源端子和該電源線不重疊時 使由擴散層構成的電源線從電源端子延伸到該電源 線上,以致由擴散層構成的該電源線會與該電源線 重疊;以及 第四子步驟係當第三子步驟辨別所粹取出的電源 線端子會與該電源線重疊時在所粹取出的電源線端 子與該電源線之間的重疊部分上形成一個接觸孔, 或者可替代地當第三子步驟辨別所粹取出的電源線 端子不會與該電源線重疊時在該電源線與由擴散層 構成的該電源線之間的重疊部分上形成一個接觸 孔。 7 ·如申請專利範圍第4項之方法,其中該第七步驟包 含: 第一子步驟係當吾人使由擴散層構成之該電源線 的阻抗減小爲不大於該預定阻抗數値時會使信號線 的偵測受到障礙; 480669 六、申請專利範圍 第 二 子 步 驟 係 去 除 受 到 障 礙 的 該信號線,並提供 一 個 穿 孔 以 便在 已 去 除 信 號 線 所 連接的端點位置上 用 來 連 接 於 第 一 層 金 屬 與 第 二 層 金屬之間;以及 第 二 子 步 驟 係用 來 辨 別由 擴 散 層構成且因去除信 號 線 而 縮 短 之 電 源 線 的 阻 抗 是 否 大於該預定阻抗數 値 且 在 該 阻 抗 大 於 該 預 定 阻 抗 數値時回到第一子 步 驟 或者 可 替 代地 在 該 阻 抗 不 大於該預定阻抗數 値 時 兀 成 該 第 七 步 驟 0 8 . — 種 用 以 配 置 及定 路 線 標 準 單 元 的方法,係利用一 種 標 準 單 元 的 配 置 及 定路 線 處 理 系統包括:一個 圖 書 館 檔 案 , 其 中 儲 存有 各 種 標 準單元(其中每一種 標 準 單 元 都 包括 : 一 個 由 擴 散 層 構成的電源線,一 個 由 第 一 層 金 屬 構 成 的 輸 入 端 子 ,以及一個由第一 層 金 屬 構 成 的 輸 出 丄山 觸 子 )的資訊; 一個電路連接資訊 檔 案 其 中 儲 存有 將 要 開 發 之 LSI的電路連接資 訊 9 一 個 限 制 資 訊 檔 案 5 其 中 儲 存有關配置及定路 線 用 的 限 制 資 訊 , 一 個 參 數 檔 案 ,其中儲存有包含 將 要 開 發 之 LSI 的 電 源 電 壓 和 操 作頻率以及擴散層 的 薄 層 阻抗 等 參 數 資 訊 一 個 配 置及定路線系統, 係利 用 來 白 圖 書 館 檔 案 限 制 資 訊檔案、和參數檔 案 的 資 訊 對 根 據 來 白 電 路 連 接 資 訊檔案之電路連接 資 訊 CBB 出 之 標 準 單 元 執 行 配 置 及 定路線;以及一個 輸 入 / 輸 出 和 顯 示 的 裝 置 Ί - , 係 用 以顯示配置及定路 480669 六、申請專利範圍 線的歷程和結果且用來從外部輸入一個控制指令以 控制該配置及定路線系統; 該方法包括: 第一步驟係從該電路連接資訊檔案讀取電路連接 資訊; 第二步驟係從該圖書館檔案讀取一些對應到所讀 取電路連接資訊的標準單元,並暫時地將所讀取的 各標準單元定位於許多標準單元陣列之內; 第三步驟將該暫時標準單元陣列分割成許多單元 組而使每一個單元組都包含一些互爲相鄰且其數目 不大於某一預定數目的標準單元; 第四步驟會從該許多單元組選出一個待處理的單 元組; 第五步驟係根據來自該電路連接資訊檔案的電路 連接資訊爲落在所選出那個單元組之內各標準單元 之間的信號線定路線; 第六步驟係從落在所選出那個單元組之內各信號 線的佈線面積粹取出一個輪廓以致將電源線禁制面 積記錄於該限制資訊檔案內; 第七步驟係沿落在所選出那個單元組之內電源線 禁制面積的外側配置電源線; 第八步驟係在電源線與由該標準單元陣列內各標 準單元之擴散層構成的電源端子之間的重疊部分上 480669 六、申請專利範圍 形成一個接觸孔,或者可替代地當該電源端子和該 電源線不重疊時使由擴散層構成的電源線從電源端 子延伸到該電源線上,然後再於該電源線與由擴散 層構成的該電源線之間的重疊部分上形成一個接觸 孔; 第九步驟係用來辨別由擴散層構成之電源線的阻 抗是否大於該限制資訊檔案內所儲存的預定阻抗數 値; 第十步驟當第九步驟辨別由擴散層構成之電源線 的阻抗是大於該預定阻抗數値時爲各標準單元之間 的各信號線重新定路線,然後回到第五步驟; 第十一步驟係當第九步驟辨別由擴散層構成之電 源線的阻抗是不大於該預定阻抗數値時用來辨別是 否已完成對所有單元的處理作業,然後再於未完成 對所有單元的處理作業時回到第四步驟; 第十二步驟係於第十一步驟辨別已完成對所有單 元的處理作業時以處理如上的對應單元組對由先前 所定位標準單元組成的該暫時標準單元陣列進行配 置; 第十三步驟使處理如上之各單元組的個別電源線 互連以形成用於該標準單元陣列的電源線;以及 第十四步驟爲該標準單元陣列內未連接的連接結 構及各標準單元陣列之間的各信號線定路線。
TW089112748A 1999-06-28 2000-06-28 Standard cell, standard cell array, and system and method for placing and routing standard cells TW480669B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18244599A JP3231741B2 (ja) 1999-06-28 1999-06-28 スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法

Publications (1)

Publication Number Publication Date
TW480669B true TW480669B (en) 2002-03-21

Family

ID=16118398

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089112748A TW480669B (en) 1999-06-28 2000-06-28 Standard cell, standard cell array, and system and method for placing and routing standard cells

Country Status (7)

Country Link
US (1) US6785877B1 (zh)
EP (1) EP1065721A3 (zh)
JP (1) JP3231741B2 (zh)
KR (1) KR20010029851A (zh)
CN (1) CN1290964A (zh)
SG (1) SG93873A1 (zh)
TW (1) TW480669B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002305806A1 (en) 2001-06-01 2002-12-16 Virtual Silicon Technology, Inc. Integrated circuit design with library cells
JP4798881B2 (ja) * 2001-06-18 2011-10-19 富士通セミコンダクター株式会社 半導体集積回路装置
JP3976089B2 (ja) * 2002-08-09 2007-09-12 株式会社リコー 半導体集積回路装置及びその製造方法
JP4826055B2 (ja) * 2002-10-31 2011-11-30 ヤマハ株式会社 半導体集積回路装置製造方法、半導体集積回路装置製造装置、プログラム、半導体集積回路装置および半導体集積回路装置の自動配置指示方法
TWI246138B (en) * 2003-09-08 2005-12-21 Realtek Semiconductor Corp Method for checking via density in IC layout
US7137096B2 (en) * 2004-03-10 2006-11-14 Winbond Electronics Corporation Interconnect structure of a chip and a configuration method thereof
US7305645B1 (en) 2004-09-07 2007-12-04 Advanced Micro Technologies, Inc. Method for manufacturing place & route based on 2-D forbidden patterns
US7424696B2 (en) * 2004-12-03 2008-09-09 Lsi Corporation Power mesh for multiple frequency operation of semiconductor products
JP2007043049A (ja) * 2004-12-20 2007-02-15 Matsushita Electric Ind Co Ltd セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路
CN100442525C (zh) * 2004-12-20 2008-12-10 松下电器产业株式会社 单元、标准单元、使用标准单元的布局方法和半导体集成电路
JP4791819B2 (ja) * 2005-12-26 2011-10-12 東芝マイクロエレクトロニクス株式会社 スタンダードセルおよびそれを用いたセルライブラリ
KR101394145B1 (ko) 2008-02-26 2014-05-16 삼성전자주식회사 스탠다드 셀 라이브러리 및 집적 회로
JP2010087341A (ja) * 2008-10-01 2010-04-15 Elpida Memory Inc 半導体装置
KR101462742B1 (ko) * 2009-10-14 2014-11-17 차오로직스, 아이엔씨. 가변 회로 토폴로지를 가지는 고활용도 범용 로직 어레이 및 상수 전력 특징을 가지는 다양한 로직 게이트를 실현하기 위한 로지스틱 맵 회로
JP5230593B2 (ja) * 2009-12-25 2013-07-10 パナソニック株式会社 半導体装置及びその設計方法
JP5581795B2 (ja) 2010-05-07 2014-09-03 ルネサスエレクトロニクス株式会社 スタンダードセル、スタンダードセルを備えた半導体装置、およびスタンダードセルの配置配線方法
US10043767B2 (en) * 2013-10-24 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device including dummy conductive cells
JP6449082B2 (ja) 2014-08-18 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置
US9859210B2 (en) * 2015-06-19 2018-01-02 Qualcomm Incorporated Integrated circuits having reduced dimensions between components
US9570395B1 (en) * 2015-11-17 2017-02-14 Samsung Electronics Co., Ltd. Semiconductor device having buried power rail
US10114919B2 (en) * 2016-02-12 2018-10-30 Globalfoundries Inc. Placing and routing method for implementing back bias in FDSOI
US10846452B2 (en) * 2016-07-01 2020-11-24 Globalfoundries Inc. Method, apparatus and system for wide metal line for SADP routing
CN106783840B (zh) * 2016-12-05 2019-12-31 武汉新芯集成电路制造有限公司 一种标准单元库的版图结构
CN106876384B (zh) * 2017-01-03 2019-08-09 中国人民解放军国防科学技术大学 用旋转晶体管抑制单粒子瞬态的纳米cmos版图加固方法
KR102636096B1 (ko) * 2017-10-20 2024-02-14 삼성전자주식회사 비아 어레이를 포함하는 집적 회로 및 이를 제조하기 위한 방법
EP3522044B1 (en) 2018-01-31 2021-09-01 Nxp B.V. Method of designing an integrated circuit
CN110752203B (zh) * 2019-10-30 2021-03-23 珠海格力电器股份有限公司 一种低功耗芯片及其制备方法
KR20210053651A (ko) 2019-11-04 2021-05-12 삼성전자주식회사 집적된 표준 셀 구조를 포함하는 집적 회로
CN112820727B (zh) * 2019-11-15 2024-05-14 武汉杰开科技有限公司 包含备用单元的芯片及其相关方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362551A (ja) 1989-07-28 1991-03-18 Nec Corp スタンダードセル及びスタンダードセル列
JPH0442560A (ja) 1990-06-08 1992-02-13 Nec Corp スタンダードセル
JPH0555381A (ja) 1991-08-28 1993-03-05 Kawasaki Steel Corp 半導体集積回路設計方法および装置
US5349542A (en) * 1992-04-02 1994-09-20 Vlsi Technology, Inc. Method for sizing widths of power busses in integrated circuits
JP3106688B2 (ja) 1992-04-28 2000-11-06 日本電気株式会社 スタンダードセルのレイアウト方法
US5308648A (en) 1992-09-30 1994-05-03 Union Carbide Chemicals & Plastics Technology Corporation Spray application of plastics additives to polymers
JPH06169016A (ja) 1992-11-30 1994-06-14 Toshiba Corp 半導体集積回路及びそのレイアウト設計方法
JPH06209044A (ja) 1993-01-08 1994-07-26 Mazda Motor Corp 半導体集積回路の設計装置
US5420447A (en) 1993-01-29 1995-05-30 Sgs-Thomson Microelectronics, Inc. Double buffer base gate array cell
JP3057975B2 (ja) 1993-09-27 2000-07-04 日本電気株式会社 集積回路の配線
JP2570595B2 (ja) 1993-09-27 1997-01-08 日本電気株式会社 最適スタンダードセル選択方法
JP2710145B2 (ja) 1993-10-07 1998-02-10 工業技術院長 超伝導論理集積回路のパタンレイアウト方法
JPH07130972A (ja) 1993-11-09 1995-05-19 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
JPH0818021A (ja) 1994-07-04 1996-01-19 Nippon Telegr & Teleph Corp <Ntt> ゲートアレイ型集積回路
JP2790070B2 (ja) 1995-02-02 1998-08-27 日本電気株式会社 半導体集積回路装置
JPH08236634A (ja) 1995-02-22 1996-09-13 New Japan Radio Co Ltd 半導体集積回路の配置配線方法
US5723883A (en) 1995-11-14 1998-03-03 In-Chip Gate array cell architecture and routing scheme
US5808900A (en) * 1996-04-30 1998-09-15 Lsi Logic Corporation Memory having direct strap connection to power supply
US5923060A (en) * 1996-09-27 1999-07-13 In-Chip Systems, Inc. Reduced area gate array cell design based on shifted placement of alternate rows of cells
JP4494537B2 (ja) 1996-11-14 2010-06-30 株式会社リコー スタンダードセル方式の半導体集積回路の配線設計方法
JP3135058B2 (ja) 1997-05-27 2001-02-13 松下電器産業株式会社 Lsiレイアウト設計方法および装置、並びにセルライブラリ
JP3061004B2 (ja) * 1997-06-18 2000-07-10 日本電気株式会社 半導体装置
JP4014708B2 (ja) * 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
US6145117A (en) * 1998-01-30 2000-11-07 Tera Systems Incorporated Creating optimized physical implementations from high-level descriptions of electronic design using placement based information
US7016794B2 (en) * 1999-03-16 2006-03-21 Lsi Logic Corporation Floor plan development electromigration and voltage drop analysis tool
JP2000349161A (ja) * 1999-06-08 2000-12-15 Fujitsu Ltd 電源配線設計方法、電源配線設計装置、及び、記録媒体
US6385761B1 (en) * 1999-10-01 2002-05-07 Lsi Logic Corporation Flexible width cell layout architecture
US6446245B1 (en) * 2000-01-05 2002-09-03 Sun Microsystems, Inc. Method and apparatus for performing power routing in ASIC design
TW451457B (en) * 2000-07-17 2001-08-21 Taiwan Semiconductor Mfg Method to optimize the placement design by adjusting the reference routing

Also Published As

Publication number Publication date
KR20010029851A (ko) 2001-04-16
CN1290964A (zh) 2001-04-11
JP2001015602A (ja) 2001-01-19
EP1065721A3 (en) 2003-10-15
EP1065721A2 (en) 2001-01-03
JP3231741B2 (ja) 2001-11-26
SG93873A1 (en) 2003-01-21
US6785877B1 (en) 2004-08-31

Similar Documents

Publication Publication Date Title
TW480669B (en) Standard cell, standard cell array, and system and method for placing and routing standard cells
TW268167B (zh)
TWI301301B (en) Semiconductor integrated circuit device formed by automatic layout wiring by use of standard cells and design method of fixing its well potential
US6242767B1 (en) Asic routing architecture
US20200243447A1 (en) Metal Patterning For Internal Cell Routing
US10163880B2 (en) Integrated circuit and method of fabricating the same
TW473824B (en) Optimized decoupling capacitor using lithographic dummy filler
US20230326855A1 (en) Power delivery network for cfet with buried power rails
TW201114005A (en) 3D integrated circuit layer interconnect
US10312192B2 (en) Integrated circuit having staggered conductive features
TW554486B (en) Method of designing semiconductor device and semiconductor device
JPS58207666A (ja) 既拡散集積回路とその接続方法
US10707199B2 (en) Integrated circuit layout and method of configuring the same
US11552067B2 (en) Semiconductor cell blocks having non-integer multiple of cell heights
US5557564A (en) Signal terminal structure for macro cells and an associated connection method
JPS58139446A (ja) 半導体集積回路装置
JPH04159751A (ja) 半導体集積回路装置およびその配線方法
JPS63152148A (ja) 半導体素子
TW522523B (en) Semiconductor device, method of manufacturing the same and storage media
JPS59141245A (ja) 半導体論理集積回路
CN108846204B (zh) 专用集成电路芯片的布局结构及方法
CN111987064A (zh) 抽头单元和半导体单元
WO2023112682A1 (ja) 半導体集積回路装置
CA1238986A (en) Integrated circuit chip manufacture
US20230104185A1 (en) Semiconductor cell blocks having non-integer multiple of cell heights

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees