JP2710145B2 - 超伝導論理集積回路のパタンレイアウト方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、基板上に搭載する超伝
導論理集積回路を複数の領域部分に分割して構築する必
要がある場合に、各分割部分ごとに適当なるパタンレイ
アウト（セル配置配線パタン）を簡単に得るための改良
に関する。

【０００２】

【従来の技術】高速で動作するジョセフソン論理集積回
路の基板上におけるパタンレイアウト（換言すれば製造
時におけるマスクパタン）に関する自動設計手法とし
て、全ての論理セルに関し同じ高さを持つようにマスク
パタンが設計されるスタンダードセルを用い、論理回路
図に基づいて全集積回路部分に関し自動配置配線を実行
する手法及び装置がある。

【０００３】これは、スタンダードセル方式の自動配置
配線手法と呼ばれ、この分野で公知であるが、図３に
は、この方式に従う場合に、スタンダードセル10を配置
可能な領域を規定する回路用フロアプラン12が示されて
いる。複数列平行して設けられる回路用フロアプラン12
の各列はスタンダードセルと同じ高さを持っており、当
該フロアプラン12の全面積の合計は、集積回路に必要な
全てのセルの面積の合計の１．５倍から２倍とされる。
回路用フロアプラン12の周辺を取り囲むパッド用フロア
プラン11は、パッドを配置するための領域である。

【０００４】図４には、図３に示されているフロアプラ
ンに基づき、スタンダードセル方式の自動配置配線手法
に従ってパタンレイアウト設計の行なわれた集積回路の
一例の平面構成が示されている。各スタンダードセル1
0,・・・・・・ は外形のみ示されている。また、配線は二層
の金属配線であり、図中、最下部に示されているＲＯＭ
プレーンセル13はＲＯＭブロック13として取扱い、ブロ
ックルータにより配線を行なった。パッドセル14も、適
当個所に適当個数が配置されている。ただし、図中では
電源配線は行なっていない。

【０００５】

【発明が解決しようとする課題】このようなスタンダー
ドセル方式の自動配置配線手法は、基板上に形成すべき
超伝導論理集積回路を全て単一の領域から構成して良い
場合には極めて便利であり、図４に示したような適当な
るパタンレイアウトが得られる。しかし、同じ基板上に
搭載される超伝導論理集積回路であっても、これを複数
の領域部分に分割して構築したいときも良くある。この
ような場合、従来例においては、 方法１：スタンダードセル方式により設計されたパタン
を、その後、手動により複数領域に分割する， 方法２：論理回路図上で当該回路図情報に基づき、最終
的にそれぞれ所定の面積になるであろう複数のブロック
に分割し（パーティションを行ない）、それぞれのブロ
ックごとにスタンダードセル方式によって自動配置配線
を行なった後、ブロックルータによりブロック間を配線
する，等の手法により、複数の分割部分を含む集積回路
全体の設計を行なっていた。

【０００６】しかし、上記方法１では、集積回路中のセ
ル数が多くなると、分割のために一度に選択して移動す
ることが不可能になるため、少しづつ移動するしかな
く、非常に時間の掛かる作業となる。一方、スタンダー
ドセル方式を用いた集積回路の自動配置配線手法では、
集積回路の分割が適当であったか否かの判断は、最終的
に集積回路を設計し終ってからでなければできないの
で、上記方法２に従った場合、判断結果に基づき、論理
回路図に戻って再分割をやり直す必要が生ずると、当該
自動設計を始めから再実施せねばならず、実際上も、最
適な分割を行なうには、このような手順を何度か繰返せ
ねばならないことが多かった。

【０００７】

【課題を解決するための手段】本発明はこのような実情
の下になされたもので、基板上に搭載する超伝導論理集
積回路を複数の領域部分に分割して構築する際、スタン
ダードセル方式の自動配置配線手法の中で用いられるフ
ロアプランを、超伝導集積回路の回路図情報には依存す
ることなく、スタンダードセルの個数ないし占有面積に
基づき、必要な分割数に従って当該超伝導論理集積回路
を分割してから、スタンダードセル方式の自動配置配線
手法を実行する，という手法を提案する。

【０００８】

【実施例】図１には、基板上における分割数が「２」の
場合の本発明に従うパタンレイアウト法が説明されてい
る。図中の各符号については、図３，４に示されている
対応構成要素と同じとしているが、本発明によると、分
割数「２」に応じ、スタンダードセル方式の自動配置配
線手法用の回路用フロアプラン12は、この場合、左右に
並置の関係で、二つの領域Ａ，Ｂに分割されている。各
領域Ａ，Ｂの面積は等しく、それらの面積の合計は、基
板上に必要な全セルの面積の合計の１．５倍から２倍と
されている。また、回路用フロアプラン12の各列は、ス
タンダードセル10と同じ高さを持っており、回路用フロ
アプラン12を取り囲むパッド用フロアプラン11は、パッ
ドを配置するための領域である。

【０００９】図２には、本発明に従って図１に示された
ような回路用フロアプラン12の分割手続がなされた後
に、分割された領域Ａ，Ｂを含むフロアプランに基づ
き、スタンダードセル方式の自動配置配線手法を実行
し、これによってパタンレイアウト設計の行なわれた集
積回路の一例の平面構成が示されている。本図において
も図４におけると同様に、各スタンダードセル10,・・・・・
・ は外形のみ示されており、また、配線は二層の金属配
線であり、図中、最下部に示されているＲＯＭプレーン
セル13はＲＯＭブロック13として取扱い、ブロックルー
タにより配線を行なった。パッドセル14も、適当個所に
適当個数が配置されている。図中では電源配線は行なっ
ていないが、各分割された超伝導論理集積回路部分に
は、それぞれ専用に図示しない電源供給回路（一般に外
付けの高周波電力源と各超伝導論理集積回路部分とのイ
ンピーダンス整合を採るためのインピーダンス変換回
路）が備えられる。

【００１０】この図４に明らかなように、本発明に従う
と、各分割部分ごとにセルが均等に配置され、全集積回
路が適切に二分割されていることが分かる。もちろん、
必要な分割数に応じ、図１における回路用フロアプラン
12の分割数は増やすことができる。

【００１１】

【発明の効果】本発明によると、分割されたそれぞれの
超伝導論理集積回路部分に均等にセルが配置され、超伝
導論理集積回路の分割が適切に行なわれる。そのため、
煩雑で時間の掛かる手動作業や、論理回路図に戻っての
再分割作業の必要がなくなり、設計に要する時間を大幅
に短縮することができる。

【図面の簡単な説明】

【図１】本発明による超伝導論理集積回路パタンレイア
ウト方法の特徴部分を説明する説明図である。

【図２】本発明方法によって得られた超伝導論理集積回
路の平面構成に関する概略構成図である。

【図３】一般的なスタンダードセル方式の自動配置配線
手法に従う場合のフロアプランに関する説明図である。

【図４】一般的なスタンダードセル方式の自動配置配線
手法により得られた超伝導論理集積回路の一例の平面構
成に関する概略構成図である。

【符号の説明】

10 スタンダードセル， 11 パッド用フロアプラン， 12 回路用フロアプラン， 13 ＲＯＭブロック， 14 パッドセル， Ａ，Ｂ フロアプランに関する各分割領域．

フロントページの続き (72)発明者 高田 進 茨城県つくば市梅園１丁目１番４ 工業 技術院電子技術総合研究所内 (56)参考文献 特開 平３−123055（ＪＰ，Ａ) 特開 平３−23651（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 基板上に搭載する超伝導論理集積回路を
   複数の領域部分に分割して構築する際、該各分割部分ご
   とに適当なパタンレイアウトを得るための方法であっ
   て； スタンダードセル方式の自動配置配線手法の中で用いら
   れるフロアプランを、該超伝導集積回路の回路図情報に
   依存することなく、スタンダードセルの個数ないし占有
   面積に基づき、上記超伝導論理集積回路の分割数に従っ
   て分割した後、該スタンダードセル方式の自動配置配線
   手法を実行すること； を特徴とする超伝導論理集積回路のパタンレイアウト方
   法。