CN1239356A - 时钟控制方法及其控制电路 - Google Patents

时钟控制方法及其控制电路 Download PDF

Info

Publication number
CN1239356A
CN1239356A CN99109037A CN99109037A CN1239356A CN 1239356 A CN1239356 A CN 1239356A CN 99109037 A CN99109037 A CN 99109037A CN 99109037 A CN99109037 A CN 99109037A CN 1239356 A CN1239356 A CN 1239356A
Authority
CN
China
Prior art keywords
circuit
clock
signal
delay circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99109037A
Other languages
English (en)
Other versions
CN100336304C (zh
Inventor
佐伯贵范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1239356A publication Critical patent/CN1239356A/zh
Application granted granted Critical
Publication of CN100336304C publication Critical patent/CN100336304C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00052—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter by mixing the outputs of fixed delayed signals with each other or with the input signal

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Networks Using Active Elements (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

提供降低抖动的时钟控制电路及其控制方法。至少配有一个平均化电路，该电路相对于由第一和第二输入端输入的第一和第二信号，生成具有内分所述第一和第二信号时间差的时间差信号，并从输出端输出，在所述平均化电路的第一和第二输入端上，输入第一和第二时钟信号，生成将所述第一和第二时钟信号脉冲间的时间差平均化的时钟。

Description

时钟控制方法及其控制电路
本发明涉及时钟控制方法和时钟控制电路，特别涉及适用于通过与系统时钟同步进行内部电路控制的半导体集成电路装置的最佳时钟信号控制方法及其控制电路。更详细地说，本发明涉及在时钟控制中使用的时序平均化电路的电路，以及在延迟锁定环(Delayed Locked Loop)、相位同步环、同步延迟电路等的同步电路中使用时序平均化电路的时钟控制电路。
在通过与系统时钟同步进行内部电路控制的半导体集成电路中，在每个时钟周期，通过实施一定的电路工作，来控制整个内部电路。
在这种半导体集成电路中，为了保证包括因系统时钟的抖动造成波动时也能工作，因此在时钟周期中，在实际电路工作中可以使用的时间应为从时钟周期中扣除抖动部分的时间。
因此，假定在一个时钟周期内实施电路工作中所需最小时间为Tmin，那么如图16所示，时钟的最小周期t Ckmin必须设定为在Tmin中加上抖动时间Tjitter部分的时间Tmin＋Tjitter以上。
此外，在以往通过与系统时钟同步进行内部电路控制的半导体集成电路中，为了减小系统时钟与内部时钟的延迟时间，同时使时钟增倍，而使用了锁相环(Phase Locked Loop：PLL(相位同步环))、延迟锁定环(Delayed Locked Loop：DLL(延迟同步环))、或同步延迟电路，但这些时钟控制电路除了有时会成为时钟抖动的发生源外，还存在受系统时钟抖动的影响使同步时间变长等同步特性劣化的倾向。
再有，在锁相环(Phase Locked Loop；PLL)中，不论怎样设定，都有降低抖动的效果。PLL电路由图21所示的反馈系统电路构成的电压控制振荡电路(VCO)105产生与外部时钟相等的频率相位时钟。此时，利用相位比较器102、后级的电荷泵103、环形滤波器104，可以抑制系统时钟的抖动成分，抑制由VCO105产生的时钟抖动。再有，电荷泵103接受来自相位比较器102的输出(上升、下降信号等)，使其输出节点充放电，由此将时钟及与电压控制振荡电路105输出的相位差部分相对应的电压作为环形滤波器104的输入电压。
但是，由于PLL电路是反馈电路，所以直至时钟稳定之前，除需要几百个循环至几千个循环的长周期外，在抖动过大的情况下存在脱离锁定状态的可能性。
另一方面，DLL由图22所示的反馈系统电路构成的电压控制延迟电路115产生与外部时钟相等的相位时钟。因此，存在外部时钟的抖动仍然通过延迟电路从时钟驱动器106传递给内部电路的问题。
同步延迟电路是这样一种电路，使用图23所示的一对延迟电路列和时钟路径的伪延迟电路(伪输入缓冲器905A和伪时钟驱动器905B)，测定与外部时钟相等的相位时钟，并使用一对延迟电路列901、902和伪延迟电路，测定从一个时钟周期t CK部分中扣除伪延迟电路的延迟时间(td1＋td2)的延迟量tV，作为在一个延迟电路列901中推进的长度，而用另一个延迟电路列902再现该延迟，使内部时钟与外部时钟同步。
在短时间的同步时间中除去时钟脉冲相位差的同步延迟电路由于电路结构简单，消耗电流少，所以一直用于高速时钟同步电路。作为这种同步延迟电路，例如可参照下述文献。
[1]特开平8-237091号公报。
[2]Jin-Man Han等人的“256兆比特同步DKAM等所用的变形最小化技术.”1996 Symp.on VLSI Circ.第192-193页。
[3]Richard B.Watson等人的“具有对过程及环境变化的绝对延迟调节的时钟缓冲芯片.”Proc.of IEEE 1992 CICC(Custum IntegratedCircuits Conference)，25.2.
[4]Yoshihiro OKAJIMA等人的“高速同步接口的数字延迟锁定环及设计技术.”IEICE TRANS.ELECTRON.VOL.E79-C、NO.6 1996年6月，第798-807页.
如图23所示，同步延迟电路的基本构成如下：由用于测定一定时间差的延迟电路901，再现被测定延迟时间的延迟电路902的一组延迟电路列、相当于加上输入缓冲器903和时钟驱动器904的延迟时间td1、td2的延迟时间td1＋td2的延迟时间的伪延迟电路905。
为了使延迟时间与输入缓冲器903和时钟驱动器904的延迟时间td1、td2相等，采用与输入缓冲器完全相同的电路的伪输入缓冲器905A和伪时钟驱动器905B构成伪延迟电路905的情况很多。
由具有相等的延迟时间的延迟电路列构成延迟电路901和延迟电路902。延迟电路901、902也称为延迟电路列901、902。
该延迟电路901和延迟电路902的目的在于用延迟电路901测定固定的期间，用延迟电路902再现固定的期间。该目的可以这样实现：在要测定的期间中，使信号在延迟电路901中推进，与信号通过延迟电路901中的延迟单元数相等的延迟单元数量，能在延迟电路902中通过信号。
作为可以在延迟电路902中通过与通过延迟电路901信号的延迟单元数相等的延迟单元数信号的方式，按延迟电路901和延迟电路902的方向可分为两类，此外，为了决定延迟电路902的长度，可按选择端部或选择整个路径分为两类，每两类相互分别分类成四类。
就是说，如果按延迟电路901和延迟电路902的方向分类，那么可这样分类，即如图26和图27所示，为了延迟电路901和延迟电路902的方向(信号传输方向)相等，决定延迟电路902的单元数，在延迟电路902的输出端子侧决定其长度，和如图24和图25所示，为了使延迟电路901和延迟电路902的方向(信号传输方向)相反，决定延迟电路902的单元数，在延迟电路902的输入端子侧决定其长度。
此外，为了决定延迟电路902的长度，作为依据选择端部或选择整个路径的分类，可分类成如图24和图27所示的选择端部方式，和如图25和图26所示的选择整个路径方式。
再有，图24与本发明者依据上述文献[1]特开平8-137019公报中所述的方式相当。
此外，图25所示的构成与上述文献[4](IEICE TRANS.ELECTRON.，VOL.E79-C、NO.6，1996年6月，第798-807页)所述的方式相当。
此外，图26所示的构成相当于上述文献[2](1996 Symp.On VLSICirc.第192-193页)所述的方式。
图27所示的构成相当于上述文献[3](Proc.OfIEEE 1992 CICC 25.2)和文献[4](1996 Symp.On VLSI Circ.第112-113页)所记载的方式。
下面，用图28和图29的模式图和时序图说明除去时钟脉冲相位差的动作。
(1)不使用同步式延迟电路情况下的时钟延迟：
图28表示不使用同步延迟电路的情况，如图28(a)所示，外部时钟906经输入缓冲器903、时钟驱动器904作为内部时钟907使用。此时，由输入缓冲器903的延迟时间td1和时钟驱动器904的延迟时间td2规定外部时钟与内部时钟的延迟时间差。该td1＋td2变为时钟脉冲相位差。
(2)采用同步式延迟电路情况下的时钟延迟除去原理：
为了有效地除去这种时钟脉冲相位差，同步延迟电路利用将时钟脉冲输入给每个时钟周期tCK的性质。就是说，备有
tCK－(td1＋td2)
的延迟时间的延迟电路，配置在输入缓冲器(延迟时间td1)和时钟驱动器(延迟时间td2)之间，使延迟时间之和等于
时钟周期tCK(＝td1＋tCK－(td1＋td2)＋td2)。
结果，从时钟驱动器输出的内部时钟的时序变得与外部时钟的时序相等。
(3)采用同步式延迟电路情况下的时钟除去方法；
图29表示实际采用同步式延迟电路情况下的时序图。
同步延迟电路的工作必须要有两个周期。
最初的第一个周期被用于测定依赖于时钟周期的延迟时间tCK－(td1＋td2)和决定再现tCK－(td1＋td2)延迟量的延迟电路的延迟长度。
下一个周期被用于tCK－(td1＋td2)延迟量的使用。
首先，在最初的一个周期中，为了测定取决于时钟周期的延迟时间tCK－(td1＋td2)，使用时钟驱动器904的伪延迟电路905和延迟电路列901。
在第二脉冲的输入缓冲器903输出之前的一个时钟周期tCK期间，外部时钟906连接的两个脉冲的第一脉冲的输入缓冲器903的输出推进至伪延迟电路905和延迟电路901，由于伪延迟电路905的延迟时间为td1＋td2，所以脉冲推进至延迟电路901中的时间变为tCK－(td1＋td2)。
设定延迟电路902的延迟时间，以便与脉冲行进至延迟电路901中的时间tCK－(td1＋td2)相等。
如上所述，该延迟电路902的延迟时间设定方法大致分为四类，可以分别实现期望的目的。
在后续周期中，移出输入缓冲器903的时钟通过tCK－(td1＋td2)延迟量的延迟电路902，从时钟驱动器904输出，正好生成时钟循环tCK延迟量的内部时钟907。
通过上述过程，用两个周期供给没有时钟脉冲相位差的内部时钟907。
这样，在以往的时钟控制电路中，为了在内部时钟使用前使外部时钟的抖动变小，就必须有PLL电路等反馈电路，该反馈电路必须有用于稳定时钟的长时钟周期，除了存在难以实现高速响应性外，还存在因抖动使同步特性劣化的问题。
此外，在DLL的情况下，还存在外部时钟的抖动仍然直接通过延迟电路传送给内部电路的问题。
此外，在同步延迟电路中还存在外部时钟的抖动被放大的问题。
因此，鉴于上述问题，本发明的目的在于提供降低抖动的时钟控制电路和控制方法。
此外，本发明的目的在于提供降低抖动的延迟锁定环电路、相位同步环和同步延迟电路。除此之外的本发明的目的和效果也会从以下的说明中了解。
为了实现上述目的，本发明配有相对于按一定时间差输入的两个信号，产生平均化输入时间差的时间成分信号的时序平均化电路，和在该电路中供给与时钟信号不同脉冲的装置，以便可内分不同脉冲之间的时间差。
此外，本发明配有相对于按一时间差输入的两个信号，产生平均化输入时间差的时间成分信号的时序平均化电路，和在该电路中供给与时钟信号不同脉冲的电路，将内分不同脉冲之间时间差的电路装载在DLL电路中，进行在相位比较下使用的外部时钟输入和内部时钟输入的两个输入，将其输出输入给电压控制延迟电路。
本发明在控制时钟信号的同步延迟电路中包括第一延迟电路列、第二延迟电路列、时钟驱动器和时序平均化电路，第一延迟电路列在一定期间推进脉冲或脉冲边沿，第二延迟电路列输入来自所述第一延迟电路列的信号，使与所述第一延迟电路列中与推进的脉冲或脉冲边沿长度成比例的长度量、脉冲或脉冲边沿可以通过，时钟驱动器输出来自所述第二延迟电路列输出的内部时钟，而时序平均化电路输入来自输入缓冲器的时钟信号和与通过所述时钟驱动器输出的内部时钟信号的具有与所述输入缓冲器等价延迟时间的伪缓冲器的输出，生成并输出具有内分这些信号时间差的时间差信号，
通过伪延迟电路将所述时序平均化电路的输出供给所述第一延迟电路列。
再有，也可以在时钟推进给伪时钟驱动器和输入缓冲器期间使第一延迟电路列停止。
图1是说明本发明实施例的图。
图2是说明本发明实施例的工作原理的时序图。
图3是说明本发明实施例构成的图。
图4是说明本发明实施例的图。
图5是表示本发明实施例构成的图。
图6是表示本发明实施例构成的图。
图7是说明本发明实施例工作的时序图。
图8是说明本发明实施例构成的图。
图9是说明本发明实施例构成的图。
图10是表示本发明实施例模拟结果的信号波形图。
图11是表示本发明实施例模拟结果的信号波形图。
图12是表示本发明实施例构成的图。
图13是表示本发明实施例的固定相位延迟电路构成的图。
图14是表示本发明实施例构成的图。
图15是表示本发明实施例构成的图。
图16是说明现有技术的时序图。
图17是表示本发明实施例的DLL构成的图。
图18是说明本发明实施例工作的时序图。
图19是表示本发明实施例的平均化电路构成的图。
图20是表示本发明实施例的DLL构成的图。
图21是表示以往的PLL构成的图。
图22是表示以往的PLL构成的图。
图23是表示采用构成基础部分的同步延迟电路的时钟控制电路构成的图。
图24是表示采用构成基础部分的同步延迟电路的时钟控制电路构成的图。
图25是表示采用构成基础部分的同步延迟电路的时钟控制电路构成的图。
图26是表示采用构成基础部分的同步延迟电路的时钟控制电路构成的图。
图27是表示采用构成基础部分的同步延迟电路的时钟控制电路构成的图。
图28是表示采用构成基础部分的同步延迟电路的时钟控制电路构成的图。
图29是表示采用构成基础部分的同步延迟电路的时钟控制电路构成的图。
图30是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图31是说明采用本发明实施例的同步延迟电路的时钟控制电路工作的时序图。
图32是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图33是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图34是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图35是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图36是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图37是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图38是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图39是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图40是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图41是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图42是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图43是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图44是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图45是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图46是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图47是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图48是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图49是表示采用本发明实施例的同步延迟电路的时钟控制电路构成的图。
图50是表示配有本发明实施例的时序平均化电路的同步延迟电路构成的图。
图51是表示配有本发明实施例的时序平均化电路的同步延迟电路构成的图。
图52是表示本发明实施例的PLL构成的图。
下面，说明本发明的实施例。[发明的实施形态1]
如果参照图1，那么在本发明的其一个优选实施例中，配有将来自输入缓冲器3(或时序分割电路)的时钟信号的各脉冲之间的周期平均化的时序平均化电路1，而且，在时序平均化电路1的后面，按照需要，将时序平均化电路2按级联状态连接构成。
图2表示说明本发明实施例工作原理的基本工作信号波形。相对于正常时钟(2-1)，例如在输入包括抖动成分a的时钟2-2情况下，相对于正常时钟(2-1)，相对于周期tCK，抖动成分有tCK＋a、tCK－a的周期。
由于包括该抖动的时钟(2-2)通过一个图1的时序平均化电路的一次抖动校正时钟(2-3)的抖动成分在时间轴上被平均化，所以变成0.5a。
而且，一次抖动校正时钟(2-3)通过后面的时序平均化电路2的二次抖动校正时钟(2-4)的抖动成分变为0.25a。
这样，利用将时钟周期平均化的时序平均化电路校正抖动，通过该时序平均化电路以多级串联状态连接，使抖动抑制效果成倍增加。
以下，对于本发明的各种实施例进行说明。[实施例1-1]
图3是说明本发明第一实施例的图。在本实施例中，采用二相时钟进行时钟信号的时序平均化。因此，在时序平均化电路301、302的前级中，配置生成二相时钟的分频电路(二分频电路)300。为了将二相时钟的各边缘时序平均化，由并联配置仅与时钟的相数相同数的时序分割电路304-1、304-2构成时序平均化电路301。同样，由并联配置的时序分割电路304-3、304-4构成时序平均化电路302，时序分割电路304-3、304-4以前级的时序分割电路304-1、304-2的输出作为输入，输出将这些输入时序平均化的信号。时序平均化电路302的时序分割电路304-3、304-4的输出由多路化电路305多路化并输出，输出与输入时钟同一频率的时钟信号。
图4是说明本发明一实施例的时序分割电路(TMD)工作原理的图。图5是表示本发明一实施例的时序分割电路TMD构成一例的图。
如果参照图5，那么在本发明的一实施例中，用倒相器INV1、INV2使第一输入IN1和第二输入IN2反转，并将其供给漏极共同连接、源极与电源VCC连接的PMOS晶体管MP1、MP2的栅极，PMOS晶体管MP1、MP2的漏极与源极接地的NMOS晶体管MN1的漏极和电容器C(或输出负荷电容器)连接，NMOS晶体管MN1的栅极连接以第一输入IN1、第二输入IN2作为输入的NOR电路的输出，PMOS晶体管MP1、MP2与NMOS晶体管MN1的连接点(输出节点)的电位通过输出缓冲器BUF作为逻辑信号输出给输出端子OUT。
在第一信号IN1、第二信号IN2内，利用脉冲上升沿跃迁时序快的一方的信号IN1的脉冲上升沿，使PMOS晶体管MP1导通，从电源经PMOS晶体管MP1电流流动，使电容器C(负荷电容器)充电，接着，利用第二信号IN2的跃迁(脉冲上升沿)使PMOS晶体管MP2导通，通过导通状态的PMOS晶体管MP1、MP2双方使电容器C充电，按以该电容器C(输出节点的负荷电容器)的端电压作为输入的缓冲器BUF的阈值电压输出逻辑输出OUT，从第一信号IN1的脉冲上升沿边开始，生成具有内分所述第一信号IN1和第二信号IN2之间的时间差的信号OUT。
图4(c)表示本发明一实施例中的时序分割原理。参照图4(a)，相对于有时间差的两个时钟信号IN1、IN2，配置图5所示构成的三个时序分割电路(TMD)，在第一TMD中在其第一、第二输入端上同时供给信号IN1，在第二TMD中在其第一、第二输入端上供给信号IN1、IN2，在第三TMD中在其第一、第二输入端上同时供给信号IN2的情况下，第一～第三TMD的输出OUT1～OUT3的信号波形变为图4(b)所示那样。
就是说，可以明白，在信号IN1、IN2之间的脉冲上升沿边中有时间差T(与时钟周期相等)，以信号IN1、IN2作为输入的第二TMD的输出OUT2大致在第一TMD的输出OUT1和第三TMD的输出OUT3中间的时序位置输出。
图4(b)的信号波形A1、A2、A3是表示在第一至第三TMD中由图5的电容器C充电产生的电容器C端子电位的信号波形的图，将信号波形A1、A2、A3用缓冲器变换成逻辑值的输出是OUT1～OUT3。信号波形A1、A3表示在图5的PMOS晶体管MP1、MP2同时导通后由电流i1＋i2对电容器C充电状态的电容器C的端电压，信号波形A2表示图5的PMOS晶体管MP1导通后，由电流i1对电容器C充电T分钟的时间(该第一期间信号波形A2的斜率比信号波形A1、A3的斜率小)，然后，通过PMOS晶体管MP2导通，由电流i1＋i2对电容器C充电(该第二期间信号波形A2的斜率与信号波形A1、A3的斜率相同)情况下的电容器C的端电压。
就是说，参照图5，首先在时钟周期T期间由一个PMOS晶体管MP1对电容器C充电，然后，在由PMOS晶体管MP1、MP2充电下，如果由最初的两个PMOS晶体管MP1、MP2进行充电，那么会产生T/2的时间差(t2＝T/2＋t1)。
再有，如图4(c)所示，在按
t1＝C(V/(i1＋i2)
t2＝T＋(C(V-i1(T)/(i1＋i2)
  ＝T(i2/(i1＋i2))＋t1
t3＝T＋C(V/(i1＋i2)
设定，i1＝i2时，变为
t2＝t1＋T/2。其中，T是时钟周期(IN1与IN2的时间差)，C是电容器C的电容值，V是电容器C的电压，i1、i2是PMOS晶体管MP1、MP2导通时流动的电流。[实施例1-2]
图6是表示本发明第二实施例的时序分割电路构成例的图。作为时钟信号，由于使用二相时钟，所以变成用互补信号进行时序分割。因此，在时序分割电路中，必须有用PMOS晶体管MP1、MP2中的一个PMOS晶体管进行充电期间和用两个PMOS晶体管进行充电的期间，还必须有将充电电荷放电的期间。
因此，如图6所示，通过用延迟元件DL1对信号IN1延迟的信号IN1d和信号IN1作为输入的NAND电路的输出IN1、IN1d、NAND与形成电容器C充电开关的PMOS晶体管MP2的栅极连接，用延迟元件DL2对信号IN2(与信号IN1的时间差为周期tCK)延迟的信号IN2d和信号IN1作为输入的NOR电路的输出IN1、IN2d、NOR(信号IN1、IN2的周期为2tCK)与形成电容器C充电开关的PMOS晶体管MP1的栅极和构成电容器C放电开关的NMOS晶体管MN1的栅极连接，利用分别产生单触发脉冲，建立用一个PMOS晶体管MP1充电的第一期间，用两个PMOS晶体管MP1、MP2充电的第二期间，和通过NMOS晶体管MN1导通将充电电荷放电的第三期间。图7表示图6所示电路的信号波形。信号波形A1～3是图6的节点A的电压，而输出OUT1～3是缓冲器的输出。[实施例1-3]
下面，参照图8和图9说明本发明的第三实施例。在本实施例中，用四相时钟进行时序平均化。因此，在时序平均化电路601、602的前级，配置用于生成四相时钟的分频电路603。为了平均化四相时钟的各边沿的时序，如图9所示，由仅与时钟相数相同数的并联配置的时序分割电路TMD701-1～701-4构成时序平均化电路。时序分割电路TMD701-1～701-4输出的各两对输出的单触发脉冲由NAND1～NAND4输出，用NAND5～NAND8分别合成这些输出的各对输出，生成减小抖动的四相时钟。
在本实施例中，虽增加了时钟的相数，但由于采用四相时钟，不必产生一个触发脉冲，具有可以适用于高频时钟的优点。
采用上述第一至第三实施例的多相时钟降低抖动的方法可适用于时钟相数在两个以上的情况。
此外，由于用时序平均化电路能再生成多相时钟，所以有可随意串联连接几级的优点。
图10和图11是表示本发明实施例抖动降低效果电路模拟结果的一例。输入时钟(图10上段的信号波形)是四个脉冲中时序一次偏离1nsec的周期8nsec的时钟脉冲。在输入脉冲的眼图中，可知输入偏差的1ns用一级时序平均化电路变成约一半，用两级则再减小一半(参照图11)。[实施例1-4]
下面说明本发明的第四实施例。图12是表示本发明第四实施例构成的图。如图12所示，本发明的第四实施例利用把输入缓冲器1003输入的时钟进行与该时钟周期相当的延迟的固定延迟电路列(360度移相电路)1001，通过用时序平均化电路1002将相位被延迟360度的时钟和未延迟时钟的输出进行平均化，以便进行抖动的降低。
作为固定延迟电路列，如图13所示，在一组延迟电路列内，采用一个延迟电路列91测定时钟周期，用另一个延迟电路列92进行再现的电路。在输入给延迟电路列91的时钟把时钟周期tCK部分传送给延迟电路列91时，输入下一个时钟脉冲，在该位置的锁存器电路93锁存，并由开关94输入给延迟电路列92。
在本实施例中，作为时序平均化电路，也可以如图14所示的构成，以便进行脉冲上升沿、脉冲下降沿两方的时序平均化。在图14所示的电路中，作为并联的MOS晶体管，利用NAND门(MN3、MN1、MP1等)、NOR门(MN5、MP4、MP2等)的内部晶体管。
参照图14，通过倒相器INV1、INV2将输入信号IN1、IN2连接在栅极的晶体管MN1、MN2在输入信号IN1、IN2的高电平向低电平下降时顺序导通，控制共同连接的输出(处于晶体管MP6的栅极节点的输入信号IN1、IN2高电平时通过晶体管MP1达到电源电位VCC)的负荷电容器的电荷放电，如果晶体管MP6的栅极电位变为低电平，那么晶体管MP6导通，将倒相器INV5输出的脉冲下降沿的时序进行平均化。
通过倒相器INV3、INV4将输入信号IN1、IN2连接到栅极的晶体管MP5、MP4在输入信号IN1、IN2的低电平向高电平上升时顺序导通，对共同连接的输出(晶体管MN6的栅极节点，输入信号IN1、IN2低电平时通过晶体管MN5达到接地电位)进行充电，如果晶体管MN6的栅极电位变为高电平，那么晶体管MN6导通，将倒相器INV5输出的脉冲上升沿的时序平均化。
在本实施例中，通过使用与时钟周期相当的固定延迟电路列，可以使输入给时序平均化电路的时钟时序差变小，能够便于用NAND、NOR等基本逻辑元件实现时序平均化电路。此外，通过使用与时钟周期相当的固定延迟电路列，具有可以扩大相对于时钟周期的工作范围的优点。
在本实施例中，固定延迟电路中相位的移动量为360度，但如图15所示，也可以串联连接两组实现180度相位移动的电路。[发明的实施形态2]
下面说明本发明的第二实施形态。图17是表示本发明实施例的延迟锁定环(Delay Locked Loop；DLL)构成的图。参照图17，该实施例有以下构成，有平均化时钟信号的各脉冲间周期的时序平均化电路101，在相位比较中使用的外部时钟输入和内部时钟输入输入给时序平均化电路101，将时序平均化电路101的输出输入给电压控制延迟电路115。
图18是说明本发明实施例工作原理的基本工作波形的图。在DLL锁定后，对于正常时钟(2-1)，例如输入包括抖动成分a的时钟(2-2)的情况下，相对于正常时钟(2-1)，相对于周期tCK，抖动成分有tCK＋a、tCK－a的周期。包含该抖动的时钟(2-2)通过一个时序平均化电路的一次抖动补偿时钟(2-3)的抖动成分变为0.5a。这样，利用平均化时钟周期补偿抖动，有使抖动不断减小的效果。[实施例2-1]
下面说明本发明第二实施形态的第一实施例。参照图17，在本实施例中，通过上述实施例2中的说明，有平均化时钟信号各脉冲间周期的时序平均化电路101。此外，DLL由相位检测电路102、电荷泵103、环形滤波器104和电压控制延迟电路115构成，时钟驱动器106、输入缓冲器107、伪输入缓冲器108构成作为时钟路径的反馈电路系统。有将输入缓冲器107、伪输入缓冲器108的输出输入给时序平均化电路101，将时序平均化电路101的输出输入给电压控制延迟电路115的构成。在电压控制延迟电路115中，根据环形滤波器104的输出电压，可变延迟并输出时序平均化电路101的输出。
在本实施例中，如图5所示，时序分割电路TMD由包括并联MOS晶体管MP1、MP2构成。其工作原理前面已经说明，而时序分割的原理，如图4(b)所示，首先在时钟周期T期间用一个MOS门对电容器C充电，然后用两个MOS充电，这样与最初就由两个MOS充电相比，会产生T/2的时间差。
图19表示本实施例中使用的时序平均化电路101的电路构成的一例。参照图19，作为对负荷电容器充电的开关，由PMOS晶体管MP1、MP2、MP3、MP4四个开关组构成，在信号IN1的脉冲下降沿时，PMOS晶体管MP1首先导通，用电流i1充电，接着利用信号IN2的脉冲下降沿使PMOS晶体管MP2、MP3、MP4三个晶体管也导通，由来自四个开关的电流i1～i4对负荷电容器充电。此外，信号IN1、IN2同时上升时，从NMOS晶体管MN1、MN2、MN3、MN4放电。在该电路中，作为并联连接的MOS晶体管，利用作为基本门电路的NAND、NOR的内部晶体管。[实施例2-2]
下面说明本发明第二实施形态的第二实施例。图20是表示本发明第二实施例构成的图。参照图20，在本实施例中，作为时序平均化电路，其时序分割电路采用与图14相同的电路构成，但作为图14的时序平均化电路内部的NAND电路，使用图19所示的电路。在该电路中，PMOS晶体管的驱动能力有在输入IN1、IN2时的3倍的构成。因此，时序分割的效果在输入IN1、IN2期间IN1输入和IN2输入的时序差进行4分割，此IN2得到具有1/4的IN1时序差的输出。
因此，通过IN1与输入缓冲器107连接，IN2与伪输入缓冲器108连接，既使外部时钟的抖动变大，输入到电压控制延迟电路115的时钟抖动成分也可降低到1/4。
在本实施例中，通过变更时序平均化电路的平均值的获得比例(两个信号时间差的内分比例)，具有可以将外部时钟的抖动降低几分之一的作用效果。[实施例2-3]
下面，参照图20说明本发明第二实施形态的第三实施例。在本实施例中，作为DLL、时序平均化电路，采用与本发明第2—1实施例或所述第2-2实施例相同的电路结构。但是，配置了锁定检测电路109和切换电路110，在锁定时刻，将输入给相位检测电路102的时钟也转换成时序平均化电路100的输出。
在本实施例中，由于外部时钟不直接输入给相位检测电路102，所以可以抑制抖动对DLL稳定工作的影响。[实施例2-4]
下面说明本发明第二实施形态的第四实施例。参照图52，在本实施例中，将上述发明的形态2用于PLL(相位同步环)电路中，具有平均化时钟信号各脉冲间周期的时序平均化电路180，PLL电路由相位检测电路102、电荷泵103、环形滤波器104和电压控制振荡电路(VCO)105构成，时钟驱动器106、输入缓冲器107、伪输入缓冲器108构成作为时钟路径的反馈电路系统。输入缓冲器107、伪输入缓冲器108的输出输入给时序平均化电路100，将时序平均化电路100的输出输入给相位检测电路102。在本实施例中，作为时序平均化电路100，例如有图19所示的电路构成。就是说，在本实施例中，配置锁定检测电路109和切换电路110，在锁定时刻，将输入相位检测电路102的时钟由来自输入缓冲器107的时钟转换成时序平均化电路100的输出。在本实施例中，由于外部时钟不直接输入给相位检测电路102，所以可以抑制抖动对DLL稳定工作的影响。[发明的实施形态3]
图30是表示本发明实施形态的同步延迟电路构成的图。图31是说明时序平均化电路工作原理的时序图。参照图30，本发明的实施例有这样的构成，具有平均化时钟信号各脉冲间周期的时序平均化电路1001(参照图3所示的时序平均化电路结构)，将输入缓冲器903所输入的外部时钟输入和时钟驱动器904输出的内部时钟信号907还输入给与输入缓冲器903具有相同的延迟时间特性，通过伪输入缓冲器905A将所得到信号输入到时序平均化电路1001，将时序平均化电路1001的输出通过伪延迟电路905输入给延迟电路列901。输入给延迟电路列901的信号在时钟周期部分推进时刻通过随后的时钟脉冲传送给延迟电路列902，在延迟电路列902中把延迟电路列901中推进的长度部分传送输出。再有，在伪延迟电路中，输入缓冲器和时钟驱动器的各伪电路以串联形态连接。
对于本发明的实施形态来说，如果参照图31所示的时序图说明其工作原理，那么在同步延迟电路锁定后，相对于正常时钟2-1，例如在输入包含抖动成分a的时钟2-2的情况下，相对于正常时钟，相对于同步tCK，抖动成分有tCK＋a、tCK－a的周期。包含该抖动的时钟(2-2)通过一个时序平均化电路的一次抖动补偿时钟(2-3)的抖动成分变为0.5a。这样，利用平均化时钟周期的电路校正抖动，对减少抖动很有效果。[实施例3-1]
图32是表示本发明第三实施形态第一实施例构成的图。本实施例也把本发明的平均化电路用于图24所示的基础部分。在本实施例中，使用以两个信号作为输入，并输出内分两个信号时间差的时间差信号的两个时序平均化电路1001(该时序平均化电路例如由图3的时序分割电路构成)，两个时序平均化电路都输入输入缓冲器903的输出和伪输入缓冲器905A的输出，将第一时序平均化电路的输出输入给延迟电路列901，将第二时序平均化电路的输出作为从延迟电路列901向延迟电路列902的信号传送控制用信号(决定延迟长度的信号)来使用。时序平均化电路1001有基本相同的构成，具有可以分别设定两组输入信号平均化(内分比例)的构成。可以实现按接收时序平均化电路内两组(一对)的输入信号的晶体管的大小(例如，晶体管宽度)比例设定两个输入信号的平均比例、内分比例。
于是，通过分别设定两个时序平均化电路的平均比例、内分比例，配置两个时序平均化电路，可以调整其输出的相位，并可以抑制相位误差的产生。[实施例3-2]
图33和图34表示本发明第三实施形态的第二实施例。本实施例把本发明的时序平均化电路用于图25所示的现有技术。在本实施例中，也使用两个时序平均化电路1001。在图34所示的构成中，对来自第二时序平均化电路的时钟用1/2分频电路24分频，把分频过的时钟和其互补信号作为决定延迟电路列901、902延迟长度的信号来供给，用合成器20A合成并取出延迟电路列901、902的输出，由时钟驱动器904作为内部时钟供给。在本实施例中，通过交替使用图25所示的以往例的电路，实现连续工作。[实施例3-3]
图35表示本发明第三实施形态的第三实施例。本实施例把本发明的时序平均化电路用于图26所示的现有技术。在本实施例中，也使用两个时序平均化电路1001。把来自第二时序平均化电路的时钟用1/2分频电路24分频，把分频过的时钟和其互补信号作为决定延迟电路列901、902延迟长度的信号来供给，用合成器20A合成并取出延迟电路列901、902的输出，由时钟驱动器904作为内部时钟供给。[实施例3-4]
图36表示本发明第三实施形态的第四实施例。本实施例把本发明的时序平均化电路用于图27所示的现有技术。在本实施例中，也使用两个时序平均化电路1001。将第一时序平均化电路的输出由伪延迟电路905输入给延迟电路列901，将第二时序平均化电路的输出作为控制从延迟电路列901向延迟电路列902传送信号的锁存器电路的控制信号(决定延迟长度的信号)来使用。[发明的实施形态4]
下面说明本发明第四实施形态。图37是表示本发明第四实施形态构成的图。如图37所示，本发明的同步延迟电路包括一对延迟电路列911、912和时钟路径延迟量检测的监视器信号发生电路19(采用监视器信号发生电路的同步延迟电路的细节通过例如本发明者在特愿平9-157974号等中详细披露的引用相同的论述编入本说明书)。
本电路的工作首先使用一个延迟电路列和延迟量检测电路，测定从一个周期部分的延迟量中减去时钟路径延迟量的延迟量(Tck－(td1＋td2))，作为向延迟电路中信号推进的长度，利用另一个延迟电路列与原来的时钟路径产生与外部时钟相等相位的时钟。而且，将平均化时钟信号的各脉冲间周期的时序平均化电路1001的输出，输入给延迟电路列和监视信号发生电路19。
用图37(a)所示的电路构成和图37(b)所示的时序图说明产生与外部时钟相等相位的时钟动作。
在该电路中，具有由测定固定时间的延迟电路列911和再现被测定的延迟时间的延迟电路列912构成的同步式延迟电路，并由输入缓冲器13和时钟驱动器14等构成。通过使信号从测定延迟电路列911通过来测定时钟周期，但在时钟脉冲向时钟驱动器14推进期间和伪输入缓冲器15通过期间等造成时钟脉冲相位差原因的期间，为了不向延迟电路列911推进信号，应停止时钟周期tCK的测定。
因此，由于对延迟电路列911推进信号期间正好变为时钟周期tCK减去输入缓冲器的延迟时间td2和时钟驱动器的延迟时间td1的时间tCK－(td1＋td2)，延迟电路列912再现延迟时间也变为tCK－(td1＋td2)。结果，时钟脉冲通过输入缓冲器13、延迟电路列912、时钟驱动器14正好需要一个时钟，实际上与外部时钟的脉冲相位差就没有了。
此外，用RS(复位和设置)型触发电路等构成对时钟驱动器14和输入缓冲器15推进脉冲期间产生监视信号的监视信号发生电路19，在满足时钟驱动器14和伪输入缓冲器15的延迟量的时间比时钟周期tCK长的情况下，可以停止比时钟周期rCK长的部分，即可以停止时钟驱动器和输入缓冲器的测定延迟电路列911中的信号。就是说，在满足时钟驱动器14和伪输入缓冲器15的延迟量的时间比时钟周期tCK长的情况下，也可以除去时钟脉冲相位差。
此外，由于图37(b)所示的时序图中停止时钟信号推进的监视信号D监视时钟脉冲通过时钟驱动器中的期间，所以从时钟同步开始，推进时钟驱动器的时序提前为tCK－(td1＋td2)。
因此，在从同步前转换成同步后时，在一个周期中监视信号D产生两次(时序图的斜线脉冲信号和其后的脉冲信号)，而在内部时钟的第一次输出后，或在第一次监视信号D的输出后，这种现象可以按：
(1)停止时序图(图37(b))的斜线监视信号D，
(2)转换时钟路径，停止对时钟驱动器的脉冲推进
等方法，通过停止图37所示时序图的斜线监视信号D来避免。
在本实施例中，由于仅产生未除去一次脉冲相位差的时钟信号，所以在比第一实施形态早一个周期的时序中，就可以除去时钟脉冲相位差。
时序平均化电路1001与上述各实施例说明的构成相同，获取从外部时钟和内部时钟的各自输入缓冲器13、伪输入缓冲器14输出的时序平均，把时序平均化电路1001的输出信号输入给延迟电路列。此外，是否将时序平均化电路1001的输出供给延迟电路列911，由切换器10B转换，从内部时钟经延迟电路列输出时开始，进行时序平均化。[实施例4-1]
图38表示本发明第四实施形态的第一实施例。参照图38，本实施例是将本发明的平均化电路、和监视信号发生电路构成的同步延迟电路中停止时钟推进技术构成的上述第四实施形态的构成用于图24所示的基础部分的实施例。在本实施例中，也使用两个时序平均化电路，第一、第二时序平均化电路1、2都输入输入缓冲器13的输出和伪输入缓冲器15的输出，其中一个输出输入给延迟电路列11，将另一个输出作为从延迟电路列11向12传送的信号来使用。两组时序平均化电路有基本相同的构成，但可以分别设定两组输入信号的平均化(内分比例)。可以实现按接收时序平均化电路内的两组输入信号的晶体管尺寸(例如晶体管宽度)的比例设定两组输入信号的平均比例、内分比例。
于是，通过各自设定两组时序平均化电路的平均化比例、内分比例，可以抑制因配置时序平均化电路而产生的相位误差。
此外，在本实施例中，是用切换器(图中未示出)交替进行时序平均化电路的使用和不使用的构成，从内部时钟信号经延迟电路列输出时开始，就进行时序的平均化。[实施例4-2]
图39表示本发明第四实施形态的第二实施例的构成。本实施例是将上述第四实施形态的构成用于图25所示的基础部分的实施例。在本实施例中，也使用两个时序平均化电路。在图39所示的构成中，通过分频时钟，把图25所示的基础部分以两组交替使用，实现连续工作。
此外，在时钟分频器24中，分别输入第一、第二时序平均化电路1、2的输出，有在内部选择或在逻辑合成的分频信号的脉冲上升沿、脉冲下降沿上可以选择两个时序平均化电路输出中适当时序。该时序选择究竟是使外部抖动降低优先，还是使相位差的降低优先依情况而定，这里省略其说明。此外，选择电路本身、分频电路本身可以用通常的电路设计来实现，这里省略说明。用切换器10B选择各组两个延迟电路列12的输出，输入给转换器10A，并供给时钟驱动器14。[实施例4-3]
图40表示本发明第四实施形态的第三实施例的构成。本实施例是将实施形态4用于图26所示的基础部分的实施例。在本实施例中，也使用两个时序平均化电路。[实施例4-4]
图41表示本发明第四实施形态的第四实施例的构成。本实施例是将实施形态4用于图27所示的基础部分的实施例。在本实施例中，也使用两个时序平均化电路。第一、第二时序平均化电路1、2的输出用1/2分频电路24分频，作为两组延迟电路列的延迟电路列11的输入和决定的延迟长度的信号来使用，各组延迟电路列12的输出用切换器10B选择，输入给切换器10A，并供给时钟驱动器14。[发明的实施形态5]
下面说明本发明第五实施形态。如图43所示，本发明第五实施形态的同步延迟电路的构成具有多个将时钟信号的各脉冲间周期进行平均化的时序平均化电路，把来自输入缓冲器13的外部时钟信号和来自伪输入缓冲器15的内部时钟信号输入给各时序平均化电路1、2，将各个时序平均化电路1、2的输出与延迟电路列11、12和监视信号发生电路19连接。
第一、第二时序平均化电路1、2有基本相同的构成，但有可以分别各自设定两个输入信号的平均化(内分比例)的构成。可以实现按接收时序平均化电路内的两个输入信号的晶体管尺寸(例如晶体管宽度)比例设定两个输入信号的平均比例、内分比例。
于是，通过各自设定两个时序平均化电路1、2的平均化比例、内分比例，可以抑制由配置时序平均化电路产生的相位误差。[实施例5-1]
图43表示本发明第五实施形态的第一实施例的结构。本实施例是将第五实施形态用于图24所示的基础部分的实施例。在本实施例中，配有三个时序平均化电路，时序平均化电路1、2、3都输入输入缓冲器13的输出和伪输入缓冲器15的输出，时序平均化电路1的输出输入给延迟电路列11，时序平均化电路2的输出作为从延迟电路列11向12的传送信号来使用，而时序平均化电路3的输出输入给监视信号发生电路19。
此外，构成中用转换器(图中未示出)交替进行时序平均化电路的使用和不使用，内部时钟信号经延迟电路列11、12从时钟驱动器14输出时进行时序的平均化。[实施例5-2]
图44表示本发明第五实施形态的第二实施例的结构。本实施例是将第五实施形态用于图25所示的基础部分的实施例。在本实施例中，也使用三个时序平均化电路。在图44所示的构成中，用分频电路24对时钟进行分频，通过交替使用图25所示的基础部分的电路，即两组延迟电路列，实现连续工作。
此外，在时钟分频器24中，分别输入两个时序平均化电路1、2的输出，在内部选择或在逻辑合成的分频信号的脉冲上升沿、脉冲下降沿上可以选择两个时序平均化电路输出中适当时序。该时序选择依据情况使外部抖动降低优先，或使相位差的降低优先，这里省略其说明。此外，切换电路本身、分频电路本身可以用通常的电路设计来实现，这里省略说明。[实施例5-3]
图45表示本发明第五实施形态的第三实施例的结构。本实施例是将第五实施形态用于图26所示的基础部分的实施例。在本实施例中，也使用三个时序平均化电路。在本实施例中，将分频时序平均化电路1、2输出的分频电路24的输出供给各组延迟电路列，通过切换器10B，利用交替选择各组的延迟电路列12，实现连续工作。[实施例5-4]
图46表示本发明第五实施形态的第四实施例的结构。本实施例是将第五实施形态用于图27所示的基础部分的实施例。在本实施例中，也使用三个时序平均化电路。时序平均化电路1、2、3都把输入缓冲器和通过伪输入缓冲器15的内部时钟17的信号作为输入，将时钟控制方法1的输出供给延迟电路列11，将时序平均化电路2的输出作为从延迟电路列11向延迟电路列12传送控制的信号来供给，将时序平均化电路3的输出供给监视信号发生电路19。[发明的实施形态6]
下面说明本发明第六实施形态。如图47所示，本发明实施形态的同步延迟电路对时钟信号的各脉冲间周期平均化的时序平均化电路并未以电路块的形式出现。如图50所示，时序平均化电路被内装在延迟电路列中，延迟电路列本身构成并联配置门电路，有作为时序平均化电路的功能。
更详细地说，参照图50，第一、第二延迟电路列11、12作为一级延迟电路，对于输入信号，配有并联配置的第一、第二时钟倒相器电路(MN11、MP11、MN11C、MP11C、MN12、MP12、MN12C、MP12C)，使第一、第二时钟倒相器电路的共用连接的输出节点(FIn＋1b、FIn＋1a)充电，第一延迟电路列11的延迟电路的各级节点与对应的第二延迟电路列12的各级节点(BIn＋1b、BIn＋1a)连接。再有，在图50所示的构成中，时钟倒相器的PMOS晶体管MP11、NMOS晶体管MN11要比激活和非激活控制晶体管MP11C、MN11C分别更靠近电源和接地端连接配置。就是说，控制时钟倒相器的活性和非活性的控制晶体管MP11C、MN11C要比信号驱动的CMOS晶体管在电源和接地之间的更内侧配置。
参照图47，由1/2分频电路分频来自输入缓冲器13的外部时钟输入和通过伪输入缓冲器15的内部时钟信号17的信号，作为两个输入输入给延迟电路列11。开关控制晶体管MP11C、MN11C用图47所示的分频电路24的分频信号进行导通和截止控制。
并联配置的延迟电路列有基本相同的构成，但构成中根据晶体管的尺寸(例如，晶体管的栅极宽度)比例，可以分别单独设定时序平均化的平均比例(内分比例)。
在本实施形态中，由于仅为了时序平均化而未占有时钟路径，所以其优点是没有因时序平均化电路而产生的高速工作限制，并且外部时钟和内部时钟的时序差未被限制在时序平均化电路的延迟时间差内。[实施例6-1]
图48表示本发明第六实施形态的第一实施例的构成。在本实施例中，如图50所示，时序平均化电路内装在延迟电路列中，延迟电路列本身构成与门电路并联配置，有作为时序平均化电路的功能。参照图48，将来自输入缓冲器13的外部时钟输入和通过输入缓冲器15的内部时钟信号17的信号用1/2分频电路24分频，分别作为两个信号输入给两组延迟电路列的延迟电路列11、11’，同时作为决定延迟长度的信号输入。在由分频电路24分频的信号脉冲上升沿、脉冲下降沿上，可以用切换器10B选择时序平均化电路的两组输出内适当的时序。该时序选择依据情况使外部抖动降低优先，或使相位差的降低优先，这里省略其说明。此外，切换电路、分频电路本身可以用通常的电路设计来实现，这里省略说明。[实施例6-2]
图49表示本发明第六实施形态的第二实施例。在本实施例中，与图48所示的构成一样，在延迟电路列11、12内构成时序平均化电路，而不同点在于，为了使各组延迟电路列11中的时钟推进在时钟驱动器和伪输入缓冲器的延迟时间部分停止，对应于各组延迟电路列配有两个输出监视信号的监视信号发生电路19。
本实施例和实施形态所表示的是以图25所示的基础部分为基础，但以图24、图27、图28所示的现有技术为基础也可获得同样的效果。
此外，上述延迟电路列11、12由时钟倒相器构成的延迟电路单位构成，在延迟电路串联连接的晶体管中，把时序脉冲门的晶体管配置在输出端，与延迟电路中的推进相比，时序平均化、时钟推进的控制更为优先。
仅取出一部分图50所示的延迟电路列的延迟电路列一个方向部分，也可以作为同步延迟电路的时序平均化来利用。
此外，为了减少延迟电路列的元件数，也可以按反复交替地排列PMOS、NMOS晶体管的每一方，构成图50所示的延迟电路列。图51表示这种构成。利用这种构成，元件数大致减少一半。
参照图51，延迟电路列11在一级中配有由第一、第二输入信号的脉冲下降沿进行导通的第一、第二PMOS开关MP11、MP12，对于第一、第二输入信号，由于是脉冲下降沿，使所述第一、第二PMOS开关导通，由电源侧对该第一、第二PMOS开关的共用输出节点充电，在共用连接节点上，对下级的第一、第二NMOS开关MN21、MN22进行输入，利用所述共用连接节点的脉冲上升沿使下一级的第一、第二NMOS开关MN21、MN22导通，并使其输出节点在接地侧放电，而在与延迟电路列11推进方向相反的方向上传送信号的延迟电路列12在与延迟电路列11各级的PMOS开关MP12、MP13、NMOS开关MN21、MN22对应的级中配有PMOS开关MP13、MP14、NMOS开关MN23、MN24，延迟电路列11的PMOS开关级的输出节点与延迟电路列12中该级对应的PMOS开关的前级NMOS开关的输出节点连接。在各PMOS开关与电源VCC之间，在NMOS开关和输出之间，插入控制其通路导通和断开的开关。
此外，为了与长的循环对应，也可以使延迟电路列成环状，用计数器控制环中信号循环的次数(参照特开平8-137091号公报)。
如以上说明，按照本发明，相对于按一定时间差输入的两个信号，配有产生具有使输入时间差平均化的时间差成分信号的平均化电路，由于通过向该电路供给时钟信号不同的脉冲，生成内分不同脉冲间时间差的时钟信号，所以不使用PLL等反馈电路就具有可以减小时钟信号抖动的效果。
此外，按照本发明，通过串联连接时序平均化电路，具有可以使抖动降低效果成倍增加的效果。
而且，按照本发明，通过使用分频时钟的多相时钟，可以使用将MOS晶体管简单并联配置的时序平均化电路。
而且，通过增加多相时钟的相数，还可以用于高频时钟信号。
再有，按照本发明，通过使用固定延迟电路列，可以用NAND、NOR的简单构成实现时序平均化电路。
而且，按照本发明，提供一种方式，具有对于按一定时间差输入的两个信号，产生有将输入时间差平均化的时间成分信号的电路；和对该电路供给与时钟信号不同脉冲的电路，把内分不同脉冲间时间差的电路装载在DLL电路中；并把相位比较中使用的外部时钟输入和内部时钟输入输入给内分该不同脉冲间时间差的电路；把其输出输入给电压控制延迟电路。所以通过使内部时钟和内分进行平均化，使之取得了降低时钟信号抖动的效果。
此外，按照本发明，在利用内部时钟和内分，进行平均化时钟信号的抖动时，通过获得内分比例，以便内部时钟的时序成分变大，可以使抖动降低效果成倍增加。
而且，按照本发明，在进行锁定后，通过将进入相位比较电路的信号从外部时钟切换成内分外部时钟和内部时钟的信号，可以降低外部时钟的抖动对DLL或PLL电路稳定工作产生的影响。
而且，按照本发明，通过在同步延迟电路中配有平均化电路，具有降低内部时钟的抖动成分的效果。

Claims (53)

1.一种时钟控制电路，该时钟控制电路至少配有一个时序平均化电路，相对于从第一和第二输入端输入的第一和第二信号，生成具有按预定比例内分所述第一和第二信号时间差的时间差信号，并从输出端输出，
其特征在于，在所述时序平均化电路的第一和第二输入端供给第一和第二时钟信号，生成具有将所述第一和第二时钟信号脉冲间的时间差内分的时间差的时钟信号。
2.一种时钟控制方法，其特征在于，在相对于从第一和第二输入端输入的第一和第二信号生成具有按预定比例将所述第一和第二信号时间差内分的时间差信号并从输出端输出的时序平均化电路中，通过输入具有时间差的第一和第二时钟信号，生成将所述第一和第二时钟信号脉冲间的时间差内分的时钟，以降低抖动。
3.一种时钟控制电路，该时钟控制电路配有一个时序平均化电路，至少包括一个时序分割电路，根据输入给第一和第二输入端的第一和第二信号，相对于所述第一或第二信号的脉冲上升沿或脉冲下降沿的跃迁边沿，将所述第一和第二信号间的时间差按预定比例内分的时间差部分延迟，生成跃迁信号，从输出端输出，
其特征在于，配有将输入的时钟分割成第一、第二时钟信号，并供给所述时序平均化电路的装置。
4.一种时钟控制电路，其特征在于，
(a)将并联的两个时序分割电路所构成的时序平均化电路进行多级串联，所述时序平均化电路依据输入给第一和第二输入端的第一和第二信号，以所述第一和第二信号中跃迁时序快的一方作为基准，将所述第一和第二信号间的时间差内分的时间差部分延迟，生成跃迁信号，从输出端输出，
(b)将第一和第二时钟信号同时输入给构成初级时序平均化电路的所述各时序分割电路的第一和第二输入端，
(c)将来自前级时序平均化电路的所述各时序分割电路输出端的第一和第二信号同时输入给构成后级时序平均化电路的所述各时序分割电路的第一和第二输入端，
(d)取出来自最后级时序平均化电路的各时序分割电路输出端的第一和第二输出信号。
5.如权利要求3或4的时钟控制电路，其特征在于，将与输入的多相时钟信号的相数对应的时序平均化电路进行多级串联，所述时序平均化电路由并联的所述时序分割电路构成。
6.一种时钟控制电路，其特征在于，该时钟控制电路配有：
(a)输入相位相互不同的多个时钟，并相对于所述多个时钟生成一个时钟的跃迁时序和与时钟间的相位差对应的多个控制信号的装置，
(b)利用所述控制信号进行开关控制，控制对电容器的充电和放电的开关组，
(c)将所述电容器的端电压切换成逻辑信号输出的装置，和
(d)通过错开所述开关组的开关开关控制时序，使所述电容器的充电或放电速度可变的装置，
(e)配有输出内分所述时钟间相位差的相位差时钟信号的时序分割电路。
7.一种时钟控制电路，其特征在于，该时钟控制电路包括：
(a)相对于相位相互不同的多相时钟，配有生成内分预定组的时钟间相位差的相位差信号的至少一个时序分割电路的时钟相数部分，
(b)相对于所述多个时序分割电路的输出，生成预定组的输出间相位差部分的时间宽度信号的装置，和
(c)依据时钟相数部分生成的这些信号，组合预定组的两个信号，生成多相时钟的装置。
8.一种时钟控制电路，其特征在于，该时钟控制电路包括：
(a)多级串联的时序平均化电路，所述时序平均化电路由两个并联的时序分割电路构成，该时序平均化电路依据输入给第一和第二输入端的第一和第二信号，以所述第一和第二信号中跃迁时序快的一方作为基准，将所述第一和第二信号间的时间差内分的时间差部分延迟，生成跃迁信号，从输出端输出；
(b)分频电路，将输入的时钟信号分频成第一、第二时钟信号输出；
(c)将来自所述分割电路的第一、第二时钟信号同时输入给构成初级时序平均化电路的并联的所述各时序分割电路的第一和第二输入端；
(d)将来自前级时序平均化电路的所述各时序分割电路输出端的第一和第二输出信号同时输入给构成后级时序平均化电路的所述各时序分割电路的第一和第二输入端；
(e)将来自最后级时序平均化电路的各时序分割电路输出端的第一、第二输出信号作为输入并进行多路输出的合成电路。
9.如权利要求3至9其中任何一项所述的时钟控制电路，其特征在于，
(a)所述时序分割电路具有依据所述第一、第二输入信号的跃迁分别开关的第一、第二开关元件，
(a1)利用所述第一、第二输入信号中一个信号的跃迁，使一个开关元件导通，通过所述导通的开关元件使电流流动，对电容器充电，
(a2)接着利用第二信号的跃迁，通过使两个开关元件导通，使所述电容器进行可改变其充电速度的充电，
(b)配有将所述电容器的端电压作为逻辑信号输出的装置，
(c)以所述第一或第二输入信号的跃迁时间为基准，生成具有按预定比例内分所述第一和第二输入信号间时间差的时间差跃迁输出信号。
10.如权利要求4至9中任何一项所述的时钟控制电路，其特征在于，可以改变内分所述时间差的比例。
11.如权利要求3至8中任何一项所述的时钟控制电路，其特征在于，
(a)利用所述第一、第二输入信号的脉冲上升沿和脉冲下降沿，所述时序分割电路至少配有包括分别导通和关断的第一、第二开关元件的第一组、第二组开关元件组，
(b)相对于所述第一、第二输入信号，按照脉冲上升沿和脉冲下降沿一方的跃迁，在所述第一组开关元件的开关顺序控制电容器的充电过程中，可改变其速度，
(c)相对于所述第一、第二输入信号，按照脉冲上升沿和脉冲下降沿另一方的跃迁，在所述第二组开关元件的开关顺序控制电容器的放电过程中，可改变其速度，
(d)配有将所述电容器的端电压作为逻辑信号输出的装置，
(e)以所述第一或第二输入信号作为基准，生成具有内分所述第一和第二输入信号间时间差的时间差跃迁信号。
12.一种时序平均化电路，其具有并联的时序分割电路，该时序平均化电路依据输入第一和第二输入端的第一和第二信号，以所述第一和第二信号内跃迁时序快的一方作为基准，生成具有内分所述第一和第二信号间时间差的时间差信号，从输出端输出。
13.一种时序分割电路，其特征在于，
(a)配有利用由第一、第二输入端输入的第一、第二输入信号的跃迁进行导通和关断的第一、第二开关元件，
利用所述第一、第二输入信号内一个信号的跃迁使一个开关元件导通，通过所述导通的开关元件，使电流流动，使电容器充电，
接着利用第二信号的跃迁，通过使两个开关元件导通，可改变所述电容器的充电速度，
(b)配有将所述电容器的端电压作为逻辑信号输出的装置，
(c)以所述第一或第二输入信号的跃迁时间作为基准，生成具有内分所述第一和第二输入信号间时间差的时间差跃迁输出信号。
14.一种时序分割电路，其特征在于，
(a)至少配有利用由第一、第二输入端输入的第一、第二输入信号的脉冲上升沿和脉冲下降沿，包括分别导通和关断第一、第二开关元件的第一组、第二组开关元件，
(b)相对于所述第一、第二输入信号，按照脉冲上升沿和脉冲下降沿一方的跃迁，在控制所述第一组开关元件的开关顺序进行电容器的充电过程中，可改变其充电速度的装置，
(c)相对于所述第一、第二输入信号，按照脉冲上升沿和脉冲下降沿另一方的跃迁，在控制所述第二组开关元件的开关顺序进行电容器的放电过程中，可改变其放电速度的装置，
(d)将所述电容器的端电压作为逻辑信号输出的装置，
(e)以所述第一或第二输入信号作为基准，生成具有内分所述第一和第二输入信号间时间差的脉冲上升沿和脉冲下降沿跃迁信号。
15.如权利要求14所述的时序分割电路，其特征在于，在所述时序分割电路中，所述第一开关组、第二开关组采用作为基本门的NAND、NOR门的晶体管结构。
16.一种时钟控制电路，其特征在于，
(a)包括将输入信号延迟预定相位部分的固定延迟电路列，和
(b)相对于由第一和第二输入端输入的第一和第二信号，生成具有内分所述第一和第二信号时间差的时间差信号，并从输出端输出的时序平均化电路，
(c)将输入的时钟信号供给所述固定延迟电路列，将所述输入的时钟信号和所述固定延迟电路列的输出供给所述时序平均化电路，从所述时序平均化电路的输出端取出时钟。
17.如权利要求16所述的时钟控制电路，其特征在于，所述固定延迟电路列将输入的信号延迟360度(1周期)。
18.如权利要求16所述的时钟控制电路，其特征在于，所述固定延迟电路列两级串联连接将输入的信号延迟180度(半周期)的固定延迟电路列。
19.如权利要求16至18中任何一项所述的时钟控制电路，其特征在于，所述固定延迟电路列由同步延迟电路组成，包括：
(a)将输入脉冲推进一定长度的第一延迟电路列，
(b)推进所述第一延迟电路列的脉冲推进长度或比例长度部分脉冲的第二延迟电路列，和
(c)控制从所述第一延迟电路列向所述第二延迟电路列的脉冲传送的控制电路。
20.一种时钟控制电路，该时钟控制电路是由输入的外部时钟生成内部时钟的半导体集成电路装置的时钟控制电路，其特征在于，该时钟控制电路包括：
(a)延迟锁定环电路，其至少配有相位差检测电路、电荷泵、环形滤波器和以所述环形滤波器的输出作为控制电压输入而使输入信号的延迟改变的电压控制延迟电路，
(b)时序平均化电路，其配有相对于按一时间差输入的两个信号，产生具有按预定比例内分所述两个信号时间差的时间差信号；
(c)所述电压控制延迟电路的输出通过时钟驱动器作为内部时钟供给，
(d)作为输入给所述相位差检测电路的信号，将通过输入缓冲器输入的外部时钟的时钟信号和使所述内部时钟通过具有与所述输入缓冲器等价延迟时间的伪输入缓冲器电路的信号提供给所述时序平均化电路，将所述时序平均化电路的输出作为输入信号供给所述电压控制延迟电路。
21.如权利要求20所述的时钟控制电路，其特征在于，在输入来自所述输入缓冲器的外部时钟和从所述电压控制延迟电路经所述时钟驱动器和伪输入缓冲器电路供给的内部时钟信号的所述时序平均化电路中，作为内分时间差的比例，获得内分比例，以便所述内部时钟信号的时序变大。
22.如权利要求20所述的时钟控制电路，其特征在于，该时钟控制电路具有：
(e)利用所述相位检测电路的输出检测锁定状态的锁定检测电路，和
(f)对所述相位差检测电路供给所述输入时钟或所述时序平均化电路输出的其中之一的切换电路，
(g)时钟检测后，所述切换电路将供给所述相位差检测电路的信号切换成由所述输入缓冲器输入的外部时钟、所述时序平均化电路产生的内分所述外部时钟与所述内部时钟时间差的信号。
23.一种延迟锁定环电路，其特征在于，该电路有这样的结构：
(a)该延迟锁定环电路至少包括相位差检测电路，电荷泵，环形滤波器和以所述环形滤波器的输出作为输入使输入信号的延迟改变的电压控制延迟电路，
(b)配有时序平均化电路，相对于按一时间差输入的两个信号，产生具有按预定比例内分所述时间差的时间差信号，
(c)在所述时序平均化电路中，供给输入给所述相位差检测电路的输入时钟信号和来自所述电压控制延迟电路的输出信号，将所述时序平均化电路的输出作为输入信号供给所述电压控制延迟电路。
24.如权利要求23所述的延迟锁定环电路，其特征在于，该电路还有：
(d)时钟检测电路，依据所述相位差检测电路的输出检测时钟状态，
(e)切换电路，对所述相位差检测电路供给所述输入时钟或所述时序平均化电路输出的其中一个，
(f)在时钟检测后，所述切换电路将供给所述相位差检测电路的信号切换成由所述时序平均化电路根据输入时钟而输出的信号。
25.一种时钟控制电路，该电路是依据输入的外部时钟生成内部时钟的半导体集成电路装置，其特征在于，该电路包括：
(a)相位同步环电路，至少包括相位差检测电路，电荷泵，环形滤波器和电压控制振荡电路；
(b)时序平均化电路，相对于按一时间差输入的两个信号，产生具有按预定比例内分所述时间差的时间差信号；
(c)将通过输入缓冲器输入的外部时钟的时钟信号以及由所述电压控制振荡电路的输出信号通过时钟驱动器所输出的内部时钟再经过伪输入缓冲器后的信号供给所述时序平均化电路，所述伪输入缓冲器具有与所述输入缓冲器相同的延迟时间；
(d)时钟检测电路，依据所述相位差检测电路的输出检测时钟状态；
(e)切换电路，对所述相位差检测电路供给所述输入时钟或所述时序平均化电路输出的其中一个；
(f)在时钟检测后，所述切换电路将供给所述相位差检测电路的信号切换成由所述输入时钟、所述时序平均化电路输出的信号。
26.一种相位同步环电路，该电路至少包括相位差检测电路，电荷泵，环形滤波器和电压控制振荡电路，其特征在于，
(a)配有时序平均化电路，相对于按一时间差输入的两个信号，产生具有按预定比例内分所述时间差的时间差信号，
(b)在所述时序平均化电路中，供给输入时钟信号和来自所述电压控制振荡电路的输出信号，将所述时序平均化电路的输出作为输入供给所述相位差检测电路的一方。
27.如权利要求26所述的相位同步环电路，其特征在于，该电路还有：
(c)时钟检测电路，依据所述相位差检测电路的输出检测时钟状态，
(d)切换电路，对所述相位差检测电路供给所述输入时钟或所述时序平均化电路输出的其中一个，
(e)在时钟检测后，所述切换电路将供给所述相位差检测电路的信号切换为由所述时序平均化电路根据所述输入时钟输出的信号。
28.一种时钟控制电路，该电路用于输入外部时钟并生成内部时钟的半导体集成电路装置的时钟控制电路，其特征在于，该电路包括：
(a)同步延迟电路，
(b)第一延迟电路列，推进固定周期脉冲或脉冲边沿，
(c)第二延迟电路列，使所述第一延迟电路列中与推进的脉冲或脉冲边沿长度成比例的长度部分、脉冲或脉冲边沿可以通过，
(d)时钟驱动器，输出由所述第二延迟电路列输出的内部时钟，和
(e)时序平均化电路，输入来自输入缓冲器的时钟信号和通过所述时钟驱动器输出的具有与所述输入缓冲器相同延迟时间的通过伪输入缓冲器的内部时钟信号，生成并输出具有按预定比例内分这两个信号时间差的时间差信号，
(f)将所述时序平均化电路的输出通过伪延迟电路供给所述第一延迟电路列。
29.一种时钟控制电路，该电路用于输入外部时钟并生成内部时钟的半导体集成电路装置的时钟控制电路，其特征在于，该电路包括：
(a)同步延迟电路，
(b)第一延迟电路列，推进固定周期脉冲或脉冲边沿，
(c)第二延迟电路列，使所述第一延迟电路列中与推进的脉冲或脉冲边沿长度成比例的长度部分、脉冲或脉冲边沿可以通过，
(d)时钟驱动器，输出由所述第二延迟电路列输出的内部时钟，和
(e)第一、第二时序平均化电路，输入来自输入缓冲器的时钟信号和通过所述时钟驱动器输出的具有与所述输入缓冲器相同延迟时间的通过伪输入缓冲器的内部时钟信号，生成并输出具有内分这些信号时间差的时间差信号，
(f)将所述时序平均化电路的输出通过伪延迟电路供给所述第一延迟电路列，
(g)将所述第二时序平均化电路的输出作为控制从所述第一延迟电路列向第二延迟电路列信号传输的控制信号供给。
30.一种时钟控制电路，该电路用于输入外部时钟并生成内部时钟的半导体集成电路装置的时钟控制电路，其特征在于，该电路包括：
(a)同步延迟电路，
(b)配有两组以(b1)第一延迟电路列和(b2)第二延迟电路列为一组的延迟电路列，第一延迟电路列推进固定周期脉冲或脉冲边沿，而第二延迟电路列使所述第一延迟电路列中与推进的脉冲或脉冲边沿长度成比例的长度部分、脉冲或脉冲边沿可以通过，
(c)第一、第二时序平均化电路，输入来自输入缓冲器的时钟信号和通过所述时钟驱动器输出的具有与所述输入缓冲器相同延迟时间的通过伪输入缓冲器的内部时钟信号，生成并输出具有内分这些信号时间差的时间差信号，
(d)将所述第一时序平均化电路的输出通过伪延迟电路供给各组所述第一延迟电路列，
(e)将用分频电路分频的所述第二时序平均化电路输出的分频信号作为控制信号来供给，以控制从各组第一延迟电路列向所述第二延迟电路列的信号传输，
(f)将相互切换所述各组的所述第二延迟电路列输出的切换装置的输出供给时钟驱动器，并作为来自所述时钟驱动器的内部时钟来输出。
31.如权利要求28、29、30中任何一项所述的时钟控制电路，其特征在于，由伪输入缓冲器和伪时钟驱动器电路构成所述伪延迟电路。
32.一种时钟控制电路，该电路用于输入外部时钟并生成内部时钟的半导体集成电路装置的时钟控制电路，其特征在于，该电路包括：
(a)同步延迟电路，
(b)第一延迟电路列，以固定周期推进脉冲或脉冲边沿，
(c)第二延迟电路列，使所述第一延迟电路列中与推进的脉冲或脉冲边沿长度成比例的长度部分、脉冲或脉冲边沿可以通过，
(d)监视信号发生电路，在对与输入外部时钟的输入缓冲器等效的伪输入缓冲器和时钟驱动器推进时钟脉冲期间，输出监视信号，
(e)时序平均化电路，输入来自所述输入缓冲器的时钟信号和通过所述时钟驱动器输出的具有与所述输入缓冲器相同延迟时间的通过伪输入缓冲器的内部时钟信号，生成具有内分这两个信号时间差的时间差信号，并输出给所述第一延迟电路列，
(f)在所述监视信号输出中，在所述第一延迟电路列中停止脉冲或脉冲边沿的推进。
33.如权利要求32所述的时钟控制电路，其特征在于，该时钟控制电路包括：
(g)第一切换电路，选择来自所述输入缓冲器的时钟和所述时序平均化电路输出的一个供给所述第一延迟电路列，和
(h)第二切换电路，选择并输出所述第一切换电路的输出和所述第二延迟电路列输出中的一个。
34.如权利要求33所述的时钟控制电路，其特征在于，将所述第一切换电路的输出和通过所述时钟驱动器及所述伪输入缓冲器输入给所述时序平均化电路的输入信号供给所述监视信号发生电路。
35.一种时钟控制电路，该电路用于输入外部时钟并生成内部时钟的半导体集成电路装置的时钟控制电路，其特征在于，该电路包括：
(a)同步延迟电路，
(b)第一延迟电路列，以固定周期推进脉冲或脉冲边沿，
(c)第二延迟电路列，使所述第一延迟电路列中与推进的脉冲或脉冲边沿长度成比例的长度部分、脉冲或脉冲边沿可以通过，
(d)监视信号发生电路，在对与输入外部时钟的输入缓冲器等效的伪输入缓冲器和时钟驱动器推进时钟脉冲期间，输出监视信号，
(e)第一、第二时序平均化电路，输入来自所述输入缓冲器的时钟信号和通过时钟驱动器输出的内部时钟信号从所述伪输入缓冲器的输出，生成具有内分这些信号时间差的时间差信号，并输出给所述第一延迟电路列，
(f)将所述第一时序平均化电路的输出供给各组所述第一延迟电路列，
(g)把所述第二时序平均化电路的输出作为控制从各组第一延迟电路列向所述第二延迟电路列传送时钟信号的信号来使用，
(h)在所述监视信号输出中，在所述第一延迟电路列中停止脉冲或脉冲边沿的推进，
(i)配有切换电路，切换所述第二延迟电路列的输出和所述输入缓冲器的输出，并供给所述时钟驱动器。
36.一种时钟控制电路，该电路用于输入外部时钟并生成内部时钟的半导体集成电路装置的时钟控制电路，其特征在于，该电路包括；
(a)同步延迟电路，
(b)配有两组将(b1)第一延迟电路列和(b2)第二延迟电路列作为一组的延迟电路列，第一延迟电路列以固定周期推进脉冲或脉冲边沿，而第二延迟电路列使所述第一延迟电路列中与推进的脉冲或脉冲边沿长度成比例的长度部分、脉冲或脉冲边沿可以通过，
(c)第一、第二时序平均化电路，输入来自所述输入缓冲器的时钟信号和通过时钟驱动器输出的具有与所述输入缓冲器相同延迟时间的通过伪输入缓冲器的内部时钟信号，生成并输出具有内分这两个信号时间差的时间差信号，
(d)配有分频电路，将所述第一、第二时序平均化电路的输出分频，
(e)把用所述分频电路分频所述第一、第二时序平均化电路输出的分频信号分别作为从所述第一延迟电路列的输入、各组第一延迟电路列向所述第二延迟电路列传送时钟信号的信号来使用，
(f)第一切换电路，用每周期交替切换器切换来自所述各组的所述第二延迟电路列的输出，
(g)第二切换电路，选择所述输入缓冲器输出和所述第一切换电路输出的其中一个，并供给所述时钟驱动器。
37.一种时钟控制电路，该电路用于输入外部时钟并生成内部时钟的半导体集成电路装置的时钟控制电路，其特征在于，该电路有以下结构；
(a)同步延迟电路，
(b)第一延迟电路列，以固定周期推进脉冲或脉冲边沿，
(c)第二延迟电路列，使所述第一延迟电路列中与推进的脉冲或脉冲边沿长度成比例的长度部分、脉冲或脉冲边沿可以通过，
(d)监视信号发生电路，在对与输入缓冲器等效的伪输入缓冲器和时钟驱动器推进时钟脉冲期间，输出监视信号，
(e)第一、第二时序平均化电路，输入来自所述输入缓冲器的时钟信号和通过时钟驱动器输出的内部时钟信号从所述伪输入缓冲器的输出，生成具有按预订比例内分这两个信号时间差的时间差信号，并输出给所述第一延迟电路列，
(f)第一切换电路，选择所述输入缓冲器的输出和所述第一时序平均化电路输出的其中一个，并供给所述第一延迟电路列，
(g)第二切换电路，切换所述第一切换电路的输出和所述第二延迟电路列的输出，并输出给所述时钟驱动器，
(h)将所述第二时序平均化电路的输出和所述第二切换电路的输出与所述监视信号发生电路连接，
(i)在所述监视信号输出中，在所述第一延迟电路列中停止脉冲或脉冲边沿的推进。
38.一种时钟控制电路，该电路用于输入外部时钟并生成内部时钟的半导体集成电路装置的时钟控制电路，其特征在于，该电路有以下结构；
(a)同步延迟电路，
(b)第一延迟电路列，在固定周期推进脉冲或脉冲边沿，
(c)第二延迟电路列，使所述第一延迟电路列中与推进的脉冲或脉冲边沿长度成比例的长度部分、脉冲或脉冲边沿可以通过，
(d)监视信号发生电路，在对与输入缓冲器等效的伪输入缓冲器和时钟驱动器推进时钟脉冲期间，输出监视信号，
(e)第一、第二、第三时序平均化电路，输入来自所述输入缓冲器的时钟信号和通过时钟驱动器输出的内部时钟信号从所述伪输入缓冲器的输出，生成具有按预订比例内分这两个信号时间差的时间差信号，并输出给所述第一延迟电路列，
(f)将所述第一时序平均化电路的输出输入给所述第一延迟电路列，
(g)把所述第二时序平均化电路的输出作为控制从第一延迟电路列向所述第二延迟电路列传送时钟信号的信号来使用，
(h)将所述第三时序平均化电路的输出与所述监视信号发生电路连接，
(i)配有切换电路，切换所述第二延迟电路列的输出和来自所述输入缓冲器的输出，
(j)在所述监视信号输出中，在所述第一延迟电路列中停止脉冲或脉冲边沿的推进。
39.如权利要求28至38中任何一项所述的时钟控制电路，其特征在于，构成所述第一延迟电路列的延迟电路元件由受所述监视信号控制的时钟倒相器等组成。
40.如权利要求28至38中任何一项所述的时钟控制电路，其特征在于，所述延迟电路列这样构成，即根据各级延迟电路、PMOS晶体管侧情况，接着根据NMOS晶体管的情况，可用PMOS和NMOS晶体管交替地驱动输入的信号。
41.如权利要求28至38中任何一项所述的时钟控制电路，其特征在于，输入给所述第一延迟电路列的信号这样构成，在所述第一延迟电路列中被推进预定长度时，从所述第二延迟电路列的与所述第一延迟电路列所述长度对应的位置，在被传送的所述第二延迟电路列中推进。
42.一种时钟控制电路，该电路用于输入外部时钟并生成内部时钟的半导体集成电路装置的时钟控制电路，其特征在于，该电路有以下结构；
(a)同步延迟电路，
(b)配有两组将(b1)第一延迟电路列和(b2)第二延迟电路列作为一组的延迟电路列，第一延迟电路列以固定周期推进脉冲或脉冲边沿，而第二延迟电路列使所述第一延迟电路列中与推进的脉冲或脉冲边沿长度成比例的长度部分、脉冲或脉冲边沿可以通过，
(c)所述各组延迟电路列包括输入两个输入信号并按预定比例内分其时间差的时序平均化电路，
(d)配有监视信号发生电路，在对与输入缓冲器等效的伪输入缓冲器和时钟驱动器推进时钟脉冲期间，输出监视信号，
(e)将所述输入缓冲器的输出输入给分频电路，
(f)将所述输入缓冲器的输出通过第一切换电路并通过时钟驱动器作为内部时钟来输出，同时通过所述伪输入缓冲器输入给第二分频电路和监视信号发生电路，
(g)将所述分频电路的分频输出供给各组所述第一延迟电路列，同时由各组所述第一延迟电路列供给第二延迟电路列的传送控制信号，
(h)配有第二切换电路，切换所述各组第二延迟电路列的输出，
(i)将所述第二切换电路的输出和所述输入缓冲器的输出供给所述第一切换电路。
43.如权利要求42所述的时钟控制电路，其特征在于，构成这样的控制结构，在第一个所述监视信号输出后，控制停止随后的监视信号。
44.如权利要求42所述的时钟控制电路，其特征在于，所述各组延迟电路列包括多个时序平均化电路，可分别独立设定所述各时序平均化电路的内分比例。
45.如权利要求42所述的时钟控制电路，其特征在于，作为一级延迟电路，所述第一、第二延迟电路列配有相对于输入信号并联配置的第一、第二时钟倒相器电路，将所述第一、第二时钟倒相器电路的共用输出节点与下级连接，
所述第一延迟电路列的某级节点与对应的所述第二延迟电路列级的节点连接。
46.如权利要求42所述的时钟控制电路，其特征在于还包括：
(j)推进固定周期信号的第一延迟电路列在一级延迟电路中配有通过第一、第二输入信号的脉冲下降沿导通的第一、第二PMOS开关，按照所述第一、第二输入信号中的脉冲下降沿，通过所述第一、第二PMOS开关进行导通，从电源侧使所述第一、第二PMOS开关的共用输出节点充电，
(k)所述共用输出节点被输入给下级的第一、第二NMOS开关，通过所述共用输出节点的脉冲上升沿使所述下级的第一、第二NMOS开关导通，使其输出节点对接地侧放电，
(l)在与所述第一延迟电路列推进方向相反的方向上，传送信号的第二延迟电路列在与所述第一延迟电路列的各级PMOS开关、NMOS开关对应的级中分别配有PMOS开关、NMOS开关，
(m)所述第一延迟电路列的PMOS开关级的输出节点在所述第二延迟电路列中与该级对应的PMOS开关前级的NMOS开关的输出节点连接。
47.如权利要求44所述的时钟控制电路，其特征在于，配有通过所述监视信号分别使所述各级PMOS开关和电源间的通路以及由输出负载经过NMOS开关至接地的通路导通和关断的开关。
48.一种同步延迟电路，其特征在于，在构成延迟电路列的延迟电路元件中，由PMOS晶体管、NMOS晶体管交替驱动输入的时钟信号。
49.一种同步延迟电路，其特征在于，在同步延迟电路中包括：
(a)第一延迟电路列，以固定周期推进脉冲或脉冲边沿，和
(b)第二延迟电路列，从与所述第一延迟电路列信号推进位置对应的级开始，使与所述第一延迟电路列中脉冲或脉冲边沿推进的长度成比例的长度部分、脉冲或脉冲边沿通过，
(c)所述第一、第二延迟电路列配有输出内分两个输入信号时间差的时间差信号的时序平均化电路。
50.如权利要求49所述的同步延迟电路，其特征在于，所述各组延迟电路列包括多个时序平均化电路，可分别独立设定所述各时序平均化电路的内分比例。
51.如权利要求49所述的同步延迟电路，其特征在于，按串联状态连接包括输出内分两个输入信号时间差的时间差信号的时序平均化电路的延迟电路列。
52.如权利要求49所述的同步延迟电路，其特征在于，作为一级延迟电路，所述第一、第二延迟电路列配有相对于输入信号并联配置的第一、第二时钟倒相器电路，并将所述第一、第二时钟倒相器电路的共用节点与下级连接，
将所述第一延迟电路列的某级节点与对应的所述第二延迟电路列级的节点连接。
53.一种同步延迟电路，其特征在于，
(a)推进固定周期信号的第一延迟电路列在一级延迟电路列中配有通过第一、第二输入信号的脉冲下降沿进行导通的第一、第二开关元件(充电开关)，在所述第一、第二输入信号中，按照脉冲上升沿，通过所述第一、第二开关元件依次导通，从电源侧使所述第一、第二开关元件的共用输出节点充电，
(b)将所述共用输出节点输入给下级的第一、第二开关元件(放电开关)，通过所述共用输出节点的脉冲上升沿，所述下级的第一、第二开关元件导通，使其输出节点在接地侧放电，
(c)在与所述第一延迟电路列推进方向相反的方向上，传送信号的第二延迟电路列配有与所述第一延迟电路列的各级充电开关、放电开关对应的充电开关、放电开关，
(d)所述第一延迟电路列各级充电开关的输出节点与所述第二延迟电路列中对应该级充电开关的前级放电开关的输出节点连接。
CNB991090373A 1998-06-12 1999-06-14 时钟控制方法及其控制电路 Expired - Fee Related CN100336304C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16473098A JP3415444B2 (ja) 1998-06-12 1998-06-12 クロック制御方法および回路
JP164730/1998 1998-06-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2007101399790A Division CN101106370B (zh) 1998-06-12 1999-06-14 时钟控制方法及其控制电路

Publications (2)

Publication Number Publication Date
CN1239356A true CN1239356A (zh) 1999-12-22
CN100336304C CN100336304C (zh) 2007-09-05

Family

ID=15798821

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007101399790A Expired - Fee Related CN101106370B (zh) 1998-06-12 1999-06-14 时钟控制方法及其控制电路
CNB991090373A Expired - Fee Related CN100336304C (zh) 1998-06-12 1999-06-14 时钟控制方法及其控制电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2007101399790A Expired - Fee Related CN101106370B (zh) 1998-06-12 1999-06-14 时钟控制方法及其控制电路

Country Status (3)

Country Link
US (6) US6600354B2 (zh)
JP (1) JP3415444B2 (zh)
CN (2) CN101106370B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1777032B (zh) * 2005-12-06 2010-12-08 东南大学 四通道无失配时钟控制电路
CN102931978A (zh) * 2011-08-09 2013-02-13 晨星软件研发(深圳)有限公司 相位调整装置以及其相关的时钟脉冲产生器以及调整相位的方法
CN106452395A (zh) * 2016-09-13 2017-02-22 华为技术有限公司 一种多路时钟分发电路及电子设备
CN110474633A (zh) * 2018-05-09 2019-11-19 三星电子株式会社 用于产生时钟的方法和装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415444B2 (ja) 1998-06-12 2003-06-09 Ｎｅｃエレクトロニクス株式会社 クロック制御方法および回路
US6526374B1 (en) * 1999-12-13 2003-02-25 Agere Systems Inc. Fractional PLL employing a phase-selection feedback counter
JP3495311B2 (ja) * 2000-03-24 2004-02-09 Ｎｅｃエレクトロニクス株式会社 クロック制御回路
JP3667196B2 (ja) * 2000-05-26 2005-07-06 Ｎｅｃエレクトロニクス株式会社 タイミング差分割回路
DE10056164C1 (de) * 2000-11-13 2002-06-13 Texas Instruments Deutschland Schaltungsanordnung zur Erzeugung von mit Ausgangssignalen eines Taktgenerators flankensynchronen Taktsignalen für einen Halbleiterspeicher
JP2007288749A (ja) * 2005-04-28 2007-11-01 Sanyo Electric Co Ltd 遅延回路
JP2007174744A (ja) * 2005-12-19 2007-07-05 Matsushita Electric Ind Co Ltd チャージポンプ回路及び電源装置
US7664978B2 (en) * 2006-04-07 2010-02-16 Altera Corporation Memory interface circuitry with phase detection
US7301380B2 (en) * 2006-04-12 2007-11-27 International Business Machines Corporation Delay locked loop having charge pump gain independent of operating frequency
JP4534162B2 (ja) 2006-05-30 2010-09-01 エルピーダメモリ株式会社 半導体集積回路装置
WO2008114509A1 (ja) * 2007-03-20 2008-09-25 Advantest Corporation クロックデータリカバリ回路、方法ならびにそれらを利用した試験装置
JP5566568B2 (ja) 2007-03-27 2014-08-06 ピーエスフォー ルクスコ エスエイアールエル 電源電圧発生回路
US20080253491A1 (en) * 2007-04-13 2008-10-16 Georgia Tech Research Corporation Method and Apparatus for Reducing Jitter in Multi-Gigahertz Systems
WO2009015086A2 (en) * 2007-07-20 2009-01-29 Blue Danube Labs Inc Method and system for multi-point signal generation with phase synchronized local carriers
JP2009152682A (ja) * 2007-12-18 2009-07-09 Ricoh Co Ltd 位相差平滑化装置
US8432181B2 (en) * 2008-07-25 2013-04-30 Thomson Licensing Method and apparatus for reconfigurable at-speed test clock generator
CN101635504B (zh) * 2009-08-20 2012-10-10 杭州士兰微电子股份有限公司 频率抖动电路和方法及其在开关电源中的应用
US8494105B1 (en) * 2010-11-22 2013-07-23 Agilent Technologies, Inc. Apparatus and method for providing digital representation of time difference between clocks
JP5886128B2 (ja) * 2011-05-13 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
US8933679B2 (en) * 2011-12-07 2015-01-13 Maxim Integrated Products, Inc. Adaptive dead-time control
US9577525B2 (en) 2014-03-04 2017-02-21 Maxim Integrated Products, Inc. Adaptive dead time control
US10484163B2 (en) * 2017-10-13 2019-11-19 Cisco Technology, Inc. Measure and improve clock synchronization using combination of transparent and boundary clocks
US11626875B2 (en) * 2018-04-20 2023-04-11 Texas Instruments Incorporated Stress reduction on stacked transistor circuits
CN110045372B (zh) * 2019-03-11 2021-03-23 西安电子科技大学 超宽带脉冲信号发射装置及超宽带脉冲雷达系统
CN111586326B (zh) * 2020-05-29 2023-08-04 合肥海图微电子有限公司 一种cmos图像传感器中的行扫描电路

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836887A (en) * 1972-12-18 1974-09-17 Mitsubishi Electric Corp Control system for electric installations on vehicle
US5398031A (en) * 1989-07-28 1995-03-14 Rohm Co., Ltd. DTMF signal generating circuit
JPH03104436A (ja) 1989-09-19 1991-05-01 Fujitsu Ltd バースト・タイミング調整回路
JP2621612B2 (ja) * 1990-08-11 1997-06-18 日本電気株式会社 半導体集積回路
US5319260A (en) * 1991-07-23 1994-06-07 Standard Microsystems Corporation Apparatus and method to prevent the disturbance of a quiescent output buffer caused by ground bounce or by power bounce induced by neighboring active output buffers
US5231319A (en) * 1991-08-22 1993-07-27 Ncr Corporation Voltage variable delay circuit
US6184736B1 (en) 1992-04-03 2001-02-06 Compaq Computer Corporation Sinusoidal radio-frequency clock distribution system for synchronization of a computer system
JP3104436B2 (ja) 1992-10-26 2000-10-30 株式会社日立製作所 ガスタービン燃焼器の支持構造
KR960006911B1 (ko) * 1992-12-31 1996-05-25 현대전자산업주식회사 데이타 출력버퍼
US5452325A (en) * 1993-07-12 1995-09-19 Quantum Corp. Averaging zero phase start for phase locked loops
EP0653843A3 (en) * 1993-11-17 1996-05-01 Hewlett Packard Co CMOS circuits with adaptive voltage threshold.
US5469116A (en) 1994-01-27 1995-11-21 Sgs-Thomson Microelectronics, Inc. Clock generator circuit with low current frequency divider
JPH07235956A (ja) * 1994-02-23 1995-09-05 Nippon Telegr & Teleph Corp <Ntt> バースト信号復調回路
JPH07245558A (ja) * 1994-03-03 1995-09-19 Hitachi Ltd 半導体装置の入力回路
JPH0854957A (ja) 1994-08-12 1996-02-27 Hitachi Ltd クロック分配システム
JPH08137091A (ja) 1994-11-08 1996-05-31 Miyazaki Oki Electric Co Ltd マスク外観検査装置
JP3338744B2 (ja) 1994-12-20 2002-10-28 日本電気株式会社 遅延回路装置
EP0720291B1 (en) * 1994-12-20 2002-04-17 Nec Corporation Delay circuit device
JP2735034B2 (ja) 1995-06-14 1998-04-02 日本電気株式会社 クロック信号分配回路
JPH0927747A (ja) * 1995-07-11 1997-01-28 Hitachi Ltd ディジタルｐｌｌ回路
US5896055A (en) * 1995-11-30 1999-04-20 Matsushita Electronic Industrial Co., Ltd. Clock distribution circuit with clock branch circuits connected to outgoing and return lines and outputting synchronized clock signals by summing time integrals of clock signals on the outgoing and return lines
KR100202645B1 (ko) * 1995-12-21 1999-06-15 문정환 프리차지회로를 내장한 씨모스 출력회로
KR0179786B1 (ko) * 1995-12-23 1999-04-01 문정환 출력버퍼
JP3658094B2 (ja) * 1996-07-26 2005-06-08 キヤノン株式会社 電気内挿装置及びそれを用いた位置情報検出装置
US5939919A (en) 1996-09-12 1999-08-17 Hyundai Electronics America Inc Clock signal distribution method for reducing active power dissipation
JP3718932B2 (ja) 1996-12-10 2005-11-24 ソニー株式会社 中間位相クロック生成回路
JPH10171774A (ja) * 1996-12-13 1998-06-26 Fujitsu Ltd 半導体集積回路
JP3173408B2 (ja) 1997-03-13 2001-06-04 日本電気株式会社 信号多重化回路
JPH10313237A (ja) * 1997-05-09 1998-11-24 Nec Corp 遅延回路装置
US6075395A (en) * 1997-05-30 2000-06-13 Nec Corporation Synchronous delay circuit
JP3309782B2 (ja) * 1997-06-10 2002-07-29 日本電気株式会社 半導体集積回路
JP3333429B2 (ja) * 1997-06-30 2002-10-15 株式会社東芝 半導体集積回路
JP3434682B2 (ja) * 1997-10-03 2003-08-11 Ｎｅｃエレクトロニクス株式会社 同期遅延回路
JPH11112308A (ja) * 1997-10-06 1999-04-23 Nec Corp 同期遅延回路装置
JP3178666B2 (ja) * 1998-02-03 2001-06-25 日本電気株式会社 ダイナミック型駆動回路
JP3076300B2 (ja) * 1998-04-20 2000-08-14 日本電気アイシーマイコンシステム株式会社 出力バッファ回路
JPH11346145A (ja) 1998-05-29 1999-12-14 Nec Corp 多相クロック生成回路及び方法
JP3415444B2 (ja) * 1998-06-12 2003-06-09 Ｎｅｃエレクトロニクス株式会社 クロック制御方法および回路
US6307399B1 (en) * 1998-06-02 2001-10-23 Integrated Device Technology, Inc. High speed buffer circuit with improved noise immunity
JP3763673B2 (ja) * 1998-06-11 2006-04-05 富士通株式会社 Ｄｌｌ回路
US6504414B2 (en) * 1998-06-12 2003-01-07 Nec Corporation Clock control method and circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1777032B (zh) * 2005-12-06 2010-12-08 东南大学 四通道无失配时钟控制电路
CN102931978A (zh) * 2011-08-09 2013-02-13 晨星软件研发(深圳)有限公司 相位调整装置以及其相关的时钟脉冲产生器以及调整相位的方法
CN102931978B (zh) * 2011-08-09 2016-05-11 晨星软件研发(深圳)有限公司 相位调整装置以及其相关的时钟脉冲产生器以及调整相位的方法
CN106452395A (zh) * 2016-09-13 2017-02-22 华为技术有限公司 一种多路时钟分发电路及电子设备
US10122354B2 (en) 2016-09-13 2018-11-06 Huawei Technologies Co., Ltd. Multi-channel clock distribution circuit and electronic device
CN106452395B (zh) * 2016-09-13 2019-03-05 华为技术有限公司 一种多路时钟分发电路及电子设备
CN110474633A (zh) * 2018-05-09 2019-11-19 三星电子株式会社 用于产生时钟的方法和装置
CN110474633B (zh) * 2018-05-09 2024-06-07 三星电子株式会社 用于产生时钟的方法和装置

Also Published As

Publication number Publication date
US6388493B2 (en) 2002-05-14
US6501316B2 (en) 2002-12-31
US6396320B2 (en) 2002-05-28
JPH11355262A (ja) 1999-12-24
CN101106370A (zh) 2008-01-16
US20010045852A1 (en) 2001-11-29
US7170333B2 (en) 2007-01-30
US20010045851A1 (en) 2001-11-29
JP3415444B2 (ja) 2003-06-09
US6600354B2 (en) 2003-07-29
US20010000952A1 (en) 2001-05-10
US7239190B2 (en) 2007-07-03
US20050104638A1 (en) 2005-05-19
US20040017241A1 (en) 2004-01-29
CN100336304C (zh) 2007-09-05
US20010040474A1 (en) 2001-11-15
CN101106370B (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
CN100336304C (zh) 时钟控制方法及其控制电路
CN1279417C (zh) 时钟控制电路和时钟控制方法
CN1203613C (zh) 定时差分割电路、时钟控制电路和信号控制方法
CN1297069C (zh) 可设定或控制时钟信号的占空比的时钟生成电路及其系统
CN1260892C (zh) 具有占空比校正电路的模拟延迟锁定环
CN101043214A (zh) 延迟电路和延迟同步回路装置
CN1181613C (zh) 时钟控制方法和电路
CN1216324C (zh) 多相时钟发生电路
CN1114267C (zh) 由时钟信号控制的电平转换电路
CN1956329A (zh) 产生时钟信号的时钟产生电路和方法
CN1144117C (zh) 控制时钟信号的方法和电路
CN1350234A (zh) 采样时钟生成电路、数据传送控制装置和电子设备
CN1770329A (zh) 寄存器电路以及包括寄存器电路的同步集成电路
CN1655279A (zh) 在半导体存储器装置中的片内终结上的模式转移电路
CN1178391C (zh) 时钟信号控制方法及其装置
CN1160634C (zh) 串行/并行转换电路、数据传送控制装置和电子设备
CN1172440C (zh) 时钟控制电路和方法
CN1826691A (zh) 多电源电压半导体器件
CN1992519A (zh) 脉冲静态触发器
CN1405650A (zh) 插补电路和dll电路及半导体集成电路
CN1169298C (zh) 时钟信号的控制方法及其装置
CN1216461C (zh) 半导体集成电路
CN1977487A (zh) 相位同步电路
CN1416138A (zh) 半导体装置
CN1503452A (zh) 半导体装置及其驱动方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030418

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030418

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070905

Termination date: 20140614

EXPY Termination of patent right or utility model