JPH07235956A - バースト信号復調回路 - Google Patents
バースト信号復調回路Info
- Publication number
- JPH07235956A JPH07235956A JP2574894A JP2574894A JPH07235956A JP H07235956 A JPH07235956 A JP H07235956A JP 2574894 A JP2574894 A JP 2574894A JP 2574894 A JP2574894 A JP 2574894A JP H07235956 A JPH07235956 A JP H07235956A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- clock
- carrier
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 キャリア再生およびクロック再生のためのプ
リアンブルを共用化し、キャリア再生およびクロック再
生を同時に行うことができるバースト信号復調回路を提
供する。 【構成】 受信するバースト信号には、特定の条件（式
（１）〜（３））に基づいて決定された共用プリアンブ
ル４（図２）が予め設定されている。キャリア再生回路
３１（図３）は、このプリアンブル４を用いてクロック
位相に影響されずにキャリア再生をおこなう。また、こ
のキャリア再生と並行して、クロック再生回路４１（図
４）は同プリアンブル４を用いてキャリア位相誤差に影
響されずにクロック再生を行い、サンプルクロックＨの
位相が修正される。
リアンブルを共用化し、キャリア再生およびクロック再
生を同時に行うことができるバースト信号復調回路を提
供する。 【構成】 受信するバースト信号には、特定の条件（式
（１）〜（３））に基づいて決定された共用プリアンブ
ル４（図２）が予め設定されている。キャリア再生回路
３１（図３）は、このプリアンブル４を用いてクロック
位相に影響されずにキャリア再生をおこなう。また、こ
のキャリア再生と並行して、クロック再生回路４１（図
４）は同プリアンブル４を用いてキャリア位相誤差に影
響されずにクロック再生を行い、サンプルクロックＨの
位相が修正される。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル無線通信に
おいて用いられるバースト信号復調回路に関する。
おいて用いられるバースト信号復調回路に関する。
【０００２】
【従来の技術】図７は、従来のバースト信号復調回路の
構成を例示する図である。この図において、１０は直交
検波回路、２０はサンプル回路、３０はキャリア再生回
路、４０はクロック再生回路、５０は検波回路であり、
太線矢印は複素信号を示す。また、図８は、上記バース
ト信号復調回路で用いられるバースト信号のフォーマッ
トを示す図であり、そのバースト信号はキャリア再生用
プリアンブル１と、クロック再生用プリアンブル２と、
通信対象のデータなどを含むデータ３とから構成され
る。
構成を例示する図である。この図において、１０は直交
検波回路、２０はサンプル回路、３０はキャリア再生回
路、４０はクロック再生回路、５０は検波回路であり、
太線矢印は複素信号を示す。また、図８は、上記バース
ト信号復調回路で用いられるバースト信号のフォーマッ
トを示す図であり、そのバースト信号はキャリア再生用
プリアンブル１と、クロック再生用プリアンブル２と、
通信対象のデータなどを含むデータ３とから構成され
る。
【０００３】図７において、受信されたバースト信号Ａ
は直交検波回路１０に供給され、Ｉ（In-phase）チャン
ネルを実数成分、Ｑ（Quadruture）チャンネルを虚数成
分とするベースバンド複素信号Ｂに変換される。この複
素信号Ｂはサンプル回路２０において、クロック再生回
路２０（後述）から供給されるクロック信号Ｆのタイミ
ングでサンプルされ、そのサンプル結果である複素信号
Ｃがキャリア再生回路３０および検波回路５０へ出力さ
れる。ここで、上記クロック信号Ｆの識別点からのズレ
（クロック位相）は、後述するクロック再生が行われる
以前にはランダムな値となる。
は直交検波回路１０に供給され、Ｉ（In-phase）チャン
ネルを実数成分、Ｑ（Quadruture）チャンネルを虚数成
分とするベースバンド複素信号Ｂに変換される。この複
素信号Ｂはサンプル回路２０において、クロック再生回
路２０（後述）から供給されるクロック信号Ｆのタイミ
ングでサンプルされ、そのサンプル結果である複素信号
Ｃがキャリア再生回路３０および検波回路５０へ出力さ
れる。ここで、上記クロック信号Ｆの識別点からのズレ
（クロック位相）は、後述するクロック再生が行われる
以前にはランダムな値となる。
【０００４】キャリア再生回路３０は、上記複素信号Ｃ
に含まれるキャリア再生用プリアンブル１（図８参照）
を用いてキャリアの再生を行う。ここで、キャリア再生
用プリアンブル１は例えば全てが”１”のビット系列を
変調を行わず送信されたものであり、これにより、キャ
リア再生回路３０は、クロック位相と無関係にキャリア
位相誤差（基準キャリア信号とキャリア再生回路３０の
出力との位相差）を算出し、その結果を再生キャリア信
号Ｄとして検波回路５０へ出力する。
に含まれるキャリア再生用プリアンブル１（図８参照）
を用いてキャリアの再生を行う。ここで、キャリア再生
用プリアンブル１は例えば全てが”１”のビット系列を
変調を行わず送信されたものであり、これにより、キャ
リア再生回路３０は、クロック位相と無関係にキャリア
位相誤差（基準キャリア信号とキャリア再生回路３０の
出力との位相差）を算出し、その結果を再生キャリア信
号Ｄとして検波回路５０へ出力する。
【０００５】検波回路５０は、上記再生キャリア信号Ｄ
を用いて、サンプル回路２０より供給される複素信号Ｃ
からキャリア位相誤差を除去し、その結果をキャリア再
生後信号Ｅとして出力する。
を用いて、サンプル回路２０より供給される複素信号Ｃ
からキャリア位相誤差を除去し、その結果をキャリア再
生後信号Ｅとして出力する。
【０００６】クロック再生回路４０は、上記キャリア再
生後信号Ｅを入力し、その信号Ｅに含まれるクロック再
生用プリアンブル２（図８参照）を用いてクロック再生
を行う。ここで、クロック再生用プリアンブル２はクロ
ック周期成分を多く含むように設定された信号であり、
例えば”０１”を順次繰り返す交番信号が用いられる。
クロック再生回路４０は、上記信号Ｅからクロック位相
の推定および修正を行い、その結果を再生クロック信号
Ｆとして上述したサンプル回路２０へ出力する。
生後信号Ｅを入力し、その信号Ｅに含まれるクロック再
生用プリアンブル２（図８参照）を用いてクロック再生
を行う。ここで、クロック再生用プリアンブル２はクロ
ック周期成分を多く含むように設定された信号であり、
例えば”０１”を順次繰り返す交番信号が用いられる。
クロック再生回路４０は、上記信号Ｅからクロック位相
の推定および修正を行い、その結果を再生クロック信号
Ｆとして上述したサンプル回路２０へ出力する。
【０００７】この後、検波回路５０から出力される信号
Ｅは、キャリア再生およびクロック再生後の復調信号と
なり、その復調信号に含まれるデータ３（図８参照）か
ら通信対象のデータが得られる。
Ｅは、キャリア再生およびクロック再生後の復調信号と
なり、その復調信号に含まれるデータ３（図８参照）か
ら通信対象のデータが得られる。
【０００８】
【発明が解決しようとする課題】ところで、上述した従
来のバースト信号復調回路においては、キャリア再生用
プリアンブル１およびクロック再生用プリアンブル２を
バースト信号に設け、それらのプリアンブルを用いてキ
ャリア再生およびクロック再生を順次行っていた。この
ため、プリアンブル長が長くなり、情報伝送効率が低下
するという問題があった。
来のバースト信号復調回路においては、キャリア再生用
プリアンブル１およびクロック再生用プリアンブル２を
バースト信号に設け、それらのプリアンブルを用いてキ
ャリア再生およびクロック再生を順次行っていた。この
ため、プリアンブル長が長くなり、情報伝送効率が低下
するという問題があった。
【０００９】本発明はこのような問題点を改善すべくな
されたもので、キャリア再生およびクロック再生のため
のプリアンブルを共用化し、キャリア再生およびクロッ
ク再生を同時に行うことができるバースト信号復調回路
を提供することを目的としている。
されたもので、キャリア再生およびクロック再生のため
のプリアンブルを共用化し、キャリア再生およびクロッ
ク再生を同時に行うことができるバースト信号復調回路
を提供することを目的としている。
【００１０】
【課題を解決するための手段】この発明は、ディジタル
位相変調において、隣り合う２つの位相間を１シンボル
毎に交互に遷移するプリアンブル信号を有するバースト
信号を入力とし、前記バースト信号をそのキャリアに等
しい周波数を有する局部発信信号により低域周波数に変
換し、ＩチャンネルおよびＱチャンネルの成分からなる
複素信号を出力する直交検波回路と、サンプルクロック
のタイミングで前記複素信号を１シンボルあたり２回以
上サンプルし出力するサンプル回路と、前記サンプル回
路の出力信号を１シンボル時間遅延させ出力する１シン
ボル遅延回路と、前記プリアンブル信号に対し、前記サ
ンプル回路の出力信号および前記１シンボル遅延回路の
各出力信号に含まれるＩチャンネル成分同士およびＱチ
ャンネル成分同士を平均する平均回路と、前記平均回路
の平均結果をろ波し再生キャリア信号として出力するキ
ャリアフィルタ回路とを有するキャリア再生回路と、前
記プリアンブル信号に対し、前記サンプル回路の出力の
信号位相および前記１シンボル遅延回路出力の信号位相
の位相差を算出し出力する複素乗算回路と、前記複素乗
算回路の出力により前記サンプルクロックの識別点から
のズレを推定するクロック位相推定回路と、前記クロッ
ク位相推定回路の出力に基づき前記サンプルクロックの
位相を修正するタイミング修正回路とを有するクロック
再生回路と、前記再生キャリア信号に基づいて前記サン
プル回路の出力信号からキャリア位相誤差を除去する検
波回路と、を備えたことを特徴とする。
位相変調において、隣り合う２つの位相間を１シンボル
毎に交互に遷移するプリアンブル信号を有するバースト
信号を入力とし、前記バースト信号をそのキャリアに等
しい周波数を有する局部発信信号により低域周波数に変
換し、ＩチャンネルおよびＱチャンネルの成分からなる
複素信号を出力する直交検波回路と、サンプルクロック
のタイミングで前記複素信号を１シンボルあたり２回以
上サンプルし出力するサンプル回路と、前記サンプル回
路の出力信号を１シンボル時間遅延させ出力する１シン
ボル遅延回路と、前記プリアンブル信号に対し、前記サ
ンプル回路の出力信号および前記１シンボル遅延回路の
各出力信号に含まれるＩチャンネル成分同士およびＱチ
ャンネル成分同士を平均する平均回路と、前記平均回路
の平均結果をろ波し再生キャリア信号として出力するキ
ャリアフィルタ回路とを有するキャリア再生回路と、前
記プリアンブル信号に対し、前記サンプル回路の出力の
信号位相および前記１シンボル遅延回路出力の信号位相
の位相差を算出し出力する複素乗算回路と、前記複素乗
算回路の出力により前記サンプルクロックの識別点から
のズレを推定するクロック位相推定回路と、前記クロッ
ク位相推定回路の出力に基づき前記サンプルクロックの
位相を修正するタイミング修正回路とを有するクロック
再生回路と、前記再生キャリア信号に基づいて前記サン
プル回路の出力信号からキャリア位相誤差を除去する検
波回路と、を備えたことを特徴とする。
【００１１】
【作用】本発明においては、キャリア再生回路はクロッ
ク位相に影響されずにキャリア再生を行い、これと並行
してクロック再生回路はキャリア位相誤差に影響されず
にクロック再生を行なうため、バースト信号に含まれる
プリアンブル信号を共用化することができる。
ク位相に影響されずにキャリア再生を行い、これと並行
してクロック再生回路はキャリア位相誤差に影響されず
にクロック再生を行なうため、バースト信号に含まれる
プリアンブル信号を共用化することができる。
【００１２】
【実施例】以下、図面を参照して、この発明の一実施例
であるバースト信号復調回路について説明を行う。
であるバースト信号復調回路について説明を行う。
【００１３】図１は、このバースト信号復調回路の構成
を示すブロック図であり、図７と対応する部分には同一
の符号をつけ、その説明を省略する。また、図１の太線
矢印は複素信号を示し、実線矢印は実数のみの信号を示
す。また、図２は本実施例で用いるバースト信号のフォ
ーマットを示す図であり、上述した従来のフォーマット
（図８）におけるキャリア再生用プリアンブル１および
クロック再生用プリアンブル２が、１つの共用プリアン
ブル４に置き換えられている。なお、この共用プリアン
ブル４のビット系列は以下の条件を満たすように選ばれ
る。
を示すブロック図であり、図７と対応する部分には同一
の符号をつけ、その説明を省略する。また、図１の太線
矢印は複素信号を示し、実線矢印は実数のみの信号を示
す。また、図２は本実施例で用いるバースト信号のフォ
ーマットを示す図であり、上述した従来のフォーマット
（図８）におけるキャリア再生用プリアンブル１および
クロック再生用プリアンブル２が、１つの共用プリアン
ブル４に置き換えられている。なお、この共用プリアン
ブル４のビット系列は以下の条件を満たすように選ばれ
る。
【００１４】ｒ（ｔ）をサンプル回路２０（図１）から
出力される複素信号（Ｉ＋ｊＱ）とし、Ｔｓをシンボル
周期とし、さらに、 θ（ｔ）＝ａｒｃｔａｎ［ｒ（ｔ）］ φ（ｔ）＝θ（ｔ）−θ（ｔ＋Ｔｓ） とすると、条件式は以下のようになる。 θ（ｔ）＋θ（ｔ＋Ｔｓ）＝Ｋ（一定） ・・・ （１） φ（ｔ）＝φ（ｔ＋２Ｔｓ） ・・・ （２） φ（ｔ）＝−φ（ｔ＋Ｔｓ） ・・・ （３） ただし、０＜ｔ≦Ｔｓにおいてφ-1（ｔ）が存在。
出力される複素信号（Ｉ＋ｊＱ）とし、Ｔｓをシンボル
周期とし、さらに、 θ（ｔ）＝ａｒｃｔａｎ［ｒ（ｔ）］ φ（ｔ）＝θ（ｔ）−θ（ｔ＋Ｔｓ） とすると、条件式は以下のようになる。 θ（ｔ）＋θ（ｔ＋Ｔｓ）＝Ｋ（一定） ・・・ （１） φ（ｔ）＝φ（ｔ＋２Ｔｓ） ・・・ （２） φ（ｔ）＝−φ（ｔ＋Ｔｓ） ・・・ （３） ただし、０＜ｔ≦Ｔｓにおいてφ-1（ｔ）が存在。
【００１５】以上の条件を満たす信号は、ディジタル位
相変調において、隣り合う２つの位相間を１シンボル毎
に交互に遷移する信号であり、例えばＱＰＳＫ変調ある
いはオフセットＱＰＳＫにおいて”１１０１”（作動符
号が用いられる場合は”１００１”）の繰り返しビット
系列をプリアンブルとして送信することにより得られ
る。以下ではプリアンブル４に、上述したビット系列”
１１０１１１０１・・・”が用いられた場合を例に説明
を行う。
相変調において、隣り合う２つの位相間を１シンボル毎
に交互に遷移する信号であり、例えばＱＰＳＫ変調ある
いはオフセットＱＰＳＫにおいて”１１０１”（作動符
号が用いられる場合は”１００１”）の繰り返しビット
系列をプリアンブルとして送信することにより得られ
る。以下ではプリアンブル４に、上述したビット系列”
１１０１１１０１・・・”が用いられた場合を例に説明
を行う。
【００１６】図１において、受信されたバースト信号Ａ
は直交検波回路１０に入力され、Ｉチャンネルを実数成
分、Ｑチャンネルを虚数成分とするベースバンド複素信
号Ｂに変換される。この複素信号Ｂはサンプル回路２０
においてクロック信号Ｈにより２［サンプル／シンボ
ル］のサンプル速度でサンプルされる。ただし、クロッ
ク信号Ｈは、クロック再生が行われる以前には任意のク
ロック位相となる。このサンプル回路２０のサンプル結
果である信号Ｃは、キャリア再生回路３１およびクロッ
ク再生回路４１へ同時に供給される。
は直交検波回路１０に入力され、Ｉチャンネルを実数成
分、Ｑチャンネルを虚数成分とするベースバンド複素信
号Ｂに変換される。この複素信号Ｂはサンプル回路２０
においてクロック信号Ｈにより２［サンプル／シンボ
ル］のサンプル速度でサンプルされる。ただし、クロッ
ク信号Ｈは、クロック再生が行われる以前には任意のク
ロック位相となる。このサンプル回路２０のサンプル結
果である信号Ｃは、キャリア再生回路３１およびクロッ
ク再生回路４１へ同時に供給される。
【００１７】図３は、キャリア再生回路３１の構成を示
すブロック図である。この図において、６０はリミッタ
であり、サンプル回路２０から供給される複素信号Ｃの
振幅を一定にし、信号Ｒとして出力する。７０は１シン
ボル遅延回路であり、リミッタ６０の出力信号Ｒを１シ
ンボル周期（Ｔｓ）だけ遅延させ、その結果を信号Ｓと
して出力する。８０は平均回路であり、リミッタ６０お
よび１シンボル遅延回路７０から供給される信号Ｒおよ
びＳの平均を求め、その結果を信号Ｔとして出力する。
すブロック図である。この図において、６０はリミッタ
であり、サンプル回路２０から供給される複素信号Ｃの
振幅を一定にし、信号Ｒとして出力する。７０は１シン
ボル遅延回路であり、リミッタ６０の出力信号Ｒを１シ
ンボル周期（Ｔｓ）だけ遅延させ、その結果を信号Ｓと
して出力する。８０は平均回路であり、リミッタ６０お
よび１シンボル遅延回路７０から供給される信号Ｒおよ
びＳの平均を求め、その結果を信号Ｔとして出力する。
【００１８】図５は、このときの信号Ｓ、Ｒ、およびＴ
の関係を複素平面上に示した図であり、この図において
信号ＲおよびＳの添え字（０，１，２）はクロック位相
が異なることを示し、またダッシュ（´）はキャリア位
相誤差がθe の場合の上記信号Ｒ，Ｓ，Ｔを示してい
る。つまり、クロック位相およびキャリア位相が正常な
場合には識別点Ｒ0およびＳ0が順次繰り返し識別される
が、キャリア位相誤差がθe になると、識別点Ｒ0´お
よびＳ0´が繰り返される。そして、信号Ｔの位相はク
ロック位相に関係なく、常にキャリア位相誤差θe に等
しくなる。
の関係を複素平面上に示した図であり、この図において
信号ＲおよびＳの添え字（０，１，２）はクロック位相
が異なることを示し、またダッシュ（´）はキャリア位
相誤差がθe の場合の上記信号Ｒ，Ｓ，Ｔを示してい
る。つまり、クロック位相およびキャリア位相が正常な
場合には識別点Ｒ0およびＳ0が順次繰り返し識別される
が、キャリア位相誤差がθe になると、識別点Ｒ0´お
よびＳ0´が繰り返される。そして、信号Ｔの位相はク
ロック位相に関係なく、常にキャリア位相誤差θe に等
しくなる。
【００１９】また、図３において、９０はキャリアフィ
ルタであり、平均回路８０から供給される信号Ｔの変動
成分をろ波し、その結果を信号Ｕとして出力する。この
信号Ｕはリミッタ６０において一定振幅の信号となり、
再生キャリア信号Ｇとして検波回路５０（図１参照）へ
出力される。
ルタであり、平均回路８０から供給される信号Ｔの変動
成分をろ波し、その結果を信号Ｕとして出力する。この
信号Ｕはリミッタ６０において一定振幅の信号となり、
再生キャリア信号Ｇとして検波回路５０（図１参照）へ
出力される。
【００２０】また、図４はクロック再生回路４１の構成
を示すブロック図である。この図において、サンプル回
路２０の出力信号Ｃはリミッタ６０に供給され、振幅が
一定な信号Ｒとして出力される。この信号Ｒは１シンボ
ル遅延回路７０に供給され、１シンボル周期遅延された
後、信号Ｓとして出力される。１００は複素乗算回路で
あり、リミッタ６０から供給される信号Ｒと、１シンボ
ル遅延回路７０から供給される信号Ｓの共役複素
（Ｓ*）とを複素乗算し、その結果を複素信号Ｖとして
出力する。この複素信号Ｖは複素信号ＲおよびＳの信号
位相の差分成分を有し、その信号位相は、図６に示すよ
うにキャリア位相誤差θe （図５）によらず、位相値が
−９０〜９０［ｄｅｇ］、周期が２Ｔｓとなる。
を示すブロック図である。この図において、サンプル回
路２０の出力信号Ｃはリミッタ６０に供給され、振幅が
一定な信号Ｒとして出力される。この信号Ｒは１シンボ
ル遅延回路７０に供給され、１シンボル周期遅延された
後、信号Ｓとして出力される。１００は複素乗算回路で
あり、リミッタ６０から供給される信号Ｒと、１シンボ
ル遅延回路７０から供給される信号Ｓの共役複素
（Ｓ*）とを複素乗算し、その結果を複素信号Ｖとして
出力する。この複素信号Ｖは複素信号ＲおよびＳの信号
位相の差分成分を有し、その信号位相は、図６に示すよ
うにキャリア位相誤差θe （図５）によらず、位相値が
−９０〜９０［ｄｅｇ］、周期が２Ｔｓとなる。
【００２１】また、図４の１１０はクロック位相推定回
路であり、上述した複素信号Ｖからクロック位相を推定
し、その推定結果を信号Ｗとしてタイミング修正回路１
２０へ出力する。ここで、信号Ｖの位相をφ0,φ1,・・・,
φ2i,φ2i+1（ｉはサンプル時刻）（図６参照）とし、
Ｍをクロック位相推定に用いるシンボルの数とすると、
次の式（４）および（５）で示されるＺ１およびＺ２の
組み合わせがクロック位相と１対１の関係にあるので、
これらの関係を予め求めておくことにより、クロック位
相を推定することができる。
路であり、上述した複素信号Ｖからクロック位相を推定
し、その推定結果を信号Ｗとしてタイミング修正回路１
２０へ出力する。ここで、信号Ｖの位相をφ0,φ1,・・・,
φ2i,φ2i+1（ｉはサンプル時刻）（図６参照）とし、
Ｍをクロック位相推定に用いるシンボルの数とすると、
次の式（４）および（５）で示されるＺ１およびＺ２の
組み合わせがクロック位相と１対１の関係にあるので、
これらの関係を予め求めておくことにより、クロック位
相を推定することができる。
【００２２】なお、このクロック位相推定方法の詳細
は、文献「松本、他：”π／４シフトＱＰＳＫ変調用ク
ロック再生回路の一検討”、１９９３年電子情報通信学
会春期全国大会、Ｂ−３１７」に示されている。
は、文献「松本、他：”π／４シフトＱＰＳＫ変調用ク
ロック再生回路の一検討”、１９９３年電子情報通信学
会春期全国大会、Ｂ−３１７」に示されている。
【００２３】図４のタイミング修正回路１２０は上述し
た信号Ｗに基づき再生クロック信号Ｈのタイミングを所
望のタイミングに修正し、サンプル回路２０（図１）へ
出力する。
た信号Ｗに基づき再生クロック信号Ｈのタイミングを所
望のタイミングに修正し、サンプル回路２０（図１）へ
出力する。
【００２４】以上のように、キャリア再生回路３１およ
びクロック再生回路４１は供給される複素信号Ｃの共用
プリアンブル４（図２参照）を共に用いてキャリア再生
およびクロック再生を並行して行う。また、この後、検
波回路５０から出力される信号Ｅは、キャリア再生およ
びクロック再生後の復調信号となり、その復調信号に含
まれるデータ３（図２参照）から通信対象のデータが得
られる。
びクロック再生回路４１は供給される複素信号Ｃの共用
プリアンブル４（図２参照）を共に用いてキャリア再生
およびクロック再生を並行して行う。また、この後、検
波回路５０から出力される信号Ｅは、キャリア再生およ
びクロック再生後の復調信号となり、その復調信号に含
まれるデータ３（図２参照）から通信対象のデータが得
られる。
【００２５】なお、本実施のリミッタ６０（図３および
４参照）は、再生キャリア信号Ｇおよび再生クロック信
号Ｈの若干の特性劣化が許される場合には除去可能であ
る。
４参照）は、再生キャリア信号Ｇおよび再生クロック信
号Ｈの若干の特性劣化が許される場合には除去可能であ
る。
【００２６】
【発明の効果】以上説明したように、この発明によれ
ば、プリアンブル信号を工夫するとともに、キャリア位
相誤差に影響されずにクロック再生を行うクロック再生
回路と、クロック位相に影響されずにキャリア再生をお
こなうキャリア再生回路とを設けたので、クロック再生
およびキャリア再生に用いるプリアンブルを共用化する
ことができ、これによりプリアンブル長が短縮され、情
報伝送効率が向上されるという効果が得られる。
ば、プリアンブル信号を工夫するとともに、キャリア位
相誤差に影響されずにクロック再生を行うクロック再生
回路と、クロック位相に影響されずにキャリア再生をお
こなうキャリア再生回路とを設けたので、クロック再生
およびキャリア再生に用いるプリアンブルを共用化する
ことができ、これによりプリアンブル長が短縮され、情
報伝送効率が向上されるという効果が得られる。
【図１】本発明の一実施例によるバースト信号復調回路
の構成図である。
の構成図である。
【図２】図１で用いるバースト信号のフォーマットを示
す図である。
す図である。
【図３】図１のキャリア再生回路３１の構成を示す図で
ある。
ある。
【図４】図１のクロック再生回路４１の構成を示す図で
ある。
ある。
【図５】キャリア再生回路３１（図３）における信号
Ｒ，Ｓ，Ｔの関係を示す図である。
Ｒ，Ｓ，Ｔの関係を示す図である。
【図６】クロック再生回路４１（図４）における複素信
号Ｖの差分位相を示す図である。
号Ｖの差分位相を示す図である。
【図７】従来のバースト信号復調回路の構成を示すブロ
ック図である。
ック図である。
【図８】従来のバースト信号のフォーマットを示す図で
ある。
ある。
１ キャリア再生用プリアンブル ２ クロック再生用プリアンブル ３ データ等 ４ 共用プリアンブル １０ 直交検波回路 ２０ サンプル回路 ３０，３１ キャリア再生回路 ４０，４１ クロック再生回路 ５０ 検波回路（複素乗算回路） ６０ リミッタ ７０ １シンボル遅延回路 ８０ 平均回路 ９０ キャリアフィルタ １００ 複素乗算回路 １１０ クロック位相推定回路 １２０ タイミング修正回路
Claims (1)
- 【請求項１】 ディジタル位相変調において、隣り合う
２つの位相間を１シンボル毎に交互に遷移するプリアン
ブル信号を有するバースト信号を入力とし、 前記バースト信号をそのキャリアに等しい周波数を有す
る局部発信信号により低域周波数に変換し、Ｉチャンネ
ルおよびＱチャンネルの成分からなる複素信号を出力す
る直交検波回路と、サンプルクロックのタイミングで前
記複素信号を１シンボルあたり２回以上サンプルし出力
するサンプル回路と、前記サンプル回路の出力信号を１
シンボル時間遅延させ出力する１シンボル遅延回路と、
前記プリアンブル信号に対し、前記サンプル回路の出力
信号および前記１シンボル遅延回路の各出力信号に含ま
れるＩチャンネル成分同士およびＱチャンネル成分同士
を平均する平均回路と、前記平均回路の平均結果をろ波
し再生キャリア信号として出力するキャリアフィルタ回
路とを有するキャリア再生回路と、 前記プリアンブル信号に対し、前記サンプル回路の出力
の信号位相および前記１シンボル遅延回路出力の信号位
相の位相差を算出し出力する複素乗算回路と、前記複素
乗算回路の出力により前記サンプルクロックの識別点か
らのズレを推定するクロック位相推定回路と、前記クロ
ック位相推定回路の出力に基づき前記サンプルクロック
の位相を修正するタイミング修正回路とを有するクロッ
ク再生回路と、 前記再生キャリア信号に基づいて前記サンプル回路の出
力信号からキャリア位相誤差を除去する検波回路と、 を備えたことを特徴とするバースト信号復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2574894A JPH07235956A (ja) | 1994-02-23 | 1994-02-23 | バースト信号復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2574894A JPH07235956A (ja) | 1994-02-23 | 1994-02-23 | バースト信号復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07235956A true JPH07235956A (ja) | 1995-09-05 |
Family
ID=12174458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2574894A Pending JPH07235956A (ja) | 1994-02-23 | 1994-02-23 | バースト信号復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07235956A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5845196A (en) * | 1995-06-30 | 1998-12-01 | Nec Corporation | Radio communication apparatus and method |
| US6650718B1 (en) | 1999-12-28 | 2003-11-18 | Mitsubishi Denki Kabushiki Kaisha | Timing reproducer and demodulator comprising this |
| US6683493B1 (en) | 2000-02-04 | 2004-01-27 | Mitsubishi Denki Kabushiki Kaisha | Timing reproducing device and demodulator |
| US7239190B2 (en) | 1998-06-12 | 2007-07-03 | Nec Electronics Corporation | Clock control method and circuit |
-
1994
- 1994-02-23 JP JP2574894A patent/JPH07235956A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5845196A (en) * | 1995-06-30 | 1998-12-01 | Nec Corporation | Radio communication apparatus and method |
| US7239190B2 (en) | 1998-06-12 | 2007-07-03 | Nec Electronics Corporation | Clock control method and circuit |
| CN100336304C (zh) * | 1998-06-12 | 2007-09-05 | 恩益禧电子股份有限公司 | 时钟控制方法及其控制电路 |
| US6650718B1 (en) | 1999-12-28 | 2003-11-18 | Mitsubishi Denki Kabushiki Kaisha | Timing reproducer and demodulator comprising this |
| US6683493B1 (en) | 2000-02-04 | 2004-01-27 | Mitsubishi Denki Kabushiki Kaisha | Timing reproducing device and demodulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526931B2 (ja) | Ｐｓｋ信号復調装置 | |
| JP3041175B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| CA2025232C (en) | Carrier recovery system | |
| US7187736B2 (en) | Reducing interference in a GSM communication system | |
| US20050259768A1 (en) | Digital receiver and method for processing received signals | |
| US4518922A (en) | Decision-directed, automatic frequency control technique for non-coherently demodulated M-ARY frequency shift keying | |
| JPH0787149A (ja) | 復調装置 | |
| US5930267A (en) | Frame synchronization for asynchronous transmission | |
| US4438524A (en) | Receiver for angle-modulated carrier signals | |
| JP3575883B2 (ja) | ディジタル復調器 | |
| JP3908791B2 (ja) | キャリヤレス振幅位相（ｃａｐ）信号のためのシンボルタイミング復元回路網 | |
| JP2823192B2 (ja) | 受信装置 | |
| JPH07235956A (ja) | バースト信号復調回路 | |
| EP0643511B1 (en) | Synchronization circuit for subcarrier signal | |
| US6016328A (en) | Method and apparatus for the synchronization of a signal receiving station | |
| AU678032B2 (en) | Burst differential receiver | |
| CN114499646B (zh) | 一种vde-sat信道物理层信号时域导频均衡方法及设备 | |
| JP3326651B2 (ja) | バースト信号復調回路 | |
| JP2753485B2 (ja) | バーストモード復調装置 | |
| JP3479036B2 (ja) | クロック再生装置 | |
| JP3414606B2 (ja) | マルチキャリア変調方式の受信装置 | |
| JP2696948B2 (ja) | 搬送波再生回路 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JPS6338143B2 (ja) | ||
| KR0141674B1 (ko) | 디지탈 복조기에 있어서 비터비 등화회로 |