DE10056164C1 - Schaltungsanordnung zur Erzeugung von mit Ausgangssignalen eines Taktgenerators flankensynchronen Taktsignalen für einen Halbleiterspeicher - Google Patents

Abstract

Die Schaltungsanordnung zur Erzeugung von mit Ausgangssignalen eines Taktgenerators (16) flankensynchronen Taktsignalen für einen Halbleiterspeicher (14) enthält eine Eingangsstufe (20), an die die Ausgangssignale des Taktgenerators (16) angelegt sind. Ferner enthält sie einen Phasendetektor (30), der die von der Eingangsstufe (20) abgegebenen Signale empfängt und mit seinen Ausgangssignalen einen spannungsgesteuerten Oszillator (34) steuert, der die Taktsignale für den Halbleiterspeicher (14) liefert. Außerdem enthält sie eine Umsetzungsstufe (42), die von den Ausgangssignalen des Oszillators (34) abhängige Signale an den Phasendetektor (30) anlegt, der den Oszillator so steuert, daß die Phasendifferenz der ihm zugeführten Signale aus der Eingangsstufe (20) und der ihm ebenfalls zugeführten Signale aus der Umsetzungsstufe (42) zu Null wird. Die Eingangsstufe (20) enthält einen Verstärker (44), der einen die Signallaufzeit beeinflussenden Schaltungsteil (62) enthält. Dieser Schaltungsteil (62) ist so gesteuert, daß er die Signallaufzeit umgekehrt proportional zu einer Änderung der Spannung der Ausgangssignale des Taktgenerators (16) ändert.

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Erzeugung von mit Ausgangssignalen eines Taktgenerators flankensynchronen Taktsignalen für einen Halbleiterspeicher® mit einer Eingangsstufe, an die die Ausgangssignale des Takt­ generators angelegt sind, einem Phasendetektor, der die von der Eingangsstufe abgegebenen Signale empfängt und mit seinen Ausgangssignalen einen spannungsgesteuerten Oszil­ lator steuert, der die Taktsignale für den Halbleiterspei­ cher liefert, und eine Umsetzungsstufe, die von den Aus­ gangssignalen des Oszillators abhängige Signale an den Phasendetektor anlegt, der den Oszillator so steuert, daß die Phasendifferenz der ihm zugeführten Signale aus der Eingangsstufe und der ihm ebenfalls zugeführten Signale aus der Umsetzungsstufe zu Null wird.

Beim Aufbau moderner Computer befinden sich auf einer Haupt­ platine neben dem Prozessor (CPU) als wesentlicher Bestand­ teil unter anderem auch ein Taktgeber, der alle für die Steuerung der Baueinheiten notwendigen Taktsignale liefert. Insbesondere für das Zusammenarbeiten des Prozessors mit den den Arbeitsspeicher bildenden Halbleiterspeichern ist es wichtig, daß der Prozessor und der Arbeitsspeicher möglichst flankensynchron von den Taktsignalen gesteuert werden. Nur wenn diese Bedingung erfüllt ist, kann eine korrekte Ver­ arbeitung der Daten und ein korrekter Datenaustausch zwi­ schen dem Prozessor und dem Arbeitsspeicher gewährleistet werden.

Da die Spannungswerte der Ausgangssignale des Taktgenerators nicht direkt zur Steuerung der den Arbeitsspeicher bildenden Halbleiterspeicherbausteine verwendet werden können, werden diese Ausgangssignale üblicherweise über eine PLL-Schaltung an den Arbeitsspeicher angelegt, die dafür sorgt, daß diese Ausgangssignale auf die richtigen Ansteuerpegel umgesetzt werden. Die PLL-Schaltung bewirkt eine gewisse Verzögerung der von ihr abgegebenen Signalen gegenüber den ihr zugeführ­ ten Ausgangssignalen aus dem Taktgenerator. Für einen gege­ benen Spannungswert der Taktgenerator-Ausgangssignale kann die Schaltung so optimiert werden, daß die von der PLL- Schaltung herbeigeführte Laufzeitverzögerung noch toleriert werden kann und nicht zu einer Beeinträchtigung des Daten­ austauschs zwischen dem Prozessor und dem Arbeitsspeicher führt.

Die Taktgeneratoren moderner Hauptplatinen sind jedoch so ausgelegt, daß sie Ausgangssignale mit unterschiedlichen Spannungswerten zur Anpassung an unterschiedliche, auf der Hauptplatine verwendbare Prozessoren abgeben können. Diese unterschiedlichen Spannungswerte der Ausgangssignale haben zur Folge, daß die an die tolerierbaren Laufzeitunterschiede gestellten Anforderungen hinsichtlich der Laufzeitverzöge­ rung zwischen den den Prozessor steuernden Taktsignalen und den die Arbeitsspeicher steuernden Taktsignalen nicht mehr eingehalten werden können.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Schal­ tungsanordnung der eingangs angegebenen Art zu schaffen, die es ermöglicht, daß die Forderung nach einer flankensynchro­ nen Taktsteuerung des Prozessors und des Arbeitsspeicher auch bei einer zur Anpassung an unterschiedliche Prozessoren notwendigen Änderung der Spannungswerte der vom Taktgene­ rator abgegebenen Ausgangssignale erfüllt werden kann.

Diese Aufgabe wird bei einer Schaltungsanordnung der im Oberbegriff des Patentanspruchs angegebenen Art mit den Merkmalen des kennzeichnenden Teils des Patentanspruchs gelöst.

Aufgrund der Verwendung der besonderen Eingangsstufe wird in der erfindungsgemäßen Schaltungsanordnung dafür gesorgt, daß eine Änderung des Scheitelspannungswerts der vom Taktgenerator abge­ gebenen Ausgangssignale keine Auswirkung auf die Signallauf­ zeit hat, so daß in Zusammenwirkung mit der Funktion der PLL-Schaltung die Bedingung der Flankensynchronität einge­ halten werden kann.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert. Es zeigen:

Fig. 1 ein schematisches Blockschaltbild einer Computer­ anordnung, wobei jedoch nur die zur Erläuterung der Erfindung notwendigen Bestandteile dargestellt sind.

Fig. 2 ein Blockschaltbild der PLL-Schaltung von Fig. 1 und

Fig. 3 ein Schaltbild eines Ausführungsbeispiels der Eingangsstufe für die Verwendung in der PLL- Schaltung von Fig. 2.

In dem Blockschaltbild von Fig. 1 sind wesentliche Bestand­ teile eines modernen Computers dargestellt, die sich auf einer sogenannten Hauptplatine befinden. Zu diesen Haupt­ bestandteilen gehört in erster Linie natürlich der Prozessor 10, der auch als CPU bezeichnet wird. Dieser Prozessor 10 steht über einen Bus 12 mit einem Arbeitsspeicher 14 in Verbindung. Ein Taktgenerator 16 liefert als Ausgangssignale Taktsignale, die sowohl dem Prozessor 10 als auch dem Arbeitsspeicher 14 zugeführt werden. Da der Arbeitsspeicher 14 aus Halbleiterspeicherbausteinen besteht, für deren Steuerung Taktsignale mit anderen Spannungswerten als die vom Taktgenerator 16 gelieferten Signale benötigt werden, ist zwischen den Taktgenerator 16 und den Arbeitsspeicher 14 eine PLL-Schaltung 18 eingefügt, die neben ihrer Funktion als Phasenregelschaltung gleichzeitig die erforderliche Umsetzung auf die benötigten Spannungswerte durchführt.

Wie die PLL-Schaltung 18 aufgebaut ist, wird nun anhand von Fig. 2 näher erläutert. Die PLL-Schaltung 18 enthält eine Eingangsstufe 20, die an zwei Eingängen 22 und 24 Ausgangs­ signale des Taktgenerators 16 empfängt. Die beiden Signale sind hinsichtlich ihres zeitlichen Verlaufs identisch, jedoch sind sie hinsichtlich ihrer Spannungswerte komplemen­ tär zueinander. Der Taktgenerator 16 liefert diese Signale jeweils in direkter und in invertierter Form, da die Ein­ gangsstufe 20 eine Stufe mit Differenzeingang ist. Das vom Ausgang 26 der Eingangsstufe 20 abgegebene Signal ist ein Signal mit digitalen Pegeln, also ein Signal, das entspre­ chend der Frequenz der vom Taktgenerator 16 abgegebenen Signale abwechselnd den Wert "L" oder "H" hat.

Dieses Ausgangssignal der Eingangsstufe 20 wird einem Eingang 28 eines Phasendetektors 30 zugeführt, der dessen Phasenlage mit der Phasenlage eines seinem weiteren Eingang 32 zugeführten Signals vergleicht und abhängig vom Ver­ gleichsergebnis ein analoges Steuersignal für einen span­ nungsgesteuerten Oszillator 34 abgibt. Eine Ausgangsstufe 36, die ein Teil des spannungsgesteuerten Oszillators 34 sein kann, jedoch hier zur Vereinfachung der Beschreibung als eigene Stufe dargestellt ist, erzeugt an ihren Ausgängen 38 und 40 Taktsignale, deren Frequenz der Frequenz der Aus­ gangssignale des Taktgenerators 16 entspricht, deren Span­ nungswerte jedoch für die Ansteuerung des Arbeitsspeichers 14 geeignet sind.

Wie zu erkennen ist, werden die Taktsignale von den Ausgän­ gen 38 und 40 auch einer Umsetzungsstufe 42 zugeführt, die aus den ihr zugeführten Signalen das dem Eingang 32 des Phasendetektors 30 zugeführte Signal mit den digitalen Werten "L" und "H" erzeugt. Die Umsetzungsstufe 42 ist dabei Teil der Regelschleife der PLL-Schaltung. In bekannter Weise sorgt der Phasendetektor 30 in der PLL-Schaltung dafür, daß die Phasendifferenz der seinen Eingängen 28 und 32 zuge­ führten Signale zu Null wird, indem er den spannungsge­ steuerten Oszillator 34 mit Hilfe seines Ausgangssignals so steuert, daß diese Phasenbeziehung seiner Eingangssignale erreicht wird.

Wenn beispielsweise die Spannung der Taktgenerator-Aus­ gangssignale am Eingang der Eingangsstufe 20 den Wert 0,85 V hat, dann wird am Ausgang 26 ein Signal mit einer Phasenlage erzeugt, die von später noch zu erläuternden Einstellungen in der Eingangsstufe 20 abhängt. Die PLL-Schaltung 18 sorgt nun dafür, daß die Signale an den Ausgängen 38 und 40 eine solche Phasenlage haben, daß die Phasendifferenz an den Eingängen 28 und 32 zu Null wird. Diese Phasenlage an den Ausgängen 38 und 40 ist die Phasenlage der Taktsignale, mit denen der von der PLL-Schaltung 18 angesteuerte Arbeits­ speicher 14 angesteuert werden muß, damit ein korrektes Zusammenarbeiten mit dem Prozessor 10 stattfinden kann. Wenn nun der Spannungswert der Taktsteuersignale an den Eingängen 24 und 22 zur Anpassung an einen anderen Prozessor 10 beispielsweise auf 0,6 V geändert werden muß, dann würde dies ohne die Vornahme von Änderungen in der Eingangsstufe 20 zu einer Änderung der Phasenlage des am Ausgang 26 abgegebenen und dem Eingang 28 des Phasendetektors 30 führen. Der Phasendetektor 30 würde dann eine Phasendiffe­ renz zwischen den an den Eingängen 28 und 32 anliegenden Signalen feststellen und ein Signal abgeben, das die Phasen­ lage der Signale an den Ausgängen 38 und 40 so verändert, daß die Phasendifferenz verschwindet. Dies zeigt, daß sich durch eine Änderung der Spannung der Taktgenerator-Aus­ gangssignale eine Verschiebung der Phase der Taktsignale des Arbeitsspeichers ergeben würde, wenn die Eingangsstufe 20 nicht in besonderer Weise ausgestaltet wird. Wie diese Eingangsstufe 20 aufgebaut ist, um solchen Änderungen der Phasenlage der Taktsignale an den Ausgängen 38 und 40 entgegenzuwirken, wird nun anhand von Fig. 3 erläutert.

Der zentrale Baustein der Eingangsstufe 20 ist gemäß Fig. 3 ein Differenzverstärker 44, der einen Eingang 46 und einen Eingang 48 aufweist. An diese beiden Eingänge werden die an den Eingängen 24 und 22 anliegenden Taktgenerator-Ausgangs­ signale über Kopplungskondensatoren 50 bzw. 52 angelegt. Der mittlere Pegel dieser den Eingängen 46 und 48 zugeführten Signale wird mit Hilfe von Spannungsteilern aus den Wider­ ständen 54, 56 bzw. 58, 60 festgelegt. Der Differenzver­ stärker 44 enthält eine Stromquelle 62, die Bestandteil des Verstärkers ist, zum Zwecke der Erläuterung und der Darstel­ lung jedoch aus dem Verstärker nach außen verlagert ist. Der durch diese Stromquelle 62 fließende Strom bestimmt den Verstärkungsfaktor des Differenzverstärkers 44, und er wirkt sich auch in bekannter Weise auf die Signallaufzeit durch den Verstärker aus.

Der Stromquelle 62 ist eine weitere Stromquelle 64 nach Art eines Stromspiegels zugeordnet, was bedeutet, daß der durch die Stromquelle 64 fließende Strom durch Spiegelung auch durch die Stromquelle 62 fließt. Die Stromquelle 62 liegt dabei im Ausgangszweig der Stromspiegelschaltung, während die Stromquelle 64 in deren Eingangszweig liegt. Durch Beeinflussung des durch die Stromquelle 64 fließenden Stroms kann daher über die Veränderung des Stroms durch die Strom­ quelle 62 der Verstärkungsfaktor des Differenzverstärkers 44 und damit dessen Signallaufzeit beeinflußt werden.

Wie zu erkennen ist, ist die Stromquelle 64 mit einer wei­ teren Stromquelle 68 in Serie geschaltet, die dazu dient, den durch die Stromquelle 64 fließenden Basisstrom festzu­ legen.

Parallel zur Stromquelle 64 liegt ein Feldeffekttransistor, zwischen dessen Gate-Anschluß und einer Versorgungsspan­ nungsleitung 72 zwei Feldeffekttransistoren 74 und 76 liegen, deren Gate-Anschlüsse mit dem Eingang 46 bzw. dem Eingang 48 des Differenzverstärkers 44 verbunden sind. Ferner liegen zwischen dem Gate-Anschluß des Feldeffekt­ transistors 70 und Masse ein Kondensator 78 und eine Stromquelle 80.

Die in Fig. 3 dargestellte Eingangsstufe 20 arbeitet wie folgt:
Es wird angenommen, daß an den Eingängen 24 und 22 Taktgene­ rator-Ausgangssignale mit einem vorgegebenen Spannungswert anliegen. Diese Signale gelangen über die Kopplungskonden­ satoren 50 und 52 an die Eingänge 46 bzw. 48 des Differenz­ verstärkers 44. Die an den Eingängen 46 und 48 anliegenden Spannungswerte gelangen auch an die Gate-Anschlüsse der Feldeffekttransistoren 74 bzw. 76, so daß durch diese Feldeffekttransistoren jeweils ein von diesen Spannungs­ werten abhängiger Strom fließen kann. Dieser Strom erzeugt am Gate-Anschluß des Feldeffekttransistors 70 einen Span­ nungswert, der den durch diesen Feldeffekttransistor 70 fließenden Strom bestimmt. Der durch die Stromquelle 68 fließende Strom kann sich in der Schaltung von Fig. 3 nur auf die Stromquelle 64 und den Feldeffekttransistor 70 aufteilen. Der durch die Stromquelle 64 fließende Strom kann daher durch den Strom beeinflußt werden, der durch den Feldeffekttransistor 70 fließt. Wie bereits erwähnt wurde, entspricht der durch die Stromquelle 62 fließende Strom aufgrund der Stromspiegelwirkung dem Strom, der auch durch die Stromquelle 64 fließt. Da dieser Strom von den Span­ nungen an den Eingängen 46 und 48 des Differenzverstärkers 44 abhängt, kann der Strom durch die Stromquelle 62 somit durch die Spannungen an diesen Eingängen 46 und 48 beein­ flußt werden. Da, wie erwähnt, der durch die Stromquelle 62 fließende Strom auch über den Verstärkungsfaktor die Signal­ laufzeit durch den Differenzverstärker 44 bestimmt, hat die Schaltung die Wirkung, daß die Signallaufzeit in Abhängig­ keit von den Spannungswerten der Taktgenerator-Ausgangs­ signale verändert werden kann. Je niedriger die Spannung dieser Ausgangssignale ist, desto größer ist der durch die Stromquelle 62 fließende Strom, da weniger Strom aus der Stromquelle 68 über den Feldeffekttransistor 70 nach Masse abgeleitet wird. Der größere Strom durch die Stromquelle 62 hat einen höheren Verstärkungsfaktor des Differenzverstär­ kers 44 und damit eine kürzere Signallaufzeit der Signale durch die Eingangsstufe zur Folge.

Somit kann durch Verwendung der Eingangsstufe 20 die oben geschilderte Anpassung der Phasenlage des dem Eingang 28 des Phasendetektors 30 zugeführten Signals an veränderte Span­ nungswerte der Taktgenerator-Ausgangssignale erreicht werden.

Die in Fig. 2 dargestellte Umsetzungsstufe 42 hat den gleichen Aufbau wie die Eingangsstufe 20 von Fig. 3. Sie bewirkt daher ebenfalls eine Anpassung der Signallaufzeit durch den in ihr enthaltenen Differenzverstärker an die Spannungswerte der von der PLL-Schaltung 18 abgegebenen Taktsignale. Diese Signale ändern sich aber nur sehr wenig abhängig von Änderungen der Umgebungsparameter, insbesondere der Temperatur, in der die PLL-Schaltung 18 zum Einsatz kommt. Durch die Ausbildung der Umsetzungsstufe 42 in der gleichen Weise wie die Eingangsstufe 20 wird eine genauere Synchronität der Taktsignale erreicht, mit denen einerseits der Prozessor 10 und andererseits der Arbeitsspeicher 14 angesteuert wird.

In einem praktischen Anwendungsfall können die Spannungs­ werte der Taktgenerator-Ausgangssignale zur Anpassung an unterschiedliche Prozessoren zwischen 0,5 V und 0,85 V ver­ ändert werden. Die PLL-Schaltung 18 liefert an ihrem Ausgang die für die Ansteuerung des Arbeitsspeichers 14 erforder­ lichen Spannungswerte mit einem Mittelwert von 1,65 V und einem Spannungshub von 2 V, also einem Spannungswert von 0,65 V bis 2,65 V.

Claims (1)

1. Schaltungsanordnung zur Erzeugung von mit Ausgangssignalen eines Taktge­ nerators flankensynchronen Taktsignalen für einen Halbleiterspeicher, mit einer Eingangsstufe, an die die Ausgangssignale des Taktgenerators angelegt sind, einem Phasendetektor, der die von der Eingangsstufe abgegebenen Signale empfängt und mit seinen Ausgangssignalen einen spannungsgesteuerten Oszilla­ tor steuert, der die Taktsignale für den Halbleiterspeicher liefert, und eine Umsetzungsstufe, die von den Ausgangssignalen des Oszillators abhängige Signale an den Phasendetektor anlegt, der den Oszillator so steuert, daß die Phasendifferenz der ihm zugeführten Signale aus der Eingangsstufe und der ihm ebenfalls zugeführten Signale aus der Umsetzungsstufe zu Null wird, dadurch gekennzeichnet, daß die Eingangsstufe (20) einen Verstärker (44) enthält, der eine die Signallaufzeit beeinflussende Stromquelle (62) enthält, die den Verstärkungs­ faktor und die davon abhängige Signallaufzeit des Verstärkers (44) beeinflußt und die so gesteuert ist, daß sie die Signallaufzeit umgekehrt proportional zu einer Änderung der Scheitelspannung der Ausgangssignale des Taktgenerators (16) ändert, daß die Stromquelle (62) im Ausgangszweig einer Stromspiegelschaltung liegt, über die der durch die Stromquelle (62) fließende Stromwert einstellbar ist, und daß der über die Stromspiegelschaltung in den Ausgangszweig spiegelbare Stromwert in Abhängigkeit vom Scheitelspannungswert der Ausgangssignale des Taktgenerators (16) veränderbar ist, und daß parallel zu einer im Eingangszweig der Stromspiegelschaltung liegenden Stromquelle (64) ein Feldeffekttransistor (70) liegt, der abhängig vom Scheitelspannungswert der Ausgangssignale des Taktgenerators mehr oder weniger Strom aus dem Eingangszweig der Stromspie­ gelschaltung nach Masse ableitet, so daß ein entsprechend verringerter Strom in den Ausgangszweig der Stromspiegelschaltung zur Veränderung des Verstär­ kungsfaktors des Verstärkers (44) gespiegelt wird.