DE102004044422B3

DE102004044422B3 - Kalibrierungsschaltung für eine Treibersteuerschaltung und Treibersteuerschaltung

Info

Publication number: DE102004044422B3
Application number: DE102004044422A
Authority: DE
Inventors: Vincenzo Costa; Christian Müller
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2004-09-14
Filing date: 2004-09-14
Publication date: 2006-03-30
Anticipated expiration: 2024-09-15
Also published as: US20060061387A1; US7253656B2

Abstract

Die Erfindung betrifft eine Kalibrierungsschaltung zur Reduzierung jeweils eines Kalibrierungsfehlers eines ersten Kalibrierungssignals für einen Pulldown-Treiber und eines zweiten Kalibrierungssignals für einen Pullup-Treiber einer Treibersteuerschaltung zur Steuerung von N Eingangs-/Ausgangstreibern einer integrierten Schaltung, wobei die Kalibrierungsschaltung aufweist: DOLLAR A - einen externen Widerstand, welcher einen Widerstandswert der Ausgangsleitung der integrierten Schaltung aufweist; DOLLAR A - einen ersten Spannungs/Strom-Wandler, welcher mittels eines ersten Knotens mit dem externen Widerstand verbunden ist, wobei der erste Spannungs/Strom-Wandler mit einer Versorgungsspannung und der externe Widerstand mit Masse verbunden ist, so dass an dem ersten Knoten eine Referenzspannung abfällt; DOLLAR A - einen ersten Komparator, welcher die Referenzspannung mit der halben Versorgungsspannung vergleicht, um ausgangsseitig eine erste verstärkte Differenzspannung bereitzustellen, wobei der erste Spannungs/Strom-Wandler die erste verstärkte Spannungsdifferenz in einen ersten Strom wandelt, so dass der erste Spannungs/Strom-Wandler die Referenzspannung auf die halbe Versorgungsspannung regelt; DOLLAR A - einen zweiten Spannungs/Strom-Wandler, welcher mit dem Pulldown-Treiber über einen zweiten Knoten verbunden ist und welcher die erste verstärkte Differenzspannung in den ersten Strom wandelt, um eine Pulldown-Treiberspannung auf die halbe Versorgungsspannung einzustellen; DOLLAR A - einen zweiten ...

Description

Die Erfindung betrifft eine Kalibrierungsschaltung zur Reduzierung jeweils eines Kalibrierungsfehlers eines ersten Kalibrierungssignals für einen Pulldown-Treiber und eines zweiten Kalibrierungssignals für einen Pullup-Treiber einer Treibersteuerschaltung zur Steuerung von N Eingangs-/Ausgangstreibern einer integrierten Schaltung und eine solche Treibersteuerschaltung.
Das technische Gebiet der Erfindung betrifft die Übertragung von Signalen von einem Mikrochip zu anderen Komponenten oder Mikrochips mittels Ausgangsleitungen bzw. Mikrochipausgangsleitungen. Ein einzelner Mikrochip weist eine Vielzahl von Ausgangsleitungen auf. Die Signale, die über die Ausgangsleitung des Mikrochips übertragen werden, werden mittels eines Eingangs-/Ausgangstreibers (I/O-Treiber) getrieben. Um die Reflexion von übertragener Signalenergie auf einer Ausgangsleitung zu minimieren bzw. zu vermeiden, so dass das Rauschen auf der Ausgangsleitung reduziert bzw. vermieden wird, ist der Ausgangswiderstand der Eingangs-/Ausgangstreiber an den Widerstand der Ausgangsleitungen anzupassen. Da der Ausgangswiderstand der Eingangs-/Ausgangstreiber sowohl starken Schwankungen aufgrund der Herstellungstoleranzen als auch aufgrund der jeweiligen Betriebsbedingungen unterliegt, ist eine Regelung des Ausgangswiderstands des Eingangs-/Ausgangstreibers auf den Widerstand der Ausgangsleitung ein schwieriges regelungstechnisches Problem. Da die Eingangs-/Ausgangstreiber auf einem Mikrochip den gleichen Herstellungsbedingungen unterliegen, genügt eine einzelne Treibersteuerschaltung, um alle Eingangs-/Ausgangstreiber dieses Mikrochips derart zu steuern, dass der Ausgangswiderstand der Eingangs-/Ausgangstreiber jeweils an den Widerstand der entsprechenden Ausgangsleitung angepasst ist.

Dazu zeigt 1 ein schematisches Blockschaltbild eines Mikrochips mit einer bekannten Treibersteuerschaltung zur Steuerung der Eingangs-/Ausgangstreiber. Bin Mikrochip MC weist eine Vielzahl von Eingangs-/Ausgangstreibern EAT auf. Ohne Einschränkung der Allgemeinheit sind in 1 zwei Eingangs-/Ausgangstreiber EAT-1, EAT-2 dargestellt. Der Eingangs-/Ausgangstreiber EAT-1 ist ausgangsseitig mit der Mikrochip-Ausgangsleitung MCA-1 verbunden, so dass Signale, welche auf der Mikrochip-Ausgangsleitung MCA-1 übertragen werden, von dem Eingangs-/Ausgangstreiber EAT-1 getrieben werden. Eingangsseitig ist der Eingangs-/Ausgangstreiber EAT-1 mit einer Vielzahl von Treibereingangsleitungen TE verbunden. Ohne Einschränkung der Allgemeinheit sind in 1 vier Treibereingangsleitungen TE-1, ..., TE-4 dargestellt. Die Treibereingangsleitungen TE-1, ..., TE-4 sind mit den Kalibrierungsschaltungsausgangsleitungen KSA-1, ..., KSA-4 einer Treibersteuerschaltung TSS gekoppelt. Zur Steuerung der Eingangs-/Ausgangstreiber EAT überträgt die Treibersteuerschaltung TSS ein Steuersignal an die Ausgangs/Eingangstreiber EAT. Beispielsweise wird das Steuersignal für den Eingangs-/Ausgangstreiber EAT-1 über die Kalibrierungsschaltungsausgangsleitung KSA-1,..., KSA-4 und über die Treibereingangsleitungen TE-1,..., TE-4 übertragen. Nach dem in 1 gezeigten Beispiel ist das Steuersignal durch vier Steuerbits ausgebildet, nämlich das erste Steuerbit b1, das zweite Steuerbit b2, das dritte Steuerbit b3 und das vierte Steuerbit b4. Beispielsweise wird das erste Steuerbit b1 über die Kalibrierungsschaltungsausgangsleitung KS-1 und die Treibereingangsleitung TE-1 an den Eingangs-/Ausgangstreiber EAT-1 und an den Eingangs-/Ausgangstreiber EAT-2 übertragen.

2 zeigt ein schematisches Blockschaltbild der bekannten Treibersteuerschaltung TSS zur Generierung eines Steuersignals SS für die Eingangs-/Ausgangstreiber EAT. Die Treibersteuerschaltung TSS weist einen Eingangs-/Ausgangstreiber EAT auf, dessen Eigenschaften denen der Eingangs-/Ausgangstreiber entspricht, die am Rand des Mikrochips MC vorgesehen sind und mit den Mikrochipausgangsleitungen MCA verbunden sind. Der Ausgangswiderstand des Eingangs-/Ausgangstreibers EAT der Treibersteuerschaltung TSS kann nicht in kontinuierlichen, sondern nur in diskreten Schritten mittels der vier Steuerbits b1, ..., b4 an den Widerstand der Ausgangsleitungen MCA angepasst werden. Obenstehendes soll mittels einer detaillierten Schaltungsanalyse erläutert werden:
Die Treibersteuerschaltung TSS weist einen externen Widerstand W-2 auf, der einen Widerstandswert Z besitzt, der dem Widerstandswert der Mikrochipausgangsleitung MCA entspricht.

Nach der Beschaltung des externen Widerstandes W-2 mit dem Eingangs-/Ausgangstreiber EAT über einen ersten Knoten KN-1 zwischen einer Versorgungsspannung VS und Masse ist der Eingangs-/Ausgangstreiber EAT als ein Pulldown-Treiber eingesetzt. Um die Eingangs-/Ausgangstreibern EAT, welche mit den Ausgangsleitungen des Mikrochips verbunden sind, auch ein Steuersignal für deren Pullup-Treiber bereitzustellen, ist eine zweite Treibersteuerschaltung TSS mit einem weiteren externen Widerstand W-2 notwendig (nicht gezeigt). An dem ersten Knoten KN-1 ist die Regelspannung RS abgreifbar, die auf eine halbe Versorgungsspannung VS/2 zu regeln ist. Beträgt die Regelspannung RS den Wert der halben Versorgungsspannung VS/2, so ist der Ausgangswiderstand des Eingangs-/Ausgangstreibers gleich dem externen Widerstand W-2 und das Regelziel ist erfüllt.

Nun im Einzelnen zur Regelung der Regelspannung RS auf die halbe Versorgungsspannung VS/2, um den Ausgangswiderstand des Eingangs-/Ausgangstreibers der Treibersteuerschaltung TSS auf den Widerstandswert Z des externen Widerstandes W-2 einzustellen.

Mittels eines Spannungsteilers ST wird die halbe Versorgungsspannung VS/2 an einem zweiten Knoten KN-2 bereitgestellt.

Der Spannungsteiler ST besteht aus einer Serienschaltung zweier erster Widerstände W-1 mit identischen ersten Widerstandswerten R1. Der zweite Knoten KN-2 dient zum Abgriff der halben Versorgungsspannung VS/2 zwischen den beiden ersten Widerständen W-1.

Die Treibersteuerschaltung TSS weist weiter einen Komparator K auf. Der Komparator K empfängt eingangsseitig die halbe Versorgungsspannung VS/2 und die Regelspannung RS. Der Komparator K vergleicht die Regelspannung RS mit der halben Versorgungsspannung VS/2. Das Ergebnis dieses Vergleichs ist eine Spannungsdifferenz ΔV.

Der Spannungsteiler ST, der Komparator K, der externe Widerstand W-2 und der Eingangs-/Ausgangstreiber der Treibersteuerschaltung TSS bilden eine Kalibrierungsschaltung KS aus. Mittels der Kalibrierungsschaltung KS wird der Ausgangswiderstand des Eingangs-/Ausgangstreibers EAT eingestellt.

Dazu empfängt die Kalibrierungsschaltung KS ein Regelungssignal von einer Steuersignalgenerierungsschaltung SSG. Nach dem Beispiel gemäß 2 ist das Regelungssignal durch vier Steuerbits, nämlich das erste Steuerbit b1, das zweite Steuerbit b2, das dritte Steuerbit b3 und das vierte Steuerbit b4 ausgebildet.

Eingangsseitig empfängt die Steuersignalgenerierungsschaltung SSG die Spannungsdifferenz ΔV und generiert daraus ein Steuersignal SS für die Eingangs-/Ausgangstreiber, welche mit den Ausgangsleitungen des Mikrochips verbunden sind, und das Regelungssignal für die Kalibrierungsschaltung KS.

Die Steuersignalgenerierungsschaltung SSG weist einen Zustandsautomaten ZA, eine Detektionsschaltung DS und einen Speicher S auf. Der Zustandsautomat ZA verwaltet intern eine Anzahl von 2ⁿ verschiedenen Zuständen. Ein Zustand entspricht einem Regelungssignal für den Ausgangswiderstand des Ein gangs-/Ausgangstreibers EAT der Treibersteuerschaltung TSS. Nach dem Beispiel gemäß 2 weist der Zustandsautomat 2⁴ verschiedene Zustände und demnach vier Ausgangsleitungen auf, auf denen das erste Steuerbit b1, das zweite Steuerbit b2, das dritte Steuerbit b3 und das vierte Steuerbit b4 zum einen an die Kalibrierungsschaltung KS als Regelungssignal und zum anderen an den Speicher S übertragen werden.

In dem Speicher S ist der jeweilige aktuelle Zustand, ausgebildet durch die vier Steuerbits b1, b2, b3, b4, zwischengespeichert.

Die Detektionsschaltung DS empfängt eingangsseitig die Spannungsdifferenz ΔV. Abhängig von der Spannungsdifferenz ΔV detektiert die Detektionsschaltung DS den eingeschwungenen Zustand der Regelung. Der eingeschwungene Zustand der Regelung ist dann erreicht, wenn das Vorzeichen der Spannungsdifferenz ΔV alternierend wechselt. Ist also der eingeschwungene Zustand erreicht, so überträgt die Detektionsschaltung DS ein Auswahlsignal AS an den Speicher S und gibt den aktuell gespeicherten Zustand im Speicher S frei, um als Steuersignal SS an die Eingangs-/Ausgangstreiber des Mikrochips als Pulldown-Steuersignal übertragen zu werden.

Bei der bekannten Treibersteuerschaltung TSS ergeben sich folgende Probleme. Für die Pullup-Treiber und für die Pulldown-Treiber ist jeweils eine Treibersteuerschaltung TSS mit einem externen Widerstand W-2 vorzusehen. Externe Widerstände sind in ihrer Verwendung aufgrund ihres Platzbedarfs und des Packungsaufwands innerhalb der Schaltung, der notwendigen hohen Genauigkeit und des zusätzlichen Einbauaufwands sehr teuer. Zum anderen ist die Ungenauigkeit der Regelung aufgrund der diskreten Schritte zur Einstellung des Ausgangswiderstands für den Eingangs-/Ausgangstreiber EAT der Treibersteuerschaltung TSS hoch.

Zur Erläuterung dieser Problematik ist in 3 ein schematisches Diagramm dargestellt, das den durch die bekannte Treibersteuerschaltung entstehenden Regelfehler F zeigt. Angenommen, der Zustandsautomat ZA habe, wie in 2 dargestellt, 2⁴ = 16 interne Zustände, und der Widerstandswert Z betrage einen Wert zwischen 20 Ω und 80 Ω. Der Bereich, in dem der Widerstandswert Z der Mikrochip-Ausgangsleitung schwankt, beträgt bei diesem Beispiel 60 Ω. Mit den 16 Stufen des Zustandsautomaten ZA gemäß 2 ergibt sich eine Widerstandsstufe ΔR von 3,75 Ω (vergleiche Gleichung (I)).

Aufgrund dieser Widerstandsstufe ΔR und dieses Widerstandsbereichs für den externen Widerstandswert Z ergibt sich ein maximaler Regelfehler Fmax von:

Der Regelfehler F ist sehr hoch und ein Rauschen auf den Ausgangsleitungen aufgrund der Reflexion der übertragenen Signalenergie kann nur sehr bedingt reduziert werden.

Der mit Bezug auf 1 beschriebene bekannte Mikrochip und die mit Bezug auf 2 beschriebene bekannte Treibersteuerschaltung entsprechen einem der Anmelderin zum Anmeldetag intern bekannten Stand der Technik, der sich allerdings im Wesentlichen aus den Druckschriften US 6,157,206 A , US 6,445,245 B1 , US 5,955,894 A , US 6,414,512 B1 und der Druckschrift „A New Impedance Control Circuit for USB2.0 Transceiver" der Autoren Kyoung-Hoi Koo, Jin-Ho Seo und Jae-Whui Kim zusammensetzt.

Außerdem beschreibt die Druckschrift EP 1 111 790 A1 eine Schaltung und ein Verfahren zum dynamischen Impedanzausgleich. Die Schaltung zum dynamischen Impedanzausgleich weist einen externen Widerstand und einen Pull-up- bzw. Pull-down-Treiber zur Erzeugung von Regelsignalen auf. Die Regelsignale werden jeweils mit einer Referenzspannung verglichen. Das daraus resultierende Kalibrierungssignal wird verwendet, um die Ausgangsimpedanz der Ausgangstreiber einzustellen.

Die Aufgabe der vorliegenden Erfindung besteht daher darin, die Eingangs-/Ausgangstreiber eines Mikrochips kostengünstig derart zu steuern, dass beim Übertragen von Signalen durch die Eingangs-/Ausgangstreiber über die Mikrochipausgangsleitungen ein Rauschen minimiert wird.

Erfindungsgemäß wird die gestellte Aufgabe durch eine Kalibrierungsschaltung für eine Treibersteuerschaltung mit den Merkmalen des Patentanspruchs 1 sowie durch eine Treibersteuerschaltung mit den Merkmalen des Patentanspruchs 6 gelöst.

Erfindungsgemäß ist eine Kalibrierungsschaltung zur Reduzierung jeweils eines Kalibrierungsfehlers eines ersten Kalib rierungssignals für einen Pulldown-Treiber und eines zweiten Kalibrierungssignals für einen Pullup-Treiber einer Treibersteuerschaltung zur Steuerung von N Eingangs-/Ausgangstreibern einer integrierten Schaltung vorgesehen, wobei die Kalibrierungsschaltung aufweist:

– einen externen Widerstand, welcher einen Widerstandswert der Ausgangsleitung der integrierten Schaltung aufweist;
– einen ersten Spannungs/Strom-Wandler, welcher mittels eines ersten Knotens mit dem externen Widerstand verbunden ist, wobei der erste Spannungs/Strom-Wandler mit einer Versorgungsspannung und der externe Widerstand mit Masse verbunden ist, so dass an dem ersten Knoten eine Referenzspannung abfällt;
– einen ersten Komparator, welcher die Referenzspannung mit der halben Versorgungsspannung vergleicht, um ausgangsseitig eine erste verstärkte Differenzspannung bereitzustellen, wobei der erste Spannungs/Strom-Wandler die erste verstärkte Spannungsdifferenz in einen ersten Strom wandelt, so dass der erste Spannungs/Strom-Wandler die Referenzspannung auf die halbe Versorgungsspannung regelt;
– einen zweiten Spannungs/Strom-Wandler, welcher mit dem Pulldown-Treiber über einen zweiten Knoten verbunden ist und welcher die erste verstärkte Differenzspannung in den ersten Strom wandelt, um eine Pulldown-Treiberspannung auf die halbe Versorgungsspannung einzustellen;
– einen zweiten Komparator, welcher die Referenzspannung mit der Pulldown-Treiberspannung vergleicht, um ausgangsseitig das erste Kalibrierungssignal bereitzustellen;
– eine Spannungs-/Strom-Wandlerschaltung, welche mit dem Pullup-Treiber über einen dritten Knoten verbunden ist und welche die erste verstärkte Differenzspannung in den negativen ersten Strom wandelt, um eine Pullup-Treiberspannung auf die halbe Versorgungsspannung einzustellen; und
– einen dritten Komparator, welcher die Referenzspannung mit der Pullup-Treiberspannung vergleicht, um ausgangsseitig das zweite Kalibrierungssignal bereitzustellen.

Weiter ist erfindungsgemäß eine Treibersteuerschaltung zur Steuerung von N Eingangs-/Ausgangstreibern der integrierten Schaltung vorgesehen, wobei die Treibersteuerschaltung aufweist:

– eine Kalibrierungsschaltung mit den oben beschriebenen Merkmalen;
– eine erste Steuersignalgenerierungsschaltung, welche die Referenzspannung, das erste Kalibrierungssignal und die Pulldown-Treiberspannung empfängt und daraus ein erstes Regelungssignal zur Regelung der Pulldown-Treiberspannung des Pulldown-Treibers auf die Referenzspannung und ein erstes Steuersignal zur Steuerung der Pulldown-Treiber der N Eingangs-/Ausgangstreiber generiert; und
– eine zweite Steuersignalgenerierungsschaltung, welche die Referenzspannung, das zweite Kalibrierungssignal und die Pullup-Treiberspannung empfängt und daraus ein zweites Regelungssignal zur Regelung der Pullup-Treiberspannung des Pullup-Treibers auf die Referenzspannung und ein zweites Steuersignal zur Steuerung der Pullup-Treiber der N Eingangs-/Ausgangstreiber generiert.

Der Widerstandswert des externen Widerstands muss nicht bindend dem Widerstandswert der Ausgangsleitung entsprechen. Notwendig ist nur die Bedingung, dass beide Widerstandswerte direkt proportional voneinander abhängig sind. Die Spannungs/Strom-Wandlungscharakteristik der Spannungs/Strom-Wandler wäre dann entsprechend anzupassen.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnungen.

Gemäß einer bevorzugten Weiterbildung der Erfindung weist die Spannungs/Strom-Wandlerschaltung auf:

– einen dritten Spannungs/Strom-Wandler, welcher mit der Versorgungsspannung und über einen vierten Knoten mit einem ge erdeten vierten Spannungs/Strom-Wandler verbunden ist, so dass an dem vierten Knoten eine erste Spannung abfällt;
– einen vierten Komparator, welcher die Referenzspannung mit der ersten Spannung vergleicht, um ausgangsseitig eine zweite verstärkte Differenzspannung bereitzustellen, wobei der vierte Spannungs/Strom-Wandler die zweite verstärkte Differenzspannung eingangsseitig empfängt und damit die erste Spannung auf die halbe Versorgungsspannung einstellt; und
– einen fünften Spannungs/Strom-Wandler, welcher eine identische Spannungs/Strom-Wandlungscharakteristik wie der vierte Spannungs/Strom-Wandler aufweist sowie die zweite verstärkte Differenzspannung empfängt und in den negativen ersten Strom wandelt.

Gemäß einer weiteren bevorzugten Weiterbildung fließt der erste Strom von dem zweiten Spannungs/Strom-Wandler in den zweiten Knoten und von dem fünften Spannungs/Strom-Wandler in den dritten Knoten.

Gemäß einer weiteren bevorzugten Weiterbildung weisen der erste Spannungs/Strom-Wandler, der zweite Spannungs/Strom-Wandler und der dritte Spannungs/Strom-Wandler eine identische Spannungs/Strom-Wandlungscharakteristik auf.

Gemäß einer weiteren bevorzugten Weiterbildung wird die halbe Versorgungsspannung mittels eines vierten Spannungsteilers bereitgestellt, welcher einen ersten Widerstand und einen zweiten Widerstand mit identischen Widerstandswerten aufweist.

Gemäß einer bevorzugten Ausgestaltung der erfinderischen Treibersteuerschaltung weisen die erste Steuersignalgenerierungsschaltung und die zweite Steuersignalgenerierungsschaltung jeweils einen Zustandsautomaten auf, welcher eingangsseitig das entsprechende Kalibrierungssignal empfängt und ausgangsseitig abhängig von dem entsprechenden Kalibrierungssignal einen seiner 2ⁿ vordefinierten Zustände mittels n Steuerleitungen bereitstellt, wobei der Zustandsautomat auf jeder der n Steuerleitungen genau ein Steuerbit entsprechend dem aktuellen der 2ⁿ Zustände bereitstellt.

Gemäß einer weiteren bevorzugten Ausgestaltung nimmt der Zustandsautomat den nächsthöheren Zustand an, falls das Kalibrierungssignal positiv ist, und den nächstniedrigeren Zustand an, falls das Kalibrierungssignal negativ ist.

Gemäß einer weiteren bevorzugten Ausgestaltung weisen die erste Steuersignalgenerierungsschaltung und die zweite Steuersignalgenerierungsschaltung jeweils eine Detektionsschaltung auf, welche einen eingeschwungenen Zustand des Zustandsautomaten mittels der Kalibrierungssignals detektiert.

Gemäß einer weiteren bevorzugten Ausgestaltung weisen die erste Steuersignalgenerierungsschaltung und die zweite Steuersignalgenerierungsschaltung jeweils einen ersten Speicher und einen zweiten Speicher auf, wobei sowohl der erste Speicher als auch der zweite Speicher mit den n Steuerleitungen verbunden ist.

Gemäß einer weiteren bevorzugten Ausgestaltung triggert die Detektionsschaltung im Falle der Detektion des eingeschwungenen Zustands mittels eines ersten Selektionssignals das Speichern von n Steuerbits, die den höheren Zustand des eingeschwungenen Zustands repräsentieren, in den ersten Speicher und triggert mittels eines zweiten Selektionssignals das Speichern von n Steuerbits, die den niedrigeren Zustand des eingeschwungenen Zustands repräsentieren, in den zweiten Speicher.

Gemäß einer weiteren bevorzugten Ausgestaltung wird das erste Regelungssignal durch den aktuellen Zustand der n Steuerbits der ersten Steuersignalgenerierungsschaltung und das zweite Regelungssignal durch den aktuellen Zustand der n Steuerbits der zweiten Steuersignalgenerierungsschaltung ausgebildet.

Gemäß einer weiteren bevorzugten Ausgestaltung weisen die erste Steuersignalgenerierungsschaltung und die zweite Steuersignalgenerierungsschaltung jeweils einen Multiplexer auf, welcher eingangsseitig mit n ersten Speicherleitungen des ersten Speichers und mit n zweiten Speicherleitungen des zweiten Speichers verbunden ist und ausgangsseitig mittels Treibersteuerleitungen mit den N Eingangs-/Ausgangstreibern verbunden ist.

Gemäß einer weiteren bevorzugten Ausgestaltung empfängt die Detektionsschaltung der ersten Steuersignalgenerierungsschaltung die Referenzspannung, die Pulldown-Treiberspannung und das erste Kalibrierungssignal und generiert daraus ein drittes Selektionssignal zur Steuerung des Multiplexers, so dass der Multiplexer abhängig von dem dritten Selektionssignal die im ersten Speicher zwischengespeicherten Steuerbits oder die in dem zweiten Speicher zwischengespeicherten Steuerbits als erstes Steuersignal an die Treibersteuerleitungen überträgt.

Gemäß einer weiteren bevorzugten Ausgestaltung empfängt die Detektionsschaltung der zweiten Steuersignalgenerierungsschaltung die Referenzspannung, die Pullup-Treiberspannung und das zweite Kalibrierungssignal und generiert daraus das dritte Selektionssignal zur Steuerung des Multiplexers, so dass der Multiplexer abhängig von dem dritten Selektionssignal die im ersten Speicher zwischengespeicherten Steuerbits oder die in dem zweiten Speicher zwischengespeicherten Steuerbits als zweites Steuersignal an die Treibersteuerleitungen überträgt.

Gemäß einer weiteren bevorzugten Ausgestaltung wird der Zustandsautomat mit einem Taktsignal, der erste Speicher mit einem von dem Taktsignal abgeleiteten ersten Taktsignal und der zweite Speicher mit einem von dem Taktsignal abgeleiteten zweiten Taktsignal getaktet.

Die Erfindung wird nachfolgend anhand der in den schematischen Figuren angegebenen Ausführungsbeispiele näher erläutert. Es zeigen:
1 ein schematisches Blockschaltbild eines Mikrochips mit einer bekannten Treibersteuerschaltung zur Steuerung der Eingangs-/Ausgangstreiber;
2 ein schematisches Blockschaltbild der bekannten Treibersteuerschaltung;
3 ein schematisches Diagramm zur Darstellung des durch die bekannte Treibersteuerschaltung entstehenden Regelfehlers;
4 ein schematisches Blockschaltbild eines bevorzugten Ausführungsbeispiels einer Treibersteuerschaltung mit einer Kalibrierungsschaltung gemäß der vorliegenden Erfindung;
5 ein schematisches Blockschaltbild eines bevorzugten Ausführungsbeispiels einer ersten Steuersignalgenerierungsschaltung der erfindungsgemäßen Treibersteuerschaltung gemäß 4;
6 ein schematisches Blockschaltbild eines bevorzugten Ausführungsbeispiels einer zweiten Steuersignalgenerierungsschaltung der erfindungsgemäßen Treibersteuerschaltung gemäß 4; und
7 ein schematisches Blockschaltbild eines Ausführungsbeispiels einer Multiplexersteuerschaltung für eine Detektionsschaltung gemäß der vorliegenden Erfindung.
In allen Figuren sind gleiche bzw. funktionsgleiche Elemente und Signale – sofern nichts anderes angegeben ist – mit denselben Bezugszeichen versehen worden.
Obwohl die vorliegende Erfindung nachfolgend mit Bezug auf Kalibrierungsschaltungen und Treibersteuerschaltungen beschrieben wird, ist sie jedoch nicht darauf beschränkt, sondern auf vielfältige Weise einsetzbar.
4 zeigt ein schematisches Blockschaltbild eines bevorzugten Ausführungsbeispiels einer Treibersteuerschaltung mit einer Kalibrierungsschaltung gemäß der vorliegenden Erfindung. Die Treibersteuerschaltung 4 weist eine Kalibrierungsschaltung 1, eine erste Steuersignalgenerierungsschaltung 27-1 und eine zweite Steuersignalgenerierungsschaltung 27-2 auf.
Die Kalibrierungsschaltung 1 regelt ein erstes Kalibrierungssignal KS-1 für einen Pulldown-Treiber 2 und ein zweites Kalibrierungssignal KS-2 für einen Pullup-Treiber 3 derart, dass jeweils der Kalibrierungsfehler des entsprechenden Kalibrierungssignals reduziert wird. Durch den reduzierten Kalibrierungsfehler wird der Regelungsfehler der Treibersteuerschaltung 4 minimiert, so dass die durch die Treibersteuerschaltung 4 gesteuerten Eingangs-/Ausgangstreiber die angeschlossenen Mikrochipausgangsleitungen derart steuern, dass ein Rauschen auf den Mikrochip-Ausgangsleitungen bei einem Übertragen von Signalen durch die Eingangs-/Ausgangstreiber minimiert wird.
Die Kalibrierungsschaltung 1 weist einen externen Widerstand 5 auf, welcher einen Widerstandswert Z wie die Ausgangsleitung der integrierten Schaltung aufweist. Es ist ein besonderer Vorteil der Erfindung, dass zur Steuerung des Pulldown-Treibers 2 und des Pullup-Treibers 3 nur ein einziger externer Widerstand 5 eingesetzt wird.
Die Kalibrierungsschaltung 1 weist weiter einen ersten Spannungs/Strom-Wandler 6 auf, welcher mittels eines ersten Knotens 7 mit dem externen Widerstand 5 verbunden ist. Der erste Spannungs/Strom-Wandler 6 ist mit einer Versorgungsspannung VS und der externe Widerstand 5 ist mit Masse 8 verbunden, so dass an dem ersten Knoten 7 eine Referenzspannung Vref abfällt.
Die Kalibrierungsschaltung 1 weist weiter einen ersten Komparator 9 auf, welcher die Referenzspannung Vref mit der halben Versorgungsspannung VS/2 vergleicht, um ausgangsseitig eine erste verstärkte Differenzspannung ΔV-1 bereitzustellen, wobei der erste Spannungs/Strom-Wandler 6 die erste verstärkte Spannungsdifferenz ΔV-1 in einen ersten Strom I-1 wandelt, so dass der erste Spannungs/Strom-Wandler 6 die Referenzspannung Vref auf die halbe Versorgungsspannung VS/2 regelt.
Weiter weist die Kalibrierungsschaltung 1 einen zweiten Spannungs/Strom-Wandler 10 auf, welcher mit dem Pulldown-Treiber 2 über einen zweiten Knoten 11 verbunden ist. Der zweite Spannungs/Strom-Wandler 10 wandelt die erste verstärkte Differenzspannung ΔV-1 in den ersten Strom I-1, um eine Pulldown-Treiberspannung VPD auf die halbe Versorgungsspannung VS/2 einzustellen.
Die Kalibrierungsschaltung 1 weist weiter einen zweiten Komparator 13 auf, welcher die Referenzspannung Vref mit der Pulldown-Treiberspannung VPD vergleicht, um ausgangsseitig das erste Kalibrierungssignal KS-1 bereitzustellen.
Weiter weist die Kalibrierungsschaltung 1 eine Spannungs/Strom-Wandlerschaltung 14 auf. Die Spannungs/Strom-Wandlerschaltung 14 ist mit dem Pullup-Treiber 3 über einen dritten Knoten 15 verbunden und wandelt die erste verstärkte Differenzspannung ΔV-1 in den negativen ersten Strom I-1, um eine Pullup-Treiberspannung VPU auf die halbe Versorgungsspannung VS/2 einzustellen.
Vorzugsweise weist die Spannungs/Strom-Wandlerschaltung 14 einen dritten Spannungs/Strom-Wandler 18, einen vierten Komparator 22 und einen fünften Spannungs/Strom-Wandler 23 auf. Der dritte Spannungs/Strom-Wandler 18 ist mit der Versorgungsspannung VS über einen vierten Knoten 19 mit einem geerdeten vierten Spannungs/Strom-Wandler 20 verbunden, so dass an dem vierten Knoten 19 eine erste Spannung V-1 abfällt. Der vierte Komparator 22 vergleicht die Referenzspannung Vref mit der ersten Spannung V-1, um ausgangsseitig eine zweite verstärkte Differenzspannung ΔV-2 bereitzustellen, wobei der vierte Spannungs/Strom-Wandler 20 die zweite verstärkte Differenzspannung ΔV-2 eingangsseitig empfängt und damit die erste Spannung V-1 auf die halbe Versorgungsspannung VS/2 einstellt. Der fünfte Spannungs/Strom-Wandler 23, der eine identische Spannungs/Strom-Wandlungscharakteristik wie der vierte Spannungs/Strom-Wandler 20 aufweist, empfängt die zweite verstärkte Differenzspannung ΔV/2 und wandelt diese in den negativen ersten Strom I-1.
Die Kalibrierungsschaltung 1 weist weiter einen dritten Komparator 17 auf, welcher die Referenzspannung Vref mit der Pullup-Treiberschaltung VPU vergleicht, um ausgangsseitig das zweite Kalibrierungssignal KS-2 bereitzustellen.
Insbesondere fließt der erste Strom I-1 von dem zweiten Spannungs/Strom-Wandler 10 in den zweiten Knoten 11, und von dem fünften Spannungs/Strom-Wandler 23 in den dritten Knoten 15.
Vorzugsweise weisen der erste Spannungs-/Strom-Wandler 6, der zweite Spannungs/Strom-Wandler 10 und der dritte Spannungs/Strom-Wandler 18 eine identische Spannungs/Strom-Wandlungscharakteristik auf.
Vorzugsweise wird die halbe Versorgungsspannung VS/2 mittels eines vierten Spannungsteilers 24, welcher in der Kalibrierungsschaltung 1 vorgesehen ist, bereitgestellt. Der vierte Spannungsteiler 24 weist einen ersten Widerstand 25 und einen zweiten Widerstand 26 mit identischen Widerstandswerten R1, R2 auf.
Ein erster Spannungsteiler 12 wird also durch den zweiten Spannungs/Strom-Wandler 10 und den Pulldown-Treiber 2 ausgebildet. Ein zweiter Spannungsteiler 16 wird durch die Spannungs/Strom-Wandlerschaltung 14 und den Pullup-Treiber 3 ausgebildet. Ein dritter Spannungsteiler 21 wird durch den dritten Spannungs-/Strom-Wandler 18 und den vierten Spannungs/Strom-Wandler 20 ausgebildet.
5 zeigt ein schematisches Blockschaltbild eines bevorzugten Ausführungsbeispiels der ersten Steuersignalgenerierungsschaltung 27-1 und 6 zeigt ein schematisches Blockschaltbild eines bevorzugten Ausführungsbeispiels der zweiten Steuersignalgenerierungsschaltung 27-2 der erfindungsgemäßen Treibersteuerschaltung 4 gemäß 4.
Die Struktur der ersten Steuersignalgenerierungsschaltung 27-1 und der zweiten Steuersignalgenerierungsschaltung 27-2 entsprechen einander, die beiden Steuersignalgenerierungsschaltungen 27-1, 27-2 empfangen und verarbeiten allerdings verschiedene Eingangssignale und stellen ausgangsseitig verschiedene Signale bereit.
Die erste Steuersignalgenerierungsschaltung 27-1 und die Steuersignalgenerierungsschaltung 27-2 weisen jeweils einen Zustandsautomaten 28-1, 28-2 auf, welcher eingangsseitig das entsprechende Kalibrierungssignal KS-1, KS-2 empfängt und ausgangsseitig abhängig von dem entsprechenden Kalibrierungssignal KS-1, KS-2 einen seiner 2ⁿ vordefinierten Zustände mittels n Steuerleitungen 33-1,..., 33-4 bereitstellt, wobei der Zustandsautomat 28-1, 28-2 auf jeder der n Steuerleitungen 33-1,..., 33-4 genau ein Steuerbit b1-1,..., b4-1; b1-2,..., b4-2 entsprechend dem aktuellen der 2ⁿ Zustände bereitstellt.
Der Zustandsautomat 28-1, 28-2 nimmt den nächsthöheren Zustand an, falls das Kalibrierungssignal KS-1, KS-2 positiv ist. Der Zustandsautomat 28-1, 28-2 nimmt den nächstniedrigeren Zustand an, falls das Kalibrierungssignal KS-1, KS-2 negativ ist.
Die erste Steuersignalgenerierungsschaltung 27-1 und die zweite Steuersignalgenerierungsschaltung 27-2 weisen jeweils eine Detektionsschaltung 29-1, 29-2 auf, welche einen eingeschwungenen Zustand des Zustandsautomaten 28-1, 28-2 mittels des Kalibrierungssignals KS-1, KS-2 detektiert.
Weiter weisen die erste Steuersignalgenerierungsschaltung 27-1 und die zweite Steuersignalgenerierungsschaltung 27-2 jeweils einen ersten Speicher 30-1, 30-2 und einen zweiten Speicher 31-1, 31-2 auf, wobei sowohl der erste Speicher 30-1, 30-2 als auch der zweite Speicher 31-1, 31-2 mit den n Steuerleitungen 33-1,..., 33-4 verbunden ist.
Die Detektionsschaltung 29-1, 29-2 triggert im Falle der Detektion des eingeschwungenen Zustands mittels eines ersten Selektionssignals SEL1-1, SEL1-2 das Speichern von n Steuerbits b1-1,..., b4-1; b1-2,..., b4-2, die den höheren Zustand des eingeschwungenen Zustands repräsentieren, in dem ersten Speicher 30-1, 30-2. Mittels eines zweiten Selektionssignals SEL2-1, SEL2-2 triggert die Detektionsschaltung 29-1, 29-2 im Fall der Detektion des eingeschwungenen Zustands das Speichern von n Steuerbits b1-1,..., b4-1; b1-2,..., b4-2, die den niedrigeren Zustand des eingeschwungenen Zustands repräsentieren, in dem zweiten Speicher 33-1, 33-2.
Das erste Regelungssignal RS-1 wird durch den aktuellen Zustand der n Steuerbits b1-1,..., b4-1 der ersten Steuersignalgenerierungsschaltung 27-1 ausgebildet. Das zweite Regelungssignal RS-2 wird durch den aktuellen Zustand der n Steu erbits b1-2,..., b4-2 der zweiten Steuersignalgenerierungsschaltung 27-2 ausgebildet.
Des Weiteren weisen die erste Steuersignalgenerierungsschaltung 27-1 und die zweite Steuersignalgenerierungsschaltung 27-2 jeweils einen Multiplexer 31-1, 31-2 auf. Der Multiplexer 31-1, 31-2 ist eingangsseitig mit n (hier: n = 4) ersten Speicherleitungen 34-1,..., 34-4 des ersten Speichers 30-1, 30-2 und mit n zweiten Speicherleitungen 35-1,..., 35-4 des zweiten Speichers 31-1,..., 31-4 verbunden. Der Multiplexer 31-1, 31-2 ist ausgangsseitig mittels Treibersteuerleitungen 36-1,..., 36-4 mit dem N Eingangs-/Ausgangstreibern verbunden.
Vorzugsweise empfängt die Detektionsschaltung 29-1 der ersten Steuersignalgenerierungsschaltung 27-1 gemäß 5 die Referenzspannung Vref, die Pulldown-Treiberspannung VPD und das erste Kompensationssignal KS-1 und generiert daraus ein drittes Selektionssignal SEL3-1. Das dritte Selektionssignal SEL3-1 dient zur Steuerung des Multiplexers 32-1, so dass der Multiplexer 32-1 abhängig von dem dritten Selektionssignal SEL3-1 die im ersten Speicher 30-1 zwischengespeicherten Steuerbits b1-1,..., b4-1 oder die in dem zweiten Speicher 31-1 zwischengespeicherten Steuerbits b1-1,..., b4-1 als erstes Steuersignal SS-1 an die Treibersteuerleitungen 36-1, ..., 36-4 überträgt.
Die Detektionsschaltung 29-2 der zweiten Steuersignalgenerierungsschaltung 27-2 gemäß 6 empfängt vorzugsweise die Referenzspannung Vref, die Pullup-Treiberspannung VPU und das zweite Kompensationssignal KS-2 und generiert daraus das dritte Selektionssignal SEL3-2. Das dritte Selektionssignal SEL3-2 dient zur Steuerung des Multiplexers 32-2, so dass der Multiplexer 32-2 abhängig von dem dritten Selektionssignal SEL3-2, die im ersten Speicher 30-2 zwischengespeicherten Steuerbits b1-2,..., b4-2 oder die in dem zweiten Speicher 31-2 zwischengespeicherten Steuerbits b1-2,..., b4-2 als zweites Steuersignal SS-2 an die Treibersteuerleitungen 36-1, ..., 36-4 überträgt.
Vorzugsweise wird in jeder Steuersignalgenerierungsschaltung 27-1, 27-2 der Zustandsautomat 28-1, 28-2 mit einem Taktsignal Clk, der erste Speicher 30-1, 30-2 mit einem von dem Taktsignal Clk abgeleiteten ersten Taktsignal Clk1 und der zweite Speicher 31-1, 31-2 mit einem von dem Taktsignal Clk abgeleiteten zweiten Taktsignal Clk2 getaktet.
Im Folgenden wird erläutert, wie die Detektionsschaltung 29-1, 29-2 aus der Pulldown-Treiberspannung VPD bzw. der Pullup-Treiberspannung VPU und der Referenzspannung das dritte Selektionssignal SEL3-1, SEL3-2 generiert. Dazu ist in jeder Detektionsschaltung 29-1, 29-2 eine Multiplexersteuerschaltung 37 vorgesehen. Im Folgenden soll die Multiplexersteuerschaltung 37 für die Detektionsschaltung 29-1 der ersten Steuersignalgenerierungsschaltung 27-1 erläutert werden. Dazu zeigt 7 ein schematisches Blockschaltbild eines Ausführungsbeispiels einer Multiplexersteuerschaltung 37 für die Detektionsschaltung 29-1. Die Multiplexersteuerschaltung 37 empfängt eingangsseitig die Referenzspannung Vref als Referenzgröße RefG und die Pulldown-Treiberspannung VPU als Regelgröße RG und generiert daraus das dritte Selektionssignal SEL3-1.
In dem eingeschwungenen Zustand schwingt die Regelgröße RG zwischen einem ersten Regelwert RW1 und einem zweiten Regelwert RW2.
Die Multiplexersteuerschaltung 37 weist ein erstes Übertragungsgatter 372 zur Bereitstellung des ersten Regelwertes RW1 auf, welcher in dem ersten Speicher 30-1 zwischengespeichert ist und durch die vier aktuell gespeicherten Steuerbits b1-1, ..., b4-1 ausgebildet ist. Das erste Übertragungsgatter 372 empfängt eingangsseitig die Regelgröße RG und stellt ausgangsseitig den ersten Regelwert RW1 bereit. Das erste Über tragungsgatter 372 wird mit einem ersten Taktsignal Clk1 getaktet, welches wie die Regelgröße RG die erste Periodendauer T aufweist.
Weiter weist die Multiplexersteuerschaltung 37 ein zweites Übertragungsgatter 373 zur Bereitstellung des zweiten Regelwertes RW2 auf, welcher in den zweiten Speicher 30-2 zwischengespeichert ist. Das zweite Übertragungsgatter 373 empfängt eingangsseitig die Regelgröße RG und stellt ausgangsseitig den zweiten Regelwert RW2 bereit. Das zweite Übertragungsgatter 373 ist mit einem zweiten Taktsignal Clk2 getaktet, das die erste Periodendauer T aufweist und relativ zu dem ersten Taktsignal Clk1 um eine halbe erste Periodendauer T/2 phasenverschoben ist.
Vorzugsweise sind die Regelgröße RG, der erste Regelwert RW1 und der zweite Regelwert RW2 jeweils als eine Spannung ausgebildet.
Weiter weist die Multiplexersteuerschaltung 37 eine erste Differenzschaltung 3,74 auf, welche einen erste Strom I1 bereitstellt, der von einer Differenz zwischen dem ersten Regelwert RW1 und der Referenzgröße RefG direkt proportional abhängig ist. Die erste Differenzschaltung 374 weist einen Vorspannungstransistor 3711 auf, so dass für den ersten Strom I1 ein Bezugsstrom I3 bereitgestellt ist. Die Gleichung für den ersten Strom I1 ergibt sich demnach wie folgt:
wobei k eine Proportionalitätskonstante ist.
Weiter weist die Multiplexersteuerschaltung 37 eine zweite Differenzschaltung 375 auf, welche einen zweiten Strom I2 bereitstellt, der von einer Differenz zwischen dem zweiten Regelwert RW2 und der Referenzgröße RefG direkt proportional abhängig ist. Die zweite Differenzschaltung 375 weist einen Vorspannungstransistor 3712 auf, so dass für den zweiten Strom I2 ein identischer Bezugsstrom I3 wie für den ersten Strom I1 bereitgestellt ist. Demnach ergibt sich die untenstehende Gleichung für den zweiten Strom I2 wie folgt:
Die Vorspannungstransistoren 3711, 3712 werden jeweils mit einer Vorspannung VorS betrieben. Die Multiplexersteuerschaltung 37 weist weiter eine erste Stromspiegelschaltung 376 auf, welche zwischen der ersten Differenzschaltung 374 und einem ersten Knoten 379 geschaltet ist, um den ersten Strom I1 an den ersten Knoten 379 zu führen. Die erste Stromspiegelschaltung 376 ist vorzugsweise als eine npn-Stromspiegelschaltung ausgebildet.
Weiter weist die Schaltung 1 eine zweite Stromspiegelschaltung 377 und eine mit der zweiten Stromspiegelschaltung 377 in Serie geschaltete dritte Stromspiegelschaltung 378 auf, welche zwischen der zweiten Differenzschaltung 375 und dem ersten Knoten 379 geschaltet sind, um den zweiten Strom I2 an den ersten Knoten 379 zu führen. Vorzugsweise ist die zweite Stromspiegelschaltung 377 als eine npn-Stromspiegelschaltung und die dritte Stromspiegelschaltung 378 als eine pnp-Stromspiegelschaltung ausgebildet.
Weiter weist die Multiplexersteuerschaltung 37 den ersten Knoten 379 auf, an welchem ein Differenzstrom Idiff zwischen dem ersten Strom I1 und dem zweiten Strom I2 gebildet wird. Der Differenzstrom Idiff bildet das Selektionssignal SEL3-1 aus, das angibt, ob der erste Regelwert RW1 oder der zweite Regelwert RW2 zur Minimierung der Regeldifferenz zu wählen ist.
Durch den identischen Bezugsstrom I3 bei der Differenzbildung zwischen dem ersten Strom I1 und dem zweiten Strom I2 werden potenzielle störende Offset-Ströme beseitigt.
Die Berechnung des Differenzstroms Idiff ergibt sich aus der Differenz der Gleichungen (1) und (2):
Für den Differenzstrom Idiff ergibt sich folgender Zusammenhang:
Mit der folgenden Definition eines Mittelwertes MW wird die Entscheidung, auf welchen Regelwert entschieden wird, übersichtlicher gestaltet.
Ist der Differenzstrom Idiff größer als 0 (vgl. Gleichung (4) und (5)), so ist auch der Mittelwert MW größer als die Referenzgröße RefG. Somit ist das Selektionssignal SEL3-1 z.B. auf 1 zu setzen und als Regelwert der erste Regelwert RW1 zu wählen. Ist aber der Differenzstrom Idiff kleiner als 0, so ist der Mittelwert MW kleiner als die Referenzgröße RefG, und das Selektionssignal SEL3-1 ist nach obigem Beispiel auf 0 zu setzen. Somit ist der zweite Regelwert RW2 zu wählen. Folgender Zusammenhang kann mit unten stehendem Algorithmus kürzer gefasst dargestellt werden:
Die Multiplexersteuerschaltung 37 stellt somit das Selektionssignal SEL3-1 bereit, mit welchem ausgewählt wird, welche der beiden Regelwerte RW1, RW2 auszuwählen ist, um die Regelungsdifferenz zu minimieren.
Obwohl die vorliegenden Erfindung vorstehend anhand des bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weite modifizierbar.

1: Kalibrierungsschaltung
2: Pulldown-Treiber
3: Pullup-Treiber
4: Treibersteuerschaltung
5: externer Widerstand
6: erster Spannungs/Strom-Wandler
7: erster Knoten
8: Masse
9: erster Komparator
10: zweiter Spannungs/Strom-Wandler
11: zweiter Knoten
12: erster Spannungsteiler
13: zweiter Komparator
14: Spannungs/Strom-Wandlerschaltung
15: dritter Knoten
16: zweiter Spannungsteiler
17: dritter Komparator
18: dritter Spannungs/Strom-Wandler
19: vierter Knoten
20: vierter Spannungs/Strom-Wandler
21: dritter Spannungsteiler
22: vierter Komparator
23: fünfter Spannungs/Strom-Wandler
24: vierter Spannungsteiler
25: erster Widerstand
26: zweiter Widerstand
27-1: erste Steuersignalgenerierungsschaltung
27-2: zweite Steuersignalgenerierungsschaltung
28-1, 28-2: Zustandsautomat
29-1, 29-2: Detektionsschaltung
30-1, 30-2: erster Speicher
31-1, 31-2: zweiter Speicher
32-1, 32-2: Multiplexer
33-1,...,33-4: Steuerleitung
34-1,...,34-4: erste Speicherleitung
35-1,...,35-4: zweite Speicherleitung
36-1,...,36-4: Treibersteuerleitung
37: Multiplexersteuerschaltung
372: erstes Übertragungsgatter
373: zweites Übertragungsgatter
374: erste Differenzschaltung
375: zweite Differenzschaltung
376: erste Stromspiegelschaltung
377: zweite Stromspiegelschaltung
378: dritte Stromspiegelschaltung
379: erster Knoten
3711, 3712: Vorspannungstransistor
Clk: Taktsignal
I-1: erster Strom
KS-1: erstes Kalibrierungssignal
KS-2: weites Kalibrierungssignal
R1: Widerstandswert des ersten Widerstands
R2: Widerstandswert des zweiten Widerstands
RS-1: erstes Regelungssignal
RS-2: zweites Regelungssignal
SELl-1, SEL1-2: erstes Selektionssignal
SEL2-1, SEL2-2: zweites Selektionssignal
SEL3-1, SEL3-2: drittes Selektionssignal
SS-1: erstes Steuersignal
SS-2: zweites Steuersignal
V-1: erste Spannung
ΔV-1: erste verstärkte Differenzspannung
ΔV-2: zweite verstärkte Differenzspannung
VPD: Pulldown-Treiberspannung
VPU: Pullup-Treiberspannung
Vref: Referenzspannung
VS: Versorgungsspannung
VS/2: halbe Versorgungsspannung
RG: Regelgröße
RW1: erster Regelwert
RW2: zweiter Regelwert
Clk1: erstes Taktsignal
Clk2: zweites Taktsignal
K1: erster Kondensator
K2: zweiter Kondensator
K3: dritter Kondensator
RefG: Referenzgröße
VS: Versorgungsspannung
VorS: Vorspannung
I1: erster Strom
I2: zweiter Strom
I3: Bezugsstrom
Idiff: Differenzstrom
MC: Mikrochip
TSS: Treibersteuerschaltung
KS: Kalibrierungsschaltung
SSG: Steuersignalgenerierungsschaltung
EAT; EAT-i;: Eingangs-/Ausgangstreiber
TE; TE-1,..., TE-4: Treibereingangsleitung
KSA; KSA-1,...,KSA-4: Kalibrierungsschaltungsausgangsleitung
MCA; MCA-i: Microchipausgangsleitung
b1: erstes Steuerbit
b2: zweites Steuerbit
b3: drittes Steuerbit
b4: viertes Steuerbit
ST: Spannungsteiler
R1: erster Widerstandswert
K: Komparator
Z: Widerstandswert der Microprozessoraus
: gangsleitung
W-1: erster Widerstand
W-2: zweiter Widerstand
T: Transistor
DS: Detektionsschaltung
ZA: Zustandsautomat
S: Speicher
AS: Auswahlsignal
RS: Regelspannung
ΔV: Spannungsdifferenz
F: Regelfehler
KN-1: erster Knoten
KN-2: zweiter Knoten
ΔR: Widerstandsstufe
R(N=i): Widerstandswert des i-ten Widerstandes

Claims

Kalibrierungsschaltung (1) zur Reduzierung jeweils eines Kalibrierungsfehlers eines ersten Kalibrierungssignals (KS-1) für einen Pulldown-Treiber (2) und eines zweiten Kalibrierungssignals (KS-2) für einen Pullup-Treiber (3) einer Treibersteuerschaltung (4) zur Steuerung von N Eingangs-/Ausgangstreibern einer integrierten Schaltung, mit: – einem externen Widerstand (5), welcher einen Widerstandswert (Z) der Ausgangsleitung der integrierten Schaltung aufweist; – einem ersten Spannungs/Strom-Wandler (6), welcher mittels eines ersten Knotens (7) mit dem externen Widerstand (5) verbunden ist, wobei der erste Spannungs/Strom-Wandler (6) mit einer Versorgungsspannung (VS) und der externe Widerstand (5) mit Masse (8) verbunden ist, so dass an dem ersten Knoten (7) eine Referenzspannung (Vref) abfällt; – einem ersten Komparator (9), welcher die Referenzspannung (Vref) mit der halben Versorgungsspannung (VS/2) vergleicht, um ausgangsseitig eine erste verstärkte Differenzspannung (ΔV-1) bereitzustellen, wobei der erste Spannungs/Strom-Wandler (6) die erste verstärkte Differenzspannung (ΔV-1) in einen ersten Strom (I-1) wandelt, so dass der erste Spannungs/Strom-Wandler (6) die Referenzspannung (Vref) auf die halbe Versorgungsspannung (VS/2) regelt; – einem zweiten Spannungs/Strom-Wandler (10), welcher mit dem Pulldown-Treiber (2) über einen zweiten Knoten (11) verbunden ist und welcher die erste verstärkte Differenzspannung (ΔV-1) in den ersten Strom (I-1) wandelt, um eine Pulldown-Treiberspannung (VPD) auf die halbe Versorgungsspannung (VS/2) einzustellen; – einem zweiten Komparator (13), welcher die Referenzspannung (Vref) mit der Pulldown-Treiberspannung (VPD) vergleicht, um ausgangsseitig das erste Kalibrierungssignal (KS-1) bereitzustellen; – einer Spannungs/Strom-Wandlerschaltung (14), welche mit dem Pullup-Treiber (3) über einen dritten Knoten (15) verbun den ist und welche die erste verstärkte Differenzspannung (ΔV-1) in den negativen ersten Strom (I-1) wandelt, um eine Pullup-Treiberspannung (VPU) auf die halbe Versorgungsspannung (VS/2) einzustellen; und – mit einem dritten Komparator (17), welcher die Referenzspannung (Vref) mit der Pullup-Treiberspannung (VPU) vergleicht, um ausgangsseitig das zweite Kalibrierungssignal (KS-2) bereitzustellen.
Kalibrierungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Spannungs/Strom-Wandlerschaltung (14) aufweist: – einen dritten Spannungs/Strom-Wandler (18), welcher mit der Versorgungsspannung (VS) und über einen vierten Knoten (19) mit einem geerdeten vierten Spannungs/Strom-Wandler (20) verbunden ist, so dass an dem vierten Knoten (19) eine erste Spannung (V-1) abfällt; – einen vierten Komparator (22), welcher die Referenzspannung (Vref) mit der ersten Spannung (V-1) vergleicht, um ausgangsseitig eine zweite verstärkte Differenzspannung (ΔV-2) bereitzustellen, wobei der vierte Spannungs/Strom-Wandler (20) die zweite verstärkte Differenzspannung (ΔV-2) eingangsseitig empfängt und damit die erste Spannung (V-1) auf die halbe Versorgungsspannung (VS/2) einstellt; und – einen fünften Spannungs/Strom-Wandler (23), welcher eine identische Spannungs/Strom-Wandlungscharakteristik wie der vierte Spannungs/Strom-Wandler (20) aufweist sowie die zweite verstärkte Differenzspannung (ΔV-2) empfängt und in den negativen ersten Strom (I-1) wandelt.
Kalibrierungsschaltung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der erste Strom (I-1) von dem zweiten Spannungs/Strom-Wandler (10) in den zweiten Knoten (11) und von dem fünften Spannungs/Strom-Wandler (23) in den dritten Knoten (15) fließt.
Kalibrierungsschaltung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der erste Spannungs/Strom-Wandler (6), der zweite Spannungs/Strom-Wandler (10) und der dritte Spannungs/Strom-Wandler (18) eine identische Spannungs/Strom-Wandlungscharakteristik aufweisen.
Kalibrierungsschaltung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die halbe Versorgungsspannung (VS/2) mittels eines Spannungsteilers (24) bereitgestellt wird, welcher einen ersten Widerstand (25) und einen zweiten Widerstand (26) mit identischen Widerstandswerten (R1, R2) aufweist.
Treibersteuerschaltung (4) mit einer Kalibrierungsschaltung (1) nach einem oder mehreren der vorstehenden Ansprüche; einer ersten Steuersignalgenerierungsschaltung (27-1), welche die Referenzspannung (Vref), das erste Kalibrierungssignal (KS-1) und die Pulldown-Treiberspannung (VPD) empfängt und daraus ein erstes Regelungssignal (RS-1) zur Regelung der Pulldown-Treiberspannung (VPD) des Pulldown-Treibers (2) auf die Referenzspannung (Vref) und ein erstes Steuersignal (SS-1) zur Steuerung der Pulldown-Treiber der N Eingangs-/Ausgangstreiber generiert; und einer zweiten Steuersignalgenerierungsschaltung (27-2), welche die Referenzspannung (Vref), das zweite Kalibrierungssignal (KS-2) und die Pullup-Treiberspannung (VPU) empfängt und daraus ein zweites Regelungssignal (RS-2) zur Regelung der Pullup-Treiberspannung (VPU) des Pullup-Treibers (3) auf die Referenzspannung (Vref) und ein zweites Steuersignal (SS-2) zur Steuerung der Pullup-Treiber der N Eingangs-/Ausgangstreiber generiert.
Treibersteuerschaltung nach Anspruch 6, dadurch gekennzeichnet, dass die erste Steuersignalgenerierungsschaltung (27-1) und die zweite Steuersignalgenerierungsschaltung (27-2) jeweils einen Zustandsautomaten (28-1, 28-2) aufweisen, welcher eingangsseitig das entsprechende Kalibrierungssignal (KS-1, KS-2) empfängt und ausgangsseitig abhängig von dem entsprechenden Kalibrierungssignal (KS-1, KS-2) einen seiner 2ⁿ vordefinierten Zustände mittels n Steuerleitungen (33-1,...,33-4) bereitstellt, wobei der Zustandsautomat (28-1, 28-2) auf jeder der n Steuerleitungen (33-1,...,33-4) genau ein Steuerbit (bl-1,...,b4-1; b1-2,..., b4-2) entsprechend dem aktuellen der 2ⁿ Zustände bereitstellt.
Treibersteuerschaltung nach Anspruch 7, dadurch gekennzeichnet, dass der Zustandsautomat (28-1, 28-2) den nächst höheren Zustand annimmt, falls das Kalibrierungssignal (KS-1, KS-2) positiv ist, und den nächst niedrigeren Zustand annimmt, falls das Kalibrierungssignal (KS-1, KS-2) negativ ist.
Treibersteuerschaltung nach Anspruch 6, dadurch gekennzeichnet, dass die erste Steuersignalgenerierungsschaltung (27-1) und die zweite Steuersignalgenerierungsschaltung (27-2) jeweils eine Detektionsschaltung (29-1, 29-2) aufweisen, welche einen eingeschwungenen Zustand des Zustandsautomaten (28-1, 28-2) mittels des Kalibrierungssignals (KS-1, K5-2) detektiert.
Treibersteuerschaltung nach Anspruch 6, dadurch gekennzeichnet, dass die erste Steuersignalgenerierungsschaltung (27-1) und die zweite Steuersignalgenerierungsschaltung (27-2) jeweils einen ersten Speicher (30-1, 30-2) und einen zweiten Speicher (31-1, 31-2) aufweisen, wobei sowohl der erste Speicher (30-1, 30-2) als auch der zweite Speicher (31-1, 31-2) mit den n Steuerleitungen (33-1,...,33-4) verbunden ist.
Treibersteuerschaltung nach Anspruch 9, dadurch gekennzeichnet, dass die Detektionsschaltung (29-1, 29-2) im Falle der Detektion des eingeschwungenen Zustands mittels eines ersten Selektionssignals (SEL1-1, SEL1-2) das Speichern von n Steuerbits (b1-1,..., b4-1; b1-2,..., b4-2), die den höheren Zustand des eingeschwungenen Zustands repräsentieren, in dem ersten Speicher (30-1, 30-2) triggert und mittels eines zweiten Selektionssignals (SEL2-1, SEL2-2) das Speichern von n Steuerbits (b1-1,..., b4-1; b1-2,..., b4-2), die den niedrigeren Zustand des eingeschwungenen Zustands repräsentieren, in dem zweiten Speicher (31-1, 31-2) triggert.
Treibersteuerschaltung nach Anspruch 6, dadurch gekennzeichnet, dass das erste Regelungssignal (RS-1) durch den aktuellen Zustand der n Steuerbits (b1-1,...,b4-1) der ersten Steuersignalgenerierungsschaltung (27-1) und das zweite Regelungssignal (RS-2) durch den aktuellen Zustand der n Steuerbits (b1-2, ..., b4-2) der zweiten Steuersignalgenerierungsschaltung (27-2) ausgebildet wird.
Treibersteuerschaltung nach Anspruch 6, dadurch gekennzeichnet, dass die erste Steuersignalgenerierungsschaltung (27-1) und die zweite Steuersignalgenerierungsschaltung (27-2) jeweils einen Multiplexer (31-1, 31-2) aufweisen, welcher eingangsseitig mit n ersten Speicherleitungen (34-1,...,34-4) des ersten Speichers (30-1, 30-2) und mit n zweiten Speicherleitungen (35-1,...,35-4) des zweiten Speichers (31-1,...,31-4) verbunden ist und ausgangsseitig mittels Treibersteuerleitungen (36-1,...,36-4) mit den N Eingangs-/Ausgangstreibern verbunden ist.
Treibersteuerschaltung nach Anspruch 9, dadurch gekennzeichnet, dass die Detektionsschaltung (29-1) der ersten Steuersignalgenerierungsschaltung (27-1) die Referenzspannun (Vref), die Pulldown-Treiberspannung (VPD) und das erste Kalibrierungssignal (KS-1) empfängt und daraus ein drittes Selektionssignal (SEL3-1) zur Steuerung des Multiplexers (32-1) generiert, so dass der Multiplexer (32-1) abhängig von dem dritten Selektionssignal (SEL3-1) die im ersten Speicher (30-1) zwischengespeicherten Steuerbits (bl-1,...,b4-1) oder die in dem zweiten Speicher (31-1) zwischengespeicherten Steuerbits (b1-1,..., b4-1) als erstes Steuersignal (SS-1) an die Treibersteuerleitungen (36-1,...,36-4) überträgt.
Treibersteuerschaltung nach Anspruch 9, dadurch gekennzeichnet, dass die Detektionsschaltung (29-2) der zweiten Steuersignalgenerierungsschaltung (27-2) die Referenzspannung (Vref), die Pullup-Treiberspannung (VPU) und das zweite Kalibrierungsnal (KS-2) empfängt und daraus das dritte Selektionssignal (SEL3-2) zur Steuerung des Multiplexers (32-2) generiert, so dass der Multiplexer (32-2) abhängig von dem dritten Selektionssignal (SEL3-2) die im ersten Speicher (30-2) zwischengespeicherten Steuerbits (b1-2,..., b4-2) oder die in dem zweiten Speicher (31-2) zwischengespeicherten Steuerbits (b1-2,...,b4-2) als zweites Steuersignal (SS-2) an die Treibersteuerleitungen (36-1,..., 36-4) überträgt.
Treibersteuerschaltung nach den Ansprüchen 7 und 10, dadurch gekennzeichnet, dass der Zustandsautomat (28-1, 28-2) mit einem Taktsignal (Clk), der erste Speicher (30-1, 30-2) mit einem von dem Taktsignal (Clk) abgeleiteten ersten Taktsignal (Clk1) und der zweite Speicher (31-1, 31-2) mit einem von dem Taktsignal (Clk) abgeleiteten zweiten Taktsignal (Clk2) getaktet wird.