DE102008047903B4

DE102008047903B4 - Integrierte Schaltung und Verfahren zur Erzeugung eines Vorspannungssignals für einen Datensignalempfänger

Info

Publication number: DE102008047903B4
Application number: DE102008047903.9A
Authority: DE
Inventors: Hari Bilash Dubey
Original assignee: Polaris Innovations Ltd
Current assignee: Polaris Innovations Ltd
Priority date: 2007-09-20
Filing date: 2008-09-19
Publication date: 2017-05-11
Anticipated expiration: 2028-09-20
Also published as: US20090080570A1; DE102008047903A1; US7646234B2

Abstract

Integrierte Schaltung, die aufweist: eine Replikschaltung (12), die zur Erzeugung eines Rückkoppelsignals eingerichtet ist und eine Replik wenigstens eines Teils eines Datensignalempfängers (20; 200; 201–208) ist, wobei das Rückkoppelsignal von einem Referenzsignal (VREF) des Datensignalempfängers (20; 200; 201–208) abhängt; eine Kompensationsschaltung (13), die zur Kompensation eines Einflusses des Referenzsignals (VREF) auf das Rückkoppelsignal eingerichtet ist; und eine Verstärkerschaltung (11 A), die zur Erzeugung eines Vorspannungssignals (VBias, VBias1) auf der Basis des Rückkoppelsignals eingerichtet ist, wobei das Vorspannungssignal (VBias, VBias1) dem Datensignalempfänger (20; 200; 201–208) zugeführt wird, dadurch gekennzeichnet, dass die Replikschaltung (12) einen ersten Transistor (T1; T11) aufweist, der durch das Referenzsignal (VREF) steuerbar ist, die Kompensationsschaltung (13) einen zweiten Transistor (T3; T31) aufweist, der parallel zum ersten Transistor (T1; T11) angeschlossen ist, und ein Gatesignal des zweiten Transistors (T3; T31) sinkt, falls das Referenzsignal (VREF) anwächst und das Gatesignal anwächst, falls das Referenzsignal (VREF) sinkt.

Description

HINTERGRUND DER ERFINDUNG
Auf einem Halbleiterchip integrierte Empfängerschaltungen können als Differentialempfängerschaltungen aufgebaut sein, um Daten einer Signalspannung geringer Schwingungsamplitude ohne Rückkehr zu Null (NRZ-Signalspannung) in CMOS-Pegel mit voller Schwingungsamplitude umzuformen.
Aus KIM, Nam-Seng, CHO, Uk-Rae, BYUN, HYUN-Geun, A pseudo-diefferential CMOS receiver insensitive to input common mode level, In: Circuits and Systems, 2005, ISCAS 2005, IEEE International Symposium on, IEEE, 2005, S. 440–443, ist eine inegrierte Schaltung gemäß dem Oberbegriff nach Anspruch 1 bekannt.
In den meisten Empfängerschaltungen variiert diese NRZ-Signalspannung um eine Referenzspannung VREF. Da diese Referenzspannung für die Datenempfänger schwanken kann, kann sich auch der Datenversatz durch den Empfänger stark verändern. Deshalb sollte eine Empfängervorspannungsschaltung angewendet werden, die die Veränderungen der Referenzspannung kompensieren kann, so dass dem Empfänger eine angepasste Vorspannung eingespeist werden kann und der Empfänger einen kontrollierten Versatz des Datensignals erzielen kann. Aus diesen und anderen Gründen besteht Bedarf für die vorliegende Erfindung.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die beiliegenden Zeichnungen dienen zu einem vertieften Verständnis der Ausführungsbeispiele und sind in dieser Spezifikation enthalten und bilden einen Teil derselben. Die Zeichnungen veranschaulichen Ausführungsbeispiele, und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Ausführungsbeispiele. Andere Ausführungsbeispiele und viele der beabsichtigten Vorteile der Ausführungsbeispiele werden durch Bezug auf die nachfolgende detaillierte Beschreibung unmittelbar einleuchtend, da sie dadurch besser verständlich werden. Die Elemente der Zeichnungen stehen nicht notwendigerweise in einem relativen Größenverhältnis zu einander. Die gleichen Bezugszeichnen bezeichnen entsprechend gleichartige Teile.
Die 1a und 1b stellen schematische Blockschaltbilder einer Empfängereinheit mit einem Empfängervorspannungsblock dar.
Die 2 veranschaulicht ein Schaltbild eines ersten Ausführungsbeispiels der Empfängervorspannungsschaltung.
3 veranschaulicht ein Schaltbild eines Pegelschiebeblocks, der eine erste Stufe eines Datensignalempfängers ist und der als eine differentielle Pegelschiebeschaltung angeordnet ist.
4 stellt ein Schaltbild eines Verstärkerblocks dar, der eine zweite Stufe des Datensignalempfängers ist und als Differentialverstärkers angeordnet ist.
5 veranschaulicht ein Blockschaltbild eines integrierten Schaltungschips in Übereinstimmung mit einem zweiten Ausführungsbeispiel, das eine erste Empfängervorspannungsschaltung für eine Vielzahl von Datensignalempfängern auf dem Chip zeigt, wobei der Empfängervorspannungsblock auf der linken Seite des Chips liegt.
6 veranschaulicht eine Modifikation des Halbleiterchips gemäß dem zweiten Ausführungsbeispiel, welcher eine zweite Empfängervorspannungsschaltung verkörpert, die eine Modifikation des integrierten Chips gemäß 5 ist, bei dem der Empfängervorspannungsblock auf dem Chip in einer mittleren Position platziert ist.
7 stellt ein Schaltbild einer Modifikation der Empfängervorspannungsschaltung gemäß dem ersten Ausführungsbeispiel dar, um die Vorspannungsschaltungen gemäß den 5 und 6 zu verdeutlichen.
8 stellt graphisch simulierte Schwingungsformen einer typischen Empfängervorspannungsschaltung lediglich für Vergleichszwecke dar.
9 veranschaulicht graphisch Simulationsergebnisse für die Empfängervorspannungsschaltung gemäß dem ersten Ausführungsbeispiel, wie es in 2 dargestellt ist.
10 veranschaulicht graphisch Simulationsergebnisse für eine Empfängervorspannungsschaltung gemäß der in 7 veranschaulichten Modifikation des ersten Ausführungsbeispiels.
DETAILLIERTE BESCHREIBUNG
In der nachfolgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil der selben bilden und in denen illustrativ spezifische Ausführungsbeispiele gezeigt sind, mit denen die Erfindung ausgeführt werden kann. In dieser Hinsicht beziehen sich Richtungsangaben, wie z. B. ”Oberseite”, ”Unterseite”, ”Vorderseite”, ”Rückseite”, ”anfangs”, ”hinten” usw. auf die Ausrichtung der beschriebenen Figuren. Da Bauteile der Ausführungsbeispiele in einer Anzahl unterschiedlicher Ausrichtungen liegen können, dienen die Richtungsangaben lediglich zur Veranschaulichung und sind in keiner Weise beschränkend. Die nachfolgende detaillierte Beschreibung soll deshalb nicht in beschränkendem Sinn verstanden werden, und der Umfang dieser Erfindung ist durch die beiliegenden Ansprüche definiert.
1A stellt ein Blockschaltbild eines mit einem Datensignalempfänger 20 verbunden Empfängervorspannungsblocks 10 dar. Der Empfängervorspannungsblock 10 empfängt ein Empfängerreferenzsignal VREF und einen Referenzstrom IREF und speist dem Empfänger 20 ein geregeltes Vorspannungssignal VBias ein. Der Empfänger 20 empfängt ein Eingangsdatensignal VIN und das Referenzsignal VREF, vergleicht die beiden und verwendet das geregelte Vorspannungssignal VBias zur Einspeisung eines Vorspannungsstroms. Wie in 1B gezeigt und nachstehend bezogen auf die 3 und 4 erläutert werden wird, ist der Empfänger 20 in einen Pegelschiebeblock 200 und einen Verstärkerblock 210 unterteilt. Der Verstärkerblock 210 des Empfängers 20 erzeugt das Datenausgangssignal VOUT in Übereinstimmung mit dem Eingangsdatensignal VIN und der Referenzspannung VREF.
Wie die 1A und 1B zeigen, werden sowohl der Empfängervorspannungsblock 10 als auch der Empfänger 20 durch eine erste und zweite Versorgungsspannung Vint und gnd versorgt. Die erste Versorgungsspannung Vint kann auf dem Chip erzeugt werden und hat einen geregelten Spannungspegel. Wie nachstehend noch deutlicher erläutert wird, kann die zweite Versorgungsspannung gnd, die ein Erdpotential sein kann, variieren, d. h., dass sie am Empfängervorspannungsblock 10 geringfügig anders sein kann, als am Empfänger 20. In 1B ist außerdem angedeutet, dass der Pegelschiebeblock 200 das in seinem Pegel verschobene Eingangssignal als differentielles Eingangssignal VIN_I und VIN_Ib an den Verstärkerblock 210 ausgibt.
2 veranschaulicht eine Schaltung eines ersten Ausführungsbeispiels einer Empfängervorspannungsschaltung 10.
Wie 2 zeigt, ist die Empfängervorspannungsschaltung 10 des ersten Ausführungsbeispiels für die Erzeugung einer geregelten Vorspannung VBias eingerichtet, die einem Vorspannungsanschluss wenigstens eines Datensignalempfängers einzuspeisen ist, der zum Empfang eines Dateneingangssignals an seinem Dateneingangsanschluss und zum Vergleich desselben mit einer Referenzspannung VREF angeordnet sein kann, und sie ist gleichzeitig zwischen einer ersten geregelten Versorgungsspannung Vint und einer zweiten Versorgungsspannung gnd eingekoppelt wird und von diesen versorgt, während die von der Empfängervorspannungsschaltung erzeugte geregelte Vorspannung VBias zur Erzeugung eines Vorspannungsstroms für den Datensignalempfänger genutzt wird.
Die Empfängervorspannungsschaltung 10 hat drei funktionale Schaltungsstufen, nämlich einen Vorspannungsregelungsabschnitt (eine Verstärkerschaltung) 11, eine Empfängerreplikschaltung 12 und eine Kompensationsschaltung 13.
Der Vorspannungsregelungsabschnitt 11 enthält einen Operationsverstärker A, der einen ersten positiven Eingang i1, einen zweiten negativen Eingang i2 und einen Ausgang o hat, der die geregelte Vorspannung VBias an den Vorspannungsanschluss des (in 2 nicht gezeigten) Datensignalempfängers ausgibt. Der Operationsverstärker A hat außerdem einen Referenzstromeingangsanschluss i3, der einen Referenzstrom IREF empfängt, der von jeder üblichen Stromquelle erzeugt werden kann. Außerdem enthält ein Spannungsteiler die Widerstände R1 und R2, die an ihren äußeren Enden zwischen der ersten geregelten Versorgungsspannung Vint und der zweiten Versorgungsspannung gnd liegen und die eine Teilspannung V_DIV erzeugen, welche dem negativen Eingangsanschluss des Operationsverstärkers A angelegt ist. Im Betrieb folgt die Teilspannung V_DIV der ersten geregelten Versorgungsspannung Vint.
Die zweite Stufe der Empfängervorspannungsschaltung bildet eine Empfängerreplikschaltung 12, die eine Replik einer ersten Empfängerstufe ist, wie dies nachstehend diskutiert wird. Die Empfängerreplikschaltung 12 kann zur Anpassung an Parameteränderungen der ersten Empfängerstufe und an Variationen von VREF verwendet werden. Die Empfängerreplikschaltung 12 ist zwischen der ersten geregelten Versorgungsspannung Vint und der zweiten Versorgungsspannung gnd verbunden, empfängt außerdem die Referenzspannung VREF und hat einen Eingangsanschluss N0, der operativ mit dem Ausgang o des Vorspannungsregelungsabschnitts 11 und mit einem Ausgangsanschluss N1 verbunden ist, der seinerseits operativ mit dem wenigstens einen ersten Eingang i1 des Operationsverstärkers A verbunden ist und dadurch eine Rückkoppelschleife L1 bildet, die eine geregelte Rückkoppelungsspannung dem wenigstens einen ersten Eingang i1 zuführt.
Die Empfängerreplikschaltung 12 enthält einen ersten und einen zweiten Repliktransistor T1 und T2 und einen Repliklastwiderstand (erster Widerstand) R3, die in Reihe zwischen der ersten geregelten Versorgungsspannung VINT und der zweiten Versorgungsspannung gnd verbunden sind, und der Gate-Anschluss des ersten Repliktransistors T1 empfängt die Referenzspannung VREF. Ein erster Drain/Source-Anschluss des ersten Repliktransistors T1 ist mit einem Ende des Repliklastwiderstands R3 verbunden und bildet einen Ausgangsanschluss N1 der Empfängerreplikschaltung 12. Ein zweiter Drain/Source-Anschluss des ersten Repliktransistors T1 ist mit einem ersten Drain/Source-Anschluss des zweiten Repliktransistors T2 verbunden. Der zweite Drain/Source-Anschluss des zweiten Repliktransistors T2 ist mit der zweiten Versorgungsspannung gnd verbunden. Außerdem bildet ein Gateanschluss des zweiten Repliktransistors T2 einen Eingangsanschluss N0 der Empfängerreplikschaltung 12 und empfängt die geregelte Vorspannung VBias von dem Ausgang o des Operationsverstärkers A des Vorspannungsregelungsabschnitts 11.
Der erste Repliktransistor T1 ist ein Dickoxidbauelement, und der zweite Repliktransistor T2 der Empfängerreplikschaltung 12 kann ein Dünnoxidbauelement sein. Der erste Repliktransistor T1 kann ein Dickoxidbauelement sein, da er zur Replik der ersten Stufe (des Pegelschiebeblocks) des Datensignalempfängers gehört, wie nachstehend diskutiert wird, und der Gateanschluss des ersten Repliktransistors T1 kann direkt mit einem Anschlussverbindungsfleck (einem Pad) eines Halbleiterchips verbunden sein und kann somit während bestimmter Hochspannungsereignisse und Betriebsweisen einer hohen Spannung ausgesetzt sein. Durch seine Eigenschaften als Dickoxidbauelement kann die Schwellenspannung des ersten Repliktransistors T1 hoch sein. In einem anderen Ausführungsbeispiel ist für niedrige Werte der Referenzspannung VREF die am Gate des ersten Repliktransistors T1 wirkende Spannung sehr gering, und somit steigt die Rückkopplungsspannung auf der Rückkopplungsschleife L1 sehr hoch, so dass die Schleife ihrerseits nicht korrekt arbeiten kann.
Außerdem enthält die in 2 dargestellte Empfängervorspannungsschaltung eine Kompensationsschaltung 13, die auch zwischen der geregelten Versorgungsspannung Vint und der zweiten Versorgungsspanung gnd parallel zur Empfängerreplikschaltung 12 und zu deren Ausgangsanschluss N1 verbunden ist. Die Kompensationsschaltung 13 wird in Übereinstimmung mit dem Pegel der Referenzspannung VREF gesteuert, um die Rückkoplungsspannung auf der Rückkopplungsschleife L1 für den Fall eines niedrigen Pegels der Referenzspannung VREF zu kompensieren.
Die Kompensationsschaltung 13 enthält einen Kompensationstransistor (3. Transistor) T3 mit einem ersten und einem zweiten Drain/Sourceanschluss, die jeweils mit dem ersten und dem zweiten Drain/Sourceanschluss des ersten Repliktransistors T1 der Empfängerreplikschaltung 12 verbunden sind, und einen Gateanschluss. Die Kompensationsschaltung 13 enthält außerdem einen Kompensationssteuertransistor (4. Transistor) T4, der seriell mit einem zweiten Lastwiderstand R4 verbunden ist, und ein Verbindungsknoten N2 eines ersten Drain/Sourceanschlusses des Kompensationssteuertransistors T4 mit einem Ende des zweiten Lastwiderstands R4 ist mit dem Gateanschluss des Kompensationstransistors T3 verbunden. Außerdem sind ein zweites Ende des zweiten Lastwiderstandes R4 und ein zweiter Drain/Sourceanschluss des Kompensationssteuertransistors T4 jeweils mit der ersten geregelten Versorgungsspannung Vint und mit der zweiten Versorgungsspannung gnd verbunden, und ein Gateanschluss des Kompensationssteuertransistors T4 empfängt die Referenzspannung VREF.
In einem Ausführungsbeispiel, wie es in 2 gezeigt ist, ist der Kompensationssteuertransistor P4 ebenfalls ein Dickoxidbauelement.
Wenn die Referenzspannung VREF einen niedrigen Pegel hat, wird der erste Repliktransistor T1 der Empfängerreplikschaltung 12 schwach angesteuert, und der Kompensationssteuertransistor T4 ist ebenfalls schwach angesteuert, weshalb die Spannung am Knoten N2 wächst und der Kompensationstransistor T3 die schwache Ansteuerung durch den ersten Repliktransistor T1 kompensiert. Die Rückkoppelungsspannung auf der Rückkoppelschleife L1 ist deshalb geregelt und folgt der Spannung V_DIV des Spannungsteilers R1, R2 des Vorspannungsregelabschnitts 11, und stellt deshalb eine gut geregelte Spannung VBias zur Verfügung, die gegen niedrige Pegelvariationen der Referenzspannung VREF gut kompensiert ist.
Wenn der Pegel der Referenzspannung VREF hoch ist, werden der erste Repliktransistor T1 und der Kompensationssteuertransistor T4 stark angesteuert, und damit wird die Rückkopplung sehr gut geregelt und die Spannung am Knoten N2 geht tief und damit liefert der Kompensationstransistor T3 kaum einen Beitrag zum ersten Repliktransistor T1. Diese Funktion kann hilfreich sein, da es erwünscht sein kann, dass die Vorspannung für hohe Referenzspannungspegel VREF niedriger und für kleinere Referenzspannungspegel VREF höher ist, und die Einführung der Kompensationsspannung 13 negiert diesen Effekt. D. h. dass der Kompensationstransistor T3 den ersten Empfängerrepliktransistor T1 stützt, wenn dieser schwach angesteuert ist und den Betrieb nicht beeinträchtigt, wenn der erste Repliktransistor T1 sich selbst stützt.
Ein Datensignalempfänger 20 (1A), der von der durch die oben beschriebene Empfängervorspannungsschaltung erzeugte geregelte Vorspannung vorgespannt wird enthält eine erste Schaltungsstufe 200, deren Details in 13 dargestellt sind und die die Funktion eines Pegelschiebers hat, und eine zweite Schaltungsstufe 210, deren Einzelheiten in 4 dargestellt sind und die die Funktion eines Verstärkerblocks hat.
Gemäß 3, kann die erste Stufe 200 des Datensignalempfängers 20 einen ersten Eingangstransistor 21 und einen zweiten Einganstransistor 22 und außerdem einen ersten Vorspannungstransistor 23 haben. Der erste und zweite Eingangstransistor 21 und 22 und der erste Vorspannungstransistor 23 sind gemeinsam in Form eines Differenzverstärkers angeordnet, der außerdem einen ersten Widerstand R21 und einen zweiten Widerstand R22 hat und der zwischen der ersten geregelten Versorgungsspannung Vint und der zweiten Versorgungsspannung gnd verbunden ist und von diesen Spannungen versorgt wird. Die erste geregelte Versorgungsspannung Vint und die zweite Versorgungsspannung gnd können jeweils die selben Pegel haben, wie die erste und zweite Versorgungsspannung Vint und gnd, die der Empfängervorspannungsschaltung 10 (2) eingespeist werden. Der erste Eingangstransistor 21 empfängt an seinem Gateanschluss 213 ein Eingangsdatensignal VIN mit einer ersten Signalschwingungshöhe und gibt an seinem ersten Drain/Sourceanschluss 211 einen ersten differentiellen Signalteil VIN_Ib eines differentiellen Eingangsdatensignals aus. Der zweite Eingangstransistor 22 empfängt an seinem Gateanschluss 223 die Referenzspannung VREF und gibt an seinem ersten Drain/Sourceanschluss einen zweiten differentiellen Signalteil VIN_I des differentiellen Eingangsdatensignals aus. Der erste und zweite differentielle Signalanteil VIN_Ib und VIN_I haben eine zweite Signalschwingungshöhe in Übereinstimmung mit der ersten geregelten Versorgungsspannung Vint und der zweiten Versorgungsspannung gnd. Der erste Vorspannungstransistor 23 hat einen ersten und zweiten Drain/Sourceanschluss 231, 232 und einen Gateanschluss 233, der zum Empfang der geregelten Vorspannung VBias verbunden ist, um dem ersten und zweiten Eingangstransistor 21 und 22 einen Vorspannungsstrom einzuspeisen. Zu diesem Zweck sind die zweiten Drain/Sourceanschlüsse 212 und 222 des ersten und zweiten Eingangstransistors 21 und 22 gemeinsam mit dem ersten Drain/Sourceanschluss 231 des ersten Vorspannungstransistors 23 verbunden, dessen zweiter Drain/Sourceanschluss 232 mit der zweiten Versorgungsspannung gnd gekoppelt ist.
Wie 4 darstellt, enthält der Datensignalempfänger 30 außerdem eine zweite Stufe 210, die als Differenzverstärkerschaltung angeordnet und sequentiell mit der ersten Differenzverstärkerschaltungsstufe 200 (siehe 15) verbunden ist. Die zweite Stufe 210 hat einen ersten und zweiten Verstärkertransistor 24 und 25 und einen zweiten Vorspannungstransistor 26. Der erste und zweite Verstärkertransistor 24 und 25 und der zweite Vorspannungstransistor 26 sind gemeinsam in Form eines Differenzverstärkers angeordnet, der des Weiteren einen ersten und einen zweiten Lasttransistor 27 und 28 enthält. Dieser Differenzverstärker ist zwischen der ersten geregelten Versorgungsspannung Vint und der zweiten Versorgungsspannung gnd verbunden und wird von diesen Versorgungsspannung versorgt.
Der erste und zweite Verstärkertransistor 24, 25 haben jeweils erste und zweite Drain/Sourceanschlüsse 241, 242 und 251, 251 und Gateanschlüsse 243 und 253, die jeweils für den Empfang des ersten differentiellen Signalteils VIN_Ib und des zweiten differentiellen Signalteils VIN_I des differentiellen Dateneingangssignals jeweils von dem ersten Drain/Sourceanschluss 211 und 221 des ersten und zweiten Eingangstransistors 21 und 22 der ersten Empfängerstufe 200 angeordnet. Außerdem hat der zweite Vorspannungstransistor 26 einen ersten und zweiten Drain/Sourceanschluss 261, 262 und einen Gateanschluss 263, der zum Empfang der geregelten Vorspannung VBias zur Einspeisung eines Vorspannungsstroms jeweils zum ersten und zweiten Verstärkertransistor 24 und 25 verbunden sind. Außerdem gibt der erste Drain/Sourceanschluss 251 des zweiten Verstärkertransistors 25 ein verstärktes Ausgangssignal in Übereinstimmung mit dem empfangenen Eingangsdatensignalteil aus und hat die zweite Signalschwingungshöhe. Dieses verstärket Ausgangssignal wird durch eine erste und zweite Invertierschaltung 291 und 292 zweimal invertiert, die jeweils seriell mit einem Ausgangsanschluss 300 verbunden sind, der das Ausgangsdatensignal VOUT ausgibt. Die zweiten Drain/Sourceanschlüsse 242 und 252 des ersten und zweiten Verstärkertransistors 24 und 25 sind gemeinsam mit dem ersten Drain/Sourceanschluss 261 des zweiten Vorspannungstransistors 26 verbunden, dessen zweiter Drain/Sourceanschluss mit der zweiten Versorgungsspannung gnd verbunden ist.
Der Datensignalempfänger 20, der die oben beschriebene erste und zweite Stufe 200 und 210 hat, empfängt die geregelte Vorspannung VBias am Gateanschluss 233 des ersten Vorspannungstransistors 23 der ersten Datensignalempfängerstufe 200 und ebenfalls am Gateanschluss 263 des zweiten Vorspannungstransistors 26 der Verstärkerstufe 210.
3 zeit außerdem, dass der erste und zweite Eingangstransistor 21, 22 der ersten Datensignalempfängerstufe 200 Dickoxidbauelemente sind, gleich wie der erste Empfängerrepliktransistor T1 der Empfängervorspannungsschaltung 10.
Die oben als das erste Ausführungsbeispiel beschriebene Empfängervorspannungsschaltung enthält die Kompensationsschaltung 13, die zur Kompensation einer schwachen Ansteuerung des ersten Empfängerrepliktransistors T1 eingerichtet ist, wenn die Referenzspannung VREF einen niedrigen Pegel hat. Deshalb kann der mit der von der Empfängervorspannungsschaltung 10 erzeugten Vorspannung VBias vorgespannte Datensignalempfänger den Leistungsverbrauch verringern und gleichzeitig einen Hochgeschwindigkeitsempfang eines Datensignals mit geringer Betriebsspannung aufrechterhalten. Des Weiteren verhilft die Empfängervorspannungsschaltung 10 dazu, einen Hochgeschwindigkeitsempfang eines Datensignals durch den Datensignalempfänger mit geringer Versorgungsspannung mit einer Tastverhältniskompensation in dem Datensignalempfänger zu erzielen. Außerdem ist die Verbindung des Datensignalempfängers 20 mit der vorliegenden Vorspannungsschaltung 10 hinsichtlich weiter Variationen der Referenzspannung VREF kompensiert. Außerdem passt sich die Empfängervorspannungsschaltung 10 an Veränderungen aller relevanter Parameter an, nämlich Widerstandswertvariationen, Variationen der MOS-Herstellungsprozessparameter, Temperaturvariationen und Variationen der ersten geregelten Versorgungsspannung Vint.
5 veranschaulicht ein Blockschaltbild eines integrierten Schaltungschips gemäß einem dritten Ausführungsbeispiel. Auf dem Chip sind mehrere Datensignalempfängereinheiten 201, 202, ... 208, die jeweils aus der ersten Datensignalempfängerstufe 200, wie sie in 3 gezeigt ist, bestehen, und ein Empfängervorspannungsblock 100 angeordnet. Hier soll bemerkt werden, dass der integrierte Schaltungschip außerdem eine Vielzahl von Anschlussflecken PAD aufweist, die jeweils einer jeweiligen Datensignalempfängereinheit 201, 202, ... 208 zugeordnet sind und die mit deren zweitem Eingangstransistor 22 der ersten Empfängerstufe 200 (vgl. 3) mit dem ersten Repliktransistor T1 und mit dem Kompensationssteuertransistor T4 (4. Transistor) der Empfängervorspannungsschaltung (vgl. 2) verbunden sind. In einem Ausführungsbeispiel sind sowohl der zweite Eingangstransistor 22 der ersten Empfängerstufe 200, der erste Repliktransistor T1 der Empfängerreplikschaltung 12 und der Kompensationssteuertransistor T4 der Kompensationsschaltung 13 der Empfängervorspannungsschaltung 10 jeweils als Dickoxidbauelemente gebildet.
Der die Empfängervorspannungsschaltung 10 enthaltende Vorspannungsblock 100 kann viel Leistung verbrauchen und eine große Chipfläche belegen. Deshalb ist auf dem Chip genau ein Vorspannungsblock 100 angeordnet, und die von ihm erzeugte Vorspannung VBias wird zu jedem Empfänger 201, 202, ... 208 auf dem Chip geführt. Es kann auf dem Chip vorkommen, dass der Erdpegel (der Pegel der zweiten Versorgungsspannung gnd) an dem Vorspannungsblock 100 nicht der selbe ist, wie der Erdpegel beispielsweise an den am weitesten rechts liegenden Empfängern 204 und 208. Da in diesem integrierten Halbleiterchip der Vorspannungsblock 100 am weitesten links liegt und die beiden Empfänger 204 und 208 an dem am weitesten rechts liegenden Ende des Chips angeordnet sind, kann sich der Spannungspegel der zweiten Versorgungsspannung gnd (z. B. das Niveau der Erdespannung) an den Empfänger 204 und 208 von dem Erdspannungspegel an dem Vorspannungsblock 100 unterscheiden. Die Empfänger 204 und 208 können deshalb einen wirksamen Pegel der Vorspannung VBias erhalten, der sich von dem gewünschten (Soll-)Vorspannungspegel unterscheidet, und deshalb kann es vorkommen, dass diese Empfänger 204 und 208 nicht richtig funktionieren.
Deshalb können eine Sensoreinheit oder Sensormittel 134 vorgesehen sein, die über ein Signal adapt1 eine Meldung über die Variation oder die Differenz des Erdspannungspegels an einer der Empfängereinheiten 204 und 208 bezogen auf den Vorspannungsblock 100 senden, so dass der Vorspannungsblock 100 einen modifizierten Vorspannungspegel VBias1 erzeugen kann, um die Veränderung des Erdpegels zu kompensieren. Alle anderen Empfängereinheiten 201, 202, 203, 205, 206 und 207 empfangen den unmodifizierten oder den Sollvorspannungspegel VBias0. Die auf diesem Gebiet erfahrene Person wird erkennen, dass sich ein ähnliches Schaltbild ergibt, wenn der Vorspannungsblock 100 an dem äußersten rechten Ende des Chips angeordnet ist.
6 zeigt eine Modifikation des integrierten Schaltungschips gemäß dem zweiten Ausführungsbeispiel. Bei diesem modifizierten, integrierten Schaltungschip liegt der Vorspannungsblock 100 in der Mitte des Chips und erzeugt zusätzlich zu der ersten (Soll)Vorspannung VBias 0 zwei zusätzliche Vorspannungen VBias 1 und VBias 2, jeweils in Übereinstimmung mit zwei Anpasssignalen adapt 1 und adapt 2, die jeweils von zwei Sensormitteln 134 und 136 erzeugt werden. Die erste (Soll-)Vorspannung VBias 0 wird denjenigen Datensignalempfängereinheiten 202, 203, 206 und 207 eingespeist, bei denen der zweite Versorgungsspannungspegel, d. h. der Erdspannungspegel den selben Spannungspegel wie die zweite Versorgungsspannung am Vorspannungsblock 100 hat. Die erste zusätzliche Vorspannung VBias 1 wird den am weitesten links liegenden Datensignalempfängern 201 und 205 zugeführt, während die zweite zusätzliche Vorspannung VBias 2 zu den am weitesten rechts liegenden Datensignalempfängern 204 und 208 geführt wird.
7 veranschaulicht eine Modifikation der Empfängervorspannungsschaltung, die durch den Vorspannungsblock 100 verkörpert und dazu eingerichtet ist, die unterschiedlichen Vorspannungspegel VBias 0, VBias 1, VBias 2 zu erzeugen und zu liefern und die die Vorspannungsschaltungen der integrierten Schaltungschips gemäß den 5 und 6 repräsentiert. Der Pegel gnd 1 bezeichnet den Sollpegel der zweiten Versorgungsspannung, das ist der Erdpegel am Vorspannungsblock 100 und gnd 2 bezeichnet den Erdspannungspegel an den Empfängereinheiten 204 und 208, die im Abstand vom Vorspannungsblock 100 liegen. Die in 7 dargestellte modifizierte Empfängervorspannungsschaltung ist darum dazu eingerichtet, wenigstens zwei unterschiedliche geregelte Vorspannungen VBias 0 und VBias 1 und/oder VBias 2 in Übereinstimmung mit wenigstens zwei unterschiedlichen Pegeln der zweiten Versorgungsspannung, gnd 1, gnd 2 zu erzeugen, die an mindestens zwei Datensignalempfängereinheiten, (beispielsweise die Datensignalempfängereinheiten 203 und 204 oder 207 und 208) auf dem integrierten Schaltungschip vorhanden sind.
Die erste geregelte Vorspannung VBias 0 wird sehr ähnlich wie die geregelte Vorspannung VBias erzeugt, die von der Empfängervorspannungsschaltung gemäß 2 erzeugt wird. Die Erzeugung der zweiten Vorspannung VBias 1 oder der dritten Vorspannung VBias 2 hängt von den Spannungsmeldungen adapt 1 oder adapt 2 ab, die von den in der Nähe der Empfängereinheiten 208 und 201 angeordneten Sensormitteln 134, 136 in Übereinstimmung mit deren anderem Erdpegel, nämlich gnd 2 erzeugt werden.
Gemäß 7 enthält der Vorspannungsregelabschnitt der Empfängervorspannungsschaltung 100 einen Operationsverstärker A mit wenigstens zwei positiven Eingangsanschlüssen i11, i12 und einem negativen Eingangsanschluss i2, der in der gleichen Weise verbunden ist, wie der negative Eingang des Operationsverstärkers A in dem Vorspannungsregelabschnitt 11 gemäß 2 und empfängt die Teilerspannung V_DIV. Der Operationsverstärker A enthält außerdem zwei Ausgänge o1 und o2, die jeweils die erste geregelte Vorspannung VBias 0 und die zweite (veränderte) Vorspannung VBias 1 oder VBias 2 liefern.
Die modifizierte Empfängervorspannungsschaltung 100 gemäß 7 enthält zwei Empfängerreplikschaltungen, die jede eine Replik eines Teils (des Empfängerpegelschiebeblocks 200) jeweils eines von wenigstens zwei Datensignalempfängern auf dem integrierten Schaltungschip enthalten. Ein erster Eingangsanschluss N01 der ersten Empfängerreplikschaltung ist mit dem ersten Ausgang o1 des Operationsverstärkers A verbunden, und ein zweiter Eingangsanschluss N02 der zweiten Empfängerreplikschaltung ist mit dem wenigstens einen zweiten Ausgang o2 des Operationsverstärkers A des Vorspannungsregelungsabschnitts verbunden. Des Weiteren haben die beiden Empfängerreplikschaltungen jeweils einen Ausgang N11 und N21, die jeweils mit einem von den wenigstens zwei ersten Eingängen i11, i12 des Operationsverstärkers A verbunden sind und bilden dadurch zwei Rückkoppelschleifen L1 und L2 zu dem Vorspannungsregelungsabschnitt. Die erste und die zweite Empfängerreplikschaltung der Empfängervorspannungsschaltung 100 gemäß 7 enthalten jeweils einen ersten und zweiten Repliktransistor T11 und T21, T12 und T22 und einen Lastwiderstand R31 und R32. Der erste und zweite Repliktransistor und der Lastwiderstand jeder Empfängerreplikschaltung sind in derselben Weise verbunden, wie in der Replikschaltung 12 in der gemäß 2 ausgeführten Empfängervorspannungsschaltung 10. Jedoch ist die zweite Versorgungsspannung gnd der ersten Empfängerreplikschaltung der Sollerdpegel gnd1, der tatsächlich in dem linken Bereich des Chips gemäß 5 oder im mittleren Bereich des Chips gemäß 6, wo sich der Vorspannungsblock 100 befindet vorhanden ist. Der zweite Repliktransistor T22 der zweiten Empfängerreplikschaltung empfängt jedoch das Spannungsmeldungssignal adapt 1 oder adapt 2, die jeweils von den Sensormitteln 136 und/oder 134 gemäß dem anderen Pegel gnd2 der zweiten Versorgungsspannung geliefert werden.
Außerdem ist in der in 7 dargestellten modifizierten Empfängervorspannungsschaltung die Kompensationsschaltung beiden Empfängerreplikschaltungen gemeinsam und parallel zu diesen und zu deren Ausgangsanschlüssen N11 und N21 verbunden. Diese Kompensationsschaltung enthält zwei Kompensationstransistoren T31, T32 von denen jeweils einer parallel zu dem ersten Empfängerrepliktransistor T11 und T12 jeweils der ersten und zweiten Empfängerreplikschaltung angeschlossen ist. Die Gateanschlüsse beider Kompensationstransistoren T31, T32 sind gemeinsam an einen ersten Drain/Sourceanschluss eines Kompensationssteuertransistors T4 angeschlossen, der seriell mit einem zweiten Lastwiderstand R4 verbunden ist. Ein Verbindungsknoten des ersten Drain/Sourceanschlusses des Kompensationssteuertransistors T4 mit einem Ende des zweiten Lastwiderstands R4 ist gemeinsam mit den Gateanschlüssen jedes Kompensationstransistors T31 und T32 verbunden, und das zweite Ende des zweiten Lastwiderstands R4 ist mit der ersten geregelten Versorgungsspannung Vint und ein zweiter Drain/Sourceanschluss des Kompensationssteuertransistors T4 mit dem Sollpegel gnd1 der zweiten Versorgungsspannung verbunden. Der Gateanschluss des Kompensationssteuertransistors T4 empfängt die Referenzspannung VREF. Auch in diesem Fall der in 7 dargestellten modifizierten Empfängervorspannungsschaltung 100 sind die ersten Repliktransistoren T11 und T12 der Empfängerreplikschaltungen und der Kompensationssteuertransistor T4 der Kompensationsschaltung Dickoxidbauelemente, da deren Gateanschlüsse die Referenzspannung VREF von einem Anschlussfleck auf dem Chip empfangen.
Nun wird der Betrieb der modifizierten Empfängervorspannungsschaltung 100 beschrieben. Sobald der Pegel gnd2 anwächst, wächst auch der Spannungspegel auf der Leitung adapt1 oder adapt2. Somit wird die Stromansteuerung des zweiten Repliktransistors T22 der zweiten Empfängerreplikschaltung verringert und damit steigt die Spannung an dem Rückkoppelknoten N21 und erhöht dadurch den Spannungspegel an dem zweiten Ausgang o2 des Operationsverstärkers A, das sind die Vorspannungen VBias1 oder VBias2. Gleichermaßen verringert sich, sobald sich die Meldespannung adapt1 oder adapt2 verringert auch die geregelte Vorspannung VBias1, VBias2 und liefert damit die erforderliche Gate/Sourcespannung an die Transistoren der Datensignalempfänger 201, 205, 204 und 208, vgl. 6. Demgemäß wird die Chipfläche verringert, da nur der eine Vorspannungsblock 100 auf dem Chip vorgesehen ist.
Die Signalformen in den 8 bis 10 veranschaulichen graphisch Simulationsergebnisse der relevanten Spannungspegel (Zeilen A bis D), nämlich in 8 für eine typische Vorspannungsschaltung, die als Vergleichsbeispiel dient, in 9 für die Empfängervorspannungsschaltung 10 gemäß dem ersten Ausführungsbeispiel (vgl. 2) und in 10 für die Empfängervorspannungsschaltung 100 gemäß der in 7 dargestellten modifizierten Ausführungsform. In den 8 bis 10 veranschaulichen Teil A das Verhalten der Vorspannung VBias abhängig von der Zeit (Nanosekunden), Teil B das zeitabhängige Verhalten der Teilerspannung V_DIV, Teil C das zeitabhängige Verhalten der Rückkoppelspannung VFeedback und Teil D die zeitabhängige Variation der Referenzspannung VREF. Die Simulationen wurden unter Verwendung eines T58 Parametersatzes mit folgenden Eingangswerten ausgeführt:

1. Vint = 1,0 V bis 1,2 V;
2. Äußere Versorgungsspannung Vext = 1,3 V bis 2 V
3. gnd = 0 V
4. VREF variiert von 0,45 Vext bis 0,55 Vext;
5. Transistorparameter nom m range_2,0σ_snsp, m range_2,0σ_snfp, m range_2,0σ_fnsp, m range_2,0σ_fnfp;
6. Widerstandsparameter: headres_slow, headres_fast
7. Temperatur –40°C–115°C.

Aus den als Vergleichsbeispiel in 8 dargestellten Simulationsschwingungsformen lässt sich aus Teil C erkennen, dass die Rückkoppelschleife für einige Pegel der Referenzspannung VREF (Teil D) nicht arbeitet und dass die geregelte Vorspannung VBias dadurch bis zur inneren Versorgungsspannung Vint wächst, und somit verbrauchen die Empfängervorspannungsschaltung und die Datensignalempfänger zu viel Strom.
Im Vergleich mit den in 8 gezeigten Schwingungsformen stellt 9, die die Simulationsergebnisse für die Empfängervorspannungsschaltung 10 gemäß dem ersten Ausführungsbeispiel (2) veranschaulicht, im Teil C (Rückkoppelspannung auf der Schleife L1) dar, dass die Rückkopplung sehr gut funktioniert. Die Rückkoppelspannung V auf der Schleife L1 folgt sehr gut der Teilspannung V_DIV, und der Pegel der Vorspannung VBias bleibt in dem Bereich 0,3 V bis 0,5 Volt (Teil A).
Auch die in 10 dargestellten Schwingungsformen der Simulation stellen im Vergleich mit den in 8 gezeigten Schwingungsformen dar, dass die Rückkoppelschleife der dem modifizierten Ausführungsbeispiel (7) entsprechenden Empfängervorspannungsschaltung sehr gut funktioniert. Die Rückkoppelspannung, z. B. auf der Rückkoppelschleife L1 folgt, wie Teil C veranschaulicht sehr gut der Teilspannung V_DIV (Teil B). Aus den in 10 gezeigten Simulationsergebnissen lässt sich auch sehr gut erkennen, dass die Vorspannung VBias anwächst, so dass die Gate/Source-Spannung des Transistors des Datensignalempfängers, der die Vorspannung VBias erhält, eine ausreichende Ansteuerung erzielt.
Offensichtlich können viele Modifikationen und Variationen der Ausführungsbeispiele der Empfängervorspannungsschaltung, des Datensignalempfängers und des integrierten Schaltungschips, wie sie in der vorliegenden Spezifikation beschrieben sind, im Lichte der obigen Beschreibung ermöglicht werden. Es ist deshalb verständlich, dass die Erfindung im Rahmen der beiliegenden Ansprüche in anderer Weise ausgeführt sein kann, als sie für die Ausführungsbeispiele spezifisch beschrieben ist.
Ein weiteres Ausführungsbeispiel erzielt ein Verfahren zur Erzeugung eines geregelten Vorspannungssignals zur Vorspannung eines Datensignalempfängers. Das Verfahren enthält:
Bereitstellen einer Replik zumindest eines Teils des Datensignalempfängers;
Einspeisen einer ersten und zweiten Versorgungsspannung jeweils in den Teil des Datensignalempfängers und in dessen Replik;
Erzeugung eines Rückkoppelsignals mit Hilfe der Replik, das von einem Referenzsignals des Datensignalempfängers abhängt;
Kompensation eines Einflusses des Referenzsignals auf das Rückkoppelsignals, wenn das Referenzsignal einen niedrigen Pegel hat;
und Regeln und Ausgeben des Vorspannungssignals auf der Basis des kompensierten Rückkoppelsignals.
In dem vorliegenden Verfahren wird die Kompensation auf der Basis eines Kompensationssignals ausgeführt, dessen Wert mit sinkendem Referenzsignal anwächst und mit anwachsendem Referenzsignal sinkt.

Claims

Integrierte Schaltung, die aufweist: eine Replikschaltung (12), die zur Erzeugung eines Rückkoppelsignals eingerichtet ist und eine Replik wenigstens eines Teils eines Datensignalempfängers (20; 200; 201–208) ist, wobei das Rückkoppelsignal von einem Referenzsignal (VREF) des Datensignalempfängers (20; 200; 201–208) abhängt; eine Kompensationsschaltung (13), die zur Kompensation eines Einflusses des Referenzsignals (VREF) auf das Rückkoppelsignal eingerichtet ist; und eine Verstärkerschaltung (11 A), die zur Erzeugung eines Vorspannungssignals (VBias, VBias1) auf der Basis des Rückkoppelsignals eingerichtet ist, wobei das Vorspannungssignal (VBias, VBias1) dem Datensignalempfänger (20; 200; 201–208) zugeführt wird, dadurch gekennzeichnet, dass die Replikschaltung (12) einen ersten Transistor (T1; T11) aufweist, der durch das Referenzsignal (VREF) steuerbar ist, die Kompensationsschaltung (13) einen zweiten Transistor (T3; T31) aufweist, der parallel zum ersten Transistor (T1; T11) angeschlossen ist, und ein Gatesignal des zweiten Transistors (T3; T31) sinkt, falls das Referenzsignal (VREF) anwächst und das Gatesignal anwächst, falls das Referenzsignal (VREF) sinkt.
Integrierte Schaltung nach Anspruch 1, bei der der erste und zweite Transistor (T1; T11, T3; T31) zur Erzeugung des Rückkoppelsignals an ihren Drain- oder Sourceanschlüssen eingerichtet sind.
Integrierte Schaltung nach Anspruch 1, bei der die Kompensationsschaltung (13) einen dritten Transistor T4 aufweist, der zur Steuerung des Gatesignals eingerichtet ist.
Integrierte Schaltung nach Anspruch 3, bei der der dritte Transistor (T4) durch das Referenzsignal (VREF) gesteuert wird.
Integrierte Schaltung nach Anspruch 4, bei der der dritte Transistor (T11) in Reihe mit einem Widerstand (R4) verbunden ist.
Integrierte Schaltung nach Anspruch 1, bei der die Replikschaltung (12) weiterhin einen vierten Transistor (T2; T21) und einen Widerstand (R3; R31) aufweist, die beide in Reihe mit dem ersten Transistor (T1; T11) verbunden sind.
Integrierte Schaltung nach Anspruch 1, die aufweist: einen Datensignalempfänger (20; 200; 201–208) der zur Verarbeitung eines Datensignals (VIN) abhängig vom Referenzsignal (VREF) und dem Vorspannungssignal (VBias; VBias1) eingerichtet ist.
Integrierte Schaltung nach Anspruch 7, bei der der Datensignalemfänger (20; 200; 201–208) einen Differenzverstärker bildet und die Replikschaltung (12) eine Replik von wenigstens einem Teil des Differenzverstärkers ist.
Integrierte Schaltung nach Anspruch 8, bei der der Differenzverstärker dazu eingerichtet ist, das Datensignal VIN und das Referenzsignal (VREF) abhängig von dem Vorspannungssignal (VBias, VBias1) zu vergleichen.
Integrierte Schaltung nach Anspruch 1, die aufweist: eine weitere Replikschaltung, die zur Erzeugung eines weiteren Rückkoppelsignals eingereichtet ist, wobei die weitere Replikschaltung eine Replik von wenigstens einem Teil eines weiteren Datensignalempfängers (200, 205) ist, und wobei das weitere Rückkoppelsignal vom Referenzsignal (VREF) abhängt; und eine weitere Kompensationsschaltung, die zur Kompensation eines Einflusses des Referenzsignals (VREF) auf das weitere Rückkoppelsignal eingerichtet ist.
Integrierte Schaltung nach Anspruch 10, bei der die Verstärkerschaltung zur Erzeugung eines weiteren Vorspannungssignals (VBias 1) auf der Basis des weiteren Rückkoppelsignals eingerichtet ist, wobei das weitere Vorspannungssignal (VBias 1) dem weiteren Datensignalempfänger (201, 205) zugeführt wird.
Integrierte Schaltung, die aufweist: – einen ersten Transistor (T1; T11), der durch ein erstes Gatesignal (VREF) steuerbar und zur Modellierung einer Charakteristik eines entsprechenden Transistors (213, 223) eines Datensignalempfängers (20; 200; 201–208) eingerichtet ist; – einen zweiten Transistor (T3; T31), der zum ersten Transistor (T1; T11) parallel geschaltet ist und durch ein zweites Gatesignal steuerbar ist, wobei sich das zweite Gatesignal verringert, wenn das erste Gatesignal anwächst und umgekehrt und wobei der erste und zweite Transistor (T1; T11 und T3; T31) zur Erzeugung eines Rückkoppelsignal eingerichtet sind, und – eine Verstärkerschaltung (11, A), die zur Erzeugung eines Vorspannungssignals (VBias, VBias1) auf Grund des Rückkoppelsignals eingerichtet ist, wobei das Vorspannungssignal (VBias, VBias1) dem Datensignalemfänger (20; 200; 201–208) eingespeist wird.
Integrierte Schaltung nach Anspruch 12, bei der das erste Gatesignal (VREF) einem Referenzsignal des Datensignalempfängers (20; 200, 201–208) entspricht.
Verfahren zur Erzeugung eines Vorspannungssignals (VBias, VBias1) für einen Datensignalempfänger (20; 200; 201–208) mit der integrierten Schaltung nach Anspruch 1, wobei das Verfahren aufweist: Erzeugen eines Rückkoppelsignals abhängig von einer Replik wenigstens eines Teils des Datensignalempfängers und abhängig von einem Referenzsignal (VREF) des Datensignalempfängers (20; 200; 201–208); Kompensation eines Einflusses des Referenzsignals (VREF) auf das Rückkoppelsignal und Erzeugen eines Vorspannungssignals (VBias, VBias1) auf der Basis des Rückkoppelsignals, wobei das Vorspannungssignal dem Datensignalemfänger (20; 200; 201–208) zugeführt wird.
Verfahren nach Anspruch 17, bei dem die Kompensation auf der Basis eines Kompensationssignals ausgeführt wird, das wächst, wenn das Referenzsignal (VREF) sinkt und das sinkt, wenn das Referenzsignal wächst.