KR101893179B1 - 리시버 회로 - Google Patents

리시버 회로 Download PDF

Info

Publication number
KR101893179B1
KR101893179B1 KR1020120009983A KR20120009983A KR101893179B1 KR 101893179 B1 KR101893179 B1 KR 101893179B1 KR 1020120009983 A KR1020120009983 A KR 1020120009983A KR 20120009983 A KR20120009983 A KR 20120009983A KR 101893179 B1 KR101893179 B1 KR 101893179B1
Authority
KR
South Korea
Prior art keywords
unit
buffering
signal
transistor
voltage level
Prior art date
Application number
KR1020120009983A
Other languages
English (en)
Other versions
KR20130088624A (ko
Inventor
황태진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120009983A priority Critical patent/KR101893179B1/ko
Priority to US13/602,260 priority patent/US8686763B2/en
Publication of KR20130088624A publication Critical patent/KR20130088624A/ko
Application granted granted Critical
Publication of KR101893179B1 publication Critical patent/KR101893179B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

입력 신호를 버퍼링하여 버퍼링 신호를 생성하는 버퍼링부, 기준 전압 레벨에 따른 제어 신호를 생성하는 변화 감지부, 상기 버퍼링 신호를 드라이빙하여 출력 신호를 생성하는 드라이빙부, 및 상기 제어 신호에 응답하여 상기 출력 신호의 슬루 레이트(slew rate)를 제어하는 보상부를 포함한다.

Description

리시버 회로{Receiver Circuit}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 리시버 회로에 관한 것이다.
도 1은 반도체 집적 회로에서 이용하는 일반적인 리시버 회로를 개시한 것이다.
일반적인 리시버 회로는 버퍼링부(10), 및 드라이버(20)를 포함한다.
상기 버퍼링부(10)는 기준 전압(Vref) 레벨과 입력 신호(IN)의 전압 레벨을 비교하여 버퍼링 신호(Bf_s)를 생성한다.
상기 드라이버(20)는 상기 버퍼링 신호(Bf_s)를 드라이빙하여 출력 신호(OUT)로서 출력한다.
이때, 일반적인 리시버 회로는 P.V.T(process, voltage, temperature) 변화에 따라 출력 신호(OUT)의 듀티(duty)가 변할 수 있다. 더욱 상세히 설명하면, 공정 변화, 전압 레벨 변화 및 온도 변화에 따라 상기 버퍼링(10)의 출력 즉, 버퍼링 신호(Bf_s)의 전압 레벨이 변하면 상기 드라이버(20)는 상기 버퍼링 신호(Bf_s)를 드라이빙하여 출력하므로, 리시버 회로(10)의 최종 출력 신호(OUT)의 듀티(duty)는 변할 수 밖에 없다.
본 발명은 P.V.T.(process, voltage, temperature) 변화에 따른 출력 신호의 듀티를 보상할 수 있는 리시버 회로를 제공한다.
본 발명의 실시예에 따른 리시버 회로는 입력 신호를 버퍼링하여 버퍼링 신호를 생성하는 버퍼링부, 기준 전압 레벨에 따른 제어 신호를 생성하는 변화 감지부, 상기 버퍼링 신호를 드라이빙하여 출력 신호를 생성하는 드라이빙부, 및 상기 제어 신호에 응답하여 상기 출력 신호의 슬루 레이트(slew rate)를 제어하는 보상부를 포함한다.
본 발명의 다른 실시예에 따른 리시버 회로는 CML(current mode logic) 레벨의 입력 신호를 버퍼링하여 버퍼링 신호를 생성하는 버퍼링부, 상기 버퍼링 신호를 드라이빙하여 CMOS(complementary metal-oxide semiconductor) 레벨의 출력 신호를 생성하는 드라이빙부, 및 상기 버퍼링부와 동일하게 구성된 모델링 버퍼링부를 구비하고, 상기 모델링 버퍼링부의 출력에 응답하여 상기 출력 신호의 슬루 레이트(slew rate)를 증감시키는 변화 보상부를 포함한다.
본 발명의 다른 실시예에 따른 리시버 회로는 입력 신호를 버퍼링하여 버퍼링 신호를 생성하는 버퍼링부, 상기 버퍼링 신호의 전압 레벨이 설정된 전압 레벨 이상이면 출력 노드를 풀다운시키고, 상기 버퍼링 신호의 전압 레벨이 상기 설정된 전압 레벨 이하이면 상기 출력 노드를 풀업시키는 드라이빙부, 및 상기 버퍼링부와 동일하게 구성된 모델링 버퍼링부를 포함하며, 상기 모델링 버퍼링부의 출력에 응답하여 상기 출력 노드의 풀다운 구동력을 제어하는 변화 보상부를 포함한다.
본 발명에 따른 리시버 회로는 P.V.T.(process, voltage, temperature) 변화에 따른 출력 신호의 듀티를 보상할 수 있어, 리시버 회로의 출력 신호를 입력 받는 타 회로의 정상적인 동작을 보장할 수 있다.
도 1은 일반적인 리시버 회로의 구성도,
도 2는 본 발명의 실시예에 따른 리시버 회로의 구성도,
도 3은 도 2의 변화 감지부의 구성도,
도 4는 본 발명의 다른 실시예에 따른 리시버 회로의 구성도이다.
본 발명의 실시예에 따른 리시버 회로는 도 2에 도시된 바와 같이, 버퍼링부(10), 드라이빙부(20), 및 변화 보상부(300)를 포함한다.
상기 버퍼링부(10)는 CML(current mode logic) 레벨의 입력 신호(IN)를 버퍼링하여 버퍼링 신호(Bf_s)를 생성한다. 예를 들어, 상기 버퍼링부(10)는 상기 입력 신호(IN)의 레벨과 기준 전압(Vref)의 레벨을 비교하여 상기 버퍼링 신호(Bf_s)의 전압 레벨을 결정한다.
상기 드라이빙부(20)는 상기 버퍼링 신호(Bf_s)를 드라이빙하여 CMOS(complementary metal-oxide semiconductor) 레벨의 출력 신호(OUT)를 생성한다. 예를 들어, 상기 드라이빙부(20)는 상기 버퍼링 신호(Bf_s)의 전압 레벨이 설정된 전압 레벨 이상이면 출력 노드(Node_out)를 풀다운시키고, 상기 버퍼링 신호(Bf_s)의 전압 레벨이 상기 설정된 전압 레벨이하이면 상기 출력 노드(Node_out)를 풀업시킨다.
상기 드라이빙부(20)는 풀업부(21), 및 풀다운부(22)를 포함한다.
상기 풀업부(21)는 상기 버퍼링 신호(Bf_s)의 전압 레벨에 응답하여 상기 출력 노드(Node_out)를 풀업시킨다.
상기 풀업부(21)는 제 1 트랜지스터(P11)를 포함한다. 상기 제 1 트랜지스터(P11)는 게이트에 상기 버퍼링 신호(Bf_s)를 입력 받고 소오스에 외부 전압(VDD)을 인가 받으며 드레인에 상기 출력 노드(Node_out)가 연결된다.
상기 풀다운부(22)는 상기 버퍼링 신호(Bf_s)의 전압 레벨에 응답하여 상기 출력 노드(Node_out)를 풀다운시킨다.
상기 풀다운부(22)는 제 2 트랜지스터(N11)를 포함한다. 상기 제 2 트랜지스터(N11)는 게이트에 상기 버퍼링 신호(Bf_s)를 입력 받고 드레인에 상기 출력 노드(Node_out)가 연결되며, 소오스가 상기 변화 보상부(300)의 보상부(200)에 연결된다. 이때, 상기 제 1 트랜지스터(P11)와 상기 제 2 트랜지스터(N11)가 연결된 노드가 상기 출력 노드(Node_out)이고, 상기 출력 노드(Node_out)에서 상기 출력 신호(OUT)가 출력된다.
상기 변화 보상부(300)는 상기 버퍼링부(10)와 동일하게 구성된 모델링 버퍼링부(110, 도 3에 도시)를 구비하고, 상기 모델링 버퍼링부(110)의 출력에 응답하여 상기 출력 신호(OUT)의 슬루 레이트(slew rate)를 증감시킨다. 예를 들어, 상기 변화 보상부(300)는 상기 버퍼링부(10)와 동일하게 구성된 상기 모델링 버퍼링부(110)의 출력에 응답하여 상기 출력 노드(Node_out)의 풀다운 구동력, 즉 상기 풀다운부(22)의 풀다운 구동력을 제어한다.
상기 변화 보상부(300)는 변화 감지부(100), 및 보상부(200)를 포함한다.
상기 변화 감지부(100)는 상기 모델링 버퍼링부(110, 도 3에 도시)의 출력 레벨과 외부 전압 레벨을 비교하여 상기 제어 신호(ctrl)를 생성한다. 예를 들어, 상기 변화 감지부(100)는 상기 기준 전압(Vref)과 접지 전압(VSS) 레벨 차이에 응답하여 감지 신호(Det_v, 도 3에 도시)를 생성하고, 상기 감지 신호(Det_v)의 전압 레벨과 외부 전압(VDD)을 전압 분배한 분배 전압(V_div) 레벨을 비교하여 상기 제어 신호(ctrl)를 생성한다. 그러므로, 상기 변화 감지부(100)는 상기 기준 전압(Vref)과 상기 접지 전압(VSS) 레벨 차이에 응답하여 상기 제어 신호(ctrl)를 생성한다고 할 수 있다. 또한, 상기 변화 감지부(100)는 상기 기준 전압(Vref) 레벨에 따른 상기 제어 신호(ctrl)를 생성한다고 할 수 있다.
상기 보상부(200)는 상기 제어 신호(ctrl)에 응답하여 상기 출력 신호(OUT)의 슬루 레이트를 제어한다. 예를 들어, 상기 보상부(200)는 상기 드라이빙부(20)에서 접지단(VSS)으로 흐르는 전류의 양을 상기 제어 신호(ctrl)에 응답하여 결정한다. 더욱 상세히 설명하면, 상기 보상부(200)는 상기 제어 신호(ctrl)에 응답하여 상기 드라이빙부(20)의 풀다운부(22)의 풀다운 구동력을 제어한다.
상기 보상부(200)는 상기 풀다운부(220)로부터 접지단(VSS)에 흐르는 전류의 양을 제어한다.
상기 보상부(200)는 제 3 트랜지스터(N12)를 포함한다. 상기 제 3 트랜지스터(N12)는 게이트에 상기 제어 신호(ctrl)를 입려 받고 드레인에 상기 풀다운부(22)의 제 2 트랜지스터(N11)의 소오스가 연결되며, 소오스에 접지단(VSS)이 연결된다.
상기 변화 감지부(100)는 도 3에 도시된 바와 같이, 상기 모델링 버퍼링부(110), 전압 분배부(120), 및 비교부(130)를 포함한다.
상기 모델링 버퍼링부(110)는 도 1 및 도 2에 도시된 버퍼링부(10)와 동일하게 구성된다. 상기 모델링 버퍼링부(110)는 상기 기준 전압(Vref)을 버퍼링하여 감지 신호(Det__v)를 생성한다. 상세히 설명하면, 상기 모델링 버퍼링부(110)는 상기 기준 전압(Vref)과 접지 전압(VSS)의 레벨을 비교하여 상기 감지 신호(Det_V)를 생성한다. 즉, 상기 모델링 버퍼링부(110)는 상기 기준 전압(Vref)과 상기 접지 전압(VSS)의 전압 레벨 차이에 대응하여 상기 감지 신호(Det_v)를 생성한다.
상기 모델링 버퍼링부(110)는 제 5 내지 제 9 트랜지스터(P21, P22, N21, N22, N23)를 포함한다. 상기 제 5 트랜지스터(P21)는 소오스에 외부 전압(VDD)을 인가 받는다. 상기 제 6 트랜지스터(P22)는 게이트 및 드레인에 상기 제 5 트랜지스터(P21)의 게이트가 연결되고, 소오스에 외부 전압(VDD)을 인가 받는다. 제 7 트랜지스터(N21)는 게이트에 상기 기준 전압(Vref)을 인가 받고 드레인에 상기 제 5 트랜지스터(P21)의 드레인이 연결된다. 상기 제 8 트랜지스터(N22)는 게이트에 접지 전압(VSS)이 인가되며 드레인에 상기 제 6 트랜지스터(P22)의 드레인이 연결된다. 상기 제 9 트랜지스터(N23)는 게이트에 인에이블 신호(EN)가 입력되며 드레인에 상기 제 7 및 제 8 트랜지스터(N21, N22)의 소오스들이 연결된 노드가 연결되고 소오스에 집지 전압(VSS)을 인가 받는다. 이때, 상기 제 5 및 제 7 트랜지스터(P21, N21)의 드레인들이 연결된 노드에서 상기 감지 신호(Det_v)가 출력된다.
상기 전압 분배부(120)는 상기 외부 전압(VDD)을 전압 분배하여 분배 전압(V_div)을 생성한다. 예를 들어, 상기 전압 분배부(120)는 상기 분배 전압(V_div) 레벨이 상기 외부 전압(VDD)의 레벨의 1/2가 되도록 한다.
상기 전압 분배부(120)는 제 1 및 제 2 저항 소자(R21, R22)를 포함한다. 상기 제 1 저항 소자(R21)는 일단에 외부 전압(VDD)을 인가 받는다. 상기 제 2 저항 소자(R22)는 일단에 상기 제 1 저항 소자(R21)의 타단이 연결되고 타단에 접지단(VSS)이 연결된다. 이때, 상기 제 1 및 제 2 저항 소자(R21, R22)가 연결된 노드에서 상기 분배 전압(V_div)이 출력된다.
상기 비교부(130)는 상기 감지 신호(Det_v)의 전압 레벨과 상기 분배 전압(V_div)의 레벨을 비교하여 상기 제어 신호(ctrl)를 생성한다.
이와 같이 구성된 본 발명의 실시예에 따른 리시버 회로는 다음과 같이 동작한다.
도 2에 개시된 버퍼링부(10)는 도 3에 도시된 모델링 버퍼링부(110)와 동일하게 구성된다.
P.V.T(process, voltage, temperature) 변화에 따라 상기 버퍼링부(10)의 버퍼링 신호(Bf_s)의 전압 레벨이 변하면, 상기 버퍼링부(10)와 동일하게 구성된 상기 모델링 버퍼링부(110)의 출력 즉, 감지 신호(Det_v) 또한 전압 레벨이 변하게 된다.
예를 들어, P.V.T 변화에 따라 상기 버퍼링부(10)의 출력인 상기 버퍼링 신호(Bf_s)의 전압 레벨이 낮아지면, 상기 모델링 버퍼링부(110)의 출력인 상기 감지 신호(Det_v)의 전압 레벨이 낮아진다.
상기 감지 신호(Det_v)의 전압 레벨이 낮아져 전압 분배부(120)의 출력인 분배 전압(V_div)보다 낮아지면 비교부(130)는 제어 신호(ctrl)의 전압 레벨을 높인다.
상기 제어 신호(ctrl)의 전압 레벨이 높아지면, 드라이빙부(20)에서 접지단(VSS)으로 흐르는 전류의 양이 많아지게 된다.
즉, P.V.T 변화로 인해 상기 버퍼링부(10)의 출력인 상기 버퍼링 신호(Bf_s)의 전압 레벨이 낮아져, 상기 드라이빙부(20)의 풀업 동작의 구동력이 풀다운 동작의 구동력보다 커질 경우, 상기 제어 신호(ctrl)의 전압 레벨이 높아져 상기 보상부(200)가 상기 드라이빙부(20)의 풀다운 구동력을 크게 한다.
도 1에 따른 리시버 회로는 P.V.T 변화에 따라 버퍼링부(10)의 출력 전압 레벨이 낮아지면 드라이빙부(20)의 풀업 동작의 구동력은 풀다운 동작의 구동력보다 커지게 된다. 그러므로, 출력 신호(OUT)는 정상적인 듀티를 갖지 못한다. 그러나, 본 발명의 실시예에 따른 리시버 회로는 P.V.T 변화로 인해 상기 버퍼링부(10)의 출력인 상기 버퍼링 신호(Bf_s)의 전압 레벨이 낮아져, 상기 드라이빙부(20)의 풀업 동작의 구동력이 풀다운 동작의 구동력보다 커질 경우, 상기 제어 신호(ctrl)의 전압 레벨이 높아져 상기 보상부(200)가 상기 드라이빙부(20)의 풀다운 구동력을 크게 한다. 그러므로 본 발명의 실시예에 따른 리시버의 출력은 상기 드라이빙부(20)가 동일한 크기의 풀업 구동력과 풀다운 구동력을 가지므로, 정상적인 듀티 즉, 정상적인 슬루 레이트(slew rate)를 가질 수 있다.
또한, 예를 들어, P.V.T 변화에 따라 상기 버퍼링부(10)의 출력인 상기 버퍼링 신호(Bf_s)의 전압 레벨이 높아지면, 상기 모델링 버퍼링부(110)의 출력인 상기 감지 신호(Det_v)의 전압 레벨이 높아진다.
상기 감지 신호(Det_v)의 전압 레벨이 높아져 전압 분배부(120)의 출력인 상기 분배 전압(V_div)보다 높아지면 상기 비교부(130)는 상기 제어 신호(ctrl)의 전압 레벨을 낮춘다.
상기 제어 신호(ctrl)의 전압 레벨이 낮아지면, 드라이빙부(20)에서 접지단(VSS)으로 흐르는 전류의 양이 적어지게 된다.
즉, 상기 버퍼링부(10)의 출력인 상기 버퍼링 신호(Bf_s)의 전압 레벨이 높아져, 상기 드라이빙부(20)의 풀다운 동작의 구동력이 풀업 동작의 구동력보다 커질 경우, 상기 제어 신호(ctrl)의 전압 레벨이 낮아져 상기 보상부(200)가 상기 드라이빙부(20)의 풀다운 구동력을 작게 한다.
도 1에 따른 리시버 회로는 P.V.T 변화에 따라 버퍼링부(10)의 출력 전압 레벨이 높아지면 드라이빙부(20)의 풀다운 동작의 구동력은 풀업 동작의 구동력보다 커지게 된다. 그러므로, 출력 신호(OUT)는 정상적인 듀티를 갖지 못한다. 그러나, 본 발명의 실시예에 따른 리시버 회로는 P.V.T 변화로 인해 상기 버퍼링부(10)의 출력인 상기 버퍼링 신호(Bf_s)의 전압 레벨이 높아져, 상기 드라이빙부(20)의 풀다운 동작의 구동력이 풀업 동작의 구동력보다 커질 경우, 상기 제어 신호(ctrl)의 전압 레벨이 낮아져 상기 보상부(200)가 상기 드라이빙부(20)의 풀다운 구동력을 작아지게 한다. 그러므로 본 발명의 실시예에 따른 리시버의 출력(OUT)은 동일한 크기의 풀업 구동력 및 풀다운 구동력을 가지는 상기 드라이빙부(20)로 인해 정상적인 듀티 즉, 정상적인 슬루 레이트(slew rate)를 가질 수 있다.
그러므로, 본 발명의 실시예에 따른 리시버 회로는 P.V.T 변화와는 무관하게 입력 신호에 대한 출력 신호의 듀티 또는 슬루 레이트는 일정하게 유지될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 리시버 회로의 구성도이다.
도 4의 리시버 회로와 도 2의 본 발명의 실시예에 따른 리시버 회로가 다른 점은 버퍼링부(10-1)에 제어 신호(ctrl)가 입력된다는 것이다. 도 4의 버퍼링부(10-1)는 도 3의 모델링 버퍼링부(110)와 동일하게 구성되며, 다만 도 3의 모델링 버퍼링부(110)를 구성하는 트랜지스터(N23)가 게이트에 상기 제어 신호(ctrl)를 입력 받는다는 다른 점이다.
본 발명의 실시예와 본 발명의 다른 실시예의 동작은 동일하며, 다만 버퍼링부(10-1)가 버퍼링 신호(Bf_s)를 출력하는 데 이용하는 풀업 구동력과 풀다운 구동력이 제어 신호(ctrl)에 의해 동일해지므로, 드라이빙부(20) 또한 동일한 크기의 풀업 구동력과 풀다운 구동력으로 출력 신호(OUT)를 구동시킨다.
그러므로, 본 발명의 다른 실시예는 본 발명의 실시예보다 더욱 정밀한 듀티 보정을 실시할 수 있다.
도 5를 살펴보면, 본 발명은 P.V.T(process, voltage, temperature)의 변화로 인해 버퍼링부의 출력 레벨이 변하더라도(A, C의 경우) 버퍼링부의 출력 레벨이 정상일 경우(B의 경우)와 동일한 드라이빙부의 출력을 얻을 수 있다. 이때, A의 경우는 P.V.T변화로 인해 버퍼링부의 출력 레벨이 높아진 경우이고, C의 경우는 P.V.T 변화로 인해 버퍼링부의 출력 레벨이 낮아진 경우이다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (18)

  1. 입력 신호의 레벨과 기준 전압 레벨을 비교하여 버퍼링 신호의 전압 레벨을 결정하는 버퍼링부;
    상기 기준 전압 레벨에 따른 제어 신호를 생성하는 변화 감지부;
    상기 버퍼링 신호를 드라이빙하여 출력 신호를 생성하는 드라이빙부; 및
    상기 제어 신호에 응답하여 상기 출력 신호의 슬루 레이트(slew rate)를 제어하는 보상부를 포함하는 것을 특징으로 하는 리시버 회로.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 변화 감지부는
    상기 기준 전압을 버퍼링하여 감지 신호를 생성하는 모델링 버퍼링부;
    외부 전압을 전압 분배하여 분배 전압을 출력하는 전압 분배부; 및
    상기 감지 신호의 전압 레벨과 상기 분배 전압의 레벨을 비교하여 상기 제어 신호를 생성하는 비교부를 포함하는 것을 특징으로 하는 리시버 회로.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서,
    상기 모델링 버퍼링부는 상기 버퍼링부와 동일하게 구성된 것을 특징으로 하는 리시버 회로.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서,
    상기 모델링 버퍼링부는
    상기 기준 전압과 접지 전압 레벨 차이에 대응하여 상기 감지 신호를 생성하는 것을 특징으로 하는 리시버 회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 보상부는
    상기 드라이빙부에서 접지단으로 흐르는 전류의 양을 상기 제어 신호에 응답하여 결정하는 것을 특징으로 하는 리시버 회로.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6 항에 있어서,
    상기 드라이빙부는
    게이트에 상기 버퍼링 신호를 입력 받고 소오스에 외부 전압이 인가되는 제 1 트랜지스터, 및
    게이트에 상기 버퍼링 신호를 입력 받고 드레인에 상기 제 1 트랜지스터의 드레인이 연결되며 소오스에 상기 보상부가 연결되는 제 2 트랜지스터를 포함하며,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 드레인들이 연결된 노드에서 상기 출력 신호가 출력되는 것을 특징으로 하는 리시버 회로.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 보상부는
    게이트에 상기 제어 신호를 입력 받고 드레인에 상기 제 2 트랜지스터의 소오스가 연결되며 소오스에 접지단이 연결된 제 3 트랜지스터를 포함하는 것을 특징으로 하는 리시버 회로.
  9. CML(current mode logic) 레벨의 입력 신호와 기준 전압 레벨을 비교하여 버퍼링 신호를 생성하는 버퍼링부;
    상기 버퍼링 신호를 드라이빙하여 CMOS(complementary metal-oxide semiconductor) 레벨의 출력 신호를 생성하는 드라이빙부; 및
    상기 버퍼링부와 동일하게 구성된 모델링 버퍼링부를 구비하고, 상기 모델링 버퍼링부의 출력에 응답하여 상기 출력 신호의 슬루 레이트(slew rate)를 증감시키는 변화 보상부를 포함하는 것을 특징으로 하는 리시버 회로.
  10. 삭제
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 변화 보상부는
    상기 모델링 버퍼링부의 출력 레벨과 외부 전압 레벨을 비교하여 제어 신호를 생성하는 변화 감지부, 및
    상기 제어 신호에 응답하여 상기 드라이빙부로부터 접지단으로 흐르는 전류의 양을 증감시키는 보상부를 포함하는 것을 특징으로 하는 리시버 회로.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 변화 감지부는
    상기 기준 전압 레벨과 접지 전압 레벨을 비교하여 감지 신호를 생성하는 상기 모델링 버퍼링부,
    외부 전압을 전압 분배하여 분배 전압을 생성하는 전압 분배부, 및
    상기 감지 신호의 전압 레벨과 상기 분배 전압의 레벨을 비교하여 상기 제어 신호를 생성하는 비교부를 포함하는 것을 특징으로 하는 리시버 회로.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 드라이빙부는
    게이트에 상기 버퍼링 신호를 입력 받고 소오스에 외부 전압이 인가되는 제 1 트랜지스터, 및
    게이트에 상기 버퍼링 신호를 입력 받고 드레인에 상기 제 1 트랜지스터의 드레인이 연결되며 소오스에 상기 보상부가 연결되는 제 2 트랜지스터를 포함하며,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 드레인들이 연결된 노드에서 상기 출력 신호가 출력되는 것을 특징으로 하는 리시버 회로.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 보상부는
    게이트에 상기 제어 신호를 입력 받고, 드레인에 상기 제 2 트랜지스터의 소오스가 연결되며, 소오스에 상기 접지단이 연결된 제 3 트랜지스터를 포함하는 것을 특징으로 하는 리시버 회로.
  15. 입력 신호의 레벨과 기준 전압 레벨을 비교하여 버퍼링 신호를 생성하는 버퍼링부;
    상기 버퍼링 신호의 전압 레벨이 설정된 전압 레벨 이상이면 출력 노드를 풀다운시키고, 상기 버퍼링 신호의 전압 레벨이 상기 설정된 전압 레벨 이하이면 상기 출력 노드를 풀업시키는 드라이빙부; 및
    상기 버퍼링부와 동일하게 구성된 모델링 버퍼링부를 포함하며, 상기 모델링 버퍼링부의 출력에 응답하여 상기 출력 노드의 풀다운 구동력을 제어하는 변화 보상부를 포함하는 것을 특징으로 하는 리시버 회로.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 드라이빙부는
    상기 버퍼링 신호의 전압 레벨에 응답하여 상기 출력 노드를 풀업시키는 풀업부, 및
    상기 버퍼링 신호의 전압 레벨에 응답하여 상기 출력 노드를 풀다운시키는 풀다운부를 포함하는 것을 특징으로 하는 리시버 회로.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16 항에 있어서,
    상기 변화 보상부는
    기준 전압과 접지 전압 레벨 차이에 응답하여 제어 신호를 생성하는 변화 감지부, 및
    상기 제어 신호에 응답하여 상기 풀다운부의 풀다운 구동력을 제어하는 보상부를 포함하는 것을 특징으로 하는 리시버 회로.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 보상부는
    상기 제어 신호에 응답하여 상기 풀다운부로부터 접지단에 흐르는 전류의 양을 제어하는 트랜지스터를 포함하며,
    상기 트랜지스터는 게이트에 상기 제어 신호를 입력 받고 드레인에 상기 풀다운부가 연결되며 소오스에 상기 접지단이 연결되는 것을 특징으로 하는 리시버 회로.
KR1020120009983A 2012-01-31 2012-01-31 리시버 회로 KR101893179B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120009983A KR101893179B1 (ko) 2012-01-31 2012-01-31 리시버 회로
US13/602,260 US8686763B2 (en) 2012-01-31 2012-09-03 Receiver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120009983A KR101893179B1 (ko) 2012-01-31 2012-01-31 리시버 회로

Publications (2)

Publication Number Publication Date
KR20130088624A KR20130088624A (ko) 2013-08-08
KR101893179B1 true KR101893179B1 (ko) 2018-08-30

Family

ID=48869696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120009983A KR101893179B1 (ko) 2012-01-31 2012-01-31 리시버 회로

Country Status (2)

Country Link
US (1) US8686763B2 (ko)
KR (1) KR101893179B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200008842A (ko) 2018-07-17 2020-01-29 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020109525A1 (en) * 2001-02-14 2002-08-15 Samsung Electronics Co., Ltd. Output buffer for reducing slew rate variation
US20030214328A1 (en) * 2002-05-15 2003-11-20 Takashi Oguri Semiconductor device having input buffers to which internally-generated reference voltages are applied

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034551A (en) 1997-04-18 2000-03-07 Adaptec, Inc. Low voltage differential dual receiver
JP4390304B2 (ja) * 1998-05-26 2009-12-24 株式会社ルネサステクノロジ 半導体集積回路装置
JP3831894B2 (ja) * 2000-08-01 2006-10-11 株式会社ルネサステクノロジ 半導体集積回路
US7227402B2 (en) 2004-08-23 2007-06-05 Micron Technology, Inc. System and method for controlling input buffer biasing current
US7646234B2 (en) 2007-09-20 2010-01-12 Qimonda Ag Integrated circuit and method of generating a bias signal for a data signal receiver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020109525A1 (en) * 2001-02-14 2002-08-15 Samsung Electronics Co., Ltd. Output buffer for reducing slew rate variation
US20030214328A1 (en) * 2002-05-15 2003-11-20 Takashi Oguri Semiconductor device having input buffers to which internally-generated reference voltages are applied

Also Published As

Publication number Publication date
US20130194014A1 (en) 2013-08-01
KR20130088624A (ko) 2013-08-08
US8686763B2 (en) 2014-04-01

Similar Documents

Publication Publication Date Title
US10481625B2 (en) Voltage regulator
US8552795B2 (en) Substrate bias control circuit for system on chip
US20090002031A1 (en) Slew rate controlled output driver for use in semiconductor device
US8405371B2 (en) Voltage regulator with ripple compensation
KR102103019B1 (ko) 임피던스 교정회로
US10361691B2 (en) Skew detection circuit and input circuit using the same
JP6420370B2 (ja) フィードフォワードバイアス回路
US8441283B2 (en) Integrated circuit
US10057090B2 (en) Apparatus and method for transmitting data signal based on various transmission modes
US20070205814A1 (en) Electronic driver device for an external load for which the slew rate of the output signal is independent of the external load capacity and the corresponding integrated component
US8890613B2 (en) Signal amplification circuit
KR101893179B1 (ko) 리시버 회로
KR101113332B1 (ko) 출력드라이버
US8811096B2 (en) Output driver circuit and semiconductor storage device
KR101697358B1 (ko) 출력버퍼
US8456211B2 (en) Slew rate control circuit and method thereof and slew rate control device
KR102081394B1 (ko) 반도체 장치
US20160241233A1 (en) Driver circuit for single wire protocol slave unit
JP3818433B2 (ja) 外部プルアップ抵抗器検出および出力バッファの補償
Shin et al. Slew-rate-controlled output driver having constant transition time over process, voltage, temperature, and output load variations
KR20140146368A (ko) 입출력 장치 및 이를 포함하는 입출력 시스템
KR20080000424A (ko) 반도체 메모리의 출력 버퍼
JP5598377B2 (ja) 出力回路
KR20150037054A (ko) 내부 전압 생성 회로
KR20230107865A (ko) 셀프-바이어스드 차동 송신기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant