CN108063142B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN108063142B
CN108063142B CN201710623984.2A CN201710623984A CN108063142B CN 108063142 B CN108063142 B CN 108063142B CN 201710623984 A CN201710623984 A CN 201710623984A CN 108063142 B CN108063142 B CN 108063142B
Authority
CN
China
Prior art keywords
layer
source
slit
material layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710623984.2A
Other languages
English (en)
Other versions
CN108063142A (zh
Inventor
李起洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108063142A publication Critical patent/CN108063142A/zh
Application granted granted Critical
Publication of CN108063142B publication Critical patent/CN108063142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种半导体装置及其制造方法。该半导体装置包括：栅极层叠结构，所述栅极层叠结构围绕沟道层；公共源极线，所述公共源极线填充彼此相邻的所述栅极层叠结构之间的分离区域，并且具有包括第一凹部的上表面；以及支撑绝缘层，所述支撑绝缘层填充所述第一凹部，并且具有面向所述沟道层的一部分的侧壁。

Description

半导体装置及其制造方法
技术领域
本发明的各种实施方式总体上涉及半导体装置及其制造方法，并且更具体地，涉及包括层叠结构的半导体装置及其制造方法。
背景技术
半导体装置可以包括存储数据的存储单元。半导体装置的存储单元可以按照三维来布置以获得更高的集成度。包括三维布置的存储单元的三维半导体装置可以包括围绕沟道层的层叠结构。层叠结构可以包括彼此交替层叠的层间绝缘层和导电图案。可以增加层叠结构的高度以提高集成度。然而，在三维半导体装置的制造处理期间可能会发生诸如层叠结构弯曲的结构变形。
发明内容
根据实施方式，一种半导体装置可以包括：栅极层叠结构，所述栅极层叠结构围绕沟道层；公共源极线，所述公共源极线填充彼此相邻的所述栅极层叠结构之间的分离区域，并且具有包括第一凹部的上表面；以及支撑绝缘层，所述支撑绝缘层填充所述第一凹部，并且具有面向所述沟道层的一部分的侧壁。
所述第一凹部可以在所述第一方向上彼此间隔开。
所述分离区域可以包括在所述第一方向上彼此交替布置的并且彼此联接的第一狭缝和第二狭缝。
根据实施方式，一种半导体装置可以包括：栅极层叠结构；以及公共源极线，所述公共源极线具有面向所述栅极层叠结构的凹凸不平的侧壁，并且被布置在所述栅极层叠结构之间。每个凹凸不平的所述侧壁均具有在第一方向上彼此交替的凹陷和突起。
根据实施方式，一种半导体装置可以包括：栅极层叠结构；以及公共源极线，所述公共源极线被布置在所述栅极层叠结构之间，并且具有面向所述栅极层叠结构的侧壁，其中，凹陷和突起被形成在所述侧壁、所述公共源极线的底表面和上表面上。
根据实施方式，一种制造半导体装置的方法可以包括以下步骤：形成包括彼此交替层叠的第一材料层和第二材料层的层叠结构；形成穿过所述层叠结构的并且在第一方向上彼此间隔开的第一狭缝；用第三材料层填充每个所述第一狭缝的下部；用第四材料层填充每个所述第一狭缝的上部；当所述层叠结构被所述第三材料层和所述第四材料层支撑时，形成穿过所述第一材料层和所述第二材料层的并且在所述第一方向上与所述第一狭缝相邻的第二狭缝；以及当所述第一材料层被所述第四材料层支撑时，通过所述第二狭缝去除所述第三材料层。
该方法还可以包括以下步骤：当所述第二材料层包括具有不同于所述第一材料层的蚀刻速率的牺牲层时，当所述第一材料层被所述第四材料层支撑时，通过所述第二狭缝去除所述第二材料层；以及用栅极导电材料填充去除了所述第二材料层的区域。
当所述第二材料层包括栅极导电材料时，所述层叠结构可以通过所述第一狭缝和所述第二狭缝而被划分成多个栅极层叠结构。
该方法还可以包括以下步骤：在形成所述第三材料层和所述第四材料层之前，在每个所述第一狭缝的侧壁上形成包括具有不同于所述第三材料层的蚀刻速率的材料的保护层。
该方法还可以包括以下步骤：在所述第二狭缝的表面和去除了所述第三材料层的表面上形成侧壁绝缘层；部分地蚀刻所述侧壁绝缘层以对所述第二狭缝的底表面进行开口；以及在所述侧壁绝缘层上形成公共源极线以填充所述第二狭缝和去除了所述第三材料层的区域。
附图说明
图1是例示根据本发明的实施方式的半导体装置的栅极结构和分离栅极结构的结构的平面图；
图2A、图2B和图2C分别是沿着图1中的线“A-A’”、线“B-B’”和线“C-C’”截取的截面图；
图3是例示根据本发明的实施方式的公共源极线的示图；
图4、图5A、图5B、图5C、图6A、图6B、图6C、图7A、图7B、图7C、图8、图9A、图9B、图9C、图10A、图10B、图10C、图11A、图11B以及图11C是例示根据本发明的实施方式的半导体装置的制造方法的示图；
图12A、图12B、图13A以及图13B是例示根据本发明的实施方式的半导体装置的制造方法的截面图；
图14是例示根据本发明的另一实施方式的半导体装置的栅极结构和分离栅极结构的结构的平面图；
图15A和图15B分别是沿着图14A中的线“D-D’”和线“E-E’”截取的截面图；
图16是例示根据本发明的又一实施方式的半导体装置的栅极结构和分离栅极结构的结构的平面图；
图17A、图17B和图17C分别是沿着图16中的线“F-F’”、线“G-G’”和线“H-H’”截取的截面图；
图18A、图18B、图18C、图19A、图19B、图19C、图20A、图20B、图20C、图21A、图21B、图21C、图22A、图22B、图22C、图23A、图23B、图23C、图24A、图24B、图24C、图25A、图25B以及图25C是例示根据本发明的实施方式的半导体装置的制造方法的截面图；
图26和图27是例示本发明的其它实施方式的平面图；
图28是例示根据本发明的实施方式的存储系统的框图；以及
图29是例示根据本发明的实施方式的包括图28中所示的存储系统的计算系统的框图。
具体实施方式
以下，将参照附图详细描述本发明的各种示例性实施方式。各种修改和改变可以适用于所例示的示例性实施方式。此外，在不脱离本发明的精神和技术范围的情况下，本发明所属领域的技术人员在阅读本公开之后可以设想包括其改变、等同物或替代的其它实施方式。
本发明的各种实施方式致力于具有增强的结构稳定性的改进的三维半导体存储装置及其制造方法。
应当理解，尽管本文中的术语“第一”、“第二”、“第三”等可以用于描述各种元件，但是这些元件不受这些术语的限制。这些术语用于区分一个元件和另一个元件。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件也可以被称为第二元件或第三元件。
附图不一定按比例绘制，并且在一些情况下，可能会夸大比例，以更清楚地例示实施方式的各种元件。例如，在附图中，与实际尺寸和间隔相比，可能会夸大元件的尺寸和元件之间的间隔，以便于例示。
还应当理解，当元件被称为“连接至”或“联接至”另一元件时，其可以直接在另一元件上、连接至另一元件或联接至另一元件，或者可以存在一个或更多个中间元件。此外，还应当理解，当元件被称为“位于”两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。
当在本文中短语“...和...中的至少一个”与项目列表一起使用时，其是指来自列表的单个项目或列表中项目的任何组合。例如，“A、B和C中的至少一个”是指仅A、仅B、仅C或A、B和C的任何组合。
为便于描述，在本文中可以使用诸如“下面”、“下方”、“下部”、“上方”、“上部”等的空间相对术语来描述如附图中所例示的一个元件或特征与另一个元件或特征的关系。应当理解，空间相对术语旨在包括除了附图中所示的方向之外的装置在制造、使用或操作中的不同方向。例如，如果附图中的装置被翻转，则被描述为位于其它元件或特征“下方”或“下面”元件将位于其它元件或特征“上方”。该装置可以以另外的方式定向(旋转90度或在其它方向)，并且相应地解释本文使用的空间相对叙述语。
本文使用的术语仅用于描述特定实施方式的目的，而不是旨在限制本发明。如本文所使用的，除非上下文另有明确指示，否则单数形式也旨在包括复数形式。还应当理解，当在本说明书中使用术语“包括”、“包括有”，“包含”和“包含有”时，这些术语指定存在所述元件，并且不排除存在或添加一个或更多个其它元件。如本文所使用的，术语“和/或”包括一个或更多个相关所列项目的任何和所有组合。
除非另有定义，否则鉴于本公开的包括本文使用的技术和科学术语的所有术语具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还应当理解，诸如通用字典中所定义的术语应被解释为具有与其在本公开的上下文和相关技术中的含义一致的含义，并且除非本文另有明确定义，否则不应被解释为理想化或过于正式的意义。
在下面的描述中，阐述了许多特定细节以提供对本发明的透彻理解。可以在没有这些特定细节中的一些或全部的情况下实践本发明。在其它情况下，没有详细描述公知的处理结构和/或处理，以避免不必要地使本发明模糊不清。
还应注意，在一些情况下，如相关领域的技术人员显而易见的，除非另有明确指示，否则结合一个实施方式描述的元件(也称为特征)可以单独使用或与另一实施方式的其它元件组合使用。
以下，将参照附图详细描述本发明的各种实施方式。
图1是例示根据本发明的实施方式的半导体装置的栅极结构和分离栅极结构的结构的平面图。图1是沿着栅极结构的顶表面上彼此相交的第一方向D1和第二方向D2延伸的平面截取的平面图。
参照图1，半导体装置可以包括由分离区域SA分离的栅极层叠结构GST1至GST4。每个分离区域SA被置于两个连续的栅极层叠结构之间并且沿着第一方向D1延伸。每个分离区域与两个连续的栅极层叠结构相邻。多个单元柱CP可以穿过栅极层叠结构GST1至GST4中的每一个。每个分离区域SA均可以包括沿着第一方向D1交替布置的第一狭缝SI1和第二狭缝SI2。
第一狭缝SI1可以在第一方向D1上彼此间隔开。每个第二狭缝SI2中可以在第一方向D1上与相邻的第一狭缝SI1联接。从顶部看，第一狭缝SI1和第二狭缝SI2可以具有沿着D1方向延伸的细长的矩形形状。在D1方向上，第二狭缝SI2可以长于第一狭缝SI1。在D2方向上，第二狭缝SI2可以宽于第一狭缝。第一狭缝SI1和第二狭缝SI2可以具有沿着D1方向延伸的公共对称轴。
公共源极线CSL可以填充每个分离区域SA。公共源极线CSL可以沿着第一方向D1延伸。公共源极线CSL可以被划分成布置在第一狭缝SI1中的第一部分P1(参见图2C)和布置在第二狭缝SI2中的第二部分P2。将参照图2A至图3来更详细地描述公共源极线CSL的结构。
公共源极线CSL可以通过保护层121或侧壁绝缘层151与栅极层叠结构GST1至GST4分离。保护层121可以被形成在每个第一狭缝SI1的侧壁上。侧壁绝缘层151可以被形成在每个第二狭缝SI2的侧壁上。
公共源极线CSL可以包括填充有支撑绝缘层133的第一凹部。第一凹部可以被布置在第一狭缝SI1中并且在第一方向D1上彼此间隔开。将参照图3更详细地描述第一凹部的结构。
侧壁绝缘层151可以沿着公共源极线CSL和支撑绝缘层133之间的边界延伸。
穿过栅极层叠结构GST1至GST4中的每一个的单元柱CP可以在第一方向D1和第二方向D2上按照矩阵形式来布置。在第一方向D1上成行布置的单元柱CP可以形成列。单元柱CP可以被分成多个列。为了增大单元柱CP的布置密度，单元柱CP的列可以按照锯齿形图案来布置。
图2A至2C分别是沿着图1的“A-A’”、“B-B’”和“C-C’”截取的截面图。更具体地，图2A是沿着图1中的线“A-A’”截取的截面图。图2B是沿着图1中的线“B-B’”截取的截面图。图2C是沿着图1中的线“C-C’”截取的截面图。
参照图2A和图2B，栅极层叠结构GST1和GST2中的每一个均可以包括沿着第三方向D3交替层叠的导电图案GP1至GPn和层间绝缘层ILD。第三方向D3可以与第一方向D1和第二方向D2垂直相交。栅极层叠结构GST1和GST2中的每一个可以围绕单元柱CP。
单元柱CP中的每一个可以均包括沟道层CH。每个单元柱CP还可以包括围绕沟道层CH的多层存储层ML。每个单元柱CP还可以包括被沟道层CH包围的芯绝缘层CO。更具体地，芯绝缘层CO可以沿着单元柱CP中心延伸，该芯绝缘层CO的最下面的表面与源极层101直接接触，并且其最上面的表面与最上面的导电图案GPn(DSL)的上表面基本上位于同一水平高度。沟道层CH可以围绕芯绝缘层CO的侧壁，并且还延伸到填充与最上面的层间绝缘层ILD位于同一水平高度的单元柱CP内的除了被多层存储层ML占据的区域之外的空间的芯绝缘层CO的顶表面上方。多层存储层ML沿着单元柱CP的内侧壁的整个长度共形地延伸。
被栅极层叠结构GST1和GST2围绕的每个沟道层CH可以接触布置在栅极层叠结构GST1和GST2下方的源极层101。源极层101可以是沉积在半导体基板(未示出)上的源极导电层或半导体层。例如，源极层101可以是沉积在半导体基板上的掺杂硅层。在另一示例中，源极层101可以通过从半导体基板的表面将杂质注入到预定深度来形成。
多层存储层ML可以包括隧道绝缘层、数据存储层和第一阻挡绝缘层。多层存储层ML可以沿着沟道层CH与栅极层叠结构GST1和GST2中的每一个之间的界面延伸。隧道绝缘层可以包括能够隧穿电荷的氧化硅层。数据存储层可以包括能够俘获电荷的氮化硅层。第一阻挡绝缘层可以包括能够阻挡电荷的氧化硅层。
芯绝缘层CO可以填充沟道层CH的中心区域。
导电图案GP1至GPn可以用作源极选择线SSL、字线WL和漏极选择线DSL。源极选择线SSL可以被配置为源极选择晶体管的栅极，字线WL可以被配置为存储单元的栅极，并且漏极选择线DSL可以被配置为漏极选择晶体管的栅极。
最下面的导电图案GP1可以用作源极选择线SSL。然而，除了导电图案GP1之外，导电图案GP2(即下一个最下面的导电图案)也可以用作源极选择线SSL。尽管图2A和图2B中未示出，但根据设计，两个以上的最下面的导电图案也可以用作源极选择线SSL。
最上面的导电图案GPn可以用作漏极选择线DSL。除了最上面的导电图案GPn之外，下一个最上面的导电图案GPn-1也可以用作漏极选择线DSL。尽管图2A和图2B中未示出，但两个以上的最上面的导电图案也可以用作漏极选择线DSL。
漏极选择线DSL与源极选择线SSL之间的导电图案(例如，导电图案CP3至CPn-2)可用作字线WL。
栅极层叠结构GST1和GST2中的每一个可以具有限定在第一高度1H与第二高度2H之的高度。相邻的栅极层叠结构GST1与GST2之间的分离区域SA可以延伸到源极层101中。
如图2A所示，分离区域SA的第一狭缝SI1可以填充有公共源极线CSL的第一部分P1和支撑绝缘层133。公共源极线CSL的第一部分P1可以填充第一狭缝SI1的下部。支撑绝缘层133可以填充第一狭缝SI1中被限定为公共源极线CSL的第一凹部的上部。当制造半导体装置时，支撑绝缘层133可以用作支撑体。为了稳定地支撑栅极层叠结构GST1和GST2，支撑绝缘层133可以从第二高度2H延伸至第一高度1H与第二高度2H之间的位置，并且可以被形成在保护层121上。
例如，支撑绝缘层133可以延伸至与一条字线WL对应的深度。然而，布置有支撑绝缘层133的底表面的位置可以不限于图2A中所示的高度，并且支撑绝缘层133可以位于第一狭缝SI1中的各种高度处。支撑绝缘层133可以具有面向沟道层CH的部分的侧壁。
公共源极线CSL的第一部分P1和支撑绝缘层133可以被形成在保护层121上。保护层121可以沿着第一狭缝SI1的侧壁和底表面延伸。公共源极线CSL的第一部分P1可以被侧壁绝缘层151围绕。侧壁绝缘层151可以在公共源极线CSL的第一部分P1与支撑绝缘层133之间以及公共源极线CSL的第一部分P1与保护层121之间延伸。
如图2B所示，分离区域SA的第二狭缝SI2可以填充有公共源极线CSL的第二部分P2。公共源极线CSL的第二部分P2可以沿着第三方向D3延伸以填充第二狭缝SI2，使得在第三方向上第二部分P2可以长于第一部分P1。更具体地，公共源极线CSL的第二部分P2可以从第二狭缝SI2的底表面延伸至第二高度2H。尽管图2B中未示出，但公共源极线CSL可以延伸至高于第二高度2H。
侧壁绝缘层151可以沿着第二狭缝SI2的侧壁延伸。公共源极线CSL的第二部分P2可以通过侧壁绝缘层151与栅极层叠结构GST1和GST2绝缘。第二部分P2可以延伸到源极层101中。公共源极线CSL的第二部分P2的底表面可以接触源极层101。
参照图2C，分离区域SA可以填充有包括在第一方向D1上彼此交替的第一部分P1和第二部分P2的公共源极线CSL。公共源极线CSL中的每个第一部分P1可以被布置在源极层101与支撑绝缘层133之间。公共源极线CSL的每个第一部分P1可以通过保护层121和侧壁绝缘层151而与源极层101间隔开，并且可以通过绝缘层151而与支撑绝缘层133间隔开。公共源极线CSL中的每个第二部分P2可以接触源极层101并且延伸以面向支撑绝缘层133的侧壁。
因此，公共源极线CSL的第二部分P2可以沿着第三方向D3延伸，使得在第三方向D3上第二部分P2可以长于第一部分P1。
包括绝缘材料的保护层121和侧壁绝缘层151可以布置在每个第一部分P1与源极层101之间。侧壁绝缘层151可以沿着支撑绝缘层133的侧壁和底表面延伸。
如图2A和图2C中所示的公共源极线CSL的第一部分P1可以被布置在第一狭缝SI1中并且可以低于沟道层CH和栅极层叠结构GST1和GST2。如图2B和图2C中所示的公共源极线CSL的第二部分P2可以被布置在第二狭缝SI2中，并且具有高于或等于沟道层CH和栅极层叠结构GST1和GST2的顶表面的顶表面。图11B等示出了具有高于沟道层CH和栅极层叠结构GST1和GST2的顶表面的顶表面的第二部分P2。
形成第一狭缝SI1的处理可以与形成第二狭缝SI2的处理不同。保护层121可以保留在第一狭缝SI1中，并且可以不保留在第二狭缝SI2中。每个第一狭缝SI1在第二方向D2上的宽度可以与每个第二狭缝SI2在第二方向D2上的宽度不同。公共源极线CSL可以具有面向沟道层CH或栅极层叠结构GST1和GST2的侧壁。
图3是例示根据本发明的实施方式的公共源线的示图。
参照图3，公共源极线CSL可以具有包括在第一方向D1上彼此间隔开的第一凹部CA1的上表面和包括在第一方向D1上彼此间隔开的第二凹部CA2的底表面。第二凹部CA2可以与第一凹部CA1交叠。
每个第一凹部CA1可以被填充有如图2C所示的侧壁绝缘层151和支撑绝缘层133。每个第二凹部CA2可以被填充有如图2C所示的保护层121和侧壁绝缘层151。
另外，根据实施方式，第二方向D2上的公共源极线CSL可以具有凹陷和突起的凹凸不平的侧壁。公共源极线CSL的侧壁的凹陷和突起可以在第一方向D1上彼此交替。第一凹部CA1可以被形成在公共源极线CSL的上表面上，并且第二凹部CA2可以被形成在公共源极线CSL的底表面上。因此，凹陷和突起可以被形成在公共源极线CSL的侧壁、上表面和底表面上。
图4至图11C是例示根据本发明的实施方式的半导体装置的制造方法的示图。
图4至图5C是例示形成第一狭缝的处理的平面图和截面图。更具体地，图4是平面图，图5A是沿着图4中的线“A-A’”截取的截面图，图5B是沿着图4中的线“B-B’”截取的截面图，以及图5C是沿着图4中的线“C-C’”截取的截面图。
参照图4至图5C，可以按照可以通过层叠结构STA形成第一狭缝SI1的方式来形成层叠结构STA。如图5A至图5C所示，第一材料层103和第二材料层105可以交替层叠在源极层101上方以形成层叠结构STA。
第一材料层103和第二材料层105可以包括彼此不同的材料。第一材料层103可以包括用于层间绝缘层的绝缘材料。第二材料层105可以包括具有不同于第一材料层103的蚀刻速率的牺牲材料。例如，第一材料层103可以包括氧化硅层，第二材料层105可以包括氮化物层。更具体地，第二材料层105可以包括氮化硅层。
随后，可以通过蚀刻第一材料层103和第二材料层105来形成单元柱CP，使得单元柱CP可以穿过第一材料层103和第二材料层105。形成单元柱CP的处理可以包括蚀刻第一材料层103和第二材料层105以形成沟道孔，在每个沟道孔的表面上形成多层存储层ML，去除形成在每个沟道孔的底部上的多层存储层ML，使得多层存储层ML可以保留在每个沟道孔的侧壁上，以及在多层存储层ML上形成沟道层CH。
形成沟道孔的处理可以包括通过利用光刻处理而在层叠结构STA上方形成掩膜图案(未例示)，通过将掩膜图案用作蚀刻屏障而对第一材料层103和第二材料层105进行蚀刻，以及去除掩膜图案。
可以通过在每个沟道孔的侧壁上依次层叠第一阻挡绝缘层、数据存储层和隧道绝缘层来形成多层存储层ML。沟道层CH可以围绕芯绝缘层CO、形成芯绝缘层CO和沟道层CH的处理可以包括在每个沟道孔中的多层存储层ML上形成第一半导体层，填充通过第一半导体层与芯绝缘层CO开口的每个沟道孔的中心区域，部分地蚀刻芯绝缘层CO的上部，以及填充芯绝缘层CO与第二半导体层一起蚀刻的区域。第二半导体层可以接触第一半导体层并且包括具有比第一半导体层高的浓度的杂质。第一半导体层可以掺杂杂质或可以不掺杂杂质。第一半导体层和第二半导体层可以形成沟道层CH并且包括硅层。
随后，可以蚀刻单元柱CP穿过的第一材料层103和第二材料层105，以形成穿过第一材料层103和第二材料层105的第一狭缝SI1。第一狭缝SI1可以延伸到源极层101中。为了执行用于形成第一狭缝SI1的蚀刻处理，可以通过光刻处理而在层叠结构STA的顶表面上形成用作蚀刻屏障的掩膜图案(未例示)。然后，可以在形成第一狭缝SI1之后去除掩膜图案。
参照图4，第一狭缝SI1可以在第一方向D1和第二方向D2上彼此间隔开。在第一方向D1上成行布置的第一狭缝SI1可以被布置在相邻的单元柱列之间。第一狭缝SI1可以在第二方向D2上彼此相邻，并且多个单元柱列被置于其间。第一狭缝SI1可以在第二方向D2上按照锯齿形图案来布置。每个第一狭缝SI1可以按照沿着第一方向D1延伸的棒状来形成。
图6A至图6C是例示形成第三材料层的处理的横截面图。
参照图6A至图6C，可以在穿过层叠结构STA的第一狭缝SI1的表面上方形成保护层121。保护层121可以延伸至堆叠结构STA的上表面以覆盖单元柱CP。
保护层121可以包括具有不同于将在后续处理中形成的第三材料层125的蚀刻速率的材料。保护层121可以包括绝缘材料。例如，保护层121可以包括氧化物层。
随后，第三材料层125可以被形成在保护层121上。第三材料层125可以完全填充第一狭缝SI1。第三材料层125也可以延伸以覆盖层叠结构STA的上表面。第三材料层125可以包括具有不同于第一材料层103的蚀刻速率的材料。第三材料层125可以包括氮化物，或者可以包括与第二材料层105相同的材料。更具体地，第三材料层125可以包括氮化硅层。
图7A至图7C是例示第三材料层蚀刻处理和第四材料层形成处理的截面图。
参照图7A至图7C，可以蚀刻第三材料层125的一部分以在每个第一狭缝SI1的上部开口。可以控制蚀刻处理，使得可以保留第三材料层125并填充每个第一狭缝SI1的下部。当蚀刻第三材料层125时，覆盖层叠结构STA的上表面的保护层121可以被蚀刻预定厚度。当蚀刻第三材料层125时，保护层121可以保护第二材料层105，以不暴露第二材料层105。
随后，可以用支撑绝缘层133来填充去除第三材料层125的区域。支撑绝缘层133可以被形成为完全填充每个第一狭缝SI1的上部。支撑绝缘层133可以包括第四材料层。第四材料层可以延伸以覆盖层叠结构STA的上表面。第四材料层可以包括具有不同于第二材料层105和第三材料层125的蚀刻速率的材料。例如，第四材料层可以包括氧化物层。
通过执行上述处理，层叠结构STA可以被填充每个第一狭缝SI1的第三材料层125和第四材料层(即，支撑绝缘层133)支撑。
图8至图9C是例示形成第二狭缝的处理的平面图和截面图。更具体地，图8是平面图，图9A是沿着图8中的线“A-A’”截取的截面图，图9B是沿着图8中的线“B-B’”截取的截面图，以及图9C是沿着图8中的线“C-C’”截取的截面图。
参照图8至图9C，第二狭缝SI2可以在第一方向D1上穿过相邻的第一狭缝SI1之间的第一材料层103和第二材料层105。第二狭缝SI2可以联接至第一狭缝SI1。第二狭缝SI2可以沿着D1方向延伸以与第一狭缝SI1部分交叠。第二材料层105和第三材料层125可以通过每个第二狭缝SI2的侧壁而暴露出来。
当形成第二狭缝SI2时，可以去除与第二狭缝SI2交叠的保护层121、第三材料层125和第四材料层133的一些部分。形成第二狭缝SI2的处理可以包括通过光刻处理在层叠结构STA上形成掩膜图案(未例示)，通过将掩膜图案用作蚀刻屏障来蚀刻层叠结构STA，以及去除掩膜图案。
第一材料层103和第二材料层105可以通过第二狭缝SI2分离成多个子层叠结构STA1至STA4。
图10A至图10C是例示形成第一开口和第二开口的处理的截面图。
参照图10A至图10C，当第一材料层103被第四材料层(即，支撑绝缘层133)支撑时，可以通过第二狭缝SI2来去除第二材料层(图9A和图9B中的105)和第三材料层(图9A和图9C中的125)。因此，可以在去除第二材料层的区域中形成第一开口OP1，可以在去除第三材料层的第一狭缝SI1中形成第二开口OP2。
第一开口OP1可以被形成在第一材料层103之间，并且第二开口OP2可以被形成在支撑绝缘层133下方。由于第二材料层和第三材料层具有相同的材料，可以简化用于去除第二材料层和第三材料层的蚀刻处理。
当形成第一开口OP1和第二开口OP2时，可以不去除并保留第一材料层103、保护层121和具有不同于第二材料层和第三材料层的蚀刻速率的第四材料层(即，支撑绝缘层133)。
剩余的支撑绝缘层133可以支撑第一材料层103的一些上层。因此，即使当由于大量的第一材料层103和沿着第三方向D3形成的第一开口OP1而导致子层叠结构(图8中的STA1至STA4)的纵横比增大时，子层叠结构可以被支撑绝缘层133支撑。因此，支撑绝缘层133可以防止子层叠结构弯曲。
保护层121可以在形成第三材料层和第四材料层之前形成，并且可以保留在去除第三材料层之后。保护层121可以支撑第一材料层103，使得可以维持第一材料层103之间的第一开口OP1的形状。因此，当形成第一开口OP1时，保护层121可以防止第一材料层103弯曲。
图11A至图11C是例示导电图案形成处理和公共源极线形成处理的截面图。
参照图11A至图11C，可以在参照图10A和图10B所述的每个第一开口OP1中形成导电图案GP1至GPn。为了形成导电图案GP1至GPn，当第一材料层103被第四材料层(即，支撑绝缘层133)支撑时，每个第一开口OP1可以通过第二狭缝SI2来填充栅极导电材料。
尽管图11A至图11C中未示出，但在形成导电图案GP1至GPn之前，还可以在如图10A和10B中所示的第一开口OP1、第二开口OP2、第二狭缝SI2和支撑绝缘层133的表面上方形成第二阻挡绝缘层。导电图案GP1至GPn可以被形成在第一开口OP1的第二阻挡绝缘层上。
导电图案GP1至GPn可以包括多晶硅、金属和金属硅化物层中的至少一个。当导电图案GP1至GPn包括金属时，可以使用诸如钨的低电阻金属。当导电图案GP1至GPn包括金属时，可以在形成导电图案GP1至GPn之前在如图10A和10B中所示的第一开口OP1的表面上方形成阻挡金属层(未例示)。
形成导电图案GP1至GPn的处理可以包括去除形成在第一狭缝SI1和第二狭缝SI2中的栅极导电材料。
在形成导电图案GP1至GPn之后，可以在第二开口OP2的表面和第二狭缝SI2的表面上形成侧壁绝缘层151。侧壁绝缘层151可以沿着支撑绝缘层133的上表面延伸。
在形成侧壁绝缘层151之后，可以部分去除侧壁绝缘层151以对第二狭缝SI2的底表面进行开口，使得可以暴露源极层101。
随后，可以形成公共源极线CSL以完全填充第二开口OP2和第二狭缝SI2。公共源极线CSL可以包括导电材料并且接触布置在第二狭缝SI2的底表面下方的源极层101。
图11A和图11B中所示的第一材料层103可以与参照图2A和2B所述的层间绝缘层ILD对应。
在图4至图11B中，形成在源极层101上的层叠结构STA的第二材料层105可以包括牺牲绝缘材料。然而，本发明不限于此。
图12A至图13B是例示根据本发明的实施方式的制造半导体装置的方法的截面图。图12A至图13B例示了形成在源极层上的层叠结构的第二材料层包括栅极导电材料。
图12A和图12B是例示分离栅极层叠结构的处理的截面图。图12A是沿着图1中的线“A-A’”截取的截面图。图12B是沿着图1中的线“B-B’”截取的截面图。由于沿着图1中的线“C-C’”截取的截面图与图9中的截面图相同，所以省略该截面图。
参照图12A和图12B，第一材料层103和包括栅极导电材料的第二材料层可以交替层叠以形成层叠结构STA。层叠结构STA可以被形成在源极层101上。源极层101和第一材料层103可以包括与参照图5A至图5C所述的材料相同的材料。
随后，单元柱CP可以通过层叠结构STA来形成，并且接触层叠结构STA下方的源极层101。单元柱CP可以通过参照图5A至图5C所述的处理来形成。每个单元柱CP均可以包括参照图5A至图5C所述的多层存储层ML、沟道层CH和芯绝缘层CO。
随后，可以利用参照图5A至图5C所述的处理形成第一狭缝SI1。第一狭缝SI1的平面布置可以与参照图4所述的平面布置相同。
随后，可以利用参照图6A至图6C所述的处理形成保护层121和第三材料层125。第一材料层103和包括栅极导电材料的第二材料层可以具有与第三材料层125不同的蚀刻速率。因此，可以省略形成保护层121的处理。随后，通过利用参照图7A至图7C所述的处理，当第三材料层125保留在第一狭缝SI1的下部中时，第一狭缝SI1的上部可以填充有第四材料层。第四材料层可以是支撑绝缘层133。
随后，可以利用参照图8至图9C所述的处理来形成第二狭缝SI2。第二狭缝SI2的平面布置与参照图8描述的平面布置相同。
层叠结构STA可以通过联接第一狭缝SI1和第二狭缝SI2而被分成多个栅极层叠结构GST1和GST2。栅极层叠结构GST1和GST2中的每一个的第一材料层103可以与参照图2A和图2B所述的层间绝缘层ILD对应，并且第二材料层可以与导电图案GP1至GPn对应。
栅极层叠结构GST1和GST2可以被填充每个第一狭缝SI1的下部的第三材料层125和填充每个第一狭缝SI1的上部的支撑绝缘层133支撑。因此，即使当栅极层叠结构GST1和GST2的纵横比增大时，也可以通过第三材料层125和支撑绝缘层133来确保栅极层叠结构GST1和GST2的结构稳定性。
图13A和图13B是例示去除第三材料层125的处理的截面图。图13A是沿着图1中的线“A-A’”截取的截面图。图13B是沿着图1中的线“B-B’”截取的截面图。由于沿着图1中的线“C-C’”截取的截面图与图10C中的截面图相同，所以省略该截面图。
参照图13A和图13B，在第一材料层103和第二材料层(即，导电图案GP1至GPn)被第四材料层(即，支撑绝缘层133)支撑的同时，可以通过第二狭缝SI2去除第三材料层(图12A中的125)。因此，可以在通过其去除第三材料层的第一狭缝SI1中形成开口OP。开口OP可以与参照图10A至图10C所述的第二开口OP2对应。即使当形成开口OP时，也可以由支撑绝缘层133支撑栅极层叠结构GST1和GST2的上部。因此，可以防止栅极层叠结构GST1和GST2弯曲。
随后，可以利用与参照图11A至图11C所述的处理相同的处理形成侧壁绝缘层和公共源极线。可以按照与参照图11A至图11C所述的方式基本相同的方式来形成侧壁绝缘层和公共源极线的结构。
图14是例示根据本发明的另一实施方式的半导体装置的栅极层叠结构和分离栅层叠结构的结构的平面图。图14是沿着栅极层叠结构的顶表面上的沿着第一方向D1和第二方向D2延伸的平面截取的平面图。
参照图14，半导体装置可以包括由分离区域SA分离的栅极层叠结构GST1至GST4。每个分离区域SA可以包括具有与参照图1所述的结构相同的结构的第一狭缝SI1和第二狭缝SI2。
公共源极线CSL可以填充每个分离区域SA。公共源极线CSL可以具有与参照图1所述的结构相同的结构。
公共源极线CSL可以通过保护层221或侧壁绝缘层251而与栅极层叠结构GST1至GST4分离。保护层221和侧壁绝缘层251可以具有与参照图1所述的结构相同的结构。
公共源极线CSL可以包括填充有支撑绝缘层233的第一凹部。
穿过每个栅极层叠结构GST1至GST4的单元柱CP可以在第一方向D1和第二方向D2上按照矩阵形式来布置。单元柱CP可以被划分为穿过栅极层叠结构GST1至GST4的第一组CP_A和第二组CP_B。第一组CP_A的单元柱CP可以包括多个列A1至A4。第二组CP_B的单元柱CP可以包括与第一组CP_A的单元格柱CP对称的多个列B1至B4。例如，如图14所示，第一组CP_A的单元柱CP可以包括第一列A1至第四列A4，第二组CP_B的单元柱CP可以包括第一列B1至第四列B4。然而，本发明不限于此。例如，第一组CP_A的单元柱CP可以包括四列或更多列单元柱，第二组CP_B的单元柱CP可以包括四列或更多列单元柱。
漏极分离狭缝DSI可以穿过栅极层叠结构GST1至GST4的上部层叠结构。漏极分离狭缝DSI可以沿着第一方向D1延伸。漏极分离狭缝DSI可以被布置在第一组CP_A的单元柱CP与第二组CP_B的单元柱CP之间。
根据实施方式，半导体装置还可以包括穿过栅极层叠结构GST1至GST4的虚拟柱DP。虚拟柱DP可以沿着第一方向D1成行布置在第一组CP_A的单元柱CP与第二组CP_B的单元柱CP之间。换句话说，虚拟柱DP可以沿着漏极分离狭缝DSI布置，并且可以与漏极分离狭缝DSI交叠。
如图14中所示的沿着第二方向D2截取的单元柱CP和分离区域SA的截面图与图2A和图2B中所例示的截面图相同。沿着第一方向D1截取的分离区域SA的截面图与图2C中所例示的截面图相同。
图15A和图15B分别是沿着图14中的线“D-D’”和线“E-E’”截取的截面图。
参照图15A和图15B，栅极层叠结构GST2可以包括在第三方向D3上交替层叠的导电图案GP1至GPn和层间绝缘层ILD。第三方向D3可以与第一方向D1和第二方向D2垂直相交。栅极层叠结构GST2可以围绕第一CP_A和第二组CP_B的单元柱CP和虚拟柱DP。在第三方向D3上，漏极分离狭缝DSI中与虚拟柱DP交叠的第一部分的深度可以不同于漏极分离狭缝DSI中与虚拟柱DP不交叠的第二部分的深度。
第一组CP_A和第二组CP_B中的每个单元柱CP可以均包括沟道层CH。第一组CP_A和第二组CP_B中的每个单元柱CP还可以包括围绕沟道层CH的多层存储层ML。第一组CP_A和第二组CP_B中的每个单元柱CP还可以包括被沟道层CH包围的芯绝缘层CO。
沟道层CH可以接触布置在栅极层叠结构GST2下方的源极层201。源极层201可以是半导体基板。源极层201可以与参照图2A和图2B所述的源极层101基本相同。
多层存储层ML和芯绝缘层CO可以与参照图2A和图2B所述的的多层存储层ML和芯绝缘层CO相同。
虚拟柱DP可以具有与第一组CP_A和第二组CP_B的单元柱CP基本相同的结构。虚拟柱DP可以穿过第一组CP_A的单元柱CP与第二组CP_B的单元柱CP之间的栅极层叠结构GST2。
如参照图2A和图2B所述，导电图案GP1至GPn可以被配置为源极选择线SSL、字线WL和漏极选择线DSL1和DSL2。
漏极分离狭缝DSI可以被布置在第一组CP_A的单元柱CP与第二组CP_B的单元柱CP之间，并且与虚拟柱DP交叠。漏极分离狭缝DSI可以将栅极层叠结构GST2的上部层叠结构分成第一选择层叠结构UST1和第二选择层叠结构UST2。漏极选择线DSL1和DSL2可以被分成包括在第一选择层叠结构UST1中的第一组CP_A的漏极选择线DSL1和包括在第二选择层叠结构UST2中的第二组CP_B的漏极选择线DSL2。漏极分离狭缝DSI可以填充有绝缘层271。
图16是例示根据本发明的实施方式的半导体装置的栅极层叠结构和分离栅极层叠结构的结构的平面图。图16是沿着栅极层叠结构的最上面表面上的彼此相交的在第一和第二方向D1和D2延伸的平面截取的平面图。
参照图16，半导体装置可以包括由分离区域SA分离的栅极层叠结构GST1至GST4。每个分离区域SA可以具有与图1中所述的结构基本相同的结构。单元柱CP可以穿过栅极层叠结构GST1至GST4。每个分离区域SA可以包括沿第一方向D1交替布置的第一狭缝SI1和第二狭缝SI2。
第一狭缝SI1和第二狭缝SI2可以具有与参照图1所述的结构基本相同的结构。
公共源极线CSL可以填充分离区域SA。公共源极线CSL可以沿第一方向D1延伸。公共源极线CSL可以被分成布置在第一狭缝SI1中的第一部分(图17A和17C中的P1，未例示)和布置在第二狭缝SI2中的第二部分P2。将参照17A至图17C更详细地描述公共源极线CSL的结构。将参照图3所示的公共源极线CSL的三维结构。
公共源极线CSL可以通过保护层321或侧壁绝缘层351而与栅极层叠结构GST1至GST4间隔开。保护层321可以被形成在每个第一狭缝SI1的侧壁上。侧壁绝缘层351可以被形成在每个第二狭缝SI2的侧壁上。侧壁绝缘层351可以被布置成与第二阻挡绝缘层343相邻。
公共源极线CSL可以包括填充有支撑绝缘层333的第一凹部。第一凹部可以填充第一狭缝SI1并且在第一方向D1上彼此间隔开。第一凹部的布置可以与参照图3所述的布置相同。
侧壁绝缘层351可以沿着公共源极线CSL和支撑绝缘层333之间的边界延伸。通过栅极层叠结构GST1至GST4的单元柱CP的布置可以与参照图1所述的布置基本相同。
绝缘插塞LP可以沿着分离区域SA延伸的方向布置。绝缘插塞LP可以被布置成以便不抑制共源极线CSL的第二部分P2与布置在其下方的源极层(图17A至图17C中的301和341，未示出)之间的接触。更具体地，绝缘插塞LP可以与第一狭缝SI1交叠。将参照图17A至图17C更详细地描述绝缘插塞LP和源极层301和341的结构。
图17A至图17C分别是沿着图16中的线“F-F’”、线“G-G’”和线“H-H’”截取的截面图。更具体地，图17A是沿图16中的线“F-F’”截取的截面图，图17B是沿图16中的线“G-G’”截取的截面图，以及图17C是沿图16中的线“H-H’”截取的截面图。
参照图17A和图17B，栅极层叠结构GST1和GST2中的每一个均可以包括在第三方向D3上交替层叠的导电图案GP1至GPn和层间绝缘层ILD。第三方向D3可以与第一方向D1和第二方向D2垂直相交。栅极层叠结构GST1和GST2中的每一个可围绕单元柱CP。
每个单元柱CP均可以包括沟道层CH。每个单元柱CP还可以包括围绕沟道层CH的第一多层存储层ML1和第二多层存储层ML2。每个单元柱CP还可以包括被沟道层CH围绕的芯绝缘层CO。
被栅极层叠结构GST1和GST2围绕的每个沟道层CH可以与布置在栅极层叠结构GST1和GST2下方的源极层301和341接触。每个沟道层CH可以延伸到源极层301和341中。
源极层301和341可以包括接触沟道层CH的侧壁的接触源极层341和布置在接触源极层341下方的基部源极层301。接触源极层341和基部源极层301可以包括金属层和掺杂硅层中的至少一个。例如，接触源极层341和基部源极层301中的每一个均可以包括掺杂硅层。在实施方式中，基部源极层301可以具有包括金属层和掺杂硅层的层叠结构，并且接触源极层341可以包括掺杂硅层。接触源极层341可以被形成为完全掩埋基部源极层301与栅极层叠结构GST1和GST2中的每一个之间的源极区域。此外，如图17A至图17C所示，接触源极层341可以从沟道层CH和基部源极层301的侧壁生长。接触源极层341可以包括凹槽CA3，该凹槽CA3包括至少一种绝缘材料。例如，接触源极层341的凹槽CA3可以填充有被第二阻挡绝缘层343围绕的侧壁绝缘层351。然而，在另一实施方式中，气隙可以被限定在接触源极层341的凹槽CA3中。
第一多层存储层ML1可以沿着每个单元柱CP的除了进入到接触源极层341和基部源极层301的单元柱CP的长度之外的整个长度形成在每个沟道层CH与栅极层叠结构GST1和GST2中的每一个之间。沟道层CH沿着每个单元柱CP的包括进入到接触源极层341和基部源极层301的单元柱CP的长度的整个长度延伸，并围绕芯绝缘层CO。第二多层存储层ML2可以被形成在围绕部分进入到基部源极层301的芯绝缘层CO的底部的每个沟道层CH的一部分与基部源极层301之间。因此，接触源极层341可以被布置在第一多层存储层ML1与第二多层存储层ML2之间，以将第一多层存储层ML1和第二多层存储层ML2分离。
第一多层存储层ML1和第二多层存储层ML2中的每一个均可以包括隧道绝缘层、数据存储层和第一阻挡绝缘层。隧道绝缘层可以包括能够隧穿电荷的氧化硅层。数据存储层可以包括能够俘获电荷的氮化硅层。第一阻挡绝缘层可以包括能够阻挡电荷的氧化硅层。芯绝缘层CO可以被形成为填充由每个单元柱CP内部的沟道层CH限定的中心区域，中心区域从与可以用作漏极选择线DSL的最上面的导电层GPn的顶表面基本上位于同一高度的顶表面延伸至基部源极层301内部的底表面。更具体地，如图17A所示，在实施方式中，芯绝缘层CO的底表面可以至少稍微低于基部源极层301的顶表面，并且可以不穿透基部源极层301。
导电图案GP1至GPn可以被配置为如参照图1所述的源极选择线SSL、字线WL和漏极选择线DSL。导电图案GP1至GPn中的每一个均可以被第二阻挡绝缘层343围绕。
如图17B更好地所示，第二阻挡绝缘层343也可以沿着面向公共源极线CSL的第二部分P2的每个层间绝缘层ILD的侧壁延伸。侧壁绝缘层351被设置在公共源极线CSL的第二部分P2与每个层间绝缘层ILD的侧壁和面向公共源极线CSL的第二部分P2的导电图案GP1至GPn中的每一个的侧壁之间。
当接触源极层341具有凹槽CA3时，第二阻挡绝缘层343可以沿着接触源极层341的凹槽CA3的表面延伸。第二阻挡绝缘层343可以包括具有比第一多层存储层ML1和第二多层存储层ML2的第一阻挡绝缘层高的介电常数的材料。例如，第二阻挡绝缘层343可以包括金属氧化物层，并且更具体地，可以包括氧化铝层。
栅极层叠结构GST1和GST2中的每一个可以具有限定在第一高度1H’与第二高度2H’之间的高度。分离区域SA可以被布置在相邻的栅极层叠结构GST1与GST2之间。
如图17A所示，分离区域SA的第一狭缝SI1可以填充有公共源极线CSL的第一部分P1和支撑绝缘层333。更具体地，公共源极线CSL的第一部分P1可以填充第一狭缝SI1的下部。支撑绝缘层333可以填充被限定为公共源极线CSL的第一凹部CA1的第一狭缝SI1的上部。支撑绝缘层333可以在制造半导体装置期间用作支撑体。为了稳定地支撑栅极层叠结构GST1和GST2，支撑绝缘层333可以延伸至第一高度1H’与第二高度2H’之间的位置，例如，从第二高度2H’到一个导电图案GPn-1的高度。因此，支撑绝缘层333可以具有面向沟道层CH的部分的侧壁。
公共源极线CSL的第一部分P1和支撑绝缘层333可以被形成在保护层321上。保护层321可以沿着第一狭缝SI1的侧壁和底表面延伸。公共源极线CSL的第一部分P1可以被侧壁绝缘层351围绕。侧壁绝缘层351可以在公共源极线CSL的第一部分P1与支撑绝缘层333之间以及公共源极线CSL的第一部分P1与保护层321之间延伸。第二阻挡绝缘层343可以围绕公共源极线CSL的第一部分P1。特别地，第二阻挡绝缘层343可以围绕侧壁绝缘层351的外壁。
保护层321可以延伸以穿过公共源极线CSL的第一部分P1下方的接触源极层341。下面要描述的第二源极孔307B可以通过接触源极层341来形成，并且延伸到基部源极层301中。每个第二源极孔307B均可以填充有保护层321。以下，填充每个第二源极孔307B的保护层321的一部分被称为绝缘插塞LP。绝缘插塞LP可以与公共源极线CSL的第一凹部CA1和第一部分P1交叠。绝缘插塞LP可以穿过接触源极层341。绝缘插塞LP可以延伸到基部源极层301中。
如图17B所示，分离区域SA的第二狭缝SI2可以填充有公共源极线CSL的第二部分P2。公共源极线CSL的第二部分P2可以沿着第三方向D3延伸以填充第二狭缝SI2，使得在第三方向D3上第二部分P2可以长于第一部分P1。更具体地，公共源极线CSL的第二部分P2可以从第二狭缝SI2的底表面延伸至第二高度2H’。尽管图17B中未示出，但公共源极线CSL可以延伸至高于第二高度2H’。
侧壁绝缘层351可以沿着第二狭缝SI2的侧壁延伸。公共源极线CSL的第二部分P2可以通过侧壁绝缘层351而与栅极层叠结构GST1和GST2绝缘。公共源极线CSL的第二部分P2的底表面可以与接触源极层341接触。
参照图17C，分离区域SA可以填充有包括在第一方向D1上交替布置的第一部分P1和第二部分P2的公共源极线CSL。公共源极线CSL的每个第一部分P1可以被布置在源极层301和341与支撑绝缘层333之间，并且通过第二阻挡绝缘层343、保护层321和侧壁绝缘层351而与源极层301和341间隔开。公共源极线CSL的每个第二部分P2可以延伸以与源极层301和341当中的接触源极层341接触，并且延伸以面向支撑绝缘层333的侧壁。
支撑绝缘层333可以填充第一凹部CA1并被第二阻挡绝缘层343和侧壁绝缘层351围绕。
绝缘插塞LP可以与第一凹部CA1和第一部分P1交叠，以便不抑制第二部分P2与接触源极层341之间的接触。绝缘插塞LP可以穿过接触源极层341。如参照图17A所述，绝缘插塞LP可以是保护层321的一部分。分离区域SA中的保护层321可以被第二阻挡绝缘层343和侧壁绝缘层351围绕。
如上所述，在第三方向D3上公共源极线CSL的第一部分P1可以短于第二部分P2。
包括绝缘材料的第二阻挡绝缘层343、保护层321和侧壁绝缘层351可以被布置在每个第一部分P1与源极层301和341之间。
图18A至图25C是例示根据本发明的实施方式的半导体装置的制造方法的截面图。更具体地，图18A至25A是沿图16中的线“F-F’”截取的截面图。图18B至图25B是沿图16中的线“G-G’”截取的截面图。图18C至图25C是沿图16中的线“H-H’”截取的截面图。
图18A至18C是例示形成源极层叠结构、形成牺牲柱、形成层叠结构以及形成通孔的处理的截面图。
参照图18A至图18C，形成源极层叠结构SRT的处理可以包括形成基部源极层301以及在基部源极层301上形成牺牲源极层305。可以在形成牺牲源极层305之前形成源极保护层303。基部源极层301可以包括导电层。牺牲源极层305可以包括具有不同于形成层叠结构STA的第一材料层313和第二材料层315的蚀刻速率的材料。例如，牺牲源极层305可以包括硅层。源极保护层303可以包括具有不同于牺牲源极层305的蚀刻速率的材料。例如，源极保护层303可以包括氧化物层。
在形成源极层叠结构SRT之后，可以蚀刻源极层叠结构SRT以形成第一源极孔307A和第二源极孔307B。第一源极孔307A和第二源极孔307B可以穿过牺牲源极层305并且延伸到基部源极层301中。用于形成第一源极孔307A和第二源极孔307B的蚀刻处理可以包括通过光刻处理而在源极层叠结构SRT的上部上形成掩膜图案(未例示)，通过将掩膜图案用作蚀刻屏障的蚀刻处理蚀刻源极层叠结构SRT，以及去除掩膜图案。可以鉴于要在后续处理期间形成的通孔H的位置来设计形成第一源极孔307A的位置。更具体地，第一源极孔307A可以被形成在第一源极孔307A可以与通孔H交叠的位置处。可以鉴于要在后续处理期间形成的第一狭缝的位置来设计第二源极孔307B的位置。更具体地，第二源极孔307B可以被形成在第二源极孔307B与第一狭缝交叠的位置处。
随后，可以形成填充第一源极孔307A的第一牺牲柱309A和填充第二源极孔307B的第二牺牲柱309B。形成第一牺牲柱309A和第二牺牲柱309B的处理可以包括在源极层叠结构SRT上形成牺牲层以完全填充第一源极孔307A和第二源极孔307B，并对牺牲层进行平整以暴露源极层叠结构SRT的上表面。牺牲层可以包括具有不同于基部源极层301、源极保护层303和牺牲源极层305的蚀刻速率的材料。例如，牺牲层可以包括氮化钛层。
随后，层叠结构STA可以包括彼此交替层叠的第一材料层313和第二材料层315。第一材料层313和第二材料层315可以包括与参照图5A至图5C所述的第一材料层和第二材料层或参照图12A和图12B所述的第一材料层和第二材料层相同的材料。以下，为了便于说明，例示了如图5A至图5C所述的包括层间绝缘层和牺牲材料层第一材料313层和第二材料层315。
随后，可以蚀刻第一材料层313和第二材料层315以形成通孔H。通孔H可以穿过层叠结构STA以暴露第一牺牲柱309A。形成通孔H的处理可以包括通过光刻处理而在层叠结构STA的上部上形成掩膜图案(未例示)，通过利用将掩膜图案用作蚀刻屏障的蚀刻处理来蚀刻层叠结构STA，以及去除掩膜图案。
图19A至图19C是例示形成初级单元柱的处理和形成第一狭缝的处理的的截面图。
参照图19A至图19C，可以去除通过通孔(图18A和图18B中的H)而暴露的第一牺牲柱(图18A和图18B中的309A)，以对通过通孔与第一源极孔(图18A和图18B中的307A)之间的连接而限定的沟道孔进行开口。随后，可以在沟道孔中形成初级单元柱PCP。
形成初级单元柱PCP的处理可以包括在每个沟道孔的表面上方形成多层存储层ML，并在多层存储层ML上形成沟道层CH。多层存储层ML和沟道层CH可以沿着每个沟道孔的侧壁和底表面延伸。多层存储层ML可以通过依次层叠第一阻挡绝缘层、数据存储层和隧道绝缘层来形成。沟道层CH可以围绕芯绝缘层CO。为了形成围绕芯绝缘层CO的沟道层CH，可以在每个沟道孔中的多层存储层ML上形成第一半导体层，通过第一半导体层开口的每个沟道孔的中心区域可以填充有芯绝缘层CO，可以部分地蚀刻芯绝缘层CO的上部，并且蚀刻芯绝缘层CO的部分可以填充有第二半导体层。第二半导体层可以接触第一半导体层并且包括具有比第一半导体层高的浓度的杂质。第一半导体层可以掺杂杂质或可以不掺杂杂质。第一半导体层和第二半导体层中的每一个可以形成沟道层CH并且包括硅层。
随后，可以形成穿过第一材料层313和第二材料层315的第一狭缝SI1。第一狭缝SI1可以与第二牺牲柱309B交叠。第二牺牲柱309B可以被第一狭缝SI1暴露。形成第一狭缝SI1的处理可以包括通过光刻处理而在层叠结构STA的上部形成掩膜图案(未例示)，通过将掩膜图案用作蚀刻屏障的蚀刻处理来蚀刻层叠结构STA，并去除掩膜图案。第一狭缝SI1可以在参照图16所述的第一方向D1和第二方向D2上彼此间隔开。
图20A至图20C是例示形成填充第一狭缝和第二源极孔的材料层的处理的截面图。
参照图20A至图20C，可以在第一狭缝SI1的表面上形成保护层321。保护层321可以延伸至层叠结构STA的上表面以覆盖初级单元柱PCP。保护层321可以延伸以填充第二源极孔307B。
形成保护层321的处理可以包括通过第一狭缝SI1去除第二源极孔307B中的第二牺牲柱309B以暴露第二源极孔307B，并且沉积保护层321以填充第二源极孔307B。第二源极孔307B中的保护层321可以被定义为绝缘插塞LP。
保护层321可以包括具有不同于要在后续处理期间形成的第三材料层325的蚀刻速率的材料。保护层321可以包括绝缘材料。例如，保护层321可以包括氧化物层。
随后，第三材料层325可以被形成在保护层321上。第三材料层325可以填充第一狭缝SI1的下部。填充第一狭缝SI1的下部的第三材料层325可以通过参照图6A至图6C所述的处理和参照图7A至图7C所述的处理来形成。
随后，可以形成支撑绝缘层333以填充第一狭缝SI1的上部。形成支撑绝缘层333的处理可以与参照图7A至图7C所述的形成第四材料层的处理基本相同。
层叠结构STA可以被填充第一狭缝SI1的第三材料层325和第四材料层(即，支撑绝缘层333)支撑。
图21A至图21C是例示形成第二狭缝的处理的截面图。
参照图21A至图21C，可以形成穿过第一材料层313和第二材料层315的第二狭缝SI2。第二狭缝SI2可以如参照图16所述的沿着第一方向D1布置在相邻的第一狭缝SI1之间。第二狭缝SI2可以联接至第一狭缝SI1。第二材料层315和第三材料层325可以通过第二狭缝SI2的侧壁而暴露出来。
形成第二狭缝SI2的蚀刻处理可以与参照图9A至图9C所述的蚀刻处理相同。
图22A至图22C是例示对源极区域进行开口的处理的截面图。
参照图22A至图22C，当层叠结构STA由绝缘插塞LP支撑时，可以通过第二狭缝SI2去除牺牲源极层(图21A至图21C中的305)。因此，形成在沟道层CH的侧壁上的多层存储层(图21A和图21B中的ML)可以被部分地暴露，并且源极区域SR可以被部分地开口。可以通过第二狭缝SI2去除由于去除牺牲源极层而暴露的多层存储层的一部分。因此，沟道层CH的侧壁可能会被源极区域SR暴露。源极区域SR可以将多层存储层划分成第一多层存储层ML1和第二多层存储层ML2。因此，可以限定包括第一多层存储层ML1、第二多层存储层ML2、沟道层CH和芯绝缘层CO的单元柱CP。
虽然去除了牺牲源极层，但是源极保护层(图21A至图21C中的303)可以防止基部源极层301的损失。可以通过用于去除多层存储层的蚀刻处理来去除源极保护层。可以完全去除源极保护层以暴露基部源极层301。
源极区域SR可以被限定在层叠结构STA与基部源极层301之间，并且暴露沟道层CH的侧壁和基部源极层301的上表面。
图23A至图23C是例示形成接触源极层的处理的截面图。
参照图23A至图23C，可以通过第二狭缝SI2在层叠结构STA与基部源极层301之间开口的源极区域(图22A和图22B中的SR)中形成接触源极层341。接触源极层341可以接触基部源极层301和沟道层CH的侧壁。
接触源极层341可以通过将基部源极层301和沟道层CH用作种子(seed)的生长方法或通过用于涂覆配置为接触源极层341的导电层的涂覆方法来形成。
接触源极层341可以被形成为完全填充层叠结构STA与基部源极层301之间的源极区域。如图23A至图23C所示，接触源极层341可以具有距离基极源极层301的上表面和沟道层CH的侧壁的预定厚度，并且包括形成在其上的凹槽CA3。
如上所述，可以通过如图18A至图23C中所示的依次形成源极层叠结构SRT、形成第一源极孔307A和第二源极孔307B、形成第一牺牲柱309A和第二牺牲柱309B、对源极区域SR进行开口、以及形成接触源极层341来形成接触沟道层CH的源极层301和341。由于沟道层CH的侧壁在形成接触源极层341之前被源极区域暴露，所以接触源极层341可以接触通过源极区域而暴露的沟道层CH的侧壁。
图24A至图24C是例示形成第一开口和第二开口的处理的截面图。
参照图24A至图24C，当第一材料层313被第四材料层(即，支撑绝缘层333)支撑时，可以通过第二狭缝SI2去除第二材料层(图23A和图23B中的315)和第三材料层(图23A中的325)。因此，可以在去除第二材料层的区域中形成第一开口OP1，并且可以在去除第三材料层的第一狭缝SI1中形成第二开口OP2。形成第一开口OP1和第二开口OP2的处理可以与参照图10A至图10C所述的处理基本相同。
图25A至图25C是例示形成导电图案的处理和形成公共源极线的处理的截面图。
参照图25A至图25C，可以在如参照图24A和图24B所述的第一开口OP1中形成导电图案GP1至GPn。为了形成导电图案GP1至GPn，当第一材料层313被第四材料层(即，支撑绝缘层333)支撑时，第一开口OP1可以通过第二狭缝SI2而填充有栅极导电材料。
在形成导电图案GP1至GPn之前，还可以在如图24A和图24B所示的第一开口OP1的表面上形成第二阻挡绝缘层343。可以在第二阻挡绝缘层343上形成导电图案GP1至GPn。第二阻挡绝缘层343可以沿着第二狭缝SI2的表面、支撑绝缘层333的上表面、绝缘插塞LP的表面、接触源极层341的表面以及第二开口OP2的表面延伸。
可以利用参照图11A至图11C所述的处理形成导电图案GP1至GPn。
在形成导电图案GP1至GPn之后，可以在第二开口OP2的表面和第二狭缝SI2的表面上形成侧壁绝缘层351。侧壁绝缘层351可以沿着支撑绝缘层333的上表面延伸。侧壁绝缘层351可以被形成在第二阻挡绝缘层343上。如图24A和图24B所示，当凹槽CA3被限定在接触源极层341的表面上时，侧壁绝缘层351可以被形成为完全填充接触源极层341的凹槽CA3。在形成侧壁绝缘层351之后，可以部分地去除侧壁绝缘层351和第二阻挡绝缘层343以对第二狭缝SI2的底表面进行开口，使得可以暴露接触源极层341。
随后，可以形成公共源极线CSL以完全填充第二开口OP2和第二狭缝SI2。公共源极线CSL可以包括导电材料并且可以通过第二狭缝SI2的底表面接触布置在层叠结构下方的源极层(具体地，接触源极层341)。
如图25A和图25B所示的第一材料层313可以与图16中所示的层间绝缘层ILD对应。
图26和图27是例示本发明的各种修改示例的平面图。更具体地，图26和图27是沿着栅极层叠结构的顶表面上的在第一方向D1和第二方向D2上延伸的平面截取的平面图。
参照图26和图27，半导体装置可以包括通过分离区域SA而彼此间隔开的栅极层叠结构GST1至GST4。单元柱CP可以通过栅极层叠结构GST1至GST4中的每一个来形成。每个分离区域SA可以包括在第一方向D1上彼此交替布置的第一狭缝SI1和第二狭缝SI2。
第一狭缝SI1和第二狭缝SI2可以具有与参照图1所述的结构相同的结构。
公共源极线CSL可以具有与参照图16所述的结构基本相同的结构。
公共源极线CSL可以通过保护层321或侧壁绝缘层351而与栅极层叠结构GST1至GST4间隔开。保护层321可以被形成在第一狭缝SI1的侧壁上。侧壁绝缘层351可以被形成在每个第二狭缝SI2的侧壁上。侧壁绝缘层351可以被布置成与第二阻挡绝缘层343相邻。
公共源极线CSL可以包括填充有支撑绝缘层333的第一凹部。第一凹部可以被布置在第一狭缝SI1中，并且在第一方向D1上彼此间隔开。第一凹部的布置可以与参照图3所述的布置相同。
侧壁绝缘层351可以沿着公共源极线CSL与支撑绝缘层333之间的边界延伸。穿过栅极层叠结构GST1至GST4的单元柱CP可以具有与参照图1所述的布置相同的布置。
绝缘插塞LP可以沿着分离区域SA延伸的方向布置。绝缘插塞LP可以与参照图16所述的第一狭缝SI1交叠。
参照图26，绝缘插塞LP可以被形成为椭圆形。然而，绝缘插塞LP可以具有各种截面形状。
参照图27，单元柱CP可以被划分成穿过栅极层叠结构GST1至GST4的第一组CP_A和第二组CP_B。第一组CP_A的单元柱CP可以包括多个列A1至A4，并且第二组CP_B的单元柱CP可以包括与第一组CP_A的单元柱CP对称的多个列B1至B4。
漏极分离狭缝DSI可以穿过栅极层叠结构GST1至GST4中的每一个的上部层叠结构。漏极分离狭缝DSI可以沿着第一方向D1延伸。漏极分离狭缝DSI可以被布置在第一组CP_A的单元柱CP与第二组CP_B的单元柱CP之间。
根据实施方式，半导体装置还可以包括穿过栅极层叠结构GST1至GST4的虚拟柱DP。虚拟柱DP可以沿着第一方向D1成行布置在第一组CP_A的单元柱CP与第二组CP_B的单元柱CP之间。换句话说，虚拟柱DP在与漏极分离狭缝DSI交叠的同时可以沿着漏极分离狭缝DSI布置。
如图26和图27所示的单元柱CP和分离区域SA在第二方向D2上的截面可以与图17A和图17B所示的截面相同。分离区域SA在第一方向D1上的截面可以与图17C所示的截面相同。
图1至图27示出了与源极层接触的公共源极线被布置在第一狭缝和第二狭缝中的示例，并且单元柱包括直线型沟道层。然而，本发明不限于此。例如，本发明也可以应用于每个单元柱包括具有包含U或W形状的各种形状的沟道层的结构。第一狭缝和第二狭缝可以仅包括绝缘材料。
根据实施方式，可以在栅极层叠结构之间的分离区域中形成支撑绝缘层，从而可以减少诸如栅极层叠结构弯曲的结构变形。
图28是例示根据本发明的实施方式的存储系统1100的框图。
参照图28，存储系统1100可以包括控制器1110和存储装置1120。存储装置1120可以包括图1至图3所示的结构、图14所示的结构、图15A至图15B所示的结构、图16所示的结构、图17A至图17C所示的结构以及图26和图27所示的结构中的至少一种结构。
存储装置1120可以是包括多个闪存芯片的多芯片封装。根据实施方式，可以减小形成芯片的导电图案的电阻，而不会增大芯片尺寸，并且可以避免不同导电图案之间的桥接缺陷。
存储控制器1110可以被配置为控制存储装置1120，并且包括静态随机存取存储器(SRAM)1111、CPU 1112、主机接口1113，纠错码(ECC)1114和存储器接口1115。SRAM 1111可以用作CPU 1112的操作存储器，CPU 1112可以执行用于存储控制器1110的数据交换的控制操作，主机接口1113可以包括与主机接触的数据交换协议。此外，ECC 1114可以检测并纠正从存储装置1120读取的数据中所包括的错误，并且存储器接口1115可以执行与存储装置1120的连接。此外，存储控制器1110还可以包括用于存储代码数据的只读存储器(ROM)，该代码数据用于与主机进行连接。
上述存储系统1100可以是组合了存储装置1120和控制器1100的固态盘(SSD)的存储卡。例如，当存储系统1100为SSD时，存储控制器1110可以通过诸如通用串行总线(USB)、多媒体卡(MMC)、外围组件互连-快速(PCI-E)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机小接口(SCSI)、增强型小硬盘接口(ESDI)、集成驱动电子(IDE)等的各种接口协议中的一种来与外部源(例如，主机)进行通信。
图29是例示根据本发明的实施方式的包括参照图28所示的存储系统的计算系统1200的框图。
参照图29，根据本发明的实施方式的计算系统1200可以包括电连接至系统总线1260的CPU 1220、随机存取存储器(RAM)1230、用户接口1240、调制解调器1250、存储系统1210等。此外，当计算系统1200为移动装置时，还可以包括用于向计算系统1200提供工作电压的电池，并且还可以包括应用芯片组、相机图像处理器(CIS)、移动DRAM等。
存储系统1210可以包括存储装置1212和存储控制器1211。存储装置1212和存储控制器1211可以与参照图28所述的存储装置1120和存储控制器1110对应。
对本领域技术人员而言，将显而易见的是，在不脱离本发明的精神或范围的情况下，可以对本发明的上述示例性实施方式进行各种修改。因此，本发明旨在涵盖所有的这种修改，只要它们落入所附权利要求及其等同物的范围内即可。
相关申请的交叉引用
本申请要求于2016年11月8日提交的韩国专利申请第10-2016-0148176号的优先权，将其全部内容通过引用结合于此。

Claims (27)

1.一种半导体装置，该半导体装置包括：
栅极层叠结构，所述栅极层叠结构围绕沟道层；
公共源极线，所述公共源极线填充彼此相邻的所述栅极层叠结构之间的分离区域，并且具有包括多个第一凹部的上表面，其中，所述多个第一凹部沿与所述沟道层的长度方向相交的第一方向布置；以及
支撑绝缘层，所述支撑绝缘层填充所述第一凹部，并且具有面向所述沟道层的一部分的侧壁，
其中，所述分离区域和所述公共源极线沿着所述第一方向延伸。
2.根据权利要求1所述的半导体装置，其中，所述第一凹部在所述第一方向上彼此间隔开。
3.根据权利要求1所述的半导体装置，其中，所述分离区域包括在所述第一方向上彼此交替布置并且彼此联接的第一狭缝和第二狭缝。
4.根据权利要求3所述的半导体装置，其中，所述公共源极线包括：
第一部分，所述第一部分被布置在所述第一狭缝中的所述支撑绝缘层下方；以及
第二部分，所述第二部分被布置在所述第二狭缝中，并且沿着垂直于所述第一方向的第三方向延伸以长于所述第一部分。
5.根据权利要求1所述的半导体装置，其中，所述公共源极线包括底表面，所述底表面包括与所述第一凹部在基板上投影交叠的第二凹部。
6.根据权利要求1所述的半导体装置，该半导体装置还包括：
源极层，所述源极层被布置在所述栅极层叠结构下方以接触所述沟道层。
7.根据权利要求6所述的半导体装置，其中，所述公共源极线包括：
第一部分，所述第一部分被布置在所述源极层与所述支撑绝缘层之间，并且与所述源极层间隔开；以及
第二部分，所述第二部分接触所述源极层并且延伸以面向所述支撑绝缘层的所述侧壁。
8.根据权利要求7所述的半导体装置，该半导体装置还包括：
至少一层绝缘层，所述至少一层绝缘层被布置在所述第一部分与所述源极层之间。
9.根据权利要求6所述的半导体装置，其中，每个所述沟道层都延伸到所述源极层中，所述源极层包括接触所述沟道层的侧壁的接触源极层以及布置在所述接触源极层下方的基部源极层，并且
所述半导体装置还包括绝缘插塞，所述绝缘插塞穿过所述接触源极层，并且与所述第一凹部在基板上投影交叠。
10.一种半导体装置，该半导体装置包括：
栅极层叠结构；
沟道层，所述沟道层穿过每个所述栅极层叠结构；以及
公共源极线，所述公共源极线具有面向所述栅极层叠结构的凹凸不平的侧壁，并且被布置在所述栅极层叠结构之间，
其中，每个所述凹凸不平的侧壁由在与所述沟道层的长度方向相交的第一方向上彼此交替的凹陷和突起限定。
11.根据权利要求10所述的半导体装置，其中，所述公共源极线包括：
上表面，所述上表面包括在所述第一方向上彼此间隔开的第一凹部；以及
底表面，所述底表面包括在所述第一方向上彼此间隔开并且与所述第一凹部在基板上投影交叠的第二凹部。
12.根据权利要求10所述的半导体装置，该半导体装置还包括：
第一狭缝，所述第一狭缝沿着所述第一方向被布置在所述栅极层叠结构之间，并且所述第一狭缝具有填充有所述公共源极线的下部；以及
支撑绝缘层，所述支撑绝缘层被设置在所述公共源极线上以填充所述第一狭缝的上部。
13.根据权利要求12所述的半导体装置，该半导体装置还包括：
第二狭缝，所述第二狭缝在所述第一方向上与所述第一狭缝相邻，位于所述栅极层叠结构之间，并且填充有所述公共源极线。
14.根据权利要求10所述的半导体装置，其中，所述公共源极线的一部分高于所述栅极层叠结构和所述沟道层，并且
所述公共源极线的剩余部分低于所述栅极层叠结构和所述沟道层。
15.一种半导体装置，该半导体装置包括：
基板；
在所述基板上的栅极层叠结构；以及
公共源极线，所述公共源极线被布置在所述栅极层叠结构之间，并且具有面向所述栅极层叠结构的侧壁，
其中，在所述公共源极线的所述侧壁、底表面和上表面上形成有凹陷和突起，并且
其中，所述凹陷和所述突起沿与所述基板平行的第一方向交替布置。
16.一种制造半导体装置的方法，该方法包括以下步骤：
在基板上形成包括彼此交替地层叠的第一材料层和第二材料层的层叠结构；
形成穿过所述层叠结构并且在与所述基板平行的第一方向上彼此间隔开的第一狭缝；
用第三材料层填充每个所述第一狭缝的下部；
用第四材料层填充每个所述第一狭缝的上部；
当所述层叠结构被所述第三材料层和所述第四材料层支撑时，形成穿过所述第一材料层和所述第二材料层并且在所述第一方向上与所述第一狭缝相邻的第二狭缝；以及
当所述第一材料层被所述第四材料层支撑时，通过所述第二狭缝去除所述第三材料层。
17.根据权利要求16所述的方法，当所述第二材料层包括具有不同于所述第一材料层的蚀刻速率的牺牲材料时，该方法还包括以下步骤：
当所述第一材料层被所述第四材料层支撑时，通过所述第二狭缝去除所述第二材料层；以及
用栅极导电材料填充去除了所述第二材料层的区域。
18.根据权利要求16所述的方法，其中，当所述第二材料层包括栅极导电材料时，所述层叠结构通过所述第一狭缝和所述第二狭缝而被划分成多个栅极层叠结构。
19.根据权利要求16所述的方法，在形成所述第三材料层和所述第四材料层之前，该方法还包括以下步骤：
在每个所述第一狭缝的侧壁上形成包括具有不同于所述第三材料层的蚀刻速率的材料的保护层。
20.根据权利要求16所述的方法，其中，所述第四材料层具有不同于所述第三材料层的蚀刻速率。
21.根据权利要求16所述的方法，该方法还包括以下步骤：
在所述第二狭缝的表面和去除了所述第三材料层的表面上形成侧壁绝缘层；
部分地蚀刻所述侧壁绝缘层以对所述第二狭缝的底表面进行开口；以及
在所述侧壁绝缘层上形成公共源极线以填充所述第二狭缝以及去除了所述第三材料层的区域。
22.根据权利要求21所述的方法，其中，所述公共源极线被延伸以接触布置在所述层叠结构下方的源极层。
23.根据权利要求22所述的方法，其中，形成所述源极层的步骤包括以下步骤：
形成包括基部源极层和布置在所述基部源极层上方的牺牲源极层的源极层叠结构；
形成穿过所述牺牲源极层并延伸到所述基部源极层中的第一源极孔和第二源极孔；
形成填充所述第一源极孔的第一牺牲柱和填充所述第二源极孔的第二牺牲柱；
通过经由所述第二狭缝去除所述牺牲源极层来对源极区域进行开口；以及
通过所述第二狭缝在所述源极区域中形成接触所述基部源极层的接触源极层。
24.根据权利要求23所述的方法，其中，所述第一牺牲柱和所述第二牺牲柱是在形成所述层叠结构之前形成的，
该方法还包括以下步骤：
形成穿过所述层叠结构的通孔以暴露所述第一牺牲柱；
通过所述通孔去除所述第一牺牲柱以对联接至所述通孔和所述第一源极孔的沟道孔进行开口；
在每个所述沟道孔的表面上形成多层存储层；以及
在所述多层存储层上形成沟道层。
25.根据权利要求24所述的方法，在形成所述接触源极层之前，该方法还包括以下步骤：
通过所述第二狭缝部分地去除所述多层存储层以通过所述源极区域暴露所述沟道层的侧壁，
其中，所述接触源极层接触所述沟道层的通过所述源极区域暴露的所述侧壁。
26.根据权利要求23所述的方法，在形成所述第三材料层和所述第四材料层之前，该方法还包括以下步骤：
通过所述第一狭缝去除所述第二牺牲柱，以对所述第二源极孔进行开口；以及
用绝缘插塞填充所述第二源极孔。
27.根据权利要求23所述的方法，其中，所述第二牺牲柱与所述第一狭缝交叠。
CN201710623984.2A 2016-11-08 2017-07-27 半导体装置及其制造方法 Active CN108063142B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160148176A KR102630954B1 (ko) 2016-11-08 2016-11-08 반도체 장치 및 그 제조방법
KR10-2016-0148176 2016-11-08

Publications (2)

Publication Number Publication Date
CN108063142A CN108063142A (zh) 2018-05-22
CN108063142B true CN108063142B (zh) 2022-04-22

Family

ID=62064817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710623984.2A Active CN108063142B (zh) 2016-11-08 2017-07-27 半导体装置及其制造方法

Country Status (4)

Country Link
US (2) US10192880B2 (zh)
KR (1) KR102630954B1 (zh)
CN (1) CN108063142B (zh)
TW (1) TWI731155B (zh)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559582B2 (en) * 2018-06-04 2020-02-11 Sandisk Technologies Llc Three-dimensional memory device containing source contact to bottom of vertical channels and method of making the same
KR102620598B1 (ko) * 2018-06-05 2024-01-04 삼성전자주식회사 3차원 반도체 소자
KR102487371B1 (ko) * 2018-06-22 2023-01-11 삼성전자주식회사 수직형 반도체 소자
US10854627B1 (en) * 2018-06-29 2020-12-01 Sandisk Technologies Llc Three-dimensional memory device containing a capped insulating source line core and method of making the same
KR20200033067A (ko) 2018-09-19 2020-03-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102633034B1 (ko) 2018-10-02 2024-02-05 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102666113B1 (ko) * 2018-10-08 2024-05-17 삼성전자주식회사 3차원 반도체 메모리 소자
US11121146B2 (en) * 2018-10-15 2021-09-14 Micron Technology, Inc. Forming terminations in stacked memory arrays
US10868032B2 (en) * 2018-10-15 2020-12-15 Micron Technology, Inc. Dielectric extensions in stacked memory arrays
KR102613951B1 (ko) * 2018-10-18 2023-12-13 양쯔 메모리 테크놀로지스 씨오., 엘티디. 지그재그 슬릿 구조를 갖는 3차원 메모리 장치 및 이를 형성하기 위한 방법
KR102598761B1 (ko) * 2018-11-02 2023-11-07 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조방법
KR102682440B1 (ko) * 2018-11-30 2024-07-05 삼성전자주식회사 수직형 메모리 장치
JP2022513730A (ja) 2018-12-07 2022-02-09 長江存儲科技有限責任公司 新規の３ｄ ｎａｎｄメモリデバイスおよびそれを形成する方法
KR102662190B1 (ko) * 2018-12-17 2024-05-02 에스케이하이닉스 주식회사 3차원 비휘발성 메모리 장치의 제조방법
US11056497B2 (en) * 2019-05-09 2021-07-06 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
JP7427686B2 (ja) * 2019-06-17 2024-02-05 長江存儲科技有限責任公司 ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
CN110914989B (zh) 2019-06-17 2021-09-14 长江存储科技有限责任公司 不具有栅极线缝隙的三维存储器件及用于形成其的方法
CN110211965B (zh) * 2019-06-17 2020-06-23 长江存储科技有限责任公司 3d nand存储器及其形成方法
KR102679565B1 (ko) * 2019-07-08 2024-07-01 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20210008983A (ko) 2019-07-15 2021-01-26 삼성전자주식회사 3차원 반도체 소자
EP3921868B1 (en) * 2019-08-13 2024-01-31 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with source structure and methods for forming the same
WO2021026756A1 (en) * 2019-08-13 2021-02-18 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with source structure and methods for forming the same
US11805645B2 (en) 2019-08-16 2023-10-31 Micron Technology, Inc. Integrated assemblies having rugged material fill, and methods of forming integrated assemblies
US11075219B2 (en) 2019-08-20 2021-07-27 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
KR102706736B1 (ko) * 2019-08-22 2024-09-19 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
US11195848B2 (en) * 2019-08-25 2021-12-07 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11205654B2 (en) 2019-08-25 2021-12-21 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11563022B2 (en) 2019-08-25 2023-01-24 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11244955B2 (en) * 2019-08-25 2022-02-08 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
CN110600422B (zh) * 2019-08-28 2024-04-05 长江存储科技有限责任公司 3d nand闪存及制备方法
WO2021035738A1 (en) * 2019-08-30 2021-03-04 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with source contacts connected by adhesion layer and methods for forming the same
US11342333B2 (en) * 2019-09-26 2022-05-24 Nanya Technology Corporation Semiconductor device
KR20210042759A (ko) 2019-10-10 2021-04-20 삼성전자주식회사 메모리 장치
US11011408B2 (en) 2019-10-11 2021-05-18 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
CN115224108A (zh) * 2019-10-12 2022-10-21 长江存储科技有限责任公司 三维存储器结构
US11195850B2 (en) 2019-10-18 2021-12-07 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11101210B2 (en) 2019-10-25 2021-08-24 Micron Technology, Inc. Methods for manufacturing a memory array having strings of memory cells comprising forming bridge material between memory blocks
US11094627B2 (en) * 2019-10-25 2021-08-17 Micron Technology, Inc. Methods used in forming a memory array comprising strings of memory cells
KR20210051275A (ko) * 2019-10-30 2021-05-10 삼성전자주식회사 수직형 메모리 장치
KR20210071307A (ko) * 2019-12-06 2021-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 제조 방법
CN111146209A (zh) * 2019-12-25 2020-05-12 长江存储科技有限责任公司 3d存储器件及其制造方法
US11094595B2 (en) 2019-12-27 2021-08-17 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11444093B2 (en) 2020-01-10 2022-09-13 Micron Technology, Inc. Memory arrays and methods of forming memory arrays
JP2022539396A (ja) * 2020-01-17 2022-09-08 長江存儲科技有限責任公司 メモリデバイス及び方法
KR102689644B1 (ko) 2020-01-20 2024-07-30 삼성전자주식회사 지지대를 갖는 반도체 소자들
KR20210103255A (ko) 2020-02-13 2021-08-23 삼성전자주식회사 3차원 비휘발성 메모리 소자 및 그 제조방법
WO2021168681A1 (en) * 2020-02-26 2021-09-02 Yangtze Memory Technologies Co., Ltd. Memory device and method for forming the same
CN111341786B (zh) * 2020-03-11 2023-07-28 长江存储科技有限责任公司 三维存储器及其制造方法
WO2021184357A1 (en) 2020-03-20 2021-09-23 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
KR102674073B1 (ko) 2020-03-23 2024-06-10 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스의 계단 구조 및 이를 형성하기 위한 방법
WO2021189190A1 (en) 2020-03-23 2021-09-30 Yangtze Memory Technologies Co., Ltd. Staircase structure in three-dimensional memory device and method for forming the same
CN114586153A (zh) 2020-03-23 2022-06-03 长江存储科技有限责任公司 在三维存储器件中的阶梯结构及用于形成其的方法
KR20210136455A (ko) 2020-05-07 2021-11-17 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20210157791A (ko) * 2020-06-22 2021-12-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
CN113410245B (zh) * 2020-07-03 2022-07-19 长江存储科技有限责任公司 3d nand存储器及其形成方法
KR20220013252A (ko) 2020-07-24 2022-02-04 삼성전자주식회사 반도체 메모리 장치
KR20220016714A (ko) 2020-08-03 2022-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
JP7543028B2 (ja) 2020-08-20 2024-09-02 キオクシア株式会社 半導体記憶装置の製造方法
KR20220035541A (ko) * 2020-09-14 2022-03-22 에스케이하이닉스 주식회사 복수의 메모리 블록을 포함하는 반도체 메모리 장치 및 그 제조방법
JP2022051180A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 半導体記憶装置
KR20220040143A (ko) * 2020-09-23 2022-03-30 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
US11380707B2 (en) * 2020-12-09 2022-07-05 Sandisk Technologies Llc Three-dimensional memory device including backside trench support structures and methods of forming the same
US11737275B2 (en) * 2021-04-16 2023-08-22 Micron Technology, Inc. Microelectronic devices including filled slits and memory cell pillars, and related memory devices and electronic systems
KR20220153138A (ko) 2021-05-10 2022-11-18 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템
JP2023001592A (ja) * 2021-06-21 2023-01-06 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US20230055230A1 (en) * 2021-08-19 2023-02-23 Sandisk Technologies Llc Three-dimensional memory device with doped semiconductor bridge structures and methods for forming the same
WO2023028845A1 (zh) * 2021-08-31 2023-03-09 长江存储科技有限责任公司 三维存储器的制备方法
CN113745229A (zh) * 2021-09-06 2021-12-03 长江存储科技有限责任公司 三维存储器及其制备方法
US20240155841A1 (en) * 2022-11-09 2024-05-09 Sandisk Technologies Llc Three-dimensional memory device containing multi-level support bridge structures and methods for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872128A (zh) * 2012-12-14 2014-06-18 爱思开海力士有限公司 垂直型半导体器件及其制造方法
CN104157654A (zh) * 2014-08-15 2014-11-19 中国科学院微电子研究所 三维存储器及其制造方法
CN105789215A (zh) * 2015-01-14 2016-07-20 三星电子株式会社 垂直存储装置及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570213B1 (en) * 2002-02-08 2003-05-27 Silicon Based Technology Corp. Self-aligned split-gate flash memory cell and its contactless NOR-type memory array
US6667510B2 (en) * 2002-02-19 2003-12-23 Silicon Based Technology Corp. Self-aligned split-gate flash memory cell and its contactless memory array
US8013389B2 (en) * 2008-11-06 2011-09-06 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
KR20120030193A (ko) * 2010-09-17 2012-03-28 삼성전자주식회사 3차원 반도체 장치의 제조 방법
JP6140400B2 (ja) * 2011-07-08 2017-05-31 エスケーハイニックス株式会社ＳＫ ｈｙｎｉｘ Ｉｎｃ． 半導体装置及びその製造方法
KR20140032238A (ko) * 2012-09-06 2014-03-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102045288B1 (ko) 2013-01-17 2019-11-15 삼성전자주식회사 수직형 반도체 소자
JP2015028982A (ja) 2013-07-30 2015-02-12 株式会社東芝 不揮発性記憶装置およびその製造方法
KR20150029403A (ko) * 2013-09-10 2015-03-18 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102170770B1 (ko) * 2014-03-03 2020-10-28 삼성전자주식회사 반도체 장치
KR20150116995A (ko) 2014-04-09 2015-10-19 삼성전자주식회사 수직형 메모리 장치
KR102190350B1 (ko) 2014-05-02 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR102276535B1 (ko) * 2015-03-10 2021-07-13 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102344881B1 (ko) * 2015-03-31 2021-12-29 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR102357992B1 (ko) * 2015-05-26 2022-02-04 삼성전자주식회사 반도체 장치
KR102409748B1 (ko) * 2015-07-28 2022-06-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102440221B1 (ko) * 2015-09-09 2022-09-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102451170B1 (ko) * 2015-09-22 2022-10-06 삼성전자주식회사 3차원 반도체 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872128A (zh) * 2012-12-14 2014-06-18 爱思开海力士有限公司 垂直型半导体器件及其制造方法
CN104157654A (zh) * 2014-08-15 2014-11-19 中国科学院微电子研究所 三维存储器及其制造方法
CN105789215A (zh) * 2015-01-14 2016-07-20 三星电子株式会社 垂直存储装置及其制造方法

Also Published As

Publication number Publication date
US10553602B2 (en) 2020-02-04
US20180130814A1 (en) 2018-05-10
TW201830670A (zh) 2018-08-16
US10192880B2 (en) 2019-01-29
KR20180051183A (ko) 2018-05-16
KR102630954B1 (ko) 2024-01-31
US20190115356A1 (en) 2019-04-18
CN108063142A (zh) 2018-05-22
TWI731155B (zh) 2021-06-21

Similar Documents

Publication Publication Date Title
CN108063142B (zh) 半导体装置及其制造方法
US11837639B2 (en) Semiconductor device and manufacturing method of semiconductor device
US10770475B2 (en) Semiconductor device and manufacturing method of semiconductor device
US10644014B2 (en) Semiconductor device and method of manufacturing the same
US10163930B2 (en) Semiconductor device and manufacturing method thereof
US9524978B2 (en) 3D non-volatile memory device and method of manufacturing the same
US11217671B2 (en) Semiconductor device and manufacturing method thereof
KR102685508B1 (ko) 반도체 메모리 장치
US11302626B2 (en) Semiconductor memory device having capacitor spaced apart from a gate stack structure
KR102627897B1 (ko) 반도체 장치 및 그 제조방법
KR102634441B1 (ko) 반도체 장치의 제조방법
US20220189988A1 (en) Semiconductor devices and data storage systems including the same
CN111211124A (zh) 半导体装置的制造方法
KR20200059636A (ko) 반도체 장치 및 그 제조방법
US12120879B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20210089002A (ko) 반도체 메모리 장치 및 그 제조방법
US20230380164A1 (en) Semiconductor devices and data storage systems including the same
CN111146205A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant