CN107949907A - 包含导电线的半导体装置及形成半导体装置的方法 - Google Patents

包含导电线的半导体装置及形成半导体装置的方法 Download PDF

Info

Publication number
CN107949907A
CN107949907A CN201680050075.8A CN201680050075A CN107949907A CN 107949907 A CN107949907 A CN 107949907A CN 201680050075 A CN201680050075 A CN 201680050075A CN 107949907 A CN107949907 A CN 107949907A
Authority
CN
China
Prior art keywords
conductor wire
semiconductor device
enlarged
pad
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680050075.8A
Other languages
English (en)
Other versions
CN107949907B (zh
Inventor
W·R·布朗
J·L·拉森
T·H·博萨尔特
B·R·沃森
N·A·米林
D·A·奎利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN107949907A publication Critical patent/CN107949907A/zh
Application granted granted Critical
Publication of CN107949907B publication Critical patent/CN107949907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout

Abstract

揭示一种包含导电线的半导体装置。第一导电线各自包括第一部分、第二部分及扩大部分，所述扩大部分连接所述第一导电线的所述第一部分与所述第二部分。所述半导体装置包含第二导电线，所述第二导电线中的至少一些第二导电线安置于一对所述第一导电线之间，每一第二导电线在所述第二导电线的端部分处包含比所述第二导电线的其它部分处大的横截面面积。所述半导体装置包含位于所述第一导电线及所述第二导电线中的每一者上的垫，其中位于所述第二导电线中的每一者上的所述垫是在所述第二导电线的所述端部分上且位于所述第一导电线中的所述每一者上的所述垫是在所述第一导电线的所述扩大部分上。

Description

包含导电线的半导体装置及形成半导体装置的方法
优先权主张
本申请案主张2015年8月28日提出申请的针对“包含导电线的半导体装置及形成半导体装置的方法(SEMICONDUCTOR DEVICES INCLUDING CONDUCTIVE LINES AND METHODSOF FORMING THE SEMICONDUCTOR DEVICES)”的美国专利申请案第14/838,768号的申请日期的权益。
技术领域
本文中所揭示的实施例涉及具有导电线的半导体装置以及形成此类导电线及半导体装置的方法，每一导电线包含扩大部分，与导电线的其它部分相比，所述扩大部分具有用于触点焊盘垫的大体上较大面积。
背景技术
存储器装置为电子系统提供数据存储。存储器装置可包含存储器单元，所述存储器单元操作地耦合到一或多个导电线(例如存取线(例如，字线)及数据线(例如，数字线例如位线))以用于读取数据及将数据写入到存储器单元。个别存储器单元被组织成个别可寻址群组(例如字节或字组)，所述个别可寻址群组经存取以用于使用字线及位线通过地址解码电路而进行读取、编程或擦除操作。存储器单元可位于字线与位线之间的相交点处(例如，如在交叉点阵列中，举例来说三维(“3D”)交叉点存储器)。字线中的每一者及数字线中的每一者可与存储器单元进行电通信。为了对每一存储器单元进行寻址，可将电压施加到与存储器单元进行通信的字线或数字线。
在一些存储器阵列中，利用所谓的“鲨鱼颚(shark jaw)”布局来进行与字线或数字线的接触。图1图解说明包含导电线2的“鲨鱼颚”布局，每一导电线连接到触点焊盘垫14。导电线2通过形成于触点焊盘垫14上的触点16而连接到电压供应。
在“鲨鱼颚”布局中，导电线2为大体上“L形”的，其中每一对触点焊盘垫14从邻近对触点焊盘垫14嵌入。然而，由于每一对触点焊盘垫14从邻近对触点焊盘垫14嵌入，因此“鲨鱼颚”布局浪费半导体装置的有效面积(real estate)。随着半导体装置的设计大小缩小，浪费的有效面积使可形成于半导体装置上的导电线2的总体数目最小化。
此外，由于形成具有较小特征大小的半导体装置，因此当形成到导电线的导电触点时，邻近导电线的接近可成问题。举例来说，在经减小特征大小下，可难以将导电触点与导电线对齐及对准。错位的导电触点可横跨一个以上导电线且跨越由导电触点接触的导电线而造成短路。“鲨鱼颚”布局并未解决随着装置特征缩小所出现的对齐及对准问题。
附图说明
图1是具有所谓的“鲨鱼颚”布局的现有技术导电线配置的示意性图解说明；
图2A到图14是根据本发明的实施例的在各种制作阶段期间的半导体装置的横截面及平面图；
图15A到图15E是根据本发明的另一实施例的在各种制作阶段期间的半导体装置的平面图；且
图16A到图16C是根据本发明的又一实施例的在各种制作阶段期间的半导体装置的平面图。
具体实施方式
同此包含的图解说明并非打算为任何特定系统或半导体装置的实际视图，而是仅为用于描述本文中的实施例的理想化表示。图之间共有的元件及特征可保持相同的数字标示。
以下描述提供特定细节(例如材料类型、材料厚度及处理条件)，以便提供对本文中所描述的实施例的透彻描述。然而，所属领域的技术人员将理解，可在不采用这些特定细节的情况下实践本文中所揭示的实施例。实际上，所述实施例可结合半导体工业中所采用的常规制作技术来实践。另外，本文中所提供的描述不形成用于制造导电线或半导体装置的完整过程流程，且下文所描述的半导体装置不形成完整半导体装置。下文仅详细地描述理解本文中所描述的实施例所必需的那些过程动作及结构。可通过常规技术执行用以形成完整半导体装置的额外动作。
如本文中所使用，术语“水平”及“垂直”界定结构的相对位置(不管下伏材料的定向如何)且相对于彼此解释为正交方向，如在描述结构时参考的图式中所图解说明。如本文中所使用，术语“垂直”意指且包含与用术语“水平”(其在图式中图解说明为在图式的左侧与右侧之间延伸)指代的尺寸大体上垂直的尺寸。
如本文中所使用，术语半导体衬底或半导体装置的“阵列区域”意指且包含半导体衬底或半导体装置的导电线所延伸穿过的区域，例如接近于半导体衬底或半导体装置的存储器单元或触点阵列的位置。阵列区域可至少包含半导体衬底或半导体装置中的包含导电线部分的区域，所述导电线部分位于导电线的端部分之间，但阵列区域还可包含导电线的端部分。因此，阵列区域可至少包含导电线的内部部分。
如本文中所使用，术语半导体衬底或半导体装置的“外围区域”意指且包含半导体衬底或半导体中的除阵列区域之外的区域。举例来说，外围区域可包含导电线的端区域，而阵列区域可包含导电线的介于端区域之间的内部部分。替代地，外围区域可包含不包含任何导电线的区域。
除非另有指示，否则本文中所描述的材料中的每一者可通过常规工艺而形成。举例来说，本文中所描述的材料可通过溅镀、原子层沉积(ALD)、化学气相沉积(CVD)，物理气相沉积(PVD)、等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)或其它适合沉积工艺而形成。
根据一些实施例，揭示一种包含导电线的半导体装置。每一导电线可包含扩大部分，所述扩大部分相对于导电线的其它部分具有较大横截面面积。扩大部分中的至少一些扩大部分可位于相应导电线(扩大部分位于其上)的端部分之间。其它导电线可在导电线的端(例如，端子)部分处具有较大横截面面积。触点焊盘垫可形成于导电线的具有较大横截面面积的部分上。因此，触点焊盘垫可形成于导电线中的一些导电线的扩大部分(其介于所述线的端部分之间)上且形成于其它导电线中的至少一些导电线的端部分上。导电触点可形成于触点焊盘垫上以形成与位于半导体阵列内的存储器单元的电路的电连接。由于导电触点及触点焊盘垫形成于导电线的具有较大横截面面积的部分上，因此即使在特征大小不断缩小时，也可实现恰当对准及对齐。另外，可使半导体装置上的存储器单元的数目最大化。揭示形成导电线及用于导电线的触点的方法，如揭示包含导电线的半导体装置。
图2A图解说明根据本发明的实施例的沿着图2B的截面线A-A截取的半导体装置200的一部分的扩大横截面图。半导体装置200可包含上覆于半导体材料202的氮化物材料204。半导体材料202可包含阵列材料，例如位于半导体衬底(例如常规硅衬底)上的材料堆叠，包含(举例来说)底部电极、介于底部电极与中间电极之间的相变材料及介于中间电极与顶部电极之间的存储器材料。衬底可为半导体衬底、支撑衬底上的基底半导体材料、金属电极或者其上形成有一或多种材料、结构或区域的半导体衬底。衬底可为常规硅衬底或包括半导体材料的其它块体衬底。如本文中所使用，术语“块体衬底”不仅意指且包含硅晶片，而且意指且包含绝缘体上硅(“SOI”)衬底(例如蓝宝石上硅(“SOS”)衬底或玻璃上硅(“SOG”)衬底)、在基底半导体基础上的硅外延层或者其它半导体或光电子材料(例如硅-锗(Si1-xGex，其中x是(举例来说)介于0.2与0.8之间的摩尔分数)、锗(Ge)、砷化镓(GaAs)、氮化镓(GaN)或磷化铟(InP)以及其它)。此外，当在以下描述中提及“衬底”时，可能已利用先前工艺步骤在基底半导体结构或基础中形成材料、区域或结。在一些实施例中，半导体材料202可包含计算机总线，例如，信号总线。
半导体材料202可进一步包含跨越半导体装置200布置成行及列的存储器单元。个别存储器单元可位于(举例来说)字线与位线之间的相交点处。存储器单元可堆叠于3D阵列(例如3D交叉点存储器装置)中。半导体材料202中的至少一些材料可对高温敏感(例如，含碳的电极、记忆材料或相变材料(包含硫属化物)等)。在一些实施例中，半导体材料202的顶部部分可包含作用区，例如与存储器单元接触的源极及漏极区域、电容器、字线、位线、导电材料等。
导电材料202A可上覆于半导体材料202。导电材料202A可包含例如铜、钨、铝、钛、多晶硅或其它导电材料等导电材料。如本文中将描述，可从导电材料202A图案化及形成导电线。
氮化物材料204可上覆于导电材料202A。氮化物材料204可包含氮化硅、氮氧化硅及其组合。氧化物材料206可上覆于氮化物材料204。在一些实施例中，氧化物材料206包含正硅酸四乙酯(TEOS)。
另一氮化物材料208可上覆于氧化物材料206。另一氮化物材料208可包含氮化硅、氮氧化硅或其组合。在一些实施例中，另一氮化物材料208可与氮化物材料204相同。
蚀刻选择材料210可上覆于另一氮化物材料208。蚀刻选择材料210可相对于半导体装置200的氧化物(例如，氧化物材料206)及氮化物(例如，氮化物材料204及另一氮化物材料208)的蚀刻选择性而展现蚀刻选择性。因此，氧化物及氮化物材料可相对于蚀刻选择材料210而被选择性地移除。蚀刻选择材料210还可展现对在半导体装置200的处理期间所使用的高温的低敏感度。在一个实施例中，蚀刻选择材料210为硅，例如非晶硅。
氧化硅材料212可上覆于蚀刻选择材料210。在一些实施例中，氧化硅材料212为二氧化硅(SiO2)。
牺牲材料214可上覆于氧化硅材料212。在一些实施例中，牺牲材料214为含碳掩模，例如旋涂碳材料(例如，旋涂碳硬掩模)。牺牲材料214可在半导体装置200的处理温度下展现热稳定性。
电介质抗反射涂层(DARC)材料216可上覆于牺牲材料214。在一些实施例中，DARC材料216包含氮化硅材料、氮氧化硅材料(例如SixOyNz，其中x介于约10与约60之间，y介于约20与约50之间且z介于约10与约20之间)或可在此项技术中已知的其它适合DARC材料。
光致抗蚀剂材料218可上覆于DARC材料216。光致抗蚀剂材料218可形成到半导体装置200上且以在常规光刻技术的极限内的尺寸进行图案化。光致抗蚀剂材料218的形成及图案化可通过未在本文中进行详细描述的常规技术来进行。光致抗蚀剂材料218的邻近部分可通过间隙220分离。光致抗蚀剂材料218可为常规193nm光致抗蚀剂、常规248nm光致抗蚀剂或对不同波长的辐射敏感的常规光致抗蚀剂材料。光致抗蚀剂材料218可为正性或负性光致抗蚀剂。例如正性及负性抗蚀剂等抗蚀剂材料为此项技术中已知的且因此未在本文中进行详细描述。
图2B图解说明图2A的半导体装置200的平面图。光致抗蚀剂材料218可形成为各自具有宽度W(图2A)的光致抗蚀剂线222的图案。光致抗蚀剂线222可在半导体装置200的外围区域处终止。光致抗蚀剂线222可各自包含第一部分224及第二部分226。第一部分224可从半导体装置200的一端延伸到半导体装置200的另一端。在一些实施例中，第一部分224可沿着光致抗蚀剂线222的纵向轴线在大体垂直方向上延伸。第二部分226可大体上垂直于第一部分224(且垂直于光致抗蚀剂线222的纵向轴线)。因此，第二部分226可在垂直于光致抗蚀剂线222的纵向轴线的大体水平方向上延伸。
第一部分224可包含第一线性部分224a、从第一线性部分224a横向(例如，水平)偏移的第二线性部分224b以及扩大部分230。第一线性部分224a及第二线性部分224b可经由扩大部分230连接。光致抗蚀剂线222可在扩大部分230处展现比在第一线性部分224a及第二线性部分224b中的任一者处大的横截面面积。举例来说，在一些实施例中，扩大部分230可具有比第一线性部分224a及第二线性部分224b中的任一者大的宽度。邻近光致抗蚀剂线222的扩大部分230可在跨越半导体装置200的大体对角线方向上延伸，使得扩大部分230彼此横向且纵向偏移。如将在本文中较详细地解释，扩大部分230处的较大横截面面积可提供用于在导电线上形成触点焊盘垫及对应导电垫的经增加可用区。如图2B中所展示，光致抗蚀剂线222具有编织图案且通过具有对应编织图案的间隙220(图2A)而彼此分离。如下文较详细地描述，编织图案被转印到下伏材料且接着经间距倍增以形成包含具有较大横截面面积的部分的导电线。
扩大部分230可包含相对于光致抗蚀剂线222的其它部分的加宽部分。举例来说，扩大部分230可具有比光致抗蚀剂线222的其它部分大的横截面面积。光致抗蚀剂线222的扩大部分230可位于光致抗蚀剂线222的端部分228之间(例如，位于半导体装置200的阵列区域内)。在一些实施例中，扩大部分230以相对于光致抗蚀剂线222的纵向轴线成介于约10°与约30°之间的角度(例如约20℃)从光致抗蚀剂线222的第一部分224延伸。在一些实施例中，扩大部分230包含至少一个弓形(例如，弯曲)或半弓形表面。
每一光致抗蚀剂线222的至少一个端部分228可位于相应光致抗蚀剂线222的第一部分224与第二部分226的相交点处。如图2B中所图解说明，光致抗蚀剂线222中的约一半光致抗蚀剂线具有在半导体装置200的一端处的包含相交的第一部分224与第二部分226的端部分228，且光致抗蚀剂线222中的约一半光致抗蚀剂线具有在半导体装置200的相对端处的此类端部分228。在一些实施例中，端部分228位于半导体装置200的外围区域中且扩大部分230位于半导体装置200的阵列区域中。
再次参考图2A，用虚线来图解说明光致抗蚀剂材料218的光致抗蚀剂线222(图2B)中的一者的扩大部分230。虽然本文中所图解说明的横截面图可并未描绘扩大部分230或包含与扩大部分230对应的较大横截面面积的材料，但在本文中的平面图中较清晰地图解说明此类较大横截面面积且应理解，本文中的横截面图为沿着平面图的截面线A-A截取的半导体装置200的一部分的扩大横截面图。
参考图3，光致抗蚀剂材料218的一部分可被移除(例如，“修整”)以增加间隙220的尺寸且减小光致抗蚀剂线222的宽度。光致抗蚀剂材料218的部分可通过干法蚀刻剂(例如，等离子体)(举例来说，二氧化硫、氧气、氯气、HCl、HBr、CF4、CHF3、CH2F2、CH3F、C4F8、C2F6、C3F8、C4F6、SF6及其组合)而被移除。因此，光致抗蚀剂线222的尺寸可被减小到比能够利用常规光刻技术而形成的尺寸小的尺寸。通过非限制性实例的方式，光致抗蚀剂材料218的部分可被移除使得剩余光致抗蚀剂材料218的宽度在介于约20nm与约40nm之间、例如约20nm与约30nm之间或约30nm与约40nm之间的范围内。在一些实施例中，光致抗蚀剂材料218被修整为介于光致抗蚀剂线222的间距的约四分之一与约八分之三之间的尺寸，其中光致抗蚀剂线222的间距等于邻近光致抗蚀剂线222之间的中心间(center-to-center)距离，如所述术语在此项技术中所理解。
间隔件材料232可形成于经修整光致抗蚀剂材料218上方。间隔件材料232可保形地形成于经修整光致抗蚀剂材料218的侧壁及顶部表面上以及DARC材料216的顶部表面上。间隔件材料232可包含氧化物材料，例如氧化硅(SiOx)材料。在一些实施例中，间隔件材料232包含二氧化硅(SiO2)。间隔件材料232可具有与氧化硅材料212相同的材料。在一些实施例中，间隔件材料232通过原子层沉积而形成。在一些实施例中，间隔件材料232可形成为光致抗蚀剂线的间距的约八分之一的厚度。
间隔件材料232的部分可经移除以在经修整光致抗蚀剂材料218的侧壁上形成间隔件234且暴露DARC材料216的部分，如图4A中所图解说明。在一些实施例中，利用基于碳氟化合物的干法蚀刻化学品(包含CF4、CHF3、CH2F2、CH3F、C4F8、C2F6、C3F8、C4F6、SF6中的一或多者、其组合)或利用适合用于蚀刻间隔件材料232的其它气体通过反应离子蚀刻而移除间隔件材料232。参考图4B，间隔件材料232可围绕经修整光致抗蚀剂材料218形成间隔件234的连续环带(loop)235。
参考图5A，位于间隔件234的环带235内的经修整光致抗蚀剂材料218可经移除以形成开口236。可通过将经修整光致抗蚀剂材料218暴露于经调配以移除经修整光致抗蚀剂材料218的溶剂而移除经修整光致抗蚀剂材料218(如在剥离工艺中)。
如图5B中所图解说明，经修整光致抗蚀剂材料218的一部分可保留在环带235的端部分228处。在一些实施例中，光致抗蚀剂材料218中的至少一些光致抗蚀剂材料可在半导体装置200的端部分228处粘附到间隔件234。如在本文中将描述，保留在半导体装置200上的经修整光致抗蚀剂材料218可在后续处理动作期间保护端部分228，从而在可形成触点焊盘垫的端部分228处提供较大表面面积。
参考图6A，可使用间隔件234作为掩模来移除DARC材料216及牺牲材料214的部分以选择性地暴露氧化硅材料212。图6A图解说明在DARC材料216及牺牲材料214的部分已通过间隔件234被移除之后的半导体装置200。DARC材料216及牺牲材料214可暴露于等离子体(举例来说，包含C2F6、O2、N2及其组合)以移除DARC材料216及牺牲材料214。在其它实施例中，DARC材料216及牺牲材料214可暴露于包含氢氟酸、磷酸(H3PO4)及其组合的溶液或者适合用于移除DARC材料216及牺牲材料214的其它蚀刻剂，如可在此项技术中已知。参考图6B，在移除DARC材料216及牺牲材料214的部分之后，经修整光致抗蚀剂材料218可保留在端部分228处。
参考图7A，可使用间隔件234、DARC材料216及牺牲材料214来移除氧化硅材料212的部分以将氧化硅材料212图案化。可利用蚀刻剂(例如包含氢氟酸、硝酸(HNO3)、氢氧化钾、氢氧化钠或此项技术中已知的其它湿法蚀刻剂中的一或多者的溶液)来移除间隔件234、氧化硅材料212及DARC材料216。在其它实施例中，可利用干法蚀刻剂(例如利用CF4、O2、N2、CHF3、SO2或此项技术中已知的用以移除二氧化硅的其它蚀刻剂)来移除间隔件234、氧化硅材料212及DARC材料216。
参考图7B，牺牲材料214的一部分可保留在蚀刻选择材料210的端部分228处。因此，蚀刻选择材料210可并不在端部分228处大体上暴露，且可由牺牲材料214的保留在端部分228处的部分保护。
参考图8A，可(例如)通过将牺牲材料214暴露于等离子体(包括氧气、二氧化硫、其组合或适合用于移除牺牲材料214的其它蚀刻剂)而在干法蚀刻工艺中移除牺牲材料214。在移除牺牲材料214之后，氧化硅材料212可保留在蚀刻选择材料210上方。参考图8B，氧化硅材料212的环带215的图案可上覆于半导体材料202(图8A)。氧化硅材料212的环带215可与环带235(图7B)对应。环带215的端部分228的至少一部分可由氧化硅材料212覆盖。
参考图9到图11A，氧化硅材料212的环带215(图8B)可用于间距倍增工艺中以在蚀刻选择材料210中形成具有氧化硅材料212的间距的约一半间距的图案。参考图9，氮化物间隔件材料238可保形地形成于半导体装置200的经暴露表面上方(例如蚀刻选择材料210及氧化硅材料212上方)，且可大体上覆盖半导体装置200。氮化物间隔件材料238可至少部分地填充氧化硅材料212的邻近部分之间的间隙220(图3)及开口236(图5A)。在一些实施例中，氮化物间隔件材料238形成为光致抗蚀剂线222(图2B)的间距的约八分之一的厚度。
氮化物间隔件材料238可包含氮化硅、氮氧化硅、金属氮化物(例如TiN、TaN、AlN、WN等)或可保形地形成于半导体装置200上方的任何其它氮化物。氮化物间隔件材料238可通过溅镀、ALD、CVD、PVD、PECVD、LPCVD或其它适合沉积工艺而形成。
参考图10，另一氧化物材料240可形成于氮化物间隔件材料238上方。另一氧化物材料240可(举例来说)毯覆沉积于氮化物间隔件材料238上方且可大体上填充氮化物间隔件材料238的邻近部分之间的间隙。
另一氧化物材料240可包含氧化硅材料，例如二氧化硅。在一些实施例中，另一氧化物材料240与间隔件材料232(图3)或氧化硅材料212相同。在其它实施例中，另一氧化物材料240不同于间隔件材料232及氧化硅材料212中的每一者。另一氧化物材料240可通过溅镀、ALD、CVD、PVD、PECVD、LPCVD或其它适合沉积工艺而形成。
参考图11A，可通过移除另一氧化物材料240的至少顶部部分以暴露氮化物间隔件材料238中的至少一些氮化物间隔件材料、同时使氮化物间隔件材料238的其它部分仍被另一氧化物材料240保护而形成另一氧化物材料240及氮化物间隔件材料238的环带245。经暴露氮化物间隔件材料238可暴露于蚀刻剂，所述蚀刻剂相对于另一氧化物材料240及蚀刻选择材料210而选择性地移除氮化物间隔件材料238。经暴露氮化物间隔件材料238(即，未被另一氧化物材料240覆盖的氮化物间隔件材料238)可经移除以在环带245与邻近氧化硅材料212之间形成空间242。参考图8A及图11A，环带245可在氧化硅材料212的邻近部分之间的间隙220及开口236先前所位于的区处形成。换句话说，环带245可位于氧化硅材料212的邻近部分之间的间隙220及开口236所位于的区处。另一氧化物材料240及氮化物间隔件材料238的邻近部分之间的间距可与邻近氧化硅材料212之间的间距大体上相同，但可从氧化硅材料212偏移达约一半间距。
在一些实施例中，另一氧化物材料240、氮化物间隔件材料238及蚀刻选择材料210中的每一者可展现彼此不同的蚀刻选择性。尽管在本文中描述用作另一氧化物材料240、氮化物间隔件材料238及蚀刻选择材料210的特定材料组合，但可使用具有材料之间的所要蚀刻选择性的其它材料组合。
继续参考图11A，半导体装置200可接着暴露于蚀刻剂，所述蚀刻剂经调配以在未大体上移除环带245的剩余的另一氧化物材料240及氮化物间隔件材料238的情况下选择性地移除蚀刻选择材料210。
参考图11B，在移除另一氧化物材料240及氮化物间隔件材料238之后，氧化硅材料212可保留在氧化硅材料212的环带215(图8B)的端部分228处。
参考图12A，氧化硅材料212的环带215(图8B)以及环带245(图11A)可从半导体装置200移除。在一些实施例中，在未大体上移除蚀刻选择材料210的情况下从半导体装置200大体上完全移除氧化硅材料212、另一氧化物材料240及氮化物间隔件材料238。如上文所描述，蚀刻选择材料210可相对于另一氧化物材料240、氮化物间隔件材料238及氧化硅材料212选择性地进行蚀刻。在一些实施例中，可在未大体上移除蚀刻选择材料210的情况下通过将半导体装置200暴露于等离子体(包含O2、SF6、CH4、NF3或此项技术中已知的用以选择性地移除氧化物及氮化物的其它蚀刻剂中的一或多者)而移除另一氧化物材料240、氮化物间隔件材料238及氧化硅材料212。
参考图12B，蚀刻选择材料210的图案可位于另一氧化物材料240及氮化物间隔件材料238的环带245以及氧化硅材料212的环带215先前所处的位置处。蚀刻选择材料210的部分228中的至少一些部分可具有比蚀刻选择材料210的其它部分大的横截面面积。
参考图13A，蚀刻选择材料210的图案可被转印到上覆于半导体材料202(图2A)的导电材料202A。在一些实施例中，蚀刻选择材料210的图案通过另一氮化硅材料208、氧化物材料206及氮化硅材料204转印到导电材料202A。可通过使用蚀刻选择材料210作为掩模且移除另一氮化硅材料208、氧化物材料206及氮化硅材料204的经暴露部分而形成导电材料202A中的图案。将图案转印到另一氮化硅材料208、氧化物材料206及氮化硅材料204的方法为此项技术中已知的且因此未在本文中进行详细描述。
导电材料202A的部分可经移除以形成彼此电隔离的导电线244。参考图13B，针对最初形成的每个光致抗蚀剂线222(图2B)，可形成四个导电线244。邻近导电线244可彼此分离达介于约10nm与约20nm之间且可具有介于约10nm与约20nm之间的宽度。然而，预期导电线244可彼此分离达不同距离且可具有不同宽度并且本发明不限于此类距离及宽度。导电线244中的每一者可彼此电隔离。
在一些实施例中，具有多个孔口的掩模可在其中期望移除导电材料202A的部分并在导电材料202A内形成开口246的位置处被放置于半导体装置200上方。在一些实施例中，开口246中的至少一些开口可接近端部分228而形成。开口246中的约一半开口可形成于半导体装置200的第一端(例如，图13B中所图解说明的半导体装置的顶部)处且开口246中的约一半开口可形成于半导体装置200的第二相对端(例如，图13B中所图解说明的半导体装置200的底部)处。虽然开口246的形状可为大体矩形，但在其它实施例中，开口246的形状可为三角形、圆形或适合用于形成彼此电隔离的导电线244的任何形状。
继续参考图13B，导电线244可每隔一个地包含比相应导电线244的其它部分宽的一部分，所述部分与光致抗蚀剂材料218(图2B)中的扩大部分230对应且因此位于导电线244的端部分228之间。导电线244中的至少一些导电线可包含触点焊盘垫252，所述触点焊盘垫包含导电线244的扩大部分，所述扩大部分位于导电线244的端部分228之间。触点焊盘垫252可形成于与环带245(图11A)的位置对应的导电线244上。导电触点可形成于触点焊盘垫252中的每一者上。触点焊盘垫252可跨越半导体装置200在大体对角线方向上延伸，使得彼此接近的导电线244的触点焊盘垫252彼此横向且纵向偏移。导电线244中的至少一些导电线可不同于包含位于阵列区域内的触点焊盘垫252的导电线244。一些此类导电线244可包含位于此类导电线244的端部分228处的触点焊盘垫254。触点焊盘垫254可包含比相应导电线244的其它部分大的横截面面积。位于端部分228处的触点焊盘垫254可包括导电线244(或存储器阵列)的触点垫的约一半。具有触点焊盘垫254的导电线244可与在氧化硅材料212(图11B)的环带215所处的位置中形成的导电线244对应。
参考图14，导电触点248、250可在触点焊盘垫252、254(图13B)处形成于导电线244中的每一者上。导电触点250可在导电线244的端部分228之间形成于触点焊盘垫252上且导电触点248可在导电线228的端部分228处形成于触点焊盘垫254上。
触点焊盘垫252可提供较大面积(例如，可具有较大横截面面积)以使导电触点250形成与导电线244的接触。位于端部分228处的触点焊盘垫254可提供较大面积以用于在导电线244的端部分228处形成导电触点248。通过每隔一个地在导电线244上提供触点焊盘垫252且在导电线244的端部分228处提供触点焊盘垫254，导电触点248、250可具有比在常规半导体装置中大的接触面积。因此，导电触点248、250可形成于包含约20nm或更小的线间隔的导电线244上。有利地，导电触点248、250并未布置成减小对半导体装置200的可用区的使用的“鲨鱼颚”图案。
虽然将导电触点248、250描述为形成于导电线244上，但预期导电触点248、250与导电线244进行电通信而非被直接安置于导电线244上。举例来说，在一些实施例中，包含扩大部分230及端部分228的导电线244可形成于导电触点248、250上方，所述扩大部分及所述端部分具有比所述导电线的其它部分大的横截面面积(例如，包含触点焊盘垫252、254)。因此，导电触点248、250可形成为与触点焊盘垫252、254进行电通信。
因此，同间距导电触点可形成于半导体装置的导电线上，其中导电线的宽度低于常规光刻技术的分辨率极限而不牺牲半导体装置的有效面积。导电触点可形成于触点焊盘垫上，所述触点焊盘垫形成于导电线的扩大部分上。由于导电线的扩大部分具有比导电线的其它部分大的横截面表面面积，因此可增加用于形成触点焊盘垫及导电触点的裕度。触点焊盘垫及导电触点可足够大以允许触点焊盘垫及导电触点与其相应导电线对准。类似地，导电触点可与其相应导电线对齐，使得每一导电线与一个导电触点进行电通信。导电线可经图案化使得邻近线上的导电触点不横跨多个导电线，同时导电触点保持足够大使得在每一导电触点与相关联导电线之间进行充分接触。
因此，在一个实施例中，半导体装置包括：第一导电线，其各自包括第一部分、第二部分及扩大部分，所述扩大部分连接所述第一导电线的第一部分与第二部分；第二导电线，所述第二导电线中的至少一些第二导电线安置于一对第一导电线之间，每一第二导电线包含在所述第二导电线的端部分处的比所述第二导电线的其它部分大的横截面面积；及垫，其位于第一导电线及第二导电线中的每一者上，其中位于第二导电线中的每一者上的所述垫是在所述第二导电线的端部分上且位于第一导电线中的每一者上的所述垫是在所述第一导电线的扩大部分上。
在另一实施例中，半导体装置包括：导电线，其位于包含存储器单元的半导体衬底上方，其中所述导电线中的至少一些导电线包含位于相应导电线的端部分之间的扩大部分，其中所述扩大部分比所述相应导电线的其它部分宽；且所述导电线中的至少一些导电线包含端部分，所述端部分具有比所述导电线的其它部分大的横截面面积。
在另一实施例中，半导体装置包括：导电线，其延伸于半导体装置的存储器单元上方，导电线每隔一个地包含位于所述导电线的端部分之间的扩大部分，所述扩大部分具有比所述导电线的其它部分大的横截面面积。
在又一实施例中，形成半导体装置的方法包括：在半导体装置上方形成导电线，形成导电线包括每隔一个地将导电线形成为具有第一部分及通过扩大部分而连接到所述第一部分的第二部分；在所述导电线中的至少一些导电线上在相应导电线的端部分处形成垫；及在所述导电线中的至少一些导电线的扩大部分上形成垫。
形成半导体装置的另一方法包含：在半导体装置上形成光致抗蚀剂材料的线，所述光致抗蚀剂材料的每一线包括相对于光致抗蚀剂材料的相应线的其它部分的加宽部分；在所述光致抗蚀剂材料的所述线的侧壁上形成间隔件；移除所述光致抗蚀剂材料的所述线；在所述间隔件上方形成氮化物材料；移除所述氮化物材料的一部分以形成环绕所述间隔件的氮化物材料的环带；及将所述氮化物材料及所述间隔件的所述环带的图案转印到下伏导电材料以形成导电线的图案，所述导电线中的至少一些导电线具有相对于相应导电线的其它部分的加宽部分。
虽然将导电触点248、250描述及图解说明为通过一种进行间距加倍及间距倍增以从单个光致抗蚀剂线222(图2B)形成四个导电线244的方法而形成，但预期可使用间距倍增或间距加倍的其它方法来形成具有比其它半导体装置大的接触面积的导电触点248、250。
参考图15A到15E，图解说明形成触点焊盘垫352、354(图15E)的另一实施例。参考图15A，方法可包含将光致抗蚀剂材料318图案化以在半导体装置上方形成光致抗蚀剂线322，所述光致抗蚀剂线类似于上文参考图2A及图2B所描述的光致抗蚀剂材料218。光致抗蚀剂线322可包含具有扩大区的端部分328，触点焊盘垫中的至少一些触点焊盘垫将在所述扩大区处形成，如本文中所描述。光致抗蚀剂线322可各自包含具有比光致抗蚀剂线322的其它部分大的横截面面积的扩大部分330，所述扩大部分类似于上文参考图2B所描述的扩大部分230。举例来说，扩大部分330可位于光致抗蚀剂线322的端部分328之间。光致抗蚀剂线322可使用常规光刻技术来形成且接着将光致抗蚀剂材料318的部分移除到所要宽度，如上文参考图3所描述。光致抗蚀剂线322的端部分328可位于半导体装置的阵列区域内。
参考图15B，可在间距加倍工艺中在光致抗蚀剂材料318的侧壁上形成间隔件312，如上文参考图3到图5B所描述。在于光致抗蚀剂材料318的侧壁上形成间隔件312之后，可从半导体装置移除光致抗蚀剂材料318。端部分328可包含间隔件材料312的材料的比半导体装置的其它部分大的横截面面积。在移除光致抗蚀剂材料318之后，间隔件312的环带315可保留。
参考图15C，可围绕间隔件312形成另一间隔件材料340以形成另一间隔件材料340的环带345。在一些实施例中，存在另一间隔件材料340的为间隔件312的环带315数目的两倍的环带345。在一些此类实施例中，间隔件312的每一环带315可由位于其外侧壁上的一个环带345及位于其内侧壁上的一个环带345环绕。
参考图15D，可从半导体装置移除间隔件312，从而留下另一间隔件材料340。可将包含孔口的掩模放置于半导体装置上方以在半导体装置中形成开口346(在图15D中以虚线展示)。在一些实施例中，掩模可包含单个孔口，所述单个孔口具有在对角线方向上延伸的大体矩形形状。形成开口346可隔离另一间隔件材料340的环带345且形成另一间隔件材料340的线图案。
参考图15E，另一间隔件材料340的图案可经反转以在上覆于半导体装置的导电材料中形成图案且形成导电线344。换句话说，导电线344的图案可与另一间隔件材料340的图案相对，这是因为导电线344位于开口或间隔件先前所位于的位置处。导电线344可形成于上覆于半导体装置的衬底的导电材料中。可存在为光致抗蚀剂线322(图15A)的四倍的导电线344。
触点焊盘垫354可形成于导电线344中的至少一些导电线的端部分328处且触点焊盘垫352可形成于导电线344中的至少一些导电线上、位于其它导电线344中的至少一些导电线的端部分328之间，如上文参考图14所描述。触点焊盘垫352可每隔一个导电线344在扩大部分330处形成。触点焊盘垫354可每隔一个导电线344在导电线344的端子部分处形成。导电触点可形成于触点焊盘垫352、354中的每一者上方。因此，导电触点可形成于半导体装置的阵列区域内。导电触点中的至少一些导电触点可在导电线344的端部分328之间形成于相应导电线344上且导电触点中的至少一些导电触点可形成于导电线344的端部分328处。
图16A到图16C图解说明根据本发明的另一实施例的形成触点焊盘垫的方法。参考图16A，可将光致抗蚀剂材料418图案化以在半导体装置上方形成光致抗蚀剂线422。光致抗蚀剂材料418可大体上类似于上文参考图2A所描述的光致抗蚀剂材料218。光致抗蚀剂线422中的一些光致抗蚀剂线可在大体水平方向上延伸且光致抗蚀剂线422中的一些光致抗蚀剂线可在大体垂直方向上延伸。在大体水平方向上延伸的光致抗蚀剂线422及在大体垂直方向上延伸的光致抗蚀剂线422可彼此间隔开且可大体上彼此垂直地定向。光致抗蚀剂线422中的每一者可包含扩大部分430，触点焊盘垫将在所述扩大部分处形成，如本文中所描述。光致抗蚀剂线422中的每一者的端部分428还可包含相对较大部分，其它触点焊盘垫将在所述相对较大部分处形成。光致抗蚀剂线422的端部分428可在半导体装置的拐角处彼此分离。
参考图16B，可在光致抗蚀剂材料418的侧壁上形成间隔件412且可从半导体装置移除光致抗蚀剂材料418的部分，如上文参考图3到图5B所描述。在移除光致抗蚀剂材料418之后，间隔件412的环带415可保留。
参考图16C，可在半导体装置上方形成导电材料中的导电线444的图案，如上文参考图15C及图15D所描述。举例来说，可对间隔件412的环带415执行间距加倍工艺，如上文参考图15C所描述。可将所得图案转印到导电材料以形成导电线444，如上文参考图15D及图15E所描述。导电线444中的一些导电线可在第一水平方向上延伸且导电线444中的一些导电线可在垂直于第一方向的第二垂直方向上延伸。
开口446可将导电线444中的每一者电隔离。导电线444可包含位于导电线444中的至少一些导电线的端部分428处的触点焊盘垫454及位于导电线444中的至少一些导电线上(例如相应导电线444的端部分428之间)的触点焊盘垫452。在一些实施例中，触点焊盘垫452位于半导体装置的阵列区域内。触点焊盘垫452可每隔一个导电线444在扩大部分430处形成。导电触点可形成于触点焊盘垫452、454中的每一者上方。因此，导电触点可形成于半导体装置的阵列区域内。导电触点中的至少一些导电触点可在导电线444的端部分428之间形成于导电线444上且导电触点中的至少一些导电触点可形成于导电线444的端部分428处。在一些实施例中，端部分428可位于半导体装置的阵列区域内。
尽管已结合各图描述特定说明性实施例，但所属领域的技术人员将认识到并了解：由本发明囊括的实施例不限于本文中明确展示及描述的那些实施例。而是，可在不背离由本发明囊括的实施例的范围的情况下做出对本文中所描述的实施例的许多添加、删除及修改，例如后文中所主张的那些内容，包含合法等效内容。另外，来自一个所揭示实施例的特征可与另一所揭示实施例的特征组合，同时仍囊括于如由发明者预期的本发明的范围内。

Claims (20)

1.一种半导体装置，其包括：
导电线，其位于包含存储器单元的半导体衬底上方，其中：
所述导电线中的至少一些导电线包含位于所述相应导电线的端部分之间的扩大部分，其中所述扩大部分比所述相应导电线的其它部分宽；且
所述导电线中的至少一些导电线包含具有比所述导电线的其它部分大的横截面面积的端部分。
2.根据权利要求1所述的半导体装置，其中所述导电线的所述扩大部分位于所述导电线的端部分之间。
3.根据权利要求1所述的半导体装置，其进一步包括位于所述导电线的所述端部分处的垫，所述导电线包含具有比所述导电线的其它部分大的横截面面积的端部分。
4.根据权利要求3所述的半导体装置，其中位于所述端部分处的所述垫包括所述导电线的所述垫的约一半。
5.根据权利要求3所述的半导体装置，其中包括位于所述端部分处的所述垫的所述导电线不同于包含所述扩大部分的所述导电线。
6.根据权利要求1所述的半导体装置，其中所述导电线中的约一半导电线包含所述扩大部分。
7.根据权利要求1所述的半导体装置，其进一步包括位于所述半导体装置的外围区域处的至少一个开口，所述至少一个开口分离邻近导电线。
8.根据权利要求1所述的半导体装置，其进一步包括位于所述扩大部分中的每一者上方的触点。
9.根据权利要求1所述的半导体装置，其中邻近导电线分离达介于约10nm与约20nm之间。
10.根据权利要求1所述的半导体装置，其进一步包括位于所述导电线的所述扩大部分上的垫。
11.根据权利要求1所述的半导体装置，其中所述扩大部分彼此纵向偏移且横向偏移。
12.根据权利要求1所述的半导体装置，其中包括所述扩大部分的所述导电线包括第一部分及第二部分，所述第一部分与所述第二部分经由所述扩大部分而彼此连接。
13.根据权利要求12所述的半导体装置，其中所述第一部分与所述第二部分彼此横向偏移。
14.根据权利要求1所述的半导体装置，其中所述扩大部分中的至少一些扩大部分包括弯曲表面。
15.一种形成半导体装置的方法，所述方法包括：
在半导体装置上方形成导电线，形成所述导电线包括：
每隔一个地将导电线形成为具有第一部分及通过扩大部分而连接到所述第一部分的第二部分；
在所述导电线中的至少一些导电线上在所述相应导电线的端部分处形成垫；及
在所述导电线中的至少一些导电线的所述扩大部分上形成垫。
16.根据权利要求15所述的方法，其进一步包括将所述导电线中的至少一些导电线的所述扩大部分形成为具有比所述导电线的其它部分大的横截面面积。
17.根据权利要求15所述的方法，其中在所述导电线中的至少一些导电线上在半导体衬底的外围区域处形成触点垫包括在所述导电线的端部分处形成触点垫。
18.根据权利要求15所述的方法，其中在所述导电线中的至少一些导电线的所述扩大部分上形成垫包括形成彼此纵向偏移的所述垫。
19.根据权利要求15所述的方法，其中在所述导电线中的至少一些导电线上在所述相应导电线的端部分处形成垫包括在所述半导体装置的阵列区域中形成所述垫。
20.根据权利要求15所述的方法，其中在半导体装置上方形成导电线包括：
在所述半导体装置上形成光致抗蚀剂材料的线，所述光致抗蚀剂材料的每一线包括相对于光致抗蚀剂材料的相应线的其它部分的扩大部分；
在所述光致抗蚀剂材料的所述线的侧壁上形成间隔件；
移除所述光致抗蚀剂材料的所述线；
在所述间隔件上方形成氮化物材料；
移除所述氮化物材料的一部分以环绕所述间隔件形成所述氮化物材料的环带；及
将所述氮化物材料的所述环带及所述间隔件的图案转印到下伏导电材料以形成导电线的图案，所述导电线中的至少一些导电线包括通过所述扩大部分而连接的所述第一部分及所述第二部分。
CN201680050075.8A 2015-08-28 2016-07-27 包含导电线的半导体装置及形成半导体装置的方法 Active CN107949907B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/838,768 2015-08-28
US14/838,768 US9911693B2 (en) 2015-08-28 2015-08-28 Semiconductor devices including conductive lines and methods of forming the semiconductor devices
PCT/US2016/044246 WO2017039887A1 (en) 2015-08-28 2016-07-27 Semiconductor devices including conductive lines and methods of forming the semiconductor devices

Publications (2)

Publication Number Publication Date
CN107949907A true CN107949907A (zh) 2018-04-20
CN107949907B CN107949907B (zh) 2022-03-22

Family

ID=58095859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680050075.8A Active CN107949907B (zh) 2015-08-28 2016-07-27 包含导电线的半导体装置及形成半导体装置的方法

Country Status (7)

Country Link
US (3) US9911693B2 (zh)
EP (1) EP3341962B1 (zh)
JP (2) JP6561198B2 (zh)
KR (2) KR102166353B1 (zh)
CN (1) CN107949907B (zh)
SG (1) SG10201912557WA (zh)
WO (1) WO2017039887A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112292757A (zh) * 2018-08-24 2021-01-29 铠侠股份有限公司 半导体装置及其制造方法
CN113314507A (zh) * 2021-04-27 2021-08-27 长江存储科技有限责任公司 半导体器件的测试结构及漏电分析方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911693B2 (en) 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
US10784172B2 (en) * 2017-12-29 2020-09-22 Texas Instruments Incorporated Testing solid state devices before completing manufacture
US10818729B2 (en) * 2018-05-17 2020-10-27 Macronix International Co., Ltd. Bit cost scalable 3D phase change cross-point memory
EP3660890B1 (en) * 2018-11-27 2021-08-11 IMEC vzw A method for forming an interconnection structure
KR20210015118A (ko) 2019-07-31 2021-02-10 에스케이하이닉스 주식회사 메모리 소자

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090311861A1 (en) * 2008-06-17 2009-12-17 Samsung Electronics Co., Ltd. Methods of forming fine patterns in the fabrication of semiconductor devices
CN101764122A (zh) * 2008-12-24 2010-06-30 三星电子株式会社 具有窄导线图案的半导体装置及其形成方法
US20100295110A1 (en) * 2009-05-22 2010-11-25 Elpida Memory, Inc. Device and manufacturing method thereof
CN102024779A (zh) * 2009-09-15 2011-04-20 三星电子株式会社 半导体器件中的图案结构及其形成方法
CN102484095A (zh) * 2009-08-21 2012-05-30 美光科技公司 半导体衬底中的通孔及导电布线层
US20120146110A1 (en) * 2010-12-14 2012-06-14 Hynix Semiconductor Inc. Semiconductor device and forming method of the same
CN102983118A (zh) * 2011-09-06 2013-03-20 爱思开海力士有限公司 半导体器件及其制造方法
CN104051345A (zh) * 2013-03-17 2014-09-17 南亚科技股份有限公司 间距减半集成电路工艺及通过该工艺制成的集成电路结构
US20140304666A1 (en) * 2013-04-09 2014-10-09 United Microelectronics Corp. Method of optical proximity correction for modifying line patterns and integrated circuts with line patterns modified by the same

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621395B2 (ja) 1983-06-07 1994-03-23 三菱油化株式会社 カ−ペット基布
JPS607147A (ja) * 1983-06-24 1985-01-14 Mitsubishi Electric Corp 半導体装置
JPH023276A (ja) * 1988-06-20 1990-01-08 Hitachi Ltd 半導体装置
JPH02265271A (ja) * 1989-04-05 1990-10-30 Nec Corp 半導体メモリ装置
KR940002837B1 (ko) * 1990-06-12 1994-04-04 금성일렉트론 주식회사 롬 셀 구조
JPH04287368A (ja) * 1991-03-15 1992-10-12 Sony Corp 半導体メモリ
DE4115909C1 (zh) 1991-05-15 1992-11-12 Siemens Ag, 8000 Muenchen, De
US5084406A (en) * 1991-07-01 1992-01-28 Micron Technology, Inc. Method for forming low resistance DRAM digit-line
DE4139719C1 (zh) * 1991-12-02 1993-04-08 Siemens Ag, 8000 Muenchen, De
JPH05283644A (ja) * 1992-04-03 1993-10-29 Nec Corp 半導体記憶装置
JPH0621395A (ja) * 1992-07-03 1994-01-28 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
JPH06151768A (ja) * 1992-11-02 1994-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3243156B2 (ja) * 1995-09-12 2002-01-07 株式会社東芝 半導体記憶装置
US6025221A (en) * 1997-08-22 2000-02-15 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
JP2000019709A (ja) * 1998-07-03 2000-01-21 Hitachi Ltd 半導体装置及びパターン形成方法
KR100313151B1 (ko) * 1999-12-30 2001-11-07 박종섭 컬럼 트랜지스터의 레이아웃방법
KR100390975B1 (ko) * 2001-03-28 2003-07-12 주식회사 하이닉스반도체 반도체소자의 제조방법
JP3866586B2 (ja) * 2002-02-25 2007-01-10 株式会社東芝 半導体記憶装置
JP2004031850A (ja) * 2002-06-28 2004-01-29 Sony Corp メモリ装置
US7332389B2 (en) * 2003-07-02 2008-02-19 Micron Technology, Inc. Selective polysilicon stud growth
KR100599050B1 (ko) * 2004-04-02 2006-07-12 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7227266B2 (en) 2004-11-09 2007-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure to reduce stress induced voiding effect
KR100718216B1 (ko) 2004-12-13 2007-05-15 가부시끼가이샤 도시바 반도체 장치, 패턴 레이아웃 작성 방법, 노광 마스크
JP3729843B2 (ja) 2005-04-11 2005-12-21 株式会社日立製作所 半導体集積回路装置の製造方法
US7332812B2 (en) 2005-04-14 2008-02-19 Infineon Technologies Ag Memory card with connecting portions for connection to an adapter
KR100693879B1 (ko) * 2005-06-16 2007-03-12 삼성전자주식회사 비대칭 비트 라인들을 갖는 반도체 장치 및 이를 제조하는방법
US20070218627A1 (en) * 2006-03-15 2007-09-20 Ludovic Lattard Device and a method and mask for forming a device
US7611980B2 (en) * 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
KR100834739B1 (ko) * 2006-09-14 2008-06-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP4364226B2 (ja) * 2006-09-21 2009-11-11 株式会社東芝 半導体集積回路
TWI334223B (en) 2007-04-10 2010-12-01 Nanya Technology Corp Checkerboard deep trench dynamic random access memory array layout
US7642572B2 (en) * 2007-04-13 2010-01-05 Qimonda Ag Integrated circuit having a memory cell array and method of forming an integrated circuit
US8367537B2 (en) 2007-05-10 2013-02-05 Spansion Llc Flash memory cell with a flair gate
JP4504402B2 (ja) 2007-08-10 2010-07-14 株式会社東芝 不揮発性半導体記憶装置
KR100965011B1 (ko) * 2007-09-03 2010-06-21 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
JP4789158B2 (ja) * 2008-08-18 2011-10-12 株式会社東芝 半導体装置の製造方法、及び半導体装置
JP2010050311A (ja) * 2008-08-22 2010-03-04 Elpida Memory Inc 半導体装置及びその製造方法
US7759704B2 (en) * 2008-10-16 2010-07-20 Qimonda Ag Memory cell array comprising wiggled bit lines
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8043964B2 (en) 2009-05-20 2011-10-25 Micron Technology, Inc. Method for providing electrical connections to spaced conductive lines
JP4945619B2 (ja) * 2009-09-24 2012-06-06 株式会社東芝 半導体記憶装置
US8222140B2 (en) 2009-12-23 2012-07-17 Intel Corporation Pitch division patterning techniques
KR101598834B1 (ko) * 2010-02-17 2016-03-02 삼성전자주식회사 콘택 플러그를 구비한 반도체 소자 및 그 제조 방법
KR101736983B1 (ko) 2010-06-28 2017-05-18 삼성전자 주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
US8890233B2 (en) 2010-07-06 2014-11-18 Macronix International Co., Ltd. 3D memory array with improved SSL and BL contact layout
US8390051B2 (en) 2010-07-27 2013-03-05 Micron Technology, Inc. Methods of forming semiconductor device structures and semiconductor device structures including a uniform pattern of conductive lines
US8795953B2 (en) 2010-09-14 2014-08-05 Nikon Corporation Pattern forming method and method for producing device
JP2012089744A (ja) * 2010-10-21 2012-05-10 Elpida Memory Inc 半導体装置の製造方法
JP2012099627A (ja) 2010-11-02 2012-05-24 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP5395837B2 (ja) * 2011-03-24 2014-01-22 株式会社東芝 半導体装置の製造方法
JP5571030B2 (ja) * 2011-04-13 2014-08-13 株式会社東芝 集積回路装置及びその製造方法
KR101774234B1 (ko) * 2011-06-01 2017-09-05 삼성전자 주식회사 반도체 소자의 제조 방법
US8823149B2 (en) 2012-12-11 2014-09-02 Globalfoundries Inc. Contact landing pads for a semiconductor device and methods of making same
EP2608210B1 (en) * 2011-12-23 2019-04-17 IMEC vzw Stacked RRAM array with integrated transistor selector
JP5738786B2 (ja) 2012-02-22 2015-06-24 株式会社東芝 半導体装置および半導体装置の製造方法
JP5819218B2 (ja) * 2012-02-23 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2013247273A (ja) * 2012-05-28 2013-12-09 Ps4 Luxco S A R L 半導体装置の製造方法およびその方法により製造された半導体装置
US20140036565A1 (en) * 2012-08-02 2014-02-06 Nanya Technology Corporation Memory device and method of manufacturing memory structure
JP6037161B2 (ja) 2012-08-06 2016-11-30 パナソニックＩｐマネジメント株式会社 点灯装置、照明器具、ランプ及び音鳴り防止方法
US9153595B2 (en) 2012-09-14 2015-10-06 Sandisk Technologies Inc. Methods of making word lines and select lines in NAND flash memory
US8674522B1 (en) 2012-10-11 2014-03-18 Nanya Technology Corp. Castle-like chop mask for forming staggered datalines for improved contact isolation and pattern thereof
JP2014216438A (ja) * 2013-04-24 2014-11-17 株式会社東芝 半導体装置およびその製造方法
JP2014229694A (ja) 2013-05-21 2014-12-08 株式会社東芝 半導体装置およびその製造方法
US9159670B2 (en) 2013-08-29 2015-10-13 Qualcomm Incorporated Ultra fine pitch and spacing interconnects for substrate
KR102171258B1 (ko) * 2014-05-21 2020-10-28 삼성전자 주식회사 반도체 소자
US9911693B2 (en) 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090311861A1 (en) * 2008-06-17 2009-12-17 Samsung Electronics Co., Ltd. Methods of forming fine patterns in the fabrication of semiconductor devices
CN101764122A (zh) * 2008-12-24 2010-06-30 三星电子株式会社 具有窄导线图案的半导体装置及其形成方法
US20100295110A1 (en) * 2009-05-22 2010-11-25 Elpida Memory, Inc. Device and manufacturing method thereof
CN102484095A (zh) * 2009-08-21 2012-05-30 美光科技公司 半导体衬底中的通孔及导电布线层
CN102024779A (zh) * 2009-09-15 2011-04-20 三星电子株式会社 半导体器件中的图案结构及其形成方法
US20120146110A1 (en) * 2010-12-14 2012-06-14 Hynix Semiconductor Inc. Semiconductor device and forming method of the same
CN102983118A (zh) * 2011-09-06 2013-03-20 爱思开海力士有限公司 半导体器件及其制造方法
CN104051345A (zh) * 2013-03-17 2014-09-17 南亚科技股份有限公司 间距减半集成电路工艺及通过该工艺制成的集成电路结构
US20140304666A1 (en) * 2013-04-09 2014-10-09 United Microelectronics Corp. Method of optical proximity correction for modifying line patterns and integrated circuts with line patterns modified by the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112292757A (zh) * 2018-08-24 2021-01-29 铠侠股份有限公司 半导体装置及其制造方法
CN112292757B (zh) * 2018-08-24 2024-03-05 铠侠股份有限公司 半导体装置及其制造方法
CN113314507A (zh) * 2021-04-27 2021-08-27 长江存储科技有限责任公司 半导体器件的测试结构及漏电分析方法
CN113314507B (zh) * 2021-04-27 2022-09-16 长江存储科技有限责任公司 半导体器件的测试结构及漏电分析方法

Also Published As

Publication number Publication date
CN107949907B (zh) 2022-03-22
JP2019204965A (ja) 2019-11-28
KR102112941B1 (ko) 2020-05-19
US20170062324A1 (en) 2017-03-02
EP3341962A1 (en) 2018-07-04
EP3341962B1 (en) 2023-07-19
US9911693B2 (en) 2018-03-06
JP6845443B2 (ja) 2021-03-17
JP6561198B2 (ja) 2019-08-14
US10388601B2 (en) 2019-08-20
US20190103350A1 (en) 2019-04-04
JP2018525823A (ja) 2018-09-06
EP3341962A4 (en) 2019-04-17
US10811355B2 (en) 2020-10-20
KR102166353B1 (ko) 2020-10-16
WO2017039887A1 (en) 2017-03-09
US20180114751A1 (en) 2018-04-26
KR20200055803A (ko) 2020-05-21
KR20180034696A (ko) 2018-04-04
SG10201912557WA (en) 2020-02-27

Similar Documents

Publication Publication Date Title
CN107949907A (zh) 包含导电线的半导体装置及形成半导体装置的方法
US11600665B2 (en) Cross-point memory and methods for fabrication of same
TWI476815B (zh) 於半導體結構中形成分離主動區域、渠溝及導線之方法以及包含其之半導體結構
TWI402915B (zh) 半導體架構及其形成之方法
TWI573228B (zh) 交叉點二極體陣列及其製造方法
US11437433B2 (en) Techniques for MRAM top electrode via connection
US9214386B2 (en) Semiconductor constructions and methods of forming electrically conductive contacts
US11088040B2 (en) Cell-like floating-gate test structure
US9082695B2 (en) Vialess memory structure and method of manufacturing same
KR20210080571A (ko) 메모리 어레이 및 메모리 어레이를 형성하는데 사용되는 방법
CN101499457B (zh) 半导体器件及其制造方法
JP2008283168A (ja) 半導体素子の微細パターン形成方法
US11264292B2 (en) Cell-like floating-gate test structure
US20220293510A1 (en) Semiconductor device and method for forming the structure of word-line avoiding short circuit thereof
WO2023142227A1 (zh) 半导体结构及其制造方法
CN100378952C (zh) 半导体元件及具有金属硅化物的导线的制造方法
TW202410402A (zh) 記憶體胞元結構、動態隨機存取記憶體胞元結構及形成方法
TW201913959A (zh) 半導體裝置結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant