KR100313151B1 - 컬럼 트랜지스터의 레이아웃방법 - Google Patents

컬럼 트랜지스터의 레이아웃방법 Download PDF

Info

Publication number
KR100313151B1
KR100313151B1 KR1019990066307A KR19990066307A KR100313151B1 KR 100313151 B1 KR100313151 B1 KR 100313151B1 KR 1019990066307 A KR1019990066307 A KR 1019990066307A KR 19990066307 A KR19990066307 A KR 19990066307A KR 100313151 B1 KR100313151 B1 KR 100313151B1
Authority
KR
South Korea
Prior art keywords
local data
column
transistor
active region
bit line
Prior art date
Application number
KR1019990066307A
Other languages
English (en)
Other versions
KR20010058931A (ko
Inventor
이경수
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990066307A priority Critical patent/KR100313151B1/ko
Priority to TW089127177A priority patent/TW465108B/zh
Priority to GB0416099A priority patent/GB2400732B/en
Priority to GB0031248A priority patent/GB2364171B/en
Priority to CNB001369172A priority patent/CN1207788C/zh
Priority to DE10065703A priority patent/DE10065703B4/de
Priority to US09/750,017 priority patent/US6521960B2/en
Priority to DE10066486A priority patent/DE10066486B3/de
Priority to JP2001000037A priority patent/JP2001196550A/ja
Publication of KR20010058931A publication Critical patent/KR20010058931A/ko
Application granted granted Critical
Publication of KR100313151B1 publication Critical patent/KR100313151B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 센스엠프의 컬럼 트랜지스터 레이아웃 방법에 관한 것으로서, 사각 형상의 활성영역 4개를 한조로 하여 각조를 바둑판 형상으로 반복배치하고, 가로 방향 및 세로 방향으로 각각 연장되는 비트라인과 로컬 데이터 라인을 형성하되. 하나의 활성영역에는 두 개의 비트라인과 하나의 로컬 데이터 라인이 연결되도록 하고, 게이트전극은 절곡부를 가지도록 하여 트랜지스터의 폭을 향상시켰으므로, 컬럼 트랜지스터의 콘택수가 줄어들고 채널 폭이 증가되어 작은 면적에 컬럼 트랜지스터들을 배치할 수 있어 제한된 면적 내에서의 센스엠프 배치 면적이 증가되어 설계의 여유도가 증가되고, 콘택 형성을 위한 공정여유도가 증가되어 소자의 고집적화에 유리하고, 소자의 동작 특성을 향상시킬 수 있다.

Description

컬럼 트랜지스터의 레이아웃방법{A method for layout of cloumn transistor}
본 발명은 메모리장치에 사용되는 컬럼 트랜지스터의 레이아웃방법에 관한 것으로서, 특히 비트라인상의 데이터를 로컬 데이터 라인으로 전달시켜주는 (또는 로컬 데이터 라인상의 데이터를 비트라인으로 전달시켜주는) 컬럼 트랜지스터의 레이아웃을 효율적으로 배치하여 한 쌍의 비트라인 상에 각각 위치하는 감지증폭기의 레이아웃 면적으로 칩의 집적도를 증대시킬 수 있는 컬럼 트랜지스터의 레이아웃 방법에 관한 것이다.
일반적으로 메모리 장치에서 감지증폭기의 레이아웃 면적은 메모리 셀 사이즈에 의하여 결정된다. 이러한 이유로 인하여 메모리 장치의 고집적화가 급속히 진행될수록 메모리 셀의 크기가 상당히 감소하게됨은 물론 메모리 셀 내의 데이터를 감지 및 증폭시키는 감지 증폭기의 크기 또한 이에 비례하여 감소하게 된다. 이처럼 감지 증폭기의 크기가 감소하게 되면 감지증폭기의 구동 능력이 저하되는 원인중의 하나가 된다. 최근 들어 마이크로 프로세서의 동작 주파수는 메모리 장치의 메모리 장치의 처리 동작 주파수를 훨씬 능가하고 있기 때문에 이에 대응하여 메모리 장치의 동작 주파수를 개선시키는 것이 매우 중요하다. 따라서 본 발명에서는 메모리 장치의 동작 주파수를 개선시키는 방법 중의 하나로서 감지증폭기의 구동 능력을 개선시킬 수 있는 방법을 제안하고자한다. 본 발명에서는 비트라인과 로컬 데이터 라인 사이에 위치하는 컬럼 트랜지스터의 레이아웃을 효율적으로 배치하여 비트라인 사이에 위치하는 감지증폭기의 레이아웃 면적을 극대화시킬 수 있는 방법을 제안한다.
도 1은 종래 기술에 따른 컬럼 트랜지스터의 회로도로서, 폭이 2.28㎛인 컬럼 트랜지스터들의 예이다.
먼저, 다수개의 비트라인들(Biti, BitBi, Bitj, BitBj)이 쌍을 이루어 가로 방향으로 연장되어있고, 역시 다수개의 로컬 데이터 (버스) 라인들(LDBi, LDBBi, LDBj, LDBBj)이 컬럼 트랜지스터들(CT1∼8)과 연결되어있다. 도면에 도시되어있는 바와 같이, 비트라인(Biti) 상의 데이터는 컬럼 트랜지스터(CT1,CT5)들에 의해 노드(N1,N2)를 통해 로컬 데이터 라인(LDBi)으로 전달되고, 비트라인(Bitj) 상의 데이터는 컬럼 트랜지스터(CT2, CT6)들에 의해 노드(N3,N4)를 통해 로컬 데이터 라인(LDBBj)으로 전달되며, 비트라인(BitBi) 상의 데이터는 컬럼 트랜지스터들(CT3, CT7)에 의해 노드(N5,N6)를 통해 로컬 데이터 라인(LDBBi)에 전달되고, 비트라인(BitBj) 상의 데이터는 컬럼 트랜지스터들(CT4, CT8)에 의해 노드(N7,N8)를 통해 로컬 데이터 라인(LDBj)에 전달된다.
즉, Biti → CT1 → LDBi, Bitj → CT2 → LDBBj, BitBi → CT3 → LDBBi 및 BitBj → CT4 → LDBj 의 전달 경로를 가지게 된다.
이러한 컬럼 트랜지스터들의 레이아웃을 살펴보면 다음과 같다.
도 2를 참조하면, 반도체기판상에 직사각 형상의 활성영역(10)들이 바둑판상으로 정렬되어 있고, 4개의 인접한 활성영역(10)들이 하나의 조를 이루며, 하나의 활성영역(10)에는 두 번 게이트전극(12)이 교차하게 되고 그 교차되는 폭(witch)이 1.14이며, 두 번 교차되므로 트랜지스터의 폭은 2.28이 되며, 한조를 이루는 4개의 게이트전극(12)은 하나로 이어져 각각 컬럼 트랜지스터들(CT1∼4)을 이룬다.
또한 상기 활성영역(10)들 사이의 상하 양측에 Biti, Bitj, BitBi 및 BitBj비트라인(14)이 순차적으로 가로 방향으로 연장되어있으며, 상기 비트라인(14)들은 각각 두 개의 콘택(BC)에 의해 활성영역(10)들과 접촉되며, 상기 활성영역(10)들과는 두 개가 중첩되고 비트라인(14)과는 직교하는 방향으로 로컬 데이터 라인들(16; LDBi, LDBBj, LDBBi, LDBj)이 연장되어있고, 각각의 로컬 데이터 라인들(16)은 로컬 데이터 라인 콘택(LDBC)에 의해 컬럼 트랜지스터들(CT1∼4)의 활성영역(10)과 접촉되며, 각 컬럼 트랜지스터들(CT1∼4)의 게이트전극(12)은 금속배선(18)과 메탈콘택(MC)으로 연결되어있으며, 이러한 구조가 반복 형성된다.
상기와 같은 종래 기술에 따른 컬럼 트랜지스터는 소자가 고집적화되어 감지증폭기와 연결되는 컬럼 트랜지스터의 면적을 감소시킬 수 없어 주어진 면적에 감지증폭기를 효과적으로 배치하기가 상대적으로 어려워져 소자의 고집적화를 방해하고, 소자의 동작특성 향상을 방해하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 콘택의 수를 감소시키고, 트랜지스터의 폭을 증가시켜 소자의 고집적화에 유리하고 동작특성을 향상시킬 수 있는 컬럼 트랜지스터의 레이아웃 방법을 제공함에 있다.
도 1은 종래 기술에 따른 센스엠프 컬럼 트랜지스터의 회로도.
도 2는 도1 회로의 레이아웃도.
도 3은 본 발명에 따른 센스엠프 컬럼 트랜지스터의 회로도.
도 4는 도 3 회로의 레이아웃도.
<도면의 주요 부분에 대한 부호의 설명>
10,20 : 활성영역 12,22 : 게이트전극
14,24 : 비트라인 16,26 : 로컬 데이터 라인
18,28 : 금속배선 BC : 비트라인콘택
LDC : 로컬 데이터 라인 콘택 MC : 금속배선 콘택
N1∼8 : 노드 CT1∼8 : 컬럼 트랜지스터
Biti, BitBi, Bitj, BitBj : 비트라인
LDBi, LDBBi, LDBj, LDBBj : 로컬 데이터 버스 라인
상기와 같은 목적을 달성하기 위한 본 발명에 따른 컬럼 트랜지스터의 레이아웃 방법의 특징은,
센스엠프에서 로컬 데이터 라인과 비트라인을 연결시키는 컬럼 트랜지스터의 레이아웃 방법에 있어서,
컬럼 트랜지스터의 소오스나 드레인영역을 인접하는 센스엠프의 컬럼 트랜지스터 활성영역의 소오스나 드레인영역과 공유하도록 형성하는 것을 특징 으로한다.
또한 상기 컬럼 트랜지스터의 게이트전극을 상기 컬럼 트랜지스터의 활성영역상에서 절곡되어있어 트랜지스터의 폭을 증가시키는 것과, 상기 게이트전극이 ??자형상으로 절곡되어있는 것과 하나의 센스엠프와 연결되는 컬럼 트랜지스터들의 게이트전극이 모두 공유되도록 형성하는 것과, 상기 게이트전극이 하나의 금속배선과 한 지점에서 접촉되는 것과, 상기 컬럼 트랜지스터를 구성하는 하나의 활성영역에는 두 개의 비트라인과 하나의 로컬 데이터 라인이 접촉되는 것을 특징으로 한다.
본 발명의 다른 특징은,
4개가 한조를 이루어 바둑판 형상으로 반복배치되어있는 사각 형상의 활성영역과,
4개 한조의 활성영역에 절곡부를 가지고 중첩되며, 하나의 센스엠프와 연결되는 컬럼 트랜지스터들간에는 공유하여 금속배선과 연결되어 있는 게이트전극과,
상기 활성영역 하나에 대하여 4개가 가로지르며 그중 두 개만이 하나의 활성영역에 접촉되는 비트라인과
상기 비트라인과는 교차되는 방향으로 연장되고, 상기 활성영역 하나에 대하여 각 두 개씩이 가로지르고, 그중 하나만이 활성영역과 접촉되는 로컬 데이터 라인을 구비함에 있다.
또한 상기 게이트전극이 ㄷ자형상으로 절곡되어있는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 컬럼 트랜지스터의 레이아웃 방법에 대하여 상세히 설명을 하기로 한다.
본 발명에 따른 컬럼 트랜지스터의 회로도는 종래 기술과 유사한 구조를 가지는데, 도 3에 도시되어있는 바와 같이, 로컬 데이터 라인의 배치가 LDBi, LDBBj, LDBBi, LDBj 의 순서로 바꾸고, 단지 그 레이아웃에 있어서 특징을 가진다.
도 4는 본 발명에 따른 컬럼 트랜지스터의 레이아웃도이다.
먼저, 4개의 컬럼 트랜지스터들을 한조로 하여 활성 영역(20)을 공유하되, 인접한 두 개 조의 컬럼 트랜지스터들(CT1∼4)과 (CT5∼8)의 활성영역(20)들은 인접한 센스엠프의 컬럼 트랜지스터들과 소오스나 드레인영역들이 서로 공유되어있으며, 각 활성영역(20)들 상에는 '∩' 또는 '∪'과 같은 'ㄷ'자 형상의 게이트전극(22)들이 적당하게 배치되어 4개 한조로 공유되고, 각 활성영역(20)들의 상부에는 각각 상측에서부터 Bitj, BitBj, BitBi 및 Biti 의 비트라인(24)이 중첩되게 가로방향으로 연장되어 형성되어있으며, 로컬 데이터 라인(26)들은 오른쪽부터 왼쪽으로 LDBi, LDBBj, LDBBi, LDBj 의 순서로 상기 비트라인(24)들과는 직교하는 세로 방향으로 연장되어있고, 활성영역(20)들. 간의 공간 상부에 상기 비트라인(24)과 평행한 방향으로 금속배선(28)이 형성되어있다.
여기서 상기 비트라인(24)들은 하나의 활성영역(20)과는 두개의 비트라인 콘택(BC)을 통하여 연결되고, 로컬 데이터 라인(26)은 하나의 활성영역(20)에 하나의 로컬 데이터 라인 콘택(LDC)과 연결되며, 한조의 컬럼 트랜지스터들은 하나의 금속배선 콘택(MC)을 통하여 금속배선(28)과 연결된다.
즉 사각 형상의 4개의 활성영역을 바둑판 형상으로 반복되게 배치하고 하나의 활성영역에는 상하부분에 하나씩 두 개의 비트라인과 중심 부분에 하나의 로컬 데이터 라인이 연결되어 두 개의 컬럼 트랜지스터가 각각 소오스나 드레인영역을 공유하도록한 배치를 가진다.
여기서 상기의 배치에 따르면 종래와 같은 1.14㎛ 폭의 게이트전극을 형성하면, 본 발명과 같은 게이트전극 배치의 경우에는 3.35㎛ 정도의 트랜지스터 폭을 가지게되며, 이는 컬럼 트랜지스터의 크기가 종래에 비해 약 47% 증가되는 것을 의미하며, 콘택의 수가 종래의 반 정도로 감소되어 이에 따른 면적 감소도 발생된다.
이상에서 설명한 바와 같이, 본 발명에 따른 센스엠프의 컬럼 트랜지스터 레이아웃 방법은 사각 형상의 활성영역 4개를 한조로 하여 각조를 바둑판 형상으로 반복배치하고, 가로 방향 및 세로 방향으로 각각 연장되는 비트라인과 로컬 데이터 라인을 형성하되. 하나의 활성영역에는 두 개의 비트라인과 하나의 로컬 데이터 라인이 연결되도록 하고, 게이트전극은 절곡부를 가지도록 하여 트랜지스터의 폭을 향상시켰으므로, 컬럼 트랜지스터의 콘택수가 줄어들고 채널 폭이 증가되어 작은 면적에 컬럼 트랜지스터들을 배치할 수 있어 제한된 면적 내에서의 센스엠프 배치 면적이 증가되어 설계의 여유도가 증가되고, 콘택 형성을 위한 공정여유도가 증가되어 소자의 고집적화에 유리하고, 소자의 동작 특성을 향상시킬 수 있는 이점이 있다.

Claims (9)

  1. 센스엠프에서 로컬 데이터 라인과 비트라인을 연결시키는 컬럼 트랜지스터의 레이아웃 방법에 있어서,
    컬럼 트랜지스터의 소오스나 드레인영역을 인접하는 센스엠프의 컬럼 트랜지스터 활성영역의 소오스나 드레인영역과 공유하도록 형성하는 것을 특징으로 하는 컬럼 트랜지스터의 레이아웃방법.
  2. 제 1 항에 있어서, 상기 컬럼 트랜지스터의 게이트전극을 상기 컬럼 트랜지스터의 활성영역상에서 절곡되어있어 트랜지스터의 폭을 증가시키는 것을 특징으로 하는 컬럼 트랜지스터의 레이아웃 방법.
  3. 제 2 항에 있어서, 상기 게이트전극이 'ㄷ'자 형상으로 절곡되어있는 것을 특징으로 하는 컬럼 트랜지스터의 레이아웃방법.
  4. 제 1 항에 있어서, 하나의 센스엠프와 연결되는 컬럼 트랜지스터들의 게이트전극이 모두 공유되도록 형성하는 것을 특징으로 하는 컬럼 트랜지스터의 레이아웃방법.
  5. 제 4 항에 있어서, 상기 게이트전극이 하나의 금속배선과 한 지점에서 접촉되는 것을 특징으로 하는 컬럼 트랜지스터의 레이아웃방법.
  6. 제 1 항에 있어서, 상기 컬럼 트랜지스터를 구성하는 하나의 활성영역에는 두 개의 비트라인과 하나의 로컬 데이터 라인이 접촉되는 것을 특징으로 하는 컬럼 트랜지스터의 레이아웃방법.
  7. 4개가 한조를 이루어 바둑판 형상으로 반복배치되어있는 사각 형상의 활성영역과,
    4개 한조의 활성영역에 절곡부를 가지고 중첩되며, 하나의 센스엠프와 연결되는 컬럼 트랜지스터들간에는 공유하여 금속배선과 연결되어 있는 게이트전극과,
    상기 활성영역 하나에 대하여 4개가 가로지르며 그중 두 개만이 하나의 활성영역에 접촉되는 비트라인과
    상기 비트라인과는 교차되는 방향으로 연장되고, 상기 활성영역 하나에 대하여 각 두 개씩이 가로지르고, 그중 하나만이 활성영역과 접촉되는 로컬 데이터 라인을 구비하는 컬럼 트랜지스터의 레이아웃 방법.
  8. 제 7 항에 있어서, 상기 게이트전극이 'ㄷ'자 형상으로 절곡되어있는 것을 특징으로 하는 컬럼 트랜지스터의 레이아웃방법.
  9. 4개가 한조로 바둑판 형상으로 반복배치되어있는 사각 형상의 활성영역과,
    활성영역에 ∩ 또는 ∪ 형상의 절곡부를 가지고 중첩되며, 하나의 센스엠프와 연결되는 인접하는 4개 게이트전극이 서로 연결되는 형상의 게이트전극과,
    한 방향으로 연장되되 하나의 활성영역에 대하여 서로 이웃하는 제1비트라인, 제1상보비트라인, 제2상보 비트라인, 제2비트라인의 순서로 중첩되며, 하나의 활성영역에는 두 개가 콘택 되는 비트라인과,
    상기 비트라인과는 교차되는 방향으로 연장되고, 상기 활성영역 하나에 대하여 각 두 개씩이 가로지르고, 그중 하나만이 활성영역과 접촉되며, 4개한조의 활성영역 오른쪽에서부터 서로 이웃하는 제1로컬데이타라인, 제2상보로컬데이타라인, 제1상보로컬데이타라인, 제2로컬데이타라인의 순서로 배치되어 있는 로컬 데이터 라인을 구비하는 컬럼 트랜지스터의 레이아웃 방법.
KR1019990066307A 1999-12-30 1999-12-30 컬럼 트랜지스터의 레이아웃방법 KR100313151B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1019990066307A KR100313151B1 (ko) 1999-12-30 1999-12-30 컬럼 트랜지스터의 레이아웃방법
TW089127177A TW465108B (en) 1999-12-30 2000-12-19 Column transistor in semiconductor device
GB0031248A GB2364171B (en) 1999-12-30 2000-12-20 Column transistor in semiconductor device
GB0416099A GB2400732B (en) 1999-12-30 2000-12-20 Column transistor in semiconductor device
CNB001369172A CN1207788C (zh) 1999-12-30 2000-12-28 半导体器件中的列晶体管
DE10065703A DE10065703B4 (de) 1999-12-30 2000-12-29 Spaltenauswahltransistoranordnung
US09/750,017 US6521960B2 (en) 1999-12-30 2000-12-29 Column transistor for semiconductor devices
DE10066486A DE10066486B3 (de) 1999-12-30 2000-12-29 Halbleitervorrichtung
JP2001000037A JP2001196550A (ja) 1999-12-30 2001-01-04 半導体素子のカラムトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990066307A KR100313151B1 (ko) 1999-12-30 1999-12-30 컬럼 트랜지스터의 레이아웃방법

Publications (2)

Publication Number Publication Date
KR20010058931A KR20010058931A (ko) 2001-07-06
KR100313151B1 true KR100313151B1 (ko) 2001-11-07

Family

ID=19633446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990066307A KR100313151B1 (ko) 1999-12-30 1999-12-30 컬럼 트랜지스터의 레이아웃방법

Country Status (7)

Country Link
US (1) US6521960B2 (ko)
JP (1) JP2001196550A (ko)
KR (1) KR100313151B1 (ko)
CN (1) CN1207788C (ko)
DE (2) DE10065703B4 (ko)
GB (1) GB2364171B (ko)
TW (1) TW465108B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281595B1 (en) * 2000-09-25 2001-08-28 General Electric Company Microturbine based power generation system and method
US7230302B2 (en) * 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
US8253196B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212315B2 (en) * 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8253195B2 (en) * 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212316B2 (en) * 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8253197B2 (en) * 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8212317B2 (en) * 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7335948B2 (en) * 2004-08-23 2008-02-26 Enpirion, Inc. Integrated circuit incorporating higher voltage devices and low voltage devices therein
US7186606B2 (en) * 2004-08-23 2007-03-06 Enpirion, Inc. Method of forming an integrated circuit employable with a power converter
US7195981B2 (en) * 2004-08-23 2007-03-27 Enpirion, Inc. Method of forming an integrated circuit employable with a power converter
US7232733B2 (en) * 2004-08-23 2007-06-19 Enpirion, Inc. Method of forming an integrated circuit incorporating higher voltage devices and low voltage devices therein
US7214985B2 (en) * 2004-08-23 2007-05-08 Enpirion, Inc. Integrated circuit incorporating higher voltage devices and low voltage devices therein
US7229886B2 (en) * 2004-08-23 2007-06-12 Enpirion, Inc. Method of forming an integrated circuit incorporating higher voltage devices and low voltage devices therein
US7190026B2 (en) * 2004-08-23 2007-03-13 Enpirion, Inc. Integrated circuit employable with a power converter
DE102005046777B4 (de) * 2005-09-29 2013-10-17 Altis Semiconductor Halbleiterspeicher-Einrichtung
KR100655375B1 (ko) 2005-11-11 2006-12-08 삼성전자주식회사 메모리 코어 및 이를 구비한 반도체 메모리 장치
KR100811406B1 (ko) * 2005-12-30 2008-03-07 주식회사 하이닉스반도체 반도체 소자의 제조방법
US20140159130A1 (en) 2012-11-30 2014-06-12 Enpirion, Inc. Apparatus including a semiconductor device coupled to a decoupling device
US9536938B1 (en) 2013-11-27 2017-01-03 Altera Corporation Semiconductor device including a resistor metallic layer and method of forming the same
US9673192B1 (en) 2013-11-27 2017-06-06 Altera Corporation Semiconductor device including a resistor metallic layer and method of forming the same
US10020739B2 (en) 2014-03-27 2018-07-10 Altera Corporation Integrated current replicator and method of operating the same
KR102190868B1 (ko) * 2014-09-17 2020-12-15 삼성전자주식회사 비트라인 연결 배선 저항 차를 보상하는 반도체 메모리 장치
US10103627B2 (en) 2015-02-26 2018-10-16 Altera Corporation Packaged integrated circuit including a switch-mode regulator and method of forming the same
US9911693B2 (en) * 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
CN111883478B (zh) * 2020-07-01 2024-02-09 上海华虹宏力半导体制造有限公司 1.5t sonos闪存器件的接触孔连接方法
US11716838B2 (en) * 2021-08-11 2023-08-01 Micron Technology, Inc. Semiconductor device and method for forming the wiring structures avoiding short circuit thereof
CN117690909A (zh) * 2022-09-01 2024-03-12 长鑫存储技术有限公司 半导体结构以及存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167360A (ja) * 1984-02-01 1985-08-30 Fujitsu Ltd 半導体記憶装置
DE3937068C2 (de) * 1988-11-07 1994-10-06 Toshiba Kawasaki Kk Dynamische Halbleiterspeicheranordnung
EP0466463A1 (en) * 1990-07-10 1992-01-15 Kawasaki Steel Corporation Basic cell and arrangement structure thereof
US5389810A (en) * 1992-03-27 1995-02-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device having at least one symmetrical pair of MOSFETs
JPH06268173A (ja) * 1993-03-15 1994-09-22 Toshiba Corp 半導体記憶装置
JP3004177B2 (ja) * 1993-09-16 2000-01-31 株式会社東芝 半導体集積回路装置
US5689129A (en) * 1995-06-07 1997-11-18 Harris Corporation High efficiency power MOS switch
US5886938A (en) * 1996-10-31 1999-03-23 Texas Instruments Incorporated Semiconductor memory device having sense amplifiers with offset latch transistors and interleaved gate fingers
KR100268441B1 (ko) * 1997-09-04 2000-10-16 윤종용 공유된 데이터 라인 콘택들을 가지는 반도체 메모리 장치
JPH11297096A (ja) * 1998-04-14 1999-10-29 Mitsubishi Electric Corp 半導体記憶装置
JPH11307741A (ja) * 1998-04-27 1999-11-05 Hitachi Ltd 半導体記憶装置
DE19822750A1 (de) * 1998-05-20 1999-11-25 Siemens Ag Halbleiterspeicher mit differentiellen Bitleitungen

Also Published As

Publication number Publication date
TW465108B (en) 2001-11-21
CN1302085A (zh) 2001-07-04
DE10066486B3 (de) 2013-07-25
DE10065703A1 (de) 2001-07-05
US6521960B2 (en) 2003-02-18
JP2001196550A (ja) 2001-07-19
CN1207788C (zh) 2005-06-22
GB0031248D0 (en) 2001-01-31
DE10065703B4 (de) 2012-03-15
KR20010058931A (ko) 2001-07-06
GB2364171A (en) 2002-01-16
US20010022378A1 (en) 2001-09-20
GB2364171B (en) 2004-09-22

Similar Documents

Publication Publication Date Title
KR100313151B1 (ko) 컬럼 트랜지스터의 레이아웃방법
JPH06151765A (ja) 半導体メモリ
KR100375885B1 (ko) 구동성 강화 구동기 트랜지스터 구성체 및 증가된 전류 제공트랜지스터 구성체
US6765814B2 (en) Semiconductor memory device
KR100808605B1 (ko) 주변회로지역의 반도체 소자
US6765833B2 (en) Integrated circuit devices including equalization/precharge circuits for improving signal transmission
US6933578B2 (en) Semiconductor storage device
KR100520190B1 (ko) 메모리 셀 어레이
JP2001015614A (ja) 半導体記憶装置
JP4190242B2 (ja) 半導体メモリ
KR100855843B1 (ko) 비트 라인 센스앰프의 레이아웃 구조
KR20100112490A (ko) 데이터 라인 레이아웃
KR100399891B1 (ko) 서브워드라인 드라이버
GB2400732A (en) Column transistor in a semiconductor device
JP4504648B2 (ja) 半導体集積回路
KR100227640B1 (ko) 다이나믹 랜덤 액세스 메모리 셀 어레이
JPH02163963A (ja) メモリ装置
KR100558033B1 (ko) 픽업 구조를 가지는 반도체 메모리 소자
KR20010036271A (ko) 게이트 전극용 콘택을 개선한 모스 트랜지스터 소자
KR100408717B1 (ko) 서브 8ｆ2 셀 어레이의 비트라인 구조
CN110970430A (zh) 半导体器件
KR20080100949A (ko) 서브 워드라인 드라이버 회로를 포함하는 반도체 메모리장치 및 그의 레이아웃 방법
KR20050008129A (ko) 트위스트 비트라인을 갖는 반도체 기억 소자
JPH04354370A (ja) Ｌｓｉの基本セル
KR20040037841A (ko) 디램의 셀 구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131007

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee