KR940002837B1 - 롬 셀 구조 - Google Patents

롬 셀 구조 Download PDF

Info

Publication number
KR940002837B1
KR940002837B1 KR1019900008624A KR900008624A KR940002837B1 KR 940002837 B1 KR940002837 B1 KR 940002837B1 KR 1019900008624 A KR1019900008624 A KR 1019900008624A KR 900008624 A KR900008624 A KR 900008624A KR 940002837 B1 KR940002837 B1 KR 940002837B1
Authority
KR
South Korea
Prior art keywords
line
variable ground
polysilicon
ground line
metal
Prior art date
Application number
KR1019900008624A
Other languages
English (en)
Other versions
KR920001547A (ko
Inventor
안진홍
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019900008624A priority Critical patent/KR940002837B1/ko
Priority to SU4895654A priority patent/RU2134915C1/ru
Priority to JP13891791A priority patent/JPH0758739B2/ja
Priority to DE4119200A priority patent/DE4119200C2/de
Priority to GB9112650A priority patent/GB2245100B/en
Priority to FR9107150A priority patent/FR2663148B1/fr
Priority to NL9101017A priority patent/NL193919C/nl
Publication of KR920001547A publication Critical patent/KR920001547A/ko
Application granted granted Critical
Publication of KR940002837B1 publication Critical patent/KR940002837B1/ko
Priority to US08/495,039 priority patent/US6194767B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/123—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/126—Virtual ground arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음.

Description

롬 셀 구조
제1도는 종래의 기본적인 롬 구조를 나타낸 회로도.
제2도는 종래의 엑스롬의 레이 아웃도.
제3도는 제2도의 일 워드라인에 상응하는 부분의 회로도.
제4도는 본 발명의 엑스롬의 레이 아웃도.
제5도는 제4도의 일 워드라인에 상응하는 부분의 회로도.
제6도의 제5도의 등가회로도.
제7도는 본 발명의 가변 접지라인 구성의 실시예를 나타낸 예시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 워드라인 2 : 비트라인
3 : 가변 접지라인 3a : 메탈가변 접지라인
3b : 폴리실리콘 또는 실리사이드 가변 접지라인
4 : 콘택트영역 Q1-Q6: 셀 트랜지스터
Qa-Qb: 구동용 트랜지스터 Qc: 센스증폭용 셀 트랜지스터
본 발명은 롬 셀 구조에 관한 것으로, 특히 마스크 롬(MASK ROM)이나 프로그래머블 롬(PROM) 또는 이레이져블 및 프로그래러블 롬(EPROM: Erasable and programmable ROM)의 제조시 집적도를 향상시킬 수 있도록 한 개선된 엑스 롬에 관한 것이다. 통상, 엑스 롬은 하나의 콘택트영역(Contact region)의 복수개의 셀을 공유할 수 있도록 형성된 것으로, 복수개의 셀이 일 콘택트영역을 중심으로 엑스(X) 형상으로 배치되어 형성된 것이다.
따라서, 엑스 롬은 롬의 집적도를 높이기 위해 널리 사용되어 진다.
제1도는 종래의 가장 기본적인 구조를 나타낸 것으로, 마스크를 이용하여 내용을 영구적으로 기록하는 마스크 롬의 구조를 나타낸 것이다.
제1도에 나타낸 마스크 롬은 일비트의 스토리지를 갖는 셀 트랜지스터들과, 이 셀 트랜지스터들에 연결되어 지는 워드라인(word line)(1)과, 각 셀 트랜지스터 마다 연결되어지는 접지라인(Ground line)(3)과, 비트라인(2)과 각 셀 트랜지스터를 연결시키기 위한 콘택트영역들로 이루어진 것이다.
여기서, 각 셀 트랜지스터로서 FET(Field Transistor)를 사용하였다.
그러나 상기 마스크 롬은 제1도에 나타낸 바와 같이 각 셀 트랜지스터마다 콘택트영역이 형성되기 때문에 집적도가 떨어지게 되는 문제점이 있었다.
제2도는 집적도를 향상시키기 위한 엑스 롬의 레이 아웃도를 나타낸 것으로, 워드라인(1)들이 일방향으로 일정간격을 두고 연속적으로 형성되고, 각 워드라인(1)에는 워드라인 방향으로 셀 트랜지스터(여기서는 셀 트랜지스터로서 FET가 사용되었음)(Q11-Q14)들이 일정간격을 두고 연속적으로 연결되고, 상기 워드라인(1)들에 직교하는 방향으로 가변 접지라인(3)과 비트라인(2)이 교대로 연속하여 배열되고, 접지라인(3)과 비트라인에는 4개의 셀 트랜지스터가 동시에 공유할 수 있도옥 콘택트 영역(4)들이 형성된 것이다.
여기서, 도면중 빗금친 부분은 액티브영역을 나타낸 것이다.
제3도는 제2도 중 하나의 워드라인(1)에 상응하는 부분의 회로도를 나타낸 것으로, 워드라인(1)에 일정간격을 두고 연속적으로 연결된 셀 트랜지스터(Q11-Q14)들의 사이에 가변 접지라인(3)과 비트라인(2)이 콘택트영역(4)을 통해서 교대로 연속적으로 배열된 상태를 나타낸 것이다.
각 비트라인(2)에는 센스 증폭(Sense Amplifying)용 셀 트랜지스터가 연결되고, 기수가변 접지라인(3)에는 구동용 셀 트랜지스터(Drive transistor)(Qa)가 우수가변 접지라인에는 구동용 셀 트랜지스터(Qb)가 연결된 것이다.
따라서, 구동용 셀 트랜지스터(Qb)와 구동용 셀 트랜지스터(Qb)의 게이트에 가해지는 제어신호(S1)(S2)에 의해 가변 접지라인(3) 중 필요한 라인만 그라운드 되고, 나머지 라인은 풀로우팅(floating)되거나 별도의 회로(도시되지 않음)을 통해 일정 전압으로 프리 차지(pre charge)되도록 구성하였다.
여기서, 제3도의 센스 증폭용 셀 트랜지스터의 각 게이트에 인가된는 제어신호(S3-S5)는 센스 증폭용 셀 트랜지스터들의 출력신호 중 정해진 어드레스에 상응하는 것들만 출력시키기 위한 것이다.
이와 같이 종래의 엑스 롬의 접지라인은 제어신호(S1)(S2)에 의해 필요한 접지라인들만 선택되어 그라운드 되기 때문에 가변 접지라인이라 부른다.
또한, 제2도에 나타낸 바와 같이 하나의 콘택트영역(4)이 이것을 중심으로 엑스 형상으로 형성된 4개의 트랜지스터에 공통적으로 사용됨으로써, 통상의 에치 롬(H ROM)보다 집적도가 높다.
제2도와 제3도에 있어서, 워드라인(1)은 폴리실리콘으로 형성되고, 비트라인(2)과 가변 접지라인(3)은 메탈로 형성되었다.
제2도에서 빗금친 부분은 액티브영역을 나타낸 것으로, 셀 트랜지스터들은 이 액티브영역과 워드라인(1)에 의하여 형성되고, 비트라인(2)과 가변 접지라인(3)은 액티브영역에 의해 연결되었다.
이와 같이 구성되어지는 종래 엑스 롬의 동작을 설명하면 다음과 같다.
먼저, 구동용 셀 트랜지스터(Qa) 또는 구동용 셀 트랜지스터(Qb)의 게이트에 구동신호(S1) 또는 구동신호(S2)가 인가되면, 기수번째 또는 우수번째 가변 접지라인(3)들이 선택되고, 이때 별도회로에 의해 셀 트랜지스터(Q11-Q14)와 비트라인(2) 사이에 일정전압으로 프리 차지되어 있던 전하들은 선택된 가변 접지라인(3)에 상응하는 셀 트랜지스터(Q11-Q14)들을 통해 선택된 가변 접지라인(3)들 측으로 흐르게 된다.
이때 비트라인(2)에는 전압 강하가 발생하게 되는데, 이 전압강하는 비트라인(2)의 출력측에 연결된 센스 증폭용 셀 트랜지스터들 중 선택중 가변 접지라인(3)에 상응하는 것들에 의해 로우 상태(또는 하이상태)로 감지된다.
즉, 셀 트랜지스터(Q11-Q14)들에 전류가 흐르지 못하도록 프로그램되어 있는 경우에는 비트라인(2)에서 전압강하가 발생하지 않으므로, 센스 증폭용 셀 트랜지스터들에서는 하이상태를 감지하게 된다.
상기 셀 트랜지스터(Q11-Q14)들에 프로그램하는 방법으로는 액티브영역을 제거하는 방법과, 이는 임플랜팅(Ion Implanting) 에 의해 드레드 홀드 전압(Treshold voltage)을 높이는 방법 및 플로우팅 게이트를 사용하는 이레이져블 및 프로그래머블 롬(EP ROM)에서와 같이 플로우팅 게이트에 전하를 주입하여 드레드 홀드 전압을 높이는 방법등이 있다.
이중 제3도에 나타낸 엑스 롬의 부분회로는 셀 트랜지스터(Q11-Q14)에 프로그램하는 방법으로서 액티브영역을 제거하는 방법을 사용한 것이다.
이상과 같이 종래 엑스 롬의 구조는 제2도 및 제3도에 나타낸 바와 같이, 워드라인(1)에 연결된 4개의 셀 트랜지스터(Q11-Q14)들이 하나의 콘택트영역을 공유하도록 형성되었기 때문에 기존의 에치 롬(H ROM) 구조에 비해서 소자의 집적도를 높일 수가 있었다.
그러나, 종래이 엑스 롬은 비트라인(2)과 가변 접지라인(3)을 모두 동일 물질인 메탈로 형성하였기 때문에 항상 일정 간격을 두고 형성되어야만 했다.
따라서, 설계면적을 줄이는 데는 한계가 있었으므로 소자의 효율적인 고집적화를 이루지 못했다.
또한, 각 가변 접지라인마다 선택용 셀 트랜지스터가 연결되었기 때문에 역시 소자의 효율적인 고집적화를 이루지 못했다.
본 발명은 상기 단점을 제거키 위한 것으로서, 가변 접지라인을 메탈가변 접지라인과 폴리실리콘 접지라인의 두 종륭로 형성하고, 이 메탈가변 접지라인과 폴리실리콘 또는 실리사이드 가변 접지라인을 효율적으로 배치하고 연결함으로써 소자의 집적도를 개선시킬 수 있도록 한 롬을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 수평방향으로 연장되는 폴리실리콘 워드라인이 연속적으로 배열되고, 각 폴리실리콘 워드라인에는 복수개의 셀들이 수평방향으로 연결되고, 폴리실리콘 워드라인과 직교하는 수직방향으로 셀 사이에 메탈비트라인과 메탈가변 접지라인이 교대로 형성되는 형태가 연속적으로 배열되고, 각 콘택트영역은 이것을 중심으로 4개의 셀들이 엑스 형상을 갖는 곳에 위치되도록 형성되는 엑스 롬에 있어서, 가변 접지라인으로서 상기 메탈가변 접지라인과 함게 폴리실리콘 또는 실리사이드 가변 접지라인이 형성되고, 일정갯수의 폴리실리콘 또는 실리사이드 가변 접지라인의 양측에는 각각 하나씩의 메탈가변 접지라인이 위치되는 형태가 연속적으로 배열되고, 일정갯수의 폴리실리콘 또는 실리사이드 가변 접지라인 중 기수의 폴리실리콘 또는 실리사이드 가변 접지라인은 소정의 폴리실리콘라인을 통해 일측 메탈가변 접지라인에 공통으로 접속되고, 우수의 폴리실리콘 또는 실리사이드 가변 접지라인은 소정의 폴리실리콘라인을 통해 타측 메탈가변 접지라인에 공통으로 접속되고, 각 메탈가변 접지라인은 구동용 셀을 통해 접지되도록 구성한다.
이하에서 본 발명을 일실시예를 나타내는 첨부된 제4도 내지 제7도를 참조하여 설명하면 다음과 같다.
먼저, 제4도는 본 발명에 따른 엑스 롬의 레이 아웃을 나타낸 것으로, 종래의 엑스 롬의 레이 아웃도를 나타낸 제2도와 동일하다.
즉, 워드라인(1)이 일정간격을 두고 일방향으로 연속적으로 배열되고, 각 워드라인(1)에는 워드라인 방향으로 복수개의 셀 트랜지스터(q)들이 일정간격을 두고 연속적으로 배열되는 형태로 연결되고, 각 비트라인(2)과 가변 접지라인(3)이 상기 워드라인(1)과 직교하는 수직방향으로 교대로 형성되는 형태가 연속적으로 배열되고, 각 콘택트영역(4)은 소정의 워드라인(1)들에 연결된 4개의 셀 트랜지스들이 이것을 중심으로 엑스 형상을 갖는 곳에 위치되도록 형성된 것이다.
여기서 종래 엑스 롬의 구조와 다른 점은 가변 접지라인(3)이 메탈가변 접지라인(3a)과 폴리실리콘 또는 실리사이드 가변 접지라인(3b)의 두 종류가 형성된다는 점이다.
워드라인(1)과 비트라인(2)은 종래 기술과 동일하게 폴리실리콘 및 메탈로 각각 형성되며, 워드라인(1)에 사용하는 폴리실리콘과 가변 접지라인(3)에 사용되는 폴리실리콘은 서로 다른 성분을 갖는다.
메탈가변 접지라인(3a)과 폴리실리콘 또는 실리사이드 가변 접지라인(3b)의 상호 연결관계는 이후에 상세하 논의될 것이다.
제5도는 제4도 중 얼워드라인(1)에 상응되는 부분의 상세회로도를 나타내는 것으로, 종래 구조와 동일하게 워드라인(1)에는 수평방향으로 일정간격을 두고 복수개의 셀 트랜지스터(Q1-Q6)들이 연속적으로 배열되고, 각 셀 트랜지스터(Q1-Q6)들의 사이에 비트라인(2)과 가변 접지라인(3)이 교대로 형성되는 형태가 연속적으로 배열된 것이다.
그러나, 여기서 종래 엑스 롬 구조와 다르게 특이할 만한 점은 n(양의 정수)개의 폴리실리콘 또는 실리 사이드 가변 접지라인(3b)의 양측에 각각 하나씩의 메탈가변 접지라인(3a)이 형성된다는 것이다.
또한 상기 n개의 폴리실리콘 또는 실리사이드 가변 접지라인(3b)들 중 기수번째의 것들은 공통으로 소정의 폴리실리콘라인(3c)을 통해 일측 메탈가변 접지라인(3a)에 연결되고, 우수번째의 것들은 공통으로 소정의 폴리실리콘라인(3c)을 통해 타측 메탈가변 접지라인(3a)에 연결된다.
이와 같이 메탈로 형성되는 각 비트라인(2)은 출력측에는 센스 증폭용 셀 트랜지스터(Qc)들이 접속되어 있다.
그러나 가변 접지라인(3)은 메탈가변 접지라인(3a)의 출력측에만 구동용 셀 트랜지스터(Qa) (Qb)가 각각 접속되고 이것들의 출력측은 접지되어 진다.
결국 구동용 셀 트랜지스터(Q1-Q6)는 n+2개의 가변 접지라인(3)당 단 2개만 필요하게 된다.
가변 접지라인(3)의 구성은 상기한 바와 같이 n개의 폴리실리콘 가변 접지라인(3b)당 2개의 메탈가변 접지라인(3a)으로 이루어지므로, 상기 폴리실리콘 또는 실리사이드 가변 접지라인(3b)이 메탈로 이루어지는 비트라인(2)과 교대로 셀 트랜지스터(Q1-Q6)들 사이에 형성될 시에는 최소한의 간격만을 유지하면 된다.
여기서, 4는 콘택트영역을 나타낸 것이고, 미설명 부호 R1-Rn은 n개의 폴리실리콘 또는 실리사이드 가변 접지라인(3b)의 폴리실리콘에 존재하는 각각의 저항 성분을 나타낸 것이다.
메탈에는 저항성분이 거의 없으므로 메탈가변 접지라인(3a)에는 저항성분을 표기하지 않았다.
이 저항 성분들은 엑스 롬의 노이즈 마진(Noise Margin)과 스피드 특성을 저하시키는 요인이 되며, 이 요인들을 감소시킬 수 있는 방법에 대해서는 이후에 상세히 논의 될 것이다.
제5도의 구성에 따른 동작은 제3도의 구성에 따른 구성과 거의 유사하다.
즉, 기수번째 폴리실리콘 또는 실리사이드 가변 접지라인(3b)들과 우수번째 폴리실리콘 또는 실리사이드 가변 접지라인(3b)들은 각각 구동용 셀 트랜지스터(Qa)와 셀 트랜지스터(Qb)에 의해 동시에 선택되고, 이때 별도 회로에 의해 셀 트랜지스터 (Q1-Q6)와 비트라인(2) 사이에 일정전압으로 프리 챠지되어 있던 전하들은 선택된 기수번째 또는 우수번째 폴리실리콘 또는 실리사이드 가변 접지라인(3b)에 상응하는 셀 트랜지스터(Q1-Q6)들 또는 우수번째 폴리실리콘 또는 실리사이드 가변 접지라인(3b)들을 통해 일측 또는 타측에 형성된 메탈가변 접지라인(3a)으로 흐르게 된다.
이때, 비트라인(2)에는 전압 강하가 발생하게 되는데, 이 전압강하는 비트라인(2)들의 출력측에 연결된 센스증푹용 셀 트랜지스터(Qc)들 중 선택된 기수번째 또는 우수번째 폴리실리콘 또는 실리사이드 가변 접지라인(3b)에 상응하는 것들에 의해 하이 또는 로우상태로 감지된다.
제6도는 상기 제5도의 등가회로를 나타낸 것으로, 메탈로 된 가변 접지라인은 저항(R1) 만큼의 저항성분을 갖는 폴리실리콘 또는 실리사이드로 된 가변 접지라인과, 저항(R2) 만큼의 저항성분을 갖는 가변 접지라인간의 연결저항을 거쳐 롬 셀에 연결된다.
따라서, 셀의 전류는 저항(R2-R6)에 의해서 방해를 받게 되어 비트라인(2)의 접압 강하를 방해하게 되고 결국은 센스엠프의 노이즈 마진과 스피드 특성 저하를 가져오게 된다.
이러한 저항(R1)은 본 발명의 실시예를 나타낸 제7도의 셀 어레이상의 연결된 구조(AY부분)와 관계가 있다. 즉, 연결구조의 빈도가 많을 수록 R1저항은 줄어들게 되고 센스 앰프의 노이즈 마진과 스피드 특성이 향상된다.
이 경우 빈도가 너무 많아지면 집적도가 떨어지게 된다.
여기서, 상기 제7도는 N=4인 경우의 셀 어레이를 나타낸 것으로, 4개의 가변 접지라인(3)은 Y방향으로 일정 셀마다 서로 연결된 구조를 갖고 있으며, 가변 접지라인(3)과 비트라인(2)의 콘택트(4)에 의해 연결된 것이다.
이때 가변 접지라인(3) 사이의 연결은 워드라인용으로 쓰이는 폴리실리콘을 사용하면 된다.
단, 제7도에서는 가변 접지라인(3)만을 표시하였고, 실제로는 가변 접지라인들 사이사이에 메탈로 된 비트라인이 들어가게 된다.
또한, 도면에서 R1-Rn은 저항을 나타낸 것으로, 제5도에서의 저항과 같은 것이며, 폴리실리콘은 저항 성분이 많아 이러한 저항으로 표기하고 메탈은 저항성분이 거의 없으므로 저항값으로 표기하지 않았다.
이상으로 설명한 바와 같이 본 발명에 따르면 다음과 같은 효과가 있다.
가변 접지라인을 메탈가변 접지라인과 폴리실리콘 또는 실리사이드 가변 접지라인의 두종류로 형성함으로써, 메탈로 형성되는 비트라인과의 간격을 최소화 시킬 수 있게 된다.
따라서, 엑스 롬의 집적도를 향상시킬 수 있게 된다.
또한, 비트라인과 가변 접지라인의 간격이 최소화되면, 이에따라 워드라인 방향의 셀의 크기가 줄어들게 된다.
따라서, 워드라인의 길이가 줄어들게 됨으로써, 워드라인으로부터 발생되는 엑스 롬의 스피드 지연 요인을 감소시킬 수 있게 된다.
또한, 셀의 크기가 줄어듬에 따라, 이에 비례하여 비트라인의 정전용량이 감소됨으로써 또 다른 스피드 향상 효과가 발생한다.

Claims (2)

  1. 복수개의 폴리실리콘 워드라인이 일 방향으로 연속적으로 배열되고, 각 폴리실리콘 워드라인에는 워드라인 방향으로 복수개의 셀들이 연경되고, 각 폴리실리콘 워드라인의 각 셀들 사이에는 메탈비트라인과 가변 접지라인들이 폴리실리콘 워드라인과 수직방향으로 교대로 연속하여 형성되고, 각 콘택트 영역이 상응하는 비트라인과 가변 접지라인 및 셀들을 상호간 연결하도록 형성되는 엑스 롬에 있어서, 상기 가변 접지라인은 메탈가변 접지라인 및 폴리실리콘 또는 실리사이드 가변 접지 라인으로 구성하고, 일정 갯수의 폴리실리콘 또는 실리사이드 가변 접지라인의 양측에 각각 하나씩의 메탈가변 접지라인을 형성하여 단위 형태를 연속적으로 배열하고, 상기 일정갯수의 폴리실리콘 또는 실리사이드 가변 접지라인 중 기수번째의 것들은 공통으로 소정의 폴리실리콘 라인을 통해 일측 메탈가변 접지라인에, 우수번째의 것들은 공통으로 소정의 폴리실리콘라인을 통해 타측 메탈가변 접지라인에 연결하고, 상기 두개의 메탈가변 접지라인은 각각의 구동용 셀을 통해 접지단자에 연결하는 것을 특징으로 하는 롬 셀 구조.
  2. 제1항에 있어서, 상기한 폴리실리콘 또는 실리사이드 가변 접지라인과 메탈가변 접지라인의 연결구조를 소정의 셀 블록마다 반복적으로 갖음으로써, 폴리실리콘 또는 실리사이드의 저항 성분을 줄일 수 있도록 한 것을 특징으로 하는 롬 셀 구조.
KR1019900008624A 1990-06-12 1990-06-12 롬 셀 구조 KR940002837B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019900008624A KR940002837B1 (ko) 1990-06-12 1990-06-12 롬 셀 구조
SU4895654A RU2134915C1 (ru) 1990-06-12 1991-06-11 Постоянное запоминающее устройство (пзу) х-конфигурации
JP13891791A JPH0758739B2 (ja) 1990-06-12 1991-06-11 読出専用メモリ
DE4119200A DE4119200C2 (de) 1990-06-12 1991-06-11 X-rom
GB9112650A GB2245100B (en) 1990-06-12 1991-06-12 X-Rom
FR9107150A FR2663148B1 (fr) 1990-06-12 1991-06-12 Memoire morte (rom) a configuration en x.
NL9101017A NL193919C (nl) 1990-06-12 1991-06-12 X-vormig ROM.
US08/495,039 US6194767B1 (en) 1990-06-12 1995-06-27 X-ROM semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900008624A KR940002837B1 (ko) 1990-06-12 1990-06-12 롬 셀 구조

Publications (2)

Publication Number Publication Date
KR920001547A KR920001547A (ko) 1992-01-30
KR940002837B1 true KR940002837B1 (ko) 1994-04-04

Family

ID=19300014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900008624A KR940002837B1 (ko) 1990-06-12 1990-06-12 롬 셀 구조

Country Status (8)

Country Link
US (1) US6194767B1 (ko)
JP (1) JPH0758739B2 (ko)
KR (1) KR940002837B1 (ko)
DE (1) DE4119200C2 (ko)
FR (1) FR2663148B1 (ko)
GB (1) GB2245100B (ko)
NL (1) NL193919C (ko)
RU (1) RU2134915C1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035941A (ja) * 1999-07-23 2001-02-09 Nec Corp 半導体記憶装置及びその製造方法
JP2004095893A (ja) 2002-08-30 2004-03-25 Nec Electronics Corp 半導体記憶装置及びその制御方法と製造方法
US9911693B2 (en) 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
US10622030B1 (en) * 2018-10-28 2020-04-14 Nanya Technology Corporation Memory structure with non-straight word line

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603341A (en) * 1983-09-08 1986-07-29 International Business Machines Corporation Stacked double dense read only memory
JPS6271264A (ja) * 1985-09-25 1987-04-01 Hitachi Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
GB2245100B (en) 1994-10-26
DE4119200C2 (de) 1994-09-08
KR920001547A (ko) 1992-01-30
FR2663148B1 (fr) 1994-11-25
US6194767B1 (en) 2001-02-27
FR2663148A1 (fr) 1991-12-13
NL193919B (nl) 2000-10-02
GB9112650D0 (en) 1991-07-31
JPH0758739B2 (ja) 1995-06-21
RU2134915C1 (ru) 1999-08-20
NL9101017A (nl) 1992-01-02
GB2245100A (en) 1991-12-18
JPH05343645A (ja) 1993-12-24
NL193919C (nl) 2001-02-05
DE4119200A1 (de) 1991-12-19

Similar Documents

Publication Publication Date Title
US5278089A (en) Method for producing a read-only memory having a plurality of MISFET
US5583808A (en) EPROM array segmented for high performance and method for controlling same
US6407941B1 (en) Segmented non-volatile memory array with multiple sources having improved source line decode circuitry
US4758986A (en) Single transistor cell for electrically-erasable programmable read-only memory and array thereof
KR0179361B1 (ko) 비휘발성 메모리 어레이
EP0337433B1 (en) Cell array pattern layout of semiconductor memory device
EP0880144B1 (en) Read only memory
US5852570A (en) Semiconductor memory using select transistors coupled to sub-bitlines from different blocks
EP0264929A2 (en) Semiconductor memory device with improved bit line arrangement
US4896300A (en) Microprocessor including a microprogram ROM having a dynamic level detecting means for detecting a level of a word line
US4207616A (en) Logic array having improved speed characteristics
US4766473A (en) Single transistor cell for electrically-erasable programmable read-only memory and array thereof
US4651306A (en) Dynamic memory
BE1008052A3 (nl) Halfgeleiderinrichting.
JP4596729B2 (ja) 半導体記憶装置及び書き込みと読み出しの制御方法
KR940002837B1 (ko) 롬 셀 구조
US5270971A (en) Semiconductor memory having a plurality of sense amplifier circuits and corresponding bit lines
US5303184A (en) Non-volatile semiconductor memory having commonly used source or drain regions of floating gate type transistors
KR20010062376A (ko) 반도체 기억 장치
US5493526A (en) Method and apparatus for enhanced EPROM and EEPROM programmability and process scaling
US4875194A (en) Semiconductor memory device with protection cells
KR100259673B1 (ko) 반도체 메모리
EP0810606A1 (en) Column multiplexer
US5168462A (en) Sense amplifier having reduced coupling noise
JPH05120881A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080320

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee