DE4119200C2 - X-rom - Google Patents

X-rom

Info

Publication number
DE4119200C2
DE4119200C2 DE4119200A DE4119200A DE4119200C2 DE 4119200 C2 DE4119200 C2 DE 4119200C2 DE 4119200 A DE4119200 A DE 4119200A DE 4119200 A DE4119200 A DE 4119200A DE 4119200 C2 DE4119200 C2 DE 4119200C2
Authority
DE
Germany
Prior art keywords
selectable
polysilicon
earth
line
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4119200A
Other languages
English (en)
Other versions
DE4119200A1 (de
Inventor
Jin Hong An
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4119200A1 publication Critical patent/DE4119200A1/de
Application granted granted Critical
Publication of DE4119200C2 publication Critical patent/DE4119200C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/123—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0491—Virtual ground arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G11C17/126—Virtual ground arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

Die Erfindung betrifft einen X-ROM mit hoher Integrations­ dichte nach dem Oberbegriff des Anspruchs 1, insbesondere einen Masken-ROM und einen lösch- und programmierbaren ROM.
Üblicherweise werden in einem X-ROM-Kontaktbereich mehrere Zellen gemeinsam in Form eines X um einen im Zentrum ange­ ordneten Kontaktbereich herum angeordnet.
Die Verwendung von X-ROMS bei der Erhöhung der Integrations­ dichte ist daher weit verbreitet.
In "The Design and Anolysis of VLSJ Circuits", L. A. Glasser, D. W. Dobberpuhl, Addison-Wesley Publishing Compang 1985, Seiten 380-383 wird ein Überblick über X-ROMs der eingangs genannten Art gegeben.
Fig. 5 zeigt die Struktur eines Standard-Masken-ROMs, der Information mittels einer Maske der herkömmlichen Art spei­ chert. Der ROM weist auf: Zellentransistoren mit einem 1 Bit-Speicher, eine Wortleitung, die mit den Zellentransisto­ ren verbunden ist, eine Erdleitung, die mit jedem Zellen­ transistor verbunden ist, Bitleitungen und Kontaktbereiche zur Verbindung jedes Zellentransistors. Im Beispiel wird ein Feldeffekttransistor (FET) als Zellentransistor verwandt.
Die Integrationsdichte des gezeigten Masken-ROMs ist jedoch erniedrigt, da ein Kontaktbereich für jeden Zellentransistor entsprechend ausgebildet ist, wie in Fig. 5 gezeigt wird.
Fig. 6 zeigt einen Lageplan (Layout) eines X-ROMs mit ver­ besserter Integrationsdichte, wobei die Wortleitungen 1 auf­ einanderfolgend in regelmäßigen Abständen in vertikaler Richtung angeordnet sind, die Zellentransistoren Q (als Zel­ lentransistor wird ein FET verwendet) aufeinanderfolgend mit den Wortleitungen 1 in regelmäßigen Abständen in horizonta­ ler Richtung verbunden sind, die auswählbaren Erdleitungen 3 und die Bitleitungen 2 aufeinanderfolgend abwechselnd und gekreuzt mit jeder Wortleitung 1 angeordnet sind und Kon­ taktbereiche 4 für jeweils vier Transistoren gemeinsam zwi­ schen den Wortleitungen ausgebildet sind. In Fig. 6 sind die schraffierten Gebiete aktive Bereiche.
Fig. 7 zeigt einen Teilschaltkreis des Abschnitts, der einer Wortleitung von den Wortleitungen 1 gemäß Fig. 6 entspricht. Zwischen den Zellentransistoren Q, die aufeinanderfolgend mit der Wortleitung 1 in regelmäßigen Abständen verbunden sind, sind die auswählbare Erdleitung 3 und die Bitleitung 2 aufeinanderfolgend, verbunden durch den Kontaktbereich 4, angeordnet.
Der Leseverstärkungszellentransistor Qc ist entsprechend mit jeder Bitleitung 2, der Treiberzellentransistor Qa entspre­ chend mit der ungeradzahligen auswählbaren Erdleitung 3 und der Treiberzellentransistor Qb mit der geradzahligen auswählbaren Erdleitung 3 verbunden.
Dementsprechend werden die erforderlichen Leitungen unter den auswählbaren Erdleitungen 3 durch die Steuersignale S1 und S2 geerdet, die an die Gates der Treiberzellentransisto­ ren Qa und Qb angelegt wurden; und die anderen Leitungen sind erdfrei oder mit der vorbestimmten Spannung des separa­ ten Schaltkreises (nicht dargestellt) vorgeladen. Dabei ha­ ben die Steuersignale S3 bis S5, die an die Gates der Lese­ verstärkungszellentransistoren Qc angelegt sind, die Auf­ gabe, nur die Ausgangssignale der Zellentransistoren Qc ent­ sprechend der bezeichneten Adresse auszugeben.
Die Erdleitung eines X-ROM im Stand der Technik wird als auswählbare Erdleitung bezeichnet, da nur die erforderlichen Erdleitungen durch die Steuersignale S1 und S2 als Erdleitungen ausgewählt und geerdet werden.
Da ein Kontaktbereich 4 gewöhnlich für vier Zellentransisto­ ren verwendet wird, die ihn in Form eines X, mit ihm als Zentrum, umgeben (Fig. 6), ist die Integrationsdichte des X- ROM im Stand der Technik höher als die eines konventionellen H-ROMs.
In den Fig. 6 und 7 ist die Wortleitung 1 aus Polysili­ zium und die Bitleitung 2 und die auswählbare Erdleitung sind aus Metall hergestellt.
Der schraffierte Bereich in Fig. 6 stellt den aktiven Be­ reich dar, die Zellentransistoren sind nahe des aktiven Be­ reichs ausgebildet, und die Wortleitung 1, die Bitleitung 2 und die auswählbare Erdleitung 3 sind miteinander durch den aktiven Bereich verbunden.
Der Betrieb eines X-ROM im Stand der Technik mit der oben beschriebenen Struktur soll im folgenden näher beschrieben werden.
Zuerst werden, wenn die Steuersignale S1 und S2 an die Gates der Treiberzellentransistoren Qa und Qb gelegt werden, die ungeradzahligen oder geradzahligen auswählbaren Erdleitun­ gen 3 ausgewählt. Zu diesem Zeitpunkt werden die Ladungen, die zwischen dem Zellentransistor Q und der Bitleitung 2 mit der vorbestimmten Spannung durch einen separaten Schaltkreis vorgeladen wurden, über den Zellentransistor, der der ausge­ wählten auswählbaren Erdleitung 3 entspricht, zu der aus­ gewählten auswählbaren Erdleitung 3 abgeführt.
Zu diesem Zeitpunkt wird ein Spannungsabfall in der Bitlei­ tung 2 erzeugt, und der Spannungsabfall wird mit dem niedri­ gen Zustand (oder dem hohen Zustand) durch diejenigen Zel­ lentransistoren unter den Leseverstärkungszellentransistoren Qc, die mit den Ausgängen der Bitleitungen 2 verbunden sind, und die den ausgewählten auswählbaren Erdleitungen 3 ent­ sprechen, gelesen.
Das bedeutet, wenn der ROM programmiert ist, um den Strom­ fluß durch den Zellentransistor Q zu verhindern, wird der Spannungsabfall in der Bitleitung 2 nicht erzeugt, und der hohe Zustand wird in dem Leseverstärkungszellentransistor Qc gelesen.
Das Verfahren zum Programmieren der Zellentransistoren Q kann beinhalten: Entfernen des aktiven Bereichs, Erhöhung der Schwellspannung durch Ionenimplantation und Erhöhung der Schwellspannung durch Ladungsinjektion in das floatende (erdfreie) Gate, wie in einem löschbaren und programmierba­ ren ROM mit floatendem (erdfreien) Gate.
Der Teilschaltkreis des X-ROM gemäß Fig. 7 verwendet das Entfernen des aktiven Bereichs als Programmierverfahren für die Zellentransistoren.
Wie oben erwähnt wurde, kann die Struktur des X-ROMs im Stand der Technik, dargestellt in den Fig. 6 und 7, die Integrationsdichte eines Bauelements, verglichen mit einem konventionellen H-ROM verbessern, da vier mit einer Wortlei­ tung verbundene Transistoren so ausgebildet sind, daß sie einen gemeinsamen Kontaktbereich aufweisen.
Da bei dem X-ROM im Stand der Technik sowohl die Bitleitung 2 als auch die auswählbare Erdleitung 3 aus demselben Metallmaterial hergestellt sind, müssen sie jedoch in regel­ mäßigen Abständen ausgebildet sein.
Dementsprechend kann, da die Reduzierung der Strukturabmes­ sungen begrenzt ist, eine wirklich hohe Integrationsdichte nicht erreicht werden.
Außerdem kann eine wirklich hohe Integrationsdichte nicht erreicht werden, da der auswählende Zellentransistor ent­ sprechend mit jeder auswählbaren Erdleitung verbunden ist.
Demgegenüber liegt der Erfindung die Aufage zugrunde, einen X-ROM nach dem Oberbegriff des Anspruchs 1 mit erhöhter Integrationsdichte des Bauelements zur Verfügung zu stellen.
Diese Aufgabe wird mit den Merkmalen des Patentanspruchs 1 ge­ löst.
Bei der Lösung geht die Erfindung von dem Grundgedanken aus, zwei verschiedene Arten von auswählbaren Erdleitungen aus­ zubilden, nämlich auswählbare metallische Erdleitungen und auswählbare Polysilizium- oder Silizid-Erdleitungen, um den Abstand zwi­ schen einer Bitleitung aus Metall und einer auswählbaren Erdleitung zu minimieren.
Weitere Vorteile sind die Verringerung der Zellgröße in Wortleitungsrichtung, eine Erhöhung der Geschwindigkeit des X-ROMs und die Verringerung der elektrischen Kapazität einer Bitleitung.
Erfindungsgemäß sind horizontal sich erstreckende Polysilizium-Wort­ leitungen aufeinanderfolgend angeordnet. Mehrere Zellentran­ sistoren sind horizontal mit jeder Polysilizium-Wortleitung verbunden. Metallische Bitleitungen und auswählbare Erd­ leitungen sind zwischen den Zellentransistoren abwechselnd und in vertikaler Richtung gekreuzt mit den Polysilizium- Wortleitungen aufeinanderfolgend angeordnet. Jeder Kontakt­ bereich ist an einem Ort angeordnet, wo vier Zellentran­ sistoren in Form eines X um ihn als Zentrum herum ausgebil­ det sind. Die auswählbaren Erdleitungen sind als auswählbare Polysilizium- oder Silizid-Erdleitungen oder als auswählbare metallische Erdleitungen ausgebildet, wobei je eine auswählbare metallische Erdleitung an beiden Seiten einer fe­ sten Zahl von auswählbaren Polysilizium- oder Silizid-Erdleitungen angeordnet ist und derartige Einheiten aufeinanderfolgend angeordnet sind. Die ungeradzahligen auswählbaren Polysi­ lizium- oder Silizid-Erdleitungen aus der festen Zahl von auswählbaren Polysilizium- oder Silizid-Erdleitungen sind gemeinsam mit einer der auswählbare metallischen Erdleitungen über eine der Poly­ siliziumleitungen verbunden. Die geradzahligen auswählbaren Polysilizium- oder Silizid-Erdleitungen sind gemeinsam mit der ande­ ren auswählbaren metallischen Erdleitung über eine andere Polysiliziumleitung verbunden. Jede auswählbare metalli­ sche Erdleitung ist über Treiberzellen­ transistoren geerdet.
Im folgenden wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigt
Fig. 1 ein Layout einer Ausführungsform eines erfindungsgemäßen X-ROM,
Fig. 2 einen Teilschaltkreis des Abschnitts, der einer Wortleitung gemäß Fig. 1 entspricht,
Fig. 3 die Anordnung von sechs auswählbaren Polysilizium- oder Silizid-Erdleitungen zwischen auswählbaren metallischen Erdleitungen,
Fig. 4 einen Ersatzschaltkreis des Abschnitts, der einem Punkt P gemäß Fig. 3 entspricht,
Fig. 5 einen Schaltkreis, der eine Struktur eines Standard- ROMs im Stand der Technik darstellt,
Fig. 6 ein Layout eines X-ROM im Stand der Technik, und
Fig. 7 einen Teilschaltkreis eines Abschnitts, der einer Wortleitung gemäß Fig. 6 entspricht.
Fig. 1 zeigt ein Layout eines erfindungsgemäßen X-ROM, der in folgenden Punkten mit dem X-ROM im Stand der Technik ge­ mäß Fig. 6 übereinstimmt: Wortleitungen 1, die sich horizon­ tal in Längsrichtung erstrecken, sind aufeinanderfolgend in regelmäßigen Abständen vertikal angeordnet, mehrere Zellen­ transistoren Q, die aufeinanderfolgend in regelmäßigen Ab­ ständen angeordnet sind, sind mit jeder Wortleitung 1 ver­ bunden, Bitleitungen 2 und auswählbare Erdleitungen 3 sind abwechselnd aufeinanderfolgend in vertikaler Richtung ausge­ bildet und kreuzen die Wortleitungen 1, und Kontaktbereiche 4 sind an dem Ort angeordnet, wo vier mit der jeweiligen Wortleitung 1 verbundene Zelltransistoren in Form eines X um sie herum und mit ihnen als Zentrum angeordnet sind.
Unterschiede zur Struktur des X-ROM im Stand der Technik be­ stehen darin, daß die auswählbaren Erdleitungen 3 einer­ seits als auswählbare metallische Erdleitung 3a und ande­ rerseits als auswählbare Polysilizium- oder Silizid-Erdleitung 3b ausge­ bildet sind.
Wie im Stand der Technik sind die Wortleitungen 1 aus Polysilizium, die Bitleitungen 2 aus Metall hergestellt. Das Polysilizium für die Wortlei­ tungen 1 einerseits und das Polysilizium oder Silizid auswählbaren für die Erdleitungen 3 andererseits weisen verschiedene Widerstandskomponenten auf.
Die Wechselbeziehung zwischen einer auswählbaren metalli­ schen Erdleitung 3a und einer auswählbaren Polysilizium- Erdleitung 3b wird im folgenden näher beschrieben.
Fig. 2 zeigt einen detaillierten Schaltkreis des Abschnitts, der einer Wortleitung 1 gemäß Fig. 1 und dem erfindungsge­ mäßen X-ROM entspricht, der insofern dieselbe Struktur wie der X-ROM im Stand der Technik aufweist, daß mehrere Zellen­ transistoren Q aufeinanderfolgend in regelmäßigen Abständen horizontal angeordnet sind und die Bitleitungen 2 und die auswählbaren Erdleitungen 3 aufeinanderfolgend abwechselnd zwischen den Zellentransistoren angeordnet sind.
Der besondere Unterschied im Vergleich mit der Struktur des X-ROM im Stand der Technik ist, daß eine auswählbare me­ tallische Erdleitung 3a jeweils auf beiden Seiten von n auswählbaren Polysilizium- oder Silizid-Erdleitungen 3b (n positive ganze Zahl) ausgebildet ist.
Die ungeradzahligen der n auswählbaren Polysilizium- oder Silizid-Erd­ leitungen 3b sind über eine zugeordnete Polysiliziumleitung 3c gemeinsam mit einer der auswählbaren metallischen Erd­ leitungen 3a verbunden, und die geradzahligen auswählbaren Polysilizium- oder Silizid-Erdleitungen sind über eine andere Polysili­ ziumleitung 3c gemeinsam mit der anderen auswählbaren me­ tallischen Erdleitung 3a verbunden. Die Ausgänge jeder der metallischen Bitleitungen 2 sind mit den entsprechenden Le­ severstärkungszellentransistoren Qc verbunden.
Aber nur die Ausgänge der auswählbaren metallischen Erd­ leitungen 3a unter den auswählbaren Erdleitungen 3 sind jeweils mit den Treibertransistoren Qa und Qb verbunden, de­ ren Ausgänge geerdet sind.
Im Ergebnis sind nur zwei Treiberzellentransistoren Q für n+2 auswählbare Erdleitungen erforderlich.
Da als auswählbare Erdleitungen 3 zwei auswählbare me­ tallische Erdleitungen 3a und n auswählbare Polysilizium- oder Silizid-Erdleitungen 3b vorgesehen sind, wird nur der minimale Ab­ stand zwischen ihnen eingehalten, wenn die auswählbaren Polysilizium- oder Silizid-Erdleitungen 3b und die metallischen Bitleitun­ gen 2 abwechselnd zwischen den Zelltransistoren Q ausgebil­ det werden.
In den Figuren bezeichnet das Bezugszeichen 4 einen Kontakt­ bereich, und die Bezugszeichen R1 bis Rn bezeichnen Wider­ standskomponenten, die im Polysilizium oder Silizid der n auswählbaren Polysilizium- oder Silizid-Erdleitungen 3b enthalten sind. Diese Wider­ standskomponente ist, da sie zu vernachlässigen ist, in der auswählbaren metallischen Erdleitung 3a nicht eingetragen. Die Widerstandskomponente verursacht eine Verschlechterung der Rauschbreiten- und Geschwindigkeitscharakteristik. Das Verfahren zum Reduzieren deren Ursachen wird im folgenden näher beschrieben.
Die Arbeitsweise des X-ROM gemäß Fig. 2 ist der von Fig. 7 ähnlich. Die ungeradzahligen auswählbaren Polysilizium- oder Silizid-Erdleitungen 3a und die geradzahligen auswählbaren Polysi­ lizium- oder Silizid-Erdleitungen 3b werden gleichzeitig durch die ent­ sprechenden Treiberzellentransistoren Qa und Qb ausgewählt. Zu dieser Zeit werden Ladungen zu der einen oder der anderen auswählbaren metallischen Erdleitung 3a über den Zellen­ transistor Q übertragen, der der ausgewählten ungeradzahli­ gen oder geradzahligen auswählbaren Polysilizium- oder Silizid-Erdlei­ tung 3b und den auswählbaren Polysilizium- oder Silizid-Erdleitungen 3b entspricht, die zwischen dem Zellentransistor Q und der Bit­ leitung 2 mit der vorbestimmten Spannung durch den separaten Schaltkreis vorgeladen wurden.
Zu dieser Zeit wird in der Bitleitung 2 ein Spannungsabfall erzeugt und mit dem hohen und dem niedrigen Zustand durch die Zellentransistoren gelesen, die den ausgewählten unge­ radzahligen oder geradzahligen auswählbaren Polysilizium- oder Silizid-Erdleitungen 3b entsprechen und zu den Leseverstärkungszel­ lentransistoren Qc gehören, die mit den Ausgängen der Bit­ leitungen 2 verbunden sind.
Fig. 3 zeigt die Anordnung der auswählbaren Polysilizium- oder Silizid-Erdleitungen 3b zwischen den auswählbaren metallischen Erdleitungen 3a, wenn die Zahl n der auswählbaren Polysilizium- oder Silizid-Erdleitungen 3b sechs ist.
Das bedeutet, wie in Fig. 2 dargestellt, daß eine Einheit, in der je eine auswählbare metallische Erdleitung 3a auf beiden Seiten von sechs auswählbaren Polysilizium- oder Silizid-Erdlei­ tungen 3b ausgebildet ist, aufeinanderfolgend angeordnet wird, und die ungeradzahligen auswählbaren Polysilizium- oder Silizid-Erdleitungen 3b in der Einheit gemeinsam über eine bestimmte Polysiliziumleitung 3c mit einer auswählbaren metallischen Erdleitung 3a verbunden sind, und die geradzahligen auswählbaren Polysilizium- oder Silizid-Erdleitungen 3b gemeinsam über eine weitere Polysiliziumleitung 3c mit der anderen auswählbaren metallischen Erdleitung 3a verbunden sind.
Die Widerstandskomponente der Polysiliziumleitung 3c ist von der der auswählbaren Polysilizium- oder Silizid-Erdleitung 3b unter­ schiedlich, aber identisch mit der der Wortleitung 1.
Da das Polysilizium oder Silizid, wie obenerwähnt, eine große Wider­ standskomponente aufweist, ist es zur Reduzierung der Wider­ standskomponente vorteilhaft, daß die Verbindungsstruktur der auswählbaren metallischen Erdleitungen 3a und der auswählbaren Polysilizium- oder Silizid-Erdleitung 3b in jedem der Zellen­ blöcke geeignet hergestellt wird. Bei einer häufigen Her­ stellung der Verbindungsstruktur wird aber die Integrations­ dichte des Bauelements gesenkt.
Die Bezugszeichen Ra, Rb, Rc und Rd in Fig. 3 stellen die individuellen Widerstandskomponenten der auswählbaren Polysilizium- oder Silizid-Erdleitungen 3b am Punkt P dar.
Fig. 4 zeigt einen Ersatzschaltkreis des Abschnitts, der dem Punkt P entspricht. Die Größe des Widerstandes R am Punkt P kann durch die folgende Gleichung ausgedrückt wer­ den:
R = Ra + Rb/Rc + Rd (1).
Das bedeutet, daß die auswählbare metallische Erdleitung 3a mit dem Zellentransistor Q über die Polysiliziumleitung 3c mit dem Widerstandswert Ra, die auswählbare Polysilizium- oder Silizid-Erdleitung 3b mit dem Widerstandswert Rb, die Polysili­ ziumleitung 3c mit dem Widerstandswert Rc und die auswählbare Polysilizium- oder Silizid-Erdleitung 3d mit dem Widerstandswert Rd verbunden ist.
Der Widerstand R verhindert, daß der Strom durch den Zellen­ transistor Q fließt und die Spannung über die Bitleitung 2 abfällt, wobei die Rauschbreitencharakteristik des Lesever­ stärkungszellentransistors Qc und die Geschwindigkeitscha­ rakteristik des X-ROM verschlechtert werden.
Fig. 3 zeigt nur den Verbindungszustand der auswählbaren Erdleitungen 3. In der Praxis sind aber die Wortleitung 1 aus Polysilizium mit einer zu der auswählbaren Polysilizium- oder Silizid-Erdleitung 3b unterschiedlichen Widerstandskomponente, der Zellentransistor Q und die aus Metall hergestellte Bit­ leitung 2 zwischen den auswählbaren Polysilizium- oder Silizid-Erdlei­ tungen 3b angeordnet.
Das Wesen der Erfindung besteht im folgenden:
Die auswählbare Erdleitung wird in zweifacher Form ausge­ bildet - als auswählbare metallische Erdleitung und als auswählbare Polysilizium- oder Silizid-Erdleitung. Dadurch wird der Ab­ stand zwischen einer metallischen Bitleitung und einer auswählbaren Erdleitung minimiert. Dementsprechend kann die Integrationsdichte eines X-ROM erhöht werden. Da der Abstand zwischen einer Bitleitung und einer auswählbaren Erdlei­ tung minimiert ist, kann die Zellgröße in Wortleitungsrich­ tung gesenkt werden. Entsprechend der Reduzierung der Wort­ leitungslänge, wird eine Hauptursache für den Geschwindig­ keitsabfall eines X-ROM, der in einer Wortleitung erzeugt wird, eingeschränkt. Proportional zur Reduktion der Zell­ größe wird die elektrostatische Kapazität einer Bitleitung gesenkt, und die Geschwindigkeit des X-ROM kann erhöht wer­ den.

Claims (4)

1. X-ROM mit sich horizontal erstreckenden und vertikal aufeinanderfolgend angeordneten Polysilizium-Wortleitun­ gen (1), mehreren horizontal mit jeder Polysilizium- Wortleitung (1) verbundenen Zellentransistoren (Q), auf­ einanderfolgend abwechselnd zwischen den Zellentran­ sistoren (Q) angeordneten metallischen Bitleitungen (2) und auswählbaren Erdleitungen (3), die mit jeder Poly­ silizium-Wortleitung (1) verbunden sind, und mit Kon­ taktbereichen (4), die jeweils wechselseitig mit der entsprechenden Bitleitung (2), einer auswählbaren Erd­ leitung (3) und einem Zellentransistor (Q) verbunden sind, dadurch gekennzeichnet, daß die auswählbaren Erdleitungen (3) als auswählbare metallische Erdlei­ tungen (3a) und als auswählbare Polysilizium- oder Silizid-Erdlei­ tungen (3b) ausgebildet sind, wobei eine Einheit darin besteht, daß je eine auswählbare metallische Erdlei­ tung (3a) auf beiden Seiten einer festen Zahl n von auswählbaren Polysilizium- oder Silizid-Erdleitungen (3b) angeordnet ist und derartige Einheiten aufeinanderfolgend angeord­ net sind, daß die ungeradzahligen der n auswählbaren Polysilizium- oder Silizid-Erdleitungen (3b) über eine zugeordnete Polysiliziumleitung (3c) gemeinsam mit einer auswählbaren metallischen Erdleitung (3a) verbunden sind, daß die geradzahligen der n auswählbaren Polysilizium- oder Silizid-Erdlei­ tungen (3b) über eine zugeordnete Polysiliziumleitung (3c) gemeinsam mit der anderen auswählbaren metalli­ schen Erdleitung (3a) verbunden sind, und daß die zwei auswählbaren metallischen Erdleitungen (3a) über Treiberzellentransistoren (Qa, Qb) mit dem Erdanschluß verbunden sind.
2. X-ROM nach Anspruch 1, bei den die Verbindungsstruktur der auswählbaren Polysilizium- oder Silizid-Erdleitungen (3b) und der auswählbaren metallischen Erdleitungen (3a) sich wie­ derholend als jeweiliger Zellenblock ausgebildet ist, um die Widerstandskomponente des Polysiliziums oder Silizids zu reduzie­ ren.
3. X-ROM nach Anspruch 1 oder 2, bei der elektrische Widerstand des Polysiliziums einer Wortleitung (1) iden­ tisch mit der einer zugeordneten Polysiliziumleitung (3c) und unterschiedlich zu dem einer auswählbaren Polysilizium- oder Silizid-Erdleitung (3b) ist.
4. X-ROM nach einem der Ansprüche 1 bis 3, bei dem die feste Zahl n der auswählbaren Polysilizium- oder Silizid- Erdleitungen ein Vielfaches von 2 ist.
DE4119200A 1990-06-12 1991-06-11 X-rom Expired - Fee Related DE4119200C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900008624A KR940002837B1 (ko) 1990-06-12 1990-06-12 롬 셀 구조

Publications (2)

Publication Number Publication Date
DE4119200A1 DE4119200A1 (de) 1991-12-19
DE4119200C2 true DE4119200C2 (de) 1994-09-08

Family

ID=19300014

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4119200A Expired - Fee Related DE4119200C2 (de) 1990-06-12 1991-06-11 X-rom

Country Status (8)

Country Link
US (1) US6194767B1 (de)
JP (1) JPH0758739B2 (de)
KR (1) KR940002837B1 (de)
DE (1) DE4119200C2 (de)
FR (1) FR2663148B1 (de)
GB (1) GB2245100B (de)
NL (1) NL193919C (de)
RU (1) RU2134915C1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035941A (ja) * 1999-07-23 2001-02-09 Nec Corp 半導体記憶装置及びその製造方法
JP2004095893A (ja) 2002-08-30 2004-03-25 Nec Electronics Corp 半導体記憶装置及びその制御方法と製造方法
US9911693B2 (en) 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
US10622030B1 (en) * 2018-10-28 2020-04-14 Nanya Technology Corporation Memory structure with non-straight word line

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603341A (en) * 1983-09-08 1986-07-29 International Business Machines Corporation Stacked double dense read only memory
JPS6271264A (ja) * 1985-09-25 1987-04-01 Hitachi Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
FR2663148A1 (fr) 1991-12-13
NL193919B (nl) 2000-10-02
DE4119200A1 (de) 1991-12-19
JPH05343645A (ja) 1993-12-24
JPH0758739B2 (ja) 1995-06-21
FR2663148B1 (fr) 1994-11-25
NL9101017A (nl) 1992-01-02
GB2245100A (en) 1991-12-18
GB2245100B (en) 1994-10-26
RU2134915C1 (ru) 1999-08-20
KR940002837B1 (ko) 1994-04-04
US6194767B1 (en) 2001-02-27
KR920001547A (ko) 1992-01-30
NL193919C (nl) 2001-02-05
GB9112650D0 (en) 1991-07-31

Similar Documents

Publication Publication Date Title
DE69313300T2 (de) Speicheranordnung ohne isolierende oxidgebiete
DE3936676C2 (de)
EP1184871B1 (de) MRAM-Anordnung
DE69325133T2 (de) Halbleiterfestwertspeicher
DE102005057170B4 (de) Speichervorrichtung und Verfahren zum Betreiben einer Speichervorrichtung
EP0280176A1 (de) Grundzelle für eine Gate Array
DE4035660A1 (de) Elektrisch programmierbare speichereinrichtung und verfahren zum zugreifen/programmieren von speicherzellen
DE19611438A1 (de) EEPROM Flashzelle sowie Verfahren zu deren Herstellung
DE19631169C2 (de) Matrix-Speicher in Virtual-ground-Architektur
DE69622115T2 (de) Verbesserungen an nichtflüchtigen Speicheranordnungen oder bezüglich derselben
DE10234945B3 (de) Halbleiterspeicher mit einer Anordnung von Speicherzellen
DE2201028A1 (de) Feldeffekt-Speicherelement
DE4119200C2 (de) X-rom
EP1202283A2 (de) MRAM-Anordnung
EP0078338A1 (de) FET-Speicher
DE3046376A1 (de) Halbleiter-speichervorrichtung
DE2625351A1 (de) Matrixschaltung und daraus gebildeter dekoder
DE4135032A1 (de) Elektrisch loeschbare und programmierbare nur-lese-speichervorrichtung mit einer anordnung von einzel-transistor-speicherzellen
DE3833726A1 (de) Halbleiterspeichereinrichtung
DE4420026A1 (de) Halbleiterspeichervorrichtung
DE102005004593B4 (de) Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen
DE69724178T2 (de) Halbleiterspeicheranordnung
DE69422174T2 (de) Integrierte Schaltung mit Toleranz bei wichtigen Herstellungsfehlern
DE3643635A1 (de) Halbleiterspeichereinrichtung
DE102004020306B4 (de) Verfahren zum Programmieren einer Speicheranordnung und programmierte Speicheranordnung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: TAUCHNER, P., DIPL.-CHEM. DR.RER.NAT. HEUNEMANN, D

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee