CN105374825B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN105374825B
CN105374825B CN201510490074.2A CN201510490074A CN105374825B CN 105374825 B CN105374825 B CN 105374825B CN 201510490074 A CN201510490074 A CN 201510490074A CN 105374825 B CN105374825 B CN 105374825B
Authority
CN
China
Prior art keywords
layer
forming
source
channel
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510490074.2A
Other languages
English (en)
Other versions
CN105374825A (zh
Inventor
李起洪
皮昇浩
白知娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=54932481&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN105374825(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105374825A publication Critical patent/CN105374825A/zh
Application granted granted Critical
Publication of CN105374825B publication Critical patent/CN105374825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种半导体器件，可以包括第一源极层、位于第一源极层之上的第一绝缘层以及位于第一绝缘层之上的第一堆叠结构。半导体器件可以包括穿过第一堆叠结构和第一绝缘层的第一沟道层。半导体器件可以包括第二源极层，第二源极层包括插入在第一源极层和第一绝缘层之间的第一区域以及插入在第一沟道层和第一绝缘层之间的第二区域。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求于2014年8月13日在韩国知识产权局提交的第10-2014-0105287号韩国专利申请的优先权，该韩国专利申请的全部公开内容通过引用并入本文中。
技术领域
各种实施例总体上涉及一种电子器件及其制造方法以及其操作方法，更具体地，涉及一种包括三维结构的半导体器件及其制造方法。
背景技术
非易失性存储器件在没有电源的情况下保留存储的数据。存储单元在硅基板之上以单层制作的二维存储器件在提高这种二维存储器件内的集成度方面已达到极限。因此，已经提出具有在硅基板之上沿垂直方向堆叠的存储单元的三维非易失性存储器件。
传统的三维非易失性存储器件具有层间绝缘层和栅电极彼此交替地堆叠并且沟道层穿过它们的的结构。存储单元可以沿着沟道层堆叠。此外，串(string)可以以U形形状布置，以提高存储器件的集成度。
然而，由于堆叠结构的高度增加，可能更加难以对其执行蚀刻工艺。另外，当串以U形形状布置时，单元电流可能由于沟道的增加长度而减小。此外，操作特性可能劣化，因为在编程或擦除操作期间没有足够量的电流可以流动。
发明内容
根据实施例的半导体器件可以包括：第一源极层；第一绝缘层，位于第一源极层之上；以及第一堆叠结构，位于第一绝缘层之上。半导体器件可以包括穿过第一堆叠结构和第一绝缘层的第一沟道层。半导体器件可以包括第二源极层，第二源极层包括插入在第一源极层和第一绝缘层之间的第一区域以及插入在第一沟道层和第一绝缘层之间的第二区域。
根据实施例的半导体器件可以包括：第一源极层；第一绝缘层，形成在第一源极层之上；以及第一堆叠结构，形成在第一绝缘层之上。半导体器件可以包括：第一沟道层，穿过第一堆叠结构；以及间隙充填绝缘层，形成在第一沟道层中并且通穿过第一绝缘层。半导体器件可以包括第二源极层，第二源极层包括插入在间隙填充绝缘层和第一绝缘层之间的第一区域。
根据实施例的制造半导体器件的方法可以包括：在第一源极层之上形成第一牺牲层；在第一牺牲层之上形成第一堆叠结构；以及形成穿过第一堆叠结构和第一牺牲层的第一孔洞。制造半导体器件的方法可以包括：在每个第一孔洞中形成第一沟道层，并且形成围绕第一沟道层的第一存储层；形成穿过第一堆叠结构和第一牺牲层的第一狭缝；以及通过经由第一狭缝除去第一牺牲层来形成第一开口。制造半导体器件的方法可以包括：部分地除去通过第一开口暴露的第一存储层，以暴露第一沟道层；以及在通过第一开口暴露的第一沟道层上形成第二源极层。
附图说明
图1A至1D是示出表现根据实施例的半导体器件的结构的截面图。
图2A至图6B是示出表现根据实施例的制造半导体器件的方法的截面图。
图7至图9是示出表现根据实施例的制造半导体器件的方法的截面图。
图10A至图14A、图10B至14B以及图10C至13C是示出表现根据本发明实施例的制造半导体器件的方法的放大图。
图15A、15B、16A和16B是示出表现根据实施例的制造半导体器件的方法的放大图。
图17表现根据实施例的半导体器件的布局。
图18和图19是示出表现根据实施例的存储系统的配置的框图。
图20和图21是示出表现根据实施例的计算系统的配置的框图。
具体实施方式
在下文中，将参照附图来详细描述实施例的各种示例。在附图中，为便于示出，相对于实际的物理厚度和间隔夸大了组件的厚度和距离。在以下描述中，可以省略对已知相关功能和构成的详细解释，以避免不必要地使主题不清楚。在整个说明书和附图中，同样的附图标记代表同样的元件。
各种实施例总体上可以涉及一种制造半导体存储器件的方法，其中，半导体存储器件可以更容易地制造并且可以提供改善的特性。
图1A至1D是示出表现根据实施例的半导体器件的结构的截面图。
参考图1A和1B，根据实施例的半导体器件可以包括第一源极层13、第一绝缘层14以及第二源极层15。半导体器件可以包括存储层19和沟道层20。
第一源极层13可以是被配置为源极的单独层或藉由用杂质掺杂基板11所形成的区域。图1A示出了使用包括掺杂多晶硅的导电层来形成第一源极层13。参照图1A，半导体器件可以进一步包括位于第一源极层13和绝缘层12之下的基板11。绝缘层12可以将基板11与第一源极层13绝缘。图1B示出了藉由用杂质掺杂基板11达预定深度来形成第一源极层13。参照图1B，第二源极层15可以直接接触已掺杂杂质的基板11，以建立第一源极层13。
第一绝缘层14可以形成在第一源极层13之上并且包括诸如氧化物的绝缘材料。因为下部选择晶体管和第一源极层13之间的距离藉由第一绝缘层14的高度来确定，所以可以考虑它们之间的距离来控制第一绝缘层14的高度。
第二源极层15可以包括第一区域15A和第二区域15B。第一区域15A可以插入在第一源极层13和第一绝缘层14之间。第二区域15B可以插入在沟道层20和第一绝缘层14之间。第一区域15A可以直接与第一源极层13进行接触。第二区域15B可以直接与沟道层20进行接触。第二源极层15可以是藉由选择性生长而生长的硅层。
包括彼此交替堆叠的导电层16和绝缘层18的堆叠结构ST可以布置在第一绝缘层14之上。每个导电层16可以是存储单元或选择晶体管的栅电极。例如，至少一个最下面的导电层16可以是下部选择晶体管的下部选择栅极，至少一个最上面的导电层16可以是上部选择晶体管的上部选择栅极，剩余的导电层16可以是存储单元的栅电极。导电层16可以包括例如但不限于硅、钨、氮化钨、钛、氮化钛、钽、氮化钽或类似物。此外，绝缘层18可以包括用于使堆叠的栅电极绝缘的绝缘材料。例如，绝缘层18可以包括例如但不限于氧化物、氮化物或类似物。
沟道层20可以穿过堆叠结构ST和第一绝缘层14，并且直接与第二源极层15进行接触。沟道层20可以共享第二源极层15。此外，沟道层20可以包括可被完全填充的中心部分、敞开的中心部分或它们的组合。敞开的中心部分可以用绝缘层21填充。
存储层19可以插入在沟道层20和堆叠结构ST之间。例如，存储层19可以包括例如隧道绝缘层、数据储存层和电荷阻挡层中的至少一种。数据储存层可以包括例如但不限于硅、氮化物、纳米点、相变材料或类似物。另外，可以进一步形成基本上为C形形状的电荷阻挡层17。电荷阻挡层17可以分别围绕导电层16。
穿过堆叠结构ST和第一绝缘层14的狭缝SL可以位于沟道层20之间。狭缝SL可以用狭缝绝缘层22来填充。第一绝缘层14和狭缝绝缘层22可以呈一体连接。另外，狭缝绝缘层22可以包括例如但不限于氧化物。
参考图1C，沟道层20可以穿过堆叠结构ST，形成在沟道层20中的间隙填充绝缘层21可以穿过第一绝缘层14。换句话说，间隙填充绝缘层21可以比沟道层20更进一步向下延伸。此外，第二源极层15可以包括第一区域15A和第二区域15B。第一区域15A可以插入在第一源极层13和第一绝缘层14之间。第二区域15B可以插入在间隙填充绝缘层21和第一绝缘层14之间。第二源极层15可以包括例如但不限于硅化物层。例如，第二源极层15可以是藉由使沟道层20的下部和第一源极层13的表面硅化而形成的硅化物层。
参考图1D，可以如上参考图1A或图1B所描述地来配置第一堆叠结构ST1和其下部结构。另外，第二堆叠结构ST2可以形成在第一堆叠结构ST1之上。
第二堆叠结构ST2可以包括彼此交替地堆叠的导电层23和绝缘层24。第二沟道层28可以穿过第二堆叠结构ST2并且分别连接或耦合到第一沟道层20。第二存储层27可以插入在第二沟道层28和第二堆叠结构ST2之间。耦合图案25可以分别形成在未被第二存储层27围绕的第二沟道层28的下侧壁上。耦合图案25可以直接与第一沟道层20的上部和第二沟道层28的下部进行接触，并且将第一沟道层20和第二沟道层28彼此连接。此外，绝缘层26可以形成为围绕耦合图案25。
狭缝SL可以穿过第一堆叠结构ST1和第二堆叠结构ST2。此外，绝缘层14、狭缝绝缘层22和绝缘层26可以呈一体连接。
在具有上述结构的半导体器件中，至少一个下部选择晶体管、多个存储单元和至少一个上部选择晶体管可以彼此串联耦合，以形成单个串。串可以基本上沿垂直方向来布置。此外，多个串可以共享第一源极层13和第二源极层15。
图2A至图6B是示出表现根据实施例的制造半导体器件的方法的截面图。
参考图2A和2B，可以在基板30之上顺序地形成第一绝缘层31、第一导电层32、第一牺牲层33和第二牺牲层34。第一导电层32可以是第一源极层(S1)。例如，第一导电层32可以包括掺杂多晶硅，第一牺牲层33可以包括氧化物，第二牺牲层34可以包括未掺杂多晶硅。下部选择晶体管和第一导电层32之间的距离可以藉由第二牺牲层34的高度来确定。因此，可以考虑它们之间的距离来确定第二牺牲层34的高度HT。
接着，第二绝缘层35可以穿过第二牺牲层34、第一牺牲层33和第一导电层32。第二绝缘层35可以是位于相邻存储块MB之间的边界处和位于单元区域CELL与接触区域CONTACT之间的边界处的隔离层(ISO)。可以通过这些隔离层将第二牺牲层34、第一牺牲层33和第一导电层32图案化成多个区域。
图2C是图2B的变型示例。参看图2C，第二绝缘层35可以具有相对小的深度，以穿过第二牺牲层34和第一牺牲层33，使得第二牺牲层34可以图案化成多个区域。
此外，可以进一步形成第三绝缘层36以位于接触区域CONTACT中。可以与形成第二绝缘层35同时或基本上同时来形成第三绝缘层36。第三绝缘层36可以具有与第二绝缘层35基本上相同的深度。
参考图3A至图3C，可以在第二牺牲层34之上形成下部堆叠结构。下部堆叠结构可以包括彼此交替堆叠的一个或更多个第一材料层37以及一个或更多个第二材料层38。第一材料层37可以被配置为形成下部选择晶体管的栅电极，第二材料层38可以形成为将堆叠的栅电极绝缘。
第一材料层37相对于第二材料层38可以包括具有高的蚀刻选择性的材料。例如，第一材料层37可以包括包含氮化物的牺牲层，第二材料层38可以包括包含氧化物的绝缘层。在其它示例中，第一材料层37可以包括导电层，该导电层包括例如但不限于掺杂多晶硅、掺杂非晶硅或类似物。第二材料层38可以包括诸如氧化物的绝缘层。根据实施例，参照其中第一材料层37包括牺牲层而第二材料层38包括绝缘层的示例来进行描述。
接着，可以穿过下部堆叠结构形成将第一狭缝SL1，可以在第一狭缝SL1中形成第四绝缘层39(SLI1)。第四绝缘层39可以是用于图案化下部堆叠结构的第一狭缝绝缘层。此外，第四绝缘层39可以位于接触区域CONTACT中的第三绝缘层36之间，并且具有在一个方向上延伸的线形形状。
参照图4A，可以藉由在下部堆叠结构之上形成上部堆叠结构来形成堆叠结构ST。可以穿过堆叠结构ST形成半导体层41，可以在单元区域CELL中的半导体层41之间形成第二狭缝SL2。第二狭缝SL2可以具有在一个方向上延伸的线形形状，以便耦合到第四绝缘层39。换言之，第四绝缘层39可以在第二狭缝SL2的两端暴露。此外，当形成第二狭缝SL2时，可以在接触区域CONTACT中的第三绝缘层36之上形成第三狭缝SL3。第三狭缝SL3可以足够深，以穿过堆叠结构ST并暴露第三绝缘层36。接着，可以形成第二导电层44(S2)，使得第二导电层44可以接触半导体层41的下部。在下文中，将参照图4B至图4E来描述制造在图4A中示出的结构的制造方法。
首先，参考图4B，可以藉由在下部堆叠结构之上形成上部堆叠结构来形成堆叠结构ST。上部堆叠结构可以包括彼此交替地堆叠的第一材料层37和第二材料层38。至少一个最上面的第一材料层37可以被配置为形成上部选择晶体管的栅电极，其余的第一材料层37可以被配置为形成存储单元的栅电极。此外，第二材料层38可以形成为使堆叠的栅电极绝缘。最上面的第二材料层38可以具有比其余的第二材料层38更大的厚度。
随后，可以穿过堆叠结构ST和第二牺牲层34形成孔洞H。孔洞H可以足够深，以穿过第一牺牲层33并延伸到第一导电层32(S1)。此外，孔洞H可以具有各种横截面，诸如，例如但不限于圆形、矩形、多边形和椭圆形的形状。
随后，可以在孔洞H中形成多层介电层40。多层介电层40中的每层可以是存储单元的存储层或选择晶体管的栅极绝缘层。例如，多层介电层40可以包括隧道绝缘层、数据储存层和电荷阻挡层。数据储存层可以包括例如但不限于硅、氮化物、纳米点、相变材料或类似物。
可以在其中形成有多层介电层40的孔洞H中形成半导体层41。可以在半导体层41的敞开的中心区域中形成间隙充填绝缘层42。半导体层41可以以预定距离布置成矩阵形式，或以Z字形图案布置。接着，可以在堆叠结构ST之上进一步形成另一第二材料层38，以覆盖多层介电层40以及暴露在堆叠结构ST的顶表面上的半导体层41。
可以穿过堆叠结构ST进一步形成第二狭缝SL2。第二狭缝SL2可以足够深，以穿过堆叠结构ST并且暴露第二牺牲层34。
参考图4C，可以通过第二狭缝SL2除去第二牺牲层34，以形成第一开口OP1。结果，多层介电层40可以通过第一开口OP1而暴露。
参考图4D，可以除去通过第一开口OP1暴露的多层介电层40，以暴露半导体层41。然而，可以仅除去多层介电层40的通过第一开口OP1暴露的部分。因此，可以藉由第一开口OP1的高度HT(参照图4C)来控制多层介电层40的除去高度。换言之，可以藉由第二牺牲层34(见图4B)的高度来控制多层介电层40的除去高度。另外，当多层介电层40的部分被去除时，第一牺牲层33也被去除(参见图4C)。下面将参照图10A至图14A、图10B至14B以及图10C到13C来描述除去多层介电层40和第一牺牲层33的工艺。
参考图4E，可以在通过第一开口OP1暴露的半导体层41和第一导电层32之上形成第二导电层44。第二导电层44可以是第二源极层(S2)。第二导电层44可以直接接触半导体层41和第一导电层32，并且可以是掺杂多晶硅层。
例如，可以藉由选择性生长来生长第二导电层44，以使第二导电层44可以从通过第一开口OP1暴露的半导体层41和第一导电层32生长。因此，第二导电层44可以包括接触第一导电层32且在水平方向上延伸的第一区域44A以及接触半导体层41且基本上在垂直方向上延伸的第二区域44B。
参考图5A至图5C，可以在第一开口OP1、第二狭缝SL2和第三狭缝SL3中形成第五绝缘层43。因此，第五绝缘层43A可以形成在第一开口OP1中，第五绝缘层43B可以形成在第二狭缝SL2中，第五绝缘层43C可以形成在第三狭缝SL3中。
第五绝缘层43B可以是第二狭缝绝缘层(SLI2)。第四绝缘层39可以是第一狭缝绝缘层(SLI1)。因此，第五绝缘层43B和第四绝缘层39可以彼此耦合并沿着一个方向延伸，并且以线形形状将位于单元区域CELL和接触区域CONTACT中的下部堆叠结构图案化。此外，第五绝缘层43C可以位于第三绝缘层36之上，并且具有比第三绝缘层36小的宽度。第五绝缘层43C可以是第三狭缝绝缘层(SLI3)，并且在后续工艺期间当第一材料层37被除去时用作支撑体。
参考图6A和图6B，可以穿过堆叠结构ST形成第四狭缝SL4和第五狭缝SL5。第四狭缝SL4可以位于单元区域CELL和/或接触区域CONTACT中。位于单元区域CELL中的第四狭缝SL4可以位于第二绝缘层35之上，并且足够深以部分地蚀刻第二绝缘层35。位于接触区域CONTACT中的第五狭缝SL5可以位于第四绝缘层间39和第五绝缘层43C之间。
可以除去通过第四狭缝SL4暴露的第一材料层37。第五绝缘层43B和43C可以用作支撑剩下的第二材料层38的支撑体。可以在第一材料层37被除去的区域中形成第三导电层46。第三导电层46可以是存储单元或选择晶体管的栅电极，并且可以包括例如但不限于钨、氮化钨、钛、氮化钛、钽、氮化钽或类似物。此外，在形成第三导电层46之前，还可以在第一材料层37被除去的区域中形成电荷阻挡层45。接着，可以在第四狭缝SL4和第五狭缝SL5中形成第六绝缘层47。
根据上述工艺，可以藉由第一开口OP1的高度来控制多层介电层40被暴露的高度，即，多层介电层40的除去高度。因此，第二导电层44可以具有均匀的高度。
根据实施例，可以在基板30之上形成第一绝缘层31和第一导电层32。然后，可以不形成这些层。更具体而言，可以用杂质掺杂基板30的表面达预定深度来限定源极区域。孔洞H可以足够深，以穿过堆叠结构ST并延伸到基板30，并且与在基板30中的源极区域接触。
另外，可以根据第一材料层37和第二材料层38的材料来改变上述工艺。例如，当第一材料层37包括导电层，并且第二材料层38包括牺牲层时，可以被除去第二材料层38而不是第一材料层37，并且可以在第二材料层38被除去的区域中形成绝缘层。在其它示例中，当第一材料层37包括导电层，并且第二材料层38包括绝缘层时，可以省略除去第一材料层37的工艺。而是，可以进一步执行硅化通过第三狭缝SL3暴露的第一材料层37的工艺。
图7至图9是示出表现根据实施例的制造半导体器件的方法的截面图。在下文中，省略与先前描述的实施例共同的内容的描述。
参考图7，可以在基板30之上形成第一绝缘层31、第一导电层32、第一牺牲层33和第二牺牲层34。可以形成包括彼此交替堆叠的第一材料层37和第二材料层38的第一堆叠结构ST1。可以穿过第一堆叠结构ST1来形成第一多层介电层40、第一半导体层41和第一间隙填充绝缘层42。
接着，可以在第一堆叠结构ST1之上顺序地形成第三牺牲层50和第四牺牲层51。第四牺牲层51可以形成以确保这样的区域，即，在该区域中形成在后续工艺期间将形成的用于耦合第一半导体层41和第二半导体层的耦合图案。因此，第四牺牲层51可以位于至少一个第一半导体层41之上。例如，第三牺牲层50可以包括氧化物，第四牺牲层51可以包括未掺杂多晶硅。
可以在第二绝缘层52中形成第四牺牲层51。例如，在第一堆叠结构ST1之上首先形成第二绝缘层52之后，可以部分地蚀刻第二绝缘层52以形成沟槽。在沟槽中形成第四牺牲层51之后，可以二次形成第二绝缘层52。在其它示例中，在第一堆叠结构ST1之上形成第二绝缘层52之后，可以在第二绝缘层52之上形成具有期望的图案的第四牺牲层51。随后，可以在其中形成有第四牺牲层51的第二绝缘层52之上形成另一第二绝缘层52。
随后，可以在第二绝缘层52之上形成包括彼此交替堆叠的第一材料层53和第二材料层54的第二堆叠结构ST2。随后，可以穿过第二堆叠结构ST2来形成第二多层介电层55、第二半导体层56和第二间隙填充绝缘层57。第二半导体层56可以分别位于基本上对应于第一半导体层41的位置处。
参考图8，可以穿过第二堆叠结构ST2、第二绝缘层52(参照图7)、第一堆叠结构ST1、第四牺牲层51(参照图7)和第二牺牲层34(参照图7)来形成狭缝SL。通过狭缝SL暴露的第二牺牲层34和第四牺牲层51可以形成第一开口OP1和第二开口OP2。结果，可以通过第一开口OP1暴露第一多层介电层40的一部分，并且可以通过第二开口OP2暴露第二多层介电层55的一部分。
接着，可以除去通过第一开口OP1和第二开口OP2暴露的第一多层介电层40和第二多层介电层55。结果，第一半导体层41的一部分可以通过第一开口OP1而暴露，并且第二半导体层56的一部分可以通过第二开口OP2而暴露。
参考图9，可以在可通过第一开口OP1(参照图8)而暴露第一导电层32和第一半导体层41之上形成第二导电层58。例如，可以藉由选择性生长来生长包括在水平方向延伸的第一区域58A和在垂直方向上延伸的第二区域58B的第二导电层58。结果，可以形成包括硅的第二导电层58。
此外，可以在通过第二开口OP2(参照图8)暴露的第一半导体层41和第二半导体层56上形成耦合图案59。例如，可以藉由选择性生长从第一半导体层41和第二半导体层56来生长耦合图案59。可以控制生长条件，以使相邻的耦合图案59可以不彼此连接。结果，可以形成包括硅的耦合图案59。随后，可以在第一开口OP1、第二开口OP2和狭缝SL中形成第三绝缘层60。
根据上述工艺，由于具有高的高宽比的半导体层以两个步骤而形成，所以制造半导体器件的工艺可以变得更容易执行。另外，由于用于耦合第一半导体层41和第二半导体层56的耦合图案藉由选择性生长来形成，所以在第一半导体层41和第二半导体层56之间的接触电阻可以减小。另外，由于耦合图案59和第二导电层58同时或基本上同时形成，所以可以简化制造半导体器件的工艺。
图10A至图14A、图10B至14B以及图10C至13C是示出表现根据实施例的制造半导体器件的方法的放大图。图10A至图14A对应于图4D或图8中的区域D。图10B到图14B对应于图8中的区域C。图10C至图13C对应于图4D或图8中的区域E。
参照图10A至图10C，第一多层介电层40可以包括第一电荷阻挡层40A、第一数据储存层40B和第一隧道绝缘层40C。第二多层介电层55可以包括第二电荷阻挡层55A、第二数据储存层55B和第二隧道绝缘层55C。第一电荷阻挡层40A可以通过第一开口OP1而暴露，第二电荷阻挡层55A可以通过第二开口OP2而暴露。此外，第一材料层37和53以及第二材料层38和54可以通过狭缝SL而暴露。
参考图11A至图11C，可以除去通过第一开口OP1和第二开口OP2暴露的第一电荷阻挡层40A和第二电荷阻挡层55A。结果，第一数据储存层40B和第二数据储存层55B可以通过第一开口OP1和第二开口OP2而暴露。当第一电荷阻挡层40A和第二电荷阻挡层55A以及第二材料层38和54包括氧化物时，在对第一电荷阻挡层40A和第二电荷阻挡层55A进行蚀刻时可以将通过狭缝SL暴露的第二材料层38和54蚀刻预定厚度。在这些示例中，第一材料层37和53可以比第二材料层38和54进一步突出，使得可以在狭缝SL的内壁上形成不规则(凹凸)。
另外，当第一电荷阻挡层40A和第二电荷阻挡层55A、第二绝缘层52、第一牺牲层33以及第三牺牲层50包括氧化物时，这些层可以在对第一电荷阻挡层40A和第二电荷阻挡层55A进行蚀刻时被部分地蚀刻。因此，第一开口OP1和第二开口OP2可以延伸。
参考图12A到图12C，可以除去通过第一开口OP1和第二开口OP2暴露的第一数据储存层40B和第二数据储存层55B。结果，第一电荷阻挡层40A和第二电荷阻挡层55A可以通过第一开口OP1和第二开口OP2而暴露。当第一数据储存层40B和第二数据储存层55B以及第一材料层37和53包括氮化物时，第一材料层37和53的部分可以在对第一数据储存层40B和第二数据储存层55B进行蚀刻时被蚀刻。基于被除去的第一材料层37和53的量，狭缝SL的内壁上的不规则可以被除去或缓解。可替代地，第二材料层38可以比第一材料层37进一步突出。
参考图13A到图13C，可以除去通过第一开口OP1和第二开口OP2暴露的第一隧道绝缘层40C和第二隧道绝缘层55C，使得通过第一开口OP1和第二开口OP2暴露的第一半导体层41和第二半导体层56可以被暴露。当第一隧道绝缘层40C和第二隧道绝缘层55C与第二材料层38和54包括氧化物时，第二材料层38和54的部分可以在对第一隧道绝缘层40C和第二隧道绝缘层55C进行蚀刻时被蚀刻。因此，狭缝SL的内壁上的不规则可以缓解。
另外，可以完全除去剩余的第一牺牲层33，使得第一导电层32可以通过第一开口OP1而暴露。可以完全除去或部分地除去第三牺牲层50，使得第一半导体层41可以通过第二开口OP2而暴露。
参考图14A和图14B，可以在通过第一开口OP1暴露的第一导电层32和第一半导体层41之上形成第二导电层44。此外，可以在通过第二开口OP2暴露的第一半导体层41和第二半导体层56之上形成耦合图案59。例如，第二导电层44和耦合图案59可以藉由选择性生长来生长硅层而形成。随后，可以在第一开口OP1和第二开口OP2(参见图13A和图13B)中形成第五绝缘层43。
根据孔洞H的深度和蚀刻工艺的条件，第一多层介电层40可以保留在第一导电层32中，或者第二多层介电层55可以保留在第一半导体层41中。然而，第一多层介电层40和第二多层介电层55可以完全除去。
图15A、图15B、图16A和图16B是示出表现根据实施例的制造半导体器件的方法的放大图。图15A和图16A对应于图4D或图8中的区域D。图15B和图16B对应于图8中的区域C。在下文中，与先前描述的实施例共同的内容的描述被省略。
参考图15A和图15B，可以除去通过第一开口OP1暴露的第一多层介电层40和第一牺牲层33。此外，可以除去通过第二开口OP2暴露的第二多层介电层55和第三牺牲层50。因此，第一半导体层41和第一导电层32可以通过第一开口OP1而暴露，第一半导体层41和第二半导体层56可以通过第二开口OP2而暴露。
接着，可以用杂质掺杂暴露的第一半导体层41、第二半导体层56和第一导电层32。例如，可以在包括诸如PH3气体的杂质的气体气氛下执行热工艺(thermal process)，或者可以执行使用包括As、P等的N型杂质的等离子体掺杂工艺。结果，可以形成杂质掺杂区域41A、56A和32A。
参考图16A和图16B，可以将杂质掺杂区域41A、56A和32A硅化，以形成第二导电层44和耦合图案59。例如，可以通过狭缝SL以及第一开口OP1和第二开口OP2在杂质掺杂区域41A、56A和32A之上形成金属层。金属层可以包括例如但不限于钴、镍等。接着，可以通过热工艺使杂质掺杂区域41A、56A和32A对金属层反应，以形成硅化物，从而可以形成包括硅化物层的第二导电层44和耦合图案59。
形成在第一半导体层41中的杂质掺杂区域41A和形成在第一导电层32中的杂质掺杂区域32A可以彼此耦合，以形成包括第一区域44A和第二区域44B的第二导电层44。此外，形成在第一半导体层41中的杂质掺杂区域41A和形成在第二半导体层56中的杂质掺杂区域56A可以耦合以形成耦合图案59。
图17是示出表现根据实施例的半导体器件的布局。参照图17，第五绝缘层43B和第六绝缘层47的位置可以交换。例如，给予第六绝缘层47藉由第五绝缘层43B占据的位置，给予第五绝缘层43B藉由第六绝缘层47占据的位置。另外，第二绝缘层35的形状可以改变。例如，第二绝缘层35可以仅位于存储块MB之间的边界处的接触区域中。诸如第二绝缘层35的绝缘层的形状和位置可以改变为各种形状和位置。
图18是示出表现根据实施例的存储系统的配置的框图。
如图18所示，根据实施例的存储系统1000可以包括存储器件1200和控制器1100。
存储器件1200可以被用来存储包括各种类型的数据(诸如文本、图形和软件代码)的数据信息。存储器件1200可以是非易失性存储器，并且可以是例如上面参考图1A至图17描述的半导体器件。此外，存储器件1200可以包括第一源极层、形成在第一源极层之上的第一绝缘层、形成在第一绝缘层之上的第一堆叠结构以及穿过第一堆叠结构和第一绝缘层的第一沟道层。存储器件1200可以包括第二源极层，第二源极层包括插入在第一源极层和第一绝缘层之间的第一区域以及插入在第一沟道层和第一绝缘层之间的第二区域。由于存储器件1200如上所述地配置和制造，所以将省略其详细描述。
控制器1100可以连接到主机和存储器件1200，并且可适用于响应来自主机的请求而访问存储器件1200。例如，控制器1100可以适用于控制存储器件1200的读取、写入、擦除和后台操作。
RAM 1110可以被用作操作存储器、在存储器件1200和主机之间的高速缓冲存储器(cache memory)以及在存储器件1200和主机之间的缓冲存储器。RAM 1110可以藉由SRAM(静态随机存取存储器(Static Random Access Memory))、ROM(只读存储器(Read OnlyMemory))或类似物来代替。
CPU 1120可以适用于控制控制器1100的整体操作。例如，CPU 1120可以适用于操作诸如存储在RAM 1110中的FTL(闪存转换层(Flash Translation Layer))的固件。
主机接口1130可以适用于执行与主机的接口。例如，控制器1100可以通过诸如如下的各种协议中的至少一种来与主机通信：USB(通用串行总线(Universal Serial Bus))协议、MMC(多媒体卡(MultiMedia Card))协议、PCI(外围组件互连(peripheral componentinterconnection))协议、PCI-E(PCI快速(PCI-express))协议、ATA(高级技术附件(Advanced Technology Attachment))协议、串行ATA协议、并行ATA协议、SCSI(小型计算机小接口(Small Computer Small Interface))协议、ESDI(增强型小型磁盘接口(EnhancedSmall Disk Interface))协议、IDE(集成驱动电子(Integrated Drive Electronic))协议和专用协议。
ECC电路1140可以适用于使用ECC检测并修正从存储器件1200读取的数据的错误。
存储器接口1150可以适用于执行与存储器1200的接口。例如，存储器接口1150可以包括NAND接口或NOR接口。
控制器1100可以进一步包括缓冲存储器(未示出)，以便暂时存储数据。此处，缓冲存储器可以用于暂时存储通过主机接口1130传送到外部的数据，或者暂时存储通过存储器接口1150从存储器件1200传送的数据。另外，控制器1100可以进一步包括ROM，以存储用于与主机接口的代码数据。
如上所述，由于根据实施例的存储系统1000包括具有改善特性的存储器件1200，所以存储系统1000的特性可以得到改善。
图19是示出表现根据实施例的存储系统的配置的框图。在下文中，省略与先前描述的实施例共同的内容的描述。
如图19所示，根据实施例的存储系统1000'可以包括存储器件1200'和控制器1100。另外，控制器1100可以包括RAM 1110、CPU 1120、主机接口1130、ECC电路1140和存储器接口1150。
存储器件1200'可以是非易失性存储器，并且可以是例如上面参考图1A至图17描述的半导体器件。此外，存储器件1200'可以包括第一源极层、在第一源极层之上的第一绝缘层、在第一绝缘层之上的第一堆叠结构以及穿过第一堆叠结构和第一绝缘层的第一沟道层。存储器件1200'可以包括第二源极层，第二源极层包括插入在第一源极层和第一绝缘层之间的第一区域以及插入在第一沟道层和第一绝缘层之间的第二区域。由于存储器件1200'如上所述来构造和制造，所以将省略其详细描述。
此外，存储器件1200'可以是包括多个存储芯片的多芯片封装件。多个存储芯片可以划分成多个组，多个组可以适用于通过第一沟道CH1至第k沟道CHk与控制器1100通信。属于一个组的存储芯片可以适用于通过公共沟道与控制器1100通信。存储系统1000'可以变型，使得单个存储芯片可以耦接到单个沟道。
如上所述，由于根据实施例的存储系统1000'包括容易制造并且具有改善特性的存储器件1000'，所以存储系统1000'的特性也可改善。通过形成作为多芯片封装件的存储器件1200'，存储系统1000'的数据储存容量和驱动速度可以提高。
图20是示出表现根据实施例的计算系统的配置的框图。在下文中，将省略对根据实施例的计算系统的与前面实施例的半导体器件的内容相同的内容的描述。
参考图20，根据实施例的计算系统2000可以包括存储器件2100、CPU 2200、RAM2300、用户接口2400、电源2500和系统总线2600。
存储器件2100可以存储通过用户接口2400提供的数据和藉由CPU 2200处理的数据。存储器件2100可以通过系统总线2600而电连接到CPU 2200、RAM 2300、用户接口2400和电源2500。例如，存储器件2100可以通过控制器(未示出)而连接到系统总线2600，或直接连接到系统总线2600。当存储器件2100直接连接到系统总线2600时，控制器的功能可以藉由CPU 2200和RAM 2300来执行。
存储器件2100可以是非易失性存储器，并且可以是例如上面参考图1A至图17描述的半导体器件。存储器件2100可以包括第一源极层、在第一源极层之上的第一绝缘层、在第一绝缘层之上的第一堆叠结构以及穿过第一堆叠结构和第一绝缘层的第一沟道层。存储器件2100可以包括第二源极层，第二源极层包括插入在第一源极层和第一绝缘层之间的第一区域以及插入在第一沟道层和第一绝缘层之间的第二区域。由于存储器件2100如上所述地配置和制造，所以将省略其详细描述。
此外，存储器件2100可以是藉由参考图18所描述的多个存储芯片构成的多芯片封装件。
具有这种配置的计算系统2000可以是计算机、UMPC(超移动个人计算机)、工作站、上网本(net-book)、PDA(个人数字助理)、便携式计算机、网络平板计算机、无线电话、移动电话、智能电话、电子书、PMP(便携式多媒体播放器)、便携式游戏控制台、导航装置、黑盒子、数字照相机、三维电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、用于无线发送和接收信息的装置、构成家庭网络的各种电子装置中的至少一种、构成计算机网络的各种电子装置中的至少一种、构成远程信息服务网络的各种电子装置中的至少一种以及RFID装置。
如上所述，根据实施例的计算系统2000包括容易制造且具有改善特性的存储器件2100，计算系统2000的特性可以得到改善。
图21是示出表现根据一实施例的计算系统的框图。
参考图21，根据实施例的计算系统3000可以包括具有操作系统3200的软件层、应用3100、文件系统3300、转换层3400和诸如存储器件3500的硬件层。
操作系统3200可以管理计算系统3000的软件资源和硬件资源，并藉由CPU控制程序执行。应用3100可以是在计算系统3000中执行的各种应用程序，并且可以是藉由操作系统3200执行的实用程序。
文件系统3300可以指管理存在于计算系统3000中的数据和文件的逻辑结构。文件系统3300可以根据规则组织文件或数据，以存储在存储器件3500中。文件系统3300可以藉由在计算系统3000中使用的操作系统3200来确定。例如，当操作系统3200是微软窗口(Microsoft Windows)时，文件系统3300可以是文件分配表(File Allocation Table，FAT)或NT文件系统(NT file system，NTFS)。此外，当操作系统3200是Unix/Linux时，文件系统3300可以是扩展文件系统(Extended File System，EXT)、Unix文件系统(Unix FileSystem，UFS)或日志文件系统(Journaling File System，JFS)。
在图21中，操作系统3200、应用3100和文件系统3300以单独的框示出。然而，应用3100和文件系统3300可以包括在操作系统3200中。
转换层3400可以响应于来自文件系统3300的请求而将地址转换成用于存储器件3500的合适类型。例如，转换层3400可以将藉由文件系统3300创建的逻辑地址转换成存储器件3500的物理地址。逻辑地址和物理地址的映射信息可以被存储在地址转换表中。例如，转换层3400可以是快闪转换层(flash translation layer，FTL)、通用快闪储存链路层(universal flash storage link layer，ULL)。
存储器件3500可以是非易失性存储器，并且可以是例如上面参考图1A至图17描述的半导体器件。此外，存储器件3500可以包括第一源极层、在第一源极层之上的第一绝缘层、在第一绝缘层之上的第一堆叠层以及穿过第一堆叠层和第一绝缘层的第一沟道层。存储器件3500可以包括第二源极层，第二源极层包括插入在第一源极层和第一绝缘层之间的第一区域以及插入在第一沟道层和第一绝缘层之间的第二区域。由于存储器件3500如上所述地配置和制造，所以省略将其详细描述。
具有这种配置的计算系统3000可被分开为在上部区域中执行的操作系统层和在下部区域中执行的控制器层。应用3100、操作系统3200和文件系统3300可以包括在操作系统层中，并且可以藉由计算系统3000的操作存储器来驱动。此外，转换层3400可以包括在操作系统层或者控制器层中。
如上所述，由于根据实施例的计算系统3000包括可以更容易制造并且可以具有改善特性的存储器件3500，所以计算系统3000的特性也可以得到改善。
根据各种实施例，可以更加容易地制造半导体器件，并且半导体器件的特性可以得到改善。
通过以上实施例可见，本申请可以提供以下技术方案。
技术方案1.一种半导体器件，包括：
第一源极层；
第一绝缘层，位于第一源极层之上；
第一堆叠结构，位于第一绝缘层之上；
第一沟道层，穿过第一堆叠结构和第一绝缘层；以及
第二源极层，包括设置在第一源极层和第一绝缘层之间的第一区域以及设置在第一沟道层和第一绝缘层之间的第二区域。
技术方案2.根据技术方案1所述的半导体器件，还包括：存储层，设置在第一沟道层和第一堆叠结构之间。
技术方案3.根据技术方案1所述的半导体器件，其中，第一堆叠结构包括彼此交替堆叠的第二绝缘层和栅电极。
技术方案4.根据技术方案1所述的半导体器件，还包括：
第一狭缝绝缘层，穿过第一堆叠结构的下部，基本上沿一个方向延伸，并且位于接触区域中；以及
第二狭缝绝缘层，穿过第一堆叠结构，耦合到第一狭缝绝缘层以基本上沿一个方向延伸，并且位于单元区域中。
技术方案5.根据技术方案1所述的半导体器件，还包括：
第三绝缘层，穿过第一源极层和第一绝缘层，并且位于接触区域中；以及
第三狭缝绝缘层，穿过第一堆叠结构，并且位于第三绝缘层之上。
技术方案6.根据技术方案1所述的半导体器件，还包括：
第二堆叠结构，位于第一堆叠结构之上；
第二沟道层，穿过第二堆叠结构；以及
耦合图案，围绕第二沟道层的下部，并且将第一沟道层和第二沟道层彼此耦合。
技术方案7.根据技术方案1所述的半导体器件，其中，第一源极层是在基板中的掺杂有杂质的区域。
技术方案8.根据技术方案1所述的半导体器件，其中，第二源极层的第一区域直接接触第一源极层，第二源极层的第二区域直接接触第一沟道层。
技术方案9.根据技术方案1所述的半导体器件，其中，第二源极层包括硅层或硅化物层。
技术方案10.根据技术方案1所述的半导体器件，其中，第二源极层的第二区域直接接触第一沟道层，并且具有基本上均匀的高度。
技术方案11.根据技术方案1所述的半导体器件，其中，第二源极层的第一区域直接接触第一源极层，并且具有基本上均匀的高度。
技术方案12.根据技术方案1所述的半导体器件，其中，第二源极层的第一区域直接接触第二源极层的第二区域。
技术方案13.一种半导体器件，包括：
第一源极层；
第一绝缘层，形成在第一源极层之上；
第一堆叠结构，形成在第一绝缘层之上；
第一沟道层，穿过第一堆叠结构；
间隙充填绝缘层，形成在第一沟道层中，并且穿过第一绝缘层；以及
第二源极层，包括设置在间隙填充绝缘层和第一绝缘层之间的第一区域。
技术方案14.根据技术方案13所述的半导体器件，其中，第二源极层包括设置在第一源极层和第一绝缘层之间的第二区域。
技术方案15.根据技术方案13所述的半导体器件，其中，第二源极层的第一区域直接接触第一源极层和第一沟道层。
技术方案16.根据技术方案13所述的半导体器件，其中，第二源极层包括硅化物层。
技术方案17.一种制造半导体器件的方法，所述方法包括：
在第一源极层之上形成第一牺牲层；
在第一牺牲层之上形成第一堆叠结构；
形成穿过第一堆叠结构和第一牺牲层的第一孔洞；
在每个第一孔洞中形成第一沟道层，并且形成围绕第一沟道层的第一存储层；
形成穿过第一堆叠结构和第一牺牲层的第一狭缝；
通过经由第一狭缝除去第一牺牲层来形成第一开口；
部分地除去通过第一开口暴露的第一存储层，以暴露第一沟道层；以及
在通过第一开口暴露的第一沟道层之上形成第二源极层。
技术方案18.根据技术方案17所述的方法，还包括：形成隔离绝缘层，隔离绝缘层至少穿过第一牺牲层，并且位于单元区域和接触区域之间的边界以及相邻的存储块之间的边界。
技术方案19.根据技术方案17所述的方法，还包括：在形成第一牺牲层之前，在第一源极层之上形成第二牺牲层，其中，在部分地除去第一存储层期间除去第二牺牲层。
技术方案20.根据技术方案17所述的方法，还包括：在形成第二源极层之后，在第一狭缝和第一开口中形成绝缘层。
技术方案21.根据技术方案17所述的方法，其中，形成第一堆叠结构的步骤包括：
在第一牺牲层之上形成第一堆叠结构的下部；
形成穿过第一堆叠结构的下部并且基本上沿一个方向延伸的第一狭缝绝缘层；以及
在第一堆叠结构的下部之上形成第一堆叠结构的上部。
技术方案22.根据技术方案21所述的方法，还包括：在第一狭缝中形成第二狭缝绝缘层，第二狭缝绝缘层穿过第一堆叠结构，并且耦合到第一狭缝绝缘层以基本上沿一个方向延伸。
技术方案23.根据技术方案17所述的方法，其中，形成第二源极层的步骤包括：使用通过第一开口暴露的第一沟道层作为种子来生长第二源极层。
技术方案24.根据技术方案17所述的方法，其中，形成第二源极层的步骤包括：
用杂质掺杂通过第一开口暴露的第一沟道层和第一源极层；以及
通过对用杂质掺杂的第一沟道层和第一源极层进行硅化来形成第二源极层。
技术方案25.根据技术方案17所述的方法，还包括：
在形成第一存储层之后，在第一堆叠结构上形成第三牺牲层；
在第三牺牲层之上形成第二堆叠结构；
形成穿过第二堆叠结构和第三牺牲层并暴露第一沟道层的第二孔洞；以及
在第二孔洞中形成第二沟道层并且形成围绕第二沟道层的第二存储层。
技术方案26.根据技术方案25所述的方法，还包括：
形成穿过第二堆叠结构和第三牺牲层的第二狭缝；
通过第二狭缝除去第三牺牲层来形成第二开口；
部分地除去通过第二开口暴露的第二存储层，以暴露第二沟道层；以及
在通过第二开口暴露的第二沟道层之上形成耦合图案。
技术方案27.根据技术方案26所述的方法，其中，形成耦合图案的步骤包括：使用通过第二开口暴露的第二沟道层作为种子来生长耦合图案。
技术方案28.根据技术方案26所述的方法，其中，形成耦合图案包括选择性生长，以减小第二沟道层和第一沟道层之间的接触电阻。
技术方案29.根据技术方案26所述的方法，其中，与在通过第一开口暴露的第一沟道层上形成第二源极层基本上同时，形成在通过第二开口暴露的第二沟道层之上形成的耦合图案。

Claims (29)

1.一种半导体器件，包括：
第一源极层；
第一绝缘层，位于第一源极层之上；
第一堆叠结构，位于第一绝缘层之上；
第一沟道层，穿过第一堆叠结构和第一绝缘层；以及
第二源极层，包括设置在第一源极层和第一绝缘层之间的第一区域以及设置在第一沟道层和第一绝缘层之间的第二区域。
2.根据权利要求1所述的半导体器件，还包括：存储层，设置在第一沟道层和第一堆叠结构之间。
3.根据权利要求1所述的半导体器件，其中，第一堆叠结构包括彼此交替堆叠的第二绝缘层和栅电极。
4.根据权利要求1所述的半导体器件，还包括：
第一狭缝绝缘层，穿过第一堆叠结构的下部，沿一个方向延伸，并且位于接触区域中；以及
第二狭缝绝缘层，穿过第一堆叠结构，耦合到第一狭缝绝缘层以沿一个方向延伸，并且位于单元区域中。
5.根据权利要求1所述的半导体器件，还包括：
第三绝缘层，穿过第一源极层和第一绝缘层，并且位于接触区域中；以及
第三狭缝绝缘层，穿过第一堆叠结构，并且位于第三绝缘层之上。
6.根据权利要求1所述的半导体器件，还包括：
第二堆叠结构，位于第一堆叠结构之上；
第二沟道层，穿过第二堆叠结构；以及
耦合图案，围绕第二沟道层的下部，并且将第一沟道层和第二沟道层彼此耦合。
7.根据权利要求1所述的半导体器件，其中，第一源极层是在基板中的掺杂有杂质的区域。
8.根据权利要求1所述的半导体器件，其中，第二源极层的第一区域直接接触第一源极层，第二源极层的第二区域直接接触第一沟道层。
9.根据权利要求1所述的半导体器件，其中，第二源极层包括硅层或硅化物层。
10.根据权利要求1所述的半导体器件，其中，第二源极层的第二区域直接接触第一沟道层，并且具有均匀的高度。
11.根据权利要求1所述的半导体器件，其中，第二源极层的第一区域直接接触第一源极层，并且具有均匀的高度。
12.根据权利要求1所述的半导体器件，其中，第二源极层的第一区域直接接触第二源极层的第二区域。
13.一种半导体器件，包括：
第一源极层；
第一绝缘层，形成在第一源极层之上；
第一堆叠结构，形成在第一绝缘层之上；
第一沟道层，穿过第一堆叠结构；
间隙充填绝缘层，形成在第一沟道层中，并且穿过第一绝缘层；
第二源极层，包括设置在间隙填充绝缘层和第一绝缘层之间的第一区域；以及
存储层，设置在第一沟道层和第一堆叠结构之间并使第二源极层暴露，
其中，第二源极层接触第一绝缘层。
14.根据权利要求13所述的半导体器件，其中，第二源极层包括设置在第一源极层和第一绝缘层之间的第二区域。
15.根据权利要求13所述的半导体器件，其中，第二源极层的第一区域直接接触第一源极层和第一沟道层。
16.根据权利要求13所述的半导体器件，其中，第二源极层包括硅化物层。
17.一种制造半导体器件的方法，所述方法包括：
在第一源极层之上形成第一牺牲层；
在第一牺牲层之上形成第一堆叠结构；
形成穿过第一堆叠结构和第一牺牲层的第一孔洞；
在每个第一孔洞中形成第一沟道层，并且形成围绕第一沟道层的第一存储层；
形成穿过第一堆叠结构和第一牺牲层的第一狭缝；
通过经由第一狭缝除去第一牺牲层来形成第一开口；
部分地除去通过第一开口暴露的第一存储层，以暴露第一沟道层；
在通过第一开口暴露的第一沟道层之上形成第二源极层；以及
在第二源极层形成之后在第一开口中形成绝缘层，
其中，第二源极层包括设置在第一源极层和绝缘层之间的第一区域以及设置在第一沟道层和绝缘层之间的第二区域。
18.根据权利要求17所述的方法，还包括：形成隔离绝缘层，隔离绝缘层至少穿过第一牺牲层，并且位于单元区域和接触区域之间的边界以及相邻的存储块之间的边界。
19.根据权利要求17所述的方法，其中，绝缘层形成在第一狭缝和第一开口中。
20.根据权利要求17所述的方法，其中，形成第一堆叠结构的步骤包括：
在第一牺牲层之上形成第一堆叠结构的下部；
形成穿过第一堆叠结构的下部并且沿一个方向延伸的第一狭缝绝缘层；以及
在第一堆叠结构的下部之上形成第一堆叠结构的上部。
21.根据权利要求20所述的方法，还包括：在第一狭缝中形成第二狭缝绝缘层，第二狭缝绝缘层穿过第一堆叠结构，并且耦合到第一狭缝绝缘层以沿一个方向延伸。
22.根据权利要求17所述的方法，其中，形成第二源极层的步骤包括：
用杂质掺杂通过第一开口暴露的第一沟道层和第一源极层；以及
通过对用杂质掺杂的第一沟道层和第一源极层进行硅化来形成第二源极层。
23.根据权利要求17所述的方法，还包括：
在形成第一存储层之后，在第一堆叠结构上形成第三牺牲层；
在第三牺牲层之上形成第二堆叠结构；
形成穿过第二堆叠结构和第三牺牲层并暴露第一沟道层的第二孔洞；以及
在第二孔洞中形成第二沟道层并且形成围绕第二沟道层的第二存储层。
24.根据权利要求23所述的方法，还包括：
形成穿过第二堆叠结构和第三牺牲层的第二狭缝；
通过第二狭缝除去第三牺牲层来形成第二开口；
部分地除去通过第二开口暴露的第二存储层，以暴露第二沟道层；以及
在通过第二开口暴露的第二沟道层之上形成耦合图案。
25.根据权利要求24所述的方法，其中，形成耦合图案的步骤包括：使用通过第二开口暴露的第二沟道层作为种子来生长耦合图案。
26.根据权利要求24所述的方法，其中，形成耦合图案包括选择性生长，以减小第二沟道层和第一沟道层之间的接触电阻。
27.根据权利要求24所述的方法，其中，与在通过第一开口暴露的第一沟道层上形成第二源极层同时，形成在通过第二开口暴露的第二沟道层之上形成的耦合图案。
28.一种制造半导体器件的方法，所述方法包括：
在第一源极层之上形成第一牺牲层；
在第一牺牲层之上形成第一堆叠结构；
形成穿过第一堆叠结构和第一牺牲层的第一孔洞；
在每个第一孔洞中形成第一沟道层，并且形成围绕第一沟道层的第一存储层；
形成穿过第一堆叠结构和第一牺牲层的第一狭缝；
通过经由第一狭缝除去第一牺牲层来形成第一开口；
部分地除去通过第一开口暴露的第一存储层，以暴露第一沟道层；
在通过第一开口暴露的第一沟道层之上形成第二源极层；以及
在形成第一牺牲层之前，在第一源极层之上形成第二牺牲层，其中，在部分地除去第一存储层期间除去第二牺牲层。
29.一种制造半导体器件的方法，所述方法包括：
在第一源极层之上形成第一牺牲层；
在第一牺牲层之上形成第一堆叠结构；
形成穿过第一堆叠结构和第一牺牲层的第一孔洞；
在每个第一孔洞中形成第一沟道层，并且形成围绕第一沟道层的第一存储层；
形成穿过第一堆叠结构和第一牺牲层的第一狭缝；
通过经由第一狭缝除去第一牺牲层来形成第一开口；
部分地除去通过第一开口暴露的第一存储层，以暴露第一沟道层；以及
在通过第一开口暴露的第一沟道层之上形成第二源极层，
其中，形成第二源极层的步骤包括：使用通过第一开口暴露的第一沟道层作为种子来生长第二源极层。
CN201510490074.2A 2014-08-13 2015-08-11 半导体器件及其制造方法 Active CN105374825B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140105287A KR20160020210A (ko) 2014-08-13 2014-08-13 반도체 장치 및 그 제조 방법
KR10-2014-0105287 2014-08-13

Publications (2)

Publication Number Publication Date
CN105374825A CN105374825A (zh) 2016-03-02
CN105374825B true CN105374825B (zh) 2020-06-16

Family

ID=54932481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510490074.2A Active CN105374825B (zh) 2014-08-13 2015-08-11 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US9224752B1 (zh)
KR (1) KR20160020210A (zh)
CN (1) CN105374825B (zh)
TW (1) TWI663732B (zh)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431419B2 (en) * 2014-09-12 2016-08-30 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US9508730B2 (en) 2015-03-11 2016-11-29 SK Hynix Inc. Semiconductor device and manufacturing method thereof
US9524977B2 (en) * 2015-04-15 2016-12-20 Sandisk Technologies Llc Metal-semiconductor alloy region for enhancing on current in a three-dimensional memory structure
KR20160137103A (ko) * 2015-05-22 2016-11-30 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102543998B1 (ko) 2015-12-03 2023-06-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102607825B1 (ko) 2016-01-18 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102568889B1 (ko) * 2016-02-24 2023-08-22 에스케이하이닉스 주식회사 반도체 장치
KR102608173B1 (ko) * 2016-03-11 2023-12-01 에스케이하이닉스 주식회사 메모리 장치 및 이의 제조 방법
US10403636B2 (en) * 2016-03-11 2019-09-03 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US9768192B1 (en) 2016-03-16 2017-09-19 Sandisk Technologies Llc Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
US10242994B2 (en) 2016-03-16 2019-03-26 Sandisk Technologies Llc Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
US9780034B1 (en) * 2016-03-16 2017-10-03 Sandisk Technologies Llc Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
KR102456494B1 (ko) * 2016-03-29 2022-10-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102549452B1 (ko) * 2016-03-31 2023-06-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9741737B1 (en) 2016-04-15 2017-08-22 Micron Technology, Inc. Integrated structures comprising vertical channel material and having conductively-doped semiconductor material directly against lower sidewalls of the channel material
KR102608180B1 (ko) * 2016-06-01 2023-12-01 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
KR102607838B1 (ko) * 2016-06-01 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102606822B1 (ko) * 2016-06-30 2023-11-29 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102620596B1 (ko) * 2016-08-22 2024-01-04 삼성전자주식회사 반도체 장치
CN115942749A (zh) 2016-09-21 2023-04-07 铠侠股份有限公司 半导体装置
US10020363B2 (en) * 2016-11-03 2018-07-10 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
KR20180053918A (ko) 2016-11-14 2018-05-24 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10074666B2 (en) * 2017-01-09 2018-09-11 Sandisk Technologies Llc Three-dimensional memory device with enhanced mechanical stability semiconductor pedestal and method of making thereof
US10923492B2 (en) * 2017-04-24 2021-02-16 Micron Technology, Inc. Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells
KR20180122847A (ko) * 2017-05-04 2018-11-14 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20180137272A (ko) 2017-06-16 2018-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20180137264A (ko) 2017-06-16 2018-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10224340B2 (en) * 2017-06-19 2019-03-05 Sandisk Technologies Llc Three-dimensional memory device having discrete direct source strap contacts and method of making thereof
US10438964B2 (en) * 2017-06-26 2019-10-08 Sandisk Technologies Llc Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof
KR102550602B1 (ko) * 2017-07-21 2023-07-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10199359B1 (en) * 2017-08-04 2019-02-05 Sandisk Technologies Llc Three-dimensional memory device employing direct source contact and hole current detection and method of making the same
TWI631682B (zh) * 2017-08-23 2018-08-01 旺宏電子股份有限公司 半導體結構及其製造方法
KR102414294B1 (ko) * 2017-09-08 2022-06-28 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
WO2019055073A1 (en) * 2017-09-14 2019-03-21 Sandisk Technologies Llc THREE-DIMENSIONAL MEMORY DEVICE CONTAINING ANNULAR ENGRAVING STOP SPACER AND METHOD FOR MANUFACTURING THE SAME
KR102521278B1 (ko) 2017-09-25 2023-04-14 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법
KR102549967B1 (ko) 2017-11-21 2023-06-30 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
JP2019114758A (ja) * 2017-12-26 2019-07-11 東芝メモリ株式会社 半導体メモリ
JP2019121717A (ja) * 2018-01-09 2019-07-22 東芝メモリ株式会社 半導体記憶装置
KR102576211B1 (ko) 2018-01-31 2023-09-07 삼성전자주식회사 반도체 장치
KR102631939B1 (ko) * 2018-02-07 2024-02-02 삼성전자주식회사 3차원 반도체 메모리 장치
US10600802B2 (en) 2018-03-07 2020-03-24 Sandisk Technologies Llc Multi-tier memory device with rounded top part of joint structure and methods of making the same
KR102624170B1 (ko) * 2018-04-30 2024-01-12 삼성전자주식회사 3차원 반도체 메모리 장치
KR102614849B1 (ko) 2018-05-21 2023-12-18 삼성전자주식회사 지지대를 갖는 3d 반도체 소자 및 그 형성 방법
CN112204741A (zh) 2018-05-29 2021-01-08 三星电子株式会社 支持块体擦除操作的三维闪存器件及其制造方法
KR102059148B1 (ko) * 2018-07-16 2019-12-24 한양대학교 산학협력단 매몰형 중간 배선층을 포함하는 3차원 플래시 메모리 및 그 제조 방법
KR102641737B1 (ko) * 2018-06-21 2024-03-04 삼성전자주식회사 3차원 반도체 메모리 장치
CN108538848B (zh) * 2018-06-21 2024-01-16 长江存储科技有限责任公司 半导体结构及其形成方法
US10658377B2 (en) 2018-06-27 2020-05-19 Sandisk Technologies Llc Three-dimensional memory device with reduced etch damage to memory films and methods of making the same
KR102519012B1 (ko) * 2018-07-09 2023-04-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102593706B1 (ko) * 2018-07-12 2023-10-25 삼성전자주식회사 부분적으로 확대된 채널 홀을 갖는 반도체 소자
CN113345910B (zh) * 2018-08-14 2024-02-27 长江存储科技有限责任公司 3d存储器中的堆叠连接件及其制造方法
JP2020035977A (ja) 2018-08-31 2020-03-05 キオクシア株式会社 半導体記憶装置
CN109300906B (zh) * 2018-10-15 2020-12-04 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
KR102644525B1 (ko) 2018-11-07 2024-03-07 삼성전자주식회사 수직형 반도체 소자
CN111725217B (zh) 2018-12-07 2021-03-12 长江存储科技有限责任公司 半导体器件制造方法
CN111415944B (zh) * 2019-01-08 2021-04-27 长江存储科技有限责任公司 三维存储器件及其制造方法
KR102688510B1 (ko) * 2019-03-28 2024-07-26 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102671289B1 (ko) * 2019-04-11 2024-06-03 에스케이하이닉스 주식회사 수직형 반도체 장치 및 그 제조 방법
KR102695703B1 (ko) 2019-05-09 2024-08-16 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20200131050A (ko) * 2019-05-13 2020-11-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20210001071A (ko) 2019-06-26 2021-01-06 삼성전자주식회사 수직형 반도체 소자
US11127756B2 (en) * 2019-07-16 2021-09-21 Macronix International Co., Ltd. Three-dimensional memory device and manufacturing method thereof
KR102695710B1 (ko) 2019-08-01 2024-08-16 삼성전자주식회사 수직형 메모리 장치
JP2021034650A (ja) * 2019-08-28 2021-03-01 キオクシア株式会社 半導体記憶装置
US20210091009A1 (en) * 2019-09-23 2021-03-25 Micron Technology, Inc. Integrated Assemblies Having Barrier Material Between Silicon-Containing Material and Another Material Reactive with Silicon
CN110892528A (zh) 2019-10-12 2020-03-17 长江存储科技有限责任公司 半导体器件及其制作方法
US11101210B2 (en) * 2019-10-25 2021-08-24 Micron Technology, Inc. Methods for manufacturing a memory array having strings of memory cells comprising forming bridge material between memory blocks
KR20210052753A (ko) 2019-10-31 2021-05-11 삼성전자주식회사 반도체 소자
KR20210083806A (ko) * 2019-12-27 2021-07-07 삼성전자주식회사 반도체 장치
CN111244102A (zh) * 2020-01-16 2020-06-05 长江存储科技有限责任公司 三维存储器及其制备方法
CN111448659B (zh) * 2020-02-26 2021-10-01 长江存储科技有限责任公司 存储器件及其形成方法
WO2021184176A1 (en) 2020-03-17 2021-09-23 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
CN111527604B (zh) * 2020-03-20 2021-03-12 长江存储科技有限责任公司 三维存储器件以及其制作方法
CN111370416B (zh) * 2020-03-23 2022-09-23 长江存储科技有限责任公司 三维存储器及三维存储器制作方法
CN111384062B (zh) * 2020-03-23 2022-12-02 长江存储科技有限责任公司 三维存储器及三维存储器制造方法
CN111508964A (zh) * 2020-03-25 2020-08-07 长江存储科技有限责任公司 3d存储器件及其制造方法
JP7532534B2 (ja) * 2020-04-14 2024-08-13 長江存儲科技有限責任公司 バックサイドソースコンタクトを備える３次元メモリデバイスを形成するための方法
EP3921869B1 (en) * 2020-04-14 2024-06-12 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with backside source contact
CN112437983B (zh) * 2020-04-14 2024-05-24 长江存储科技有限责任公司 三维存储器件和用于形成三维存储器件的方法
CN111415942B (zh) * 2020-05-14 2023-06-09 长江存储科技有限责任公司 三维存储器的形成方法
CN117596885A (zh) * 2020-07-24 2024-02-23 长江存储科技有限责任公司 两步l形选择性外延生长

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199314A (ja) * 2009-02-25 2010-09-09 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
CN103915398A (zh) * 2013-01-07 2014-07-09 爱思开海力士有限公司 半导体器件及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338887B2 (en) * 2005-07-06 2012-12-25 Infineon Technologies Ag Buried gate transistor
EP2093802B1 (en) * 2006-12-04 2015-11-11 Sanken Electric Co., Ltd. Insulating-gate fet and its manufacturing method
KR101137929B1 (ko) * 2010-05-31 2012-05-09 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
JP2012059966A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体記憶装置及びその製造方法
FR2965104B1 (fr) * 2010-09-16 2013-06-07 Commissariat Energie Atomique Detecteur bispectral multicouche a photodiodes et procede de fabrication d'un tel detecteur
KR101763420B1 (ko) * 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
JP6140400B2 (ja) * 2011-07-08 2017-05-31 エスケーハイニックス株式会社ＳＫ ｈｙｎｉｘ Ｉｎｃ． 半導体装置及びその製造方法
KR101807250B1 (ko) * 2011-07-11 2017-12-11 삼성전자주식회사 3차원 반도체 장치의 제조 방법
KR20130065264A (ko) * 2011-12-09 2013-06-19 에스케이하이닉스 주식회사 매립비트라인 형성 방법, 매립비트라인를 구비한 반도체장치 및 제조 방법
KR20130075348A (ko) * 2011-12-27 2013-07-05 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 그 제조 방법
KR20130089076A (ko) * 2012-02-01 2013-08-09 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20130136249A (ko) * 2012-06-04 2013-12-12 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20140063147A (ko) * 2012-11-16 2014-05-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20140069925A (ko) * 2012-11-30 2014-06-10 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
KR20150067811A (ko) 2013-12-09 2015-06-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199314A (ja) * 2009-02-25 2010-09-09 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
CN103915398A (zh) * 2013-01-07 2014-07-09 爱思开海力士有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
KR20160020210A (ko) 2016-02-23
TW201607045A (zh) 2016-02-16
US9224752B1 (en) 2015-12-29
US9472569B2 (en) 2016-10-18
TWI663732B (zh) 2019-06-21
CN105374825A (zh) 2016-03-02
US20160079272A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
CN105374825B (zh) 半导体器件及其制造方法
US11678487B2 (en) Electronic device having stacked structures and method for manufacturing the same
US20210202525A1 (en) Semiconductor device and method of manufacturing the same
US10930657B2 (en) Semiconductor device and method of manufacturing the same
US10573656B2 (en) Semiconductor device and method of manufacturing the same
US9425210B2 (en) Double-source semiconductor device
US10644026B2 (en) Semiconductor device and manufacturing method thereof
US10049743B2 (en) Semiconductor device and method of manufacturing the same
CN112201659B (zh) 半导体装置以及制造半导体装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea