CN104733462B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104733462B
CN104733462B CN201410266073.5A CN201410266073A CN104733462B CN 104733462 B CN104733462 B CN 104733462B CN 201410266073 A CN201410266073 A CN 201410266073A CN 104733462 B CN104733462 B CN 104733462B
Authority
CN
China
Prior art keywords
layer
conductive layer
semiconductor devices
contact pad
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410266073.5A
Other languages
English (en)
Other versions
CN104733462A (zh
Inventor
李起洪
皮昇浩
白知娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Priority to CN201810827868.7A priority Critical patent/CN109411478B/zh
Publication of CN104733462A publication Critical patent/CN104733462A/zh
Application granted granted Critical
Publication of CN104733462B publication Critical patent/CN104733462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种半导体器件包括：层叠结构，具有台阶式层叠的第一导电层和插入在第一导电层之间的第一绝缘层，其中切口形成在第一导电层之下，并且第一导电层中的每个包括被第一导电层覆盖的第一区和从第一区延伸的第二区；接触焊盘，与相应的第一导电层的第二区耦接；以及内衬层，形成在接触焊盘上并且填充切口。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求在2013年12月20日提交的申请号为10-2013-0160219的韩国专利申请的优先权，其全部公开通过引用合并于此。
技术领域
本发明的各种示例性实施例总体而言涉及一种电子器件及其制造方法，并且更具体地涉及一种半导体器件及其制造方法。
背景技术
即使当电源被切断时，非易失性存储器件也能保存储存的数据。在硅衬底之上以单层制造存储单元的二维存储器件在增加其集成度方面已达到物理极限。因此，已提出了沿与硅衬底垂直的方向层叠的存储器单元的三维(3D)非易失性存储器件。
3D非易失性存储器件可以包括交替层叠的夹层绝缘层和字线、以及穿过其中的沟道层，在3D非易失性存储器件中，存储器单元可以沿着沟道层层叠。另外，可以通过将接触插塞与层叠的字线耦接来选择性地驱动期望的存储器单元。
然而，由于接触插塞需要被形成在各种深度以实现如上述配置的3D非易失性存储器件，所以难以执行制造工艺。另外，当接触插塞穿通字线时，可以形成桥。
发明内容
本发明的示例性实施例涉及一种具有简化的制造工艺和稳定的结构的半导体器件，及其制造方法。
根据本发明的一个实施例的半导体器件可以包括：层叠结构，具有台阶式层叠的第一导电层和插入在第一导电层之间的第一绝缘层，其中在第一导电层之下形成切口并且第一导电层中的每个包括被位于其之上的第一绝缘层覆盖的第一区和从第一区延伸的第二区；接触焊盘，与相应的第一导电层的第二区耦接；以及内衬层，形成在焊盘上并且填充切口。
根据本发明的一个实施例的半导体器件可以包括：层叠结构，具有台阶式层叠的第一导电层和插入在第一导电层之间的第一绝缘层，其中层叠结构包括台阶状的侧壁；以及接触焊盘，形成在暴露在层叠结构的侧壁上的第一导电层之上，其中接触焊盘中的每个包括交替层叠的一个或更多个第二导电层以及一个或更多个第二绝缘层。
根据本发明的一个实施例的半导体器件可以包括：层叠结构，具有台阶式层叠的第一导电层和插入在第一导电层之间的第一绝缘层，其中第一导电层中的每个包括被位于其之上的第一绝缘层覆盖的第一区和从第一区延伸的第二区；接触焊盘，与相应的第一导电层的第二区耦接；以及内衬层，形成在接触焊盘上并且插入在第二区的相应的第一导电层之下。
附图说明
图1A和1B说明根据本发明的一个实施例的半导体器件的结构的立体图；
图2A至2F说明根据本发明的一个实施例的半导体器件的结构的截面图；
图3A至3J说明根据本发明的一个实施例的制造半导体器件的方法的处理流程的截面图；
图4A至4D说明根据本发明的一个实施例的制造半导体器件的方法的处理流程的截面图；
图5A至5G说明根据本发明的一个实施例的制造半导体器件的方法的处理流程的截面图；
图6A至6E说明根据本发明的一个实施例的制造半导体器件的方法的处理流程的截面图；
图7是说明根据本发明的一个实施例的存储系统的配置的框图；
图8是说明根据本发明的一个实施例的存储系统的配置的框图；
图9是说明根据本发明的一个实施例的计算系统的配置的框图；以及
图10是说明根据本发明的一个实施例的计算系统的框图。
具体实施方式
将参照附图来详细地描述本公开的各种实施例。然而，本发明可以采用不同的形式实施，而不应被解释为限于本文所列的实施例。确切地说，提供这些实施例使得本公开充分和完整，并且向本领域的技术人员充分地传达本发明的范围。在附图中，为了便于说明，对部件的厚度和长度做了夸大处理。在以下的描述中，可以省略已知相关功能和构造的详细解释，以避免不必要地混淆本发明的主题。在说明书和附图中，相同的附图标记表示相同的元件。
此外，“连接/耦接”表示一个部件与另一部件直接耦接、或可能经由中间部件与另一部件间接耦接。在本说明书中，只要未特意提及，单数形式可以包括复数形式，并且反之亦然。此外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在或增加一个或更多个部件、步骤、操作和元件。
应当容易理解的是：本公开中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”的意思不仅表示“直接在某物上”，还包括在具有中间特征或中间层的情况下“在某物上”的意思，并且“在…之上”的意思不仅是指“在某物之上”，还可以包括在具有中间特征或中间层的情况下在某物的顶部上的意思。
图1A和图1B说明根据本发明的一个实施例的半导体器件的配置的立体图。
如图1A和图1B中所示，根据一个实施例的半导体器件可以包括具有台阶式侧壁的层叠结构ST。层叠结构ST的每个可以包括台阶式层叠的导电层11和插入在导电层11之间的绝缘层12。导电层11可以是选择晶体管的栅电极、存储单元等。在图1A和图1B中，为了便于说明示出层叠的结构ST中的一个。
导电层11中的每个可以包括由位于其之上的导电层11覆盖的第一区A、和从第一区A延伸第二区(或接触区)B。第二区B可以暴露在结构ST的台阶式侧壁上。焊盘(或接触焊盘)13可以与导电层11的第二区B耦接。焊盘13的每个可以从导电层11的每个的顶表面沿对角线方向(见图1A)或沿与导电层11中的每个的顶表面垂直的方向(见图1B)延伸。例如，焊盘13和导电层11可以被连接为单层或不同层。另外，尽管在图1A和图1B中未示出，但是绝缘层可以被插入在焊盘13和导电层11之间。在另一个实例中，可以包括交替地层叠有焊盘13的至少一个导电层和至少一个绝缘层。
切口UC可以位于导电层11的第二区B之下。接触插塞(未示出)在第二区B中接触。因此，导电层11可以比绝缘层12突出得更多。切口UC可以在层叠的焊盘13之间延伸并且可以用内衬层(未示出)来填充。
第一缝隙SL1可以位于层叠结构ST之间。另外，层叠结构ST的每个还可以包括与导电层11耦接并且布置在与第一缝隙SL1分开的中心区中的牺牲层14。因而，导电层11可以位于经由第一缝隙SL1暴露出的层叠结构ST的侧壁上，即在其边缘区，而牺牲层14可以位于层叠结构ST的中心区中。
另外，半导体器件还可以包括沟道层CH、和穿通层叠结构ST的至少一个第二缝隙SL2。第一缝隙SL1和第二缝隙SL2可以用绝缘层来填充。
图2A至2F说明根据本发明的一个实施例的半导体器件的配置的截面图。图2B是沿A-A’截取的截面图。
如图2A至2F中所示，层叠结构ST可以包括交替层叠的第一导电层21和第一绝缘层22。切口UC可以形成在第一导电层21的第二区B之下。焊盘(或接触焊盘)23可以与第一导电层21的第二区耦接。切口UC可以在焊盘23之间延伸。
焊盘23可以包括与第一导电层21相同或不同的材料。例如，焊盘23和第一导电层21可以包括金属层。在另一个实例中，焊盘23和第一导电层21可以包括多晶硅层。在另一个实例中，第一导电层21可以包括多晶硅层，而焊盘23可以包括金属层，或者或第一导电层21可以包括金属层，而焊盘23可以包括多晶硅层。
另外，内衬层25可以形成在焊盘23的整个表面上，并且填充形成在焊盘23之下的切口UC。夹层绝缘层26可以形成在内衬层25之上。例如，内衬层25和夹层绝缘层26可以包括氧化物层。接触插塞27可以穿通夹层绝缘层26和内衬层25，并且与焊盘23耦接。
如上所述，由于焊盘23另外地形成在第一导电层21的暴露出的端部(第二区B)上，所以可以防止接触插塞27穿通第一导电层21以及与其耦接。另外，由于切口UC形成在第一导电层21之下，所以可以保证在垂直方向上相邻的焊盘23之间的充足空间。因此，即使当焊盘23的厚度增加时，也可以防止焊盘23桥接。
图2A和图2B说明焊盘23沿对角线方向延伸并且第二绝缘层24插入在焊盘23和第一导电层21之间的一个实例。
第二绝缘层24可以是经由氧化形成的氧化物层。因此，当第一导电层21和焊盘23经由第二绝缘层24而彼此电绝缘时，第一导电层21和焊盘23可以通过形成在层叠结构ST的侧壁上的耦接图案28来电耦接(见图1A和图1B)。例如，经由位于层叠结构ST之间的第一缝隙SL1暴露出的第一导电层21、第二绝缘层24和焊盘23可以包括凹槽，并且耦接图案28可以形成在凹槽中。另外，耦接图案28可以包括硅化物层。
例如，接触插塞27可以穿通焊盘23和第二绝缘层24并且接触第一导电层21。在这个实例中，可以不形成耦接图案28。
图2C说明焊盘沿着对角线方向延伸并且焊盘23和第二绝缘层24交替层叠的一个实施例。例如，焊盘23的每个可以包括顺序层叠的第2-1绝缘层24-1、第2-1导电层23-1、第2-2绝缘层24-2和第2-2导电层23-2。第2-1绝缘层24-1可以形成在第一导电层21的第二区B的表面上。第2-1导电层23-1可以包围第一导电层21的顶表面和侧壁，其之间插入有第2-1绝缘层24-1。第2-2绝缘层24-2可以形成在第2-1导电层23-1的表面上。另外，第2-2导电层23-2可以包围第2-1导电层23-1的顶表面和侧壁，其之间插入有第2-2绝缘层24-2。
另外，如以上参照图2B所述，当第一导电层21和焊盘23通过第二绝缘层24而彼此电绝缘时，第一导电层21和焊盘23可以通过耦接图案而彼此耦接。
图2D说明焊盘23沿着与第一导电层21垂直的方向延伸并且第二绝缘层24插入在焊盘23和第一导电层21之间的一个实施例。例如，第二绝缘层24可以形成在第一导电层21的第二区B上，而焊盘23可以形成在第二绝缘层24上。如以上参照图2B所述，当第一导电层21和焊盘23经由第二绝缘层24而彼此电绝缘时，第一导电层21和焊盘23可以经由耦接图案28而彼此耦接。
图2E说明焊盘23沿着与第一导电层21垂直的方向延伸并且第二绝缘层24插入在焊盘23和第一导电层21之间的一个实施例。例如，第二绝缘层24可以形成在第一导电层21的第二区B上。另外，焊盘23的每个可以包围第二绝缘层24的每个的顶表面和侧壁并且接触第一导电层21的每个。
图2F说明焊盘23与第一导电层21直接接触的一个实施例。例如，焊盘23的每个可以包围第一导电层21的第二区B的每个的顶表面和侧壁。第一导电层21和焊盘23可以彼此直接接触和电连接。
图3A至3J说明根据本发明的一个实施例的制造半导体器件的方法的处理流程的截面图。图3H说明沿着图3G的A-A’截取的截面图。图3J说明沿着图3A的A-A’截取的截面图。
如图3A中所示，可以交替地形成第一材料层31和第二材料层32。可以层叠第一材料层31来形成选择晶体管的栅电极、存储单元等。可以层叠第二材料层32以形成将层叠的导电层彼此电绝缘的绝缘层。
第一材料层31可以包括相对于第二材料层32具有高刻蚀选择性的材料。例如，第一材料层31可以包括包含氮化物的牺牲层，而第二材料层32可以包括包含氧化物的绝缘层。在另一个实例中，第一材料层31可以包括具有多晶硅的导电层，而第二材料层32可以包括具有氧化物的绝缘层。根据本实施例，将参照第一材料层31包括牺牲层而第二材料层32包括绝缘层的一个实例来进行描述。
随后，可以将层叠结构ST的侧壁台阶化。例如，可以将层叠结构ST的侧壁图案化，使得至少一个第一材料层31和至少一个第二材料层32可以形成单层。台阶式侧壁的每个台阶可以包括上第二材料层32和下第一材料层31。另外，在图案化工艺期间，可以将上第二材料层32刻蚀预定的厚度。
因而，可以形成包括台阶式层叠的第一材料层31和插入到其之间的第二材料层32的层叠结构ST。第一材料层31的每个可以包括被上第一材料层31覆盖的第一区A和从第一区A延伸的第二区B。另外，第二材料层32可以覆盖第一区A和第二区B二者、或仅覆盖位于其之下的第一材料层31的第一区A。
如图3B中所示，可以刻蚀暴露在层叠结构ST的侧壁上的第二材料层32，以在第一材料层31之下形成切口UC。例如，第二材料层32可以通过湿法刻蚀工艺来被选择性地刻蚀。结果，第一材料层31可以比第二材料层32突出得更多，并且切口UC可以形成在第一材料层31的第二区B之下。
如图3C中所示，绝缘层33可以形成在暴露在层叠结构ST的侧壁上的第一材料层31的表面上。绝缘层33可以具有比第一材料层31和第二材料层32更小的厚度，并且可以不完全填充切口UC。例如，可以经由氧化工艺将第一材料层31的表面氧化预定的厚度来形成绝缘层33。在另一个实例中，绝缘层33可以通过沉积工艺而形成在第一材料层31和第二材料层32的表面上。
如上参照图2F所述，当焊盘与栅导电层直接接触时，可以省略形成绝缘层33的工艺。
如图3D中所示，第三材料层34可以形成在绝缘层33上。考虑到焊盘的目标厚度和第三材料层34在后续刻蚀工艺期间被刻蚀的厚度，第三材料层34可以被形成为具有充足的厚度。
第三材料层34可以形成在暴露在层叠结构ST的侧壁上的第一材料层31的表面上，并且还可以形成在切口UC中。这里，切口UC可以不被完全填充，而可以在其中形成接缝S。接缝S可以表示当第三材料层34形成在具有较小宽度的切口UC中时产生的空间。接缝S可以是窄的空间并且从外部延伸至切口UC中。例如，可以通过具有差台阶覆盖的气相沉积，诸如低压化学气相沉积(LPCVD)和等离子体增强化学气相沉积(PECVD)来形成第三材料层34。
第三材料层34可以包括与第一材料层31相同的材料。例如，第三材料层34和第一材料层31可以包括诸如氮化物层的牺牲层。在另一个实例中，第三材料层34可以包括相对于第一材料层31具有高刻蚀选择性的材料。例如，第三材料层34可以包括诸如氮化物层的牺牲层，而第一材料层31可以包括具有诸如掺杂的多晶硅层的导电层。
如图3E中所示，第三材料层34可以被刻蚀以形成第三材料图案34A。例如，可以通过湿法刻蚀工艺去除形成在切口UC中的第三材料层34来形成第三材料图案34A。当刻蚀第三材料层34时，可以控制第三材料层34的厚度，使得上第三材料图案和下第三材料图案34A在形成接触插塞的后续工艺期间可以不连接和可以不穿通。因此，第三材料图案34A可以与暴露在层叠结构ST的侧壁上的第一材料层31耦接，并且从第一材料层31的顶表面沿着对角线方向延伸。
如图3F中所示，内衬层35可以形成在第三材料图案34A的整个表面上并且填充切口UC，以及夹层绝缘层36可以随后形成在内衬层35之上。例如，内衬层35和夹层绝缘层36可以包括诸如氧化物层的绝缘层。
如在图3G和图3H中所示，缝隙SL可以形成为穿通层叠结构ST。随后，经由缝隙SL暴露出的第三材料图案34A可以被去除以形成第一开口OP1，以及第一材料层31可以被去除以形成第二开口OP2。
尽管在图3G和图3H中未示出，但是第一材料层31可以不完全从层叠结构中去除。例如，如以上参照图1A和图1B所述，可以仅去除相邻于与缝隙SL相邻的边缘区的第一材料层31，并且可以保留中心区中的第一材料层31。
另外，可以根据第一材料层31和第三材料图案34A的材料来改变工艺。例如，当第一材料层31和第三材料图案34A包括相同的材料(例如，牺牲层)时，可以同时形成第一开口OP1和第二开口OP2。在另一个实例中，当第一材料层31包括导电层，并且第三材料图案34A包括牺牲层时，可以仅形成第一开口OP1。在另一个实例中，当第一材料层31包括牺牲层，并且第三材料图案34A包括诸如多晶硅的导电层时，可以仅形成第二开口OP2。
如图3I和图3J中所示，导电层可以形成在第一开口OP1和第二开口OP2中。例如，第二导电层(即，接触焊盘)37可以形成在第一开口OP1中，而第一导电层38可以形成在第二开口OP2中。第一导电层38和第二导电层37可以同时形成或单独形成。另外，第一导电层38和第二导电层37可以包括相同或不同的材料。例如，第一材料层38和第二材料层37可以包括诸如钨的金属层。
随后，接触插塞39可以形成为穿通夹层绝缘层36和内衬层35，并且与第二导电层37耦接。接触插塞39可以被布置成锯齿形图案。另外，接触插塞39可以根据其深度同时形成或经由不同工艺而形成。
随后，可以通过将经由缝隙SL暴露出的导电层38、绝缘层33和接触焊盘37刻蚀预定的厚度来形成凹槽。例如，当绝缘层33和第二材料层32都包括绝缘层时，可以使用具有比第二材料层32更高的刻蚀率的材料来形成绝缘层33，使得凹槽可以选择性地形成在绝缘层33中。随后，耦接图案40可以形成在凹槽中。
在形成第一材料层38和第二材料层37之前，可以去除第一开口OP1和第二开口OP2之间存在的第二绝缘层33，使得第一开口OP1和第二开口OP2可以彼此耦接。因而，可以省略形成耦接图案40的工艺。
根据上述工艺，可以通过使用切口UC，来将接触焊盘容易地形成在层叠的栅电极的端部上。因此，通过选择性地增加栅电极的端部的厚度，可以防止栅电极在形成接触插塞39时被穿通和桥接。另外，由于形成在栅电极的端部处的第一材料层38和第二材料层37防止击穿现象，所以可以防止层叠的栅电极彼此耦接。
可以根据第一材料层31、第二材料层32和第三材料层34的类型来部分地改变上述工艺。例如，第一材料层31可以包括诸如多晶硅的导电层，第二材料层32可以包括绝缘层，以及第三材料层34可以包括诸如氮化层的牺牲层。在这个实例中，可以省略形成绝缘层33的工艺。另外，在形成缝隙之后，可以仅形成第一开口OP1。随后，可以在第一开口OP1中形成与第一材料层31相同或不同的导电层。当第一材料层31和第二导电层37包括多晶硅层时，耦接图案40可以包括硅化物层。在另一个实例中，第一材料层31可以包括多晶硅层，而第二导电层37可以包括金属层。
将参照第一材料层31和第三材料层34包括诸如多晶硅的导电层，而第二材料层32包括绝缘层的另一个实例来进行描述。在这个实例中，在形成缝隙之后，可以将经由缝隙暴露出的第一材料层31和第三材料层34硅化。另外，可以省略形成第一开口OP1和第二开口OP2的工艺。
图4A至4D说明根据本发明的一个实施例的制造半导体器件的方法的工艺流程的截面图。图4D说明沿图4C的A-A’截取的截面图。在下文中，省略与先前描述的实施例共同的内容的描述。
如图4A中所示，可以交替地层叠第一材料层41和第二材料层42以形成层叠结构ST，并且可以将层叠结构ST的侧壁台阶化。随后，可以刻蚀暴露在层叠结构ST的侧壁上的第二材料层42，以在第一材料层41之下形成切口UC，并且可以在暴露在层叠结构ST的侧壁上的第一材料层41的表面上形成第1-1绝缘层43-1。随后，可以在第1-1绝缘层43-1上形成第3-1材料层，并且可以去除形成在切口UC中的第3-1材料层以形成第3-1材料图案44-1。
随后，可以在第3-1材料图案44-1的表面上形成第1-2绝缘层43-2。例如，可以将第3-1材料图案44-1的表面氧化预定的厚度以形成第1-2绝缘层43-2。随后，可以在第1-2绝缘层43-2上形成第3-2材料层，并且可以去除形成在切口UC中的第3-2材料层以形成第3-2材料图案44-2。
如图4B中所示，内衬层45可以形成在第3-2材料图案44-2的整个表面上并且填充切口UC，以及夹层绝缘层46可以形成在内衬层45上。
如图4C和图4D中所示，在缝隙SL被形成为穿通第一材料层41和第二材料层42之后，可以经由缝隙SL来去除第一材料层41、第3-1材料图案44-1和第3-2材料图案44-2以形成开口。例如，可以通过去除第3-1材料图案44-1来形成第1-1开口，可以通过去除第3-2材料图案44-2来形成第1-2开口，以及可以通过去除第一材料层41来形成第二开口。
随后，导电层可以形成在开口中。例如，第1-1导电层48-1可以形成在第1-1开口中，第1-2导电层48-2可以形成在第1-2开口中，以及第二导电层47可以形成在第二开口中。结果，焊盘可以包括顺序层叠的第1-1绝缘层43-1、第1-1导电层48-1、第1-2绝缘层43-2和第1-2导电层48-2。另外，这些焊盘可以与暴露在层叠结构ST的侧壁上的第二导电层47耦接。
随后，接触插塞49可以被形成为穿通夹层绝缘层46和内衬层45并且与焊盘耦接。此后，可以通过将经由缝隙SL暴露出的第二导电层47、第1-1绝缘层43-1、第1-1导电层48-1、第1-2绝缘层43-2和第1-2导电层48-2刻蚀预定的厚度来形成凹槽，以及耦接图案50可以形成在凹槽中。
根据上述工艺，可以形成包括交替层叠的导电层和绝缘层的焊盘。因此，可以选择性地增加焊盘的厚度。另外，可以通过交替地层叠相对于彼此具有高刻蚀选择性的两种材料层来形成焊盘，使得可以有效地防止焊盘在形成接触插塞49时被穿通。
图5A至5G说明根据本发明的一个实施例的制造半导体器件的方法的工艺流程的截面图。图5E说明沿着图5D的A-A’截取的截面图。图5G说明图5F的A-A’的截面图。在下文中，省略与先前描述的实施例共同的内容的描述。
如图5A中所示，可以交替地层叠第一材料层51和第二材料层52以形成层叠结构ST，以及可以将层叠结构ST的侧壁台阶化。随后，可以将暴露在层叠结构ST的侧壁上的第二材料层52刻蚀以在第一材料层51之下形成切口UC，以及可以在暴露在层叠结构ST的侧壁上的第一材料层51的表面上形成绝缘层53。更具体地，可以在切口UC中形成包括接缝S的绝缘层53。
如在图5B中所示，可以去除形成在切口UC中的绝缘层53，以形成绝缘图案53A。绝缘图案53A可以形成在暴露在层叠结构ST的侧壁上的第一材料层51之上。另外，绝缘图案53A和第一材料层51可以具有相同或不同的厚度。
如图5C中所示，第二绝缘层58可以形成在暴露在层叠结构ST的侧壁上的第一材料层51上。例如，第二绝缘层58可以是通过将第一材料层51的表面氧化预定的厚度形成的氧化物层。
随后，第三材料层可以形成在绝缘图案53A的表面上，并且填充切口UC。随后，可以通过去除形成在切口UC中的第三材料层来形成第三材料图案54。由于暴露出的第一材料层51被第二绝缘层58保护，所以当去除第三材料层时，可以不破坏第一材料层51。另外，第三材料图案54和绝缘图案53A可以具有相同或不同的厚度。
如图5D和图5E中所示，内衬层55可以形成在第三材料图案54的表面上并且填充切口UC，以及随后，夹层绝缘层56可以形成在内衬层55上。随后，缝隙SL可以被形成为穿通层叠结构ST，以及第三材料图案54和第一材料层51可以经由缝隙SL去除以形成第一开口OP1和第二开口OP2。去除第三材料图案54的第一开口OP1和去除第一材料层51的第二开口OP2可以彼此分开。
随后，可以将经由缝隙SL暴露出的绝缘图案53A刻蚀预定的厚度。这时，还可以去除第二绝缘层58。例如，可以通过湿法刻蚀工艺来选择性地刻蚀绝缘图案53A。结果，第一开口OP1和第二开口OP2可以彼此连接。
如图5F和图5G中所示，导电层57可以经由缝隙SL被形成在第一开口OP1和第二开口OP2中。导电层57可以在彼此连接的第一开口OP1和第二开口OP2中被形成为单层。随后，接触插塞59可以被形成为穿通夹层绝缘层56和内衬层55并且与导电层57耦接。
根据上述工艺，焊盘和被配置为栅电极的导电层可以被连接为单层。因此，可以不需要形成单独的耦接图案。
图6A至6E说明根据本发明的一个实施例的制造半导体器件的方法的工艺流程的截面图。图6C说明沿着图6B的A-A’截取的截面图。图6E说明沿着图6D的A-A’截取的截面图。在下文中，省略与先前描述的实施例共同的内容的描述。
如在图6A中所示，可以将第一材料层61和第二材料层62交替地层叠以形成层叠结构ST，并且可以将层叠结构ST的侧壁台阶化。随后，可以刻蚀暴露在层叠结构ST的侧壁上的第二材料层62以在第一材料层61之下形成切口UC。
随后，第一绝缘层可以形成在暴露在层叠结构ST的侧壁上的第一材料层61的表面上，以及可以去除形成在切口UC中的第一绝缘层以形成第一绝缘图案63。与以上参照图5B所述的实施例相比，还可以刻蚀第一绝缘层以形成具有较小宽度的第一绝缘图案63。
随后，第二绝缘层68可以形成在暴露在层叠结构ST的侧壁上的第一材料层61上。此后，第三材料层可以形成在第一绝缘图案63之上，并且可以去除形成在切口UC中的第三材料层以形成第三材料图案64。随后，内衬层65可以形成在第三材料图案64的整个表面上并且填充切口UC。然后，夹层绝缘层66可以形成在内衬层65上。
如图6B和图6C中所示，缝隙SL可以被形成为穿通层叠结构ST，并且可以经由缝隙SL来去除第三材料图案64和第一材料层61。
随后，可以将第一绝缘图案63刻蚀至预定的厚度。还可以去除第二绝缘层68。结果，第一开口和第二开口可以彼此连接，使得可以形成具有“C”形状的开口OP。
如图6D和图6E中所示，导电层67可以经由缝隙SL形成在开口OP中。随后，接触插塞69可以被形成为穿通夹层绝缘层66和内衬层65并且与焊盘耦接。
根据上述工艺，焊盘和被配置为栅电极的导电层可以被连接为单层。因此，可以不需要形成单独的耦接图案。
图7是说明根据本发明的一个实施例的存储系统的配置的框图。
如图7中所示，根据本发明的一个实施例的存储系统1000可以包括存储器件1200和控制器1100。
存储器件1200可以用来储存诸如文本、图形和软件代码的各种数据类型。存储器件1200可以是非易失性存储器并且包括以上参照图1A至6E所述的存储串。另外，存储器件1200可以包括：层叠结构，包括台阶式层叠的第一导电层和插入在第一导电层之间的第一绝缘层，其中第一绝缘层包括形成在第一导电层之下的切口；焊盘，与暴露在层叠结构的侧壁上的第一导电层耦接；以及内衬层，形成在焊盘的整个表面上并且填充切口。由于存储器件1200采用上述方式形成和制造，所以将省略其详细描述。
控制器1100可以与主机和存储器件1200耦接，并且可以响应于来自主机的请求而访问存储器件1200。例如，控制器1100可以控制存储器件1200的读取、写入、擦除和背景操作。
控制器1100可以包括：随机存取存储器(RAM)1110、中央处理单元(CPU)1120、主机接口1130、错误校正码(ECC)电路1140和存储器接口1150。
RAM 1110可以用作CPU 1120的操作存储器，存储器件1200和主机之间的高速缓冲存储器、以及存储器件1200和主机之间的缓冲存储器。RAM 1110可以用静态随机存取存储器(SRAM)或只读存储器来代替。
CPU 1120可以适于控制控制器1100的整体操作。例如，CPU 1120可以适于操作诸如储存在RAM 1110中的FTL(闪存转换层)的固件。
主机接口1130可以是与主机的接口。例如，控制器1100可以经由如下各种接口协议中的一种与主机通信：通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、外围组件互连-快速(PCI-E)协议、高级技术附件(ATA)协议、串行-ATA协议、并行ATA协议、小型计算机系统接口(SCSI)协议、增强型小型设备接口(ESDI)协议、智能驱动电子(IDE)协议和私有协议。
ECC电路1140可以通过使用错误校正码(ECC)来检测并且校正包括在从存储器件1200读出的数据中的错误。
存储器接口1150可以是与存储器件1200的接口。例如，存储器接口1150可以包括与非(NAND)接口、或或非(NOR)接口。
例如，控制器1100还可以包括被配置为暂时储存数据的缓冲存储器(未示出)。缓冲存储器可以暂时储存经由主机接口1130从外部传送的数据、或者暂时储存经由存储器接口1150从存储器件1200传送的数据。另外，控制器1100还可以包括储存代码数据的ROM，以作为与主机的接口。
由于根据本发明的一个实施例的存储系统1000包括具有增加的集成度的存储器件1200，所以还可以增加存储系统1000的集成度。
图8是说明根据本发明的一个实施例的存储系统的配置的框图。在下文中，省略与先前描述的实施例共同的内容的描述。
如图8中所示，根据本发明的一个实施例的存储系统1000’可以包括存储器件1200’和控制器1100。另外，控制器1100可以包括：RAM 1110、CPU 1120、主机接口1130、ECC电路1140和存储器接口1150。
存储器件1200’可以是非易失性存储器件。存储器件1200’可以是以上参照图1A和1B所述的半导体器件。另外，存储器件1200’可以包括：第一层叠结构，包括彼此交替形成的第一导电层和第一绝缘层；第一半导体图案，穿通第一层叠结构；耦接图案，与第一半导体图案耦接；以及缝隙，穿过第一层叠结构和耦接图案。由于存储器件1200’采用上述制造方法来形成和制造，所以将省略其详细描述。
另外，存储器件1200’可以是由多个存储器芯片组成的多芯片封装体。多个存储器芯片可以被分成多个组。多个组可以经由第一通道CH1至第k通道CHk与控制器1100通信。另外，包括在单个组中的存储器芯片可以适于经由公共通道与控制器1100通信。存储系统1000’可以被修改，使得单个存储器芯片可以与单个通道耦接。
如上所述，根据本发明的一个实施例，由于存储系统1000’包括具有改善特性(例如，单元电流)的存储器件1200’，所以还可以改善存储系统1000’的特性。另外，还可以通过使用多芯片封装形成存储器件1200’来增加存储系统1000’的数据储存容量和驱动速度。
图9是说明根据本发明的一个示例性实施例的计算系统的配置的框图。在下文中，省略与先前描述的实施例共同的内容的描述。
如图9中所示，根据本发明的一个实施例的计算系统2000可以包括：存储器件2100、CPU 2200、随机存取存储器(RAM)2300、用户接口2400、电源2500和系统总线2600。
存储器件2100可以储存经由用户接口2400输入的数据、和通过CPU 2200处理的数据。另外，存储器件2100可以与CPU 2200、RAM 2300、用户接口2400和电源2500电耦接。例如，存储器件2100可以经由控制器(未示出)与系统总线2600耦接，或者与系统总线2600直接耦接。当存储器件2100与系统总线2600直接耦接时，可以通过CPU 2200和RAM 2300来执行控制器的功能。
存储器件2100可以是非易失性存储器。另外，存储器件2100可以是以上参照图1A至图6E所述的半导体存储器件。存储器件2100可以包括：层叠结构，包括台阶式层叠的第一导电层和插入在第一导电层之间的第一绝缘层，其中第一绝缘层包括形成在第一导电层之下的切口；焊盘，与暴露在层叠结构的侧壁上的第一导电层耦接；以及内衬层，形成在焊盘的整个表面上并且填充切口。由于存储器件2100采用上述方式形成和制造，所以将省略其详细描述。
另外，如以上参照图8所述，存储器件2100可以是由多个存储器芯片组成的多芯片封装体。
具有上述配置的计算系统2000可以是如下的电子设备的各种部件之一：电子设备诸如计算机、超级移动个人计算机(UMPC)、工作站、网络书、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航设备、黑盒子、数码照相机、三维(3D)电视机、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、在无线环境中用于发送/接收信息的设备、用于家庭网络的各种电子设备之一、用于计算机网络的各种电子设备之一、用于远程信息处理网络的各种电子设备之一、射频识别(RFID)设备、和/或用于计算系统的各种设备之一等。
如上所述，由于根据本发明的一个实施例的计算系统2000包括具有增强的集成度的存储器件2100，所以可以相应地增加计算系统2000的集成度。
图10是说明根据本发明的一个实施例的计算系统的框图。
如图10中所示，根据本发明的一个实施例的计算系统3000可以包括具有操作系统3200、应用3100、文件系统3300和转换层3400的软件层。另外，计算系统3000可以包括诸如存储器件3500的硬件层。
操作系统3200管理计算系统3000的软件和硬件资源。操作系统3200可以控制中央处理单元的程序执行。应用3100可以包括计算系统3000执行的各种应用程序。应用3100可以是通过操作系统3200执行的功用。
文件系统3300可以指被配置成管理在计算系统3000中存在的数据和文件的逻辑结构。文件系统3300可以根据规则来组织被储存在存储器件3500中的文件或数据。可以根据用于计算系统3000中的操作系统3200来确定文件系统3300。例如，当操作系统3200是基于微软Windows的系统时，文件系统3300可以是文件分配表(FAT)或NT文件系统(NTFS)。另外，当操作系统3200是基于Unix/Linux的系统时，文件系统3300可以是扩展文件系统(EXT)、Unix文件系统(UFS)或日志文件系统(JFS)。
图10以单独的块来说明操作系统3200、应用3100和文件系统3300。然而，应用3100和文件系统3300可以包括在操作系统3200中。
转换层3400可以响应于来自文件系统3300的请求而将地址转换成适于存储器件3500。例如，转换层3400可以将由文件系统3300产生的逻辑地址转换成存储器件3500的物理地址。逻辑地址和物理地址的映射信息可以被储存在地址转换表中。例如，转换层3400可以是闪存转换层(FTL)或通用闪存储存链路层(ULL)等。
存储器件3500可以是非易失性存储器。存储器件3500可以是以上参照图1A至图6E描述的半导体存储器件。另外，存储器件3500可以包括：层叠结构，包括台阶式层叠的第一导电层和插入在第一导电层之间的第一绝缘层，其中第一绝缘层包括形成在第一导电层之下的切口；焊盘，与暴露在层叠结构的侧壁上的第一导电层耦接；以及内衬层，形成在焊盘的整个表面上并且填充切口。由于存储器件3500采用上述方式来形成和制造，所以将省略其详细描述。
具有上述配置的计算系统3000可以被分成在上层区中操作的操作系统层和在下级区中操作的控制层。应用3100、操作系统3200和文件系统3300可以包括在操作系统层中并且通过操作存储器来驱动。另外，转换层3400可以包括在操作系统层或控制器层中。
如上所述，由于根据本发明的一个实施例的计算系统3000包括具有增加的集成度的存储器件3500，所以也可以改善计算系统3000的数据储存容量。
根据本发明的一个实施例，当形成接触插塞时，可以防止桥接。另外，由于选择性地增加层叠的栅电极的端部的厚度，所以可以降低层叠结构的高度。因此，可以增加半导体器件的集成度。
尽管已参照特定的实施例描述了本发明，但对于本领域的技术人员显然的是，在不脱离在所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体器件，包括：
层叠结构，包括台阶式层叠的第一导电层和插入在所述第一导电层之间的第一绝缘层，其中，切口形成在所述第一导电层之下，并且所述第一导电层中的每个包括被位于其之上的第一导电层覆盖的第一区和从所述第一区延伸的第二区；
接触焊盘，与相应的所述第一导电层的所述第二区耦接；以及
内衬层，形成在所述接触焊盘上并且填充所述切口。
技术方案2.如技术方案1所述的半导体器件，还包括第二绝缘层，插入在相应的所述第一导电层的所述第二区和所述接触焊盘之间。
技术方案3.如技术方案2所述的半导体器件，还包括：
缝隙，位于相邻的层叠结构之间；
凹槽，形成在经由所述缝隙暴露出的所述第一导电层、所述第二绝缘层和所述接触焊盘中；以及
耦接图案，形成在所述凹槽中，并且将位于所述第二绝缘层之上的所述接触焊盘与位于所述第二绝缘层之下的所述第一导电层耦接。
技术方案4.如技术方案1所述的半导体器件，其中，所述切口在所述焊盘之间延伸。
技术方案5.如技术方案1所述的半导体器件，其中，所述第一导电层和所述接触焊盘包括相同的材料。
技术方案6.如技术方案1所述的半导体器件，其中，所述第一导电层和所述接触焊盘被连接为单层。
技术方案7.如技术方案1所述的半导体器件，其中，所述第一导电层和所述接触焊盘包括不同的材料。
技术方案8.如技术方案7所述的半导体器件，其中，所述第一导电层包括多晶硅层，而所述接触焊盘包括金属层。
技术方案9.如技术方案1所述的半导体器件，其中，所述接触焊盘包围相应的所述第一导电层的所述第二区的顶表面和侧壁。
技术方案10.如技术方案9所述的半导体器件，其中，所述接触焊盘从所述第一导电层的所述顶表面沿着对角线方向延伸。
技术方案11.如技术方案1所述的半导体器件，其中，所述接触焊盘形成在相应的所述第一导电层的所述第二区之上。
技术方案12.如技术方案11所述的半导体器件，其中，所述接触焊盘从所述第一导电层的所述顶表面沿着与所述第一导电层的所述顶表面垂直的方向延伸。
技术方案13.如技术方案1所述的半导体器件，其中，所述接触焊盘中的每个包括：
第二绝缘层，形成在所述第一导电层的所述第二区的表面上；以及
第二导电层，包围所述第一导电层的顶表面和侧壁，所述第二绝缘层插入在所述第一导电层和所述第二导电层之间。
技术方案14.如技术方案1所述的半导体器件，其中，所述接触焊盘中的每个包括：
第2-1绝缘层，形成在所述第一导电层的所述第二区的表面上；
第2-1导电层，包围所述第一导电层的所述第二区的顶表面和侧壁，所述第2-1绝缘层插入在所述第一导电层和所述第2-1导电层之间；
第2-2绝缘层，形成在所述第2-1导电层的表面上；以及
第2-2导电层，包围所述第2-1导电层的顶表面和侧壁，所述第2-2绝缘层插入在所述第2-1导电层和所述第2-2导电层之间。
技术方案15.如技术方案1所述的半导体器件，其中，所述接触焊盘中的每个包括：
第二绝缘层，形成在所述第一导电层的所述第二区之上；以及
第二导电层，形成在所述第二绝缘层之上。
技术方案16.如技术方案1所述的半导体器件，其中，所述接触焊盘中的每个包括：
第二绝缘层，形成在所述第一导电层的所述第二区之上；以及
第二导电层，包围所述第二绝缘层的顶表面和侧壁并且与所述第一导电层的顶表面接触。
技术方案17.一种半导体器件，包括：
层叠结构，包括台阶式层叠的第一导电层和插入在所述第一导电层之间的第一绝缘层，其中，所述层叠结构包括台阶状的侧壁；以及
接触焊盘，形成在暴露在所述层叠结构的侧壁上的所述第一导电层之上，其中，所述接触焊盘中的每个包括交替层叠的一个或更多个第二导电层和一个或更多个第二绝缘层。
技术方案18.如技术方案17所述的半导体器件，其中，切口形成在所述第一导电层之下并且在所述焊盘之间延伸。
技术方案19.如技术方案17所述的半导体器件，还包括内衬层，形成在所述接触焊盘上并且插入在形成有所述接触焊盘的接触区的所述第一导电层之下。
技术方案20.如技术方案17所述的半导体器件，还包括：
缝隙，位于相邻的层叠结构之间；
凹槽，形成在经由所述缝隙暴露出的所述第一导电层、所述第二绝缘层和所述第二导电层中；以及
耦接图案，形成在所述凹槽中并且将位于所述第二绝缘层之上的所述接触焊盘与位于所述第二绝缘层之下的所述第一导电层耦接。
技术方案21.一种半导体器件，包括：
层叠结构，包括台阶式层叠的第一导电层和插入在所述第一导电层之间的第一绝缘层，其中，所述第一导电层中的每个包括被位于其之上的第一导电层覆盖的第一区和从所述第一区延伸的第二区；
接触焊盘，与相应的所述第一导电层的所述第二区耦接；以及
内衬层，形成在所述接触焊盘上，并且插入在所述第二区的相应的所述第一导电层之下。
技术方案22.如技术方案21所述的半导体器件，其中，所述第一绝缘层包括形成在所述第一导电层之下的切口，并且所述切口被所述内衬层填充。
技术方案23.一种制造半导体器件的方法，所述方法包括以下步骤：
形成包括台阶式层叠的第一材料层和插入在所述第一材料层之间的第二材料层的层叠结构，其中，所述第一材料层中的每个包括被位于其之上的第一材料层覆盖的第一区、和从所述第一区延伸的第二区；
通过部分地去除暴露在所述层叠结构的侧壁上的所述第二材料来在相应的所述第一材料层的所述第二区之下形成切口；以及
形成与相应的所述第一材料层的所述第二区耦接的第三材料图案。
技术方案24.如技术方案23所述的方法，还包括在相应的所述第一材料层的所述第二区的表面上形成第一绝缘层的步骤。
技术方案25.如技术方案23所述的方法，其中，形成所述第三材料图案的步骤包括以下步骤：
在相应的所述第一材料层的所述第二区上形成第三材料层；以及
去除形成在所述切口中的所述第三材料层以形成所述第三材料图案。
技术方案26.如技术方案23所述的方法，其中，形成所述第三材料图案的步骤包括以下步骤：
在相应的所述第一材料层的所述第二区的表面上形成第2-1绝缘层；
在所述第2-1绝缘层的表面上形成第3-1材料层；
通过去除形成在所述切口中的所述第3-1材料层来形成第3-1材料图案；
在所述第3-1材料图案的表面上形成第2-2绝缘层；
在所述第2-2绝缘层的表面上形成第3-2材料层；以及
通过去除形成在所述切口中的所述第3-2材料层来形成第3-2材料图案。
技术方案27.如技术方案23所述的方法，其中，形成所述第三材料图案的步骤包括以下步骤：
在相应的所述第一材料层的所述第二区的表面上形成第二绝缘层；
通过去除形成在所述切口中的所述第二绝缘层来形成第二绝缘图案；
在所述第二绝缘图案的表面上形成第三材料层；以及
通过去除形成在所述切口中的所述第三材料层来形成第三材料图案。
技术方案28.如技术方案23所述的方法，还包括在形成所述第三材料图案的步骤之后，在填充所述切口时，在所述第三材料图案的整个表面上形成内衬层。
技术方案29.如技术方案23所述的方法，还包括以下步骤：
通过经由位于相邻的层叠结构之间的缝隙去除所述第三材料图案来形成第一开口；以及
在所述第一开口中形成接触焊盘。
技术方案30.如技术方案29所述的方法，还包括以下步骤：
通过经由所述缝隙去除所述第一材料层来形成第二开口；以及
在所述第二开口中形成导电层。
技术方案31.如技术方案30所述的方法，还包括以下步骤：
通过将经由所述缝隙暴露出的所述接触焊盘和所述导电层刻蚀预定的厚度来形成凹槽；以及
在所述凹槽中形成耦接图案。

Claims (30)

1.一种半导体器件，包括：
层叠结构，包括台阶式层叠且彼此间隔开的第一导电层和插入在所述第一导电层之间的第一绝缘层，其中，所述第一导电层中的每个包括被位于其之上的第一导电层中的每个覆盖的第一区和被位于其之上的第一导电层中的每个暴露的第二区，以及切口形成在相应的所述第一导电层的第二区之下；
接触焊盘，与相应的所述第一导电层的所述第二区耦接；以及
内衬层，形成在所述接触焊盘上并且填充所述切口。
2.如权利要求1所述的半导体器件，还包括第二绝缘层，插入在相应的所述第一导电层的所述第二区和所述接触焊盘之间。
3.如权利要求2所述的半导体器件，还包括：
缝隙，位于相邻的层叠结构之间；
凹槽，形成在经由所述缝隙暴露出的所述第一导电层、所述第二绝缘层和所述接触焊盘中；以及
耦接图案，形成在所述凹槽中，并且将位于所述第二绝缘层之上的所述接触焊盘与位于所述第二绝缘层之下的所述第一导电层耦接。
4.如权利要求1所述的半导体器件，其中，所述切口在所述接触焊盘之间延伸。
5.如权利要求1所述的半导体器件，其中，所述第一导电层和所述接触焊盘包括相同的材料。
6.如权利要求1所述的半导体器件，其中，所述第一导电层和所述接触焊盘被连接为单层。
7.如权利要求1所述的半导体器件，其中，所述第一导电层和所述接触焊盘包括不同的材料。
8.如权利要求7所述的半导体器件，其中，所述第一导电层包括多晶硅层，而所述接触焊盘包括金属层。
9.如权利要求1所述的半导体器件，其中，所述接触焊盘包围相应的所述第一导电层的所述第二区的顶表面和侧壁。
10.如权利要求9所述的半导体器件，其中，所述接触焊盘从所述第一导电层的所述顶表面沿着对角线方向延伸。
11.如权利要求1所述的半导体器件，其中，所述接触焊盘形成在相应的所述第一导电层的所述第二区之上。
12.如权利要求11所述的半导体器件，其中，所述接触焊盘从所述第一导电层的顶表面沿着与所述第一导电层的所述顶表面垂直的方向延伸。
13.如权利要求1所述的半导体器件，其中，所述接触焊盘中的每个包括：
第二绝缘层，形成在所述第一导电层的所述第二区的表面上；以及
第二导电层，包围所述第一导电层的顶表面和侧壁，所述第二绝缘层插入在所述第一导电层和所述第二导电层之间。
14.如权利要求1所述的半导体器件，其中，所述接触焊盘中的每个包括：
第2-1绝缘层，形成在所述第一导电层的所述第二区的表面上；
第2-1导电层，包围所述第一导电层的所述第二区的顶表面和侧壁，所述第2-1绝缘层插入在所述第一导电层和所述第2-1导电层之间；
第2-2绝缘层，形成在所述第2-1导电层的表面上；以及
第2-2导电层，包围所述第2-1导电层的顶表面和侧壁，所述第2-2绝缘层插入在所述第2-1导电层和所述第2-2导电层之间。
15.如权利要求1所述的半导体器件，其中，所述接触焊盘中的每个包括：
第二绝缘层，形成在所述第一导电层的所述第二区之上；以及
第二导电层，形成在所述第二绝缘层之上。
16.如权利要求1所述的半导体器件，其中，所述接触焊盘中的每个包括：
第二绝缘层，形成在所述第一导电层的所述第二区之上；以及
第二导电层，包围所述第二绝缘层的顶表面和侧壁并且与所述第一导电层的顶表面接触。
17.一种半导体器件，包括：
层叠结构，包括台阶式层叠的第一导电层和插入在所述层叠的第一导电层之间的第一绝缘层，其中，所述层叠结构包括台阶状的侧壁，并且所述第一导电层中的每个包括被位于其之上的第一导电层中的每个覆盖的第一区和被位于其之上的第一导电层中的每个暴露的第二区；
接触焊盘，形成在暴露在所述层叠结构的所述台阶状的侧壁上的所述第一导电层之上且分别电耦接至所述第一导电层，其中，所述接触焊盘中的每个包括交替层叠的一个或更多个第二导电层与一个或更多个第二绝缘层；以及
内衬层，形成在所述接触焊盘上并且延伸到插入在相应的所述第一导电层的第二区之下。
18.如权利要求17所述的半导体器件，其中，切口形成在所述第一导电层之下并且在所述接触焊盘之间延伸。
19.如权利要求17所述的半导体器件，还包括：
缝隙，位于相邻的层叠结构之间；
凹槽，形成在经由所述缝隙暴露出的所述第一导电层、所述第二绝缘层和所述第二导电层中；以及
耦接图案，形成在所述凹槽中并且将位于所述第二绝缘层之上的所述接触焊盘与位于所述第二绝缘层之下的所述第一导电层耦接。
20.一种半导体器件，包括：
层叠结构，包括台阶式层叠的第一导电层和插入在所述层叠的第一导电层之间的第一绝缘层，其中，所述第一导电层中的每个包括被位于其之上的第一导电层中的每个覆盖的第一区和从被位于其之上的第一导电层中的每个暴露的第二区；
接触焊盘，与相应的所述第一导电层的所述第二区电耦接；以及
内衬层，形成在所述接触焊盘上，并且延伸到插入在相应的所述第一导电层的所述第二区之下。
21.如权利要求20所述的半导体器件，其中，所述第一绝缘层包括形成在所述第一导电层之下的切口，并且所述切口被所述内衬层填充。
22.一种制造半导体器件的方法，所述方法包括以下步骤：
形成包括台阶式层叠且彼此间隔开的第一材料层和插入在所述第一材料层之间的第二材料层的层叠结构，其中，所述第一材料层中的每个包括被位于其之上的第一材料层中的每个覆盖的第一区、和被位于其之上的第一材料层中的每个暴露的第二区；
通过部分地去除暴露在所述层叠结构的侧壁上的所述第二材料来在相应的所述第一材料层的所述第二区之下形成切口；以及
形成与相应的所述第一材料层的所述第二区耦接的第三材料图案。
23.如权利要求22所述的方法，还包括在相应的所述第一材料层的所述第二区的表面上形成第一绝缘层的步骤。
24.如权利要求22所述的方法，其中，形成所述第三材料图案的步骤包括以下步骤：
在相应的所述第一材料层的所述第二区上形成第三材料层；以及
去除形成在所述切口中的所述第三材料层以形成所述第三材料图案。
25.如权利要求22所述的方法，其中，形成所述第三材料图案的步骤包括以下步骤：
在相应的所述第一材料层的所述第二区的表面上形成第2-1绝缘层；
在所述第2-1绝缘层的表面上形成第3-1材料层；
通过去除形成在所述切口中的所述第3-1材料层来形成第3-1材料图案；
在所述第3-1材料图案的表面上形成第2-2绝缘层；
在所述第2-2绝缘层的表面上形成第3-2材料层；以及
通过去除形成在所述切口中的所述第3-2材料层来形成第3-2材料图案。
26.如权利要求22所述的方法，其中，形成所述第三材料图案的步骤包括以下步骤：
在相应的所述第一材料层的所述第二区的表面上形成第二绝缘层；
通过去除形成在所述切口中的所述第二绝缘层来形成第二绝缘图案；
在所述第二绝缘图案的表面上形成第三材料层；以及
通过去除形成在所述切口中的所述第三材料层来形成第三材料图案。
27.如权利要求22所述的方法，还包括在形成所述第三材料图案的步骤之后，在填充所述切口时，在所述第三材料图案的整个表面上形成内衬层。
28.如权利要求22所述的方法，还包括以下步骤：
通过经由位于相邻的层叠结构之间的缝隙去除所述第三材料图案来形成第一开口；以及
在所述第一开口中形成接触焊盘。
29.如权利要求28所述的方法，还包括以下步骤：
通过经由所述缝隙去除所述第一材料层来形成第二开口；以及
在所述第二开口中形成导电层。
30.如权利要求29所述的方法，还包括以下步骤：
通过将经由所述缝隙暴露出的所述接触焊盘和所述导电层刻蚀预定的厚度来形成凹槽；以及
在所述凹槽中形成耦接图案。
CN201410266073.5A 2013-12-20 2014-06-13 半导体器件及其制造方法 Active CN104733462B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810827868.7A CN109411478B (zh) 2013-12-20 2014-06-13 半导体器件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0160219 2013-12-20
KR1020130160219A KR20150073251A (ko) 2013-12-20 2013-12-20 반도체 장치 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810827868.7A Division CN109411478B (zh) 2013-12-20 2014-06-13 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN104733462A CN104733462A (zh) 2015-06-24
CN104733462B true CN104733462B (zh) 2019-08-09

Family

ID=53400873

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410266073.5A Active CN104733462B (zh) 2013-12-20 2014-06-13 半导体器件及其制造方法
CN201810827868.7A Active CN109411478B (zh) 2013-12-20 2014-06-13 半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810827868.7A Active CN109411478B (zh) 2013-12-20 2014-06-13 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US9331082B2 (zh)
KR (1) KR20150073251A (zh)
CN (2) CN104733462B (zh)

Families Citing this family (333)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
KR20150073251A (ko) * 2013-12-20 2015-07-01 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
KR102134912B1 (ko) 2014-03-21 2020-07-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20150139255A (ko) 2014-06-03 2015-12-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
KR20160025866A (ko) 2014-08-28 2016-03-09 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US9646988B2 (en) * 2015-03-13 2017-05-09 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US9704878B2 (en) * 2015-10-08 2017-07-11 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
KR102498247B1 (ko) * 2015-12-21 2023-02-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
KR102497116B1 (ko) * 2015-12-30 2023-02-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
KR102415206B1 (ko) * 2016-06-27 2022-07-01 에스케이하이닉스 주식회사 반도체 장치
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
KR102619876B1 (ko) 2016-07-19 2024-01-03 삼성전자주식회사 메모리 장치
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR20180010368A (ko) 2016-07-20 2018-01-31 삼성전자주식회사 메모리 장치
KR102354490B1 (ko) 2016-07-27 2022-01-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR20180019807A (ko) * 2016-08-16 2018-02-27 삼성전자주식회사 반도체 소자
KR102613349B1 (ko) 2016-08-25 2023-12-14 에이에스엠 아이피 홀딩 비.브이. 배기 장치 및 이를 이용한 기판 가공 장치와 박막 제조 방법
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
KR102607595B1 (ko) 2016-10-13 2023-11-30 삼성전자주식회사 유전체 층을 포함하는 반도체 소자
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) * 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR20180066745A (ko) * 2016-12-09 2018-06-19 삼성전자주식회사 반도체 메모리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
CN106876397B (zh) 2017-03-07 2020-05-26 长江存储科技有限责任公司 三维存储器及其形成方法
KR20180107905A (ko) * 2017-03-23 2018-10-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
CN108695334B (zh) * 2017-04-12 2021-01-01 旺宏电子股份有限公司 多层元件的边缘结构及其制造方法
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR102424875B1 (ko) 2017-07-03 2022-07-26 삼성전자주식회사 반도체 소자
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
KR102423766B1 (ko) 2017-07-26 2022-07-21 삼성전자주식회사 3차원 반도체 소자
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
KR102428273B1 (ko) 2017-08-01 2022-08-02 삼성전자주식회사 3차원 반도체 소자
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
CN107644876B (zh) 2017-08-28 2019-01-01 长江存储科技有限责任公司 台阶结构及其形成方法
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
EP3711092A4 (en) * 2017-11-15 2020-12-02 SanDisk Technologies LLC THREE-DIMENSIONAL MEMORY DEVICE WITH THICKER WORD LINES IN A TERRACE AREA AND ITS MANUFACTURING PROCESS
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
WO2019158960A1 (en) 2018-02-14 2019-08-22 Asm Ip Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
JP2019153735A (ja) * 2018-03-06 2019-09-12 東芝メモリ株式会社 半導体装置
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102565714B1 (ko) * 2018-03-28 2023-08-10 삼성전자주식회사 적층 구조체를 갖는 반도체 소자
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR102624519B1 (ko) * 2018-04-25 2024-01-12 삼성전자주식회사 수직형 메모리
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TWI816783B (zh) 2018-05-11 2023-10-01 荷蘭商Ａｓｍ 智慧財產控股公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
JP2019201028A (ja) 2018-05-14 2019-11-21 東芝メモリ株式会社 半導体装置
KR102466008B1 (ko) 2018-05-23 2022-11-10 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
CN108493192B (zh) * 2018-06-04 2024-04-02 长江存储科技有限责任公司 三维存储器及其制造方法
KR102608833B1 (ko) 2018-06-07 2023-12-04 에스케이하이닉스 주식회사 반도체 장치의 제조방법
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
CN112292477A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
CN108899322A (zh) * 2018-07-04 2018-11-27 长江存储科技有限责任公司 三维存储器件及在其阶梯区形成接触孔的方法
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
CN108922891B (zh) * 2018-07-23 2019-12-10 长江存储科技有限责任公司 三维存储器及其制作方法
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
JP2020035833A (ja) * 2018-08-28 2020-03-05 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102507288B1 (ko) * 2018-09-13 2023-03-08 삼성전자주식회사 패드 영역을 갖는 게이트 패턴을 포함하는 반도체 소자
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN108831886A (zh) * 2018-09-21 2018-11-16 长江存储科技有限责任公司 三维存储器
KR102633107B1 (ko) * 2018-09-21 2024-02-05 에스케이하이닉스 주식회사 수직형 메모리 장치 및 그 제조 방법
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
KR102661853B1 (ko) * 2018-12-14 2024-04-30 삼성전자주식회사 3차원 반도체 메모리 소자
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
KR20200139526A (ko) 2019-06-04 2020-12-14 삼성전자주식회사 수직형 메모리 장치
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN110391242B (zh) * 2019-07-31 2021-08-20 中国科学院微电子研究所 L形台阶状字线结构及其制作方法及三维存储器
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
JP2021048302A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 半導体記憶装置
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
KR20210039183A (ko) * 2019-10-01 2021-04-09 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 제조 방법
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
JP2021097227A (ja) 2019-12-17 2021-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム層および窒化バナジウム層を含む構造体を形成する方法
KR20210077217A (ko) 2019-12-17 2021-06-25 삼성전자주식회사 반도체 소자
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20210155266A (ko) * 2020-06-15 2021-12-22 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
US11521898B2 (en) * 2020-11-12 2022-12-06 Macronix Iniernational Co., Ltd. Three-dimensional NAND flash memory device and method of fabricating the same
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719502A (zh) * 2008-10-09 2010-06-02 三星电子株式会社 垂直型半导体器件及其制造方法
CN102544019A (zh) * 2010-12-31 2012-07-04 海力士半导体有限公司 非易失性存储器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100534100B1 (ko) * 2003-12-15 2005-12-06 삼성전자주식회사 콘택 플러그의 상부 측벽을 노출시켜 전하저장전극을형성하는 반도체 소자의 제조 방법들
KR20120030193A (ko) * 2010-09-17 2012-03-28 삼성전자주식회사 3차원 반도체 장치의 제조 방법
KR101744127B1 (ko) * 2010-11-17 2017-06-08 삼성전자주식회사 반도체 소자 및 그 제조방법
US8765598B2 (en) * 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
KR20130070153A (ko) * 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 반도체 장치의 캐패시터, 레지스터, 메모리 시스템 및 이들의 제조 방법
US20130323930A1 (en) * 2012-05-29 2013-12-05 Kaushik Chattopadhyay Selective Capping of Metal Interconnect Lines during Air Gap Formation
KR20130141876A (ko) * 2012-06-18 2013-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20140063147A (ko) * 2012-11-16 2014-05-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20140089793A (ko) 2013-01-07 2014-07-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20150073251A (ko) * 2013-12-20 2015-07-01 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719502A (zh) * 2008-10-09 2010-06-02 三星电子株式会社 垂直型半导体器件及其制造方法
CN102544019A (zh) * 2010-12-31 2012-07-04 海力士半导体有限公司 非易失性存储器件及其制造方法

Also Published As

Publication number Publication date
KR20150073251A (ko) 2015-07-01
US9640542B2 (en) 2017-05-02
CN109411478A (zh) 2019-03-01
US20160218107A1 (en) 2016-07-28
US20150179564A1 (en) 2015-06-25
CN109411478B (zh) 2024-02-09
CN104733462A (zh) 2015-06-24
US9331082B2 (en) 2016-05-03

Similar Documents

Publication Publication Date Title
CN104733462B (zh) 半导体器件及其制造方法
CN104701322B (zh) 半导体器件及其制造方法
US9356038B2 (en) Semiconductor device and method of fabricating the same
CN105023927B (zh) 具有三维结构的半导体器件及其制造方法
CN104766864B (zh) 半导体器件及其制造方法
KR102607840B1 (ko) 반도체 장치 및 그 제조 방법
CN105374795B (zh) 具有稳定结构的半导体器件及其制造方法
US10410915B2 (en) Semiconductor device
CN108630694A (zh) 半导体器件及其制造方法
CN109671712A (zh) 半导体器件及其制造方法
KR102535855B1 (ko) 반도체 장치
JP2020184614A (ja) 半導体装置の製造方法
KR20160045457A (ko) 반도체 장치 및 그 제조 방법
US11114403B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN111554685A (zh) 半导体装置及其制造方法
KR20190097471A (ko) 반도체 장치 및 그 제조 방법
KR102103520B1 (ko) 반도체 장치 및 그 제조 방법
KR20150096582A (ko) 트랜지스터, 반도체 장치 및 그 제조 방법
KR20210054788A (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR20160061678A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant