CN102403333B - 发光显示设备及其制造方法 - Google Patents

发光显示设备及其制造方法 Download PDF

Info

Publication number
CN102403333B
CN102403333B CN201110288831.XA CN201110288831A CN102403333B CN 102403333 B CN102403333 B CN 102403333B CN 201110288831 A CN201110288831 A CN 201110288831A CN 102403333 B CN102403333 B CN 102403333B
Authority
CN
China
Prior art keywords
electrode
semiconductor layer
oxide semiconductor
layer
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110288831.XA
Other languages
English (en)
Other versions
CN102403333A (zh
Inventor
山崎舜平
波多野薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102403333A publication Critical patent/CN102403333A/zh
Application granted granted Critical
Publication of CN102403333B publication Critical patent/CN102403333B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种制造发光显示设备的方法,其中用于电连接像素电极和晶体管的源电极和漏电极之一的接触孔以及用于处理半导体层的接触孔同时形成。该方法有助于减少光学成像步骤。晶体管包括其中形成沟道形成区的氧化物半导体层。

Description

发光显示设备及其制造方法
技术领域
本发明涉及用于制造包括薄膜晶体管的发光显示设备的方法。
背景技术
近年来,非常需要发光显示设备的成本、厚度、重量的减小。
发光显示设备的驱动方法宽泛地分类成无源矩阵法和有源矩阵法。图像质量和高速响应极佳的有源矩阵发光显示设备已成为主流。
有源矩阵发光显示设备的应用范围已经扩展,并且对更大屏幕尺寸、更高清晰度、和更高孔径比的需求已经增加。此外,还要求有源矩阵发光显示设备具有高可靠性,并且有源矩阵发光显示设备的生产方法以降低的成本提供高产量。简化工艺是增加生产率并降低制造成本的一种方法。
在有源矩阵发光显示设备中,每个像素都设置有开关元件。薄膜晶体管主要用作开关元件。作为这样的薄膜晶体管,给出了沟道形成区设置在栅电极下方的顶栅晶体管和沟道形成区设置在栅电极上方的底栅晶体管。这些薄膜晶体管通常使用至少五层光掩模来制造。
尽可能地减少光掩模的数量是以较低成本制造发光显示设备的一个重要因素。为了减少光掩模的数量,在许多情况下使用复杂的技术,如背侧曝光(如参见专利文献1)、抗蚀剂回流、或需要特殊装置的剥离法。使用这种复杂的技术可能导致各种问题,如发光显示设备的产量减小和薄膜晶体管的电特性劣化。
此外,作为实现发光显示设备的厚度和重量减小的一种方法,给出通过机械抛光、化学抛光等来减小其中夹有发光材料的基板的厚度。
玻璃基板主要被用作夹有发光材料的基板,因此对通过机械抛光、化学抛光等来减小这种基板的厚度有限制。此外,存在这样的问题,随着这种基板的厚度减小,基板的强度也降低,且发光显示设备更有可能被外部冲击损坏。因此,理想的是,使用显著强韧的支撑(如树脂膜和金属膜)作为夹有发光材料的基板来制造发光显示设备。
[参考文献]
[专利文献1]日本公开专利申请No.H05-203987
发明内容
鉴于上述技术背景做出本发明。因此,本发明一个实施例的目的是与常规情况相比减少光掩模数量,且不需要复杂的技术或特殊装置。本发明一个实施例的另一目的是提供一种用于制造薄的、轻量的、且不易断裂的发光显示设备的方法。
本发明的一个实施例是一种用于制造发光显示设备的方法,该方法包括以下步骤:在基板上形成分离层;在分离层上形成第一导电层;在第一导电层上形成第一抗蚀剂掩模;使用第一抗蚀剂掩模部分地去除第一导电层以形成第一栅电极和第二栅电极;在第一栅电极和第二栅电极上形成作为栅绝缘层的第一绝缘层;在第一绝缘层上形成半导体层;在半导体层上形成第二抗蚀剂掩模;使用第二抗蚀剂掩模选择性地去除与第二栅电极重叠的部分半导体层和部分第一绝缘层,以形成第一开口;形成第二导电层,以使第二导电层覆盖半导体层和第一开口;在第二导电层上形成第三抗蚀剂掩模;使用第三抗蚀剂掩模部分地去除第二导电层以形成第一源电极和第一漏电极以及第二源电极和第二漏电极,以制造包括第一栅电极、第一源电极和第一漏电极的第一晶体管以及包括第一栅电极、第二源电极和第二漏电极的第二晶体管,其中第一漏电极和第二栅电极通过第一开口彼此电连接;在第一源电极和第一漏电极、第二源电极和第二漏电极以及半导体层上形成用作保护绝缘层的第二绝缘层;在第二绝缘层上形成第四抗蚀剂掩模;使用第四抗蚀剂掩模去除不与第一源电极和第一漏电极以及第二源电极和第二漏电极重叠的部分第二绝缘层和部分半导体层以形成第二开口,并且同时使用第四抗蚀剂掩模去除与第二漏电极重叠的部分第二绝缘层以形成第三开口;在第二绝缘层上形成第三导电层,以使第三导电层覆盖第三开口;在第三导电层上形成第五抗蚀剂掩模;使用第五抗蚀剂掩模部分地移除第三导电层以形成第一像素电极;以及形成第四绝缘层,以使第四绝缘层覆盖第二开口、第三开口、第二绝缘层和第一像素电极的端部。
根据本发明的上述实施例,形成用作接触孔的第二开口的步骤和蚀刻半导体层以形成第三开口的步骤同时执行,由此可使用比常规情况所用光掩模数量少的光掩模来制造薄膜晶体管,并且薄膜晶体管可与基板分离。
本发明的一个实施例是一种用于制造发光显示设备的方法,该方法包括以下步骤:在基板上形成分离层;在分离层上形成第一导电层;在第一导电层上形成第一抗蚀剂掩模;使用第一抗蚀剂掩模部分地去除第一导电层以形成第一栅电极和第二栅电极;在第一栅电极和第二栅电极上形成作为栅绝缘层的第一绝缘层;在第一绝缘层上形成半导体层;在半导体层上形成第二抗蚀剂掩模;使用第二抗蚀剂掩模选择性地去除与第二栅电极重叠的部分半导体层和部分第一绝缘层,以形成第一开口;形成第二导电层,以使第二导电层覆盖半导体层和第一开口;在第二导电层上形成第三抗蚀剂掩模;使用第三抗蚀剂掩模部分地去除第二导电层以形成第一源电极和第一漏电极以及第二源电极和第二漏电极,以制造包括第一栅电极、第一源电极和第一漏电极的第一晶体管以及包括第一栅电极、第二源电极和第二漏电极的第二晶体管,其中第一漏电极和第二栅电极通过第一开口彼此电连接;在第一源电极和第一漏电极、第二源电极和第二漏电极以及半导体层上形成用作保护绝缘层的第二绝缘层;在第二绝缘层上形成用作平面化绝缘层的第三绝缘层;在第三绝缘层上形成第四抗蚀剂掩模;使用第四抗蚀剂掩模去除不与第一源电极和第一漏电极以及第二源电极和第二漏电极重叠的部分第三绝缘层、部分第二绝缘层和部分半导体层以形成第二开口,并且同时使用第四抗蚀剂掩模选择性地去除与第二漏电极重叠的部分第三绝缘层和部分第二绝缘层以形成第三开口;在第三绝缘层上形成第三导电层,以使第三导电层覆盖第三开口;在第三导电层上形成第五抗蚀剂掩模;使用第五抗蚀剂掩模部分地蚀刻第三导电层以形成第一像素电极;以及形成第四绝缘层,以使第四绝缘层覆盖第二开口、第三开口和第一像素电极的端部。
根据本发明的上述实施例,用作保护绝缘层的第三绝缘层形成在用作平面化绝缘层的第二绝缘层上,由此可抑制第一像素电极表面不均匀的形成。因此,当发光材料沉积在第一像素电极上时,发光材料的厚度可保持均匀。因此,可制造发光表面不具有发射不均匀性的发光显示设备。
在用于制造发光显示设备的方法中,根据本发明的一个实施例,基底层形成在基板和栅电极之间。
根据本发明的上述实施例,可抑制杂质元素从基板扩散。因此,可抑制由于杂质元素向半导体层的扩散引起的薄膜晶体管特性的改变。
在用于制造发光显示设备的方法中,根据本发明的一个实施例,半导体层是氧化物半导体。
根据本发明的上述实施例,可通过将氧化物半导体用作半导体层来实现具有低功耗的高度可靠的发光显示设备。
在用于制造发光显示设备的方法中,根据本发明的一个实施例,对氧化物半导体执行热处理。
根据本发明的上述实施例,可充分降低诸如用作半导体层的电子供体(供体)的水分和氢的杂质浓度。因此,可减小晶体管的截止状态电流。
对于通过减少诸如用作电子供体(供体)的水分和氢的杂质来高度净化的氧化物半导体(净化的氧化物半导体),由二次离子质谱法(SIMS)测得的氢浓度是5×1019/cm3或更小,优选的是5×1018/cm3或更小,更优选的是5×1017/cm3或更小,更加优选的是1×1016/cm3或更小。此外,氧化物半导体的带隙是2eV或更大,优选的是2.5eV或更大,更优选的是3eV或更大。
在此描述氧化物半导体中氢浓度的SIMS分析。由于SIMS分析的原理,已知难以获得样本表面附近或由不同材料形成的叠层膜之间的界面附近的准确数据。因此,当通过SIMS分析膜的氢浓度时,其中值不极端变化并基本上恒定的区域中的平均值被用作氢浓度。此外,在膜的厚度小的情况下,由于彼此邻近的膜中的氢的影响,在某些情况下不能找到可获得恒定值的区域。在这种情况下,将氢浓度的最大值或最小值用作膜中的氢浓度。此外,在最大峰或最小谷不存在的情况下,将拐点的值用作氢浓度。
在用于制造发光显示设备的方法中,根据本发明的一个实施例,使用含铜材料分别形成第一导电层和第二导电层。
根据本发明的上述实施例,使用含铜材料形成栅电极、源电极、漏电极、或连接到这些电极的布线允许减小布线电阻,从而可防止信号延迟。
在制造发光显示设备的方法中,根据本发明的一个实施例,在第一导电层和第二导电层形成后时的工艺温度的上限是低于或等于450℃。
根据本发明的上述实施例,当含铜材料用于形成栅电极、源电极、漏电极、或连接到这些电极的布线时,电极和布线不会变形,并且由于热因素引起的电极和布线中成分的洗脱不会发生。因此,可制造高度可靠的发光显示设备。
在用于制造发光显示设备的方法中,根据本发明的一个实施例,使用含铝材料分别形成第一导电层和第二导电层。
根据本发明的上述实施例,使用含铝材料形成栅电极、源电极、漏电极、或连接到这些电极的布线允许减小布线电阻,从而可防止信号延迟。
在用于制造发光显示设备的方法中,根据本发明的一个实施例,在第一导电层和第二导电层形成后时的工艺温度的上限是低于或等于380℃。
根据本发明的上述实施例,当含铝材料用于形成栅电极、源电极、漏电极、或连接到这些电极的布线时,电极和布线不会变形,并且由于热因素引起的电极和布线中成分的洗脱不会发生。因此,可制造高度可靠的发光显示设备。
根据本发明的一个实施例,一种用于制造发光显示设备的方法,包括:形成元件区域的步骤,所述元件区域包括基板上的至少第一栅电极、第二栅电极、第一绝缘层、半导体层、第一源电极、第一漏电极、第二源电极、第二漏电极、第二绝缘层、第四绝缘层和第一像素电极,分离层介于元件区域和基板之间,在该步骤之后是形成分离用粘合剂以使分离用粘合剂覆盖元件区域的表面的步骤;从基板分离第一像素电极和元件区域的步骤;将第一支承件接合到元件区域的其它表面的步骤,第一支承件的断裂韧度大于或等于1.5[MPa·m1/2];从第一支承件去除分离用粘合剂的步骤;在元件区域中形成的第一像素电极上选择性地形成含有机化合物的层的步骤;形成第二像素电极以使第二像素电极覆盖含有机化合物的层的步骤;以及接合第二支承件以使第二支承件覆盖第二像素电极的步骤,第二支承件的断裂韧度大于或等于1.5[MPa·m1/2]。
根据本发明的上述实施例,设置在基板上的元件区域可被转移到其断裂韧度大于或等于1.5[MPa·mw]的第一支承件。此外,用来夹持发光材料的第二支承件也可具有大于或等于1.5[MPa·m1/2]的断裂韧度。因此,可制造薄的、轻量的、且不易断裂的发光显示设备。
本说明书中的半导体器件是指可通过利用半导体特性起作用的任何器件。半导体电路、存储器件、成像器件、显示器件、电光器件、电子器件等都是半导体器件。
当在本说明书中明确描述“B在A上形成”或“B在A上方形成”时,这并不一定意味着B直接与A接触地形成。该表述包括A与B彼此不直接接触的情况,即包括另一对象插入在A与B之间的情况。在此,A与B各自对应于对象(例如,器件、元件、电路、布线、电极、端子、膜、层、或基板)。
因此,例如,当明确描述层B在层A上(或上方)形成时,它包括层B与层A直接接触地形成的情况,以及另一层(例如,层C或层D)与层A直接接触地形成而层B与该层C或层D直接接触地形成的情况两者。要注意,另一层(例如层C或层D)可以是单层或者是多层。
在本说明书中,为了避免组件之间的混淆使用诸如“第一”、“第二”和“第三”的序数,这些术语并不意味着组件的数量。
本说明书中的“晶体管”是一种半导体元件,且可进行电流或电压的放大、用于控制导电或不导电的开关操作等。本说明书中的“晶体管”包括绝缘栅场效应晶体管(IGFET)和薄膜晶体管(TFT)。
本说明书中晶体管的“源极”与“漏极”的功能有时可彼此互换,例如,当使用相反极性的晶体管时或在电路操作中改变电流流向时。因此,在本说明书中术语“源极”与“漏极”可分别用于表示漏极和源极。
在本说明书中,术语“电极”或“布线”不限制部件的功能。例如,“电极”有时用作“布线”的一部分,反之亦然。此外,术语“电极”或“布线”可包括以集成的方式形成多个“电极”或“布线”的情况。
本说明书中的术语“韧度”表示材料对断裂的抵抗力。当材料具有较高的韧度时,即使在施加重负载或进行强冲击的情况下断裂也不易发生,并且例如当部分基板中产生的裂纹用作开始点时断裂不易发生。韧度等级可表示为断裂韧度Kc。要注意,断裂韧度Kc可通过JISR1607中定义的测试法确定。
根据本发明的一个实施例,与常规情况相比可减少光掩模的数量,而不需要使用复杂的技术或特殊装置。此外,可提供一种制造薄的、轻量的、且显著强韧的发光显示设备的方法。
附图说明
在附图中:
图1A和1B是示出根据一个实施例的发光显示设备的平面图和截面图;
图2是示出根据一个实施例的发光显示设备的平面图;
图3是示出本发明一个实施例的电路图;
图4A和4B是各自示出本发明的一个实施例的电路图;
图5A至5C是示出根据一个实施例的用于制造发光显示设备的方法的截面图;
图6A至6C是示出根据一个实施例的用于制造发光显示设备的方法的截面图;
图7A和7B是示出根据一个实施例的用于制造发光显示设备的方法的截面图;
图8A至8C是示出根据一个实施例的用于制造发光显示设备的方法的截面图;
图9A至9C是示出根据一个实施例的用于制造发光显示设备的方法的截面图;
图10A和10B是示出根据一个实施例的发光显示设备的平面图和截面图;
图11A和11B是示出根据一个实施例的用于制造发光显示设备的方法的截面图;
图12A和12B是示出根据一个实施例的用于制造发光显示设备的方法的截面图;
图13A和13B是示出根据一个实施例的用于制造发光显示设备的方法的截面图;
图14A到14F是分别示出电子器件的应用示例的视图;以及
图15A和15B是示出电子器件的应用示例的视图。
具体实施方式
将参照附图详细描述多个实施例。要注意,本发明不限于以下描述,且本领域技术人员将容易理解,可按各种方式改变本发明的方式与细节而不背离本发明的精神与范围。因此,本发明不应被解释为限于以下诸实施例的描述。要注意,在以下进行描述的本发明的结构中,在不同附图中,由相同附图标记指示相同部分或具有类似功能的部分,且不再重复其描述。
(实施例1)
在本实施例中,根据本发明的一个实施例的发光显示设备中所包括的像素部分的结构示例将参考图1A和1B、图2、图3以及图4A和4B来描述。要注意,将在以下假设下进行本实施例的描述:像素部分的结构是顶发射结构;然而,本发明的实施例不限于此。作为不同于顶发射结构的一般发射结构,给出底发射结构、双发射结构等。由于本领域的技术人员知晓这些结构,因此在本实施例中省略对这些发射结构的具体描述。
图3示出发光显示设备中使用的半导体器件100的结构示例。半导体器件100包括在基板101上的设置有多个像素110的像素区域102、包括m个(m是大于或等于1的整数)端子105的端子部分103,和包括n个(n是大于或等于1的整数)端子106的端子部分104。
端子部分103和端子部分104是连接到外部布线的端子,并通过外部布线连接到设置在外部的控制电路。从设置在外部的控制电路供应的信号通过端子部分103和端子部分104输入到半导体器件100。在图3中,端子部分103设置在像素区域102的右外侧和左外侧,信号从两部分输入。端子部分104设置在像素区域102的上外侧和下外侧,信号从两部分输入。通过来自两部分的信号输入增加了信号供应能力;因此,容易实现半导体器件100的高速操作。此外,因为由半导体器件100的大小或清晰度增加造成的布线电阻增加所引起的信号延迟的影响可被减小。此外,半导体器件100可具有冗余,以使半导体器件100的可靠性增加。要注意,虽然图3示出了设置有两个端子部分103和两个端子部分104的结构,但是可采用设置有一个端子部分103和一个端子部分104的结构。
图4A示出像素110的电路配置。像素110包括第一晶体管151、第二晶体管152、发光元件160以及电容器153。虽然未示出,但是发光元件160连接到外部连接端子。考虑像素部分中所设置的晶体管的漏电流等来设置发光显示设备中所设置的电容器153的电容,使得电荷可被保持预定时段。当使用具有高度净化的氧化物半导体用作其中形成有沟道区域的半导体层的晶体管时,电容器153的存储电容可减小。图4B是不具有图4A中的电容器153的电路构造。
单晶半导体、多晶半导体、微晶半导体、非晶半导体等可用作用于形成第一晶体管151和第二晶体管152的沟道的半导体。半导体材料的示例包括硅、锗、硅锗、碳化硅和砷化锗。
或者,氧化物半导体可用作用于形成第一晶体管151和第二晶体管152的沟道的半导体层。氧化物半导体可以是单晶氧化物半导体或非单晶氧化物半导体。在后者的情况下,非单晶氧化物半导体可以是非晶的、微晶的(纳米晶的)或多晶的。此外,氧化物半导体可具有包括具有结晶度的部分的非晶结构、或不包括具有结晶度的部分的非非晶结构。非晶氧化物半导体可通过使用氧化物半导体靶溅射来形成。晶体氧化物半导体可在溅射中将基板加热至高于或等于室温的温度时形成。此外,作为氧化物半导体,可使用晶轴对准的氧化物半导体,如在实施例2中所描述的。在本实施例中,载流子浓度被极大地减小的氧化物半导体(也称为i型(本征)或大致i型氧化物半导体)被用于半导体层。
氧化物半导体具有3.0eV或更大的宽能隙。在具有在适当条件下制备的氧化物半导体的晶体管中,截止状态电流在操作温度(如25℃)下可低于或等于100zA(1×10-19A),进一步低于或等于10zA(1×10-20A),更进一步低于或等于1zA(1×10-21A)。
因此,将氧化物半导体用于其中形成沟道的第一晶体管151和第二晶体管152的半导体层允许减小截止状态中的电流值(截止状态电流值)。因此,可增加诸如图像信号的电信号的保持时间,并且即使不执行附加写入,信号也可被保持较长时间。因此,可降低刷新操作的频率,这对减小功耗有贡献。此外,当氧化物半导体用于半导体层的晶体管被用作第一晶体管151和第二晶体管152时,即使没有存储电容器,也能保持供应给发光元件的电位。
氧化物半导体用于其中形成沟道的半导体层的晶体管具有相对高的场效应迁移率,使得高速操作成为可能。因此,通过在发光显示设备的像素部分中使用这种晶体管,可提供高质量的图像。此外,由于这种晶体管可在设置于一个基板上的各个驱动电路部分和像素部分中设置,因此可减少发光显示设备的部件数量。
图1A和1B是根据本发明的一个实施例的有源矩阵发光显示设备的像素部分的示例。图1A是示出发光显示设备的像素部分的平面图,而图1B是示出像素部分的分层结构的截面图。要注意,图1A中的虚线A1-A2和B1-B2分别对应于截面A1-A2和B1-B2。要注意,在图1A和1B中未示出发光层和第二像素电极(也称为公共电极)。
在本实施例中,将描述发光显示设备的像素部分的结构和制造方法。因此,本实施例中的晶体管是指图1A和1B中所示的第一晶体管151和第二晶体管152中的一个或两者。晶体管是包括稍后将描述的氧化物半导体的n沟道晶体管。
在本实施例描述的晶体管152中,第二漏电极122d被U形(C形、反C形、或马蹄形)的第二源电极122c部分包围。利用具有这种形状的第二源电极,即使在晶体管面积较小时,也可充分确保沟道宽度;因此,在晶体管的导通状态期间流动的电流量(也称为导通状态电流)可增加。
在图1B的截面A1-A2中,示出第一晶体管151和第二晶体管152的分层结构。第一晶体管151和第二晶体管152是底栅晶体管。在图1B的B1-B2的截面中,示出了电容器153的层状结构。
在截面A1-A2中,分离层108形成在基板101上,基底层109形成在分离层108上,且第一栅电极112a和第二栅电极112b形成在基底层109上。在第一栅电极112a和第二栅电极112b上形成半导体层118和用作栅绝缘层的第一绝缘层116。此外,第一源电极122a、第一漏电极122b、第二源电极122c和第二漏电极122d形成在半导体层118上。
因此,形成包括第一栅电极112a、第一源电极122a和第一漏电极122b的第一晶体管151以及包括第二栅电极112b、第二源电极122c和第二漏电极122d的第二晶体管152。要注意,第一漏电极122b通过第一开口120a连接到第二栅电极112b。
用作保护绝缘层的第二绝缘层124和用作平面化绝缘层的第三绝缘层126形成在第一晶体管151和第二晶体管152上。去除部分第二绝缘层124和部分第三绝缘层126以形成第二开口130a和第三开口130b。在第二开口130a中,暴露部分第一绝缘层116。在第三开口130b中,暴露部分第二漏电极122d。要注意,第三绝缘层126可省略。
此外,形成第一像素电极128以覆盖第三开口130b,以使第二漏电极122d和第一像素电极128通过第三开口130b彼此电连接。此后,使用绝缘材料在第三绝缘层126上形成分隔壁129,以覆盖第一像素电极128的端部。在此,形成分隔壁129以覆盖具有不均匀性的区域,诸如第一像素电极128的端部等。分隔壁129使得防止稍后在第一像素电极128等上形成的发光层或第二像素电极的不连续成为可能。
在截面B1-B2中,分离层108形成在基板101上,基底层109形成在分离层108上,而用作电容器布线的第二栅电极112b形成在基底层109上。第一绝缘层116和半导体层118形成在用作电容器布线的第二栅电极112b上,而用作电容器布线的第二源电极122c形成在半导体层118上。此外,在用作电容器布线的第二源电极122c上,形成第二绝缘层124和第三绝缘层126。
第二栅电极112b和第二源电极122c彼此重叠且第一绝缘层116和半导体层118介于它们之间的部分用作电容器153。第一绝缘层116和半导体层118用作介电层。由于在第二栅电极112b和第二源电极122c之间形成的介电层具有多层结构,所以即使在一个介电层中形成小孔时,该小孔也还覆盖有另一介电层;因此,电容器153可正常作用。此外,氧化物半导体的相对介电常数高达14至16;因此,当氧化物半导体用于半导体层118时,电容器153的电容可较大。
要注意,虽然第一晶体管151具有图1A和1B中的单栅结构,但是可采用多栅结构。截止状态电流为低的多栅晶体管能够改善包括该晶体管的发光显示设备的显示特性。
要注意,在图1B中,在分离层108上形成的诸层在下文中合称为元件区域180。元件区域180至少包括第一栅电极112a、第二栅电极112b、第一绝缘层116、半导体层118、第一源电极122a、第一漏电极122b、第二源电极122c、第二漏电极122d、第二绝缘层124、第一像素电极128和分隔壁129。元件区域180可进一步包括基底层109、第三绝缘层126等。
或者,可采用图2中示出的不包括电容器153的结构。在图2中,对应于图1B的第二栅电极112b的第二栅电极112c不与电源布线(图1B中的第二源电极122c)重叠,由此不形成电容器。图4B是该结构的电路图。
之后将参考图5A至5C、图6A至6C、图7A和7B以及图8A至8C来描述参考图1A和1B描述的发光显示设备的像素部分的制造方法的示例。要注意,此处将主要描述晶体管部分250的制造方法。图中示出的电容器部分260、布线相交部分270和第一外部布线连接部分280将按需描述。
首先,在基板101上形成分离层108,其厚度达大于或等于50nm且小于或等于1000nm,优选大于或等于100nm且小于或等于500nm,更优选大于或等于100nm且小于或等于300nm。
基板101可以是玻璃基板、石英基板、蓝宝石基板、陶瓷基板、金属基板等。要注意,不是薄到足以明确可弯曲的这种基板能够准确形成诸如晶体管的元件。“不是明确可弯曲”表示基板的弹性模量高于或等于通常用于制造发光显示器的玻璃基板。在该实施例中,铝硼硅酸盐玻璃用作基板101。
通过溅射法、等离子体CVD法、涂刷法、印刷法等,并使用从以下选择的任何元素:钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)和硅(Si),包含上述元素的任一种作为其主要成分的合金,和包含上述元素的任一种作为其主要成分的化合物,形成分离层108以具有单层或分层结构。
当分离层108具有单层结构时,优选地形成含钨、钼、或钨和钼的混合物的层。或者,形成含钨的氧化物或氧氮化物的层、含钼的氧化物或氧氮化物的层、或者含钨和钼的混合物的氧化物或氧氮化物的层。要注意,钨和钼的混合物对应于例如钨和钼的合金。
在分离层108具有分层结构的情况下,优选地将金属层和金属氧化物层分别形成为第一层和第二层。通常,优选形成钨层、钼层、或含钨和钼的混合物的层作为第一层,并形成钨、钼、或者钨和钼的混合物的氧化物、氮化物、氧氮化物、或氮氧化物作为第二层。当金属氧化物层形成为第二层时,氧化物层(如可用作绝缘层的氧化硅)可形成在作为第一层的金属层上,使得金属的氧化物形成在金属层的表面上。
也可能使用含氢的非晶硅层、含氮、氧、氢等的层(如含氢的非晶硅膜、含氢的合金膜、或含氧的合金膜)、或有机树脂作为分离层108。
在本实施例中,厚度为150nm的钨膜用作分离层108。要注意,钨膜可以是其表面被氧化的状态(即,氧化钨膜形成在钨膜的表面上的状态)。
分离层108是主要用于从基板101分离设置在该分离层108上的元件区域180的层,并进一步具有防止杂质元素从基板101扩散的功能。
接着,在分离层108上形成作为基底层109的绝缘层,其厚度达大于或等于50nm并小于或等于300nm,优选大于或等于100nm并小于或等于200nm。
基底层109可形成为单层结构或分层结构,使用以下绝缘层中的至少一个:氮化铝层、氧氮化铝层、氮化硅层、氧化硅层、氮氧化硅层、和氧氮化硅层。基底层109具有防止杂质元素从基板101和分离层108扩散的功能。要注意,本说明书中的氮氧化硅包含氧和氮,以使氮含量高于氧含量。优选的是,在利用卢瑟福背散射能谱法(RBS)和氢前向散射法(HFS)执行测量的情况下,估计氮氧化硅具有的组分为分别在5at.%(原子百分比)到30at.%、20at.%到55at.%、25at.%到35at.%、以及10at.%到30at.%的氧、氮、硅和氢。基底层109可通过溅射法、CVD法、涂敷法、印刷法等适当形成。
在本实施例中,氮化硅层和氧化硅层的叠层用作基底层109。具体而言,50nm厚的氮化硅层形成在基板101上,且150nm厚的氧化硅层形成在氮化硅层上。要注意,基底层109可掺杂有磷(P)或硼(B)。
当诸如氯或氟的卤族元素包含在基底层109中时,防止杂质元素从基板101扩散的功能可被进一步改进。基底层109中包含的卤族元素的浓度通过二次离子质谱法(SIMS)测量,其峰值优选大于或等于1×1015/cm3且小于或等于1×1020/cm3
基底层109可使用氧化镓形成。或者,基底层109可具有氧化镓层和上述绝缘层的分层结构。氧化镓是难以改变的材料;因此,可抑制由于绝缘层的电荷累积引起的阈值电压的变化。
接着,在基底层109上通过溅射法、真空蒸镀法或电镀法形成第一导电层,其厚度达大于或等于100nm且小于或等于500nm,优选大于或等于200nm且小于或等于300nm。然后,第一抗蚀剂掩模形成在第一导电层上,且使用第一抗蚀剂掩模部分地蚀刻第一导电层,由此形成第一栅电极112a和第二栅电极112b(参见图5A)。
用于形成第一栅电极112a和第二栅电极112b的第一导电层可形成为具有单层或分层结构,其中使用的是诸如钼(Mo)、钛(Ti)、钨(W)、钽(Ta)、铝(Al)、铜(Cu)、铬(Cr)、钕(Nd)、或钪(Sc)的金属材料、或包括这些元素中的任一种作为其主要组分的合金。或者,可使用导电金属氧化物形成第一导电层。作为导电金属氧化物,可使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟-氧化锡(In2O3-SnO2,简称为ITO)、氧化铟-氧化锌(In2O3-ZnO)、或含氧化硅的这些金属氧化物中的任一种。又或者,含导电大分子的导电组合物(也称为导电聚合物)可用于形成第一导电层。作为导电大分子,可使用所谓的π电子共轭导电大分子。例如,可给出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、以及苯胺、吡咯和噻吩或其衍生物中的两种或多种的共聚物。或者,可使用由1至10片石墨烯薄片构成的材料(对应于一层石墨)。
在本实施例中,采用顶发射结构,其中来自发光元件的光在与基板101相反的方向上发射(图5A至5C中的向上方向);因此,对第一导电层没有特定限制。另一方面,在采用底发射结构或双发射结构并且第一栅电极112a和第二栅电极112b存在于发射光通过的部分中的情况下(即,当发射光被第一栅电极112a和第二栅电极112b阻挡时),优选形成透光层作为第一导电层。
由于第一导电层用作布线,所以优选使用诸如Al或Cu的低电阻材料。通过使用Al或Cu,减少信号延迟,从而可获得较高的图像质量。要注意,Al具有低热阻,由此由于小丘、金属须或迁移引起的缺陷容易产生。为了防止Al迁移,优选在Al层上叠层熔点高于Al的金属层,如Mo、Ti或W,或者优选使用Al和防止小丘的元素(如Nd、Ti、Si或Cu)的合金层。在含Al的材料用作第一导电层的情况下,稍后步骤中的最大工艺温度优选设为380℃或更低,更优选设为350℃或更低。
同样,在Cu用作第一导电层的情况下,为了防止由于Cu元素迁移和扩散引起的缺陷,优选在含Cu的第一导电层上堆叠熔点高于Cu的金属层,如Mo、Ti或W。在含Cu的材料用作第一导电层的情况下,稍后步骤中的最大工艺温度优选设为450℃或更低。
在本实施例中,作为第一导电层,5nm厚的Ti层形成在基底层109上,且250nm厚的Cu层形成在Ti层上。然后,第一抗蚀剂掩模形成在第一导电层上,且使用第一抗蚀剂掩模部分地蚀刻第一导电层,由此形成第一栅电极112a和第二栅电极112b。
要注意,在第一导电层上形成的第一抗蚀剂掩模可通过喷墨法形成。通过喷墨法形成第一抗蚀剂掩模不需要光掩模;因此可降低制造成本。在蚀刻后去除第一抗蚀剂掩模。关于去除第一抗蚀剂掩模的工艺的描述被省略。
要注意,第一导电层的蚀刻可以是干法蚀刻、或湿法蚀刻、或干法蚀刻和湿法蚀刻两者。作为用于干法蚀刻的蚀刻气体,可使用含氯的气体(诸如氯气(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)或四氯化碳(CCl4)的氯基气体)。
对于干法蚀刻,可使用平行板反应离子蚀刻(RIE)法或感应耦合等离子体(ICP)蚀刻法。优选设置蚀刻条件,以使基底层109不被尽可能多地蚀刻,因为基底层109具有防止杂质元素从基板101扩散的功能。
然后,在第一栅电极112a、第二栅电极112b和基底层109上形成用作栅绝缘层的第一绝缘层116,厚度达大于或等于50nm且小于或等于800nm,优选大于或等于100nm且小于或等于600nm。可使用氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化铝、氮氧化铝、氧化钽、氧化镓、氧化钇、氧化铪、硅酸铪(HfSixOy(x>0,y>0))、添加氮的硅酸铪、添加氮的铝酸铪等来形成第一绝缘层116。可采用等离子体CVD法、溅射法等。第一绝缘层116不限于单层,并可以是不同层的叠层。例如,第一绝缘层116可用以下方式形成:氮化硅层(SiNy(y>0))通过等离子体CVD法形成为栅绝缘层A,且氧化硅层(SiOx(x>0))堆叠在栅绝缘层A上作为栅绝缘层B。
除了溅射法和等离子体CVD法,第一绝缘层116可用例如使用微波(例如频率为2.45GHz)的高密度等离子体CVD法形成。
在本实施例中,氮化硅和氧化硅的叠层用作第一绝缘层116。具体而言,50nm厚的氮化硅层形成在第一栅电极112a和第二栅电极112b上,且100nm厚的氧化硅层形成在氮化硅层上。
第一绝缘层116也用作保护层。利用包含Cu的第一栅电极112a和第二栅电极112b被包含氮化硅的第一绝缘层116覆盖的结构,可防止Cu从第一栅电极112a和第二栅电极112b扩散。
在氧化物半导体用于在稍后步骤中形成的半导体层的情况下,第一绝缘层116可使用含有类似于氧化物半导体的成分的绝缘材料形成。在第一绝缘层116是不同层的叠层的情况下,与氧化物半导体接触的层使用含有类似于氧化物半导体的成分的绝缘材料形成。这种材料与氧化物半导体兼容,并且将这种材料用于第一绝缘层116允许氧化物半导体和第一绝缘层116之间的界面状态保持良好。此处,“类似于氧化物半导体的成分”表示选自氧化物半导体的构成元素的一个或多个元素。例如,在氧化物半导体使用基于In-Ga-Zn的氧化物半导体材料形成的情况下,给出氧化镓作为含有类似于氧化物半导体的成分的绝缘材料。
在使用分层结构的情况下,第一绝缘层116可具有分层结构,包括使用含有类似于氧化物半导体的成分的绝缘材料形成的膜,和含有不同于上述膜的成分材料的材料的膜。
优选的是,在形成第一绝缘层116时,将去除了诸如氢、水、具有羟基的化合物、和氢化物的杂质的高纯度气体用作溅射气体。例如,去除了杂质并被引入溅射装置的高纯度气体的纯度是6N(99.9999%)或更高,优选7N(99.99999%)或更高(即杂质浓度是1ppm或更低,优选0.1ppm或更低)。
接着,半导体层118形成在第一绝缘层116上。
对于半导体层118,可使用单晶半导体、多晶半导体、微晶半导体、非晶半导体等。半导体材料的示例是硅、锗、硅锗、碳化硅、砷化锗、氧化物半导体等。例如,作为半导体层118,通过利用基于In-Ga-Zn-O的氧化物靶的溅射法形成基于In-Ga-Zn的氧化物半导体,达到30nm的厚度。要注意,可在稀有气体(通常为氩气)气氛下、氧气气氛下、或稀有气体和氧气的混合气氛下通过溅射法来形成半导体层118。
优选将氧化物半导体用于半导体层118。i型或大致i型氧化物半导体具有极高的电阻,因此在用于导通状态的晶体管中时可被视为绝缘体。因此,即使在使用单个连续半导体层形成多个晶体管时,这多个晶体管也可独立操作,而不相互干扰。
用于半导体层118的氧化物半导体优选至少包含铟(In)或锌(Zn)。具体而言,优选包含In和Zn。作为用于减少包括氧化物半导体的晶体管的电特性的变化的稳定剂,优选另外包含镓(Ga)。优选包含锡(Sn)作为稳定剂。优选包含铪(Hf)作为稳定剂。优选包含铝(Al)作为稳定剂。
作为另一种稳定剂,可包含一种或多种镧系元素,诸如,镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、和镥(Lu)。
作为氧化物半导体,例如可使用以下:氧化铟、氧化锡、氧化锌、两组分的金属氧化物(如基于In-Zn的氧化物、基于Sn-Zn的氧化物、基于Al-Zn的氧化物、基于Zn-Mg的氧化物、基于Sn-Mg的氧化物、基于In-Mg的氧化物、或基于In-Ga的氧化物)、三组分的金属氧化物(如基于In-Ga-Zn的氧化物(也称作IGZO)、基于In-Al-Zn的氧化物、基于In-Sn-Zn的氧化物、基于Sn-Ga-Zn的氧化物、基于Al-Ga-Zn的氧化物、基于Sn-Al-Zn的氧化物、基于In-Hf-Zn的氧化物、基于In-La-Zn的氧化物、基于In-Ce-Zn的氧化物、基于In-Pr-Zn的氧化物、基于In-Nd-Zn的氧化物、基于In-Sm-Zn的氧化物、基于In-Eu-Zn的氧化物、基于In-Gd-Zn的氧化物、基于In-Tb-Zn的氧化物、基于In-Dy-Zn的氧化物、基于In-Ho-Zn的氧化物、基于In-Er-Zn的氧化物、基于In-Tm-Zn的氧化物、基于In-Yb-Zn的氧化物、或基于In-Lu-Zn的氧化物),或四组分的金属氧化物(如基于In-Sn-Ga-Zn的氧化物、基于In-Hf-Ga-Zn的氧化物、基于In-Al-Ga-Zn的氧化物、基于In-Sn-Al-Zn的氧化物、基于In-Sn-Hf-Zn的氧化物、或基于In-Hf-Al-Zn的氧化物)。
此处要注意,例如,“基于In-Ga-Zn的氧化物”意味着包含In、Ga和Zn作为主要成分的氧化物,并且对In、Ga和Zn的比率没有具体限制。基于In-Ga-Zn的氧化物可包含除In、Ga和Zn之外的另一金属元素。
例如,可使用原子比为In∶Ga∶Zn=1∶1∶1(=1/3∶1/3∶1/3)或In∶Ga∶Zn=2∶2∶1(=2/5∶2/5∶1/5)的基于In-Ga-Zn的氧化物,或者其组分接近以上组分的任何氧化物。或者,可使用原子比为In∶Sn∶Zn=1∶1∶1(=1/3∶1/3∶1/3)、In∶Sn∶Zn=2∶1∶3(=1/3∶1/6∶1/2)、或In∶Sn∶Zn=2∶1∶5(=1/4∶1/8∶5/8)的基于In-Sn-Zn的氧化物,或者其组分接近以上组分的任何氧化物。
要注意,本发明的一个实施例不限于此,并且取决于半导体特性(迁移率、阈值、变化等)可使用具有合适组分的材料。此外,为了获得必要的半导体特性,优选适当地设定载流子浓度、杂质浓度、缺陷密度、金属元素和氧的原子比、原子间的距离、密度等。
例如,利用基于In-Sn-Zn的氧化物,可相对容易地获得高迁移率。然而,即使利用基于In-Ga-Zn的氧化物,也可通过减小批量缺陷密度来提高迁移率。
要注意,例如,表述“原子比为In∶Ga∶Zn=a∶b∶c(a+b+c=1)的氧化物的组分接近于原子比为In∶Ga∶Zn=A∶B∶C(A+B+C=1)的氧化物的组分”意味着a、b和c满足以下关系:(a-A)2+(b-B)2+(c-C)2≤r2。例如变量r可为0.05。相同的表述可应用于其他氧化物。
氧化物半导体可以是单晶氧化物半导体或非单晶氧化物半导体。在后者的情况下,非单晶氧化物半导体可以是非晶的或多晶的。此外,氧化物半导体可具有包括具有结晶度的部分的非晶结构、或不具有结晶区域的非晶结构。
在非晶状态的氧化物半导体中,可相对容易地获得平坦表面,从而可抑制晶体管的界面散射,并可相对容易地获得相对高的迁移率。
在具有结晶度的氧化物半导体中,可进一步减小批量缺陷,并且在改进了表面平坦度时,可实现高于非晶状态的氧化物半导体层的迁移率。为了改进表面平坦度,氧化物半导体层优选形成在平坦表面上。具体而言,氧化物半导体层可形成在平均表面粗糙度(Ra)小于或等于1nm,优选小于或等于0.3nm,更优选小于或等于0.1nm的表面上。
要注意,本说明书中的Ra是指通过三维扩展由JISB0601定义的中心线平均粗糙度以应用于待测表面而获得的中心线平均粗糙度。Ra可表达为从参考平面到指定平面的偏差的绝对值的平均值摂,并用以下等式定义。
[等式1]
R a = 1 S 0 ∫ y 1 y 2 ∫ x 1 x 2 | f ( x , y ) - Z 0 | dxdy
要注意,在等式1中,S0表示测量表面的面积(由坐标(x1,y1),(x1,y2),(x2,y1)和(x2,y2)表示的四点定义的矩形区域),而Z0表示测量表面的平均高度。Ra可使用原子力显微镜(AFM)测量。
作为具有结晶度的氧化物半导体层的示例,存在包括c-轴对准的晶体(也称为C-轴对准晶体(CAAC))的氧化物,当从a-b平面、表面或界面的方向观看时它具有三角形或六边形原子排列。在此晶体中,金属原子以分层方式排列,或者金属原子和氧原子沿c-轴以分层方式排列,并且a-轴或b-轴方向在a-b平面变化(晶体绕c-轴旋转)。
在广义上,包括CAAC的氧化物意味着非单晶氧化物,它包括在从垂直于a-b平面的方向观看时具有三角形、六边形、正三角形或正六边形原子排列的晶相,并且其中当从垂直于c-轴方向的方向观看时金属原子以分层方式排列,或者金属原子和氧原子以分层方式排列。
CAAC不是单晶体,但是这并不意味着CAAC只包括非晶成分。虽然CAAC包括结晶部分(晶体部分),但是一个晶体部分和另一个晶体部分之间的边界在某些情况下不清晰。
在CAAC中包括氧的情况下,部分氧可用氮取代。CAAC中包括的各个晶体部分的c-轴可在一个方向(如垂直于CAAC在其上形成的基板表面或垂直于CAAC表面的方向)对准。或者,CAAC中包括的各个晶体部分的a-b平面的法线可在一个方向(如垂直于CAAC在其上形成的基板表面或垂直于CAAC表面的方向)对准。
CAAC取决于其组分等成为导体、半导体或绝缘体。CAAC取决于其组分等透射或不透射可见光。
作为这种CAAC的示例,存在形成为膜状并在从垂直于膜表面或垂直于支承基板表面的方向观看时具有三角形或六边形原子排列的晶体,其中在观看膜的截面时金属原子以分层方式排列,或者金属原子和氧原子(或氮原子)以分层方式排列。
半导体层118优选通过溅射法形成,在溅射法中诸如氢、水、羟基和氢化物的杂质不太可能进入半导体层。在氧气气氛中执行沉积,同时基板加热温度高于或等于100℃且低于或等于600℃,优选高于或等于150℃且低于或等于550℃,更优选高于或等于200℃且低于或等于500℃。要注意,当Al用作通过蚀刻第一导电层形成的布线层(如栅电极202)时,基板温度设为低于或等于380℃,优选低于或等于350℃。要注意,当Cu用作通过蚀刻第一导电层形成的布线层时,基板温度设为低于或等于450℃。半导体层118的厚度大于或等于1nm且小于或等于40nm,优选大于或等于3nm且小于或等于20nm。随着沉积中基板加热温度变高,获得的半导体层118的杂质浓度变低。此外,半导体层118中的原子排列是有序的,其密度增加,使得多晶体或CAAC容易形成。此外,由于采用氧气气氛用于沉积,所以与采用稀有气体气氛的情况不同,半导体层118中不包含不必要的原子,从而多晶体或CAAC容易形成。要注意,可使用包括氧气和稀有气体的混合气体气氛。在这种情况下,氧气的百分比高于或等于30vol.%(体积百分比),优选高于或等于50vol.%,更优选高于或等于80vol.%。要注意,随着半导体层118变薄,晶体管的短沟道效应减小。然而,当半导体层118太薄时,半导体层118受界面散射的显著影响;因此场效应迁移率可能减小。
为了在半导体层118中包含尽可能少的氢、羟基、和水分,优选的是,在溅射装置的预热腔中预热基板101,用于进行形成半导体层118之前的预热,从而消除并去除吸附在基板101和第一绝缘层116上的诸如氢和水分的杂质。要注意,可省略该预热处理。此外,在形成第一绝缘层116之前,可类似地形成直到并包括第一栅电极112a和第二栅电极112的成分的状态下执行该预热处理。
作为用于通过溅射法形成半导体层118的靶,例如使用组分比为In2O3∶Ga2O3∶ZnO=1∶1∶1[摩尔比]的金属氧化物靶,以形成基于In-Ga-Zn-O的层。对靶的材料和组分没有限制,例如可使用包含In2O3∶Ga2O3∶ZnO=1∶1∶2[摩尔比]的金属氧化物靶。
金属氧化物靶的填充率高于或等于90%且低于或等于100%,优选高于或等于95%且低于或等于99.9%。通过使用具有高填充速率的金属氧化物靶,形成的氧化物半导体层可具有高密度。
优选的是,在形成半导体层118时,将去除了诸如氢、水、具有羟基的化合物、和氢化物的杂质的高纯度气体用作溅射气体。例如,去除了杂质并被引入溅射装置的高纯度气体的纯度是6N(99.9999%)或更高,优选7N(99.99999%)或更高(即杂质浓度是1ppm或更低,优选0.1ppm或更低)。
为了去除残留在沉积腔中的水分,优选使用诸如低温泵、离子泵、或钛升华泵的截留真空泵。作为排气单元,可使用添加了冷阱的涡轮分子泵。在用低温泵排气的沉积腔中,排出氢原子、包含氢原子的诸如水(H2O)的化合物(优选,还有包含碳原子的化合物)等,由此可减少在沉积腔中形成的半导体层118中的杂质浓度。
沉积条件的示例如下:基板和靶之间的距离是100mm,压力是0.6Pa,直流功率是0.5kW,并使用氧气氛(氧的流速是100%)。要注意,优选使用脉冲直流电源,在这种情况下,可减少在沉积中产生的粉末物质(也称作颗粒或灰尘)并且膜厚可以是均匀的。
要注意,已经指出氧化物半导体对杂质是不敏感的,并且当氧化物半导体膜中包含大量金属杂质时也没有问题,因此也可使用包含大量诸如钠的碱金属的廉价的碱石灰玻璃(Kamiya,Nomura和Hosono,“非晶氧化物半导体的载流子传输性质和电子结构:当前状态(CarrierTransportPropertiesandElectronicStructuresofAmorphousOxideSemiconductors:Thepresentstatus)”,KOTAIBUTSURI(固态物理(SOLIDSTATEPHYSICS)),2009,第44卷,第621-633页)。然而,这种考虑是不适当的。当氧化物半导体中的碱金属的浓度用二次离子质谱法测量时,优选钠(Na)含量为5×1016cm-3或更小,优选1×1016cm-3或更小,更优选1×1015cm-3或更小;锂(Li)含量为5×1015cm-3或更小,优选1×1015cm-3或更小;钾(K)含量为5×1015cm-3或更小,优选1×1015cm-3或更小。
碱金属和碱土金属对于氧化物半导体是不利的杂质,并且优选包含得尽可能少。当与氧化物半导体接触的绝缘膜是氧化物时,碱金属,尤其是Na离子从绝缘膜扩散到氧化物。此外,Na解理金属和氧之间的键,或插入金属-氧键之间。结果,造成晶体管特性的劣化(如阈值向负侧偏移(造成晶体管常开)或者迁移率减小)。另外,这还导致特性的变化。这个问题在氧化物半导体中的氢浓度极低的情况下尤为明显。因此,在氧化物半导体中的氢浓度低于或等于5×1019cm-3的情况下,尤其是低于或等于5×1018cm-3的情况下,强烈要求将碱金属浓度设为上述值。
即使在半导体层118用上述方法形成时,半导体层118在某些情况下仍包括作为杂质的水分或氢(包括羟基)。水分或氢容易形成供体能级,从而用作氧化物半导体中的杂质。为了减少半导体层118中诸如水分和氢的杂质(对半导体层118进行脱水或脱氢),半导体层118可在减压气氛、诸如氮气气氛或稀有气体气氛的惰性气体气氛、氧气气氛等中经历热处理用于脱水或脱氢(在下文中简称为第一热处理)。
通过对半导体层118执行第一热处理,可消除半导体层118表面上和半导体层118内的水分或氢。具体而言,热处理可在高于或等于250℃且低于或等于750℃的温度下执行,优选高于或等于400℃且低于基板的应变点。例如,热处理可在500℃执行约3分钟至6分钟。当RTA法用于热处理时,脱水或脱氢可在短时间内执行;因此,即使在高于玻璃基板应变点的温度下也可执行处理。要注意,当Al用作通过蚀刻第一导电层形成的布线层(如栅电极202)时,热处理温度设为低于或等于380℃,优选低于或等于350℃。要注意,当Cu用作通过蚀刻第一导电层形成的布线层时,热处理温度设为低于或等于450℃。
要注意,热处理装置不限于电炉,且可包括通过来自诸如电阻加热元件的加热元件的热传导或热辐射对要处理的对象进行加热的设备。例如,可使用诸如气体快速热退火(GRTA)装置或灯光快速热退火(LRTA)之类的快速热退火(RTA)装置。LRTA装置是用于通过从诸如卤素灯、卤化金属灯、氙弧灯、碳弧灯、高压钠灯、或高压汞灯之类的灯发射的光(电磁波)辐射来对要处理的对象进行加热的装置。GRTA装置是用于使用高温气体来进行热处理的装置。作为气体,使用如氩气的稀有气体或不与要通过热处理处理的对象发生反应的惰性气体,如氮气。
在减压气氛或诸如氮气气氛、氦气气氛、氖气气氛、或氩气气氛的惰性气体气氛中执行第一热处理。要注意,上述气氛优选不包含水分,氢等。向热处理装置中引入的氮气或诸如氦气、氖气或氩气的稀有气体的纯度设为6N(99.9999%)或更高,优选为7N(99.99999%)或更高(即,杂质浓度为1ppm或更低,优选为0.1ppm或更低)。
经历第一热处理的半导体层118可进一步经历第二热处理。第二热处理在氧化气氛中执行,以将氧供应给半导体层118,由此可补偿在第一热处理中在半导体层118中产生的缺氧。因此,第二热处理可称为供氧热处理。第二热处理可在高于或等于200℃且低于或等于基板应变点的温度下执行,优选在高于或等于250℃且低于或等于450℃的温度下执行。处理时间是3分钟至24小时。随着处理时间增加,半导体层中晶体区域与非晶区域的比例可以增加。要注意,超过24小时的热处理不是优选的,因为降低了生产率。
氧化气氛是包含氧化气体的气氛。要注意,氧化气体是氧、臭氧、一氧化二氮等,优选的是,氧化气体不含水、氢等。例如,引入热处理装置的氧、臭氧或一氧化二氮的纯度设为6N(99.9999%)或更高,优选7N(99.99999%)或更高(即杂质浓度小于1ppm,优选的是小于0.1ppm)。作为氧化气氛,可混合氧化气体和惰性气体以供使用。在这种情况下,混合物含氧化气体的浓度大于或等于10ppm。此外,惰性气氛是指含惰性气体(如氦、氖、氩、氪或氙)作为主要成分的气氛。具体而言,诸如氧化气体的反应气体的浓度小于10ppm。
要注意,第二热处理可使用与第一热处理相同的热处理装置和相同的气体来执行。优选的是,用于脱水或脱氢的第一热处理和用于供氧的第二热处理连续执行。当第一热处理和第二热处理连续执行时,可增加半导体器件的生产率。
在通过充分减少氢浓度来净化的半导体层118中,通过充分供氧减小了由于缺氧引起的能隙中的缺陷能级,该半导体层118具有小于1×1012/cm3、小于1×1011/cm3或小于1.45×1010/cm3的载流子浓度。因此,在室温(25℃)下截止状态电流(每单位沟道宽度(1μm))是100zA/μm(1zA(千的七乘方分之一(zepto)安培)是1×10-21A)或更低,或者10zA/μm或更低。在85℃下的截止状态电流是100zA/μm(1×10-19A/μm)或更低,或者10zA/μm(1×10-20A/μm)或更低。具有极佳截止状态电流特性的晶体管可使用其中载流子浓度显著减小的这种氧化物半导体(也称为i型(本征)或大致i型氧化物半导体)获得。
晶体管的诸如阈值电压和导通状态电流的电特性几乎没有温度依赖性。此外,由于光劣化引起的晶体管特性的改变几乎不发生。
因此,包括载流子浓度显著减小的高度净化氧化物半导体的晶体管的电特性的变化被抑制,因此晶体管电稳定。因此,通过使用具有稳定电特性的氧化物半导体,可提供高度可靠的发光显示设备。
要注意,虽然以上描述了在形成半导体层118之后立即对半导体层118进行第一热处理和第二热处理的情况,但是热处理可在形成半导体层118之后的任何时间进行。
此外,在形成半导体层118之后,可首先对半导体层118执行以下将描述的加氧处理,然后可执行第一热处理以消除氧化物半导体中包含的氢、羟基或水分,并同时允许氧化物半导体结晶化。结晶化可在稍后执行的附加热处理中执行。通过这种结晶或再结晶过程,半导体层118的结晶度可进一步提高。
此处,“加氧处理”意味着氧(包括氧自由基、氧原子和氧离子中的至少一个)添加到大块的半导体层118。要注意,术语“大块”用于阐明氧不仅添加到薄膜的表面,还添加到薄膜的内部。此外,“氧掺杂”包括“氧等离子体掺杂”,其中成为等离子体的氧被添加到大块。当执行加氧处理时,可使半导体层118中所含的氧的量大于化学计量比。此外,在后续步骤中形成第二绝缘层124之后,第二绝缘层124可经历加氧处理,由此可使第二绝缘层207中氧的量大于化学计量比。通过对第二绝缘层124执行加氧处理和之后的热处理,第二绝缘层124中的氧可传输到半导体层118,以有效地补偿半导体层118中的缺氧。
加氧处理优选通过感应耦合等离子体(ICP)法,使用微波(例如频率为2.45GHz)激发的氧等离子体来执行。
要注意,加氧处理也可称为供氧处理,因为它使得半导体层118、第二绝缘层124等中氧的量大于化学计量比。过量的氧主要存在于晶格间。当氧浓度设为大于或等于1×1016/cm3且小于或等于2×1020/cm3时,过量的氧可包含在氧化物半导体中,而不引起晶体畸变等。
接着,第二抗蚀剂掩模形成在半导体层118上,并且使用第二抗蚀剂掩模选择性地蚀刻第二栅电极112b上的部分第一绝缘层116和部分半导体层118以形成第一开口120a(参见图5B)。
要注意,第一绝缘层116和半导体层118的蚀刻可使用干法蚀刻或湿法蚀刻,或者使用干法蚀刻和湿法蚀刻两者来进行。例如,当半导体层118是氧化物半导体时,磷酸、醋酸和硝酸的混合溶液等可用作蚀刻剂。或者,可使用ITO-07N(由KANTO化学公司(KANTOCHEMICALCO.,INC.)生产)。对于第一绝缘层116,可使用基于氢氟酸的蚀刻剂。
接着,第二导电层形成在第一开口120a和半导体层118上,第三抗蚀剂掩模形成在第二导电层上,且用第三抗蚀剂掩模部分地蚀刻第二导电层,以形成第一源电极122a、第一漏电极122b、第二源电极122c和第二漏电极122d。在电容器153中,形成布线(第二源电极122c)以与第二栅电极112b重叠,第一绝缘层116和半导体层118介于它们之间(参见图5C)。
第二导电层可形成为具有单层或分层结构,其中例如使用的是诸如钼(Mo)、钛(Ti)、钨(W)、钽(Ta)、铝(Al)、铜(Cu)、铬(Cr)、钕(Nd)、或钪(Sc)的金属、或包含这些元素中的任一种作为其主要成分的合金。或者,可使用导电金属氧化物形成第二导电层。作为导电金属氧化物,可使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟-氧化锡(In2O3-SnO2,简称为ITO)、氧化铟-氧化锌(In2O3-ZnO)、或含氧化硅的这些金属氧化物材料中的任一种。又或者,含导电大分子的导电组合物(也称为导电聚合物)可用于形成第二导电层。作为导电大分子,可使用所谓的π电子共轭导电大分子。例如,可给出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、以及苯胺、吡咯和噻吩或其衍生物中的两种或多种的共聚物。或者,可使用由1至10片石墨烯薄片构成的材料(对应于一层石墨)。
在本实施例中,采用顶发射结构,其中来自发光元件的光在与基板101相反的方向上发射(图5A至5C中的向上方向);因此,对第二导电层没有特定限制。另一方面,在采用底发射结构或双发射结构并且第一源电极122a、第一漏电极122b、第二源电极122c和第二漏电极122d存在于发射光通过的部分中的情况下(即,当发射光被第一源电极122a、第一漏电极122b、第二源电极122c和第二漏电极122d阻挡时),优选形成透光层作为第二导电层。
由于第二导电层用作布线,所以优选使用诸如Al或Cu的低电阻材料。通过使用Al或Cu,减少信号延迟,从而可预期较高的图像质量。要注意,Al具有低热阻,由此由于小丘、金属须或迁移引起的缺陷容易产生。为了防止Al迁移,优选在Al层上堆叠熔点高于Al的金属材料层,如Mo、Ti或W,或者优选使用Al和防止小丘的元素(如Nd、Ti、Si或Cu)的合金层。在含Al的材料用作第二导电层的情况下,之后步骤中的最大工艺温度优选设为380℃或更低,更优选设为350℃或更低。
同样,在Cu用作第二导电层的情况下,为了防止由于Cu元素迁移和扩散引起的缺陷,优选在含Cu的第二导电层上堆叠熔点高于Cu的金属材料层,如Mo、Ti或W。在含Cu的金属用作第二导电层的情况下,之后步骤中的最大工艺温度优选设为450℃或更低。
在本实施例中,作为第二导电层,5nm厚的Ti层形成在半导体层118上,且250nm厚的Cu层形成在Ti层上。之后,第二抗蚀剂掩模形成在第二导电层上,并且使用抗蚀剂掩模部分地蚀刻第二导电层,以形成第一源电极122a,第一漏电极122b、第二源电极122c,第二漏电极122d和布线122e。
要注意,在第二导电层上形成的第二抗蚀剂掩模可通过喷墨法形成。通过喷墨法形成第二抗蚀剂掩模不需要光掩模;因此可降低制造成本。在蚀刻后移除第二抗蚀剂掩模。可省略其描述。
优选蚀刻第二导电层,以使半导体层118尽可能不被蚀刻。然而,难以获得只蚀刻第二导电层的蚀刻条件。在某些情况下,在第二导电层的蚀刻中,半导体层118被部分蚀刻以具有凹槽部分(凹部)。
通过上述步骤,形成第一晶体管151、第二晶体管152和电容器153(参见图5C)。晶体管是包括氧化物半导体的晶体管,该氧化物半导体通过从半导体层118中有意地减少诸如氢、水分、羟基和氢化物(也称为氢混合物)的杂质被高度净化。因此,抑制晶体管电特性的变化,因此晶体管是电稳定的。
然后,形成第二绝缘层124以覆盖在基板101上形成的上述结构(参见图6A)。第二绝缘层124可使用类似于第一绝缘层116或基底层109的材料和方法形成。优选采用溅射法来形成第二绝缘层124,这是由于不太可能引入氢和含氢杂质。如果第二绝缘层124中含有氢,则氢可能进入半导体层118或提取半导体层118中的氧,从而半导体层118的电阻可能减小(半导体层118可能变成n型),且寄生沟道可能形成。由此,用其中不含有氢和含氢杂质的方法来形成第二绝缘层124是重要的。
对于第二绝缘层124,可使用无机绝缘材料,如氧化硅、氧氮化硅、氧化铪、氧化铝、或氧化镓。氧化镓是难以改变的材料;因此,可抑制由于绝缘层的电荷累积引起的阈值电压的变化。要注意,在氧化物半导体用于半导体层118的情况下,含有与氧化物半导体相同类型成分的金属氧化物层可形成为第二绝缘层124或堆叠在第二绝缘层124上。
在本实施例中,作为第二绝缘层124,通过溅射法形成200nm厚的氧化硅层。沉积中的基板温度可以高于或等于室温且低于或等于300℃,而在本实施例中为100℃。可在稀有气体(通常为氩气)气氛下、氧气气氛下、或稀有气体和氧气的混合气氛下通过溅射法来形成氧化硅层。作为靶,可使用氧化硅或硅。例如,通过将硅用作靶,可通过在含氧气氛中溅射来形成氧化硅层。
为了去除在形成第二绝缘层124时残留在沉积腔中的水分,优选使用诸如低温泵、离子泵、或钛升华泵的截留真空泵。例如,第二绝缘层124在使用低温泵排气的沉积腔中形成,由此可减小第二绝缘层124中的杂质浓度。或者,作为用于去除沉积腔中残留的水分的排气单元,可使用添加了冷阱的涡轮分子泵。
优选的是,在形成第二绝缘层124时,将去除了诸如氢、水、具有羟基的化合物、和氢化物的杂质的高纯度气体用作溅射气体。例如,去除了诸如氢、水、含有羟基的化合物、和氢化物的杂质的高纯度气体的纯度是6N(99.9999%)或更高,优选7N(99.99999%)或更高(即杂质浓度是1ppm或更低,优选0.1ppm或更低)。
在形成第二绝缘层124之后,可在减压气氛、惰性气体气氛、氧气气氛或超干空气气氛中(优选为高于或等于200℃且低于或等于600℃,更优选为高于或等于250℃且低于或等于550℃)执行第三热处理。要注意,在Al用作通过蚀刻第一导电层形成的栅电极和通过蚀刻第二导电层形成的源电极和漏电极中的一个或多个的情况下,热处理温度设为380℃或更低,优选为350℃或更低。或者,在Cu用作布线层的情况下,热处理温度设为450℃或更低。例如,第三热处理可在氮气气氛中在450℃下执行达1小时。在第三热处理中,部分半导体层118(沟道形成区)在与第二绝缘层124接触的状态下被加热,因此氧可从含氧的第二绝缘层124供应给半导体层118,从而可减少半导体层118中的缺氧。要注意,在第三热处理时的气氛中,优选在形成第二绝缘层124的沉积腔中尽可能减少诸如水和氢的杂质。
接着,用作平面化绝缘层的第三绝缘层126形成在第二绝缘层124上(参见图6B)。第三绝缘层126优选使用硅氧烷或有机树脂(如丙烯酸树脂、聚酰亚胺或聚酰胺)形成。
光敏树脂可用作树脂。
在本实施例中,光敏丙烯酸树脂用作第三绝缘层126。在通过曝光(利用光掩模)在第三绝缘层126中形成开口之后,使用第三绝缘层126作为掩模蚀刻第二绝缘层124和半导体层118,以形成第二开口130a和第三开口130b(参见图6C)。
为了蚀刻半导体层118,可使用干法蚀刻或湿法蚀刻,或者它们两者。例如,可使用含氯的气体(诸如氯气(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)或四氯化碳(CCl4)的氯基气体)作为用于干法蚀刻的蚀刻气体。
对于干法蚀刻,可使用平行板反应离子蚀刻(RIE)法或感应耦合等离子体(ICP)蚀刻法。
通过蚀刻第三绝缘层126、第二绝缘层124和半导体层118形成第二开口130a。通过形成第二开口130a,去除半导体层118的不必要区域,因此半导体层118被分割成岛形。
以只蚀刻第三绝缘层126和第二绝缘层124的这种方式来形成第三开口130b,因为第二绝缘层124下方的第二漏电极122d和布线122e用作蚀刻终止层。
在一般方法中,使用不同光掩模并且执行不同光刻工艺和蚀刻步骤,来形成用于将半导体层118处理成岛形的第二开口130a,并形成用于形成接触孔的第三开口130b。根据本实施例所述的制造工艺,第二开口130a和第三开口130b可通过一个光刻工艺和一个蚀刻步骤形成。因此,可减少光掩模的数量,由此可减少光刻工艺的数量和蚀刻步骤的数量。
此外,根据本实施例的制造工艺,抗蚀剂掩模不直接形成在半导体层118上,因此半导体层118在光刻胶的分离步骤、清洗步骤等中不被污染。因此,可抑制晶体管电特性的改变。
接着,形成第三导电层以覆盖第二开口130a和第三开口130b。在本实施例中,第一晶体管151和第二晶体管152是各自包括用于半导体层118的氧化物半导体的n沟道晶体管,并且优选将用作发光元件阴极的材料用于将成为第一像素电极128的第三导电层。具体而言,作为阴极,可使用具有低功函的材料,如Ca、Al、CaF2、Mg-Ag或Al-Li。要注意,透光导电膜可用作第三导电层。在那种情况下,用作阴极的材料可薄薄地形成在透光导电膜上,以使该材料透射光。作为透光导电膜,给出包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下文称为ITO)、氧化铟锌、添加了氧化硅的氧化铟锡等的膜。或者,可使用由1至10片石墨烯薄片构成的材料(对应于一层石墨)。
接着,第五抗蚀剂掩模形成在第三导电层上,并且使用第五抗蚀剂掩模执行蚀刻,以形成第一像素电极128(参见图7A)。要注意,当ITO等的氧化物导电层用于第一像素电极128时,可抑制在FPC连接部分中由于下方层中金属导电层表面氧化引起的与FPC端子的接触电阻的增加,因此可改善半导体器件的可靠性。
此外,在已成为i型(本征)或基板i型的氧化物半导体用于半导体层118的情况下,第一像素电极128与半导体层118的端部的接触(如在第二开口130a中半导体层118的侧表面与第一像素电极128的接触)不会引起诸如漏电流的任何问题,因为已成为i型(本征)或基板i型的氧化物半导体基本上可被视为绝缘体。
此外,由于半导体层118的端面覆盖有第一像素电极128,所以可防止外部的杂质(如氢、水、具有羟基的化合物、氢化物、碱金属(如钠、锂和钾)、和碱土金属)到达半导体层118,并不利地影响晶体管的电特性和可靠性。
在本实施例中,采用顶发射结构,其中来自发光元件的光在与基板101相反的方向上发射(图5A至5C中的向上方向);因此,对第三导电层没有特定限制。另一方面,在采用底发射结构或双发射结构并且使用第三导电层形成的第一像素电极128存在于发射光通过的部分中的情况下(即,当发射光被第一像素电极128阻挡时),优选形成透光层作为第三导电层。
接着,分隔壁129形成在第三绝缘层126上,以覆盖第一像素电极128的端部(参见图7B)。对于第一分隔壁129,可使用诸如聚酰亚胺、聚酰胺、聚酰亚胺酰胺或基于苯并环丁烯的树脂(BCB)的有机材料,诸如氧化硅、氮化硅、氧氮化硅或它们的叠层的含硅无机材料,或氧化铝等的金属氧化物膜。或者,可使用任何上述材料的分层膜。
通过包括上述步骤的制造方法,至少包括第一栅电极112a、第二栅电极112b、第一绝缘层116、半导体层118、第一源电极122a、第一漏电极122b、第二源电极122c、第二漏电极122d、第二绝缘层124、第三绝缘层126、第一像素电极128和分隔壁129的元件区域180可形成在基板101上,分离层108介于元件区域180与基板101之间。
虽然图中未示出,但是由于静电等,设置在元件区域180中的晶体管易于断裂;因此优选提供保护电路。保护电路优选使用非线性元件形成。
与通过上述方法获得的结构不同,在不包括电容器153的结构中,在图5A中形成电容器的区域中不设置第二栅电极112b。
可采用不包括第三绝缘层126的结构。该结构的制造方法中直到图6A中步骤的步骤与上述方法相同;因此,以下将描述图6A中的步骤和图6A中的步骤之后的步骤。
在通过直到图6A中步骤的步骤获得的基板上的第二绝缘层124之上形成第四抗蚀剂掩模,并且使用第四抗蚀剂掩模部分地蚀刻第二绝缘层124和半导体层118,以形成第二开口130a和第三开口130b(参见图8A)。
接着,形成第三导电层以覆盖第二开口130a和第三开口130b,第五抗蚀剂掩模形成在第三导电层上,并且使用第五抗蚀剂掩模部分地蚀刻第三导电层,以形成第一像素电极128(参见图8B)。
接着,分隔壁129形成在第二绝缘层124上,以覆盖第一像素电极128的端部(参见图8C)。
分隔壁129使用诸如聚硅氧烷的有机树脂膜或无机绝缘膜形成。尤其优选的是,开口形成在与第一像素电极128重叠的区域上,以使开口的侧壁具有连续弯曲的倾斜表面。
在本实施例中,聚酰亚胺(PI)膜用于分隔壁129。
根据本实施例,与常规情况相比,发光显示设备可通过较少的光刻工艺制造。因此,发光显示设备可以较低的成本和较高的生产率来制造。此外,操作发光显示设备所需的元件区域180设置在基板101上,且分离层108介于它们之间;因此元件区域180可与基板101分离并转移到另一支承件上。
本实施例能自由地与任何其它实施例结合。
(实施例2)
在本实施例中,参考图9A至9C描述部分不同于实施例1中所述的工艺示例。要注意,在图9A至9C中,相同的附图标记用于与图5A至5A中相同的部分,并且在此省略对具有相同附图标记的部分的具体描述。此外,本实施例只是部分不同于实施例1;因此,描述只聚焦于晶体管151的结构。
首先,与实施例1中一样,分离层108形成在具有绝缘表面的基板101上,基底层109形成在分离层108上,且第一导电层形成在基底层109上,第一抗蚀剂掩模形成在第一导电层上,然后使用第一抗蚀剂掩模部分地蚀刻第一导电层以形成第一栅电极112a。
在本实施例中,基底层109具有防止杂质元素(如Na)从基板101扩散的功能,并可使用选自以下的膜形成:氧化硅膜、氧氮化硅膜、氮化硅膜、氧化铪膜、氧化铝膜、氧化镓膜和氧化镓铝膜。基底层109的结构不限于单层结构,并可以是上述膜的分层结构。
在本实施例中,稍后形成的半导体膜的沉积温度高于或等于200℃且低于或等于450℃,在形成半导体膜之后执行的热处理温度高于或等于200℃且低于或等于450℃。因此,对于第一栅电极112a,可采用其中铜作为下层且钼作为上层的分层结构或者其中铜作为下层且钨作为上层的分层结构。
接着,与实施例1一样,用作栅绝缘层的第一绝缘层116通过溅射法、CVD法等形成在第一栅电极112a上。图9A是示出通过直至并包括该步骤的诸步骤获得的结构的截面图。
然后,在第一绝缘层116上,形成第一氧化物半导体膜,厚度达大于或等于1nm且小于或等于10nm。在本实施例中,在氧气气氛、氩气气氛、或氩气和氧气的混合气氛中在以下条件下形成第一氧化物半导体膜达5nm的厚度:使用用于氧化物半导体的靶(用于基于In-Ga-Zn的氧化物半导体(In2O3∶Ga2O3∶ZnO=1∶1∶2[摩尔比])的靶);基板和靶之间的距离是170mm;基板温度为250℃;压强为0.4Pa;并且直流(DC)功率为0.5kW。
之后,执行第一热处理,基板置于氮气气氛或干燥空气气氛中。第一热处理的温度设为高于或等于200℃且低于或等于450℃。在第一热处理中,执行加热达大于或等于1小时且小于或等于24小时。通过第一热处理,形成第一晶体半导体层148a(参见图9B)。
接着,在第一晶体半导体层148a上形成第二氧化物半导体膜,厚度达大于10nm。在本实施例中,在氧气气氛、氩气气氛、或氩气和氧气的混合气氛中在以下条件下形成第二氧化物半导体膜达25nm的厚度:使用用于氧化物半导体的靶(用于基于In-Ga-Zn的氧化物半导体(In2O3∶Ga2O3∶ZnO=1∶1∶2[摩尔比])的靶);基板和靶之间的距离是170mm;基板温度为400℃;压强为0.4Pa;并且直流(DC)功率为0.5kW。
然后,执行第二热处理,基板置于氮气气氛或干燥空气气氛中。第二热处理的温度设为高于或等于200℃且低于或等于450℃。在第二热处理中,执行加热达大于或等于1小时且小于或等于24小时。通过第二热处理,形成第二晶体半导体层148b(参见图9C)。
根据实施例1执行后续步骤。形成第二导电层、第二绝缘层124等,并且使用一抗蚀剂掩模蚀刻第一晶体半导体层148a和第二晶体半导体层148b。因此,减少光刻工艺的数量。
之后,可通过类似于实施例1的步骤,获得图5C所示的包括第一晶体管151和第二晶体管152的结构。要注意,在采用本实施例的情况下,包括这种晶体管的沟道形成区的半导体层具有由第一晶体半导体层148a和第二晶体半导体层148b构成的分层结构。在形成第一晶体半导体层148a之后,执行第一热处理,以使第一晶体半导体层148a包括CAAC。然后,第二晶体半导体层148b形成并经历第二热处理,由此以第一晶体半导体层148a作为籽晶,晶体(CAAC)在第二晶体半导体层148b中生长。因此,可有效地形成包括CAAC的氧化物半导体。
具有第一晶体半导体层148a和第二晶体半导体层148b的分层结构的晶体管具有稳定的电特性。当晶体管受到光辐照并经历偏置温度(BT)测试时,晶体管的阈值电压的改变量可减小。
本实施例能自由地与任何其它实施例结合。
(实施例3)
在本实施例中,将参考图10A和10B描述薄的、轻量的且显著强韧的发光显示设备的结构的示例,该发光显示设备以实施例1和2中所形成的元件区域180从基板101分离并设置在不同支承件上的方式制造。此外,将参考图11A和11B、图12A和12B、以及图13A和13B描述制造发光显示设备的方法的示例。
要注意,作为发光显示设备中的显示元件,此处使用利用电致发光的发光元件。利用电致发光的发光元件是根据发光材料是有机化合物还是无机化合物来分类的。一般而言,前者被称为有机EL元件,而后者被称为无机EL元件。在本说明书中,假设有机EL元件用作发光显示设备中的发光元件,来进行描述。
<发光设备的结构的示例>
图10A是示出发光显示设备的结构示例的平面图,该发光显示设备以实施例1和2中所形成的元件区域180从基板101分离并设置在另一支承件上的方式制造,并且是薄的、轻量的且显著强韧的。图10B是沿图10A中的虚线M-N的截面图。
由于面板的表面结构无法在图10B的截面图中完全示出,所以在本实施例的面板的截面结构中,用于在外部设备和发光元件上形成的第二像素电极170之间收发信号和功率的第二外部布线连接部分290与实施例1中描述的像素部分中的晶体管部分250和第一外部布线连接部分280一同示出。
第一支承件800具有大于或等于1.5[MPa·m1/2]的断裂韧度,并设置有元件区域180,固定用粘合剂808介于它们之间。发光元件160形成在像素区域102内元件区域180中的第一像素电极128上,且形成第二像素电极170以覆盖发光元件160。使用断裂韧度大于或等于1.5[MPa·m1/2的材料作为第一支承件800使得制造薄的、轻量的、且显著强韧的发光显示设备成为可能。要注意,在图10B中元件区域180包括发光元件160和第二像素电极170,这是因为在指示元件区域180的范围时难以将发光元件160和第二像素电极170与元件区域180分离开地来显示;然而,元件区域180实际上不包括发光元件160和第二像素电极170。
使用断裂韧度大于或等于1.5[MPa·m1/2的支承件作为第二支承件810使得制造薄的、轻量的、且显著强韧的发光显示设备成为可能。
密封剂820设置在其上形成发光元件160和第二像素电极170的元件区域180上,以覆盖像素区域102。利用密封剂820,像素区域102和第二支承件810彼此接合。
第一外部布线连接部分280和第二外部布线连接部分290设置在元件区域180上并且在密封剂820外部,并且外部布线870a和870b通过导电材料855连接到元件区域180中的布线。外部布线870a和870b各自具有通过导电材料855在外部供应操作发光显示设备所需的功率和信号的功能。
利用上述结构,可制造薄的、轻量的、且不易断裂的发光显示设备。
<用于制造发光显示设备的方法>
接着,将参考图11A和11B、图12A和12B、以及图13A和13B描述用于制造上述发光显示设备的方法的示例。要注意,在本实施例中通过将发光显示设备的制造工艺分为以下步骤来对它进行描述:“在第一支承件上设置元件区域的步骤”和“形成发光元件和执行密封的步骤”。
<在第一支承件上设置元件区域的步骤>
首先,临时支承基底902利用分离用粘合剂900接合到实施例1中形成在基板101上的元件区域180的表面,分离层108介于基板101和元件区域180之间,然后元件区域180从基板101分离并转移到临时支承基底902(参见图11A)。要注意,在本说明书中,沿分离层108分离元件区域180并将元件区域180转移到临时支承基底902的该步骤称为转移步骤。
作为分离用粘合剂900,可用可根据需要从临时支承基底902和元件区域180去除的粘合剂,如可溶于水或有机溶剂的粘合剂或可通过紫外光辐照塑化的粘合剂。通过使用诸如旋涂机、狭缝涂敷机、照相凹板涂敷机和辊涂机的涂敷机中的任一种或者诸如柔性印刷机、胶版印刷机、照相凹板印刷机、丝网印刷机和喷墨机的印刷机中的任一种,分离用粘合剂900优选形成为薄的并具有均匀厚度。
作为临时支承基底902,可使用其表面粘附力可任意减小的条带,如UV分离条带和热分离条带。或者,可使用玻璃基板、石英基板、蓝宝石基板、陶瓷基板、金属基板、塑料基板等。要注意,在使用其表面粘附力可任意减小的条带的情况下,分离用粘合剂900不是单独必需的。在塑料基板用作临时支承基底902的情况下,优选使用热阻高到足以耐受稍后执行的工艺的温度的塑料基板。
要注意,对用于将临时支承基底902接合到元件区域180的方法没有特定限制。当诸如条带的柔性材料用作临时支承基底902时,例如可使用可用辊子执行接合的设备(也称为辊式层压机)。因此,元件区域180和临时支承基底902能够可靠地彼此接合,其间没有气泡等。
在本实施例中,通过紫外光辐照固化并可溶于水的粘合剂(下文中称为水溶性粘合剂)被用作分离用粘合剂900并用旋涂装置轻轻地涂敷在元件区域180的表面,并且执行固化处理。之后,作为临时支承基底的UV分离条带(其粘附力可通过UV辐照减弱的条带)利用辊式层压机粘附到分离用粘合剂900。
各种方法中的任一种可适当地用于从基板101分离元件区域180。例如,在分离层108使用选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)和硅(Si)中的元素或包含上述元素的任一种作为其主要成分的合金或化合物形成的情况下,并且在金属氧化物膜结晶并脆化且施加力(从基板101分离临时支承基底902的力)的情况下,使得元件区域180可沿分离层180分离。
此外,当含氢的非晶硅膜形成为分离层108时,通过激光辐照或蚀刻去除含氢的非晶硅膜,从而元件区域180可从基板101分离。当含氮、氧、氢等的膜(例如,含氢的非晶硅膜,含氢的合金膜、含氧的合金膜等)用作分离层108时,用激光辐照分离层,使分离层108中所含的氮、氧或氢作为气体释放,从而可促进元件区域180从基板101分离。此外,可使用通过利用诸如NF3、BrF3、或ClF3的卤素氟化物气体的蚀刻去除分离层108的方法。
在有机树脂用于分离层108的情况下,有机树脂中的内在应力可用于分离。
此外,可通过组合使用上述的多种分离方法以便于分离工艺。具体而言,在对部分分离层执行激光辐照,用气体、溶液等蚀刻部分分离层,或用快刀、解剖刀等的机械力去除部分分离层之后,可用物理力(通过机器等)执行分离,从而分离层和元件区域可容易地彼此分离。在分离层108形成为具有金属和金属氧化物的分层结构情况下,例如通过使用激光辐照形成的沟槽或快刀、解剖刀等造成的划痕作为触发,可容易地将要分离的层从分离层物理分离。
与通过用溶液、气体等去除分离层来分离元件区域180的方法相比,物理分离元件区域180在较短时间内实现较大面积的分离。此外,由于不使用溶液和气体,所以安全等级高。因此,作为从基板101分离元件区域180的方法,施加力进行分离的方法在生产率和安全性方面最有利。
在用物理手段执行分离的情况下,可在注入诸如水的液体的同时执行分离。因此,可抑制由于分离操作引起的静电对元件区域180的不良影响(如半导体元件被静电破坏的现象)。
要注意,在氧化物半导体用于半导体层118的情况下,即使在产生静电时,也可防止半导体层118受到静电造成的破坏。这是因为与包括硅材料的一般半导体层相比,半导体层118具有较低的介电击穿可能性。
在沿分离层108分离元件区域180的过程中,固定基板101以尽可能不移动或弯曲,这能够抑制局部施加到元件区域180的力。因此,可以没有任何问题地分离元件区域180(如元件区域180不破裂)。作为用于固定基板101的方法,例如可采用使用粘合剂材料将基板101固定到稳定基底的方法,使用真空吸盘固定基板101的方法等。优选的是,考虑到分离基板101的麻烦和基板101的重新利用,使用真空吸盘来固定基板101。具体而言,优选使用具有多孔表面的真空吸盘(也称为多孔吸盘),因为可用均匀的力来固定基板101的整个表面。
要注意,在元件区域180上提供分离用粘合剂900之前,优选在元件区域180上执行流体喷射清洗、超声波清洗、等离子体清洗、UV清洗、臭氧清洗等,从而去除附着到元件区域180的表面的灰尘和有机成分。
接着,第一支承件800接合到元件区域180的另一表面,固定用粘合剂808介于它们之间(参见图11B)。
作为固定用粘合剂808的材料,可使用各种可固化粘合剂,例如,诸如UV固化粘合剂的光固化粘合剂、反应固化粘合剂、热固化粘合剂、和厌氧粘合剂。
通过使用诸如旋涂机、狭缝涂敷机、照相凹板涂敷机和辊涂机的涂敷机中的任一种或者诸如柔性印刷机、胶版印刷机、照相凹板印刷机、丝网印刷机和喷墨机的印刷机中的任一种,固定用粘合剂808优选形成为薄的并具有均匀厚度。
对于第一支承件800,使用具有高韧度(具体而言,断裂韧度大于或等于1.5[MPa·m1/2])的各种材料的任一种。例如,使用有机树脂基板、有机树脂薄膜、金属基板、金属薄膜等。因此,可制造薄的、轻量的、即使在施加外力(例如进行冲击或执行弯曲)的情况下也不易断裂的发光显示设备。要注意,具有高韧度的各种材料一般具有高柔度和韧度,从而具有高韧度的第一支承件800可自由弯曲。可取决于发光显示设备的用途应用,适当地确定第一支承件800的厚度。例如,当发光显示设备设置成沿诸如曲面的形状弯曲,或者被卷起以携带时,第一支承件800可以是薄的。当发光显示设备在外部施加诸如脉冲的力的条件下使用时,第一支承件800可以是厚的。
作为有机树脂基板和有机树脂薄膜,例如可使用包括选自以下树脂的至少一种树脂作为成分的基板和薄膜:聚对苯二甲酸乙二醇酯(PET)树脂、聚醚砜(PES)树脂、聚萘二甲酸乙二醇酯(PEN)树脂、聚乙烯醇(PVA)树脂、聚碳酸酯(PC)树脂、尼龙树脂、丙烯酸树脂、聚丙烯腈树脂、聚醚醚酮(PEEK)树脂、聚苯乙烯(PS)树脂、聚砜(PSF)树脂、聚醚酰亚胺(PEI)树脂、聚芳酯(PAR)树脂、聚对苯二甲酸丁二醇酯(PBT)树脂、聚酰亚胺(PI)树脂、聚酰胺(PA)树脂、聚酰胺酰亚胺(PAI)树脂、聚异丁烯(PIB)树脂、氯化聚醚(CP)树脂、三聚氰胺(MF)树脂、环氧(EP)树脂、聚偏二氯乙烯(PVdC)树脂、聚丙烯(PP)树脂、聚缩醛(POM)树脂、氟树脂(聚四氟乙烯(PTFE))、苯酚(PF)树脂、呋喃(FF)树脂、不饱和聚脂树脂(纤维加强塑料(FRP))、醋酸纤维(CA)树脂、尿素(UF)树脂、二甲苯(XR)树脂、酞酸二烯丙脂酯(DAP)树脂、聚乙酸乙烯(PVAc)树脂、聚乙烯(PE)树脂、和ABS树脂。
作为金属基板或金属薄膜,例如可使用铝(Al)、钛(Ti)、镍(Ni)、铬(Cr)、钼(Mo)、钽(Ta)、铍(Be)、锆(Zr)、金(Au)、银(Ag)、铜(Cu)、锌(Zn)、铁(Fe)、铅(Pb)、或锌(Sn)、或者包括含有上述元素的任一种的合金的基板或薄膜。
在顶发射发光显示设备用于本实施例的情况下,热膨胀系数为20ppm/℃或更小的上述材料优选被选为第一支承件800的材料。通过将这种材料用于第一支承件800,有可能抑制诸如由施加给第一支承件800的热引起的元件区域180破裂的问题的发生。此外,由于有机EL元件用作发光元件,所以优选使用具有低氧渗透系数和低蒸汽渗透系数的材料,如金属基板或金属薄膜。
要注意,在本实施例中,第一支承件800具有单层结构;然而,保护层可形成在第一支承件800的顶表面或底表面上。作为保护层,可使用诸如氧化硅(SiO2)膜、氮化硅(SiN)膜、氧氮化硅(SiON)膜、和氮氧化硅(SiNO)膜的无机薄膜,诸如铝(Al)膜或镁(Mg)膜的金属膜,或者任何金属的氧化物薄膜。尤其,优选使用具有低水汽渗透性、低气体渗透性、和低UV透射率的膜。保护层优选通过例如溅射法或等离子体CVD法形成。
在底发射型和双发射型的情况下,当金属基板或金属薄膜用作第一支承件时,将阻挡从发光元件160发射的光。因此,优选将有机树脂基板或有机树脂薄膜用于第一支承件。更优选的是,在第一支承件的表面上形成金属氧化物膜或金属薄膜,以减小氧渗透系数和蒸汽渗透系数。
虽然在本实施例中第一支承件800接合到元件区域180的另一表面,其中固定用粘合剂808介于它们之间,但是当其中纤维体浸渍有有机树脂的构件(所谓的预浸渍体)用作第一支承件800时,纤维体浸渍的有机树脂具有固定用粘合剂808的功能;因此,元件区域180和第一支承件800可无需固定用粘合剂808而彼此接合。此时,作为用于构件的有机树脂,优选使用通过附加处理固化的反应固化树脂、热固树脂、UV固化树脂等。
在本实施例中,不锈钢膜(所谓的SUS膜,由包含铁作为基质并添加铬、镍等的材料构成)用作第一支承件,并且热固粘合剂用丝网印刷装置轻轻地涂敷于不锈钢膜的表面。涂敷有热固粘合剂的不锈钢膜附着于元件区域的另一表面,并且执行固化处理。
要注意,在第一支承件800上设置固定用粘合剂808之前,优选在第一支承件800上执行流体喷射清洗、超声波清洗、等离子体清洗、UV清洗、臭氧清洗等,从而去除附着到第一支承件800的表面的灰尘和有机成分。
此外,可对第一支承件800执行热处理。通过热处理,去除附着于第一支承件800的水分和杂质。此外,通过减压状态中的热处理,可更有效地去除水分和杂质。在执行热处理时,热阻高到足以耐受热处理的基板优选用作第一支承件800。
要注意,至于清洗法和热处理,可选择上述清洗法和热处理中的任一种,或者可组合执行上述清洗法和热处理中的两种或更多。例如,在执行流体喷射清洗以去除附着于第一支承件800的灰尘后,执行臭氧清洗以去除有机成分,然后最后执行热处理以去除在执行流体喷射清洗时附着于并吸附在第一支承件800中的水分。以这种方式,第一支承件800上和第一支承件800中的灰尘、有机成分和水分可被有效去除。
接着,从元件区域180去除分离用粘合剂900和临时支承基底902(参见图12A)。
在本实施例中,水溶性粘合剂和UV分离条带分别用作分离用粘合剂900和临时支承基底902。因此,执行UV辐照处理,以首先去除临时支承基底902,然后通过用水清洗去除分离用粘合剂900。
由于高韧度,第一支承件900具有足够的柔度来通过施加外部应力变形。因此,优选在具有高刚度的基板通过高刚度的基板和第一支承件800之间的粘合剂材料接合于第一支承件800的状态下,从元件区域180分离临时支承基底902,从而在分离操作和稍后步骤中负载施加于第一支承件800时不会产生变形和断裂。当具有高刚度的基板这样接合时,用于玻璃基板等的制造装置可照常使用。
通过上述步骤,可制造表面设有元件区域180的第一支承件800,固定用粘合剂808介于它们之间。
<形成发光元件的步骤和密封步骤>
接着,形成发光元件160以覆盖像素区域102内元件区域180中形成的第一像素电极128,且形成第二像素电极170以覆盖发光元件160。要注意,第二像素电极170电连接到第二外部布线连接部分209中形成的布线部分(图12B)。
对发光元件160没有特定限制,并且可使用已知的有机EL元件或已知的无机EL元件。
在有机EL元件中,通过向其间夹有发光元件的一对电极(对应于本实施例中的第一像素电极128和第二像素电极170)施加电压,电子和空穴从该对电极注入含发光有机化合物的层,并且电流流动。然后载流子(电子和空穴)重新组合,因此激发发光有机化合物。发光有机化合物从激发态返回基态,从而发射光。由于这种机制,这样的发光元件被称为电流激发型发光元件。
无机EL元件根据它们的元件结构分类为分散型无机EL元件和薄膜无机EL元件。分散型无机EL元件具有发光材料的粒子分散在粘合剂中的发光层,而且其发光机制是利用供体能级和受体能级的供体-受体重新组合型发光。薄膜无机EL元件具有发光层夹在介电层之间的结构,而介电层又进一步夹在电极之间,其发光机制是利用金属离子的内层电子跃迁的局部型发光。要注意,在本实施例中使用有机EL元件作为发光元件作出描述。
形成第二像素电极170,以覆盖发光元件160。可使用导电金属氧化物形成第二像素电极170。作为导电金属氧化物,可使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟-氧化锡(In2O3-SnO2,简称为ITO)、氧化铟-氧化锌(In2O3-ZnO)、或含氧化硅的这些金属氧化物中的任一种。或者,含导电大分子的导电组合物(也称为导电聚合物)可用于形成第二像素电极170。作为导电大分子,可使用所谓的π电子共轭导电大分子。例如,可给出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、以及苯胺、吡咯和噻吩或其衍生物中的两种或多种的共聚物。又或者,可使用由1至10片石墨烯薄片构成的材料(对应于一层石墨)。第二像素电极170可使用氮化钛膜或钛膜代替上述透光导电膜来形成。第一像素电极128、发光元件160和第二像素电极170彼此重叠,由此形成EL元件。之后,可在第二像素电极170和分隔壁129上形成保护膜,以防止氧、氢、水分、二氧化碳等进入发光元件160。作为保护膜,可形成氮化硅膜、氮氧化硅膜、DLC膜等。
要注意,在本实施例中,假设来自发光元件160的光发射到第二像素电极侧的顶发射结构;因此上述材料用作第二像素电极170。另一方面,在来自发光元件160的光发射到第一像素电极侧的底发射结构的情况下,第二像素电极170可形成为具有单层结构或分层结构,其中使用的是诸如钼(Mo)、钛(Ti)、钨(W)、钽(Ta)、铝(Al)、铜(Cu)、铬(Cr)、钕(Nd)、或钪(Sc)的金属、或包括这些元素中的任一种作为其主要成分的合金。
接着,第二支承件810利用密封剂820接合到第一支承件800,并且固化密封剂820(参见图13A)。
要注意,第一支承件800和第二支承件810优选在真空接合装置等内保持减压的处理腔中彼此接合。用这种方法,可执行接合,并且密封剂820或发光材料中不混合气泡,并且可抑制在密封剂820的区域中包括大气成分。
取决于密封剂820的材料组分,通过选自可见光辐射、UV光辐照、和热处理中的一种或多种工艺执行固化处理,从而优化密封剂820的固化状态。
虽然在本实施例中密封剂820直接设置在第二像素电极170上,但是选自氧化硅膜、氧氮化硅膜、氮化硅膜、氧化铪膜、氧化铝膜、氧化镓膜和氧化镓铝膜、或者它们的叠层的膜可形成在第二像素电极170上。在这种情况下,可抑制杂质从外部进入发光元件160和元件区域180。
接着,导电材料855设置在第一外部布线连接部分280和第二外部布线连接部分290中所设置的布线上,并且外部布线870a和外部布线870b接合到导电材料855(参见图13B)。
作为导电材料855,例如使用包括导电粒子和有机树脂的材料。具体而言,使用其中各个直径为几纳米至几十纳米的导电粒子分散在有机树脂中的材料。作为导电粒子,可使用金(Au)、银(Ag)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、钛(Ti)、铝(Al)和碳(C)中的一种或多种的金属粒子,表面设置有含上述金属中的一种或多种的金属膜的绝缘粒子,卤化银微粒子,或焊料等。此外,作为导电材料855中包含的有机树脂,可使用以下的一种或多种:用作金属粒子的粘合剂的有机树脂,用作金属粒子的溶剂的有机树脂,用作金属粒子的分散剂的有机树脂,或用作金属粒子的涂敷构件的有机树脂。诸如环氧树脂或硅树脂的有机树脂可作为代表示例给出。
在设置导电材料855的过程中,可使用诸如柔性印刷机、胶版印刷机、照相凹板印刷机、丝网印刷机、喷墨机和分配器的印刷机中的任一种。
在本实施例中,混合有各自大小为几纳米至几十纳米的薄片状银粒子的环氧树脂用作导电材料855。
作为外部布线870a,可使用例如印刷线路板或柔性印刷电路(FPC)。在本实施例的发光显示设备中,基底基板和对基板具有高韧度,并且发光显示设备可具有柔度;因此优选外部布线870a也具有柔度。
对于连接工艺,可在固化导电材料855的条件下(可见光辐照、UV光辐照、或热处理)处理导电材料855。为了改进导电材料855的传导率并防止电极222和导电材料855之间的缺陷传导,优选在导电材料855经历连接工艺时施加压力。要注意,连接工艺通常使用热压接合装置来执行,其中在对导电材料855和外部布线870a执行压力处理的同时执行热处理。
与常规情况相比,通过上述工艺制造的操作发光显示设备所需的元件区域180利用较小数量的光掩模来制造。此外,元件区域180夹在第一支承件800和第二支承件810之间,第一支承件800和第二支承件810各自的断裂韧度为大于或等于1.5[MPa·m1/2]。
因此,可减少光掩模的数量,而不需要复杂的技术或特殊的装置,并且可制造薄的、轻量的、且显著强韧的发光显示设备。
此外,将高韧度的材料用于第一支承件800和第二支承件810实现了可在设置成沿诸如曲面的形状弯曲,或者可被卷起以携带的发光显示设备的制造。
本实施例能自由地与任何其它实施例结合。
(实施例4)
在本实施例中,将描述根据本发明一个实施例的半导体器件的应用模式的示例。根据本发明一个实施例的半导体器件可通过从其上已形成半导体器件的基板分离,而成为柔性的。以下将参考图14A至14F描述根据本发明实施例的包括半导体器件的电子设备的具体示例。电子设备包括EL显示设备、电视设备(也称为TV、TV接收机或电视接收机)、蜂窝电话等。
图14A示出显示器1201,它包括支承基座1202和显示部分1203。显示部分1203使用柔性基板形成,它可实现轻量和薄的显示器。此外,显示部分1203可以弯曲,并可从支承基座1202分离,并且显示器可沿弯曲的墙安装。柔性显示器是根据本发明一个实施例的半导体器件的一种应用模式,它可以通过将以上实施例中描述的半导体器件用于显示部分1203来制造。因此,柔性显示器可在弯曲部分和平坦表面上设置;因此,它可用于各种应用。
图14B示出能够卷绕的显示器1211,它包括显示部分1212。能够卷绕的薄的和大面积的显示器是根据本发明一个实施例的半导体器件的一种应用模式,它可以通过将以上实施例中描述的半导体器件用于显示部分1212来制造。由于能够卷绕的显示器1211使用柔性基板形成,因此显示器1211可通过弯曲或沿显示部分1212卷绕以携带。因此,即使在能够卷绕的显示器1211较大的情况下,显示器1211也能通过弯曲或卷绕在包中携带。
图14C示出片型计算机1221,它包括显示部分1222、键盘1223、触摸板1224、外部连接端口1225、电源插座1226等。薄的或片型计算机是根据本发明一个实施例的半导体器件的一种应用模式,它可以通过将以上实施例中描述的半导体器件用于显示部分1222来制造。显示部分1222使用柔性基板形成,它可实现轻量和薄的计算机。此外,当片型计算机1221的一部分主体设置有存储空间时,显示部分1222可卷绕并存储在主体中。此外,通过将键盘1223也形成为柔性的,键盘1223可以类似于显示部分1222的方式卷绕并存储在片型计算机1221的存储空间中,这便于到处携带。通过在不使用的时候弯曲计算机,可不占用空间地存储计算机。
图14D示出具有20英寸至80英寸的大尺寸显示部分的显示设备1231,它包括作为操作部分的键盘1233、显示部分1232、扬声器1234等。由于显示部分1232使用柔性基板形成,所以显示设备1231可通过分离键盘1233并弯曲或卷绕来携带。此外,键盘1233和显示部分1232可无线连接。例如,显示设备1231可沿弯曲的墙安装,并可用无线的键盘1233操作。
在图14D的示例中,以上实施例中描述的半导体器件用于显示部分1232。因此,可制造薄的和大面积的显示设备,它是根据本发明一个实施例的半导体器件的一个应用模式。
图14E示出电子书1241,它包括显示部分1242、操作键1243等。此外,调制解调器可结合在电子书1241中。显示部分1242使用柔性基板形成,并可以弯曲或卷绕。因此,电子书也可以不占用空间地携带。此外,显示部分1242可显示活动图像和诸如字符的静态图像。
在图14E的示例中,以上实施例中描述的半导体器件用于显示部分1242。因此,可制造薄的电子书,它是根据本发明一个实施例的半导体器件的一种应用模式。
图14F示出IC卡1251,它包括显示部分1252、连接端子1253等。由于显示部分1252使用柔性基板形成以具有轻量的和薄的片状形状,因此它可以附连到卡表面上。当IC卡可不接触地接收数据时,从外部获得的信息可显示在显示部分1252上。
在图14F的示例中,以上实施例中描述的半导体器件用于显示部分1252。因此,可制造薄的IC卡,它是根据本发明一个实施例的半导体器件的一种应用模式。
当根据本发明一个实施例的半导体器件用于电子设备时,即使在诸如弯曲的外力施加到电子设备以在其上产生应力的情况下,也能够抑制对诸如晶体管的元件的破坏;因此,可提高半导体器件的产量和可靠性。
如上所述,本发明的应用范围很广泛,从而本发明可应用于各种领域的电子设备和信息显示装置。
(实施例5)
在本实施例中,通过将根据上述实施例制造的发光显示设备用作高速切换左眼图像和右眼图像的显示设备,参考图15A和15B描述用同步显示设备的视频的专用眼镜观看可以是活动图像或静态图像的3D图像的示例。
图15A示出显示设备1311和专用眼镜1301用电缆1303彼此连接的外形图。在专用眼镜1301中,左眼面板1302a和右眼面板1302b中设置的遮光器交替打开和关闭,由此用户可看到显示设备1311的图像为3D图像。
此外,图15B是示出显示设备1311和专用眼镜1301的主要结构的框图。
图15B所示的显示设备1311包括显示控制电路1316、显示部分1317、时序发生器1313、源线驱动器电路1318、外部操作单元1322、和栅线驱动电路1319。根据本发明一个实施例的半导体器件可用于显示部分1317。要注意,输出信号根据诸如键盘的外部操作单元1322的操作而改变。
在时序发生器1313中,形成开始脉冲信号等,并形成用于同步左眼图像和左眼面板1302a的遮光器的信号,用于同步右眼图像和右眼面板1302b的遮光器的信号等。
左眼图像的同步信号1331a输入到显示控制电路1316,使得左眼图像在显示部分1317上显示。同时,用于打开左眼面板1302a的遮光器的同步信号1330a被输入到左眼面板1302a。此外,右眼图像的同步信号1331b被输入到显示控制电路1316,使得右眼图像在显示部分1317上显示。同时,用于打开右眼面板1302b的遮光器的同步信号1330b被输入到右眼面板1302b。
由于左眼图像和右眼图像高速切换,因此显示设备1311优选采用连续混色法(场序法),其中使用发光二级管(LED)通过时分执行彩色显示。
此外,由于采用场序法,因此优选的是,时序发生器1313将同步信号1330a和1330b输入到背光部分的发光二级管。要注意,背光部分包括R、G和B颜色的LED。
该实施例可按需与本说明书中的任一其他实施例组合。
本申请基于2010年9月13日向日本专利局提交的日本专利申请S/N.2010-204935,该申请的全部内容通过引用结合于此。

Claims (24)

1.一种发光显示设备,包括柔性基板上的像素,所述像素包括:
第一薄膜晶体管,包括:
第一氧化物半导体层;以及
第一源电极和第一漏电极,它们电连接到所述第一氧化物半导体层;
第二薄膜晶体管,包括:
栅电极;以及
第二源电极和第二漏电极,第二氧化物半导体层位于所述栅电极和所述第二源电极之间以及所述栅电极和所述第二漏电极之间,其中所述第二源电极和所述第二漏电极电连接到所述第二氧化物半导体层;以及发光元件,包括;
第一像素电极,电连接到所述第二源电极和所述第二漏电极之一;
所述第一像素电极上的有机化合物层;以及
所述有机化合物层上的第二像素电极,
其中,所述栅电极电连接到所述第一源电极和所述第一漏电极之一,以及
其中,所述第一像素电极直接接触所述像素中所述第二氧化物半导体层的侧表面。
2.如权利要求1所述的发光显示设备,其特征在于,
所述第二薄膜晶体管还包括栅绝缘层,所述栅绝缘层设置在所述栅电极和所述第二氧化物半导体层之间,以及
所述第一像素电极直接接触所述像素中所述栅绝缘层的顶表面。
3.如权利要求1所述的发光显示设备,其特征在于,
所述第二薄膜晶体管还包括所述第二源电极和所述第二漏电极上的绝缘层,
所述绝缘层接触与所述栅电极重叠的区域中的所述第二氧化物半导体层,以及
在形成在所述绝缘层中的接触孔中执行所述第一像素电极与所述第二源电极和所述第二漏电极之一的电接触。
4.如权利要求1所述的发光显示设备,其特征在于,还包括所述柔性基板和所述第一薄膜晶体管之间以及所述柔性基板和所述第二薄膜晶体管之间的基底层。
5.如权利要求1所述的发光显示设备,其特征在于,
所述第一氧化物半导体层和所述第二氧化物半导体层包括选自镓和铟的元素。
6.一种发光显示设备,包括柔性基板上的像素,所述像素包括:
第一薄膜晶体管,包括:
第一氧化物半导体层;以及
第一源电极和第一漏电极,它们电连接到所述第一氧化物半导体层;
第二薄膜晶体管,包括:
栅电极;以及
第二源电极和第二漏电极,第二氧化物半导体层位于所述栅电极和所述第二源电极之间以及所述栅电极和所述第二漏电极之间,其中所述第二源电极和所述第二漏电极电连接到所述第二氧化物半导体层;发光元件,包括;
第一像素电极,电连接到所述第二源电极和所述第二漏电极之一;
所述第一像素电极上的有机化合物层;以及
所述有机化合物层上的第二像素电极;以及
电容器,包括:
电容器布线,电连接到所述栅电极;以及
所述电容器布线上的介电层,
其中,所述栅电极电连接到所述第一源电极和所述第一漏电极之一,以及
其中,所述第一像素电极直接接触所述像素中所述第二氧化物半导体层的侧表面。
7.如权利要求6所述的发光显示设备,其特征在于,
所述第二薄膜晶体管还包括栅绝缘层,所述栅绝缘层设置在所述栅电极和所述第二氧化物半导体层之间,以及
所述第一像素电极直接接触所述像素中所述栅绝缘层的顶表面。
8.如权利要求6所述的发光显示设备,其特征在于,
所述第二薄膜晶体管还包括所述第二源电极和所述第二漏电极上的绝缘层,
所述绝缘层接触与所述栅电极重叠的区域中的所述第二氧化物半导体层,以及
在形成在所述绝缘层中的接触孔中执行所述第一像素电极与所述第二源电极和所述第二漏电极之一的电接触。
9.如权利要求6所述的发光显示设备,其特征在于,还包括所述柔性基板和所述第一薄膜晶体管之间以及所述柔性基板和所述第二薄膜晶体管之间的基底层。
10.如权利要求6所述的发光显示设备,其特征在于,
所述第一氧化物半导体层和所述第二氧化物半导体层包括选自镓和铟的元素。
11.一种用于制造发光显示设备的方法,所述方法包括:
在基板上形成分离层;
在所述分离层上形成第一栅电极和第二栅电极;
在所述第一栅电极和所述第二栅电极上形成栅绝缘层;
在所述栅绝缘层上形成氧化物半导体层;
在所述第二栅电极上形成第一接触孔;
在所述氧化物半导体层上形成第一源电极、第一漏电极、第二源电极和第二漏电极,以使所述第一源电极和所述第一漏电极之一电连接到所述第二栅电极;
在所述第一源电极、所述第一漏电极、所述第二源电极和所述第二漏电极上形成绝缘层;
同时形成第二接触孔和第三接触孔;
在所述第二接触孔和所述第三接触孔上形成第一像素电极;以及
从所述基板分离所述第一栅电极、所述第二栅电极、所述栅绝缘层、所述氧化物半导体层、所述第一源电极、所述第一漏电极、所述第二源电极、所述第二漏电极、所述绝缘层和所述第一像素电极,
其中在所述氧化物半导体层和所述栅绝缘层中形成所述第一接触孔,以暴露所述第二栅电极,
其中所述第二接触孔形成在所述绝缘层中,以暴露所述第二源电极和所述第二漏电极之一的部分,以及
其中所述第三接触孔形成在所述绝缘层和所述氧化物半导体层中,以暴露所述栅绝缘层。
12.如权利要求11所述的方法,其特征在于,在所述第二接触孔中所述第一像素电极接触所述第二源电极和所述第二漏电极之一。
13.如权利要求11所述的方法,其特征在于,在所述第三接触孔中形成所述第一像素电极以使该第一像素电极接触所述氧化物半导体层的侧表面。
14.如权利要求11所述的方法,其特征在于,在所述第三接触孔中形成所述第一像素电极以使该第一像素电极接触所述栅绝缘层的顶表面。
15.如权利要求11所述的方法,其特征在于,还包括在形成所述第一栅电极和所述第二栅电极之前形成基底层的步骤。
16.如权利要求11所述的方法,其特征在于,所述氧化物半导体层包括选自镓和铟的元素。
17.一种用于制造发光显示设备的方法,所述方法包括:
在基板上形成分离层;
在所述分离层上形成第一栅电极和第二栅电极;
在所述第一栅电极和所述第二栅电极上形成栅绝缘层;
在所述栅绝缘层上形成氧化物半导体层;
在所述第二栅电极上形成第一接触孔;
在所述氧化物半导体层上形成第一源电极、第一漏电极、第二源电极和第二漏电极,以使所述第一源电极和所述第一漏电极之一电连接到所述第二栅电极;
在所述第一源电极、所述第一漏电极、所述第二源电极和所述第二漏电极上形成绝缘层;
同时形成第二接触孔、第三接触孔和第四接触孔;
在所述第二接触孔和所述第三接触孔上形成第一像素电极;以及
从所述基板分离所述第一栅电极、所述第二栅电极、所述栅绝缘层、所述氧化物半导体层、所述第一源电极、所述第一漏电极、所述第二源电极、所述第二漏电极、所述绝缘层和所述第一像素电极,
其中在所述氧化物半导体层和所述栅绝缘层中形成所述第一接触孔,以暴露所述第二栅电极,
其中所述第二接触孔形成在所述绝缘层中,以暴露所述第二源电极和所述第二漏电极之一的部分,
其中所述第三接触孔形成在所述绝缘层和所述氧化物半导体层中,以暴露所述栅绝缘层,以及
其中所述第四接触孔形成在所述绝缘层和所述氧化物半导体层中,以将所述氧化物半导体层分割成第一氧化物半导体层和第二氧化物半导体层。
18.如权利要求17所述的方法,其特征在于,
所述第一栅电极、所述栅绝缘层、所述第一氧化物半导体层、所述第一源电极和所述第一漏电极形成第一晶体管,且
其中所述第二栅电极、所述栅绝缘层、所述第二氧化物半导体层、所述第二源电极和所述第二漏电极形成第二晶体管。
19.如权利要求17所述的方法,其特征在于,所述第一像素电极接触所述第二接触孔中的所述第二源电极和所述第二漏电极之一。
20.如权利要求17所述的方法,其特征在于,形成所述第一像素电极以使该第一像素电极接触所述第三接触孔中的所述第二氧化物半导体层的侧表面。
21.如权利要求17所述的方法,其特征在于,形成所述第一像素电极以使该第一像素电极接触所述第三接触孔中的所述栅绝缘层的顶表面。
22.如权利要求17所述的方法,其特征在于,所述方法还包括在形成所述第一栅电极和所述第二栅电极之前形成基底层的步骤。
23.如权利要求17所述的方法,其特征在于,所述氧化物半导体层包括选自镓和铟的元素。
24.如权利要求17所述的方法,其特征在于,所述方法还包括在所述第一像素电极上形成第二绝缘层,其中所述第四接触孔用所述第二绝缘层填充。
CN201110288831.XA 2010-09-13 2011-09-13 发光显示设备及其制造方法 Expired - Fee Related CN102403333B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-204935 2010-09-13
JP2010204935 2010-09-13

Publications (2)

Publication Number Publication Date
CN102403333A CN102403333A (zh) 2012-04-04
CN102403333B true CN102403333B (zh) 2015-12-09

Family

ID=45805762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110288831.XA Expired - Fee Related CN102403333B (zh) 2010-09-13 2011-09-13 发光显示设备及其制造方法

Country Status (3)

Country Link
US (2) US8647919B2 (zh)
JP (1) JP5820204B2 (zh)
CN (1) CN102403333B (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011004723A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
WO2011074392A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR20130106398A (ko) 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
KR101462539B1 (ko) * 2010-12-20 2014-11-18 삼성디스플레이 주식회사 그라펜을 이용한 유기발광표시장치
TWI743509B (zh) * 2011-05-05 2021-10-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6059968B2 (ja) 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
JP5907722B2 (ja) 2011-12-23 2016-04-26 株式会社半導体エネルギー研究所 発光装置の作製方法
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013235690A (ja) * 2012-05-08 2013-11-21 Sumitomo Chemical Co Ltd 表示装置の製造方法
US9224824B2 (en) * 2012-06-28 2015-12-29 Sharp Kabushiki Kaisha Display device substrate and display device equipped with same
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI605593B (zh) 2012-11-15 2017-11-11 半導體能源研究所股份有限公司 半導體裝置
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
KR102211596B1 (ko) * 2012-12-28 2021-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102639256B1 (ko) 2012-12-28 2024-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9012956B2 (en) * 2013-03-04 2015-04-21 Globalfoundries Inc. Channel SiGe removal from PFET source/drain region for improved silicide formation in HKMG technologies without embedded SiGe
KR102415221B1 (ko) * 2013-04-15 2022-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US9356049B2 (en) * 2013-07-26 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device with a transistor on an outer side of a bent portion
KR102099865B1 (ko) 2013-08-12 2020-04-13 삼성디스플레이 주식회사 표시 장치
TWI618131B (zh) * 2013-08-30 2018-03-11 半導體能源研究所股份有限公司 剝離起點形成裝置及形成方法、疊層體製造裝置
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6347704B2 (ja) * 2013-09-18 2018-06-27 株式会社半導体エネルギー研究所 半導体装置
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9484396B2 (en) 2014-01-27 2016-11-01 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, display device and electronic product
CN103794633B (zh) * 2014-01-27 2016-06-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102235703B1 (ko) 2014-02-12 2021-04-05 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR101669060B1 (ko) * 2014-05-02 2016-11-10 엘지디스플레이 주식회사 표시장치 및 이를 제조하는 방법
KR20170003674A (ko) * 2014-05-27 2017-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6612236B2 (ja) * 2014-09-04 2019-11-27 株式会社Joled 表示装置および電子機器
KR102366701B1 (ko) * 2014-10-22 2022-02-22 엘지디스플레이 주식회사 플렉서블 박막 트랜지스터 기판 및 플렉서블 유기 발광 표시 장치
US10347702B2 (en) * 2014-10-22 2019-07-09 Lg Display Co., Ltd. Flexible thin film transistor substrate and flexible organic light emitting display device
CN107430461B (zh) * 2015-03-17 2022-01-28 株式会社半导体能源研究所 触摸屏
US10192995B2 (en) * 2015-04-28 2019-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN105633096B (zh) * 2016-01-05 2018-09-18 深圳市华星光电技术有限公司 液晶显示面板、tft基板及其制造方法
GB2556313B (en) * 2016-02-10 2020-12-23 Flexenable Ltd Semiconductor patterning
KR20230106750A (ko) 2016-07-29 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI753868B (zh) * 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
JP7171738B2 (ja) * 2018-01-11 2022-11-15 アプライド マテリアルズ インコーポレイテッド 金属酸化物スイッチを含み小型蓄電コンデンサを備えた薄膜トランジスタ
WO2019150224A1 (ja) * 2018-02-01 2019-08-08 株式会社半導体エネルギー研究所 表示装置および電子機器
CN112056005B (zh) * 2018-05-10 2024-04-30 夏普株式会社 显示装置
CN109148381B (zh) * 2018-08-24 2020-11-20 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN109103230B (zh) * 2018-08-27 2022-02-08 武汉天马微电子有限公司 一种oled显示面板、oled显示面板的制作方法及显示装置
KR20210010717A (ko) * 2019-07-17 2021-01-28 삼성디스플레이 주식회사 표시 장치
CN110504294B (zh) * 2019-08-30 2021-10-22 京东方科技集团股份有限公司 显示装置、可拉伸显示面板及其制造方法
CN110854172B (zh) * 2019-11-26 2022-07-29 京东方科技集团股份有限公司 半导体器件、像素电路、显示面板及显示装置
CN112397675B (zh) * 2020-11-18 2022-07-22 合肥维信诺科技有限公司 显示面板制备方法及显示面板
CN112701077A (zh) * 2020-12-28 2021-04-23 广东省科学院半导体研究所 器件转移方法
WO2022185389A1 (ja) * 2021-03-01 2022-09-09 シャープ株式会社 表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728420A (zh) * 2008-10-16 2010-06-09 株式会社半导体能源研究所 柔性发光装置、电子设备及柔性发光装置的制造方法

Family Cites Families (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP3172840B2 (ja) 1992-01-28 2001-06-04 株式会社日立製作所 アクティブマトリクス基板の製造方法および液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
US6396078B1 (en) * 1995-06-20 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a tapered hole formed using multiple layers with different etching rates
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3765902B2 (ja) * 1997-02-19 2006-04-12 株式会社半導体エネルギー研究所 半導体装置の作製方法および電子デバイスの作製方法
JP3980178B2 (ja) * 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002311448A (ja) * 2001-02-06 2002-10-23 Advanced Display Inc 液晶表示装置及びその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6906344B2 (en) * 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US8415208B2 (en) * 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
JP2003179069A (ja) 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100930916B1 (ko) 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4480968B2 (ja) * 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
KR101013715B1 (ko) * 2003-12-23 2011-02-10 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
WO2005091375A1 (en) * 2004-03-19 2005-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7648861B2 (en) * 2004-08-03 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device including separately forming a second semiconductor film containing an impurity element over the first semiconductor region
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
US7247529B2 (en) * 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7582904B2 (en) * 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
KR100654569B1 (ko) * 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7579220B2 (en) * 2005-05-20 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method
KR100647693B1 (ko) 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7737442B2 (en) * 2005-06-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US7611930B2 (en) * 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US8030655B2 (en) * 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101525883B1 (ko) 2008-07-14 2015-06-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101911386B1 (ko) * 2008-09-19 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
KR101287478B1 (ko) * 2009-06-02 2013-07-19 엘지디스플레이 주식회사 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Igzo系酸化物材料及びigzo系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI634642B (zh) * 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN102549638B (zh) 2009-10-09 2015-04-01 株式会社半导体能源研究所 发光显示器件以及包括该发光显示器件的电子设备
KR20120083341A (ko) 2009-10-09 2012-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함하는 전자 기기
WO2011055474A1 (ja) * 2009-11-09 2011-05-12 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板の製造方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8546161B2 (en) 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR20130106398A (ko) 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728420A (zh) * 2008-10-16 2010-06-09 株式会社半导体能源研究所 柔性发光装置、电子设备及柔性发光装置的制造方法

Also Published As

Publication number Publication date
JP2012083733A (ja) 2012-04-26
US20140151674A1 (en) 2014-06-05
JP5820204B2 (ja) 2015-11-24
US8647919B2 (en) 2014-02-11
US8912544B2 (en) 2014-12-16
US20120061664A1 (en) 2012-03-15
CN102403333A (zh) 2012-04-04

Similar Documents

Publication Publication Date Title
CN102403333B (zh) 发光显示设备及其制造方法
CN102668095B (zh) 晶体管
US9842939B2 (en) Semiconductor device
TWI688084B (zh) 顯示裝置
TWI828102B (zh) 液晶顯示裝置、el顯示裝置以及其製造方法
JP6033907B2 (ja) 酸化物半導体膜及び半導体装置
TWI487104B (zh) 半導體裝置和其製造方法
JP5890751B2 (ja) 半導体装置
CN102349158B (zh) 制造半导体器件的方法
KR20190103126A (ko) 반도체 장치
TWI686871B (zh) 半導體裝置及其製造方法
KR20170100468A (ko) 반도체 장치의 제작 방법
TW201133850A (en) Semiconductor device and method for manufacturing the same
TW201131781A (en) Semiconductor device
TW201249752A (en) Oxide semiconductor film and semiconductor device
TW201131767A (en) Semiconductor device and manufacturing method thereof
CN106226942A (zh) 液晶显示设备及其制造方法
TW201036162A (en) Semiconductor device manufacturing method thereof
CN101894759A (zh) 半导体装置及其制造方法
US20210202538A1 (en) Metal oxide and semiconductor device
CN102402082B (zh) 液晶显示设备及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151209

Termination date: 20210913