CN102190978B - 粘接片及其制造方法、以及半导体装置的制造方法及半导体装置 - Google Patents

粘接片及其制造方法、以及半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN102190978B
CN102190978B CN201110060453XA CN201110060453A CN102190978B CN 102190978 B CN102190978 B CN 102190978B CN 201110060453X A CN201110060453X A CN 201110060453XA CN 201110060453 A CN201110060453 A CN 201110060453A CN 102190978 B CN102190978 B CN 102190978B
Authority
CN
China
Prior art keywords
base material
peeling
adhesive sheet
adhesive
following layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110060453XA
Other languages
English (en)
Other versions
CN102190978A (zh
Inventor
田中麻衣子
宇留野道生
松崎隆行
古谷凉士
增野道夫
稻田祯一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36148242&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN102190978(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of CN102190978A publication Critical patent/CN102190978A/zh
Application granted granted Critical
Publication of CN102190978B publication Critical patent/CN102190978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/10—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet
    • C09J2301/12—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/204—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive coating being discontinuous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082—Partial cutting bonded sandwich [e.g., grooving or incising]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y10T156/1093—All laminae planar and face to face with covering of discrete laminae with additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1476—Release layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24562—Interlaminar spaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2839—Web or sheet containing structurally defined element or component and having an adhesive outermost layer with release or antistick coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

本发明是粘接片及其制造方法、以及半导体装置的制造方法及半导体装置。本发明的粘接片为按照剥离基材、粘接层、粘着层及基材薄膜的顺序层叠所构成的粘接片，其特征为，所述粘接层具有规定的第1平面形状，且部分性地形成于所述剥离基材上；所述粘着层层叠为其覆盖所述粘接层，且于所述粘接层的周围与所述剥离基材接触。

Description

粘接片及其制造方法、以及半导体装置的制造方法及半导体装置
本申请是原申请的申请日为2005年9月30日，申请号为200580034993.3，发明名称为“粘接片及其制造方法、以及半导体装置的制造方法及半导体装置”的中国专利申请的分案申请。
技术领域
本发明是关于粘接片及其制造方法、以及半导体装置的制造方法及半导体装置。
背景技术
近年来，机动性相关机器的多功能化及轻量小型化的需求迅速增高。随之，相对于半导体元件的高密度安装的需求年年增加，尤其以层叠半导体元件的层叠式多芯片封装(以下称为“层叠式MCP”)的开发为其中心。
层叠式MCP的技术开发，是封装的小型化与多段装载的所谓相反目标的兼顾。因此，半导体元件所使用的硅晶片的厚度，迅速进行薄膜化，积极研究、使用厚度为100μm以下的晶片。另外，多段装载，由于造成封装制作步骤的复杂化，寻求封装制作步骤的简化、及对应于因多段装载的引线接合的热经历次数增加的制作工艺、材料的提案。
在这样的状况中，使用早期以来的糊状材料作为层叠式MCP的粘接部件。但是，糊状材料在半导体元件的粘接工艺中，产生树脂的挤出，有膜厚精确度降低的问题。这些问题，成为产生引线接合时的不适，或造成糊状剂的空隙等的原因，在使用糊状材料时，并无对上述的要求的处理方案。
为改善这样的问题，近年来有使用薄膜状的粘接剂替代糊状材料的倾向。薄膜状的粘接剂与糊状材料比较，可控制半导体元件的粘接工艺中的挤出量为少量，且提高薄膜的膜厚精确度，能减少膜厚的偏差，故而积极研究对层叠式MCP的使用。
此粘薄膜状粘接剂，通常具有在剥离基材上形成粘接层的结构。薄膜状粘接剂的代表性的使用方法之一为晶片背面贴合法。所谓晶片背面贴合法，是指在半导体元件制作中所使用的硅晶片的背面，直接贴合薄膜状粘接剂的方法。此方法中，在对半导体晶片进行薄膜状粘接剂的贴合后，去除剥离基材，在粘接层上贴合切割胶带。其后安装于晶片环，对晶片连同粘接层进行切削加工成为所期望的半导体元件尺寸。切割后的半导体元件，成为在背面具有切削为同尺寸的粘接层的构造。将此附带有粘接层的半导体元件拾取装载于衬底，以热压粘接等方法粘贴合。
此背面贴合方式中采用的切割胶带，通常具有在基材薄膜上形成粘着层的结构，大致分为感压型切割胶带与UV型切割胶带两种。要求于切割胶带的功能为，在切割时，要求不使半导体元件由于晶片切断所伴随的负荷而飞散的充分粘着力。另外，在拾取切割的半导体元件之际，要求各元件无粘着剂残留，接合设备可以轻易拾取附带有粘接层的半导体元件。
另外，由于封装制作步骤的缩短化的要求，进而改善工艺的要求更为提高。以往的晶片背面贴合方式中，需要在对晶片贴合薄膜状粘接剂后，贴合切割胶带的两个步骤。因而，为简化此工艺，进行开发兼具薄膜状粘接剂与切割胶带两者功能的粘接片(接合切割薄片)。此粘接片有，具有贴合薄膜状粘接剂与切割胶带的结构的层叠型(例如参照专利文献1～3)或、以一个树脂层兼备粘着层与粘接层的功能的单层型(例如参照专利文献4)。
另外，有预先将这样的粘接片加工为构成半导体元件的晶片的形状的方法(所谓预先切断加工)(例如参照专利文献5、6)。这样的预先切断加工，是使树脂层冲切为符合所使用的晶片的形状，将粘贴于晶片部分以外的树脂层剥离的方法。
施行这样的预先切断加工时，层叠型的粘接片，一般而言，是使粘薄膜状粘接剂的粘接层进行预先切断加工成符合晶片的形状，在其与切割胶带粘贴后，对此切割胶带施行符合晶片环形状的预先切断加工；或者，通过使预先施行符合晶片环形状的预先切断加工的切割胶带，与施行预先切断加工的薄膜状粘接剂贴合制作而得。
另外，单层型的粘接片，一般而言，是通过在剥离基材上形成具有粘接层与粘着层的功能的树脂层(以下称为“粘接着层”)，对此粘接着层进行预先切断加工，在去除树脂层的不要部分后，与基材薄膜贴合等方法制作而得。
专利文献1：专利第3,348,923号公报
专利文献2：特开平10-335271号公报
专利文献3：专利第2,678,655号公报
专利文献4：特公平7-15087号公报
专利文献5：实公平6-18383号公报
专利文献6：登录实用新案3,021,645号公报
发明内容
发明要解决的问题
粘接薄膜的预先切断加工，借助例如图14所示的方法施行。图14是对于单层型的粘接片施行预先切断加工的一连串步骤图。如图14所示，首先，使剥离基材10、与由粘接着层12及基材薄膜14所成的粘接着薄膜(切割胶带)20贴合，制作成预先切断前的粘接片[图14的(a)]。其次，将对应于所期望形状的预先切断刀C，自基材薄膜14的表面F14切入至达剥离基材10，进行切断操作[图14的(b)]。其后，去除粘接着层12及基材薄膜14的不要部分，完成预先切断加工[图14的(c)]。还有，层叠型的粘接片的情况下，除粘接着层12为粘接层及粘着层以外，以与上述同样的方法进行预先切断加工。
但是，此预先切断加工中，切断刀C未到达剥离基材10时，切断加工不足，在不要部分的剥离操作之际产生使必要部分也剥离的不适情况。因此，以往为避免这样的不良切断，预先切断刀C的进入量，设定为比粘接着层12与剥离基材10的界面还深。
但是，设定这样较深的预先切断刀C进入量而进行预先切断加工的粘接片，如图15所示，本发明人等发现，粘接着层12咬入剥离基材10的切入部分E，使剥离基材10与粘接着层12的界面密封。进而，本发明人等发现，以此状态使粘接片层压于晶片时，难以使粘接着层12自剥离基材10剥离，容易造成剥离不良。
另外，粘接薄膜的预先切断加工，借助例如图24所示的方法施行。图24是对于层叠型的粘接片施行预先切断加工的一连串步骤图。如图24所示，首先，使由剥离基材212及粘接层214所成的薄膜状粘接剂与由基材薄膜224及粘着层222所成的切割胶带贴合，制作成预先切断前的粘接片[图24的(a)]。其次，将对应于所期望形状的预先切断刀C，自基材薄膜224的表面F24切入至达剥离基材212，进行切断操作[图24的(b)]。其后，去除粘接层214、粘着层222及剥离薄膜224的不要部分，完成预先切断加工[图24的(c)]。还有，单层型粘接片的情况下，除使用具有两者功能的粘接着层替代粘接层214和粘着层222以外，以与上述同样的方法进行预先切断加工。但是，上述的预先切断加工中，切断刀C未到达剥离基材212时切断加工不足，在不要部分的剥离操作之际产生使必要部分也剥离的不适情况。为避免这样的不良切断，预先切断刀C的进入量，设定为比粘接层214与剥离基材212的界面还深。
但是，设定这样较深的预先切断刀C进入量而进行预先切断加工的粘接片，如图25所示，本发明人等发现，粘接层214或粘着层222咬入剥离基材212的切入部分F，使剥离基材212与粘接层214的界面密封。进而，本发明人等发现，以此状态使粘接片层压于晶片时，难以使粘接层214自剥离基材212剥离，容易造成剥离不良。
本发明鉴于具有上述以往技术的课题，目的是提供在施行预先切断加工中，可充分抑制含有粘接着层及基材薄膜的层叠体自剥离基材剥离的不良，或含有粘接层、粘着层及基材薄膜的层叠体的剥离不良的粘接片及其制造方法，以及使用所述粘接片的半导体装置的制造方法及半导体装置。
解决问题的方案
为达到上述目的，本发明提供一种粘接片，其为具备剥离基材、基材薄膜、及配置于所述剥离基材和所述基材薄膜之间的第1粘接着层的粘接片，其特征为，所述剥离基材上，由所述第1粘接着层侧的面形成环状的切入部分；所述第1粘接着层为，按覆盖所述剥离基材的所述切入部分的内侧面整体来层叠；所述切入部分的切入深度为小于所述剥离基材的厚度，且为25μm以下。
这里，本发明中的切入深度，是指通过以电子显微镜观测形成于剥离基材的切入部分的剥离基材的厚度方向的深度剖面，测定任意的10点，取其平均值。
这样的粘接片，是施行了如上所述的预先切断加工的粘接片。这样的粘接片，借助剥离基材的切入部分的切入深度为上述范围，可充分抑制第1粘接着层咬入切入部分。因此，剥离基材与第1粘接着层的界面不被密封，第1粘接着层及基材薄膜容易自剥离基材剥离，可充分抑制剥离不良的产生。
另外，上述粘接片中，以所述剥离基材的厚度为a(μm)、所述切入部分的切入深度为d(μm)，(d/a)的值以满足下述式(1)的条件为宜。
0＜(d/a)≤0.7……(1)
由此，可以更充分地抑制第1粘接着层咬入切入部分，可以更充分地抑制剥离不良的产生。
另外，所述粘接片中，所述第1粘接着层，以具有与剥离所述剥离基材后所述第1粘接着层应该贴合的被粘附体的平面形状相符合的平面形状为宜。
上述被粘附体有例如半导体晶片。借助于第1粘接着层具有符合于此半导体晶片平面形状的平面形状，有使切割半导体晶片的步骤更容易的倾向。还有，第1粘接着层的平面形状，不必与半导体晶片的平面形状完全一致，例如可以与半导体晶片的平面形状相似，也可以比半导体晶片的平面形状的面积略大。
进而，所述粘接片中，所述第1粘接着层为，对于剥离所述剥离基材后所述第1粘接着层应该贴合的被粘附体和所述基材薄膜而言，以在室温下具有粘着性为宜。
由此，切割半导体晶片之际，半导体晶片被充分固定，切割更为容易。另外，在切割半导体晶片之际使用晶片环，按使第1粘接着层紧贴于此晶片环来进行粘接片的贴合时，可充分获得对晶片环的粘着力，切割更加容易。
另外，所述第1粘接着层，以借助高能量射线的照射，对于所述基材薄膜的粘着力降低为宜。
由此，在第1粘接着层自基材薄膜剥离之际，借助照射放射线等高能量射线，剥离可更容易地进行。
另外，所述粘接片中，以进一步具备配置于所述第1粘接着层周边部分的至少一部分与所述剥离基材之间的第2粘接着层为宜。
由于具备这样的第2粘接着层，对于半导体晶片切割时使用的晶片环，贴合此第2粘接着层，可使第1粘接着层不必直接贴合于晶片环。第1粘接着层直接贴合于晶片环时，第1粘接着层的粘着力，需要调整至可轻易从晶片环剥离的程度的低粘着力。但是，通过将第2粘接着层贴合于晶片环，则不需要这样的粘着力的调整。因此，通过使第1粘接着层具有充分高的粘着力，同时使第2粘接着层具有可轻易剥离晶片环程度的充分低的粘着力，可更高效率地进行半导体晶片的切割操作及其后的晶片环的剥离操作。进而，由于可调整第2粘接着层的粘着力至充分低，因此在剥离基材与第2粘接着层之间容易做出剥离起点，可使第2粘接着层、第1粘接着层及基材薄膜容易自剥离基材剥离，能更充分抑制剥离不良的产生。
这里，所述第2粘接着层为，对于剥离所述剥离基材后所述第2粘接着层应该贴合的被粘附体和所述第1粘接着层而言，以在室温下具有粘着性为宜。
另外，所述粘接片中，以进一步具备配置于所述第1粘接着层的所述周边部分的至少一部分与所述第2粘接着层之间的中间层为宜。
由于具备这样的中间层，可提高第2粘接着层的材料选择的自由度。例如，制造具备第2粘接着层的粘接片之际，于剥离基材上层叠第2粘接着层后，需要预先切断此第2粘接着层。可廉价取得的粘接着层，其本身并无自身支撑性，有难以自剥离基材完全去除的情况。但是，借助在第2粘接着层上具备中间层，预先切断时，可轻易将第2粘接着层连同此中间层去除，可谋求操作的效率化，并提高第2粘接着层的材料选择的自由度。因此，可轻易调整第2粘接着层的粘着力，在剥离基材与第2粘接着层之间容易做出剥离起点，可使第2粘接着层、第1粘接着层及基材薄膜容易自剥离基材剥离，能更充分抑制剥离不良的产生。
另外，本发明提供一种粘接片的制造方法，其为具备剥离基材、基材薄膜、及配置于所述剥离基材与所述基材薄膜之间的第1粘接着层的粘接片的制造方法，其特征为，包括在所述剥离基材上，层叠所述第1粘接着层和所述基材薄膜的第1层叠步骤；经所述第1层叠步骤后，由所述基材薄膜的与所述第1粘接着层侧为相反侧的面切入到达所述剥离基材，于所述剥离基材上形成环状的切入部分的第1切断步骤；所述第1切断步骤中，所述切入部分的切入深度小于所述剥离基材的厚度，且为25μm以下。
本发明还提供一种粘接片的制造方法，其为具备剥离基材、基材薄膜、配置于所述剥离基材与所述基材薄膜之间的第1粘接着层、及配置于所述剥离基材与所述第1粘接着层之间的第2粘接着层的粘接片的制造方法，其特征为，包括在所述剥离基材上，部分性地层叠所述第2粘接着层的第2层叠步骤；在所述剥离基材和所述第2粘接着层上，层叠所述第1粘接着层和所述基材薄膜的第3层叠步骤；由所述基材薄膜的与所述第1粘接着层侧为相反侧的面切入到达所述剥离基材，于所述剥离基材上形成环状的切入部分的第2切断步骤；所述第2切断步骤中，进行切断，使得所述第2粘接着层在所述切入部分内侧区域被设置在所述第1粘接着层的周边部分的至少一部分与所述剥离基材之间，并按使所述切入部分的切入深度小于所述剥离基材的厚度，且为25μm以下来形成切入部分。
本发明进而提供一种粘接片的制造方法，其为具备剥离基材、基材薄膜、配置于所述剥离基材与所述基材薄膜之间的第1粘接着层、配置于所述剥离基材与所述第1粘接着层之间的第2粘接着层、及配置于所述第1粘接着层与第2粘接着层之间的中间层的粘接片的制造方法，其特征为，含有在所述剥离基材上，部分性地层叠所述第2粘接着层及所述中间层的第4层叠步骤；在所述剥离基材及所述中间层上，层叠所述第1粘接着层及所述基材薄膜的第5层叠步骤；由所述基材薄膜的与所述第1粘接着层侧为相反侧的面切入到达所述剥离基材，于所述剥离基材上形成环状的切入部分的第3切断步骤；所述第3切断步骤中，进行切断，使得所述第2粘接着层在所述切入部分内侧区域被设置在所述第1粘接着层的周边部分的至少一部分与所述剥离基材之间，并按使所述切入部分的切入深度小于所述剥离基材的厚度，且为25μm以下来形成切入部分。
这些粘接片的制造方法中，施行预先切断加工，并借助预先切断加工使在剥离基材上形成的切入部分的切入深度为上述范围。因此，所得粘接片可充分抑制剥离不良的产生。
另外，上述第1～3的切断步骤中，以所述剥离基材的厚度为a(μm)、所述切入部分的切入深度为d(μm)，以(d/a)的值满足下述式(1)的条件来形成切入部分为宜。
0＜(d/a)≤0.7……(1)
由此，能获得可更充分抑制剥离不良的产生的粘接片。
另外，本发明提供一种半导体装置的制造方法，其特征为，包括自所述本发明的粘接片剥离所述剥离基材，获得由所述基材薄膜及所述第1粘接着层所成的第1层叠体的第1剥离步骤；将所述第1层叠体中的所述第1粘接着层贴合于半导体晶片的第1贴合步骤；通过切割所述半导体晶片及所述第1粘接着层，获得附着有所述第1粘接着层的半导体元件的第1切割步骤；从所述基材薄膜上拾取附着有所述第1粘接着层的所述半导体元件的第1拾取步骤；将所述半导体元件以所述第1粘接着层为中介，粘接于半导体元件搭载用的支持部件的第1粘接步骤。
本发明还提供一种半导体装置的制造方法，其特征为，包括自所述本发明的粘接片剥离所述剥离基材，获得由所述基材薄膜、所述第1粘接着层及所述第2粘接着层所成的第2层叠体的第2剥离步骤；将所述第2层叠体中的所述第1粘接着层贴合于半导体晶片，所述第2粘接着层贴合于晶片环的第2贴合步骤；通过切割所述半导体晶片及所述第1粘接着层，获得附着有所述第1粘接着层的半导体元件的第2切割步骤；从所述基材薄膜上拾取附着有所述第1粘接着层的所述半导体元件的第2拾取步骤；将所述半导体元件以所述第1粘接着层为中介，粘接于半导体元件搭载用的支持部件的第2粘接步骤。
本发明进而提供一种半导体装置的制造方法，其特征为，包括自所述本发明的粘接片剥离所述剥离基材，获得由所述基材薄膜、所述第1粘接着层、所述中间层及所述第2粘接着层所成的第3层叠体的第3剥离步骤；将所述第3层叠体中的所述第1粘接着层贴合于半导体晶片，所述第2粘接着层贴合于晶片环的第3贴合步骤；通过切割所述半导体晶片及所述第1粘接着层，获得附着有所述第1粘接着层的半导体元件的第3切割步骤；从所述基材薄膜上拾取附着有所述第1粘接着层的所述半导体元件的第3拾取步骤；将所述半导体元件以所述第1粘接着层为中介，粘接于半导体元件搭载用的支持部件的第3粘接步骤。
根据这些制造方法，通过在其制造步骤中使用本发明的粘接片，可充分抑制制造过程中的剥离不良的产生，能高效率且确实的制造半导体装置。
本发明进而提供一种半导体装置，其特征为，利用所述本发明的半导体装置的制造方法进行制造。
另外，本发明提供一种粘接片，其为具有剥离基材、粘接层、粘着层及基材薄膜顺次层叠的结构的粘接片，其特征为，所述粘接层具有规定的第1平面形状，且部分性的形成于所述剥离基材上；所述剥离基材上，沿着所述第1平面形状的周边，从与所述粘接层接触的一侧的面形成第1切入部分；所述第1切入部分的切入深度为小于所述剥离基材的厚度，且为25μm以下。
这里，本发明中的切入深度，是指通过以电子显微镜观测形成于剥离基材的切入部分的剥离基材的厚度方向的深度剖面，测定任意的10点，取其平均值。
这样的粘接片，是施行如上所述的预先切断加工的粘接片。这样的粘接片，借助剥离基材的第1切入部分的切入深度为上述范围，可充分抑制粘接层或粘着层咬入第1切入部分。因此，剥离基材与粘接层的界面不被密封，粘接层、粘着层及基材薄膜容易自剥离基材剥离，可充分抑制剥离不良的产生。
另外，上述粘接片，以所述剥离基材的厚度为a(μm)、所述第1切入部分的切入深度为d1(μm)，(d1/a)的值以满足下述式(2)的条件为宜。
0＜(d1/a)≤0.7……(2)
由此，可以更充分地抑制粘接层或粘着层咬入第1切入部分，可以更充分地抑制剥离不良的产生。
另外，所述粘接片中，以所述粘着层覆盖所述粘接层，且于所述粘接层的周围与所述剥离基材接触来层叠为宜。在这样的层叠有粘着层的粘接片中，所述粘着层及所述基材薄膜具有规定的第2平面形状，且部分性地形成于所述剥离基材上；所述剥离基材上，沿着所述第2平面形状的周边，从与所述粘接层接触的一侧的面形成第2切入部分；所述第2切入部分的切入深度以小于所述剥离基材的厚度、且为25μm以下为宜。
这样的粘接片，不仅对粘接层施行预先切断加工，而且对按覆盖此粘接层来层叠的粘着层及基材薄膜也另外施行预先切断加工。这样的粘接片，借助剥离基材的第2切入部分的切入深度为上述范围，可充分抑制粘着层咬入第2切入部分。因此，剥离基材与粘着层的界面不被密封，粘着层及基材薄膜容易自剥离基材剥离，可充分抑制剥离不良的产生。
另外，上述粘接片，以所述剥离基材的厚度为a(μm)、所述第2切入部分的切入深度为d2(μm)，(d2/a)的值以满足下述式(3)的条件为宜。
0＜(d2/a)≤0.7……(3)
由此，可以更充分地抑制粘着层咬入第2切入部分，可以更充分地抑制剥离不良的产生。
另外，所述粘接片中，所述粘接层，以具有与剥离所述剥离基材后所述粘接层应该贴合的被粘附体的平面形状相符合的平面形状为宜。
所述被粘附体有例如半导体晶片。由于粘接层具有符合于此半导体晶片平面形状的平面形状，有使切割半导体晶片的切割步骤更容易的倾向。还有，粘接层的平面形状，不必与半导体晶片的平面形状完全一致，例如可以是比半导体晶片的平面形状略大的平面形状。
进而，所述粘接片中，所述粘着层为，对于剥离所述剥离基材后所述粘着层应该贴合的被粘附体和所述粘接层而言，以在室温下具有粘着力为宜。
由此，切割半导体晶片之际，半导体晶片被充分固定，切割更为容易。另外，在切割半导体晶片之际使用晶片环，按使粘着层紧贴于此晶片环来进行粘接片的贴合时，可充分获得对晶片环的粘着力，使切割更加容易。
另外，上述粘着层，以借助高能量射线的照射，对于所述粘接层的粘着力降低为宜。
由此，在剥离粘接层和粘着层之际，借助照射放射线等高能量射线，剥离可更容易进行。
本发明还提供一种粘接片的制造方法，其为具有剥离基材、粘接层、粘着层及基材薄膜顺次层叠的结构的粘接片的制造方法，其特征为，包括在所述剥离基材上，顺次层叠所述粘接层、所述粘着层及所述基材薄膜的第1层叠步骤；由所述基材薄膜的与所述粘着层接触的一侧为相反侧的面切入到达所述剥离基材，将所述粘接层、所述粘着层及所述基材薄膜切断成规定平面形状，并且于所述剥离基材上形成第1切入部分的第1切断步骤；所述第1切断步骤中，按使所述第1切入部分的切入深度为小于所述剥离基材的厚度，且为25μm以下来进行切入。
这样的粘接片的制造方法中，施行预先切断加工，并使借助该预先切断加工于剥离基材上形成的第1切入部分的切入深度为上述范围。因此，所得粘接片可充分抑制剥离不良的产生。
另外，所述第1切断步骤中，以所述剥离基材的厚度为a(μm)、所述第1切入部分的切入深度为d1(μm)，以(d1/a)的值满足下述式(2)的条件来形成切入部分为宜。
0＜(d1/a)≤0.7……(2)
由此，能获得可更充分抑制剥离不良的产生的粘接片。
本发明进而提供一种粘接片的制造方法，其为具有剥离基材、粘接层、粘着层及基材薄膜顺次层叠结构的粘接片的制造方法，其特征为，含有在所述剥离基材上，层叠所述粘接层的第2层叠步骤；由所述粘接层的与所述剥离基材接触的一侧为相反侧的面切入到达所述剥离基材，将所述粘接层切断成规定的第1平面形状，并且于所述剥离基材上形成第1切入部分的第2切断步骤；在所述粘接层上，顺次层叠所述粘着层及所述基材薄膜的第3层叠步骤；所述第2切断步骤中，按使所述第1切入部分的切入深度为小于所述剥离基材的厚度，且为25μm以下来进行切入。
这样的粘接片的制造方法中，施行预先切断加工，并使借助预先切断加工于剥离基材上形成的第1切入部分的切入深度为上述范围。因此，所得粘接片可充分抑制剥离不良的产生。
另外，所述第2切断步骤中，以所述剥离基材的厚度为a(μm)、所述第1切入部分的切入深度为d1(μm)，以(d1/a)的值满足下述式(2)的条件来形成切入部分为宜。
0＜(d1/a)≤0.7……(2)
由此，能获得可更充分抑制剥离不良的产生的粘接片。
另外，所述粘接片的制造方法中，所述第3层叠步骤中为，层叠所述粘着层及所述基材薄膜，使得所述粘着层覆盖所述粘接层，并且在所述粘接层的周围与所述剥离基材接触，进而包括由所述基材薄膜的与所述粘接层接触侧的相对侧的面切入到达所述剥离基材，将所述基材薄膜及所述粘着层切断成规定的第2平面形状，并于所述剥离基材上形成第2切入部分的第3切断步骤；所述第3切断步骤中，按使所述第2切入部分的切入深度为小于所述剥离基材的厚度，且为25μm以下来进行切入。
这样的粘接片的制造方法中，由于借助预先切断加工使剥离基材上形成的第2切入部分的切入深度为上述范围，因此所得粘接片可充分抑制剥离不良的产生。
另外，所述第3切断步骤中，以所述剥离基材的厚度为a(μm)、所述第2切入部分的切入深度为d2(μm)，以(d2/a)的值满足下述式(3)的条件来形成切入部分为宜。
0＜(d2/a)≤0.7……(3)
由此，能获得可更充分抑制剥离不良的产生的粘接片。
本发明还提供一种半导体装置的制造方法，其特征为，包括在所述本发明的粘接片中，将所述粘接层、所述粘着层及所述基材薄膜所成的层叠体由所述剥离基材中剥离，将所述层叠体以所述粘接层为中介贴合于半导体晶片，获得附有层叠体的半导体晶片的贴合步骤；切割所述附有层叠体的半导体晶片，获得规定尺寸的附有层叠体的半导体元件的切割步骤；以高能量射线照射所述层叠体的所述粘着层，使所述粘着层对所述粘接层的粘着力降低后，将所述粘着层及所述基材薄膜由所述粘接层剥离而获得附有粘接层的半导体元件的剥离步骤；将所述附有粘接层的半导体元件，以所述粘接层为中介粘接于半导体元件搭载用的支持部件的粘接步骤。
根据这样的制造方法，由于其制造步骤中使用本发明的粘接片，因此可充分抑制制造过程中剥离不良的产生，能高效率且确实的制造半导体装置。
本发明进而提供一种半导体装置，其特征为利用所述本发明的半导体装置的制造方法进行制造。
发明的效果
根据本发明，可以提供施行预先切断加工，能充分抑制含粘接着层及基材薄膜的层叠体自剥离基材的剥离不良，或含粘接层、粘着层及基材薄膜的层叠体的剥离不良的粘接片及其制造方法，以及，使用所述粘接片的半导体装置的制造方法及半导体装置。
附图说明
图1为本发明的粘接片的第1实施方式的平面图。
图2为沿图1的A1-A1线将图1所示的粘接片1切断时的模式截面图。
图3为粘接片的第1层叠体20与半导体晶片32及晶片环34贴合的状态的模式截面图。
图4为本发明的粘接片的第2实施方式的平面图。
图5为沿图4的A2-A2线将图4所示的粘接片2切断时的模式截面图。
图6为本发明的粘接片的第3实施方式的平面图。
图7为沿图6的A3-A3线将图6所示的粘接片3切断时的模式截面图。
图8为制造粘接片1的一连串步骤图。
图9为制造粘接片2的一连串步骤图。
图10为制造粘接片3的一连串步骤图。
图11为进行第2层叠体20贴合于半导体晶片32的操作的一连串步骤图。
图12为切割半导体晶片32的一连串步骤图。
图13为本发明的半导体元件的一个实施方式的模式截面图。
图14为对单层型的粘接片进行预先切断加工的一连串步骤图。
图15为对借助以往的预先切断加工，在剥离基材10上所形成的切入部分E附近进行了放大的模式截面图。
图16为本发明的粘接片的第7实施方式的平面图。
图17为沿图16的A11-A11线将图16所示的粘接片201切断时的模式截面图。
图18为本发明的粘接片的第8实施方式的平面图。
图19为沿图18的A12-A12线将图18所示的粘接片202切断时的模式截面图。
图20为本发明的粘接片的第9实施方式的平面图。
图21为沿图20的A13-A13线将图20所示的粘接片203切断时的模式截面图。
图22为进行层叠体210贴合于半导体晶片32的操作的一连串步骤图。
图23为本发明的半导体元件的一个实施方式的模式截面图。
图24为对层叠型的粘接片进行预先切断加工的一连串步骤图。
图25为对借助以往的预先切断加工，在剥离基材212所形成的切入部分F附近进行了放大的模式截面图。
符号说明
1、2、3、201、202、203：粘接片
10、212：剥离基材
12：第1粘接着层
14、224：基材薄膜
16：第2粘接着层
18：中间层
20：第1层叠体
22：第2层叠体
24：第3层叠体
32：半导体晶片
33、72：半导体元件
34：晶片环
36：平台
42、242：第1卷
44：卷芯
52、252：第2卷
54：卷芯
62、68：辊
70：有机衬底
71：搭载半导体用的支持部件
74：电路图型
76：接头
78：引线接合
80：封闭材料
210：层叠体
214：粘接层
220：粘着薄膜
222：粘着层
具体实施方式
参照附图同时就本发明的适合的实施方式详细说明如下。还有，下述说明中，相同或相当部分以同一符号表示，省略重复的说明。另外，上下左右等位置关系，除特别规定外，以附图所示的位置关系为基准。进而，附图的尺寸比例并不限定于附图所示的比例。
[粘接片]
<第1实施方式>
图1为本发明的粘接片的第1实施方式的平面图，图2为图1所示的粘接片1沿图1的A1-A1线切断时的模式截面图。如图1及图2所示，粘接片1具有将剥离基材10、和第1粘接着层12、和基材薄膜14顺次层叠的结构。另外，由第1粘接着层12及基材薄膜14所成的第1层叠体20被切断成规定的平面形状，部分性地层叠于剥离基材10上。进而，在剥离基材10上，沿着第1层叠体20的平面形状的周边，由第1粘接着层12侧的面，于剥离基材10的厚度方向，形成环状的切入部分D。第1层叠体20是，按覆盖剥离基材10中切入部分D内侧的面整体来层叠的。
这里，所谓第1层叠体20的所述规定的平面形状，只要是在剥离基材10上成为第1层叠体20部分性层叠的状态的形状，则没有特别的限制。第1层叠体20的所述规定的平面形状，以符合于半导体晶片等被粘附体的平面形状的平面形状为宜。例如圆形、略圆形、方形、五角形、六角形、八角形、晶片形状(圆的外周的一部分为直线的形状)等容易贴合于半导体晶片的形状是适宜的。其中，为了使半导体晶片搭载部分以外的浪费部分少，优选圆形或晶片形状。
另外，进行半导体晶片的切割之际，通常以切割装置处理，因而使用晶片环。此情况，如图3所示，由粘接片1上将剥离基材10剥离，在第1粘接着层12上贴合晶片环34，于其内侧贴合半导体晶片32。这里，晶片环34为圆环状或四角环状等的框。粘接片1中的第1层叠体20，进而以具有符合这里晶片环34的平面形状为宜。
另外，第1粘接着层12，以可在室温(25℃)下使半导体晶片或晶片环充分固定、且切割后对晶片环等具有可剥离的程度的粘着性为宜。
另外，粘接片1中，在剥离基材10中形成的切入部分D的切入深度d，为小于剥离基材10的厚度、且为25μm以下。
就构成粘接片1的各层详细说明如下。
剥离基材10，在使用粘接片1时担负作为载体薄膜的任务。这样的剥离基材10，可使用例如聚对苯二甲酸乙二醇酯薄膜等聚酯系薄膜，聚四氟乙烯薄膜、聚乙烯薄膜、聚丙烯薄膜、聚甲基戊烯薄膜、聚乙酸乙烯酯薄膜等聚烯烃系薄膜，聚氯乙烯薄膜、聚酰亚胺薄膜等塑料薄膜等。另外，也可使用纸、非织造布、金属箔等。
另外，剥离基材10的第1粘接着层12侧的面，以使用聚硅酮系剥离剂、氟系剥离剂、长链烷基丙烯酸酯系剥离剂等进行表面处理为宜。
剥离基材10的厚度，在不损害使用时的操作性的范围可适当选择。剥离基材10的厚度，优选10～500μm，为宜，更优选25～100μm，特别优选30～50μm。
第1粘接着层12中，可含有例如热塑性成份、热聚合性成份、放射线聚合性成份。借助含有这样成份的组成，可以使第1粘接着层12具有放射线(例如紫外光)或热硬化的特性。另外，也可含有借助放射线以外的高能量射线(例如电子线等)进行聚合的成份。
这里，通过使第1粘接着层12中含有放射线聚合性成份，在半导体晶片等被粘附体贴合了第1粘接着层12后，于进行切割前照射光可提高切割时的粘着力，或相反的，在进行切割后照射光使粘着力降低，可使拾取容易进行。本发明中，这样的放射线聚合性成份，可使用以往放射线聚合性的切割薄片中所使用的成份，没有特别的限制。另外，通过含有热硬化性成份，利用半导体元件搭载于其应搭载的支持部件时的热、或焊剂回流时的热，使第1粘接着层12硬化，可提高半导体装置的可靠性。就各自的成份详细说明如下。
第1粘接着层12所使用的热塑性成份，只要是具有热塑的树脂，或至少在未硬化状态下具有热塑性、加热后形成交联结构的树脂，则没有特别的限制。这样的热塑性成份，使用例如(1)Tg(玻璃转移温度)为10～100℃、且重均分子量为5,000～200,000的成分，或(2)Tg为-50～10℃、且重均分子量为100,000～1,000,000的成分是适宜的。
上述(1)的热塑性树脂有，例如聚酰亚胺树脂、聚酰胺树脂、聚醚酰亚胺树脂、聚酰胺酰亚胺树脂、聚酯树脂、聚酯酰亚胺树脂、苯氧树脂、聚砜树脂、聚醚砜树脂、聚苯硫醚树脂、聚醚酮树脂等。其中以使用聚酰亚胺树脂为宜。另外，上述(2)的热塑性树脂，以使用含有官能性单体的聚合物为宜。
作为这些热塑性树脂中的较好者一，举出聚酰亚胺树脂。这样的聚酰亚胺树脂，可通过以众所周知的方法使四羧酸二酐与二胺进行缩合反应而得。即，在有机溶剂中，使用等摩尔或大致等摩尔的四羧酸二酐与二胺(各成份可以任意的顺序添加)，在反应温度80℃以下，优选0～60℃，进行附加反应。随反应的进行，反应液的粘度徐徐上升，生成聚酰亚胺的前体的聚酰胺酸。
另外，作为上述热塑性树脂中的较好者之一，举出含官能性单体的聚合物。这样的聚合物中的官能基有，例如缩水甘油基、丙烯酰基、甲基丙烯酰基、羟基、羧基、三聚异氰酸酯基、氨基、酰胺基等，其中以缩水甘油基为宜。更具体而言，以含有丙烯酸缩水甘油酯或甲基丙烯酸缩水甘油酯等官能性单体的含有缩水甘油基的(甲基)丙烯酸系共聚物等为宜，进而以与环氧树脂等热硬化树脂不相溶为宜。
所述含官能性单体的聚合物、重均分子量为10万以上的高分子量成份有，例如含有丙烯酸缩水甘油酯或甲基丙烯酸缩水甘油酯等官能性单体、且重均分子量为10万以上的含有缩水甘油基的(甲基)丙烯酸系共聚物等，其中以与环氧树脂不相溶者为宜。
所述含有缩水甘油基的(甲基)丙烯酸系共聚物，可使用例如，(甲基)丙烯酸酯共聚物、丙烯酸系橡胶等，优选丙烯酸系橡胶。丙烯酸系橡胶是以丙烯酸酯为主成份，主要是由丙烯酸丁酯与丙烯腈等的共聚物、或丙烯酸乙酯与丙烯腈等的共聚物等所成的橡胶。
所述所谓官能性单体，是指具有官能基的单体而言，作为这样的单体，以使用丙烯酸缩水甘油酯或甲基丙烯酸缩水甘油酯等为宜。重均分子量为10万以上的含有缩水甘油基的(甲基)丙烯酸系共聚物，具体的有，例如，长濑CHEMTEX股份有限公司制的HTR-860P-3(商品名)等。
所述丙烯酸缩水甘油酯或甲基丙烯酸缩水甘油酯等含有环氧树脂的单体单元的量，为了通过加热硬化而有效形成网状结构，对单体全量而言以0.5～50重量％为宜。另外，从可确保粘接力，并能防止凝胶化的观点而言，优选0.5～6.0重量％，更优选0.5～5.0重量％，特别优选0.8～5.0重量％。
丙烯酸缩水甘油酯、甲基丙烯酸缩水甘油酯以外的所述官能性单体有，例如(甲基)丙烯酸乙酯、(甲基)丙烯酸丁酯等，这些可单独或两种以上组合使用。还有，本发明中，所谓(甲基)丙烯酸乙酯为丙烯酸乙酯或甲基丙烯酸乙酯。将官能性单体组合使用时的混合比率为，考虑含有缩水甘油基的(甲基)丙烯酸系共聚物的Tg而决定，以Tg为-10℃以上为宜。Tg为-10℃以上时，于B阶状态的粘接着层的粘性较适当，有处理性变为良好的倾向。
使所述单体聚合，制造含官能性单体的重均分子量为10万以上的高分子量成份时，其聚合方法没有特别的限制，可使用例如珠状聚合、溶液聚合等方法。
含官能性单体的高分子量成份的重均分子量为10万以上，优选30万～300万，更优选50万～200万。重均分子量为此范围时，作为薄片状或薄膜时的强度、可挠性、及触感性较适当，另外，流动性适宜，因此有可确保配线的电路填充性的倾向。还有，本发明中，所谓重均分子量，是指以凝胶渗透色谱法测定、使用标准聚苯乙烯标准曲线换算的值。
另外，含官能性单体的重均分子量10万以上的高分子量成份的使用量，相对于热聚合性成份100重量份，优选为10～400重量份。在此范围时，可确保储存弹性率及成型时的流动性抑制，有在高温下的处理性良好的倾向。另外，高分子量成份的使用量，相对于热聚合性成份100重量份，更优选为15～350重量份，特别优选为20～300重量份。
第1粘接着层12所使用的热聚合性成份，只要是借助热而聚合的物质，则没有特别的限制，例如有具有缩水甘油基、丙烯酰基、甲基丙烯酰基、羟基、羧基、三聚异氰酸酯基、氨基、酰胺基等官能基的化合物。这些可单独或两种以上组合使用。还有，考虑作为粘接片的耐热性时，以使用借助热进行硬化而产生粘接作用的热硬化性树脂为宜。
热硬化性树脂有，例如环氧树脂、丙烯酸系树脂、硅树脂、酚树脂、热硬化型聚酰亚胺树脂、聚氨酯树脂、三聚氰胺树脂、尿素树脂等；从获得耐热性、操作性、可靠性优异的粘接片的方面考虑，优选使用环氧树脂。
环氧树脂，只要是进行硬化而具有粘接作用的物质，则没有特别的限制。这样的环氧树脂可使用例如，双酚A型环氧树脂等二官能环氧树脂，苯酚酚醛型环氧树脂或甲酚酚醛型环氧树脂等酚醛型环氧树脂等。另外，可使用多官能环氧树脂、缩水甘油基胺型环氧树脂、含杂环的环氧树脂或脂环式环氧树脂等一般已知的物质。
双酚A型环氧树脂有，日本环氧树脂股份有限公司制的EPICOTE系列(EPICOTE807、815、825、827、828、834、1001、1004、1007、1009)、陶氏化学公司制的DER-330、301、361，及东都化成股份有限公司制的YD8125、YDF8170等。
苯酚酚醛型环氧树脂有日本环氧树脂股份有限公司制的EPICOTE152、154，日本化药股份有限公司制的EPPN-201，陶化学公司制的DEN-438等；另外，邻-甲酚酚醛型环氧树脂有日本化药股份有限公司制的EOCN-102S、103S、104S、1012、1025、1027，及东都化成股份有限公司制的YDCN 701、702、703、704等。
多官能环氧树脂有，日本环氧树脂股份有限公司制的Epon 1031S，汽巴特殊化学品公司制的爱牢达(Araldite)0163，长濑CHEMTEX股份有限公司制的迭纳口鲁(デナコ一ル)EX-611、614、614B、622、512、521、421、411、321等。
胺型环氧树脂有日本环氧树脂股份有限公司制的EPICOTE604，东都化成股份有限公司制的YH-434，三菱气体化学股份有限公司制的TETRAD-X及TETRAD-C，住友化学股份有限公司制的ELM-120等。
含杂环的环氧树脂有，汽巴特殊化学品公司制的爱牢达(Araldite)PT810，UCC公司制的ERL 4234、4299、4221、4206等。这些环氧树脂，可单独或两种以上组合使用。
使用环氧树脂之际，以使用环氧树脂硬化剂为宜。环氧树脂硬化剂，可使用通常所使用的众所周知的硬化剂，有例如胺类、聚酰胺、酸酐、多硫化物、三氟化硼、二氰基二酰胺、双酚A、双酚F、双酚S等一分子中具有两个以上酚性羟基的双酚类，苯酚酚醛树脂、双酚A酸醛树脂及甲酚酚醛树脂等酚树脂等。尤其从吸湿时的耐电蚀性优越的方面考虑，以苯酚酚醛树脂、双酚A酚醛树脂及甲酚酚醛树脂等酚树脂为宜。还有，本发明中所谓环氧树脂硬化剂，也包含对环氧基起催化剂性作用的而促进交联的所谓的硬化促进剂。
所述酚树脂硬化剂中的较好者有，例如大日本油墨化学工业股份有限公司制的商品名：飞诺莱多(フエノライト)LF2882、LF2822、TD-2090、TD-2149、VH-4150、VH-4170，明和化成股份有限公司制的商品名：H-1，日本环氧树脂股份有限公司制的商品名：EPICURE MP402FPY、YL6065、YLH129B65，及三井化学股份有限公司制的商品名：密雷库斯(ミレツクス)XL、XLC、RN、RS、VR等。
第1粘接着层12所使用的放射线聚合性成份，没有特别的限制，可使用例如丙烯酸甲酯、甲基丙烯酸甲酯、丙烯酸乙酯、甲基丙烯酸乙酯、丙烯酸丁酯、甲基丙烯酸丁酯、丙烯酸-2-乙基己基酯、甲基丙烯酸-2-乙基己基酯、丙烯酸戊烯基酯、丙烯酸四氢糠酯、甲基丙烯酸四氢糠酯、二乙二醇二丙烯酸酯、三乙二醇二丙烯酸酯、四乙二醇二丙烯酸酯、二乙二醇二甲基丙烯酸酯、三乙二醇二甲基丙烯酸酯、四乙二醇二甲基丙烯酸酯、三羟甲基丙烷二丙烯酸酯、三羟甲基丙烷三丙烯酸酯、三羟甲基丙烷二甲基丙烯酸酯、三羟甲基丙烷三甲基丙烯酸酯、1，4-丁二醇二丙烯酸酯、1，6-己二醇二丙烯酸酯、1，4-丁二醇二甲基丙烯酸酯、1，6-己二醇二甲基丙烯酸酯、季戊四醇三丙烯酸酯、季戊四醇四丙烯酸酯、季戊四醇三甲基丙烯酸酯、季戊四醇四甲基丙烯酸酯、二季戊四醇六丙烯酸酯、二季戊四醇六甲基丙烯酸酯、苯乙烯、二乙烯基苯、4-乙烯基甲苯、4-乙烯基吡啶、N-乙烯基吡咯烷酮、丙烯酸2-羟基乙基酯、甲基丙烯酸2-羟基乙基酯、1，3-丙烯酰基氧-2-羟基丙烷、1，2-甲基丙烯酰基氧-2-羟基丙烷、亚甲基双丙烯酰胺、N，N-二甲基丙烯酰胺、N-羟甲基丙烯酰胺、三(β-羟基乙基)三聚异氰酸酯的三丙烯酸酯等。
另外，第1粘接着层12中，可添加光聚合引发剂(例如借助活性光的照射，生成游离基的物质)。这样的光聚合引发剂有，例如二苯甲酮、N，N′-四甲基-4，4′-二氨基二苯甲酮(米蚩酮)、N，N′-四乙基-4，4′-二氨基二苯甲酮、4-甲氧基-4′-二甲基氨基二苯甲酮、2-苄基-2-二甲基氨基-1-(4-吗啉代苯基)-丁酮-1、2，2-二甲氧基-1，2-二苯基乙烷-1-酮、1-羟基-环己基-苯基酮、2-甲基-1-[4-(甲硫基)苯基]-2-吗啉代丙酮-1、2，4-二乙基噻吨酮、2-乙基蒽醌、菲醌等芳香族酮，苯偶姻甲醚、苯偶姻乙醚、苯偶姻苯基醚等苯偶姻醚，甲基苯偶姻、乙基苯偶姻等苯偶姻，苄基二甲基缩酮等苄基衍生物，2-(邻-氯苯基)-4，5-二苯基咪唑二聚物、2-(邻-氯苯基)-4，5-二(间-甲氧基苯基)咪唑二聚物、2-(邻-氟苯基)-4，5-苯基咪唑二聚物、2-(邻-甲氧基苯基)-4，5-二苯基咪唑二聚物、2-(对-甲氧基苯基)-4，5-二苯基咪唑二聚物、2，4-二(对-甲氧基苯基)-5-苯基咪唑二聚物、2-(2，4-二甲氧基苯基)-4，5-二苯基咪唑二聚物等2，4，5-三芳基咪唑二聚物，9-苯基吖啶、1，7-双(9，9′-吖啶基)庚烷等吖啶衍生物等。
另外，第1粘接着层12中，可添加借助照射放射线产生碱及游离基的光引发剂。这样，借助切割前或切割后的光照射，产生游离基，使光硬化成份进行硬化，并且在系内产生作为热硬化性树脂的硬化剂的碱，经其后的热经历可有效的进行第1粘接着层12的热硬化反应，因此不必分别添加光反应与热硬化反应各自的引发剂。借助照射放射线产生碱及游离基的光引发剂，可使用例如2-甲基-1-[4-(甲硫基)苯基]-2-吗啉代丙烷-1-酮(汽巴特殊化学品公司制，依鲁加立尔907)、2-苄基-2-二甲基氨基-1-(4-吗啉代苯基)-丁酮-1-酮(汽巴特殊化学品公司制，依鲁加立尔369)、六芳基双咪唑衍生物(苯基可被卤素、烷氧基、硝基、氰基等取代基取代)、苯并异恶唑酮衍生物等。
另外，为使以放射线或热进行硬化的第1粘接着层12的储存弹性率增大，可使用例如增加环氧树脂的使用量，或使用缩水甘油基浓度高的环氧树脂或羟基浓度高的酚树脂等提高聚合物整体的交联密度，或添加填料等方法。
进而，第1粘接着层12中，为了提高可挠性或耐回流龟裂性，可添加具有与热聚合性成份相溶性的高分子量树脂。这样的高分子量树脂没有特别的限制，有例如，苯氧树脂、高分子量热聚合性成份、超高分子量热聚合性成份等。这些可单独或两种以上组合使用。
具有与热聚合性成份相溶性的高分子量树脂的使用量，相对于热聚合性成份的总量100重量份，优选为40重量份以下。在此范围时，有能确保热聚合性成份层的Tg的倾向。
另外，第1粘接着层12中，为提高其处理性、提高导热性、调整熔融粘度及赋予触变性等目的，可添加无机填料。无机填料没有特别的限制，有例如氢氧化铝、氢氧化镁、碳酸钙、碳酸镁、硅酸钙、硅酸镁、氧化钙、氧化镁、氧化铝、氮化铝、硼酸铝晶须、氮化硼、结晶性二氧化硅、非晶质二氧化硅等，填料的形状没有特别的限制。这些填料可单独或两种以上组合使用。
借助照射放射线而产生碱的化合物是照射放射线时产生碱的化合物；产生的碱，使热硬化性树脂的硬化反应速度上升，也称为光碱产生剂。产生的碱，从反应性、硬化速度的方面考虑，以强碱化合物为宜。一般地，使用酸离解常数的对数的pKa值作为碱性的指标，以在水溶液中的pKa值为7以上的碱为宜，以9以上的碱更佳。
另外，所述借助照射放射线产生碱的化合物，以使用借助照射波长150～750nm的光产生碱的化合物为宜，使用一般光源之际，为了高效率地产生碱，借助照射250～500nm的光产生碱的化合物是更适宜的。
这样的借助照射放射线而产生碱的化合物的例子，有咪唑、2，4-二甲基咪唑、1-甲基咪唑等咪唑衍生物，哌嗪、2，5-二甲基哌嗪等哌嗪衍生物，哌啶、1，2-二甲基哌啶等哌啶衍生物，脯氨酸衍生物，三甲胺、三乙胺、三乙醇胺等三烷基胺衍生物，4-甲基氨基吡啶、4-二甲基氨基吡啶等4位被氨基或烷基氨基取代的吡啶衍生物，吡咯烷、n-甲基吡咯烷等吡咯烷衍生物，三乙烯二胺、1，8-二氮杂双环(5.4.0)十一烯-1(DBU)等脂环式胺衍生物，苄基甲基胺、苄基二甲基胺、苄基二乙基胺等苄基胺衍生物等。
第1粘接着层12的厚度，以充分确保对搭载衬底的粘接性，并且不影响对半导体晶片的贴合操作及贴合后的切割操作的范围为宜。从这样的观点而言，第1粘接着层12的厚度优选1～300μm，更优选5～150μm，特别优选10～100μm。厚度小于1μm时，有难以确保充分的芯片接合的粘接力的倾向；厚度超过300μm时，有产生对贴合操作及切割操作不良影响等不适情况的倾向。
构成粘接片的基材薄膜14，可使用与剥离基材10所使用的薄膜或薄片相同的物。例如聚对苯二甲酸乙二醇酯等聚酯系薄膜，聚四氟乙烯薄膜、聚乙烯薄膜、聚丙烯薄膜、聚甲基戊烯薄膜、聚乙烯基乙酸酯薄膜等聚烯烃系薄膜，聚氯乙烯薄膜、聚酰亚胺薄膜等塑料薄膜等。进而，基材薄膜14可为这些薄膜层叠2层以上的薄膜。
另外，基材薄膜14的厚度，优选10～500μm，更优选25～100μm，特别优选以30～50μm。
粘接片1是具备如上所说明的剥离基材10、第1粘接着层12及基材薄膜14的物质。此粘接片1中，在剥离基材10上，沿着由第1粘接着层12与基材薄膜14所成的第1层叠体20的平面形状的周边，由剥离基材10的第1粘接着层12侧的面于剥离基材10的厚度方向，形成切入部分D。
此切入部分D的切入深度d为，小于剥离基材10的厚度，且在25μm以下。这里，从获得更良好的剥离性的观点而言，切入深度d优选为15μm以下，更优选10μm以下，特别优选5μm以下。这样，切入深度d越接近0μm越好，最好是大于0μm、在0.5μm以下。
借助切入部分D的切入深度d为上述范围，粘接片1中，可充分抑制第1粘接着层12咬入切入部分D。因此剥离基材10与第1粘接着层12的界面不被密封，第1层叠体20容易自剥离基材10剥离，可充分抑制第1层叠体20贴合于被粘附体之际的剥离不良的产生。
但是，以现行的预先切断装置使切入深度接近于0μm时，装置的调整与预先切断步骤的实施需要很多的时间，生产效率有降低的倾向。因而，在平衡生产效率与抑制剥离不良的方面考虑，优选切入深度d为5～15μm。
另外，以剥离基材10的厚度为a(μm)、粘接片1以(d/a)的值满足下述式(1)的条件为宜。
0＜(d/a)≤0.7……(1)
通过所述(d/a)的值满足所述式(1)的条件，可更充分抑制第1粘接着层12咬入切入部分D，能更充分抑制剥离不良的产生。另外，从更充分获得这样的效果的观点而言，所述式(1)中(d/a)的值的上限值，优选0.5，更优选0.3，特别优选0.25，尤其优选0.15，最优选0.1。
还有，所述切入深度d，如上所述，是通过以电子显微镜观测形成于剥离基材10的切入部分D的深度的剖面，测定任意的10点，取其平均值。从更充分抑制剥离不良的产生的观点而言，任意10点测定的切入部分D的深度，以全部在上述范围为宜。
<第2实施方式>
图4为本发明的粘接片的第2实施方式的平面图，图5为图4所示的粘接片2沿图4的A2-A2线切断时的模式截面图。如图4及图5所示，粘接片2，具有具备剥离基材10、和第1粘接着层12、和配置于第1粘接着层12的周边部分与剥离基材10之间的第2粘接着层16、和基材薄膜14的结构。另外，第1粘接着层12及基材薄膜14，切断成规定的平面形状，部分性的层叠于剥离基材10上。进而，第2粘接着层16也切断成规定的平面形状，在使由基材薄膜14、第1粘接着层12及第2粘接着层16所成的第2层叠体22贴合于半导体晶片及晶片环之际，配置于晶片环的应贴合位置。在剥离基材10上，沿着第2层叠体22的平面形状，由第1粘接着层12及第2粘接着层16侧的面，于剥离基材10的厚度方向，形成环状的切入部分D。
在这样的粘接片2中，形成于剥离基材10的切入部分D的切入深度d，为小于剥离基材10的厚度，且为25μm以下。另外，这样的切入部分D的切入深度d及(d/a)的适宜范围，与第1实施方式中粘接片1的切入深度d及(d/a)的适宜范围相同。
使用这样的粘接片2时，自剥离基材10剥离第2层叠体22，第2层叠体22中的第1粘接着层12贴合于半导体晶片，第2粘接着层16贴合于晶片环。
粘接片2中，剥离基材10、第1粘接着层12及基材薄膜14，可使用与所述第1实施方式的粘接片1所说明的物质相同的物质。
粘接片2的第2粘接着层16，是含有例如丙烯酸系、橡胶系、聚硅酮系的树脂而形成的。这样的第2粘接着层16的厚度，以5～50μm为宜。
此第2粘接着层16，通过配置于第1粘接着层12的周边部分与剥离基材10之间，即，使用粘接片2时贴合于晶片环的位置，第1粘接着层12可不必直接贴合于晶片环。第1粘接着层12直接贴合于晶片环时，第1粘接着层12的粘着力，需要调整至可轻易自晶片环剥离的程度的低粘着力。但是，通过使第2粘接着层16贴合于晶片环，不需要这样的粘着力的调整。因此，通过使第1粘接着层12具有充分高的粘着力，并使第2粘接着层16具有可轻易剥离晶片环程度的充分低的粘着力，能高效率的进行半导体晶片的切割操作及其后的晶片环的剥离操作。进而，由于可调整第2粘接着层16的粘着力至充分的低，于剥离基材10与第2粘接着层16之间，容易做出剥离起点，可轻易自剥离基材10剥离第2粘接着层16、第1粘接着层12及基材薄膜14，能更充分抑制剥离不良的产生。
<第3实施方式>
图6为本发明的粘接片的第3实施方式的平面图，图7为图6所示的粘接片3沿图6的A3-A3线切断时的模式截面图。如图6及图7所示，粘接片3，具有具备剥离基材10、和第1粘接着层12、和配置于第1粘接着层12的周边部分与剥离基材10之间的第2粘接着层16、和配置于第2粘接着层16与基材薄膜14之间的中间层18、和基材薄膜14的结构。另外，第1粘接着层12及基材薄膜14切断成规定的平面形状，部分性的层叠于剥离基材10上。进而，第2粘接着层16及中间层18也切断成规定的平面形状，在使由基材薄膜14、第1粘接着层12、中间层18及第2粘接着层16所成的第3层叠体24贴合于半导体晶片及晶片环之际，配置于晶片环的应贴合位置。在剥离基材10上，沿着第2层叠体22的平面形状，由第1粘接着层12及第2粘接着层16侧的面，于剥离基材10的厚度方向，形成环状的切入部分D。
在这样的粘接片3中，形成于剥离基材10的切入部分D的切入深度d，为小于剥离基材10的厚度，且为25μm以下。另外，这样的切入部分D的切入深度d及(d/a)的适宜范围，与第1实施方式中粘接片1的切入深度d及(d/a)的适宜范围相同。
使用这样的粘接片3时，自剥离基材10剥离第3层叠体24，第3层叠体24中的第1粘接着层12贴合于半导体晶片，第2粘接着层16贴合于晶片环。
粘接片3中，剥离基材10、第1粘接着层12及基材薄膜14，可使用与所述第1实施方式的粘接片1所说明的物质相同的物质；第2粘接着层16，可使用与所述第2实施方式的粘接片2所说明的物质相同的物质。
粘接片3的中间层18，可使用例如由聚乙烯、聚丙烯、聚氯乙烯、聚对苯二甲酸乙二醇酯、乙烯-乙酸乙烯酯共聚物、离子键聚合物树脂、其它的工程塑料等所成的薄膜、金属板或箔。这样的中间层18的厚度，以5～100μm为宜。
粘接片3中，首先，与第2实施方式的粘接片2同样地，第2粘接着层16配置于第1粘接着层12的周边部与剥离基材10之间，即，使用粘接片2时贴合于晶片环的位置。由此，第1粘接着层12可不必直接贴合于晶片环。通过使第1粘接着层12具有充分高的粘着力，并使第2粘接着层16具有可轻易剥离晶片环程度的充分低的粘着力，能高效率的进行半导体晶片的切割操作及其后的晶片环的剥离操作。
进而，粘接片3中，通过在第2粘接着层16与第1粘接着层12之间配置中间层18，可提高第2粘接着层16的材料选择的自由度。例如制造第2实施方式的粘接片2之际，于剥离基材10上层叠第2粘接着层16后，此第2粘接着层16需要预先切断。能以廉价取得的粘接着层，其本身并无自身支撑性，有难以自剥离基材10完全去除的情况。但是，借助具备如粘接片3的中间层18，于预先切断时，可轻易去除此连带中间层18的第2粘接着层16，可谋求操作的效率化，并提高第2粘接着层16的材料选择的自由度。
[粘接片的制造方法]
<第4实施方式>
对于为制造所述第1实施方式的粘接片1的、第4实施方式的粘接片1的制造方法，加以说明。
图8为制造粘接片1的一连串步骤图。首先，如图8(a)所示，在剥离基材10上，层叠由第1粘接着层12及基材薄膜14所成的第1层叠体20(第1层叠步骤)。其次，如图8(b)～(c)所示，借助预先切断刀C，由基材薄膜14的与第1粘接着层12侧为相反侧的面F14切入到达剥离基材10，使基材薄膜14及第1粘接着层12切成规定的平面形状，并于剥离基材10上形成切入部分D(第1切断步骤)。由此，完成粘接片1的制造。
这里，第1切断步骤中，切入部分D的切入深度d为小于剥离基材10的厚度，且为25μm以下。
就各制造步骤说明如下。
第1层叠步骤中，首先，使构成第1粘接着层12的材料溶解或分散于溶剂，作为形成第1粘接着层用清漆，将其涂布于基材薄膜14上后，通过加热去除溶剂形成第1层叠体20。
这里，调制清漆所使用的所述溶剂，只要是可溶解或分散各构成材料的物质，则没有特别的限制。考虑形成层之际的挥发性时，以使用例如甲醇、乙醇、2-甲氧基乙醇、2-乙氧基乙醇、2-丁氧基乙醇、甲乙酮、丙酮、甲异丁酮、甲苯、二甲苯等较低沸点的溶剂为宜。另外，为提高涂膜性的目的，可使用例如二甲基乙酰胺、二甲基甲酰胺、N-甲基吡咯烷酮、环己酮等较高沸点的溶剂。这些溶剂可单独或两种以上组合用。还有，调成清漆后，可借助真空脱气等去除清漆中的气泡。
清漆涂布于基材薄膜14的涂布方法，可使用众所周知的方法，例如刮刀涂布法、辊涂布法、喷雾涂布法、照相凹版涂布法、刮棒涂布法、幕式涂布法等。
其次，使上述制成的第1层叠体20与剥离基材10贴合。由此，形成预先切断前的粘接片(以下称为“前体薄片”)，完成第1层叠步骤。
这里，第1层叠体20与剥离基材10的贴合，可借助以往众所周知的方法进行，例如可使用层压机等进行。
另外，前体薄片，可借助下述的方法制得。例如，将形成第1粘接着层用清漆涂布于剥离基材10上后，以加热去除溶剂形成第1粘接着层12后，使用层压机等在第1粘接着层12上贴合基材薄膜14等的方法。
第1切断步骤中，对如上所述制成的前体薄片，由基材薄膜14的与第1粘接着层12侧为相反侧的面F14切入到达剥离基材10，将由第1粘接着层12及基材薄膜14所成的第1层叠体20切成规定的平面形状，并于剥离基材10上形成切入部分D。
这里，第1层叠体20的切断，可使用与规定的平面形状相应的预先切断刀C来进行。
此第1切断步骤中，切入部分D的切入深度d为小于剥离基材10的厚度，且为25μm以下。还有，从获得具有更良好的剥离性的粘接片的观点而言，切入部分D的切入深度d优选为15μm以下，更优选10μm以下，特别优选5μm以下。这样，切入深度d越接近0μm越好，最好是大于0μm、0.5μm以下。但是，在平衡生产效率与抑制剥离不良的方面考虑，切入深度d以5～15μm为宜。
另外，第1切断步骤中，以剥离基材10的厚度为a(μm)，(d/a)的值以满足下述式(1)的条件为宜。
0＜(d/a)≤0.7……(1)
由此，能获得可更充分抑制剥离不良的产生的粘接片1。另外，从更充分获得这样效果的观点而言，所述式(1)中(d/a)的值的上限值，优选为0.5，更优选0.3，特别优选0.25，尤其优选0.15，最优选0.1。
其后，根据需求剥离去除第1层叠体20的不要部分，得到目标的粘接片1。
<第5实施方式>
对于制造所述第2实施方式的粘接片2的、第5实施方式的粘接片2的制造方法，予以说明。
图9为制造粘接片2的一连串步骤图。首先，如图9(a)所示，在剥离基材10上，层叠第2粘接着层16。接着，借助预先切断刀C切入第2粘接着层16，部分性的去除第2粘接着层16，如图9(b)所示，在剥离基材10的第2粘接着层16侧的面，形成露出面F10(第2层叠步骤)。其后，如图9(c)所示，在剥离基材10的露出面F10及第2粘接着层16上，层叠第1粘接着层12及基材薄膜14(第3层叠步骤)。其次，如图9(d)～(e)所示，借助预先切断刀C，由基材薄膜14的与第1粘接着层12侧为相反侧的面F14切入到达剥离基材10，使基材薄膜14、第1粘接着层12及第2粘接着层16切成规定的平面形状，并于剥离基材10上形成切入部分D(第2切断步骤)。由此，完成粘接片2的制造。
这里，第2切断步骤中，按使在所述规定的平面形状的区域内(所述切入部分D的内侧的区域内)，第1粘接着层12与剥离基材10的露出面F10成为连接的状态，且在所述区域内的周边部分，使第1粘接着层12与第2粘接着层16为连接状态来进行切断，并使切入部分D的切入深度d为小于剥离基材10的厚度，且为25μm以下。
就各制造步骤详细说明如下。
第2层叠步骤中，使构成第2粘接着层16的材料溶解或分散于溶剂，作为形成第2粘接着层用清漆，将其涂布于剥离基材10后，通过加热去除溶剂，形成第2粘接着层16。
接着，在如上所述制成的第2粘接着层16，借助预先切断刀C，由第2粘接着层16的与剥离基材10侧为相反侧的面F16切入到达剥离基材10，自剥离基材10部分性的去除第2粘接着层16，在剥离基材10的第2粘接着层16侧的面形成露出面F10。由此，第2粘接着层16成为在剥离基材10上部分性的层叠的状态，完成第2层叠步骤。
第3层叠步骤中，首先，使构成第1粘接着层12的材料溶解或分散于溶剂，作为形成第1粘接着层用清漆，将其涂布于基材薄膜14上后，通过加热去除溶剂，制作成第1层叠体20。这里，第1层叠体20，可以与所述第4实施方式中说明的同样的工序制作。
之后，使上述制成的第1层叠体20，层叠于剥离基材10的露出面F10及第2粘接着层16上。由此，形成预先切断前的粘接片(以下称为“前体薄片”)，完成第3层叠步骤。
第2切断步骤中，对如上所述制成的前体薄片，由基材薄膜14的与第1粘接着层12侧为相反侧的面F14切入到达剥离基材10，使基材薄膜14、第1粘接着层12及第2粘接着层16切成规定的平面形状，并于剥离基材10上形成切入部分D。
这里，基材薄膜14、第1粘接着层12及第2粘接着层16，可使用与规定的平面形状相应的预先切断刀C进行切断。
此第2切断步骤中形成的切入部分D的切入深度d及(d/a)的适宜范围，如所述第4实施方式中的说明。
其后，根据需求剥离去除基材薄膜14、第1粘接着层12及第2粘接着层16的不要部分，在剥离基材10上形成由第2粘接着层16、第1粘接着层12及基材薄膜14所成的第2层叠体22，即得目标的粘接片2。
<第6实施方式>
对于为制造所述第3实施方式的粘接片3的、第6实施方式的粘接片3的制造方法，加以说明。
图10为制造粘接片3的一连串步骤图。首先，如图10(a)所示，在剥离基材10上，层叠第2粘接着层16及中间层18。接着，借助预先切断刀C切入第2粘接着层16及中间层18，部分性的去除第2粘接着层16及中间层18，如图10(b)所示，在剥离基材10的第2粘接着层16侧的面形成露出面F10(第4层叠步骤)。其后，如图10(c)所示，在剥离基材10的露出面F10及中间层18上，层叠第1粘接着层12及基材薄膜14(第5层叠步骤)。其次，如图10(d)～(e)所示，借助预先切断刀C，由基材薄膜14的与第1粘接着层12侧为相反侧的面F14切入到达剥离基材10，使基材薄膜14、第1粘接着层12、中间层18及第2粘接着层16切成规定的平面形状，并于剥离基材10上形成切入部分D(第3切断步骤)。由此，完成粘接片3的制造。
这里，第3切断步骤中，按使在所述规定的平面形状的区域内(所述切入部分D的内侧的区域内)，第1粘接着层12与剥离基材10的露出面F10成为连接的状态，且在所述区域内的周边部分，使第1粘接着层12与中间层18为连接状态来进行切断，并使切入部分D的切入深度d为小于剥离基材10的厚度，且为25μm以下。
就各制造步骤详细说明如下。
第4层叠步骤中，首先，使构成第2粘接着层16的材料溶解或分散于溶剂，作为形成第2粘接着层用清漆，将其涂布于剥离基材10后，通过加热去除溶剂，形成第2粘接着层16。接着，使构成中间层18的材料溶解或分散于溶剂，作为形成中间层用清漆，将其涂布于第2粘接着层16后，通过加热去除溶剂，形成中间层16。
接着，在如上所述制成的第2粘接着层16及中间层18中，借助预先切断刀C，由中间层18的与第2粘接着层16侧为相反侧的面F18切入到达剥离基材10，自剥离基材10部分性的去除第2粘接着层16及中间层18，在剥离基材10的第2粘接着层16侧的面形成露出面F10。由此，第2粘接着层16及中间层18成为在剥离基材10上部分性的层叠的状态，完成第4层叠步骤。
第5层叠步骤中，首先，使构成第1粘接着层12的材料溶解或分散于溶剂，作为形成第1粘接着层用清漆，将其涂布于基材薄膜14上，通过加热去除溶剂，制成第1层叠体20。这里，第1层叠体20可以与所述第4实施方式中说明的同样的工序制作。
其次，使上述制成的第1层叠体20，层叠于剥离基材10的露出面F10及中间层18上。由此，形成预先切断前的粘接片(前体薄片)，完成第5层叠步骤。
第3切断步骤中，对如上所述制成的前体薄片，由基材薄膜14的与第1粘接着层12侧为相反侧的面F14切入到达剥离基材10，使基材薄膜14、第1粘接着层12、中间层18及第2粘接着层16切成规定的平面形状，并于剥离基材10上形成切入部分D。
这里，基材薄膜14、第1粘接着层12、中间层18及第2粘接着层16，可使用与规定的平面形状相应的预先切断刀C进行切断。
此第3切断步骤中，形成的切入部分D的切入深度d及(d/a)的适宜范围，如所述第4实施方式中的说明。
其后，根据需要剥离去除基材薄膜14、第1粘接着层12、中间层18及第2粘接着层16的不要部分，在剥离基材10上形成由第2粘接着层16、中间层18、第1粘接着层12及基材薄膜14所成的第3层叠体24，即得目标的粘接片3。
以上，对于本发明的粘接片及粘接片的制造方法的适合实施方式已进行了详细说明，但本发明并非限定这里这些实施方式者。
[半导体装置的制造方法]
就使用上述说明的粘接片的半导体装置的制造方法，以图11及图12予以说明。还有，下述的说明中，对于使用所述第2实施方式的粘接片2作为粘接片的情况，加以说明。
图11为进行粘接片2的第2层叠体22贴合于半导体晶片32的操作的一连串步骤图。如图11(a)所示，粘接片2是，剥离基材10发挥载体薄膜的作用，由两个辊62和66、以及楔状的部件64支撑。粘接片2是，其一端以连接于圆柱状的卷芯44的状态形成卷绕的第1卷42，另一端以连接于圆柱状的卷芯54的状态形成卷绕的第2卷52。第2卷52的卷芯54连接有使该卷芯54旋转的卷芯驱动马达(图上未标示)。由此，卷芯54以规定的速度，卷绕粘接片2中的第2层叠体22被剥离后的剥离基材10。
首先，卷芯驱动马达旋转时，使第2卷52的卷芯54旋转，将卷绕于第1卷42的卷芯44的粘接片2拉出于第1卷42的外部。拉出的粘接片2，被引导至配置于移动式的平台36上的圆板状的半导体晶片32、及按包围半导体晶片来配置的晶片环34上。
然后，由基材薄膜14、第1粘接着层12及第2粘接着层16所成的第2层叠体22自剥离基材10被剥离。此时，自粘接片2的剥离基材10侧接触楔状的部件64，剥离基材10在部件64侧弯曲成锐角。其结果，在剥离基材10与第2层叠体22之间，做出剥离起点。进而，为更有效的做出剥离起点，在剥离基材10与第2层叠体22的界面吹送空气。
这样进行，在剥离基材10与第2层叠体22之间，做出剥离起点后，如图11(b)所示，按使第2粘接着层16紧贴于晶片环34、第1粘接着层12紧贴于半导体晶片32来进行第2层叠体22的贴合。此时，借助辊68，使第2层叠体22压粘于半导体晶片32及晶片环34。其后，如图11(c)所示，完成第2层叠体22在半导体晶片32及晶片环34上的贴合。
通过上述工序，可使用自动化的步骤连续进行第2层叠体22对半导体晶片32的贴合。连续进行这样的第2层叠体22对半导体晶片32的贴合操作的装置，有例如琳得科(リンテツク)股份有限公司制的RAD-2500(商品名)等。
以这样的步骤使第2层叠体22贴合于半导体晶片32时，通过使用粘接片2，可轻易做出剥离基材10与第2层叠体22之间的剥离起点(剥离基材10与第2粘接着层16之间的剥离起点)，能充分抑制剥离不良的产生。
接着，对于借助上述步骤贴合了第2层叠体22的半导体晶片32[图12(a)]，如图12(b)所示，以切割刀G切割成必要的尺寸，得到附有第1粘接着层12的半导体元件33。这里，进而可进行洗净、干燥等步骤。此时，借助第1粘接着层12，半导体晶片32在基材薄膜14维持充分粘着，因此在上述各步骤中可充分抑制半导体晶片32或切割后的半导体元件33的脱落。
接着，以放射线等高能量射线照射于第1粘接着层12，使第1粘接着层12的一部分进行聚合而硬化。这时，与照射高能量射线同时或照射后，为促进硬化反应的目的，进而可施行加热。
第1粘接着层12的高能量射线的照射，由基材薄膜14的未设置第1粘接着层12侧的面进行。因此，使用紫外线为高能量射线时，基材薄膜14需要为透光性。还有，使用电子线为高能量射线时，基材薄膜14不必为透光性。
照射高能量射线后，如图12(c)所示，例如利用抽气夹套拾取应拾取的半导体元件33。这时，例如可借助针杆等自基材薄膜14的下面将应拾取的半导体元件33堆上。通过使第1粘接着层12硬化，在拾取半导体元件33时，第1粘接着层12与基材薄膜14的界面容易发生剥离，成为第1粘接着层12粘附于半导体元件33的下面的状态而被拾取。
接着，如图12(d)所示，将附有第1粘接着层12的半导体元件33，以第1粘接着层12为中介配置于搭载半导体元件用的支持部件71上，进行加热。通过加热发挥第1粘接着层12的粘接力，完成半导体元件33与搭载半导体元件用的支持部件71的粘接。
其后，根据需要，经由引线接合步骤或封闭步骤等，制得半导体装置。
[半导体装置]
图13为利用上述半导体装置的制造方法，所制得的本发明的半导体元件的一个实施方式的模式截面图。
如图13所示，半导体装置100为，在成为搭载半导体元件用的支持部件的有机衬底70上，以第1粘接着层12为中介层叠两个半导体元件33。另外，在有机衬底70上形成电路图型74及接头76，此电路图型74与两个半导体元件33，借助引线接合78分别连接。以封闭材料80使它们被封闭，形成半导体装置100。此半导体装置100，是利用上述本发明的半导体装置的制造方法，使用粘接片2所制造而得的。
以上就本发明的半导体装置的制造方法及半导体装置的适合的实施方式进行了详细说明，但本发明并不限定于这些实施方式者。例如，上述半导体装置的制造方法的实施方式，是就使用粘接片2的情况进行的说明，但也可使用粘接片1或粘接片3为粘接片。
[粘接片]
<第7实施方式>
图16为本发明的粘接片的第7实施方式的平面图，图17为图16所示的粘接片201沿图16的A11-A11线切断时的模式截面图。如图16及图17所示，粘接片201具有将层叠剥离基材212、粘接层214、粘着层222、基材薄膜224顺次层叠的结构。另外，由粘接层214、粘着层222及基材薄膜224所成的粘着薄膜220所构成的层叠体210，被切成规定的平面形状，部分性的层叠于剥离基材212上。进而，在剥离基材212上，沿着层叠体210的平面形状的周边，由连接于粘接层214侧的面，于剥离基材212的厚度方向，形成第1切入部分D1。
这里，层叠体210的所述规定的平面形状，只要是在剥离基材212上成为层叠体210部分性层叠的状态的形状，则没有特别的限制。层叠体210的所述规定的平面形状，以与第1层叠体20的规定的平面形状相同的平面形状为宜。
另外，粘接片201中，在剥离基材212中形成的第1切入部分D1的切入深度d1，为小于剥离基材212的厚度，且为25μm以下。
使用这样的粘接片201时，自剥离基材212剥离层叠体210，以粘接层214为中介贴合于半导体晶片等被粘附体。
就构成粘接片201的各层详细说明如下。
剥离基材212，在使用粘接片201时，担负作为载体薄膜的任务。这样的剥离基材212，可使用例如与剥离基材10同样的物质。
另外，剥离基材212的与粘接层214连接侧的面，以使用聚硅酮系剥离剂、氟系剥离剂、长链烷基丙烯酸酯系剥离剂等进行表面处理为宜。
剥离基材212的厚度，在不损害使用时的操作性的范围内可适当选择，优选为10～500μm，更优选25～100μm，特别优选30～50μm。
粘接层214中，可使用半导体芯片的粘接(接合)所使用的众所周知的热硬化性粘接剂、光硬化性粘接剂、热塑性粘接剂或氧反应性粘接剂等。这些可单独使用或两种以上组合使用。
所述热塑性粘接剂，可使用具有热塑性的树脂，或者至少在未硬化状态下具有热塑性、加热后形成交联结构的树脂。这样的树脂有，例如聚酰亚胺树脂、聚酰胺树脂、聚醚酰亚胺树脂、聚酰胺酰亚胺树脂、聚酯树脂、聚酯酰亚胺树脂、苯氧树脂、聚砜树脂、聚醚砜树脂、聚苯硫醚树脂、聚醚酮树脂等。另外，可使用含有官能性单体为单体单元的聚合物。此官能性单体的官能基有缩水甘油基、丙烯酰基、甲基丙烯酰基、羟基、羧基、三聚异氰酸酯基、氨基、酰胺基等。更具体而言可以举出，含丙烯酸缩水甘油酯或甲基丙烯酸缩水甘油酯等官能性单体为单体单元的含有缩水甘油基的(甲基)丙烯酸系共聚物等。还有，本发明中所谓(甲基)丙烯酸系共聚物，是指丙烯酸共聚物与甲基丙烯酸共聚物两者。
所述含有缩水甘油基的(甲基)丙烯酸系共聚物，可使用例如(甲基)丙烯酸酯共聚物、丙烯酸系橡胶等，优选丙烯酸系橡胶。丙烯酸系橡胶，是以丙烯酸酯为主成份，主要有由丙烯酸丁酯与丙烯腈等的共聚物、或丙烯酸乙酯与丙烯腈等的共聚物所成的橡胶。还有，含有缩水甘油基的(甲基)丙烯酸共聚物的具体例子有，例如，长濑CHEMTEX股份有限公司制的HTR-860P-3(商品名)等。
丙烯酸缩水甘油酯、甲基丙烯酸缩水甘油酯以外的所述官能性单体有例如(甲基)丙烯酸乙酯、(甲基)丙烯酸丁酯等，这些可单独或两种以上组合使用。还有，本发明中，所谓(甲基)丙烯酸乙酯为丙烯酸乙酯或甲基丙烯酸乙酯两者。
所述热硬化性粘接剂，只要是借助热而硬化具有粘接作用的热硬化性树脂，则没有特别的限制，有例如具有缩水甘油基、丙烯酰基、甲基丙烯酰基、羟基、羧基、三聚异氰酸酯基、氨基、酰胺基等官能基的化合物，这些可单独或两种以上组合使用。更具体的有，例如环氧树脂、丙烯酸系树脂、硅树脂、酚树脂、热硬化型聚酰亚胺树脂、聚氨酯树脂、三聚氰胺树脂、尿素树脂等。
所述环氧树脂，只要是进行硬化而具有粘接作用的物质，则没有特别的限制。可使用例如，双酚A型环氧树脂等二官能环氧树脂，苯酚酚醛型环氧树脂或甲酚酚醛型环氧树脂等酚醛型环氧树脂等。另外，可使用多官能环氧树脂、缩水甘油基胺型环氧树脂、含杂环环氧树脂或脂环式环氧树脂等一般所知的物质。这些可单独或两种以上组合使用。
使用环氧树脂时，以使用环氧树脂硬化剂为宜。环氧树脂硬化剂，可使用通常所使用的众所周知的硬化剂，有例如胺类，聚酰胺、酸酐、多硫化物、三氟化硼、二氰基二酰胺、双酚A、双酚F、双酚S等一分子中具有两个以上酚性羟基的双酚类，苯酚酚醛树脂、双酚A酚醛树脂或甲酚酚醛树脂等酚树脂等。这些环氧树脂硬化剂，可单独或两种以上组合使用。
粘接层214的厚度，以充分确保对搭载衬底的粘接性，并且不影响对半导体晶片的贴合操作及贴合后的切割操作的范围为宜。从这样的观点而言，粘接层214的厚度优选1～300μm，更优选5～150μm，特别优选10～100μm。厚度小于1μm时，有难以确保充分的芯片接合的粘接力的倾向。厚度超过300μm时，有产生对切割操作不良影响的不适情况的倾向。
粘着薄膜220是在基材薄膜224上具备粘着层222的物质。
构成此粘着薄膜220的基材薄膜224，可使用与剥离基材212所使用的薄膜或薄片相同的物质。例如聚对苯二甲酸乙二醇酯薄膜等聚酯系薄膜，聚四氟乙烯薄膜、聚乙烯薄膜、聚丙烯薄膜、聚甲基戊烯薄膜、聚乙烯基乙酸酯薄膜等聚烯烃系薄膜，聚氯乙烯薄膜、聚酰亚胺薄膜等塑料薄膜等。进而，基材薄膜224可以是这些薄膜2层以上层叠而得的物质。
另外，基材薄膜224的厚度，优选为10～500μm，更优选25～100μm，特别优选30～50μm。
构成粘着薄膜220的粘着层222，优选为借助紫外线或放射线等高能量射线、或热而硬化(粘着力降低)的物质，更优选借助高能量射线硬化的物质，特别优选借助紫外线而硬化的物质。
构成这样的粘着层222的粘着剂，一直以来有各种类型。以从中适当选择使用借助照射高能量射线，可降低对粘接层214的粘着力的物质为宜。
所述粘着剂有，例如具有二醇基的化合物、异氰酸酯化合物、氨基甲酸酯(甲基)丙烯酸酯化合物、二胺化合物、尿素甲基丙烯酸酯化合物、支链具有乙烯性不饱和基的高能量射线聚合性共聚物等。这些可单独或两种以上组合使用。
粘着层222的厚度，优选为1～100μm，更优选2～20μm，特别优选3～10μm。厚度小于1μm时，有难以确保充分的粘着力的倾向，在切割时半导体芯片有可能散落。厚度超过100μm时，粘接片201整体的厚度过厚，对被粘附体的贴合操作有更加困难的倾向。
粘接片201具有如上所述的结构，是具备剥离基材212、粘接层214、粘着层22及基材薄膜224的物质。此粘接片1中，在剥离基材212上，沿着由粘接层214和粘着层22和基材薄膜224所成的层叠体210的平面形状的周边，由剥离基材212的接触粘接层214侧的面，于剥离基材212的厚度方向，形成第1切入部分D1。
此第1切入部分D1的切入深度d1，为小于剥离基材212的厚度，且为25μm以下。这里，从获得更良好的剥离性的观点而言，切入深度d1，优选15μm以下，更优选10μm以下，特别优选5μm以下。这样，切入深度d1越接近0μm越好，最好是大于0μm、并为0.5μm以下。
借助第1切入部分D1的切入深度d1为上述的范围，粘接片201中，可充分抑制粘接层214或粘着层222咬入第1切入部分D1。因此，剥离基材212与粘接层214的界面不被密封，层叠体210容易自剥离基材212剥离，可充分抑制层叠体210贴合于被粘附体之际的剥离不良的产生。
但是，以现行的预切装置使切入深度接近于0μm时，装置的调整与预先切断步骤的实施需要很多的时间，生产效率有降低的倾向。因此，在平衡生产效率与抑制剥离不良的方面考虑，切入深度d1以5～15μm为宜。
另外，以剥离基材212的厚度为a(μm)，粘接片201以(d1/a)的值满足下述式(2)的条件为宜。
0＜(d1/a)≤0.7……(2)
借助所述(d1/a)的值满足所述式(2)的条件，可更充分抑制粘接层214或粘着层222咬入第1切入部分D1，能更充分抑制剥离不良的产生。另外，从更充分获得这样的效果的观点而言，所述式(2)中(d1/a)值的上限值，优选为0.5，更优选0.3，特别优选0.25，尤其优选0.15，最优选0.1。
还有所述切入深度d1，如上所述，是通过以电子显微镜观测形成于剥离基材212的切入部分D1的深度的剖面，测定任意10点，取其平均值。从更充分抑制剥离不良的产生的观点而言，任意10点测定的切入部分D1的深度，以全部在上述范围为宜。在此方面，对于后述的第2切入部分D2的深度d2也是相同的。
<第8实施方式>
图18为本发明的粘接片的第8实施方式的平面图，图19为图18所示的粘接片202沿图18的A12-A12线切断时的模式截面图。如图18及图19所示，粘接片202具有将剥离基材212、粘接层214、粘着层222、基材薄膜224顺次层叠的结构。另外，粘接层214被切成规定的第1平面形状，部分性的层叠于剥离基材212上。在剥离基材212上，沿着粘接层214的第1平面形状，由接触粘接层214侧的面，于剥离基材212的厚度方向，形成第1切入部分D1。另外，粘着层222，是按覆盖粘接层214，且在粘接层214的周围连接于剥离基材212来进行层叠。由粘着层222及基材薄膜224所成的粘着薄膜220被切成规定的第2平面形状，在剥离基材212上，沿着粘着薄膜220的第2平面形状的周边，由接触粘着层222侧的面，于剥离基材212的厚度方向，形成第2切入部分D2。
在这样的粘接片202中，形成于剥离基材212的第1切入部分D1的切入深度d1、及第2切入部分D2的切入深度d2，均为小于剥离基材212的厚度，且为25μm以下。
这里，从获得更良好的剥离性的观点而言，第1切入部分D1的切入深度d1、及第2切入部分D2的切入深度d2，分别优选为15μm以下，更优选10μm以下，特别优选5μm以下。这样，切入深度d1及d2越接近0μm越好，最好是大于0μm、并为0.5μm以下。但是，在平衡生产效率与抑制剥离不良的方面考虑，切入深度d1及d2以5～15μm为宜。
另外，以剥离基材212的厚度为a(μm)时，粘接片202以(d1/a)的值满足下述式(2)的条件为宜。
0＜(d1/a)≤0.7……(2)
进而，以(d2/a)的值满足下述式(3)的条件为宜。
0＜(d2/a)≤0.7……(3)
借助所述(d1/a)的值满足所述式(2)的条件，可更充分抑制粘接层214或粘着层222咬入第1切入部分D1，能更充分抑制剥离不良的产生。另外，借助所述(d2/a)的值满足所述式(3)的条件，可更充分抑制粘着层222咬入第2切入部分D2，能更充分抑制剥离不良的产生。从更充分获得这些效果的观点而言，所述式(2)中(d1/a)值的上限值、及所述式(3)中(d2/a)值的上限值，优选为0.5，更优选0.3，特别优选0.25，尤其优选0.15，最优选0.1。
粘接片202中，剥离基材212，粘接层214、粘着层222及基材薄膜224，可使用与所述第7实施方式的粘接片201中所说明的相同的物质。
具有这样结构的粘接片202，在切割半导体晶片之际使用晶片环的情况下，可使粘着层222紧贴于晶片环，能使切割操作容易进行。
另外，粘接片202中，借助剥离基材212的第1切入部分D1的切入深度d1、及第2切入部分D2的切入深度d2，分别为上述的范围，可充分抑制粘接层214咬入第1切入部分D1，并且，能充分抑制粘着层222咬入第2切入部分D2。因此，剥离基材212与粘接层214的界面、及剥离基材212与粘着层222的界面不被密封，层叠体210可自剥离基材212轻易地剥离，能充分抑制层叠体210贴合于被粘附体之际的剥离不良的产生。
<第9实施方式>
图20为本发明的粘接片的第9实施方式的平面图，图21为图20所示的粘接片203沿图20的A13-A13线切断时的模式截面图。如图20及图21所示，粘接片203具有将剥离基材212、粘接层214、粘着层222、基材薄膜224顺次层叠的结构。另外，粘接层214被切成规定的平面形状，部分性的层叠于剥离基材212上。在剥离基材212上，沿着粘接层214的平面形状的周边，由接触粘接层214侧的面，于剥离基材212的厚度方向形成第1切入部分D1。另外，粘着层222及基材薄膜224，按覆盖粘接层214，且在粘接层214的周围，粘着层222接触剥离基材212来进行层叠。
这样的粘接片203中，在剥离基材212上形成的第1切入部分D1的切入深度d1，为小于剥离基材212的厚度，且为25μm以下。
这里，从获得更良好的剥离性的观点而言，第1切入部分D1的切入深度d1，优选15μm以下，更优选10μm以下，特别优选5μm以下。这样，切入深度d1越接近0μm越好，最好是大于0μm、并为0.5μm以下。但是，在平衡生产效率与抑制剥离不良的方面考虑，切入深度d1以5～15μm为宜。
另外，粘接片203，以(d1/a)的值满足下述式(2)的条件为宜。
0＜(d1/a)≤0.7……(2)
借助所述(d1/a)的值满足所述式(2)的条件，可更充分抑制粘接层214或粘着层222咬入第1切入部分D1，能更充分抑制剥离不良的产生。另外，从更充分获得这样的效果的观点而言，所述式(2)中(d1/a)值的上限值，优选为0.5，更优选0.3，特别优选0.25，尤其优选0.15，最优选0.1。
粘接片203中，剥离基材212、粘接层214、粘着层222及基材薄膜224，可使用与所述第7实施方式的粘接片201中所说明的相同的物质。
粘接片203中，借助剥离基材212的第1切入部分D1的切入深度d1为上述范围，可充分抑制粘接层214咬入第1切入部分D1。因此，剥离基材212与粘接层214的界面不被密封，层叠体210可自剥离基材212轻易地剥离，能充分抑制层叠体210贴合于被粘附体之际的剥离不良的产生。
[粘接片的制造方法]
<第10实施方式>
对于为制造所述第7实施方式的粘接片201的、第10实施方式的粘接片201的制造方法，加以说明。
粘接片201由包含下述步骤的制造方法制得：在剥离基材212上，顺次层叠粘接层214、粘着层222及基材薄膜224的第1层叠步骤，和由基材薄膜224的与粘着层222接触侧为相反侧的面切入到达剥离基材212，使粘接层214、粘着层222及基材薄膜224切成规定的平面形状，并于剥离基材212上形成第1切入部分的第1切断步骤。
这里，第1切断步骤中，第1切入部分D1的切入深度d1为小于剥离基材212的厚度、且为25μm以下。
就各制造步骤详细说明如下。
第1层叠步骤中，首先，使构成粘接层214的材料溶解或分散于溶剂，作为形成粘接层用清漆，将其涂布于剥离基材212上后，通过加热去除溶剂形成粘接层214。同样地，使构成粘着层222的材料溶解或分散于溶剂，作为形成粘着层用清漆，将其涂布于基材薄膜224上后，通过加热去除溶剂形成粘着薄膜220。
这里，调制清漆所使用的所述溶剂，只要是能溶解或分散各构成材料的物质，则没有特别的限制，考虑形成层之际的挥发性时，以使用例如甲醇、乙醇、2-甲氧基乙醇、2-乙氧基乙醇、2-丁氧基乙醇、甲乙酮、丙酮、甲异丁酮、甲苯、二甲苯等较低沸点的溶剂为宜。另外，为提高涂膜性的目的，可使用例如二甲基乙酰胺、二甲基甲酰胺、N-甲基吡咯烷酮、环己酮等较高沸点的溶剂。这些溶剂可单独或两种以上组合使用。还有，调成清漆后，可借助真空脱气等去除清漆中的气泡。
将清漆涂布于剥离基材212及基材薄膜224的涂布方法，可使用众所周知的方法，例如刮刀涂布法、辊涂布法、喷雾涂布法、照相凹版涂布法、刮棒涂布法、幕式涂布法等。
接着，使上述于剥离基材212上形成粘接层214的物质(以下称为“粘接薄膜”)、和于基材薄膜224上形成粘着层222的物质(粘着薄膜220)贴合。由此，形成预先切断前的粘接片(以下称为“前体薄片”)，完成第1层叠步骤。
这里，粘接薄膜与粘着薄膜220的贴合，可借助以往众所周知的方法进行，例如可使用层压机等进行。
另外，前体薄片，可借助下述的方法制得。即可采用涂布形成粘接层用清漆于剥离基材212上后，以加热去除溶剂而形成粘接层214后，于此粘接层214上涂布形成粘着层用清漆，以加热去除溶剂而形成粘着层222的方法；或将形成粘着层用清漆涂布于基材薄膜224上后，以加热去除溶剂而形成粘着层222后，于此粘着层222上涂布形成粘接层用清漆，以加热去除溶剂而形成粘接剂214的方法等。
第1切断步骤中，对如上所述制成的前体薄片，由基材薄膜224的与粘着层222接触侧为相反侧的面切入到达剥离基材212，使由粘接层214、粘着层222及基材薄膜224所成的层叠体210切成规定的平面形状，并于剥离基材212上形成第1切入部分D1。
这里，层叠体210的切断，可使用与规定的平面形状相应的预先切断刀C来进行。
此第1切断步骤中，第1切入部分D1的切入深度d1为小于剥离基材212的厚度、且为25μm以下。还有，从获得具有更良好的剥离性的粘接片201的观点而言，第1切入部分D1的切入深度d1优选为15μm以下，更优选10μm以下，特别优选5μm以下。这样，切入深度d1越接近0μm越好，最好是大于0μm、并为0.5μm以下。但是，在平衡生产效率与抑制剥离不良的方面考虑，切入深度d1以5～15μm为宜。
另外，第1切断步骤中，以剥离基材212的厚度为a(μm)，(d1/a)的值以满足所述式(2)的条件为宜。
0＜(d1/a)≤0.7……(2)
由此，能获得可更充分抑制剥离不良的产生的粘接片201。另外，从更充分获得这样效果的观点而言，所述式(2)中(d1/a)值的上限值，优选为0.5，更优选0.3，特别优选0.25，尤其优选0.15，最优选0.1。
其后，根据需要剥离去除层叠体210的不要部分，得到粘接片201。
<第11实施方式>
对于为制造所述第8实施方式的粘接片202的、第11实施方式的粘接片202的制造方法，加以说明。
粘接片202由包含下述步骤的制造方法制得：在剥离基材212上层叠粘接层214的第2层叠步骤，和由粘接层214的与剥离基材212接触侧为相反侧的面切入到达剥离基材212，使粘接层214切成规定的第1平面形状，并于剥离基材212上形成第1切入部分D1的第2切断步骤，和在粘接层214上，按使粘着层222覆盖粘接层214，且在粘接层214的周围与剥离基材212接触，来顺次层叠粘着层222及基材薄膜224的第3层叠步骤，和由基材薄膜224的与粘着层222接触侧为相反侧的面切入达到剥离基材212，使基材薄膜224及粘着层222切成规定的第2平面形状，并于剥离基材212上形成第2切入部分D2的第3切断步骤。
这里，第2切断步骤中，第1切入部分D1的切入深度d1为小于剥离基材212的厚度且为25μm以下。另外，第3切断步骤中，第2切入部分D2的切入深度d2为小于剥离基材212的厚度，且为25μm以下。
就各制造步骤详细说明如下。
第2层叠步骤中，使构成粘接层214的材料溶解或分散于溶剂，作为形成粘接层用清漆，将其涂布于剥离基材212上后，通过加热去除溶剂而形成粘接层214。由此，制作成粘接薄膜，完成第2层叠步骤。
第2切断步骤中，在如上所述的制成的粘接薄膜上，由粘接层214的与剥离基材212接触侧为相反侧的面切入到达剥离基材212，使粘接层214切成规定的第1平面形状，并于剥离基材212上形成第1切入部分D1。
这里，粘接层214的切断，可使用与规定的第1平面形状相应的预先切断刀C来进行。
此第2切断步骤中，第1切入部分D1的切入深度d1为小于剥离基材212的厚度，且为25μm以下。还有，从获得具有更良好的剥离性的粘接层薄片202的观点而言，第1切入部分D1的切入深度d1优选为15μm以下，更优选10μm以下，特别优选5μm以下。这样，切入深度d1越接近0μm越好，最好是大于0μm、并为0.5μm以下。但是，在平衡生产效率与抑制剥离不良的方面考虑，切入深度d1以5～15μm为宜。
另外，第2切断步骤中，以剥离基材212的厚度为a(μm)，(d1/a)的值以满足所述式(2)的条件为宜。
0＜(d1/a)≤0.7……(2)
由此，能获得可更充分抑制剥离不良的产生的粘接片202。另外，从更充分获得这样效果的观点而言，所述式(2)中(d1/a)值的上限值，优选为0.5，更优选0.3，特别优选0.25，尤其优选0.15，最优选0.1。
其后，剥离去除粘接层214的不要部分，得到粘接薄膜。
第3层叠步骤中，在借助所述第2切断步骤施行了预先切断加工的粘接层214上，按使粘着层222覆盖粘接层214，且在粘接层214的周围与剥离基材212接触，来顺次层叠粘着层222及基材薄膜224，制作成前体薄片。
层叠，可采用例如以层压机等，对在基材薄膜224上形成粘着层222所成的粘着薄膜220进行贴合的方法；或在粘接层214上涂布形成粘着层用清漆，通过加热去除溶剂形成粘着层222，于其上贴合基材薄膜224的方法等。
第3切断步骤中，对如上所述的制成的前体薄片，由基材薄膜224的与粘着层222接触侧为相反侧的面切入到达剥离基材212，使由基材薄膜224及粘着层222所成的粘着薄膜220切成规定的第2平面形状，并在剥离基材212上形成第2切入部分D2。
这里，粘着薄膜220的切断，可使用与规定的第2平面形状相应的预先切断刀C来进行。
此第3切断步骤中，第2切入部分D2的切入深度d2为小于剥离基材212的厚度，且为25μm以下。还有，从获得具有更良好的剥离性的粘接片202的观点而言，第2切入部分D2的切入深度d2优选为15μm以下，更优选10μm以下，特别优选5μm以下。这样，切入深度d2越接近0μm越好，最好是大于0μm、并为0.5μm以下。但是，在平衡生产效率与抑制剥离不良的方面考虑，切入深度d2以5～15μm为宜。
另外，第3切断步骤中，以剥离基材212的厚度为a(μm)，(d2/a)的值以满足所述式(3)的条件为宜。
0＜(d2/a)≤0.7……(3)
由此，能获得可更充分抑制剥离不良的产生的粘接片202。另外，从更充分获得这样效果的观点而言，所述式(3)中(d2/a)值的上限值，优选为0.5，更优选0.3，特别优选0.25，尤其优选0.15，最优选0.1。
其后，剥离去除粘着薄膜220的不要部分，得到粘接片202。
以上，对于本发明的粘接片及粘接片的制造方法的适合实施方式已进行了详细说明，但本发明并不限定于这些实施方式。例如，具有图18及图19所示的结构的粘接片202中，也可以是在剥离基材212上不设置第2切入部分D2的结构。这样构成的粘接片，可通过例如，在剥离基材212上层叠粘接层214，对粘接层214施行预先切断加工后，，按使粘着层222覆盖粘接层214，且在粘接层214的周围与剥离基材212接触来贴合预先切成规定的平面形状的粘着薄膜220而制得。
另外，第11实施方式的粘接片202的制造方法中，可不进行第3切断步骤。此情况下，可以得到对粘着薄膜220不施行预先切断加工的粘接片，即，具有图20及图21所示结构的粘接片203。
[半导体装置的制造方法]
对于使用上述说明的粘接片制造半导体装置的方法，以图22加以说明。还有，下述的说明中，对于使用所述第8实施方式的粘接片202作为粘接片的情况，予以说明。
图22为进行粘接片220的层叠体210贴合于半导体晶片32的操作的一连串步骤图。如图22(a)所示，粘接片202为，剥离基材212发挥载体薄膜的作用，被两个辊62及66、和楔状的部件64支撑。粘接片202是，其一端以连接于圆柱状的卷芯44的状态形成卷绕的第1卷242，另一端以连接于圆柱状的卷芯54的状态形成卷绕的第2卷252。第2卷252的卷芯54连接有使该卷芯54旋转的卷芯驱动马达(图标未标示)。由此，卷芯54以规定的速度，卷绕层叠体210被剥离后的剥离基材212。
首先，卷芯驱动马达旋转时，使第2卷252的卷芯54旋转，将卷绕于第1卷242的卷芯44的粘接片202拉出于第1卷242的外部。拉出的粘接片202，被引导至配置于移动式平台36上的圆板状的半导体晶片32、及按包围半导体晶片来配置的晶片环34上。
接着，由粘接层214及粘着薄膜220所成的层叠体210自剥离基材212被剥离。此时，自粘接片202的剥离基材212侧接触楔状的部件64，剥离基材212在部件64侧弯曲成锐角。其结果，在剥离基材212与层叠体210之间，做出剥离起点。进而，为更有效地做出剥离起点，在剥离基材212与层叠体210的界面吹送空气。
这样，在剥离基材212与层叠体210之间，做出剥离起点后，如图22(b)所示，粘着薄膜220与晶片环34紧贴，按使粘接层214与半导体晶片32紧贴来进行层叠体210的贴合。此时，借助辊68，使层叠体210压粘于半导体晶片32。其后，如图22(c)所示，完成层叠体210在半导体晶片32上的贴合。得到附有层叠体的半导体晶片。
通过上述工序，可使用自动化的步骤连续进行层叠体210对半导体晶片32的贴合。进行这样的层叠体210对半导体晶片32的贴合操作的装置，有例如琳得科(リンテツク)股份有限公司制的RAD-2500(商品名)等。
以这样的步骤使层叠体210贴合于半导体晶片32时，借助使用粘接片202，可轻易做出剥离基材212与层叠体210之间的剥离起点(剥离基材212与粘着层222之间的剥离起点、及剥离基材212与粘接层214之间的剥离起点)，能充分抑制剥离不良的产生。
接着，对通过上述步骤所得的附有层叠体的半导体晶片进行切割，得到必要的尺寸的附有层叠体的半导体元件。这里，可进行洗净、干燥等步骤。此时，借助粘接层214及粘着层222，使半导体晶片32在层叠体210上维持充分粘着，因此在上述各步骤中可抑制半导体晶片32的脱落。
接着，以放射线等高能量射线照射于层叠体210的粘着层222，粘着层222的一部分或大部分进行聚合硬化。这时，与照射高能量射线同时或照射后，为促进硬化反应，进而可施行加热。
对粘着层222的高能量射线的照射，是由基材薄膜224的未设置粘着层222侧的面进行的。因此，使用紫外线作为高能量射线时，基材薄膜224需要为透光性。还有，使用电子线为高能量时，基材薄膜224，则不必为透光性。
照射高能量射线后，例如利用抽气夹套拾取应拾取的半导体元件。这时，例如也可利用针杆等自基材薄膜224的下面将应拾取的半导体元件推上。通过使粘着层222硬化，使半导体元件与粘接层214之间的粘着力，比粘接层214与粘着层222之间的粘着力大，因此在进行半导体元件的拾取时，在粘接层214与粘着层222的界面产生剥离，粘接层214粘附于半导体元件下面状态的附有粘接层的半导体元件被拾取。
将此附有粘接层的半导体元件，以粘接层214为中介，配置于搭载半导体元件用的支持部件上，进行加热。通过加热发挥粘接层214的粘接力，完成半导体元件与搭载半导体元件用的支持部件的粘接。
其后，根据需要，经由引线接合步骤或封闭步骤等，制得半导体装置。
[半导体装置]
图23为利用上述半导体装置的制造方法，所制得的本发明的半导体元件的一个实施方式的模式截面图。
如图23所示，半导体装置300为，在成为搭载半导体元件用的支持部件的有机衬底70上，层叠两个由粘接层214及半导体元件72所成的附着粘接层的半导体元件。另外，在有机衬底70上形成电路图型74及接头76，此电路图型74与两个半导体元件72，借助引线78接合分别连接。以封闭材料80使它们封闭，形成半导体装置300。此半导体装置300，是利用上述本发明的半导体装置的制造方法，使用粘接片202所制造而得的。
以上，就本发明的半导体装置的制造方法及半导体装置的适合的实施方式进行了详细说明，但本发明并不限定于这些实施方式。例如上述半导体装置的制造方法的实施方式，是就使用粘接片202的情况进行的说明，但也可使用粘接片201或粘接片203为粘接片。还有，使用粘接片203时，使粘接片203的层叠体210贴合于半导体晶片32及晶片环34后，将层叠体210的粘着薄膜220切成符合于晶片环34的直径。进行操作的装置，有例如日东制机股份有限公司制的PM-8500(商品名)等。
实施例
以下，基于实施例及比较例，对本发明进行具体说明，但本发明并不限定于下述的实施例。
(合成例1)：丙烯酸系聚合物的合成
在具备搅拌器、滴液漏斗、温度计及冷凝管的500ml四口分离式烧瓶中，加入126.0g的2-丁酮，以100ml/分钟的流量吹入氮气同时升温至80℃，保温约30分钟。其后，温度保持于80℃，同时于此2-丁酮中以4小时滴加入使0.6g2，2-偶氮双(异丁腈)溶解于14.8g2-丁酮、15.0g甲基丙烯酸、15.0g甲基丙烯酸甲酯及70.0g丙烯酸2-乙基己基酯的混合液而得的溶液，保温2小时后，再以30分钟滴加入使0.06g2，2-偶氮双(异丁腈)溶解于8.5g2-丁酮而得的溶液，保温5.5小时。由此，得到重量分子量60,000(以凝胶渗透色谱法测定，使用标准聚苯乙烯标准曲线换算的值)，不挥发份40质量％丙烯酸系聚合物。
(制造例1)：粘着薄膜的制作
向由合成例1合成的丙烯酸系聚合物100质量份、NK-酯BPE-200(商品名，新中村化学工业股份有限公司制)、2，2-双(4-甲基丙烯氧基乙氧基苯基)丙烷22.05质量份、及1-羟基环己基苯基酮0.5质量份所成的组成物中，加入甲乙酮100质量份，搅拌混合，通过进行真空脱气调制成形成粘着层用清漆。将此形成粘着层用清漆涂布于厚度75μm的经脱模处理的聚对苯二甲酸乙二醇酯(PET)薄膜上(帝人杜邦薄膜股份有限公司制，帝人皮优雷库斯(テイジンピユ一レツクス)S31)，于100℃进行5分钟加热干燥，形成厚度10μm的粘着层。由此，得到由PET薄膜与粘着层所成的粘着薄膜。
[实施例1]
首先，向作为环氧树脂的YDCN-703(商品名，东都化成股份有限公司制，甲酚酚醛型环氧树脂，环氧当量为220)60质量份、及作为硬化剂的XLC-LL(商品名，三井化学股份有限公司制，酚苯二甲醇二甲基醚缩合物)40质量份中，加入环己酮1,500质量份，搅拌混合，调制成第1清漆。接着，在此第1清漆中，加入作为偶合剂的NUC A-189(商品名，日本优尼卡股份有限公司制，γ-环氧丙氧基丙基三甲氧基硅烷)1质量份，及NCU A-1160(商品名，日本优尼卡股份有限公司制，γ-脲基丙基三乙氧基硅烷)1质量份，进而加入R972V(商品名，日本阿耶洛吉鲁股份有限公司制，二氧化硅填料)，使占有组成物的全体积中的比率为10体积％，搅拌混合后，利用珠磨机进行分散处理，即调制成第2清漆。接着，向此第2清漆中，加入HTR-860-P3(商品名，长濑CHEMTEX斯股份有限公司制，含环氧基的丙烯酸系共聚物)250质量份、及作为硬化促进剂的丘尔若鲁(キユアゾ一ル)2PZ-CN(商品名，四国化成股份有限公司制，1-氰基乙基-2-苯基咪唑)0.5质量份，搅拌混合，即调制成形成粘接层用清漆。
将此形成粘接层用清漆涂布于厚度38μm的经脱模处理的聚对苯二甲酸乙二醇酯(PET)薄膜上(帝人杜邦薄膜股份有限公司制，帝人皮优雷库斯(テイジンピユ一レツクス)A31)，于140℃进行5分钟加热干燥，形成厚度10μm的B阶状态的粘接层。由此，得到由PET薄膜(剥离基材)与粘接层所成的粘接薄膜。
对于所得的粘接薄膜，调节为对剥离基材的切入深度可达10μm以下，进行Φ210mm的圆形预先切断加工(第1预先切断加工)。
其后，去除粘接层的不要部分，按使粘着层与粘接层接触，以室温、线压1kg/cm、速度0.5m/分钟的条件来贴合粘着薄膜。对于粘着薄膜，调节为对剥离基材的切入深度达10μm以下，进行与粘接层为同心圆状的Φ290mm的圆形预先切断加工(第2预先切断加工)，即制作成实施例1的粘接片。
其中，对第1预先切断加工的剥离基材切入深度的任意10点的测定结果，均为10μm以下，其平均值(d1)为8μm。同样的，对第2预先切断加工的剥离基材切入深度的任意10点的测定结果，均为10μm以下，其平均值(d2)为9μm。这些切入深度的测定，是通过以电子显微镜观测截面而进行的。
[实施例2]
除第1及第2的预先切断加工，调节为对剥离基材的切入深度可达20μm以下而进行以外，与实施例1同样的进行，制作成实施例2的粘接片。
其中，对第1预先切断加工的剥离基材切入深度的任意10点的测定结果，均为20μm以下，其平均值(d1)为15μm。同样的，第2预先切断加工中，对剥离基材切入深度的任意10点的测定结果，均为20μm以下，其平均值(d2)为16μm。
[比较例1]
除第1及第2的预先切断加工，调节为对剥离基材的切入深度可达35μm以下而进行以外，与实施例1同样的进行，制作成比较例1的粘接片。
其中，对第1预先切断加工的剥离基材切入深度的任意10点的测定结果，均为25～35μm的范围内，其平均值(d1)为31μm。同样的，对第2预先切断加工中的剥离基材切入深度的任意10点的测定结果，均为25～35μm的范围内，其平均值(d2)为30μm。
(剥离不良的评估)
自实施例1～2及比较例1所得的粘接片的剥离基材上，将由粘接层及粘着薄膜所成的层叠体剥离之际的剥离不良，以下述方法进行评估。首先，准备实施例1～2及比较例1的粘接片各100个(在一个剥离基材上，形成100个由粘着薄膜与粘接层所成的层叠体的粘接片)。接着，使用琳得科(リンテツク)份有限公司制的晶片装配装置(RAD-2500)，进行晶片的层压试验。此时晶片尺寸为Φ8时(203mm)，厚度为150μm，层压速度为35mm/秒。评估是以层叠体不能自剥离基材剥落、不能贴合于晶片的情况为剥离不良，求出相对于试验数100个的剥离不良数。其结果如表1所示。
[表1]
  剥离不良数
  实施例1   0
  实施例2   0
  比较例1   27
由表1的结果可知，实施例1及2的粘接片，与比较例1的粘接片比较，确认可充分抑制剥离不良。

Claims (9)

1.粘接片，其为按照剥离基材、粘接层、粘着层及基材薄膜的顺序层叠所构成的粘接片，其特征为，所述粘接层具有规定的第1平面形状，且部分性地形成于所述剥离基材上；所述粘着层层叠为其覆盖所述粘接层，且于所述粘接层的周围与所述剥离基材接触，
所述剥离基材上，沿着所述第1平面形状的周边，从与所述粘接层接触的一侧的面形成有第1切入部分，所述第1切入部分的切入深度为25μm以下，
所述剥离基材的厚度为30～50μm。
2.根据权利要求1所述的粘接片，其中，以所述剥离基材的厚度为a(μm)，以所述第1切入部分的切入深度为d1(μm)，(d1/a)的值满足下述式(1)的条件，
0＜(d1/a)≤0.7    (1)。
3.根据权利要求1或2所述的粘接片，其中，所述粘着层及所述基材薄膜具有规定的第2平面形状，且部分性地形成于所述剥离基材上；所述剥离基材上，沿着所述第2平面形状的周边，从与所述粘着层接触的一侧的面形成有第2切入部分；所述第2切入部分的切入深度为小于所述剥离基材的厚度，且为25μm以下。
4.根据权利要求3所述的粘接片，其中，以所述剥离基材的厚度为a(μm)，以所述第2切入部分的切入深度为d2(μm)，(d2/a)的值满足下述式(2)的条件，
0＜(d2/a)≤0.7    (2)。
5.根据权利要求1或2所述的粘接片，其中，所述粘接层具有与剥离所述剥离基材后所述粘接层应该贴合的被粘附体的平面形状相符合的平面形状。
6.根据权利要求1或2所述的粘接片，其中，所述粘着层为，对于剥离所述剥离基材后所述粘着层应该贴合的被粘附体和所述粘接层而言，于室温下具有粘着力。
7.根据权利要求1或2所述的粘接片，其中，所述粘着层为借助高能量射线的照射，对于所述粘接层的粘着力降低。
8.根据权利要求1或2所述的粘接片，其中，所述第1切入部分的切入深度为15μm以下。
9.根据权利要求8所述的粘接片，其中，所述第1切入部分的切入深度为5～15μm。
CN201110060453XA 2004-10-14 2005-09-30 粘接片及其制造方法、以及半导体装置的制造方法及半导体装置 Active CN102190978B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004300541A JP4677758B2 (ja) 2004-10-14 2004-10-14 ダイボンドダイシングシート及びその製造方法、並びに、半導体装置の製造方法
JP2004-300541 2004-10-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2005800349933A Division CN101040023B (zh) 2004-10-14 2005-09-30 粘接片及其制造方法、以及半导体装置的制造方法及半导体装置

Publications (2)

Publication Number Publication Date
CN102190978A CN102190978A (zh) 2011-09-21
CN102190978B true CN102190978B (zh) 2013-09-18

Family

ID=36148242

Family Applications (5)

Application Number Title Priority Date Filing Date
CN2005800349933A Active CN101040023B (zh) 2004-10-14 2005-09-30 粘接片及其制造方法、以及半导体装置的制造方法及半导体装置
CN201110060460XA Pending CN102174298A (zh) 2004-10-14 2005-09-30 粘接片及其制造方法、以及半导体装置的制造方法及半导体装置
CN201110060453XA Active CN102190978B (zh) 2004-10-14 2005-09-30 粘接片及其制造方法、以及半导体装置的制造方法及半导体装置
CN201110060486.4A Active CN102169817B (zh) 2004-10-14 2005-09-30 粘接片及其制造方法、以及半导体装置的制造方法及半导体装置
CN201110060467.1A Active CN102176407B (zh) 2004-10-14 2005-09-30 粘接片及其制造方法、以及半导体装置的制造方法及半导体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN2005800349933A Active CN101040023B (zh) 2004-10-14 2005-09-30 粘接片及其制造方法、以及半导体装置的制造方法及半导体装置
CN201110060460XA Pending CN102174298A (zh) 2004-10-14 2005-09-30 粘接片及其制造方法、以及半导体装置的制造方法及半导体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201110060486.4A Active CN102169817B (zh) 2004-10-14 2005-09-30 粘接片及其制造方法、以及半导体装置的制造方法及半导体装置
CN201110060467.1A Active CN102176407B (zh) 2004-10-14 2005-09-30 粘接片及其制造方法、以及半导体装置的制造方法及半导体装置

Country Status (6)

Country Link
US (6) US20080261039A1 (zh)
JP (1) JP4677758B2 (zh)
KR (3) KR101022175B1 (zh)
CN (5) CN101040023B (zh)
TW (1) TW200627536A (zh)
WO (1) WO2006040945A1 (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4719042B2 (ja) * 2006-03-16 2011-07-06 株式会社東芝 半導体装置の製造方法
EP1884981A1 (en) * 2006-08-03 2008-02-06 STMicroelectronics Ltd (Malta) Removable wafer expander for die bonding equipment.
FR2934056B1 (fr) * 2008-07-21 2011-01-07 Essilor Int Procede de transfert d'une portion de film fonctionnel
JP2010192856A (ja) * 2009-02-20 2010-09-02 Furukawa Electric Co Ltd:The ウエハ加工用フィルム
JP5580719B2 (ja) * 2009-12-24 2014-08-27 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP4902812B2 (ja) * 2010-02-12 2012-03-21 積水化学工業株式会社 粘接着剤層付き半導体チップの製造方法
JP4934730B2 (ja) * 2010-02-19 2012-05-16 古河電気工業株式会社 ウエハ加工用テープ及びその製造方法
WO2011111166A1 (ja) * 2010-03-09 2011-09-15 古河電気工業株式会社 ウエハ加工用フィルム及びウエハ加工用フィルムを用いて半導体装置を製造する方法
KR101422603B1 (ko) 2010-06-18 2014-07-23 히타치가세이가부시끼가이샤 접착 시트
CN102337089B (zh) * 2010-07-07 2014-01-29 古河电气工业株式会社 晶片加工用胶带和使用其的半导体加工方法
JP5546985B2 (ja) * 2010-07-28 2014-07-09 日東電工株式会社 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。
TW201206813A (en) * 2010-08-11 2012-02-16 Furukawa Electric Co Ltd Wafer processing tape
JP4976531B2 (ja) * 2010-09-06 2012-07-18 日東電工株式会社 半導体装置用フィルム
JP5408571B2 (ja) * 2010-10-06 2014-02-05 古河電気工業株式会社 ウエハ加工用テープ及びその製造方法
CN202415430U (zh) * 2010-10-15 2012-09-05 日立化成工业株式会社 晶片加工用胶带
KR101351615B1 (ko) * 2010-12-13 2014-01-15 제일모직주식회사 반도체용 점접착시트 및 그의 제조 방법
KR101351621B1 (ko) * 2010-12-29 2014-01-15 제일모직주식회사 점착제 조성물 및 이를 이용한 광학 부재
JP5036887B1 (ja) 2011-03-11 2012-09-26 日東電工株式会社 保護フィルム付きダイシングフィルム
US8647966B2 (en) * 2011-06-09 2014-02-11 National Semiconductor Corporation Method and apparatus for dicing die attach film on a semiconductor wafer
JP5800640B2 (ja) * 2011-08-30 2015-10-28 日東電工株式会社 発光ダイオード装置の製造方法
JP5998730B2 (ja) * 2011-09-16 2016-09-28 日立化成株式会社 粘着フィルム及び粘着フィルムの製造方法
JP5912022B2 (ja) * 2011-09-28 2016-04-27 リンテック株式会社 シート製造装置及び製造方法
JP5897856B2 (ja) * 2011-09-28 2016-04-06 リンテック株式会社 シート製造装置及び製造方法
JP5823232B2 (ja) * 2011-09-28 2015-11-25 リンテック株式会社 積層シート製造装置および積層シート製造方法
TWI444295B (zh) * 2011-11-18 2014-07-11 Au Optronics Corp 脫黏器及自基板分離薄膜的方法
KR101403864B1 (ko) * 2011-12-27 2014-06-09 제일모직주식회사 다이싱 다이본딩 필름
JP5158906B1 (ja) 2012-04-02 2013-03-06 古河電気工業株式会社 接着シート
JP5158907B1 (ja) 2012-04-02 2013-03-06 古河電気工業株式会社 接着シート
US9188871B2 (en) * 2012-05-17 2015-11-17 Taiyo Ink Mfg. Co., Ltd. Pattern forming method, alkali-developable thermosetting resin composition, printed circuit board and manufacturing method thereof
KR102099760B1 (ko) * 2012-05-25 2020-04-10 히타치가세이가부시끼가이샤 권취 코어 및 롤
KR20130139134A (ko) * 2012-06-12 2013-12-20 제일모직주식회사 접착제 조성물, 이를 이용한 편광판, 그 제조 방법 및 이를 포함하는 광학 부재
US9484260B2 (en) * 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9475962B2 (en) * 2013-03-26 2016-10-25 Mitsui Chemicals Tohcello, Inc. Production method for laminate film, laminate film, and production method for semiconductor device employing same
TWD164050S (zh) * 2013-06-25 2014-11-11 尼托母斯股份有限公司 清掃用黏著膠帶之帶體
US10428253B2 (en) * 2013-07-16 2019-10-01 Hitachi Chemical Company, Ltd Photosensitive resin composition, film adhesive, adhesive sheet, adhesive pattern, semiconductor wafer with adhesive layer, and semiconductor device
US10103128B2 (en) 2013-10-04 2018-10-16 Mediatek Inc. Semiconductor package incorporating redistribution layer interposer
US10074628B2 (en) 2013-10-04 2018-09-11 Mediatek Inc. System-in-package and fabrication method thereof
JP6369996B2 (ja) * 2013-10-21 2018-08-08 リンテック株式会社 樹脂膜形成用シート
JP6262163B2 (ja) * 2014-03-14 2018-01-17 サンコール株式会社 バスリングユニット
JP6337959B2 (ja) * 2014-04-15 2018-06-06 大日本印刷株式会社 粘接着シートを用いた構造物の補修ないし補強方法、粘接着シートを用いて補修ないし補強された構造物を製造する方法、粘接着シート
US8912075B1 (en) * 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US20170213765A1 (en) * 2014-05-23 2017-07-27 Hitachi Chemical Company, Ltd. Die bonding/dicing sheet
JP5927249B2 (ja) * 2014-08-07 2016-06-01 日東電工株式会社 半導体装置製造用フィルムを用いた半導体装置の製造方法
EP3098277A1 (en) 2015-05-27 2016-11-30 Henkel AG & Co. KGaA Pre-cut film and a production method thereof
EP3151275A3 (en) * 2015-09-11 2017-04-19 MediaTek Inc. System-in-package and fabrication method thereof
JP2017088782A (ja) * 2015-11-13 2017-05-25 日東電工株式会社 積層体および合同体・組み合わせの回収方法・半導体装置の製造方法
JP6716941B2 (ja) * 2016-02-18 2020-07-01 株式会社オートネットワーク技術研究所 端子台およびその製造方法
KR20180114020A (ko) * 2016-02-24 2018-10-17 린텍 가부시키가이샤 접착 시트 및 그 사용 방법
JP7154737B2 (ja) * 2017-03-27 2022-10-18 リンテック株式会社 シート貼付装置および貼付方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
WO2019058429A1 (ja) * 2017-09-19 2019-03-28 日立化成株式会社 半導体装置製造用接着フィルム及びその製造方法
WO2019058425A1 (ja) * 2017-09-19 2019-03-28 日立化成株式会社 半導体装置製造用接着フィルム
JP6978890B2 (ja) * 2017-10-16 2021-12-08 リンテック株式会社 ダイシングダイボンディングシート及び半導体チップの製造方法
JP7045201B2 (ja) * 2018-01-24 2022-03-31 リンテック株式会社 長尺積層シートおよびその巻収体
JP7153034B2 (ja) * 2018-01-24 2022-10-13 リンテック株式会社 長尺積層シートおよびその巻収体
WO2019146604A1 (ja) * 2018-01-24 2019-08-01 リンテック株式会社 長尺積層シートの巻収体
JP7204389B2 (ja) * 2018-09-18 2023-01-16 株式会社ディスコ テープ貼着装置
JP2020168715A (ja) * 2019-03-31 2020-10-15 デクセリアルズ株式会社 スリット装置、スリット方法及び積層テープ
KR20210016137A (ko) * 2019-07-31 2021-02-15 쓰리엠 이노베이티브 프로퍼티즈 캄파니 접착제 조성물, 접착 필름, 적층체 및 이의 제조방법
JP7382265B2 (ja) * 2020-03-27 2023-11-16 株式会社ジャパンディスプレイ 一時保持用部材、及び表示装置の製造方法
WO2023248337A1 (ja) * 2022-06-21 2023-12-28 株式会社レゾナック フィルム、巻回体、接続構造体、及び接続構造体の製造方法
WO2024064046A1 (en) * 2022-09-19 2024-03-28 Henkel Ag & Co. Kgaa Method for producing a die attach adhesive film sheet

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0298448B1 (en) * 1987-07-08 1994-06-29 The Furukawa Electric Co., Ltd. Radiation-curable adhesive tape
JPH0271878A (ja) 1988-09-08 1990-03-12 Kawasaki Steel Corp 細粒焼結鉱の篩分方法
JPH0618383Y2 (ja) * 1988-11-22 1994-05-11 リンテック株式会社 半導体製造工程用粘着ラベルシート
US5131686A (en) * 1990-09-20 1992-07-21 Carlson Thomas S Method for producing identification cards
WO1992008429A1 (en) * 1990-11-13 1992-05-29 Mobil Oil Corporation Polypropylene sheet material with improved cut resistance
JPH0618383A (ja) 1992-06-30 1994-01-25 S R L:Kk 押圧器具
JP3226065B2 (ja) 1993-06-28 2001-11-05 キヤノン株式会社 単一波長半導体レーザ
JP3348923B2 (ja) 1993-07-27 2002-11-20 リンテック株式会社 ウェハ貼着用粘着シート
JP3521099B2 (ja) * 1994-11-29 2004-04-19 リンテック株式会社 ダイシング用リングフレームへの接着剤の付着防止用粘着シートおよび該粘着シートを備えたウェハ加工用シート
JPH08243997A (ja) 1995-03-10 1996-09-24 New Oji Paper Co Ltd ダイカット装置
JPH0985696A (ja) 1995-09-25 1997-03-31 Ckd Corp Ｐｔｐシートのチップ片打ち抜き装置
JP3722394B2 (ja) * 1996-11-06 2005-11-30 信越ポリマー株式会社 ハーフカットセパレータ付きヒートシールコネクタ
JPH10291376A (ja) 1997-04-18 1998-11-04 Dainippon Printing Co Ltd 熱転写受像シート
JPH10335271A (ja) * 1997-06-02 1998-12-18 Texas Instr Japan Ltd ウェハ貼着用シートおよび半導体装置の製造方法
JPH1134281A (ja) 1997-07-14 1999-02-09 Somar Corp フィルム張付方法及び装置
JP3905628B2 (ja) 1997-10-22 2007-04-18 富士フイルム株式会社 フィルム張付制御方法
JPH11309792A (ja) 1998-04-28 1999-11-09 Sankyo Co Ltd 包装用袋の製造方法
CA2351367A1 (en) * 1998-11-23 2000-06-02 Jean-Marc Francois A pressure-sensitive adhesive laminate, a method and a device for modifying an initial release force in such a laminate
JP2000221888A (ja) * 1999-01-29 2000-08-11 Nitto Denko Corp 半導体ウエハ用粘着ラベルシート
JP2000254891A (ja) * 1999-03-04 2000-09-19 Makita Corp ラベルシートのハーフカット装置
JP2001051604A (ja) 1999-08-17 2001-02-23 Sato Corp ラベル連続体
JP2001059074A (ja) * 1999-08-24 2001-03-06 Nichiei Kako Kk ロール状粘着シート
JP3340979B2 (ja) * 1999-09-06 2002-11-05 日東電工株式会社 ダイシング用粘着シート
JP2001162594A (ja) 1999-12-08 2001-06-19 Canon Inc 軟弱部材の加工供給装置及び方法
DE10052955A1 (de) * 2000-10-25 2002-06-06 Tesa Ag Verwendung von Haftklebemassen mit anisotropen Eigenschaften für Stanzprodukte
KR101029235B1 (ko) * 2001-08-10 2011-04-18 닛토덴코 가부시키가이샤 다이싱용 점착 시트 및 다이싱 방법
JP2004043763A (ja) * 2001-08-27 2004-02-12 Hitachi Chem Co Ltd 接着シート並びに半導体装置及びその製造方法
JP3839305B2 (ja) 2001-11-07 2006-11-01 日栄化工株式会社 両面粘着シートの型抜き方法
JP4067308B2 (ja) * 2002-01-15 2008-03-26 リンテック株式会社 ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP3941106B2 (ja) 2002-07-09 2007-07-04 ブラザー工業株式会社 印字用テープ及びテープ印字装置
JP2004046763A (ja) * 2002-07-12 2004-02-12 X Denshi Sekkei:Kk コンピュータによる自動制御装置
JP2004047823A (ja) * 2002-07-12 2004-02-12 Tokyo Seimitsu Co Ltd ダイシングテープ貼付装置およびバックグラインド・ダイシングテープ貼付システム
KR100468748B1 (ko) * 2002-07-12 2005-01-29 삼성전자주식회사 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
JP2004045812A (ja) 2002-07-12 2004-02-12 Brother Ind Ltd 印字媒体およびこれを収納したテープカセット
JP2004072040A (ja) 2002-08-09 2004-03-04 Lintec Corp 属性表示付ダイシングテープおよびその製造方法
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP5058428B2 (ja) * 2003-01-15 2012-10-24 日立化成工業株式会社 接着シートならびに半導体装置およびその製造方法
JP4519409B2 (ja) * 2003-02-24 2010-08-04 リンテック株式会社 粘着シートおよびその使用方法
JP4714406B2 (ja) * 2003-03-03 2011-06-29 日立化成工業株式会社 半導体装置用ダイボンディング材及びこれを用いた半導体装置
JP2005064239A (ja) * 2003-08-12 2005-03-10 Lintec Corp 半導体装置の製造方法
JP2005162818A (ja) 2003-12-01 2005-06-23 Hitachi Chem Co Ltd ダイシングダイボンドシート
JP2005203749A (ja) * 2003-12-15 2005-07-28 Furukawa Electric Co Ltd:The ウェハ加工用テープおよびその製造方法
CN100463114C (zh) * 2003-12-15 2009-02-18 古河电气工业株式会社 晶片加工带及其制造方法
JP2005239759A (ja) 2004-02-24 2005-09-08 Nitto Shinko Kk フィルム粘着シート
JP2005350520A (ja) * 2004-06-08 2005-12-22 Hitachi Chem Co Ltd 接着シート及びその製造方法、並びに、半導体装置の製造方法及び半導体装置
RU2476010C2 (ru) * 2007-05-02 2013-02-20 Телефонактиеболагет Лм Эрикссон (Пабл) Способ и установка в сети связи

Also Published As

Publication number Publication date
KR20080093078A (ko) 2008-10-17
CN102176407A (zh) 2011-09-07
KR100892799B1 (ko) 2009-04-10
CN102169817A (zh) 2011-08-31
US20130302570A1 (en) 2013-11-14
JP4677758B2 (ja) 2011-04-27
CN101040023A (zh) 2007-09-19
CN102169817B (zh) 2014-10-22
KR100915491B1 (ko) 2009-09-03
US20120073743A1 (en) 2012-03-29
KR101022175B1 (ko) 2011-03-17
CN102176407B (zh) 2014-11-05
US20120135176A1 (en) 2012-05-31
US8465615B2 (en) 2013-06-18
WO2006040945A1 (ja) 2006-04-20
CN102190978A (zh) 2011-09-21
US20130295314A1 (en) 2013-11-07
JP2006111727A (ja) 2006-04-27
US20080261039A1 (en) 2008-10-23
CN101040023B (zh) 2011-05-04
TWI303454B (zh) 2008-11-21
US20120068312A1 (en) 2012-03-22
TW200627536A (en) 2006-08-01
KR20070053326A (ko) 2007-05-23
US8470115B2 (en) 2013-06-25
KR20080093079A (ko) 2008-10-17
CN102174298A (zh) 2011-09-07

Similar Documents

Publication Publication Date Title
CN102190978B (zh) 粘接片及其制造方法、以及半导体装置的制造方法及半导体装置
CN100463115C (zh) 粘接接合片与使用该粘接接合片的半导体装置以及其制造方法
JP6045773B2 (ja) 接着シート及びその製造方法、並びに、半導体装置の製造方法及び半導体装置
JP4934284B2 (ja) ダイシングダイボンドシート
CN105829478B (zh) 用于粘结半导体的粘合剂树脂组合物和用于半导体的粘合剂膜
CN104797423B (zh) 带固化性树脂膜形成层的片材以及使用了该片材的半导体装置的制造方法
JP2011139077A (ja) ダイシングダイボンドシート
JP2007002173A (ja) 接着シート及びその製造方法、並びに、半導体装置の製造方法及び半導体装置
CN102265388A (zh) 热固型芯片接合薄膜
JP2015105346A (ja) 接着剤層用塗布組成物、半導体用接着フィルムおよびその製造方法、ならびに、これを用いた半導体装置の製造方法
JP2009124127A (ja) 接着シート及びその製造方法並びに半導体装置の製造方法及び半導体装置
JP2011199307A (ja) 半導体装置の製造方法
JP5370416B2 (ja) 接着シート
JP2014007230A (ja) ウェハ加工用テープ、ウェハ加工用テープの製造方法、及び半導体装置の製造方法
JP2011142253A (ja) 半導体用途接着フィルム及びその製造方法並びに半導体装置の製造方法及び半導体装置
JP5370415B2 (ja) 接着シート
JP5578016B2 (ja) 接着シート、接着シートの製造方法、半導体装置の製造方法、及び半導体装置
JP2011208151A (ja) 接着シートの製造方法
JP2012082336A (ja) 接着シート及びその製造方法並びに半導体装置の製造方法及び半導体装置
WO2019058425A1 (ja) 半導体装置製造用接着フィルム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Japan Tokyo Chiyoda Marunouchi yidingmu 9 No. 2

Applicant after: HITACHI CHEMICAL Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: HITACHI CHEMICAL Co.,Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: HITACHI CHEMICAL CO. LTD. TO: HITACHI CHEMICAL CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Japan Tokyo Chiyoda Marunouchi yidingmu 9 No. 2

Patentee after: Lishennoco Co.,Ltd.

Address before: Japan Tokyo Chiyoda Marunouchi yidingmu 9 No. 2

Patentee before: HITACHI CHEMICAL Co.,Ltd.